JP2015137405A - 成膜方法及び強誘電体膜 - Google Patents
成膜方法及び強誘電体膜 Download PDFInfo
- Publication number
- JP2015137405A JP2015137405A JP2014010521A JP2014010521A JP2015137405A JP 2015137405 A JP2015137405 A JP 2015137405A JP 2014010521 A JP2014010521 A JP 2014010521A JP 2014010521 A JP2014010521 A JP 2014010521A JP 2015137405 A JP2015137405 A JP 2015137405A
- Authority
- JP
- Japan
- Prior art keywords
- film
- layer
- plasma
- dielectric constant
- film layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Physical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
Abstract
【課題】高い耐電圧の強誘電体膜を効率的に製造する。【解決手段】強誘電体膜の材料の蒸気を、プラズマの中に通過させてから、基板Aに付着させて、基板Aに積層構造の強誘電体膜を成膜する。プラズマを所定値以上の高密度状態にして第1膜層(高誘電率層35a)を形成し、次に、プラズマを所定値未満の低密度状態にして第1膜層の上に第2膜層(低誘電率層35b)を形成し、次に、プラズマを高密度状態にして第2膜層の上に第3膜層(高誘電率層35a)を形成する。【選択図】図5
Description
本発明は、強誘電体膜の成膜方法及び強誘電体膜に関する。
例えばMEMS(Micro Electro-Mechanical Systems)技術で作成される光偏向器は、強誘電体膜を利用した圧電アクチュエータを装備する。圧電アクチュエータの強誘電体膜の成膜は、例えばプラズマアシストのイオンプレーティングが使用される。その場合、強誘電体膜の材料の蒸気は、プラズマに通されることにより、イオン化又は高エネルギー化してから、基板に付着することになるので、膜の密着性及び結晶性が向上する(例:特許文献1)。
プラズマアシストのイオンプレーティングによる強誘電体膜の成膜の際、強誘電体膜の結晶が柱状に膜厚方向に成長するのに伴い、結晶粒界も膜厚方向に成長する。結晶粒界は、膜厚方向に連続すると、強誘電体膜に膜厚方向に電圧を印加したときのリークパスになるので、強誘電体膜の耐電圧低下の原因になる。
これに対処するために、特許文献2の強誘電体膜は、結晶の粒径の異なる3層に積層構造化して、膜厚方向の結晶粒界が層間の境界で不連続になるようにしている。この成膜方法では、異なる粒径の結晶を生成するために、各層の熱処理温度を異ならせている。
また、特許文献3の強誘電体膜は、化学量論組成と比較してPb(鉛)量の多い層と、少ない層とを交互にした積層構造とされる。化学量論組成と比較してPb量の少ない層では、リークパスが発生しないので、強誘電体膜の耐電圧性が向上する。
特許文献2の成膜方法は、耐電圧の高い積層構造とするために、層ごとに加熱処理温度を変更して製造しなければならず、製造が煩雑になるとともに、製造時間が長時間化する。
特許文献3の成膜方法は、耐電圧の高い積層構造とするために、層ごとにPb量を変更して製造しなければならず、製造が煩雑になる。
本発明の目的は、高い耐電圧の強誘電体膜を効率的に製造することができる成膜方法、及びそれにより製造された構造を備えた強誘電体膜を提供することである。
本発明の成膜方法は、強誘電体膜の材料の蒸気を、プラズマの中に通過させてから、基板に付着させて、該基板に積層構造の強誘電体膜を成膜する成膜方法であって、前記プラズマを所定値以上の高密度状態にして前記基板に第1膜層を形成し、次に、前記プラズマを前記所定値未満の低密度状態にして前記第1膜層の上に第2膜層を形成し、次に、前記プラズマを前記高密度状態にして前記第2膜層の上に第3膜層を形成することを特徴とする。
本発明によれば、プラズマを高密度状態にして形成した第1膜層及び第3膜層の間に、プラズマを低密度状態にして形成した第2膜層を設けた積層構造を形成する。これにより、強誘電体膜の結晶粒界の膜厚方向連続性が第2膜層により断ち切られるので、高い耐電圧の強誘電体膜を製造することができる。
本発明によれば、また、プラズマの密度状態を制御することにより第1膜層〜第3膜層を形成して、積層構造の強誘電体膜の成膜を行う。これにより、高い耐電圧の強誘電体膜を効率的に製造することができる。
本発明の成膜方法において、さらに、前記プラズマを前記低密度状態にして前記第3膜層の上に第4膜層を形成し、次に、前記プラズマを前記高密度状態にして前記第4膜層の上に第5膜層を形成することができる。
この構成によれば、プラズマを低密度状態にして形成した第4膜層を追加して、強誘電体膜の耐電圧を高めることができる。
本発明の成膜方法において、前記プラズマの密度状態を、プラズマガンの放電電流により制御することができる。
この構成によれば、プラズマの密度状態を円滑かつ迅速に制御することができる。
本発明の成膜方法において、前記プラズマを前記高密度状態にする期間を、前記プラズマを前記低密度状態にする期間より長くすることが好ましい。
この構成によれば、積層構造において、プラズマを高密度状態にして形成した膜層が、プラズマを低密度状態にして形成した膜層より厚くなるので、強誘電体膜全体の厚みを抑制しつつ、強誘電体膜全体の比誘電率を増大することができる。
本発明の強誘電体膜は、積層順に第1膜層、第2膜層及び第3膜層の少なくとも3層の積層構造を有する強誘電体膜であって、前記積層構造の各膜層の組成材料及び組成比は同一であり、前記第1膜層及び前記第3膜層の比誘電率は、前記強誘電体膜が圧電デバイスの圧電膜として使用されるときに必要な比誘電率以上であり、前記第2膜層の比誘電率は、前記必要な比誘電率未満であることを特徴とする。
本発明によれば、強誘電体膜の積層構造を、比誘電率が、圧電デバイスの圧電膜として使用されるときに必要な比誘電率以上の第1膜層及び第3膜層の間に、比誘電率が必要な比誘電率未満の第2膜層を挿入にした積層構造とすることにより、高い耐電圧の強誘電体膜を提供することができる。
本発明の強誘電体膜において、比誘電率を前記必要な比誘電率以上にする膜層の厚みは、比誘電率を前記必要な比誘電率未満にする膜層の厚みより大きくすることができる。
この構成によれば、強誘電体膜全体の厚みを抑制しつつ、強誘電体膜全体の比誘電率を増大することができる。
本発明の強誘電体膜において、前記積層構造の積層方向の両側の最外層は、比誘電率を前記必要な比誘電率以上にする膜層であることが好ましい。
この構成によれば、比誘電率を必要な比誘電率以上にする膜層の個数を、必要な比誘電率未満の膜層の個数より増やして、強誘電体膜全体の比誘電率を増大することができる。
本発明の一実施形態を図1〜図8を参照して以下に説明する。
図1の構成図において、成膜装置1は、アーク放電反応性イオンプレーティング法(ADRIP(Arc Discharged Reactive Ion Plating))により、強誘電体膜を成膜する装置である。成膜する薄膜は、例えばペロブスカイト型構造の酸化物の薄膜である。より具体的な一例として、成膜する強誘電体膜は、例えば圧電体薄膜としてのPZT膜(チタン酸ジルコン酸鉛の薄膜)である。
この成膜装置1は、成膜材料から構成される蒸気19を膜状に堆積させるための基板Aが内部に配置される真空容器2と、真空容器2内にアシスト用プラズマ20を放出するプラズマガン3とを備える。
真空容器2内には、成膜の材料を蒸発させる蒸発源4(4a,4b,4c)と、真空容器2内に反応ガスとしての酸素(O2)を供給する反応ガス供給管5と、蒸発源4から蒸発した成膜材料に酸素を反応させた蒸気19を膜状に堆積させる成膜面を有する基板Aを保持する基板ホルダー6と、基板ホルダー6に保持された基板Aを加熱するヒータ7とが配置されている。
蒸発源4は、真空容器2の下部に配置されている。PZT膜を成膜する場合、蒸発源4は、Pb(鉛)、Zr(ジルコニウム)、Ti(チタン)の3種類の金属の成膜材料を各別に加熱して蒸気19として蒸発させるために、Pb用の蒸発源4aと、Zr用の蒸発源4bと、Ti用の蒸発源4cとから構成される。
各交流電源8(8a,8b,8c)は、各蒸発源4(4a,4b,4c)に対応付けて、設けられ、各蒸発源4の金属の成膜材料(Pb、Zr及びTi)に電子ビームを照射して加熱する電子ビーム加熱源(図示せず)の電源として使用される。各蒸発源4(4a,4b,4c)の成膜材料としての各金属の蒸発量は、水晶振動式膜厚センサ等によってモニタし、電子ビーム加熱源の出力をフィードバック制御することにより、所定の蒸発量になるように制御される。
基板ホルダー6は、真空容器2の上部に配置され、基板Aの成膜面(図1では基板Aの下面)を蒸発源4に臨ませるようにして、該基板Aを保持する。基板ホルダー6は、基板A上の成膜の組成むらを防止するために、回転軸9により回転されるようになっている。
真空容器2内のヒータ7は、基板ホルダー6の上側に配置され、該基板ホルダー6に保持される基板Aを、基板ホルダー6を介して所定の温度(例えば600℃前後の温度)に加熱するように構成されている。
反応ガス供給管5は、真空容器2の外部から真空容器2内に導入され、蒸発源4と基板ホルダー6との間の空間に反応ガス(酸素)を供給するように配管されている。
プラズマガン3は、圧力勾配型のプラズマガンである。プラズマガン3は、ガイシ等の絶縁部材により保持されたカソード電極11及びアノード電極12と、直流電源13と、プラズマの出射方向を制御する磁場を生成するコイル14とを備える。
プラズマガン制御装置16は、アノード電極12への印加電圧の制御によりカソード電極11とアノード電極12との間の放電電流を制御すると共に、コイル14への供給電圧の制御を介してコイル14が生成する磁場を制御する。このプラズマガン3は、カソード電極11及びアノード電極12の間に、正電圧が印加される中間電極を適宜装備することもできる。その場合、プラズマガン制御装置16は、カソード電極11とアノード電極12との間の放電電流の他に、カソード電極11と中間電極との間の放電電流も制御する。
カソード電極11及びアノード電極12の間に電圧が印加されると、カソード電極11及びアノード電極12の間に、アーク放電が生成されて、放電電流が流れると共に、アーク放電によりプラズマが生成される。放電電流が大きいほど、アーク放電は、強くなって、生成されるプラズマの密度は高くなる。
プラズマガン3の筒状ケーシングは、その一端が真空容器2内(詳しくは、蒸発源4と基板ホルダー6との間の空間)に横向きに開口するようにして、真空容器2の側壁に組み付けられている。
カソード電極11は、プラズマガン3の中心軸(アノード電極12の軸心)上で該アノード電極12に対向するようにして真空容器2の外側に配置されている。そして、プラズマガン3は、カソード電極11の軸心部からプラズマガン3の内部にプラズマ生成用のキャリアガスが供給されるように構成されており、該キャリアガスがカソード電極11側からアノード電極12の内部を通って真空容器2内に流通するようになっている。該キャリアガスとしては、例えばHe(ヘリウム)、又はHeとAr(アルゴン)との混合ガス等が用いられる。
また、プラズマガン3は、真空容器2の外側でプラズマガン3の中心軸の周囲に配設されたコイル14を備えている。このコイル14にあらかじめ設定された大きさの電流を通電することにより、プラズマガン3の中心軸上に該中心軸と同方向の磁場が発生するようになっている。この磁場は、プラズマガン3により生成されるプラズマの荷電粒子を、真空容器2内に向わせるための磁場である。
図2を参照して、成膜装置1により基板A上に成膜されたPZT膜35を備える圧電デバイス30について説明する。PZT膜35は、例えば光偏向器等のMEMSデバイスに備えられる圧電アクチュエータ又は圧電センサ(以降、これらを総称して圧電デバイスということがある)の構成要素として用いることができる。
この圧電デバイス30は、シリコン基板31上に、SiO2(酸化シリコン)により構成される絶縁層32と、チタン若しくはクロム等により構成される密着層33と、白金若しくはチタン若しくはイリジウム等の導電材料により構成される下部電極層34と、PZT膜35と、白金若しくはチタン若しくはイリジウム等の導電材料により構成される上部電極層36とを順に形成した構造のものである。
このような構造の圧電デバイス30を製造する場合、シリコン基板31上に、絶縁層32、密着層33及び下部電極層34を事前に形成した構造のものが、上記基板Aとして用いられる。
なお、密着層33は、下部電極層34と絶縁層32との密着性を高めるための層であり、省略される場合もある。
次に、本実施形態の成膜装置1による薄膜の成膜処理を説明する。なお、ここでは、PZT膜の成膜処理を代表例として説明する。
まず、真空容器2内の基板ホルダー6に、薄膜を成膜する(反応ガス供給管5からの酸素と反応後の蒸気19を堆積させる)基板Aを、その成膜面を蒸発源4に臨ませた状態(該成膜面を下方に向けた状態)で保持する。
一例として、前記圧電デバイス30の構成要素としてのPZT膜を成膜する場合、基板ホルダー6に保持する基板Aは、前述したように、シリコン基板31上に絶縁層32、密着層33及び下部電極層34を形成した構造(又はシリコン基板31上に絶縁層32及び下部電極層34を形成した構造)のものである。この場合、基板Aの成膜面は、下部電極層34の表面である。従って、下部電極層34の表面を下方に向けた状態で、基板Aが基板ホルダー6に保持される。
次いで、真空容器2の真空引きが所定の真空度まで行なわれる。さらに、基板ホルダー6の背面側のヒータ7を作動させることで、基板Aを基板ホルダー6を介して加熱し、基板Aの温度を、成膜に適した所定の一定温度に保つ。
一例として、PZT膜を成膜する場合、基板Aは、600℃前後の一定の温度に加熱される。
次に、基板Aが所定の一定温度に保たれた状態で、プラズマガン3が起動される。具体的には、カソード電極11の軸心部からHe、又はHeとArとの混合ガス等のキャリアガスがプラズマガン3の内部に供給される。この状態で、カソード電極11とアノード電極12との間に、プラズマガン制御装置16が所定の直流電圧を印加することによりアーク放電を発生させる。このアーク放電により、プラズマガン3の内部で高密度のプラズマ(キャリアガスのプラズマ)が生成される。
併せて、プラズマガン3のコイル14にあらかじめ定められた所定の大きさの電流が通電される。これにより、プラズマガン3の内部でアーク放電により生成されたプラズマを真空容器2内に導くための磁場がプラズマガン3の中心軸上に生成される。
この場合、プラズマガン3の内部で生成されたプラズマの荷電粒子は、磁場によってサイクロトロン運動を行いつつ、真空容器2側に移動する。これにより、プラズマガン3の内部で生成された高密度のプラズマは、アノード電極12の内側を通過し、該アノード電極12の内部から真空容器2内に放出される。真空容器2内に放出されたプラズマは、蒸気19の流れが上昇時に通過するアシスト用プラズマ20(以下、単に「プラズマ20」という。)となる。
プラズマ20は、プラズマ20内を通過中の蒸気19に対し、イオン化及び高エネルギー化の作用を行う。なお、反応ガス供給管5からの反応ガスもプラズマ20により反能力を高められる。蒸気19は、また、プラズマ20の通過中、反応ガス供給管5から供給された反応O2(ラジカル酸素)により酸化される。蒸気19は、プラズマ20を通過してから、基板Aに付着することにより、PZT膜35の密着性及び結晶性が向上する。
各蒸発源4a,4b,4cからの成膜材料の蒸発量は、各蒸発源4a,4b,4c毎にあらかじめ定められた量に制御される。
プラズマガン3によるプラズマ20の生成について詳説する。以降、「放電電流」とは、カソード電極11及びアノード電極12の間のアーク放電時に両電極間を流れる電流を指す。
放電電流が高くなるほど、カソード電極11及びアノード電極12の間には強いアーク放電が生成される。この結果、プラズマ20の密度は増大する。
プラズマ20の密度が大きいほど、蒸気19は、プラズマ20内を通過する時のイオン化及び高エネルギー化を促進される。この結果、基板AにおけるPZT膜35の粒子の密着性及び結晶性は、プラズマ20の密度が大きいほど、向上する。
図3は、プラズマガン3のカソード電極11及びアノード電極12の間の放電電流Iと、PZT膜35の比誘電率εとの関係を調べた実験グラフである。図3によれば、アーク放電の放電電流Iが大きくなるほど、比誘電率εが増大する。なお、図3の放電電流Iには、プラズマガン3が中間電極を装備する場合の中間電極を介する放電電流分は除外している。
光偏向器等の圧電デバイス30のPZT膜35として必要なPZT膜35の比誘電率εはεk(以下、このεkを適宜「必要比誘電率という」という。)以上とされている。PZT膜35の比誘電率εをεkにするために、アーク放電の放電電流IはI1以上にする必要がある。例えば、εk=800、I1=45Aである。なお、I1=45Aは、実施例でPZTの膜質を比誘電率εkとして800以上を設定した場合、該比誘電率800が得られたときの放電電流Iは45Aであったことに基づく。状況によりI1は45A以外の値になり得る。
図3のグラフからは、また、放電電流IがI1から80Aの方へ増大するに連れて、比誘電率εが飽和状態になることが分かる。アーク放電の放電電流Iが、I1から、比誘電率εが飽和状態になる電流値までの範囲は、比誘電率εがεk以上となるPZT膜35を基板Aに成膜するために、成膜に適した放電電流範囲となる。この放電電流範囲は、プラズマ20のプラズマ密度が2×1010/cm3〜2×1012/cm3の範囲に対応する。
PZT膜35の比誘電率εをεkにするプラズマガン3の放電電流Iは、成膜装置1によって異なる。これに対し、PZT膜35の比誘電率εをεkにするプラズマ20の密度は、成膜装置1に関係なく一定である。
図4は、プラズマガン3の放電電流Iと電子密度Ne(=プラズマ密度)との関係を調べたグラフである。プラズマ中にはイオン、電子及び中性粒子が存在する。これらは、励起、電離、再結合 を繰り返して、プラズマ中のイオン密度、電子密度はそれぞれ平衡状態になっている。イオン密度、 電子密度のことをプラズマ密度という。プラズマ密度はプラズマ測定用ラングミュアプローブで測定をおこなった。
図4からは、電子密度Neを2.0×1010/cm3(=Qk)以上にするためには、プラズマガン3の放電電流IをI2(=40A)以上にする必要があることが分かる。なお、電子密度Neを2.0×1010/cm3(=Qk)以上にするためのプラズマガン3の放電電流Iは、図3ではI1(=45A)であったの対し、図4ではI2(=40A)となっている。差が出た理由は、膜質の設定(比誘電率800以上)及びラングミュアプローブでのプラズマ密度の測定には、プローブ位置及びプラズマ発生状態等測定日のチャンバー環境によって多少値が変わることがあるためである。
プラズマガン制御装置16は、基板AへのPZT膜35の成膜中、大放電電流としてのIaと、小放電電流としてのIbとを交互に切替える。Ia,Ib,I1(図3)の関係は、Ia>I1>Ibとなっている。Iaは、PZT膜35の比誘電率εを、図3の成膜に適した範囲から設定される。Ibは、PZT膜35の比誘電率εを、εkより下で1より大きい値にする放電電流Iとして設定されている。
換言すると、Iaは、成膜装置1が基板Aに成膜したPZT膜35をεk以上にするための放電電流Iとして設定される。これに対し、Ibは、必要比誘電率未満にするための放電電流Iとして設定されている。例えば、Ia=70A、Ib=30Aである。
プラズマガン制御装置16は、放電電流IをIaとIbとに切替えて、プラズマ20の密度状態を高密度状態と低密度状態とに切替える。これにより、PZT膜35は、放電電流I=Iaであるときに形成される層と、放電電流I=Ibであるときに形成される層とを含む積層構造になる。図5はこの積層構造を示している。
図5は、PZT膜35の積層構造を詳しく示した圧電デバイスの構造図である。図2で説明済みの要素については、図5において、図2で付けた符号と同一の符号を付けて、説明は省略する。図5において、PZT膜35の積層構造は、膜厚方向に高誘電率層35aと低誘電率層35bとを交互に繰り返す積層構造になっている。
(a)の積層構造は3層であり、(b)の積層構造は5層である。3層構造及び5層構造共に、PZT膜35の積層方向の両側の最外層は高誘電率層35aとなっている。
PZT膜35は、基板Aへの成膜時では、下部電極層34側の膜層から順番に、先に形成された膜層の上に形成されていく。従って、図5(a)の3層構造では、各膜層は、下部電極層34及び上部電極層36に隣接する膜層をそれぞれ第1膜層及び第3膜層として、下部電極層34から上部電極層36の方へ順番に第1膜層、第2膜層及び第3膜層に相当したものとなる。第1膜層及び第3膜層は高誘電率層35aであり、第2膜層は低誘電率層35bとなる。
図5(b)の5層構造では、各膜層は、下部電極層34及び上部電極層36に隣接する膜層をそれぞれ第1膜層及び第5膜層として、下部電極層34から上部電極層36の方へ順番に第1膜層、第2膜層、第3膜層、第4膜層及び第5膜層に相当したものとなる。第1膜層、第3膜層及び第5膜層は高誘電率層35aであり、第2膜層及び第4膜層は低誘電率層35bとなる。
高誘電率層35aは、放電電流I=Iaである期間Da(第1期間)に形成された層である。これに対し、低誘電率層35bは、放電電流I=Ibである期間Db(第2期間)に形成された層である。期間Daの長さ>期間Dbの長さであるため、高誘電率層35aの厚み>低誘電率層35bの厚みとなる。
PZT膜35の積層方向両端の層が高誘電率層35aとなっていること、及び高誘電率層35aの厚み>低誘電率層35bの厚みとなっていることは、PZT膜35における全部の高誘電率層35aの占有率を増大させることを意味する。このことは、PZT膜35の膜厚が制限されている場合に、低誘電率層35bの存在にもかかわらず、PZT膜35全体の誘電率を高くすることに寄与する。
Ia>Ibであるので、期間Daにおけるプラズマ20の密度は、期間Dbにおけるプラズマ20の密度より高い。この結果、蒸気19は、期間Daでは期間Dbよりイオン化及び高エネルギー化を促進されて、基板Aに付着することになる。
図6は、PZT膜35が図5(a)の3層構造であるときの圧電デバイス30の断面の電子顕微鏡写真である。45は、高誘電率層35aと低誘電率層35bとの境界面を示し、3層構造の場合には、2つ存在する。この電子顕微鏡写真から、放電電流IのIaとIbとの切替時に生成される境界面45近辺において欠陥(空洞)は生じていないことが分かる。
高誘電率層35aは、プラズマ20が十分に高密度状態である期間Daに生成されたものである。低誘電率層35bは、プラズマ20が低密度状態である期間Dbに生成されている。この結果、高誘電率層35a及び低誘電率層35bの構造には、差異が生じる。高誘電率層35a及び低誘電率層35bの詳細な構造について図7を参照して説明する。
図7(a)は、プラズマガン制御装置16が、PZT膜35の成膜中、放電電流IをIaとIbとに切替えて、PZT膜35を2つの高誘電率層35aと1つの低誘電率層35bとから成る3層構造で製造したときのPZT膜35内の構造(以下、該構造を図7及び図8の説明において「実施例」と呼ぶ。)を示している。これに対し、図7(b)は、プラズマガン制御装置16が、PZT膜35の成膜中、放電電流Iを切替えることなくIaに保持したとしたときの構造(以下、該構造を図7及び図8の説明において「比較例」と呼ぶ。)を示している。図7(b)の比較例のPZT膜35は、積層構造になることなく、単層構造になる。
実施例(図7(a))の各高誘電率層35a及び比較例(図7(b))のPZT膜60には、膜厚方向に柱状の結晶としての複数の柱状結晶51が林立している。林立している柱状結晶51の間は、膜厚方向に柱状の結晶粒界としての柱状結晶粒界52が埋めている。
これに対し、図7(a)の低誘電率層35bは、PZT膜35が必要比誘電率未満の誘電率となるように、Iaより低いIbの放電電流によるプラズマ20で生成されたものとなっている。従って、低誘電率層35bには、低誘電率層35bの層厚に達する柱状結晶51は存在しない。低誘電率層35bでは、結晶及び結晶粒界は、柱状方向が膜厚方向に揃う柱状に形成されることはなく、共に低誘電率層35b内で細かく分散する分布となる。
図7(b)の比較例のPZT膜60では、低誘電率層35bが存在しない結果、柱状結晶51間の柱状結晶粒界52が、PZT膜35の膜厚方向全体にわたって連続的に延びる。下部電極層34及び上部電極層36の間に電圧が印加されると、リークパス61が、柱状結晶粒界52を通って、下部電極層34及び上部電極層36の間に形成される。リークパス61があると、PZT膜35の破壊がリークパス61を介して起こり易く、PZT膜35の耐電圧が低くなる。
実施例のPZT膜35では、低誘電率層35bに対して膜厚方向の両側に存在する高誘電率層35aの柱状結晶51は、低誘電率層35bの存在ために、連続性を断たれる。これにより、実施例(図7(a))のPZT膜35の耐電圧が高まる。
プラズマガン制御装置16は、放電電流IをIaとIbとに切替えて、図5に説明した3層又は5層の積層構造でPZT膜35を形成する。これにより、良好な誘電率を確保しつつ、耐電圧性の高いPZT膜35を製造することができる。
なお、成膜装置1は、積層構造のPZT膜35の成膜期間では、放電電流I以外の制御因子は変更していない。従って、高誘電率層35a及び低誘電率層35bの組成成分及び組成比は同一となる。また、低誘電率層35bは、前述の必要比誘電率未満になるように、製造されるので、膜厚方向に柱状の結晶が生成されることはない。そして、低誘電率層35bの比誘電率εは、高誘電率層35aの比誘電率εより低くなる。
図8は実施例のPZT膜35(図7(a))と比較例(図7(b))のPZT膜35とについて膜厚方向の印加電界(所定長さ当たりの電圧)とリーク電流との関係を調べたグラフである。PZT膜35の機能を維持するためには、リーク電流は0.1μA以下とする必要がある。なお、PZT膜35の耐電圧は、印加電界÷PZT膜35の膜厚となる。
比較例のPZT膜35では、印加電界が約18V/μm以上になると、リーク電流が0.1μAを上回る。従って、比較例のPZT膜35の耐印加電界は、約18V/μmである。これに対し、実施例では、リーク電流が0.1μAを上回るのは、印加電界が約40V/μm以上になってからである。従って、実施例の耐印加電界は、約40V/μmであり、比較例に比して大幅に高くなる。
実施形態では、強誘電体膜としてPZT膜35を形成する方法について説明したが、本発明の成膜方法は、プラズマを利用して強誘電体膜の成膜を行うものであれば、PZT膜35以外の強誘電体膜の成膜にも適用できる。
実施形態は、強誘電体膜の材料の蒸気19を利用するイオンプレーティング法による成膜であるが、本発明の成膜方法は、プラズマを利用する成膜であれば、イオンプレーティング法に限定されず、例えば、蒸気19の代わりに誘電体膜の材料の粒子を利用するスパッタリング法による成膜にも適用可能である。
実施形態では、PZT膜35の層数は、3又は5となっているが、本発明の強誘電体膜の層数は、4若しくは6、又は7以上とすることもできる。ただし、PZT膜35の膜厚が所定値に設定されている場合は、低誘電率層35bの層数の増大に連れて、PZT膜35の耐電圧は高まっていくものの、PZT膜35における高誘電率層35aの合計の層厚が減少し、PZT膜35の全体の誘電率は低下する。また、強誘電体膜の層数は、強誘電体膜の積層方向両側の最外層の膜層を高誘電率層とする場合には、奇数となる。
1・・・成膜装置、2・・・真空容器、3・・・プラズマガン、16・・・プラズマガン制御装置、19・・・蒸気、20・・・アシスト用プラズマ、30・・・圧電デバイス、35・・・PZT膜、35a・・・高誘電率層、35b・・・低誘電率層。
Claims (7)
- 強誘電体膜の材料の蒸気を、プラズマの中に通過させてから、基板に付着させて、該基板に積層構造の強誘電体膜を成膜する成膜方法であって、
前記プラズマを所定値以上の高密度状態にして前記基板に第1膜層を形成し、
次に、前記プラズマを前記所定値未満の低密度状態にして前記第1膜層の上に第2膜層を形成し、
次に、前記プラズマを前記高密度状態にして前記第2膜層の上に第3膜層を形成することを特徴とする成膜方法。 - 請求項1に記載の成膜方法において、
さらに、前記プラズマを前記低密度状態にして前記第3膜層の上に第4膜層を形成し、
次に、前記プラズマを前記高密度状態にして前記第4膜層の上に第5膜層を形成することを特徴とする成膜方法。 - 請求項1又は2に記載の成膜方法において、
前記プラズマの密度状態を、プラズマガンの放電電流により制御することを特徴とする成膜方法。 - 請求項1〜3のいずれか1項に記載の成膜方法において、
前記プラズマを前記高密度状態にする期間を、前記プラズマを前記低密度状態にする期間より長くすることを特徴とする成膜方法。 - 積層順に第1膜層、第2膜層及び第3膜層の少なくとも3層の積層構造を有する強誘電体膜であって、
前記積層構造の各膜層の組成材料及び組成比は同一であり、
前記第1膜層及び前記第3膜層の比誘電率は、前記強誘電体膜が圧電デバイスの圧電膜として使用されるときに必要な比誘電率以上であり、
前記第2膜層の比誘電率は、前記必要な比誘電率未満であることを特徴とする強誘電体膜。 - 請求項5記載の強誘電体膜において、
比誘電率を前記必要な比誘電率以上にする膜層の厚みは、比誘電率を前記必要な比誘電率未満にする膜層の厚みより大きいことを特徴とする強誘電体膜。 - 請求項6に記載の強誘電体膜において、
前記積層構造の積層方向の両側の最外層は、比誘電率を前記必要な比誘電率以上にする膜層であることを特徴とする強誘電体膜。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014010521A JP2015137405A (ja) | 2014-01-23 | 2014-01-23 | 成膜方法及び強誘電体膜 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014010521A JP2015137405A (ja) | 2014-01-23 | 2014-01-23 | 成膜方法及び強誘電体膜 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015137405A true JP2015137405A (ja) | 2015-07-30 |
Family
ID=53768626
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014010521A Pending JP2015137405A (ja) | 2014-01-23 | 2014-01-23 | 成膜方法及び強誘電体膜 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015137405A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018190890A (ja) * | 2017-05-10 | 2018-11-29 | 株式会社サイオクス | 圧電膜を有する積層基板、圧電膜を有する素子および圧電膜を有する積層基板の製造方法 |
CN114616355A (zh) * | 2019-08-30 | 2022-06-10 | 戴森技术有限公司 | 热蒸发等离子体沉积 |
-
2014
- 2014-01-23 JP JP2014010521A patent/JP2015137405A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018190890A (ja) * | 2017-05-10 | 2018-11-29 | 株式会社サイオクス | 圧電膜を有する積層基板、圧電膜を有する素子および圧電膜を有する積層基板の製造方法 |
CN114616355A (zh) * | 2019-08-30 | 2022-06-10 | 戴森技术有限公司 | 热蒸发等离子体沉积 |
JP2022546072A (ja) * | 2019-08-30 | 2022-11-02 | ダイソン・テクノロジー・リミテッド | 堆積システム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7772747B2 (en) | Process for producing a piezoelectric film, film forming apparatus, and piezoelectric film | |
JP7357474B2 (ja) | 大容量プラズマcvd処理用プラズマ通路 | |
JP5403501B2 (ja) | 強誘電体膜の製造方法 | |
JP2013049885A (ja) | 炭素薄膜成膜方法 | |
JP2015137405A (ja) | 成膜方法及び強誘電体膜 | |
WO2015137198A1 (ja) | 多層膜の製造方法および多層膜 | |
JP4439169B2 (ja) | 真空処理方法及び真空装置 | |
JP5016899B2 (ja) | イオンビーム源及びこれを備えた成膜装置 | |
JP5421724B2 (ja) | 薄膜素子の製造方法、成膜装置、および、その運転方法 | |
JP5953205B2 (ja) | 成膜装置及び成膜方法 | |
JP6298837B2 (ja) | カーボン電極膜の形成方法および相変化型メモリ素子の製造方法 | |
JP4735291B2 (ja) | 成膜方法 | |
KR101883369B1 (ko) | 다층박막 코팅 장치 | |
JP5264463B2 (ja) | 成膜装置、および、圧電膜素子の製造方法 | |
US10900116B2 (en) | PVD system with remote arc discharge plasma assisted process | |
JP4715736B2 (ja) | スパッタリング装置 | |
JP5312138B2 (ja) | スパッタリング方法 | |
JP5727240B2 (ja) | 圧電アクチュエータの製造方法 | |
EP2166547A1 (fr) | Procédé de préparation d'un matériau oxyde céramique a structure pyrochlore présentant une constante diélectrique élevée et mise en oeuvre de ce procédé pour des applications de microélectronique | |
JP6917309B2 (ja) | 双極性アークコーティング法 | |
JP2015122418A (ja) | 圧電素子、圧電素子の製造方法、蒸着装置 | |
JP2012129226A (ja) | 圧電アクチュエータ及びその製造方法 | |
JPH0555662A (ja) | 薄膜作製方法 | |
JP6030418B2 (ja) | Pzt膜の形成方法 | |
JP2019160964A (ja) | 多層膜の成膜方法及び成膜装置 |