JP2015115339A - 静電気保護回路及び半導体集積回路装置 - Google Patents

静電気保護回路及び半導体集積回路装置 Download PDF

Info

Publication number
JP2015115339A
JP2015115339A JP2013253931A JP2013253931A JP2015115339A JP 2015115339 A JP2015115339 A JP 2015115339A JP 2013253931 A JP2013253931 A JP 2013253931A JP 2013253931 A JP2013253931 A JP 2013253931A JP 2015115339 A JP2015115339 A JP 2015115339A
Authority
JP
Japan
Prior art keywords
node
voltage
transistor
electrostatic protection
protection circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013253931A
Other languages
English (en)
Other versions
JP6375618B2 (ja
JP2015115339A5 (ja
Inventor
池田　益英
Masuhide Ikeda
益英 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2013253931A priority Critical patent/JP6375618B2/ja
Priority to US14/562,011 priority patent/US9716382B2/en
Priority to CN201410751405.9A priority patent/CN104701312B/zh
Publication of JP2015115339A publication Critical patent/JP2015115339A/ja
Publication of JP2015115339A5 publication Critical patent/JP2015115339A5/ja
Application granted granted Critical
Publication of JP6375618B2 publication Critical patent/JP6375618B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】簡単な回路構成で、通常動作時において誤動作することなく、静電気の放電に対して十分な保護特性が得られる静電気保護回路を提供する。【解決手段】この静電気保護回路は、第１のノードと第２のノードとの間に接続され、第３のノードにおいて互いに接続された第１のインピーダンス素子及びクランプ素子を含む直列回路と、第１のノードと第４のノードとの間に接続され、第１のインピーダンス素子に発生する電圧の上昇に従ってオンする第１のトランジスターと、第４のノードと第２のノードとの間に接続された第２のインピーダンス素子と、第２のインピーダンス素子に発生する電圧の上昇に従ってオンし、第１のインピーダンス素子に流れる電流を増加させる第２のトランジスターと、第２のトランジスターがオン状態であるときに第１のノードから第２のノードに電流を流す放電回路とを含む。【選択図】図３

Description

本発明は、半導体集積回路装置をＥＳＤ（Electro-Static Discharge：静電気の放電）から保護する静電気保護回路に関する。さらに、本発明は、そのような静電気保護回路を内蔵した半導体集積回路装置に関する。
半導体集積回路装置において、静電気による内部回路の破壊を防止するために、静電気保護回路を設けることが行われている。一般に、静電気保護回路は、高電位側の電位が供給される第１の端子と低電位側の電位が供給される第２の端子との間に接続される。例えば、静電気の放電によって第１の端子に正の電荷が印加されると、正の電荷が静電気保護回路を介して第２の端子に放出されるので、内部回路に過大な電圧が印加されることがなく、内部回路の破壊を防止することができる。
関連する技術として、特許文献１には、静電気放電による電荷を十分に放電させると共に、通常動作時においてノイズを除去することを目的とする静電気放電保護回路が開示されている。この静電気放電保護回路は、直流電源が接続されることにより第１の電位となる第１の電源ライン及び第１の電位よりも低い第２の電位となる第２の電源ラインと、第１の電源ラインと第２の電源ラインとの間に直列に接続されたキャパシター及び負の閾値電圧を有する第１のＮチャネルトランジスターからなる時定数回路と、入力側がキャパシターと第１のＮチャネルトランジスターとの接続ノードに接続され、出力側が第１のＮチャネルトランジスターのゲートに接続されたインバーターと、第１の電源ラインと第２の電源ラインとの間に接続され、ゲートがキャパシターと第１のＮチャネルトランジスターとの接続ノードに間接的に接続されて、その接続ノードの電位の上昇によるゲートの電位上昇を受けて導通する第２のＮチャネルトランジスターとを備えている。
この静電気放電保護回路において、ＥＳＤイベントの発生を受けた場合には、キャパシターと第１のＮチャネルトランジスターとの接続ノードの電位が急上昇し、インバーターからローレベルの信号が出力される。このローレベルの信号は、第１のＮチャネルトランジスターのゲートに入力される。このため、第１のＮチャネルトランジスターのオン抵抗の値は大きく、従って、第１のＮチャネルトランジスターは、キャパシターと共にＣＲ時定数回路を構成する高抵抗の役割りを担うこととなる。また、このローレベルの信号は、間接的に第２のＮチャネルトランジスターのゲートに入力されて、第２のＮチャネルトランジスターがオン状態になり、ＥＳＤイベントによるサージ電流を逃がすことができる。
このように、特許文献１の発明では、キャパシターが有する容量値と第１のＮチャネルトランジスターが有するオン抵抗の値（ローレベルの信号の入力により、例えば、数ＭΩのオーダーの値）との積で決定される時定数ＣＲの値に対応する時間だけ第２のＮチャネルトランジスターがオン状態になり、この間、ＥＳＤイベントによるサージ電流を放電する。
特開２００９−１８２１１９号公報（段落００１４−００１６、図１）
しかしながら、特許文献１の図１に示されている静電気放電保護回路において、保護動作が開始されるか否かは、時定数回路１１に印加される電圧の大きさではなく、時定数回路１１に印加される電圧の立ち上がりの急峻さのみによって決定される。従って、静電気の放電に対して十分な保護特性が得られるように時定数を設定すると、通常動作時においても電源電圧が急峻に立ち上がると保護動作を開始するおそれがある。
また、電源ライン間に接続されたＮチャネルトランジスター１４のオン時間は、時定数回路１１の時定数によって定められている。従って、例えば、短時間に連続して複数のＥＳＤイベントが発生した場合には、時定数回路１１のキャパシター１１ａが充電された状態で再度の静電気の放電によって半導体集積回路装置に電荷がさらに蓄積されることになるので、蓄積された電荷が十分放電されない時点でＮチャネルトランジスター１４がオフ状態となり、内部回路が破壊に至る可能性がある。
さらに、時定数回路１１において負の閾値電圧を有するＮチャネルトランジスター１１ｂが用いられるが、そのような特殊なトランジスターを形成するためには半導体集積回路装置の製造工程が複雑となり、コストアップは避けられない。
そこで、上記の点に鑑み、本発明の目的の１つは、簡単な回路構成で、通常動作時において誤動作することなく、静電気の放電に対して十分な保護特性が得られる静電気保護回路を提供することである。
以上の課題を解決するために、本発明の第１の観点に係る静電気保護回路は、半導体集積回路装置において、高電位側の電位が供給される第１の端子に第１のノードを介して接続されると共に、低電位側の電位が供給される第２の端子に第２のノードを介して接続された静電気保護回路であって、第３のノードにおいて互いに接続された第１のインピーダンス素子及びクランプ素子を含み、第１のノードと第２のノードとの間に接続された直列回路と、第１及び第２のノードの内の一方と第４のノードとの間に接続され、第１のインピーダンス素子に発生する電圧の上昇に従ってオンする第１のトランジスターと、第４のノードと第１及び第２のノードの内の他方との間に接続され、第２のインピーダンス素子を含む少なくとも１つのインピーダンス素子と、第２のインピーダンス素子に発生する電圧の上昇に従ってオンし、第１のインピーダンス素子に流れる電流を増加させる第２のトランジスターと、第２のトランジスターがオン状態であるときに第１のノードから第２のノードに電流を流す放電回路とを具備する。
本発明の第１の観点によれば、第１及び第２のトランジスターがオフ状態からオン状態に遷移する際には、第１のノードと第２のノードとの間の電圧が動作開始電圧以上であるか否かによって遷移条件が決定される。一方、第１及び第２のトランジスターが一旦オン状態になると、第１のノードと第２のノードとの間の電圧が動作開始電圧より小さくなっても、第１及び第２のトランジスターがオン状態を保ち続ける。
従って、通常使用時に電源投入によって電源電圧が急峻に立ち上がっても、第１のノードと第２のノードとの間との間の電圧が動作開始電圧よりも小さければ、静電気保護回路が保護動作を開始するおそれがない。また、静電気の放電により静電気保護回路が保護動作を一旦開始すると、第１のノードと第２のノードとの間の電圧が十分小さくなるまで、静電気保護回路が保護動作を継続する。このように、本発明の第１の観点によれば、簡単な回路構成で、通常動作時において誤動作することなく、静電気の放電に対して十分な保護特性が得られる静電気保護回路を提供することができる。
ここで、クランプ素子が、ダイオードと、ゲートがドレイン又はソースに接続されたＰチャネルトランジスター又はＮチャネルトランジスターとの内の少なくとも１つを含むようにしても良い。これらのデバイスの内から適切なデバイスを選択し、又は、複数のデバイスを組み合わせることにより、動作開始電圧を自由に設定することができる。
本発明の第２の観点に係る静電気保護回路は、本発明の第１の観点に係る静電気保護回路において、第２のトランジスターがオン状態であることを検出したときに出力信号を活性化する検出回路をさらに具備し、放電回路が、検出回路の出力信号が活性化されたときに第１のノードから第２のノードに電流を流す。本発明の第２の観点によっても、本発明の第１の観点と同様の効果を奏することができる。
本発明の第３の観点に係る静電気保護回路は、本発明の第２の観点に係る静電気保護回路において、第４のノードと第５のノードとの間に接続され、第３のインピーダンス素子を含む少なくとも１つのインピーダンス素子をさらに具備し、第２のインピーダンス素子が、第５のノードと第１及び第２のノードの内の他方との間に接続されており、第３のインピーダンス素子を含む少なくとも１つのインピーダンス素子及び第２のインピーダンス素子が、第４のノードと第１及び第２のノードの内の他方との間の電圧を分圧する分圧回路を構成する。本発明の第３の観点によれば、静電気の放電により静電気保護回路が保護動作を行っている間において、第１のノードと第２のノードとの間の電圧を所定の値に保持することができる。
本発明の第３の観点に係る静電気保護回路は、クランプ素子と並列に接続されたキャパシターをさらに具備するようにしても良い。これにより、急峻なＥＳＤイベントに対して静電気保護回路が迅速に保護動作を開始するので、確実にサージ電流を逃がすことができる。また、低い周波数のノイズ等で電源電圧が上昇しても、静電気保護回路が確実に保護動作を開始して、電源電圧の上昇を抑えることができる。一方、キャパシターは、ノイズフィルターとしても機能するので、通常動作時において外部からノイズ等を受けた場合でも、静電気保護回路が過剰に動作して電源電圧が落ちることがない。
本発明の第３の観点に係る静電気保護回路において、分圧回路が、第３のインピーダンス素子と並列に接続され、検出回路の出力信号が活性化されたときにオンする第３のトランジスターをさらに含むようにしても良い。これにより、静電気の放電により静電気保護回路が保護動作を一旦開始すると、分圧回路における分圧比が上昇するので、第１のノードと第２のノードとの間の電圧が低下し、半導体集積回路装置の内部回路が破壊に至る電圧に対するマージンが増えて静電気耐量が向上する。
あるいは、分圧回路が、第４のノードと第５のノードとの間に直列に接続された複数のインピーダンス素子と、それらのインピーダンス素子の内の少なくとも１つと並列に接続され、検出回路の出力信号が活性化されたときにオンする少なくとも１つのトランジスターとを含むようにしても良い。これにより、上記の効果に加えて、静電気保護回路の電流−電圧特性をきめ細やかに自由に設定することができる。
また、第３のインピーダンス素子、又は、複数のインピーダンス素子の各々が、抵抗素子と、ダイオードと、ゲートがドレイン又はソースに接続されたＰチャネルトランジスター又はＮチャネルトランジスターとの内の少なくとも１つを含むようにしても良い。これらのデバイスの内から適切なデバイスを選択し、又は、複数のデバイスを組み合わせることにより、静電気保護回路の両端間の電圧を自由に設定することができると共に、プロセスばらつきの影響を受けにくい静電気保護回路を提供することができる。
さらに、第１のインピーダンス素子が、第１のノードと第３のノードとの間に接続された抵抗素子と、第１のノードに接続されたソース、第３のノードに接続されたドレイン、及び、第２のノードに接続されたゲートを有するＰチャネルトランジスターとの内の１つを含み、第２のインピーダンス素子が、第５のノードと第２のノードとの間に接続された抵抗素子と、第５のノードに接続されたドレイン、第２のノードに接続されたソース、及び、第１のノードに接続されたゲートを有するＮチャネルトランジスターとの内の１つを含むようにしても良い。
第１又は第２のインピーダンス素子として抵抗素子を用いる場合には、抵抗素子の抵抗値が一定であるので、第１又は第２のトランジスターのオン条件の設定が容易になる。一方、第１又は第２のインピーダンス素子としてトランジスターを用いる場合には、第１のノードと第２のノードとの間の電圧が減少した際にトランジスターのオン抵抗が増加するので、保護動作の途中で第１又は第２のトランジスターがオフすることを防止できる。
その場合に、第１のトランジスターが、第１のノードに接続されたソース、第４のノードに接続されたドレイン、及び、第３のノードに接続されたゲートを有するＰチャネルトランジスターを含み、第１のノードと第３のノードとの間の電圧の上昇に従ってＰチャネルトランジスターがオンすることにより、分圧回路に電圧が印加されるようにしても良い。これにより、第１のノードと第２のノードとの間に動作開始電圧以上の電圧が印加されて、第１のノードと第３のノードとの間の電圧がＰチャネルトランジスターの閾値電圧以上になると、Ｐチャネルトランジスターがオンして、第１のノードと第２のノードとの間の電圧が分圧回路に印加される。
また、第２のトランジスターが、第３のノードに接続されたドレイン、第２のノードに接続されたソース、及び、第５のノードに接続されたゲートを有するＮチャネルトランジスターを含み、第５のノードと第２のノードとの間の電圧の上昇に従ってＮチャネルトランジスターがオンすることにより、検出回路の出力信号が活性化されるようにしても良い。これにより、分圧回路によって分圧された電圧がＮチャネルトランジスターの閾値電圧以上になると、Ｎチャネルトランジスターがオンして、検出回路の出力信号が活性化されるので、静電気保護回路による保護動作が開始される。
本発明の第２又は第３の観点に係る静電気保護回路において、検出回路が、第３のノードの電位が供給される入力端子を有するインバーターを含み、第１のインピーダンス素子に発生する電圧が第１のノードと第２のノードとの間の電圧に対して所定の割合よりも大きくなったときに出力信号を活性化するようにしても良い。検出回路においてインバーターを用いることにより、簡単な回路構成で、第３のノードの電位がハイレベルであるかローレベルであるかを検出することができる。
また、放電回路が、第１のノードに接続されたドレイン、第２のノードに接続されたソース、及び、検出回路の出力信号が供給されるゲートを有するＮチャネルトランジスターと、第１のノードに接続されたコレクター、第２のノードに接続されたエミッター、及び、検出回路の出力信号が供給されるベースを有するＮＰＮトランジスターとの内の１つを含むようにしても良い。Ｎチャネルトランジスター又はＮＰＮトランジスターは、Ｐ型半導体基板にウエルを介さずに形成することが可能であり、特性的にも優れている。
さらに、本発明の１つの観点に係る半導体集積回路装置は、本発明のいずれかの観点に係る静電気保護回路を具備する。これにより、各種の半導体集積回路装置において、静電気の放電による内部回路の破壊を防止することができる。
静電気保護回路を内蔵する半導体集積回路装置の構成例を示す回路図。 静電気保護回路を内蔵する半導体集積回路装置の構成例を示す回路図。 本発明の第１の実施形態に係る静電気保護回路の構成例を示す回路図。 本発明の第２の実施形態に係る静電気保護回路の構成例を示す回路図。 本発明の第３の実施形態に係る静電気保護回路の構成例を示す回路図。 本発明の第４の実施形態に係る静電気保護回路の構成例を示す回路図。 ヒューマンボディモデルにおける静電気放電の電流波形を示す図。 図６に示す静電気保護回路における電流波形及び電圧波形を示す図。 図６に示す静電気保護回路における電流波形及び電圧波形を示す図。 比較例の静電気保護回路における電流波形及び電圧波形を示す図。 比較例の静電気保護回路における電流波形及び電圧波形を示す図。 本発明の第５の実施形態に係る静電気保護回路の構成例を示す回路図。 図１２に示す静電気保護回路を適用した場合のＩ−Ｖ特性を示す図。 従来の静電気保護回路を適用した場合のＩ−Ｖ特性を示す図。 本発明の第６の実施形態に係る静電気保護回路の構成例を示す回路図。 図１５に示す静電気保護回路を適用した場合のＩ−Ｖ特性を示す図。 本発明の第７の実施形態に係る静電気保護回路の構成例を示す回路図。 本発明の第８の実施形態に係る静電気保護回路の構成例を示す回路図。 本発明の第９の実施形態に係る静電気保護回路の構成例を示す回路図。 本発明の第１０の実施形態に係る静電気保護回路の構成例を示す回路図。 抵抗素子以外に使用可能なインピーダンス素子の例を示す図。 ＭＯＳトランジスター以外に使用可能な３端子素子の例を示す図。
以下に、本発明の実施形態について、図面を参照しながら詳細に説明する。なお、同一の構成要素には同一の参照番号を付して、重複する説明を省略する。
本発明の各実施形態に係る静電気保護回路は、半導体集積回路装置において、高電位側の電位が供給される第１の端子と低電位側の電位が供給される第２の端子との間に接続される。ここで、第１の端子が、高電位側の電源電位が供給される電源端子で、第２の端子が、低電位側の電源電位が供給される電源端子であっても良い。また、第１の端子が、高電位側の電源電位が供給される電源端子で、第２の端子が、信号電位が供給される信号端子であっても良い。あるいは、第１の端子が、信号電位が供給される信号端子で、第２の端子が、低電位側の電源電位が供給される電源端子であっても良い。
図１及び図２は、本発明の各実施形態に係る静電気保護回路を内蔵する半導体集積回路装置の構成例を示す回路図である。この半導体集積回路装置は、電源端子Ｐ１及びＰ２と、信号端子Ｐ３と、ダイオード１及び２と、電源配線３及び４と、静電気保護回路１０と、内部回路２０とを含んでいる。電源配線３及び４の各々は、抵抗成分を有している。また、内部回路２０は、ＰチャネルＭＯＳトランジスターＱＰ２０と、ＮチャネルＭＯＳトランジスターＱＮ２０とを含んでいる。
図１及び図２においては、一例として、静電気保護回路１０が、高電位側の電源電位ＶＤＤが供給される電源端子Ｐ１にノードＮ１を介して接続されると共に、低電位側の電源電位ＶＳＳが供給される電源端子Ｐ２にノードＮ２を介して接続される場合が示されている。以下、この場合について説明する。
例えば、静電気の放電によって電源端子Ｐ２に正の電荷が印加されると、正の電荷がダイオード２を介して信号端子Ｐ３に放出され、又は、ダイオード２及び１を介して電源端子Ｐ１に放出されるので、内部回路２０に過大な電圧が印加されることがなく、内部回路２０の破壊を防止することができる。従って、問題となるのは、ダイオード１及び２の内の少なくとも一方に逆電圧が印加される場合である。
図１には、静電気の放電によって信号端子Ｐ３に正の電荷が印加される一方、電源端子Ｐ２が接地されている場合の放電経路が示されている。静電気の放電によって、サージ電流ＩＥＳＤが、ダイオード１、電源配線３、静電気保護回路１０、及び、電源配線４の経路で流れる。
放電動作において、逆電圧が印加されるダイオード２と並列に接続されたトランジスターＱＮ２０のドレイン・ソース間電圧が、トランジスターＱＮ２０が破壊に至る電圧ＶＤＭＧよりも小さければ、静電気保護回路１０が内部回路２０を保護することができる。そのためには、次式（１）を満たす必要がある。
ＶＦ＋ＶＷ＋ＶＰＣ＜ＶＤＭＧ ・・・（１）
ここで、ＶＦはダイオード１の順方向電圧であり、ＶＷは電源配線３の抵抗成分にサージ電流ＩＥＳＤが流れた際に発生する電圧であり、ＶＰＣは静電気保護回路１０にサージ電流ＩＥＳＤが流れた際に発生する電圧である。
また、図２には、静電気の放電によって信号端子Ｐ３に負の電荷が印加される一方、電源端子Ｐ１が接地されている場合の放電経路が示されている。静電気の放電によって、サージ電流ＩＥＳＤが、電源配線３、静電気保護回路１０、電源配線４、及び、ダイオード２の経路で流れる。
放電動作において、逆電圧が印加されるダイオード１と並列に接続されたトランジスターＱＰ２０のソース・ドレイン間電圧が、トランジスターＱＰ２０が破壊に至る電圧ＶＤＭＧよりも小さければ、静電気保護回路１０が内部回路２０を保護することができる。そのためには、次式（２）を満たす必要がある。
ＶＦ＋ＶＷ＋ＶＰＣ＜ＶＤＭＧ ・・・（２）
ここで、ＶＦはダイオード２の順方向電圧であり、ＶＷは電源配線４の抵抗成分にサージ電流ＩＥＳＤが流れた際に発生する電圧であり、ＶＰＣは静電気保護回路１０にサージ電流ＩＥＳＤが流れた際に発生する電圧である。
式（１）及び式（２）から分かるように、図１に示す場合と図２に示す場合とにおいて、内部回路２０を保護するための条件は、同じ式で表すことができる。即ち、放電経路上のデバイスに発生する電圧の総和が、内部回路２０の素子が破壊に至る電圧ＶＤＭＧよりも小さいことが、内部回路２０を保護するための条件となる。
＜第１の実施形態＞
図３は、本発明の第１の実施形態に係る静電気保護回路の構成例を示す回路図である。図３に示すように、静電気保護回路１０は、第１及び第２のインピーダンス素子としての抵抗素子Ｒ１及びＲ２と、クランプ素子１１と、第１のトランジスターとしてのＰチャネルＭＯＳトランジスターＱＰ１０と、第２のトランジスターとしてのＮチャネルＭＯＳトランジスターＱＮ１０と、放電回路１２とを含んでいる。
静電気保護回路１０は、高電位側の電位が供給される第１の端子にノードＮ１を介して接続されると共に、低電位側の電位が供給される第２の端子にノードＮ２を介して接続される。ノードＮ３において互いに接続された抵抗素子Ｒ１及びクランプ素子１１を含む直列回路が、ノードＮ１とノードＮ２との間に接続されている。本実施形態においては、抵抗素子Ｒ１が、ノードＮ１とノードＮ３との間に接続されており、クランプ素子１１が、ノードＮ３とノードＮ２との間に接続されている。
クランプ素子１１は、例えば、ダイオードと、ゲートがドレイン又はソースに接続されたＰチャネルトランジスター又はＮチャネルトランジスターとの内の少なくとも１つを含んでいる。ノードＮ１とノードＮ２との間に正の高電圧が印加されると、抵抗素子Ｒ１を介してクランプ素子１１に電流が流れ、クランプ素子１１は、その両端間の電圧を略一定の値（以下においては、「クランプ電圧」ともいう）に保つ。
トランジスターＱＰ１０は、ノードＮ１とノードＮ４との間に接続され、抵抗素子Ｒ１に発生する電圧の上昇に従ってオンする。即ち、トランジスターＱＰ１０は、ノードＮ１に接続されたソースと、ノードＮ４に接続されたドレインと、ノードＮ３に接続されたゲートとを有しており、ノードＮ１とノードＮ３との間の電圧が閾値電圧以上になるとオンする。
抵抗素子Ｒ２は、ノードＮ４とノードＮ２との間に接続されている。トランジスターＱＮ１０は、抵抗素子Ｒ２に発生する電圧の上昇に従ってオンし、抵抗素子Ｒ１に流れる電流を増加させる。即ち、トランジスターＱＮ１０は、ノードＮ３に接続されたドレインと、ノードＮ２に接続されたソースと、ノードＮ４に接続されたゲートとを有しており、ノードＮ４とノードＮ２との間の電圧が閾値電圧以上になるとオンする。
放電回路１２は、例えば、ＮチャネルＭＯＳトランジスターＱＮ１２を含んでいる。トランジスターＱＮ１２は、ノードＮ１に接続されたドレインと、ノードＮ２に接続されたソースと、ノードＮ４に接続されたゲートとを有している。放電回路１２は、トランジスターＱＮ１０がオン状態であるときに、抵抗素子Ｒ２に発生する電圧に従って、ノードＮ１からノードＮ２に電流を流す。
ここで、図３に示す静電気保護回路１０の動作について説明する。
通常動作時において、ノードＮ１とノードＮ２との間に印加される正の電圧（ノードＮ１の電位＞ノードＮ２の電位）がクランプ電圧よりも小さい場合には、抵抗素子Ｒ１及びクランプ素子１１に殆ど電流が流れないので、ノードＮ１とノードＮ３との間の電圧がトランジスターＱＰ１０の閾値電圧よりも小さいままとなり、トランジスターＱＰ１０がオフ状態を維持する。
一方、静電気の放電によって、ノードＮ１とノードＮ２との間にクランプ電圧以上の電圧が印加されると、ノードＮ１から抵抗素子Ｒ１及びクランプ素子１１を介してノードＮ２に電流が流れる。ノードＮ１とノードＮ２との間の電圧がさらに上昇して、ノードＮ１とノードＮ３との間の電圧がトランジスターＱＰ１０の閾値電圧以上になると、トランジスターＱＰ１０がオンすることにより、抵抗素子Ｒ２に電流が流れて、ノードＮ４とノードＮ２との間の電圧が０Ｖから上昇する。
ノードＮ４とノードＮ２との間の電圧がトランジスターＱＮ１０の閾値電圧以上になると、トランジスターＱＮ１０がオンして、抵抗素子Ｒ１に流れる電流が増加し、ノードＮ１とノードＮ３との間の電圧が上昇するので、トランジスターＱＰ１０に流れる電流が増加する（正帰還）。また、ノードＮ４とノードＮ２との間の電圧が放電回路１２のトランジスターＱＮ１２の閾値電圧以上になると、トランジスターＱＮ１２が、ノードＮ１からノードＮ２に電流を流し始める。
トランジスターＱＰ１０に流れる電流が増加することにより、抵抗素子Ｒ２に流れる電流も増加するので、ノードＮ４とノードＮ２との間の電圧が上昇する。その結果、トランジスターＱＮ１０に流れる電流が増加して（正帰還）、ノードＮ３の電位がノードＮ２の電位まで低下する。同時に、放電回路１２のトランジスターＱＮ１２に流れる電流も増加する。
放電回路１２のトランジスターＱＮ１２に電流が流れ続けると、半導体集積回路装置に蓄積された電荷が放電されて、ノードＮ１とノードＮ２との間の電圧が低下する。これにより、抵抗素子Ｒ１及びＲ２に流れる電流が減少するので、トランジスターＱＰ１０及びＱＮ１０のオン抵抗が増加する。
ノードＮ１とノードＮ３との間の電圧がトランジスターＱＰ１０の閾値電圧よりも小さくなると、トランジスターＱＰ１０がオフする。また、ノードＮ４とノードＮ２との間の電圧がトランジスターＱＮ１０の閾値電圧よりも小さくなると、トランジスターＱＮ１０がオフする。同様に、ノードＮ４とノードＮ２との間の電圧が放電回路１２のトランジスターＱＮ１２の閾値電圧よりも小さくなると、トランジスターＱＮ１２がオフする。
このように、トランジスターＱＰ１０及びＱＮ１０がオフ状態からオン状態に遷移する際には、ノードＮ１とノードＮ２との間の電圧が動作開始電圧以上であるか否かによって遷移条件が決定される。ここで、動作開始電圧は、クランプ素子１１のクランプ電圧とトランジスターＱＰ１０の閾値電圧との和になる。一方、トランジスターＱＰ１０及びＱＮ１０が一旦オン状態になると、ノードＮ１とノードＮ２との間の電圧が動作開始電圧より小さくなっても、トランジスターＱＰ１０及びＱＮ１０がオン状態を保ち続ける。
従って、通常使用時に電源投入によって電源電圧が急峻に立ち上がっても、ノードＮ１とノードＮ２との間の電圧が動作開始電圧よりも小さければ、静電気保護回路１０が保護動作を開始するおそれがない。また、静電気の放電により静電気保護回路１０が保護動作を一旦開始すると、ノードＮ１とノードＮ２との間の電圧が十分小さくなるまで、静電気保護回路１０が保護動作を継続する。このように、本実施形態によれば、簡単な回路構成で、通常動作時において誤動作することなく、静電気の放電に対して十分な保護特性が得られる静電気保護回路１０を提供することができる。
＜第２の実施形態＞
図４は、本発明の第２の実施形態に係る静電気保護回路の構成例を示す回路図である。第２の実施形態に係る静電気保護回路１０ａにおいては、図３に示す第１の実施形態に係る静電気保護回路１０における放電回路１２の替りに、放電回路１２ａが用いられる。その他の点に関し、図４に示す静電気保護回路１０ａは、図３に示す静電気保護回路１０と同様である。
放電回路１２ａは、例えば、ＰチャネルＭＯＳトランジスターＱＰ１２を含んでいる。トランジスターＱＰ１２は、ノードＮ１に接続されたソースと、ノードＮ２に接続されたドレインと、ノードＮ３に接続されたゲートとを有している。放電回路１２ａは、トランジスターＱＮ１０がオン状態であるときに、抵抗素子Ｒ１に発生する電圧に従って、ノードＮ１からノードＮ２に電流を流す。
ここで、図４に示す静電気保護回路１０ａの動作について説明する。
通常動作時において、ノードＮ１とノードＮ２との間に印加される正の電圧（ノードＮ１の電位＞ノードＮ２の電位）がクランプ電圧よりも小さい場合には、抵抗素子Ｒ１及びクランプ素子１１に殆ど電流が流れないので、ノードＮ１とノードＮ３との間の電圧がトランジスターＱＰ１０の閾値電圧よりも小さいままとなり、トランジスターＱＰ１０がオフ状態を維持する。
一方、静電気の放電によって、ノードＮ１とノードＮ２との間にクランプ電圧以上の電圧が印加されると、ノードＮ１から抵抗素子Ｒ１及びクランプ素子１１を介してノードＮ２に電流が流れる。ノードＮ１とノードＮ２との間の電圧がさらに上昇して、ノードＮ１とノードＮ３との間の電圧がトランジスターＱＰ１０の閾値電圧以上になると、トランジスターＱＰ１０がオンすることにより、抵抗素子Ｒ２に電流が流れて、ノードＮ４とノードＮ２との間の電圧が０Ｖから上昇する。
ノードＮ４とノードＮ２との間の電圧がトランジスターＱＮ１０の閾値電圧以上になると、トランジスターＱＮ１０がオンして、抵抗素子Ｒ１に流れる電流が増加し、ノードＮ１とノードＮ３との間の電圧が上昇するので、トランジスターＱＰ１０に流れる電流が増加する（正帰還）。また、ノードＮ１とノードＮ３との間の電圧が放電回路１２ａのトランジスターＱＰ１２の閾値電圧以上になると、トランジスターＱＰ１２が、ノードＮ１からノードＮ２に電流を流し始める。
トランジスターＱＰ１０に流れる電流が増加することにより、抵抗素子Ｒ２に流れる電流も増加するので、ノードＮ４とノードＮ２との間の電圧が上昇する。その結果、トランジスターＱＮ１０に流れる電流が増加して（正帰還）、ノードＮ３の電位がノードＮ２の電位まで低下する。同時に、放電回路１２ａのトランジスターＱＰ１２に流れる電流も増加する。
放電回路１２ａのトランジスターＱＰ１２に電流が流れ続けると、半導体集積回路装置に蓄積された電荷が放電されて、ノードＮ１とノードＮ２との間の電圧が低下する。これにより、抵抗素子Ｒ１及びＲ２に流れる電流が減少するので、トランジスターＱＰ１０及びＱＮ１０のオン抵抗が増加する。
ノードＮ１とノードＮ３との間の電圧がトランジスターＱＰ１０の閾値電圧よりも小さくなると、トランジスターＱＰ１０がオフする。また、ノードＮ４とノードＮ２との間の電圧がトランジスターＱＮ１０の閾値電圧よりも小さくなると、トランジスターＱＮ１０がオフする。同様に、ノードＮ１とノードＮ３との間の電圧が放電回路１２ａのトランジスターＱＰ１２の閾値電圧よりも小さくなると、トランジスターＱＰ１２がオフする。
このように、トランジスターＱＰ１０及びＱＮ１０がオフ状態からオン状態に遷移する際には、ノードＮ１とノードＮ２との間の電圧が動作開始電圧以上であるか否かによって遷移条件が決定される。ここで、動作開始電圧は、クランプ素子１１のクランプ電圧とトランジスターＱＰ１０の閾値電圧との和になる。一方、トランジスターＱＰ１０及びＱＮ１０が一旦オン状態になると、ノードＮ１とノードＮ２との間の電圧が動作開始電圧より小さくなっても、トランジスターＱＰ１０及びＱＮ１０がオン状態を保ち続ける。
従って、通常使用時に電源投入によって電源電圧が急峻に立ち上がっても、ノードＮ１とノードＮ２との間の電圧が動作開始電圧よりも小さければ、静電気保護回路１０ａが保護動作を開始するおそれがない。また、静電気の放電により静電気保護回路１０ａが保護動作を一旦開始すると、ノードＮ１とノードＮ２との間の電圧が十分小さくなるまで、静電気保護回路１０ａが保護動作を継続する。このように、本実施形態によれば、簡単な回路構成で、通常動作時において誤動作することなく、静電気の放電に対して十分な保護特性が得られる静電気保護回路１０ａを提供することができる。
＜第３の実施形態＞
図５は、本発明の第３の実施形態に係る静電気保護回路の構成例を示す回路図である。第３の実施形態に係る静電気保護回路１０ｂにおいては、図３に示す第１の実施形態に係る静電気保護回路１０に対して、検出回路１３が追加されている。その他の点に関し、図５に示す静電気保護回路１０ｂは、図３に示す静電気保護回路１０と同様である。
検出回路１３は、トランジスターＱＮ１０がオン状態であることを検出したときに出力信号を活性化する。例えば、検出回路１３は、ＰチャネルＭＯＳトランジスターＱＰ１３とＮチャネルＭＯＳトランジスターＱＮ１３とによって構成されるインバーターを含んでいる。トランジスターＱＰ１３は、ノードＮ１に接続されたソースと、出力端子ＯＵＴに接続されたドレインと、入力端子ＩＮに接続されたゲートとを有している。また、トランジスターＱＮ１３は、出力端子ＯＵＴに接続されたドレインと、ノードＮ２に接続されたソースと、入力端子ＩＮに接続されたゲートとを有している。
インバーターは、入力端子ＩＮに供給されるノードＮ３の電位がハイレベルであるかローレベルであるかを検出し、そのレベルを反転して、反転されたレベルを有する出力信号を出力端子ＯＵＴから出力する。これにより、検出回路１３は、抵抗素子Ｒ１に発生する電圧がノードＮ１とノードＮ２との間の電圧に対して所定の割合（例えば、５０％）よりも大きくなったときに出力信号をハイレベルに活性化する。検出回路１３としては、インバーター以外にも、コンパレーター等を用いることができる。
検出回路１３の出力信号は、放電回路１２のトランジスターＱＮ１２のゲートに供給される。放電回路１２は、トランジスターＱＮ１０がオン状態となって、検出回路１３の出力信号がハイレベルに活性化されたときに、ノードＮ１からノードＮ２に電流を流す。
ここで、図５に示す静電気保護回路１０ｂの動作について説明する。
通常動作時において、ノードＮ１とノードＮ２との間に印加される正の電圧（ノードＮ１の電位＞ノードＮ２の電位）がクランプ電圧よりも小さい場合には、抵抗素子Ｒ１及びクランプ素子１１に殆ど電流が流れないので、ノードＮ１とノードＮ３との間の電圧がトランジスターＱＰ１０の閾値電圧よりも小さいままとなり、トランジスターＱＰ１０がオフ状態を維持する。
一方、静電気の放電によって、ノードＮ１とノードＮ２との間にクランプ電圧以上の電圧が印加されると、ノードＮ１から抵抗素子Ｒ１及びクランプ素子１１を介してノードＮ２に電流が流れる。ノードＮ１とノードＮ２との間の電圧がさらに上昇して、ノードＮ１とノードＮ３との間の電圧がトランジスターＱＰ１０の閾値電圧以上になると、トランジスターＱＰ１０がオンする。ただし、この時点においては、検出回路１３の入力端子ＩＮの電位はハイレベルとなっている。
トランジスターＱＰ１０がオンすることにより、抵抗素子Ｒ２に電流が流れて、ノードＮ４とノードＮ２との間の電圧が０Ｖから上昇する。ノードＮ４とノードＮ２との間の電圧がトランジスターＱＮ１０の閾値電圧以上になると、トランジスターＱＮ１０がオンする。
トランジスターＱＮ１０がオンすることにより、抵抗素子Ｒ１に流れる電流が増加して、ノードＮ１とノードＮ３との間の電圧が上昇するので、トランジスターＱＰ１０に流れる電流が増加する（正帰還）。同時に、検出回路１３の入力端子ＩＮの電位がローレベルとなり、検出回路１３の出力信号がハイレベルに活性化される。これにより、放電回路１２のトランジスターＱＮ１２が、ノードＮ１からノードＮ２に電流を流し始める。
また、トランジスターＱＰ１０に流れる電流が増加することにより、抵抗素子Ｒ２に流れる電流が増加する。その結果、ノードＮ４とノードＮ２との間の電圧が上昇するので、トランジスターＱＮ１０に流れる電流が増加する（正帰還）。同時に、放電回路１２のトランジスターＱＮ１２に流れる電流も増加する。
放電回路１２のトランジスターＱＮ１２に電流が流れ続けると、半導体集積回路装置に蓄積された電荷が放電されて、ノードＮ１とノードＮ２との間の電圧が低下する。これにより、抵抗素子Ｒ１及びＲ２に流れる電流が減少するので、トランジスターＱＰ１０及びＱＮ１０のオン抵抗が増加する。
ノードＮ１とノードＮ３との間の電圧がトランジスターＱＰ１０の閾値電圧よりも小さくなると、トランジスターＱＰ１０がオフする。また、ノードＮ４とノードＮ２との間の電圧がトランジスターＱＮ１０の閾値電圧よりも小さくなると、トランジスターＱＮ１０がオフする。これにより、検出回路１３の出力信号がローレベルに非活性化されて、放電回路１２のトランジスターＱＮ１２がオン状態からオフ状態に遷移する。
このように、トランジスターＱＰ１０及びＱＮ１０がオフ状態からオン状態に遷移する際には、ノードＮ１とノードＮ２との間の電圧が動作開始電圧以上であるか否かによって遷移条件が決定される。ここで、動作開始電圧は、クランプ素子１１のクランプ電圧とトランジスターＱＰ１０の閾値電圧との和になる。一方、トランジスターＱＰ１０及びＱＮ１０が一旦オン状態になると、ノードＮ１とノードＮ２との間の電圧が動作開始電圧より小さくなっても、トランジスターＱＰ１０及びＱＮ１０がオン状態を保ち続ける。
従って、通常使用時に電源投入によって電源電圧が急峻に立ち上がっても、ノードＮ１とノードＮ２との間の電圧が動作開始電圧よりも小さければ、静電気保護回路１０ｂが保護動作を開始するおそれがない。また、静電気の放電により静電気保護回路１０ｂが保護動作を一旦開始すると、ノードＮ１とノードＮ２との間の電圧が十分小さくなるまで、静電気保護回路１０ｂが保護動作を継続する。このように、本実施形態によれば、簡単な回路構成で、通常動作時において誤動作することなく、静電気の放電に対して十分な保護特性が得られる静電気保護回路１０ｂを提供することができる。
＜第４の実施形態＞
図６は、本発明の第４の実施形態に係る静電気保護回路の構成例を示す回路図である。第４の実施形態に係る静電気保護回路１０ｃは、図５に示す第３の実施形態に係る静電気保護回路１０ｂに対して抵抗素子Ｒ３が追加されている。その他の点に関し、図６に示す静電気保護回路１０ｃは、図５に示す静電気保護回路１０ｂと同様である。
抵抗素子Ｒ３は、ノードＮ４とノードＮ５との間に接続されている。また、抵抗素子Ｒ２は、ノードＮ５とノードＮ２との間に接続されている。ここで、抵抗素子Ｒ３及びＲ２は、ノードＮ４とノードＮ２との間の電圧を分圧する分圧回路を構成している。
トランジスターＱＮ１０は、分圧回路によって分圧された電圧の上昇に従ってオンし、抵抗素子Ｒ１に流れる電流を増加させる。即ち、トランジスターＱＮ１０は、ノードＮ３に接続されたドレインと、ノードＮ２に接続されたソースと、ノードＮ５に接続されたゲートとを有しており、ノードＮ５とノードＮ２との間の電圧が閾値電圧以上になるとオンする。
ここで、図６に示す静電気保護回路１０ｃの動作について説明する。
通常動作時において、ノードＮ１とノードＮ２との間に印加される正の電圧（ノードＮ１の電位＞ノードＮ２の電位）がクランプ電圧よりも小さい場合には、抵抗素子Ｒ１及びクランプ素子１１に殆ど電流が流れないので、ノードＮ１とノードＮ３との間の電圧がトランジスターＱＰ１０の閾値電圧よりも小さいままとなり、トランジスターＱＰ１０がオフ状態を維持する。
一方、静電気の放電によって、ノードＮ１とノードＮ２との間にクランプ電圧以上の電圧が印加されると、ノードＮ１から抵抗素子Ｒ１及びクランプ素子１１を介してノードＮ２に電流が流れる。ノードＮ１とノードＮ２との間の電圧がさらに上昇して、ノードＮ１とノードＮ３との間の電圧がトランジスターＱＰ１０の閾値電圧以上になると、トランジスターＱＰ１０がオンする。ただし、この時点においては、検出回路１３の入力端子ＩＮの電位はハイレベルとなっている。
トランジスターＱＰ１０がオンすることにより、抵抗素子Ｒ３及びＲ２によって構成される分圧回路に電圧が印加されて、ノードＮ５とノードＮ２との間の電圧が０Ｖから上昇する。ここで、ノードＮ１とノードＮ２との間の電圧が所定の値以上であれば、ノードＮ５とノードＮ２との間の電圧がトランジスターＱＮ１０の閾値電圧以上になって、トランジスターＱＮ１０がオンする。
トランジスターＱＮ１０がオンすることにより、抵抗素子Ｒ１に流れる電流が増加して、ノードＮ１とノードＮ３との間の電圧が上昇するので、トランジスターＱＰ１０に流れる電流が増加する（正帰還）。同時に、検出回路１３の入力端子ＩＮの電位がローレベルとなり、検出回路１３の出力信号がハイレベルに活性化される。これにより、放電回路１２のトランジスターＱＮ１２が、ノードＮ１からノードＮ２に電流を流し始める。
また、トランジスターＱＰ１０に流れる電流が増加することにより、抵抗素子Ｒ３及びＲ２に流れる電流が増加する。その結果、ノードＮ５とノードＮ２との間の電圧が上昇するので、トランジスターＱＮ１０に流れる電流が増加する（正帰還）。同時に、放電回路１２のトランジスターＱＮ１２に流れる電流も増加する。
放電回路１２のトランジスターＱＮ１２に流れる電流が増加すると、ノードＮ１とノードＮ２との間の電圧が所定の値よりも低下する。これにより、ノードＮ５とノードＮ２との間の電圧がトランジスターＱＮ１０の閾値電圧よりも低下するので、トランジスターＱＮ１０がオン状態からオフ状態に遷移する。その結果、抵抗素子Ｒ１に流れる電流が減少するので、検出回路１３の出力信号がローレベルに非活性化され、放電回路１２のトランジスターＱＮ１２がオン状態からオフ状態に遷移して、ノードＮ１とノードＮ２との間の電圧が略一定に保持される。
このように、トランジスターＱＰ１０及びＱＮ１０がオフ状態からオン状態に遷移する際には、ノードＮ１とノードＮ２との間の電圧が動作開始電圧以上であるか否かによって遷移条件が決定される。ここで、動作開始電圧は、クランプ素子１１のクランプ電圧とトランジスターＱＰ１０の閾値電圧との和になる。一方、トランジスターＱＰ１０及びＱＮ１０が一旦オン状態になると、ノードＮ１とノードＮ２との間の電圧が動作開始電圧より小さくなっても、トランジスターＱＰ１０及びＱＮ１０がオン状態を保ち続ける。
従って、通常使用時に電源投入によって電源電圧が急峻に立ち上がっても、ノードＮ１とノードＮ２との間の電圧が動作開始電圧よりも小さければ、静電気保護回路１０ｃが保護動作を開始するおそれがない。また、静電気の放電により静電気保護回路１０ｃが保護動作を一旦開始すると、ノードＮ１とノードＮ２との間の電圧が所定の値に減少するまで、静電気保護回路１０ｃが保護動作を継続する。このように、本実施形態によれば、静電気の放電により静電気保護回路１０ｃが保護動作を行っている間において、ノードＮ１とノードＮ２との間の電圧を所定の値に保持することができる。
以上の動作メカニズムにより、静電気保護回路１０ｃの両端間の電圧が所定の値に保持されながら、放電経路に電流が流れる。以下においては、静電気保護回路１０ｃの両端間に保持される電圧を「保持電圧」ともいう。本実施形態においては、保持電圧が略一定値となる。
保持電圧ＶＨは、トランジスターＱＮ１０がオン状態からオフ状態に遷移するときのノードＮ１とノードＮ２との間の電圧であり、次式（３）によって近似できる。
ＶＨ≒ＶｔｈＱＮ１０×（Ｒ２＋Ｒ３）／Ｒ２ ・・・（３）
ここで、ＶｔｈＱＮ１０はトランジスターＱＮ１０の閾値電圧であり、Ｒ２は抵抗素子Ｒ２の抵抗値であり、Ｒ３は抵抗素子Ｒ３の抵抗値である。ただし、抵抗値Ｒ２及びＲ３は、トランジスターＱＰ１０のオン抵抗よりも十分大きい値であるものとする。式（３）に従って抵抗素子Ｒ２及びＲ３の抵抗値を選択することにより、所望の保持電圧ＶＨを設定することができる。
第１又は第２のインピーダンス素子として抵抗素子を用いる場合には、抵抗素子の抵抗値が一定であるので、トランジスターＱＰ１０又はＱＮ１０のオン条件の設定が容易になる。インピーダンス素子として抵抗素子以外のデバイスを用いることも可能であるが、それについては後で詳しく説明する。
図７は、ヒューマンボディモデルにおける静電気放電の電流波形を示す図である。図７において、横軸は、時間［秒］を表しており、縦軸は、電流［Ａ］を表している。例えば、２０００Ｖの静電気が人体から半導体集積回路装置に印加された場合には、ピーク電流が約１．３Ａとなり、約１μ秒の期間においてサージ電流が流れ続ける。
図８及び図９は、図７に示すヒューマンボディモデルを適用した場合の図６に示す静電気保護回路における電流波形及び電圧波形のシミュレーション結果を示す図である。一方、図１０及び図１１は、図７に示すヒューマンボディモデルを適用した場合の比較例の静電気保護回路における電流波形及び電圧波形のシミュレーション結果を示す図である。図８〜図１１において、横軸は、時間［秒］を表しており、縦軸は、電流［Ａ］又は電圧［Ｖ］を表している。
比較例の静電気保護回路は、図６に示す静電気保護回路１０ｃにおいて、クランプ素子１１の替りにキャパシターを用いたものである。また、図６に示す静電気保護回路１０ｃ及び比較例の静電気保護回路において、保持電圧は約１０Ｖに設定されている。図８に示すように、静電気保護回路１０ｃは、電流が流れている期間において、約１０Ｖの電圧を保持し続けている。図１０に示す比較例の静電気保護回路の保持電圧も、ほぼ同様に見える。
図９及び図１１は、図８及び図１０の時間軸における０〜１０ｎ秒の期間を拡大して示している。図１１に示すように、比較例の静電気保護回路においては、短い期間ではあるが、保持電圧が約１０Ｖよりも降下している。これは、急峻なＥＳＤイベントに対し、静電気保護回路が確実にサージ電流を逃がしていることを示す一方、通常動作時において外部からノイズ等を受けた場合には、静電気保護回路が過剰に動作して電源電圧が落ちるおそれがあることを意味している。
通常動作時において電源電圧が落ちると、半導体集積回路装置が誤動作するおそれがある。そこで、比較例の静電気保護回路において、通常動作時における誤動作を回避するために、キャパシターの容量値を小さくすることも考えられる。しかしながら、キャパシターの容量値を小さくし過ぎると保護機能が低下する可能性があり、低周波のノイズに対して静電気保護回路が保護動作を行わない可能性が生じる。
一方、図９に示すように、図６に示す静電気保護回路１０ｃにおいては、保持電圧が降下することなく放電動作が行われている。これは、通常動作時において外部からノイズ等を受けた場合においても、静電気保護回路１０ｃが過剰に動作して電源電圧が落ちるおそれがないことを意味している。また、クランプ素子１１は、印加される電圧がクランプ電圧に達すると動作を開始するので、低周波のノイズに対しても確実に保護動作を行うことができる。
＜第５の実施形態＞
図１２は、本発明の第５の実施形態に係る静電気保護回路の構成例を示す回路図である。第５の実施形態に係る静電気保護回路１０ｄは、図６に示す第４の実施形態に係る静電気保護回路１０ｃに対してキャパシターＣ１が追加されている。その他の点に関し、図１２に示す静電気保護回路１０ｄは、図６に示す静電気保護回路１０ｃと同様である。
キャパシターＣ１は、複数の配線層にそれぞれ形成された複数の電極を用いて構成されても良いし、少なくとも１つのＭＯＳトランジスターを用いて構成されても良い。例えば、ＮチャネルＭＯＳトランジスターのドレイン、ソース、及び、バックゲートを第１の電極とし、ゲートを第２の電極とすることにより、キャパシターＣ１を構成することができる。
図１２に示すように、キャパシターＣ１は、ノードＮ３とノードＮ２との間に、クランプ素子１１と並列に接続される。これにより、ノードＮ１とノードＮ２との間に正の電圧（ノードＮ１の電位＞ノードＮ２の電位）が印加されると、抵抗素子Ｒ１とキャパシターＣ１との時定数に従って、ノードＮ１から抵抗素子Ｒ１及びキャパシターＣ１を介してノードＮ２に電流が流れ、キャパシターＣ１の充電が行われる。
これにより、ノードＮ１とノードＮ２との間に印加される電圧がクランプ素子１１のクランプ電圧より小さくても、ノードＮ３の電位は、抵抗素子Ｒ１とキャパシターＣ１との時定数に従って、ノードＮ２の電位に対して上昇する。ノードＮ１とノードＮ２との間に印加される電圧が急峻に上昇する場合には、ノードＮ１とノードＮ３との間の電圧がトランジスターＱＰ１０の閾値電圧以上となり、トランジスターＱＰ１０がオンする。
本実施形態によれば、急峻なＥＳＤイベントに対して静電気保護回路１０ｄが迅速に保護動作を開始するので、確実にサージ電流を逃がすことができる。また、低い周波数のノイズ等で電源電圧が上昇しても、静電気保護回路１０ｄが確実に保護動作を開始して、電源電圧の上昇を抑えることができる。一方、キャパシターＣ１は、ノイズフィルターとしても機能するので、通常動作時において外部からノイズ等を受けた場合でも、静電気保護回路１０ｄが過剰に動作して電源電圧が落ちることがない。
図１３は、図１に示す半導体集積回路装置に図１２に示す静電気保護回路を適用した場合のＩ−Ｖ特性を示す図であり、図１４は、図１に示す半導体集積回路装置に従来の静電気保護回路を適用した場合のＩ−Ｖ特性を示す図である。図１３及び図１４において、横軸は、放電経路における静電気保護回路等の両端間の電圧を表しており、縦軸は、放電経路に流れる電流を表している。
図１３に示すように、本発明の第５の実施形態に係る静電気保護回路１０ｄは、両端間の電圧が絶対最大定格電圧ＶＡＢＳ以下の領域においては動作しないので、放電経路に電流が流れない。一方、両端間の電圧が所定の電圧ＶＰを超えると、静電気保護回路１０ｄが動作を開始して、放電経路に電流が流れ始める。放電経路に流れる電流が所定の電流ＩＰを超えると、静電気保護回路１０ｄが両端間の電圧を略一定値に保つ。配線抵抗やダイオードに発生する電圧を考慮しても、放電経路に流れる電流がターゲット電流に達したときに、半導体集積回路装置の端子間の電圧と内部回路２０の素子が破壊に至る電圧ＶＤＭＧとの間には、電圧マージンが存在する。
一方、特許文献１の図１に示されている従来の静電気保護回路の場合には、図１４に示すように、静電気保護回路の両端間の電圧が絶対最大定格電圧ＶＡＢＳよりも低い領域において静電気保護回路が保護動作を開始して、放電経路に電流が流れ始めている。これでは、通常動作時においても、電源投入による電源電圧の急峻な立ち上がりによって静電気保護回路が保護動作を開始して電流が流れ、半導体集積回路装置が誤動作する可能性がある。従って、従来の静電気保護回路を用いる場合には、電源投入時における電源電圧の立ち上がり特性に制限を設ける必要がある。
＜第６の実施形態＞
図１５は、本発明の第６の実施形態に係る静電気保護回路の構成例を示す回路図である。第６の実施形態に係る静電気保護回路１０ｅは、図６に示す第４の実施形態に係る静電気保護回路１０ｃに対して、抵抗素子Ｒ３と並列に接続された第３のトランジスターとしてＮチャネルＭＯＳトランジスターＱＮ１４が追加されており、抵抗素子Ｒ４及び／又はキャパシターＣ１をさらに含んでも良い。その他の点に関し、図１５に示す静電気保護回路１０ｅは、図６に示す静電気保護回路１０ｃと同様である。
トランジスターＱＮ１４は、抵抗素子Ｒ３の一端に接続されたドレインと、抵抗素子Ｒ３の他端に接続されたソースと、検出回路１３の出力端子ＯＵＴに接続されたゲートとを有し、検出回路１３の出力信号がハイレベルに活性化されたときにオンする。また、抵抗素子Ｒ４は、ノードＮ４とノードＮ５との間に、抵抗素子Ｒ３と直列に接続されている。
トランジスターＱＮ１４は、抵抗素子Ｒ２〜Ｒ４と共に、分圧回路を構成している。静電気の放電により、検出回路１３の出力信号がハイレベルに活性化されて、静電気保護回路１０ｅが保護動作を一旦開始すると、トランジスターＱＮ１４がオンして、分圧回路における分圧比が上昇する。その結果、ノードＮ１とノードＮ２との間の電圧が低下し、半導体集積回路装置の内部回路が破壊に至る電圧に対するマージンが増えて静電気耐量が向上する。
保持電圧ＶＨは、トランジスターＱＮ１０がオン状態からオフ状態に遷移するときのノードＮ１とノードＮ２との間の電圧であり、次式（４）によって近似できる。
ＶＨ≒ＶｔｈＱＮ１０×（Ｒ２＋αＲ３＋Ｒ４）／Ｒ２ ・・・（４）
ここで、ＶｔｈＱＮ１０はトランジスターＱＮ１０の閾値電圧であり、αは０〜１の範囲内の係数であり、Ｒ２は抵抗素子Ｒ２の抵抗値であり、Ｒ３は抵抗素子Ｒ３の抵抗値であり、Ｒ４は抵抗素子Ｒ４の抵抗値である。ただし、抵抗値Ｒ２及びＲ３は、トランジスターＱＰ１０のオン抵抗よりも十分大きい値であるものとする。また、抵抗素子Ｒ４を設けない場合には、Ｒ４＝０となる。
ここで、放電回路１２のトランジスターＱＮ１２に流れる電流が大きくなるほど、トランジスターＱＮ１４のオン抵抗が小さくなるので、係数αの値も小さくなる。従って、式（４）において、放電回路１２のトランジスターＱＮ１２に流れる電流が大きくなるほど、保持電圧ＶＨが小さくなる。
即ち、放電回路１２のトランジスターＱＮ１２に流れる電流が小さいときには、α＝１として、保持電圧ＶＨは、次式（５）によって近似される。
ＶＨ≒ＶｔｈＱＮ１０×（Ｒ２＋Ｒ３＋Ｒ４）／Ｒ２ ・・・（５）
一方、放電回路１２のトランジスターＱＮ１２に流れる電流が大きいときには、α＝０として、保持電圧ＶＨは、次式（６）によって近似される。
ＶＨ≒ＶｔｈＱＮ１０×（Ｒ２＋Ｒ４）／Ｒ２ ・・・（６）
式（５）及び式（６）に従って、抵抗素子Ｒ２〜Ｒ４の抵抗値を設定することにより、所望の電圧範囲で保持電圧ＶＨを変化させることができる。
図１６は、図１に示す半導体集積回路装置に図１５に示す静電気保護回路を適用した場合のＩ−Ｖ特性を示す図である。図１６において、横軸は、放電経路における静電気保護回路等の両端間の電圧を表しており、縦軸は、放電経路に流れる電流を表している。
図１６に示すように、本発明の第６の実施形態に係る静電気保護回路１０ｅは、両端間の電圧が絶対最大定格電圧ＶＡＢＳ以下の領域においては保護動作を開始しないので、放電経路に電流が流れない。一方、端子間の電圧が所定の電圧ＶＰ１を超えると、静電気保護回路１０ｅが保護動作を開始して、放電経路に電流が流れ始める。
放電経路に流れる電流が第１の所定の電流ＩＰ１〜第２の所定の電流ＩＰ２である第１の動作領域においては、放電経路に流れる電流が大きくなるほど、静電気保護回路１０ｅの両端間の電圧が低下する。放電経路に流れる電流が第２の所定の電流ＩＰ２を超える第２の動作領域においては、静電気保護回路１０ｅが両端間の電圧を略一定に保つ。
これにより、配線抵抗やダイオードに発生する電圧を考慮しても、放電経路に流れる電流がターゲット電流に達したときに、半導体集積回路装置の端子間の電圧と内部回路２０の素子が破壊に至る電圧ＶＤＭＧとの間には、第４の実施形態におけるよりも大きい電圧マージンが存在する。
＜第７の実施形態＞
図１７は、本発明の第７の実施形態に係る静電気保護回路の構成例を示す回路図である。第７の実施形態に係る静電気保護回路１０ｆは、図６に示す第４の実施形態に係る静電気保護回路１０ｃにおいて、ノードＮ４とノードＮ５との間に複数の抵抗素子が直列に接続され、それらの抵抗素子の内の少なくとも１つと並列に接続された少なくとも１つのＮチャネルトランジスターが追加されており、キャパシターＣ１をさらに含んでも良い。その他の点に関し、図１７に示す静電気保護回路１０ｆは、図６に示す静電気保護回路１０ｃと同様である。
図１７においては、一例として、ノードＮ４とノードＮ５との間に直列に接続された抵抗素子Ｒ３〜Ｒ５と、抵抗素子Ｒ３及びＲ４にそれぞれ並列に接続されたＮチャネルＭＯＳトランジスターＱＮ１４及びＱＮ１５とが示されている。このように、分圧回路を構成する複数の抵抗素子にそれぞれ並列に接続された複数のトランジスターを設けても良い。
トランジスターＱＮ１４は、抵抗素子Ｒ３の一端に接続されたドレインと、抵抗素子Ｒ３の他端に接続されたソースと、検出回路１３の出力端子ＯＵＴに接続されたゲートとを有し、検出回路１３の出力信号がハイレベルに活性化されたときにオンする。また、トランジスターＱＮ１５は、抵抗素子Ｒ４の一端に接続されたドレインと、抵抗素子Ｒ４の他端に接続されたソースと、検出回路１３の出力端子ＯＵＴに接続されたゲートとを有し、検出回路１３の出力信号がハイレベルに活性化されたときにオンする。
トランジスターＱＮ１４及びＱＮ１５は、抵抗素子Ｒ２〜Ｒ５と共に、分圧回路を構成している。静電気の放電により、検出回路１３の出力信号がハイレベルに活性化されて、静電気保護回路１０ｆが保護動作を一旦開始すると、トランジスターＱＮ１４及びＱＮ１５がオンして、分圧回路における分圧比が上昇する。その結果、ノードＮ１とノードＮ２との間の電圧が低下し、半導体集積回路装置の内部回路が破壊に至る電圧に対するマージンが増えて静電気耐量が向上する。従って、第７の実施形態に係る静電気保護回路１０ｆも、第６の実施形態に係る静電気保護回路１０ｅのＩ−Ｖ特性と同様のＩ−Ｖ特性を有するが、第６の実施形態におけるよりもＩ−Ｖ特性をきめ細やかに自由に設定することができる。
＜第８の実施形態＞
図１８は、本発明の第８の実施形態に係る静電気保護回路の構成例を示す回路図である。本発明の第１〜第７の実施形態において、第１のインピーダンス素子として、抵抗素子Ｒ１（図３等）の替りにＰチャネルＭＯＳトランジスターを用いても良い。また、第２のインピーダンス素子として、抵抗素子Ｒ２（図３等）の替りにＮチャネルＭＯＳトランジスターを用いても良い。
図１８においては、一例として、図３に示す第１の実施形態に係る静電気保護回路１０において、第１のインピーダンス素子としてＰチャネルＭＯＳトランジスターＱＰ３０を用いると共に、第２のインピーダンス素子としてＮチャネルＭＯＳトランジスターＱＮ３０を用いた静電気保護回路１０ｇが示されている。その他の点に関し、図１８に示す静電気保護回路１０ｇは、図３に示す静電気保護回路１０と同様である。
トランジスターＱＰ３０は、ノードＮ１に接続されたソースと、ノードＮ３に接続されたドレインと、ノードＮ２に接続されたゲートとを有している。ノードＮ１とノードＮ２との間にトランジスターＱＰ３０の閾値電圧よりも大きい正の電圧が印加されると、トランジスターＱＰ３０がオンする。
トランジスターＱＰ３０のオン抵抗は、ノードＮ１とノードＮ２との間の電圧に依存する。放電回路１２がノードＮ１からノードＮ２に電流を流すと、ノードＮ１とノードＮ２との間の電圧が減少するが、トランジスターＱＰ３０のオン抵抗が増加するので、ノードＮ１とノードＮ３との間の電圧の減少が抑えられる。従って、保護動作の途中でトランジスターＱＰ１０がオフすることを防止できる。
また、製造工程におけるＰチャネルＭＯＳトランジスターのばらつきに対して、トランジスターＱＰ１０の特性変動とトランジスターＱＰ３０の特性変動とが相殺するので、全体として特性変動が小さい静電気保護回路を提供することができる。さらに、抵抗素子をＰチャネルＭＯＳトランジスターに置き換えることにより、半導体集積回路装置のコストを低減することができる。
トランジスターＱＮ３０は、ノードＮ４に接続されたドレインと、ノードＮ２に接続されたソースと、ノードＮ１に接続されたゲートとを有している。ノードＮ１とノードＮ２との間にトランジスターＱＮ３０の閾値電圧よりも大きい正の電圧が印加されると、トランジスターＱＮ３０がオンする。
トランジスターＱＮ３０のオン抵抗は、ノードＮ１とノードＮ２との間の電圧に依存する。放電回路１２がノードＮ１からノードＮ２に電流を流すと、ノードＮ１とノードＮ２との間の電圧が減少するが、トランジスターＱＮ３０のオン抵抗が増加するので、ノードＮ４とノードＮ２との間の電圧の減少が抑えられる。従って、保護動作の途中でトランジスターＱＮ１０がオフすることを防止できる。
また、製造工程におけるＮチャネルＭＯＳトランジスターのばらつきに対して、トランジスターＱＮ１０の特性変動とトランジスターＱＮ３０の特性変動とが相殺するので、全体として特性変動が小さい静電気保護回路を提供することができる。さらに、抵抗素子をＮチャネルＭＯＳトランジスターに置き換えることにより、半導体集積回路装置のコストを低減することができる。
＜第９の実施形態＞
図１９は、本発明の第９の実施形態に係る静電気保護回路の構成例を示す回路図である。本発明の第１〜第７の実施形態において、第１のトランジスターとしてＮチャネルＭＯＳトランジスターを用い、第２のトランジスターとしてＰチャネルＭＯＳトランジスターを用いて、それに応じて各素子の接続を変更しても良い。
図１９においては、一例として、図１５に示す第６の実施形態に係る静電気保護回路１０ｅにおいて、第１のトランジスターとしてＮチャネルＭＯＳトランジスターＱＮ１０を用い、第２のトランジスターとしてＰチャネルＭＯＳトランジスターＱＰ１０を用い、第３のトランジスターとしてＰチャネルＭＯＳトランジスターＱＰ１４を用いた静電気保護回路１０ｈが示されている。
静電気保護回路１０ｈは、クランプ素子１１と、抵抗素子Ｒ１〜Ｒ３と、ＮチャネルＭＯＳトランジスターＱＮ１０と、ＰチャネルＭＯＳトランジスターＱＰ１０及びＱＰ１４と、検出回路１３と、放電回路１２ｈとを含んでいる。また、静電気保護回路１０ｈは、抵抗素子Ｒ４、及び／又は、クランプ素子１１と並列に接続されたキャパシターをさらに含んでも良い。
ノードＮ３において互いに接続されたクランプ素子１１及び抵抗素子Ｒ１を含む直列回路が、ノードＮ１とノードＮ２との間に接続されている。本実施形態においては、クランプ素子１１が、ノードＮ１とノードＮ３との間に接続されており、抵抗素子Ｒ１が、ノードＮ３とノードＮ２との間に接続されている。
トランジスターＱＮ１０は、ノードＮ４とノードＮ２との間に接続され、抵抗素子Ｒ１に発生する電圧の上昇に従ってオンする。即ち、トランジスターＱＮ１０は、ノードＮ４に接続されたドレインと、ノードＮ２に接続されたソースと、ノードＮ３に接続されたゲートとを有しており、ノードＮ３とノードＮ２との間の電圧が閾値電圧を超えるとオンする。
抵抗素子Ｒ３及びＲ４は、ノードＮ４とノードＮ５との間に直列に接続されており、抵抗素子Ｒ２は、ノードＮ５とノードＮ１との間に接続されている。また、トランジスターＱＰ１４は、抵抗素子Ｒ３と並列に接続されている。即ち、トランジスターＱＰ１４は、抵抗素子Ｒ３の一端に接続されたソースと、抵抗素子Ｒ３の他端に接続されたドレインと、検出回路１３の出力端子ＯＵＴに接続されたゲートとを有している。抵抗素子Ｒ２〜Ｒ４及びトランジスターＱＰ１４は、ノードＮ１とノードＮ４との間の電圧を分圧する分圧回路を構成している。
トランジスターＱＰ１０は、分圧回路によって分圧された電圧の上昇に従ってオンし、抵抗素子Ｒ１に流れる電流を増加させる。即ち、トランジスターＱＰ１０は、ノードＮ１に接続されたソースと、ノードＮ３に接続されたドレインと、ノードＮ５に接続されたゲートとを有しており、ノードＮ１とノードＮ５との間の電圧が閾値電圧を超えるとオンする。
検出回路１３は、トランジスターＱＰ１０がオン状態であることを検出したときに出力信号を活性化する。例えば、検出回路１３は、ＰチャネルＭＯＳトランジスターＱＰ１３とＮチャネルＭＯＳトランジスターＱＮ１３とによって構成されるインバーターを含んでいる。その場合に、検出回路１３は、抵抗素子Ｒ１に発生する電圧がノードＮ１とノードＮ２との間の電圧に対して所定の割合（例えば、５０％）よりも大きくなったときに出力信号をローレベルに活性化する。
放電回路１２ｈは、例えば、ＰチャネルＭＯＳトランジスターＱＰ１２を含んでいる。トランジスターＱＰ１２は、ノードＮ１に接続されたソースと、ノードＮ２に接続されたドレインと、検出回路１３の出力信号が供給されるゲートとを有している。放電回路１２ｈは、検出回路１３の出力信号がローレベルに活性化されたときに、ノードＮ１からノードＮ２に電流を流す。
ここで、図１９に示す静電気保護回路１０ｈの動作について説明する。
通常動作時において、ノードＮ１とノードＮ２との間に印加される正の電圧（ノードＮ１の電位＞ノードＮ２の電位）がクランプ電圧よりも小さい場合には、クランプ素子１１及び抵抗素子Ｒ１に殆ど電流が流れないので、ノードＮ３とノードＮ２との間の電圧がトランジスターＱＮ１０の閾値電圧よりも小さいままとなり、トランジスターＱＮ１０がオフ状態を維持する。
一方、静電気の放電によって、ノードＮ１とノードＮ２との間にクランプ電圧以上の電圧が印加されると、ノードＮ１からクランプ素子１１及び抵抗素子Ｒ１を介してノードＮ２に電流が流れる。ノードＮ１とノードＮ２との間の電圧がさらに上昇して、ノードＮ３とノードＮ２との間の電圧がトランジスターＱＮ１０の閾値電圧以上になると、トランジスターＱＮ１０がオンする。ただし、この時点においては、検出回路１３の入力端子ＩＮの電位はローレベルとなっている。
トランジスターＱＮ１０がオンすることにより、抵抗素子Ｒ２〜Ｒ４等によって構成される分圧回路に電圧が印加されて、ノードＮ１とノードＮ５との間の電圧が０Ｖから上昇する。ここで、ノードＮ１とノードＮ２との間の電圧が所定の値以上であれば、ノードＮ１とノードＮ５との間の電圧がトランジスターＱＰ１０の閾値電圧以上になって、トランジスターＱＰ１０がオンする。
トランジスターＱＰ１０がオンすることにより、抵抗素子Ｒ１に流れる電流が増加して、ノードＮ３とノードＮ２との間の電圧が上昇するので、トランジスターＱＮ１０に流れる電流が増加する（正帰還）。同時に、検出回路１３の入力端子ＩＮの電位がハイレベルとなり、検出回路１３の出力信号がローレベルに活性化される。これにより、放電回路１２ｈのトランジスターＱＰ１２が、ノードＮ１からノードＮ２に電流を流し始める。
検出回路１３の出力信号がローレベルに活性化されて、静電気保護回路１０ｈが保護動作を一旦開始すると、トランジスターＱＰ１４がオンして、分圧回路における分圧比が上昇する。その結果、ノードＮ１とノードＮ２との間の電圧が低下し、半導体集積回路装置の内部回路が破壊に至る電圧に対するマージンが増えて静電気耐量が向上する。
放電回路１２ｈのトランジスターＱＰ１２に流れる電流によって、ノードＮ１とノードＮ２との間の電圧がさらに低下すると、ノードＮ１とノードＮ５との間の電圧がトランジスターＱＰ１０の閾値電圧よりも低下するので、トランジスターＱＰ１０がオン状態からオフ状態に遷移する。その結果、抵抗素子Ｒ１に流れる電流が減少するので、検出回路１３の出力信号がハイレベルに非活性化され、放電回路１２ｈのトランジスターＱＰ１２がオン状態からオフ状態に遷移して、ノードＮ１とノードＮ２との間の電圧が略一定に保持される。
本実施形態において、第１のインピーダンス素子として、抵抗素子Ｒ１の替りにＮチャネルＭＯＳトランジスターを用いても良い。その場合に、ＮチャネルＭＯＳトランジスターは、ノードＮ３に接続されたドレインと、ノードＮ２に接続されたソースと、ノードＮ１に接続されたゲートを有する。
このＮチャネルＭＯＳトランジスターのオン抵抗は、ノードＮ１とノードＮ２との間の電圧に依存する。放電回路１２ｈがノードＮ１からノードＮ２に電流を流すと、ノードＮ１とノードＮ２との間の電圧が減少するが、ＮチャネルＭＯＳトランジスターのオン抵抗が増加するので、ノードＮ３とノードＮ２との間の電圧の減少が抑えられる。従って、保護動作の途中でトランジスターＱＮ１０がオフすることを防止できる。
また、第２のインピーダンス素子として、抵抗素子Ｒ２の替りにＰチャネルＭＯＳトランジスターを用いても良い。その場合に、ＰチャネルＭＯＳトランジスターは、ノードＮ１に接続されたソースと、ノードＮ５に接続されたドレインと、ノードＮ２に接続されたゲートとを有する。
このＰチャネルＭＯＳトランジスターのオン抵抗は、ノードＮ１とノードＮ２との間の電圧に依存する。放電回路１２ｈがノードＮ１からノードＮ２に電流を流すと、ノードＮ１とノードＮ２との間の電圧が減少するが、ＰチャネルＭＯＳトランジスターのオン抵抗が増加するので、ノードＮ１とノードＮ５との間の電圧の減少が抑えられる。従って、保護動作の途中でトランジスターＱＰ１０がオフすることを防止できる。
＜第１０の実施形態＞
図２０は、本発明の第１０の実施形態に係る静電気保護回路の構成例を示す回路図である。第１０の実施形態に係る静電気保護回路１０ｉにおいては、図１９に示す第９の実施形態における検出回路１３の替りに検出回路１３ｉが用いられ、放電回路１２ｈの替りに放電回路１２が用いられる。その他の点に関し、図２０に示す静電気保護回路１０ｉは、図１９に示す静電気保護回路１０ｈと同様である。
検出回路１３ｉは、トランジスターＱＰ１０がオン状態であることを検出したときに出力信号を活性化する。例えば、検出回路１３ｉは、直列に接続された第１のインバーター及び第２のインバーターを含んでいる。第１のインバーターは、ＰチャネルＭＯＳトランジスターＱＰ４１とＮチャネルＭＯＳトランジスターＱＮ４１とによって構成される、また、第２のインバーターは、ＰチャネルＭＯＳトランジスターＱＰ４２とＮチャネルＭＯＳトランジスターＱＮ４２とによって構成される。
第１のインバーターは、入力端子ＩＮに供給されるノードＮ３の電位がハイレベルであるかローレベルであるかを検出し、そのレベルを反転して、反転されたレベルを有する第１の出力信号を出力端子ＯＵＴ１から出力する。また、第２のインバーターは、第１の出力信号がハイレベルであるかローレベルであるかを検出し、そのレベルを反転して、反転されたレベルを有する第２の出力信号を出力端子ＯＵＴ２から出力する。
これにより、検出回路１３ｉは、抵抗素子Ｒ１に発生する電圧がノードＮ１とノードＮ２との間の電圧に対して所定の割合（例えば、５０％）よりも大きくなったときに、第１の出力信号をローレベルに活性化すると共に、第２の出力信号をハイレベルに活性化する。検出回路１３ｉの第１の出力信号は、分圧回路のトランジスターＱＰ１４のゲートに供給される。また、検出回路１３ｉの第２の出力信号は、放電回路１２のトランジスターＱＮ１２のゲートに供給される。
本実施形態によれば、放電回路１２において、ＮチャネルＭＯＳトランジスター又はＮＰＮバイポーラトランジスターを用いることができる。ＮチャネルＭＯＳトランジスター又はＮＰＮバイポーラトランジスターは、Ｐ型半導体基板にウエルを介さずに形成することが可能であり、特性的にも優れている。
＜インピーダンス素子の例＞
図２１は、本発明の各実施形態において抵抗素子以外に使用可能なインピーダンス素子の例を示す図である。本発明の各実施形態においては、抵抗素子Ｒ３〜Ｒ５のいずれかの替りに、図２１の（ａ）〜（ｈ）に示すインピーダンス素子を用いることができる。なお、図２１において、「Ｎ＋」は、高電位側のノードを表しており、「Ｎ−」は、低電位側のノードを表している。
図２１（ａ）は、高電位側のノードＮ＋に接続されたカソードと、低電位側のノードＮ−に接続されたアノードとを有するダイオードＤ１を示している。このダイオードＤ１を、例えば、図６に示す第４の実施形態に係る静電気保護回路１０ｃにおいて、抵抗素子Ｒ３の替りに用いることができる。
図６において、ノードＮ１とノードＮ２との間に高電圧が印加されて、ノードＮ１とノードＮ３との間の電圧が上昇してトランジスターＱＰ１０の閾値電圧以上になると、トランジスターＱＰ１０がオンする。トランジスターＱＰ１０から印加される電圧によってダイオードＤ１がブレークダウンすると、抵抗素子Ｒ２に電流が流れて、ノードＮ５とノードＮ２との間の電圧が０Ｖから上昇する。
抵抗素子Ｒ３の替りにダイオードＤ１を用いる場合の静電気保護回路１０ｃの保持電圧ＶＨは、次式（７）によって近似される。
ＶＨ≒ＶｔｈＱＮ１０＋ＶＢＤ１ ・・・（７）
ここで、ＶｔｈＱＮ１０はトランジスターＱＮ１０の閾値電圧であり、ＶＢＤ１はダイオードＤ１のブレークダウン電圧である。
式（３）においては、保持電圧ＶＨが、トランジスターＱＮ１０の閾値電圧ＶｔｈＱＮ１０のばらつきに対して（Ｒ２＋Ｒ３）／Ｒ２倍のばらつきを有する。これに対し、ダイオードＤ１のブレークダウン電圧ＶＢＤ１のばらつきはトランジスターＱＮ１０の閾値電圧ＶｔｈＱＮ１０のばらつきと比較して小さいので、式（７）における保持電圧ＶＨのばらつきは、トランジスターＱＮ１０の閾値電圧ＶｔｈＱＮ１０のばらつきに略依存する。従って、トランジスターＱＮ１０の閾値電圧ＶｔｈＱＮ１０のばらつきに対して保持電圧ＶＨの変動が少ない静電気保護回路を提供することができる。
図２１（ｂ）は、高電位側のノードＮ＋に接続されたアノードと、低電位側のノードＮ−に接続されたカソードとを有するダイオードＤ２を示している。このダイオードＤ２を、例えば、図６に示す第４の実施形態に係る静電気保護回路１０ｃにおいて、抵抗素子Ｒ３の替りに用いることができる。
図６において、ノードＮ１とノードＮ２との間に高電圧が印加されて、ノードＮ１とノードＮ３との間の電圧が上昇してトランジスターＱＰ１０の閾値電圧以上になると、トランジスターＱＰ１０がオンする。トランジスターＱＰ１０から印加される電圧によってダイオードＤ２に順方向電流が流れると、抵抗素子Ｒ２にも電流が流れて、ノードＮ５とノードＮ２との間の電圧が０Ｖから上昇する。
抵抗素子Ｒ３の替りにダイオードＤ２を用いる場合の静電気保護回路１０ｃの保持電圧ＶＨは、次式（８）によって近似される。
ＶＨ≒ＶｔｈＱＮ１０＋ＶＦＤ２ ・・・（８）
ここで、ＶｔｈＱＮ１０はトランジスターＱＮ１０の閾値電圧であり、ＶＦＤ２はダイオードＤ２の順方向電圧である。
式（３）においては、保持電圧ＶＨが、トランジスターＱＮ１０の閾値電圧ＶｔｈＱＮ１０のばらつきに対して（Ｒ２＋Ｒ３）／Ｒ２倍のばらつきを有する。これに対し、式（８）における保持電圧ＶＨのばらつきは、トランジスターＱＮ１０の閾値電圧ＶｔｈＱＮ１０のばらつきとダイオードＤ２の順方向電圧ＶＦＤ２のばらつきとの和であり、ダイオードＤ２の順方向電圧ＶＦＤ２の量産ばらつきは小さい。従って、トランジスターＱＮ１０の閾値電圧ＶｔｈＱＮ１０のばらつきに対して保持電圧ＶＨの変動が少ない静電気保護回路を提供することができる。また、ダイオードＤ２の順方向電圧ＶＦＤ２は比較的小さいので、保持電圧ＶＨを低く設定することができる。
図２１（ｃ）は、高電位側のノードＮ＋に接続されたソースと、低電位側のノードＮ−に接続されたドレイン及びゲートとを有するＰチャネルＭＯＳトランジスターＱＰ１を示している。このトランジスターＱＰ１を、例えば、図６に示す第４の実施形態に係る静電気保護回路１０ｃにおいて、抵抗素子Ｒ３の替りに用いることができる。
図６において、ノードＮ１とノードＮ２との間に高電圧が印加されて、ノードＮ１とノードＮ３との間の電圧が上昇してトランジスターＱＰ１０の閾値電圧以上になると、トランジスターＱＰ１０がオンする。トランジスターＱＰ１０から印加される電圧によってトランジスターＱＰ１に電流が流れると、抵抗素子Ｒ２にも電流が流れて、ノードＮ５とノードＮ２との間の電圧が０Ｖから上昇する。ここで、トランジスターＱＰ１のゲートはドレインに接続されているので、トランジスターＱＰ１は飽和領域で動作する。従って、ドレイン電流が十分小さい範囲において、トランジスターＱＰ１のソース・ドレイン間電圧は、閾値電圧ＶｔｈＱＰ１に略等しくなる。
抵抗素子Ｒ３の替りにトランジスターＱＰ１を用いる場合の静電気保護回路１０ｃの保持電圧ＶＨは、次式（９）によって近似される。
ＶＨ≒ＶｔｈＱＮ１０＋ＶｔｈＱＰ１ ・・・（９）
ここで、ＶｔｈＱＮ１０はトランジスターＱＮ１０の閾値電圧であり、ＶｔｈＱＰ１はトランジスターＱＰ１の閾値電圧である。
式（３）においては、保持電圧ＶＨが、トランジスターＱＮ１０の閾値電圧ＶｔｈＱＮ１０のばらつきに対して（Ｒ２＋Ｒ３）／Ｒ２倍のばらつきを有する。これに対し、式（９）における保持電圧ＶＨのばらつきは、トランジスターＱＮ１０の閾値電圧ＶｔｈＱＮ１０のばらつきとトランジスターＱＰ１の閾値電圧ＶｔｈＱＰ１のばらつきとの和となる。従って、トランジスターＱＮ１０の閾値電圧ＶｔｈＱＮ１０のばらつきに対して保持電圧ＶＨの変動が少ない静電気保護回路を提供することができる。また、トランジスターＱＰ１の閾値電圧ＶｔｈＱＰ１は比較的小さいので、保持電圧ＶＨを低く設定することができる。
図２１（ｄ）は、高電位側のノードＮ＋に接続されたソース及びゲートと、低電位側のノードＮ−に接続されたドレインとを有するＰチャネルＭＯＳトランジスターＱＰ２を示している。このトランジスターＱＰ２を、例えば、図６に示す第４の実施形態に係る静電気保護回路１０ｃにおいて、抵抗素子Ｒ３の替りに用いることができる。
図６において、ノードＮ１とノードＮ２との間に高電圧が印加されて、ノードＮ１とノードＮ３との間の電圧が上昇してトランジスターＱＰ１０の閾値電圧以上になると、トランジスターＱＰ１０がオンする。トランジスターＱＰ１０から印加される電圧によってトランジスターＱＰ２がブレークダウンすると、抵抗素子Ｒ２に電流が流れて、ノードＮ５とノードＮ２との間の電圧が０Ｖから上昇する。
抵抗素子Ｒ３の替りにトランジスターＱＰ２を用いる場合の静電気保護回路１０ｃの保持電圧ＶＨは、次式（１０）によって近似される。
ＶＨ≒ＶｔｈＱＮ１０＋ＶＢＱＰ２ ・・・（１０）
ここで、ＶｔｈＱＮ１０はトランジスターＱＮ１０の閾値電圧であり、ＶＢＱＰ２はトランジスターＱＰ２のブレークダウン電圧である。
式（３）においては、保持電圧ＶＨが、トランジスターＱＮ１０の閾値電圧ＶｔｈＱＮ１０のばらつきに対して（Ｒ２＋Ｒ３）／Ｒ２倍のばらつきを有する。これに対し、式（１０）における保持電圧ＶＨのばらつきは、トランジスターＱＮ１０の閾値電圧ＶｔｈＱＮ１０のばらつきとトランジスターＱＰ２のブレークダウン電圧ＶＢＱＰ２のばらつきとの和となる。従って、トランジスターＱＮ１０の閾値電圧ＶｔｈＱＮ１０のばらつきに対して保持電圧ＶＨの変動が少ない静電気保護回路を提供することができる。
図２１（ｅ）は、高電位側のノードＮ＋に接続されたドレイン及びゲートと、低電位側のノードＮ−に接続されたソースとを有するＮチャネルＭＯＳトランジスターＱＮ１を示している。このトランジスターＱＮ１を、例えば、図６に示す第４の実施形態に係る静電気保護回路１０ｃにおいて、抵抗素子Ｒ３の替りに用いることができる。
図６において、ノードＮ１とノードＮ２との間に高電圧が印加されて、ノードＮ１とノードＮ３との間の電圧が上昇してトランジスターＱＰ１０の閾値電圧以上になると、トランジスターＱＰ１０がオンする。トランジスターＱＰ１０から印加される電圧によってトランジスターＱＮ１に電流が流れると、抵抗素子Ｒ２にも電流が流れて、ノードＮ５とノードＮ２との間の電圧が０Ｖから上昇する。ここで、トランジスターＱＮ１のゲートはドレインに接続されているので、トランジスターＱＮ１は飽和領域で動作する。従って、ドレイン電流が十分小さい範囲において、トランジスターＱＮ１のドレイン・ソース間電圧は、閾値電圧ＶｔｈＱＮ１に略等しくなる。
抵抗素子Ｒ３の替りにトランジスターＱＮ１を用いる場合の静電気保護回路１０ｃの保持電圧ＶＨは、次式（１１）によって近似される。
ＶＨ≒ＶｔｈＱＮ１０＋ＶｔｈＱＮ１ ・・・（１１）
ここで、ＶｔｈＱＮ１０はトランジスターＱＮ１０の閾値電圧であり、ＶｔｈＱＮ１はトランジスターＱＮ１の閾値電圧である。
式（３）においては、保持電圧ＶＨが、トランジスターＱＮ１０の閾値電圧ＶｔｈＱＮ１０のばらつきに対して（Ｒ２＋Ｒ３）／Ｒ２倍のばらつきを有する。これに対し、式（１１）における保持電圧ＶＨのばらつきは、トランジスターＱＮ１０の閾値電圧ＶｔｈＱＮ１０のばらつきとトランジスターＱＮ１の閾値電圧ＶｔｈＱＮ１のばらつきとの和となる。従って、トランジスターＱＮ１０の閾値電圧ＶｔｈＱＮ１０のばらつきに対して保持電圧ＶＨの変動が少ない静電気保護回路を提供することができる。また、トランジスターＱＮ１の閾値電圧ＶｔｈＱＮ１は比較的小さいので、保持電圧ＶＨを低く設定することができる。
図２１（ｆ）は、高電位側のノードＮ＋に接続されたドレインと、低電位側のノードＮ−に接続されたソース及びゲートとを有するＮチャネルＭＯＳトランジスターＱＮ２を示している。このトランジスターＱＮ２を、例えば、図６に示す第４の実施形態に係る静電気保護回路１０ｃにおいて、抵抗素子Ｒ３の替りに用いることができる。
図６において、ノードＮ１とノードＮ２との間に高電圧が印加されて、ノードＮ１とノードＮ３との間の電圧が上昇してトランジスターＱＰ１０の閾値電圧以上になると、トランジスターＱＰ１０がオンする。トランジスターＱＰ１０から印加される電圧によってトランジスターＱＮ２がブレークダウンすると、抵抗素子Ｒ２に電流が流れて、ノードＮ５とノードＮ２との間の電圧が０Ｖから上昇する。
抵抗素子Ｒ３の替りにトランジスターＱＮ２を用いる場合の静電気保護回路１０ｃの保持電圧ＶＨは、次式（１２）によって近似される。
ＶＨ≒ＶｔｈＱＮ１０＋ＶＢＱＮ２ ・・・（１２）
ここで、ＶｔｈＱＮ１０はトランジスターＱＮ１０の閾値電圧であり、ＶＢＱＮ２はトランジスターＱＮ２のブレークダウン電圧である。
式（３）においては、保持電圧ＶＨが、トランジスターＱＮ１０の閾値電圧ＶｔｈＱＮ１０のばらつきに対して（Ｒ２＋Ｒ３）／Ｒ２倍のばらつきを有する。これに対し、式（１２）における保持電圧ＶＨのばらつきは、トランジスターＱＮ１０の閾値電圧ＶｔｈＱＮ１０のばらつきとトランジスターＱＮ２のブレークダウン電圧ＶＢＱＮ２のばらつきとの和となる。従って、トランジスターＱＮ１０の閾値電圧ＶｔｈＱＮ１０のばらつきに対して保持電圧ＶＨの変動が少ない静電気保護回路を提供することができる。
図２１（ｇ）は、インピーダンス素子が複数の同じデバイスを含む例を示している。このインピーダンス素子は、３つのダイオードＤ３〜Ｄ５を直列に接続したものであり、ダイオードＤ３のアノードが高電位側のノードＮ＋に接続され、ダイオードＤ５のカソードが低電位側のノードＮ−に接続されている。これらのダイオードＤ３〜Ｄ５を、例えば、図６に示す第４の実施形態に係る静電気保護回路１０ｃにおいて、抵抗素子Ｒ３の替りに用いることができる。
図６において、ノードＮ１とノードＮ２との間に高電圧が印加されて、ノードＮ１とノードＮ３との間の電圧が上昇してトランジスターＱＰ１０の閾値電圧以上になると、トランジスターＱＰ１０がオンする。トランジスターＱＰ１０から印加される電圧によってダイオードＤ３〜Ｄ５に順方向電流が流れると、抵抗素子Ｒ２にも電流が流れて、ノードＮ５とノードＮ２との間の電圧が０Ｖから上昇する。
抵抗素子Ｒ３の替りにダイオードＤ３〜Ｄ５を用いる場合の静電気保護回路１０ｃの保持電圧ＶＨは、次式（１３）によって近似される。
ＶＨ≒ＶｔｈＱＮ１０＋ＶＦＤ３＋ＶＦＤ４＋ＶＦＤ５ ・・・（１３）
ここで、ＶｔｈＱＮ１０はトランジスターＱＮ１０の閾値電圧であり、ＶＦＤ３はダイオードＤ３の順方向電圧であり、ＶＦＤ４はダイオードＤ４の順方向電圧であり、ＶＦＤ５はダイオードＤ５の順方向電圧である。式（１３）に示すように、静電気保護回路１０ｃの保持電圧ＶＨは、直列に接続されるダイオードの数によって自由に設定することができる。また、ダイオードＤ２の順方向電圧ＶＦＤ２の量産ばらつきは小さいので、トランジスターＱＮ１０の閾値電圧ＶｔｈＱＮ１０のばらつきに対して保持電圧ＶＨの変動が少ない静電気保護回路を提供することができる。
図２１（ｈ）は、インピーダンス素子が複数の異なるデバイスを含む例を示している。このインピーダンス素子は、ダイオードＤ６と抵抗素子Ｒ７とを直列に接続したものであり、ダイオードＤ６のカソードが高電位側のノードＮ＋に接続され、抵抗素子Ｒ７の一端が低電位側のノードＮ−に接続されている。このダイオードＤ６及び抵抗素子Ｒ７を、例えば、図６に示す第４の実施形態に係る静電気保護回路１０ｃにおいて、抵抗素子Ｒ３の替りに用いることができる。
図６において、ノードＮ１とノードＮ２との間に高電圧が印加されて、ノードＮ１とノードＮ３との間の電圧が上昇してトランジスターＱＰ１０の閾値電圧以上になると、トランジスターＱＰ１０がオンする。トランジスターＱＰ１０から印加される電圧によってダイオードＤ６がブレークダウンすると、抵抗素子Ｒ７及び抵抗素子Ｒ２に電流が流れて、ノードＮ５とノードＮ２との間の電圧が０Ｖから上昇する。
抵抗素子Ｒ３の替りにダイオードＤ６及び抵抗素子Ｒ７を用いる場合の静電気保護回路１０ｃの保持電圧ＶＨは、次式（１４）によって近似される。
ＶＨ≒ＶｔｈＱＮ１０＋（Ｒ２＋Ｒ７）／Ｒ２＋ＶＢＤ６ ・・・（１４）
ここで、ＶｔｈＱＮ１０はトランジスターＱＮ１０の閾値電圧であり、Ｒ２は抵抗素子Ｒ２の抵抗値であり、Ｒ７は抵抗素子Ｒ７の抵抗値であり、ＶＢＤ６はダイオードＤ６のブレークダウン電圧である。式（１４）に示すように、抵抗素子Ｒ２及びＲ７の抵抗値を選択することにより、所望の保持電圧ＶＨを設定することができる。また、ダイオードＤ６のブレークダウン電圧ＶＢＤ６のばらつきはトランジスターＱＮ１０の閾値電圧ＶｔｈＱＮ１０のばらつきと比較して小さいので、抵抗素子のみを用いるよりも保持電圧ＶＨの変動が少ない静電気保護回路を提供することができる。
このように、抵抗素子やダイオードやトランジスターの内から適切なデバイスを選択し、又は、複数のデバイスを組み合わせることにより、静電気保護回路の両端間の電圧を自由に設定することができると共に、プロセスばらつきの影響を受けにくい静電気保護回路を提供することができる。
＜クランプ素子の例＞
図２１の（ａ）〜（ｇ）に示す素子は、本発明の各実施形態において、クランプ素子１１としても用いることができる。
図２１（ａ）に示すダイオードＤ１をクランプ素子１１として用いる場合に、クランプ電圧は、ダイオードＤ１のブレークダウン電圧ＶＢＤ１となる。また、図２１（ｂ）に示すダイオードＤ２をクランプ素子１１として用いる場合に、クランプ電圧は、ダイオードＤ２の順方向電圧ＶＦＤ２となる。
図２１（ｃ）に示すＰチャネルＭＯＳトランジスターＱＰ１をクランプ素子１１として用いる場合に、クランプ電圧は、トランジスターＱＰ１の閾値電圧ＶｔｈＱＰ１となる。また、図２１（ｄ）に示すＰチャネルＭＯＳトランジスターＱＰ２をクランプ素子１１として用いる場合に、クランプ電圧は、トランジスターＱＰ２のブレークダウン電圧ＶＢＱＰ２となる。
図２１（ｅ）に示すＮチャネルＭＯＳトランジスターＱＮ１をクランプ素子１１として用いる場合に、クランプ電圧は、トランジスターＱＮ１の閾値電圧ＶｔｈＱＮ１となる。また、図２１（ｆ）に示すＮチャネルＭＯＳトランジスターＱＮ２をクランプ素子１１として用いる場合に、クランプ電圧は、トランジスターＱＮ２のブレークダウン電圧ＶＢＱＮ２となる。
図２１（ｇ）に示すように、クランプ素子が、複数の同じデバイスを含んでも良い。図２１（ｇ）に示すダイオードＤ３〜Ｄ５をクランプ素子１１として用いる場合に、クランプ電圧は、ダイオードＤ３の順方向電圧ＶＦＤ３とダイオードＤ４の順方向電圧ＶＦＤ４とダイオードＤ５の順方向電圧ＶＦＤ５との和になる。あるいは、クランプ素子が、複数の異なるデバイスを含んでも良い。このように、ダイオードやトランジスターの内から適切なデバイスを選択し、又は、複数のデバイスを組み合わせることにより、動作開始電圧を自由に設定することができる。
＜放電回路の例＞
本発明の各実施形態に係る静電気保護回路の放電回路において、ＭＯＳトランジスター（Metal Oxide Semiconductor FET：金属酸化膜型電界効果トランジスター）の他にも、電流を流す機能を有すると共に電流をオン／オフ制御する端子を有する３端子素子や回路等を用いることができる。
３端子素子としては、接合形電界効果トランジスター（Junction FET）、金属半導体形電界効果トランジスター（Metal Semiconductor FET）、バイポーラトランジスター、及び、サイリスター等が挙げられる。これらの３端子素子は、放電回路としてのみならず、他のＭＯＳトランジスターの替りとしても用いることができる。
図２２は、放電回路においてＭＯＳトランジスター以外に使用可能な３端子素子の例を示す図である。なお、図２２において、「ＮＳ」は、電流をオン／オフ制御する信号が供給されるノードを表している。
本発明の第１、第３〜第８、及び、第１０の実施形態においては、放電回路１２のＮチャネルＭＯＳトランジスターＱＮ１２の替りに、図２２（ａ）に示すＮＰＮバイポーラトランジスターを用いることができる。このＮＰＮバイポーラトランジスターは、ノードＮ１に接続されたコレクターと、ノードＮ２に接続されたエミッターと、ノードＮＳに接続されたベースとを有している。
本発明の第２及び第９の実施形態においては、放電回路１２ａ又は１２ｈのＰチャネルＭＯＳトランジスターＱＰ１２の替りに、図２２（ｂ）に示すＰＮＰバイポーラトランジスターを用いることができる。このＰＮＰバイポーラトランジスターは、ノードＮ１に接続されたエミッターと、ノードＮ２に接続されたコレクターと、ノードＮＳに接続されたベースとを有している。
本発明は、以上説明した実施形態に限定されるものではなく、当該技術分野において通常の知識を有する者によって、本発明の技術的思想内で多くの変形が可能である。
１、２…ダイオード、３、４…電源配線、１０、１０ａ〜１０ｉ…静電気保護回路、１１…クランプ素子、１２、１２ａ、１２ｈ…放電回路、１３、１３ｉ…検出回路、２０…内部回路、Ｐ１、Ｐ２…電源端子、Ｐ３…信号端子、Ｒ１〜Ｒ７…抵抗素子、Ｃ１…キャパシター、ＱＰ１〜ＱＰ４２…ＰチャネルＭＯＳトランジスター、ＱＮ１〜ＱＮ４２…ＮチャネルＭＯＳトランジスター、Ｄ１〜Ｄ６…ダイオード

Claims (14)

  1. 半導体集積回路装置において、高電位側の電位が供給される第１の端子に第１のノードを介して接続されると共に、低電位側の電位が供給される第２の端子に第２のノードを介して接続された静電気保護回路であって、
    第３のノードにおいて互いに接続された第１のインピーダンス素子及びクランプ素子を含み、前記第１のノードと前記第２のノードとの間に接続された直列回路と、
    前記第１及び第２のノードの内の一方と第４のノードとの間に接続され、前記第１のインピーダンス素子に発生する電圧の上昇に従ってオンする第１のトランジスターと、
    前記第４のノードと前記第１及び第２のノードの内の他方との間に接続され、第２のインピーダンス素子を含む少なくとも１つのインピーダンス素子と、
    前記第２のインピーダンス素子に発生する電圧の上昇に従ってオンし、前記第１のインピーダンス素子に流れる電流を増加させる第２のトランジスターと、
    前記第２のトランジスターがオン状態であるときに前記第１のノードから前記第２のノードに電流を流す放電回路と、
    を具備する静電気保護回路。
  2. 前記クランプ素子が、ダイオードと、ゲートがドレイン又はソースに接続されたＰチャネルトランジスター又はＮチャネルトランジスターとの内の少なくとも１つを含む、請求項１記載の静電気保護回路。
  3. 前記第２のトランジスターがオン状態であることを検出したときに出力信号を活性化する検出回路をさらに具備し、
    前記放電回路が、前記検出回路の出力信号が活性化されたときに前記第１のノードから前記第２のノードに電流を流す、請求項１又は２記載の静電気保護回路。
  4. 前記第４のノードと第５のノードとの間に接続され、第３のインピーダンス素子を含む少なくとも１つのインピーダンス素子をさらに具備し、
    前記第２のインピーダンス素子が、前記第５のノードと前記第１及び第２のノードの内の他方との間に接続されており、前記第３のインピーダンス素子を含む少なくとも１つのインピーダンス素子及び前記第２のインピーダンス素子が、前記第４のノードと前記第１及び第２のノードの内の他方との間の電圧を分圧する分圧回路を構成する、請求項３記載の静電気保護回路。
  5. 前記クランプ素子と並列に接続されたキャパシターをさらに具備する、請求項４記載の静電気保護回路。
  6. 前記分圧回路が、前記第３のインピーダンス素子と並列に接続され、前記検出回路の出力信号が活性化されたときにオンする第３のトランジスターをさらに含む、請求項４又は５記載の静電気保護回路。
  7. 前記分圧回路が、前記第４のノードと前記第５のノードとの間に直列に接続された複数のインピーダンス素子と、前記複数のインピーダンス素子の内の少なくとも１つと並列に接続され、前記検出回路の出力信号が活性化されたときにオンする少なくとも１つのトランジスターとを含む、請求項４又は５記載の静電気保護回路。
  8. 前記第３のインピーダンス素子、又は、前記複数のインピーダンス素子の各々が、抵抗素子と、ダイオードと、ゲートがドレイン又はソースに接続されたＰチャネルトランジスター又はＮチャネルトランジスターとの内の少なくとも１つを含む、請求項４〜７のいずれか１項記載の静電気保護回路。
  9. 前記第１のインピーダンス素子が、前記第１のノードと前記第３のノードとの間に接続された抵抗素子と、前記第１のノードに接続されたソース、前記第３のノードに接続されたドレイン、及び、前記第２のノードに接続されたゲートを有するＰチャネルトランジスターとの内の１つを含み、
    前記第２のインピーダンス素子が、前記第５のノードと前記第２のノードとの間に接続された抵抗素子と、前記第５のノードに接続されたドレイン、前記第２のノードに接続されたソース、及び、前記第１のノードに接続されたゲートを有するＮチャネルトランジスターとの内の１つを含む、
    請求項４〜８のいずれか１項記載の静電気保護回路。
  10. 前記第１のトランジスターが、前記第１のノードに接続されたソース、前記第４のノードに接続されたドレイン、及び、前記第３のノードに接続されたゲートを有するＰチャネルトランジスターを含み、前記第１のノードと前記第３のノードとの間の電圧の上昇に従って前記Ｐチャネルトランジスターがオンすることにより、前記分圧回路に電圧が印加される、請求項９記載の静電気保護回路。
  11. 前記第２のトランジスターが、前記第３のノードに接続されたドレイン、前記第２のノードに接続されたソース、及び、前記第５のノードに接続されたゲートを有するＮチャネルトランジスターを含み、前記第５のノードと前記第２のノードとの間の電圧の上昇に従って前記Ｎチャネルトランジスターがオンすることにより、前記検出回路の出力信号が活性化される、請求項９又は１０記載の静電気保護回路。
  12. 前記検出回路が、前記第３のノードの電位が供給される入力端子を有するインバーターを含み、前記第１のインピーダンス素子に発生する電圧が前記第１のノードと前記第２のノードとの間の電圧に対して所定の割合よりも大きくなったときに出力信号を活性化する、請求項３〜１１のいずれか１項記載の静電気保護回路。
  13. 前記放電回路が、前記第１のノードに接続されたドレイン、前記第２のノードに接続されたソース、及び、前記検出回路の出力信号が供給されるゲートを有するＮチャネルトランジスターと、前記第１のノードに接続されたコレクター、前記第２のノードに接続されたエミッター、及び、前記検出回路の出力信号が供給されるベースを有するＮＰＮトランジスターとの内の１つを含む、請求項３〜１２のいずれか１項記載の静電気保護回路。
  14. 請求項１〜１３のいずれか１項記載の静電気保護回路を具備する半導体集積回路装置。
JP2013253931A 2013-12-09 2013-12-09 静電気保護回路及び半導体集積回路装置 Expired - Fee Related JP6375618B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013253931A JP6375618B2 (ja) 2013-12-09 2013-12-09 静電気保護回路及び半導体集積回路装置
US14/562,011 US9716382B2 (en) 2013-12-09 2014-12-05 Electrostatic protection circuit and semiconductor integrated circuit apparatus
CN201410751405.9A CN104701312B (zh) 2013-12-09 2014-12-09 静电保护电路以及半导体集成电路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013253931A JP6375618B2 (ja) 2013-12-09 2013-12-09 静電気保護回路及び半導体集積回路装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018092784A Division JP6714878B2 (ja) 2018-05-14 2018-05-14 静電気保護回路及び半導体集積回路装置

Publications (3)

Publication Number Publication Date
JP2015115339A true JP2015115339A (ja) 2015-06-22
JP2015115339A5 JP2015115339A5 (ja) 2016-12-22
JP6375618B2 JP6375618B2 (ja) 2018-08-22

Family

ID=53272149

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013253931A Expired - Fee Related JP6375618B2 (ja) 2013-12-09 2013-12-09 静電気保護回路及び半導体集積回路装置

Country Status (3)

Country Link
US (1) US9716382B2 (ja)
JP (1) JP6375618B2 (ja)
CN (1) CN104701312B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9935096B2 (en) 2015-12-16 2018-04-03 Seiko Epson Corporation Electrostatic protection circuit, semiconductor integrated circuit device, and electronic device
US10348085B2 (en) 2015-09-01 2019-07-09 Seiko Epson Corporation Static electricity protection circuit, semiconductor integrated circuit device, and electronic apparatus
US10389111B2 (en) 2016-02-23 2019-08-20 Seiko Epson Corporation Electrostatic protection circuit, semiconductor integrated circuit device, and electronic device
US10396551B2 (en) 2016-02-23 2019-08-27 Seiko Epson Corporation Electrostatic protection circuit, semiconductor integrated circuit device, and electronic device
KR20190109314A (ko) * 2018-03-16 2019-09-25 셈테크 코포레이션 보호 버스에서 접지로 연결된 fet 디바이스를 갖는 보호 회로
JP2020096023A (ja) * 2018-12-11 2020-06-18 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置システム
JP2021141317A (ja) * 2020-03-02 2021-09-16 アナパス インコーポレーテッドAnapass Inc. 電気的ストレス保護回路、及びそれを備えた電子装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9979184B2 (en) * 2015-07-30 2018-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Protection circuit for output device
US10535647B2 (en) 2015-12-11 2020-01-14 Mediatek Inc. Electrostatic discharge (ESD) protection circuit
TWI591795B (zh) * 2016-05-09 2017-07-11 瑞昱半導體股份有限公司 靜電放電保護電路
CN107786195B (zh) * 2017-12-01 2021-04-13 珠海亿智电子科技有限公司 一种利用低压器件实现耐高压的高速io电路
US10965118B2 (en) * 2018-02-07 2021-03-30 Mediatek Inc. Over voltage/energy protection apparatus
CN111193249B (zh) * 2020-01-06 2022-02-22 西安理工大学 一种可同时用于静电放电和浪涌保护的箝位电路
CN113394762A (zh) * 2020-03-12 2021-09-14 长鑫存储技术有限公司 静电保护电路、集成电路及静电泄放方法
US11929610B2 (en) * 2020-11-05 2024-03-12 Changxin Memory Technologies, Inc. Electrostatic discharge (ESD) protection circuit, integrated circuit, and electrostatic discharge method
CN114447895A (zh) * 2020-11-05 2022-05-06 长鑫存储技术有限公司 静电保护电路、集成电路及静电泄放方法
KR20220073008A (ko) * 2020-11-26 2022-06-03 삼성전자주식회사 정전기 방전 특성의 대칭적 모델링을 위한 전계 효과 트랜지스터의 모델링 회로 및 이를 이용한 집적 회로의 설계 방법
US11557896B1 (en) * 2021-08-24 2023-01-17 Winbond Electronics Corp. Electrostatic discharge protection circuit

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5946177A (en) * 1998-08-17 1999-08-31 Motorola, Inc. Circuit for electrostatic discharge protection
JPH11252780A (ja) * 1997-11-05 1999-09-17 Harris Corp シュミットトリガ構成を有する電磁放電防止回路
JP2003086700A (ja) * 2001-09-14 2003-03-20 Mitsubishi Electric Corp 半導体装置
JP2004533713A (ja) * 2001-03-16 2004-11-04 サーノフ コーポレイション 混成した超低電圧電源を備えた、高速技術のための静電放電保護構造
US6927957B1 (en) * 2002-07-18 2005-08-09 Newport Fab, Llc Electrostatic discharge clamp
JP2009182119A (ja) * 2008-01-30 2009-08-13 Kawasaki Microelectronics Inc 静電気放電保護回路
US20100296212A1 (en) * 2009-05-20 2010-11-25 Industrial Technology Research Institute Electrostatic discharge clamp circuit
US20130100561A1 (en) * 2011-10-20 2013-04-25 Noureddine Senouci Semiconductor device and method of forming same for esd protection

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7589944B2 (en) * 2001-03-16 2009-09-15 Sofics Bvba Electrostatic discharge protection structures for high speed technologies with mixed and ultra-low voltage supplies
US7027275B2 (en) * 2003-01-10 2006-04-11 Texas Instruments Incorporated Electrostatic discharge protection circuit with feedback enhanced triggering
TW594969B (en) * 2003-07-02 2004-06-21 Realtek Semiconductor Corp ESD clamp circuit
US7570468B2 (en) * 2006-07-05 2009-08-04 Atmel Corporation Noise immune RC trigger for ESD protection
US8009396B2 (en) * 2008-02-13 2011-08-30 Atmel Rousset S.A.S. Method and apparatus for ESD protection
US8879222B2 (en) * 2011-12-28 2014-11-04 Stmicroelectronics International N.V. Trigger circuit and method of using same
US8830641B2 (en) * 2012-03-02 2014-09-09 Sofics Bvba Electrostatic discharge protection for high voltage domains
US8760828B2 (en) * 2012-03-08 2014-06-24 Taiwan Semiconductor Manufacturing Co., Ltd. Electro-static discharge clamp (ESD) for NxVDD power rail
JP2014132717A (ja) * 2013-01-07 2014-07-17 Seiko Epson Corp 静電気放電保護回路及び半導体回路装置
CN103248033B (zh) * 2013-05-09 2015-07-22 北京大学 瞬态和直流同步触发型电源钳位esd保护电路
US20150084702A1 (en) * 2013-09-26 2015-03-26 Triquint Semiconductor, Inc. Electrostatic discharge (esd) circuitry
JP6398649B2 (ja) * 2014-11-25 2018-10-03 セイコーエプソン株式会社 静電気保護回路及び半導体集積回路装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11252780A (ja) * 1997-11-05 1999-09-17 Harris Corp シュミットトリガ構成を有する電磁放電防止回路
US5946177A (en) * 1998-08-17 1999-08-31 Motorola, Inc. Circuit for electrostatic discharge protection
JP2004533713A (ja) * 2001-03-16 2004-11-04 サーノフ コーポレイション 混成した超低電圧電源を備えた、高速技術のための静電放電保護構造
JP2003086700A (ja) * 2001-09-14 2003-03-20 Mitsubishi Electric Corp 半導体装置
US6927957B1 (en) * 2002-07-18 2005-08-09 Newport Fab, Llc Electrostatic discharge clamp
JP2009182119A (ja) * 2008-01-30 2009-08-13 Kawasaki Microelectronics Inc 静電気放電保護回路
US20100296212A1 (en) * 2009-05-20 2010-11-25 Industrial Technology Research Institute Electrostatic discharge clamp circuit
US20130100561A1 (en) * 2011-10-20 2013-04-25 Noureddine Senouci Semiconductor device and method of forming same for esd protection

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10348085B2 (en) 2015-09-01 2019-07-09 Seiko Epson Corporation Static electricity protection circuit, semiconductor integrated circuit device, and electronic apparatus
US9935096B2 (en) 2015-12-16 2018-04-03 Seiko Epson Corporation Electrostatic protection circuit, semiconductor integrated circuit device, and electronic device
US10389111B2 (en) 2016-02-23 2019-08-20 Seiko Epson Corporation Electrostatic protection circuit, semiconductor integrated circuit device, and electronic device
US10396551B2 (en) 2016-02-23 2019-08-27 Seiko Epson Corporation Electrostatic protection circuit, semiconductor integrated circuit device, and electronic device
KR20190109314A (ko) * 2018-03-16 2019-09-25 셈테크 코포레이션 보호 버스에서 접지로 연결된 fet 디바이스를 갖는 보호 회로
KR102563583B1 (ko) * 2018-03-16 2023-08-03 셈테크 코포레이션 보호 버스에서 접지로 연결된 fet 디바이스를 갖는 보호 회로
JP2020096023A (ja) * 2018-12-11 2020-06-18 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置システム
JP7089463B2 (ja) 2018-12-11 2022-06-22 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置システム
JP2021141317A (ja) * 2020-03-02 2021-09-16 アナパス インコーポレーテッドAnapass Inc. 電気的ストレス保護回路、及びそれを備えた電子装置
US11637424B2 (en) 2020-03-02 2023-04-25 Anapass Inc. Electrical stress protection circuit and electronic device including the same

Also Published As

Publication number Publication date
US20150162746A1 (en) 2015-06-11
JP6375618B2 (ja) 2018-08-22
CN104701312A (zh) 2015-06-10
CN104701312B (zh) 2018-08-31
US9716382B2 (en) 2017-07-25

Similar Documents

Publication Publication Date Title
JP6375618B2 (ja) 静電気保護回路及び半導体集積回路装置
JP6237183B2 (ja) 静電気保護回路及び半導体集積回路装置
JP6398649B2 (ja) 静電気保護回路及び半導体集積回路装置
JP5753255B2 (ja) 集積回路のための過電圧保護回路
JP5955924B2 (ja) 静電放電保護回路
JP2014241537A (ja) 静電気保護回路
JP2014132717A (ja) 静電気放電保護回路及び半導体回路装置
JP2014207412A (ja) Ｅｓｄ保護回路
JP2014187288A (ja) 静電保護回路
JP2015002510A (ja) 静電気保護回路
JP2014026996A (ja) Ｅｓｄ保護回路
JP2010003982A (ja) 電気回路
JP2016167516A (ja) 静電気保護回路
JP5404343B2 (ja) 静電気放電保護回路
JP6398696B2 (ja) 静電気保護回路及び半導体集積回路装置
JP6714878B2 (ja) 静電気保護回路及び半導体集積回路装置
JP6088894B2 (ja) 過電圧保護回路
JP6405986B2 (ja) 静電気保護回路及び半導体集積回路装置
JP2014241393A (ja) 半導体回路
TW201513514A (zh) Ｅｓｄ保護電路
JP2012028507A (ja) 過電圧保護回路
JP6012361B2 (ja) 過電圧保護回路
JP2016092195A (ja) 電源回路、電子回路及び集積回路
JP2009207015A (ja) 誤動作防止装置および電子機器
JP2013201551A (ja) 半導体装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20160617

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20160627

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161107

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171003

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180511

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180626

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180709

R150 Certificate of patent or registration of utility model

Ref document number: 6375618

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees