JP5753255B2 - 集積回路のための過電圧保護回路 - Google Patents

Description

本開示は、一般的には過電圧保護回路に関し、より詳細には、集積回路のための過電圧保護回路に関する。

集積回路などの電子部品は、過大電気ストレス（ＥＯＳ）事象および静電放電（ＥＳＤ）事象の両方を受ける可能性がある。ＥＯＳ事象およびＥＳＤ事象の両方（「過電圧事象」とも称される）は、こうした事象の影響を受けやすい回路に対し、過電圧に曝露することによる損傷を与える可能性がある。従来、集積回路がオフであるときに発生するＥＳＤ事象から保護するように設計される回路は、集積回路がすでに電源投入されているときに発生するＥＯＳ事象およびＥＳＤ事象に対して保護しない場合がある。

従って、集積回路がすでに電源投入されている場合であっても集積回路をＥＯＳ事象およびＥＳＤ事象から保護することができる、集積回路のための改善された過電圧保護回路が必要とされている。加えて、集積回路がＥＯＳ／ＥＳＤ事象中に動作し続けること、すなわち、集積回路をリセットするレベルにまで供給電圧が低下してはならないということを保証することが必要とされている。

集積回路のための例示的な過電圧保護回路のブロック図。 図１の過電圧保護回路とともに使用するための例示的な基準電圧生成器を示す概略図。 図１の過電圧保護回路とともに使用するための例示的なトリガ回路を示す概略図。 集積回路のための別の例示的な過電圧保護回路のブロック図。

本発明は例として示されており、添付の図面によって限定されない。図面において、同様の参照符号は類似の要素を示す。図面内の要素は簡潔かつ明瞭にするために示されており、必ずしも原寸に比例して描かれてはいない。

１つの態様では、過電圧事象中に比較的一定である基準電圧を提供するための基準電圧生成器を含む過電圧保護回路が提供される。過電圧保護回路は、基準電圧および第１の電源電圧を受け取るように結合されるトリガ回路をさらに含むことができ、トリガ回路は基準電圧を第１の電源電圧と比較するためのものであり、基準電圧よりも第１の電源電圧が高い旨の検出に応答して、トリガ回路は、過電圧事象の電圧レベルに比例する電圧を有するトリガ信号を提供する。本明細書において使用される場合、用語「比例」は２つの量の間に直線関係がある事例に限定されず、第１の量が増大することが第２の量の増大を引き起こし、または第１の量が減少することが第２の量の減少を引き起こす事例を含む。過電圧保護回路は、第１の電源端子（または「バス」）と第２の電源端子（または「バス」）との間に結合されるクランプデバイスをさらに含むことができ、クランプデバイスは、トリガ信号に応答して第１の電源端子と第２の電源端子との間に電流路を提供するためのものである。

別の態様では、電源電圧のフィルタリングされた電圧である基準電圧を提供するための基準電圧生成器を含む過電圧保護回路が提供される。フィルタは基準電圧の高速の変化（「トランジェント（ｔｒａｎｓｉｅｎｔ）」）を抑制することができ、それゆえ、特定の期間にわたって平均された電源電圧の尺度を提供することができる。過電圧保護回路は、基準電圧および第１の電源電圧を受け取るように結合されるトリガ回路をさらに含むことができ、トリガ回路は基準電圧を第１の電源電圧と比較するためのものであり、基準電圧よりも第１の電源電圧が高い旨の検出に応答して、トリガ回路は、過電圧事象の電圧レベルに比例する電圧を有するトリガ信号を提供する。過電圧保護回路は、第１の電源端子（または「バス」）に結合される第１の端子と、第２の電源端子（または「バス」）に結合される第２の端子と、トリガ信号を受け取るように結合される制御端子とを有するクランプデバイスをさらに含むことができ、クランプデバイスは、トリガ信号に応答して第１の電源端子と第２の電源端子との間に電流路を提供するためのものである。

さらに別の態様では、複数の入出力端子を含む過電圧保護回路が提供される。過電圧保護回路は、複数のトリガ回路をさらに含むことができ、複数のトリガ回路の各々は、所定数の複数の入出力端子に対応し、トリガ回路の各々は、基準電圧および第１の電源電圧を受け取るように結合され、トリガ回路は、基準電圧を第１の電源電圧と比較するためのものであり、基準電圧よりも第１の電源電圧が高い旨の検出に応答して、トリガ回路の各々は、過電圧事象の電圧レベルに比例する電圧を有するトリガ信号を提供する。過電圧保護回路は、複数のクランプデバイスであって、この複数のクランプデバイスの各々は、第１の電源端子（または「バス」）に結合される第１の端子と、第２の電源端子（または「バス」）に結合される第２の端子と、トリガ信号を受け取るように結合される制御端子とを有する、複数のクランプデバイスをさらに含むことができ、複数のクランプデバイスは、トリガ信号に応答して第１の電源端子と第２の電源端子との間に電流路を提供するためのものである。

図１は、集積回路のための例示的な過電圧保護回路１０のブロック図である。１つの実施形態では、過電圧保護回路１０のさまざまな要素は、集積回路のＩ／Ｏパッドリング内に収容されてもよい。例として、過電圧保護回路１０は、Ｉ／Ｏパッドリングに沿った特定の点における給電および非給電ＥＯＳ／ＥＳＤ事象の両方を検知することができる。非給電ＥＳＤ事象は、人体モデル（ＨＢＭ）事象、デバイス帯電モデル（ＣＤＭ）事象、および機械モデル（ＭＭ）事象などの事象を含んでもよい。非給電ＥＳＤ事象は、集積回路が電源投入されていないとき、すなわち、通常の電源が入ったモードで集積回路が動作するための電力が事象中において供給されていないときに発生する。給電ＥＯＳ／ＥＳＤ事象は、システムレベルのＥＳＤ事象、電気的高速トランジェント（ＥＦＴ）事象、リング波事象、および電力サージ事象などの事象を含んでもよい。給電ＥＯＳ／ＥＳＤ事象は、集積回路が電源投入されているとき、すなわち、通常の電源が入ったモードで集積回路が動作するための電力が事象中に供給されているときに発生する。ＥＯＳ／ＥＳＤ事象を検出したことに応答して、過電圧保護回路１０は、Ｉ／Ｏパッドリング内に分散されるクランプトランジスタなどのクランプデバイスをオンにすることができ、それによってＶＤＤ電源バスとＶＳＳ電源バスとの間に電流を分路する。これは、集積回路上の故障しやすい回路を損傷から保護する。例として、ＥＯＳ／ＥＳＤ事象は、ＶＤＤバス上の電圧などの電圧を基準電圧と比較することによって検出される。ＶＤＤバス上の電圧が基準電圧を超える場合、クランプは検出された過電圧に応じてオンになる。

引き続き図１を参照すると、過電圧保護回路１０は、ブースト（ＢＯＯＳＴ）バス１２、ＶＤＤバス１４、トリガ（ＴＲＩＧＧＥＲ）バス１６、ＶＲＥＦバス１８、およびＶＳＳバス２０を含むことができる。本明細書において使用される場合、用語「バス」は、信号または供給電圧を搬送するためにただ１つの導体または２つ以上の導体を使用することを含む。過電圧保護回路１０は、基準電圧生成器２２をさらに含むことができる。過電圧保護回路１０は、Ｉ／Ｏパッド２４および３４をさらに含むことができる。過電圧保護回路１０は、クランプトランジスタ３２および４２をさらに含むことができる。過電圧保護回路１０は、トリガ回路４４をさらに含むことができる。基準電圧生成器２２は、ＶＤＤバス１４およびＶＳＳバス２０に結合されることができる。基準電圧生成器２２は、トリガバス１６およびＶＲＥＦバス１８にさらに結合されることができる。Ｉ／Ｏパッド２４は、ダイオード２６を介してブーストバス１２に結合されることができる。Ｉ／Ｏパッド２４は、ダイオード２８を介してＶＤＤバス１４にさらに結合されることができる。Ｉ／Ｏパッド２４は、ダイオード３０を介してＶＳＳバス２０にさらに結合されることができる。Ｉ／Ｏパッド３４は、ダイオード３６を介してブーストバス１２に結合されることができる。Ｉ／Ｏパッド３４は、ダイオード３８を介してＶＤＤバス１４にさらに結合されることができる。Ｉ／Ｏパッド３４は、ダイオード４０を介してＶＳＳバス２０にさらに結合されることができる。図１には２つのＩ／Ｏパッドおよびそれらのそれぞれの結合しか示していないが、過電圧保護回路１０はより多くのＩ／Ｏパッドおよびそれらのそれぞれの結合を含んでもよい。クランプトランジスタ３２および４２の各々のゲート端子はトリガバス１６に結合されることができる。クランプトランジスタ３２および４２の各々の一方の電流端子はＶＤＤバス１４に結合されることができ、クランプトランジスタ３２および４２の各々の他方の電流端子はＶＳＳバス２０に結合されることができる。クランプトランジスタ３２および４２はクランプデバイスとして機能することができる。トリガ回路４４は、ブーストバス１２、ＶＤＤバス１４、トリガバス１６、ＶＲＥＦバス１８、およびＶＳＳバス２０の各々に結合されることができる。

１つの実施形態では、基準電圧生成器２２はトリガ回路４４に入力される基準電圧を生成する。基準電圧生成器２２の出力がＶＲＥＦバス１８に結合されるため、基準電圧はＶＲＥＦバス１８上の電圧でもある。１つの実施形態では、基準電圧生成器２２は、集積回路が電源投入されるときと給電ＥＯＳ／ＥＳＤ事象中とで比較的一定である基準電圧を生成することができる。このような基準電圧は、バンドギャップ基準電圧生成器を使用して生成されてもよい。別の実施形態では、基準電圧生成器２２はＶＤＤバス１４上の電圧（ＶＤＤバス電圧）をフィルタリングすることによって基準電圧を生成してもよい。トリガ回路４４は、ブーストバス１２上の電圧（ブーストバス電圧）を基準電圧と比較して、ブーストバス電圧と基準電圧との間の差に比例したトリガ信号を生成する。代替的に、トリガ回路４４は、ＶＤＤバス電圧を基準電圧と比較して、ＶＤＤバス電圧と基準電圧との間の差に比例したトリガ信号を生成する。ＥＯＳ／ＥＳＤ事象などの過電圧事象は、ＶＤＤバス１４上の電圧およびブーストバス１２上の電圧を増大させ得る。トリガ信号は、過電圧事象の電圧レベルに比例する電圧を有することができる。換言すれば、ブースト／ＶＤＤバス電圧と基準電圧との間の差が大きくなるほど、クランプトランジスタが強くオンになる。トリガ信号はトリガバス１６を介してクランプトランジスタ３２および４２のゲート端子に提供される。それに応答して、クランプトランジスタ３２および４２はオンになり、従ってＥＯＳ／ＥＳＤ事象中にＶＤＤバス１４とＶＳＳバス２０との間で電流を分路する。図１はトリガ信号をクランプトランジスタ３２および４２に提供する単一のトリガ回路４４を示しているが、過電圧保護回路１０は追加のトリガ回路を含んでもよい。例として、各クランプトランジスタはそれ自体のトリガ回路からトリガ信号を受け取ってもよく、または一群のクランプトランジスタが共通のトリガ回路からトリガ信号を受け取ってもよい。各クランプトランジスタがそれ自体のトリガ回路からトリガ信号を受け取る事例では、トリガバス１６は必須でない。さらに、１つの実施形態では、基準電圧生成器２２は集積回路の一角に配置されてもよい。図１は特定の様式で配列された特定のタイプの構成要素を示しているが、異なって配列された他のタイプの構成要素を含んでもよい。

図１の過電圧保護回路１０は、非給電ＥＳＤ保護に対して設計された強化（ブースト）レールクランプ回路網の要素を使用してもよい。強化レールクランプ回路網は、たとえば、米国特許第６７２４６０３号明細書に記載されており、当該文献は引用によりその全体が組み込まれる。正極性を有するＥＳＤ電流がＩ／Ｏパッド、例えばＩ／Ｏパッド２４に流れ込むＥＳＤ事象など、あるＥＳＤ事象では、ブーストバス１２は、ＶＤＤバス１４が提供し得るものよりも高い電圧をトリガ回路４４に供給し得る。これは、ダイオード２６の両端における電圧降下が、ＥＳＤ電流の最も大きい部分が搬送されるダイオード２８の両端（主要なＥＳＤ電流路である）における電圧降下よりも著しく小さいものであり得るためである。ダイオード２６はブーストバス１２のみをプルアップすればよいため、主要なＥＳＤ電流路内になく、それゆえ、わずかな電流しか搬送しないため、著しく低い電流しか搬送することができない。それゆえ、ブーストバス１２によって給電されると、トリガ回路は、ＶＤＤバス１４によって給電された事例と比較して、トリガバス１６上でより高い電圧レベルを提供することが可能になり得る。トリガバス上でより高い電圧が提供されることによって、クランプトランジスタ３２および４２に対するより高いゲート端子電圧を提供することができ、これは次にそれらのオン抵抗を低減することができ、それによって、保護回路１０のＥＳＤ性能が向上する。図１は強化レールクランプ回路網を使用する好ましい実施形態を示しているが、他の実施形態は、他のレールクランプ回路網構成、例えば、ブーストバス１２ならびにダイオード２６および３６が省かれているとともにトリガ回路４４がブーストバス１２によって給電される代わりにＶＤＤバス１４によって給電される非強化構成を使用してもよい。

図２は、図１の過電圧保護回路１０とともに使用するための例示的な基準電圧生成器２２を示す概略図である。１つの実施形態では、「ＶＤＤ」、「ＶＳＳ」、「トリガ」、および「ＶＲＥＦ」と標示されている図２の回路ノードは、それぞれ、ＶＤＤバス１４、ＶＳＳバス２０、トリガバス１６、およびＶＲＥＦバス１８に結合されることができる。基準電圧生成器２２は、パワーオン・リセット回路５０、タイマ回路５２、フィルタ回路５４、およびエッジ検出回路５６を含むことができる。タイマ回路５２は、抵抗７０およびコンデンサ７４を含むことができる。フィルタ回路５４は、抵抗７８およびコンデンサ８０を含むことができる。一例として、コンデンサ７４および／またはコンデンサ８０は、そのゲート端子および電流電極間のキャパシタンスを利用するｎ型トランジスタとして実装されてもよい。基準電圧生成器２２は、ＮＯＲゲート５８、インバータ６０、およびインバータ６２をさらに含むことができる。基準電圧生成器２２は、インバータ６４、およびＮＡＮＤゲート６６をさらに含むことができる。インバータ６４およびＮＯＲゲート５８はＶＳＳノード電圧に近いスイッチ点を有することができる。基準電圧生成器２２はｎ型トランジスタ６８、８４、および８８を含むことができる。基準電圧生成器２２はｐ型トランジスタ８２および８６をさらに含むことができる。ＲＣフリーズ信号と標示されているインバータ７６の出力は、ｐ型トランジスタ８２のゲート端子に結合される。ｐ型トランジスタ８２の一方の電流端子はＶＤＤノードに結合されており、ｐ型トランジスタ８２の他方の電流端子はｎ型トランジスタ８４の電流端子のうちの一方に結合される。ｎ型トランジスタ８４のゲート端子はＶＤＤノードに結合される。ｎ型トランジスタ８４の他方の電流端子は、フィルタ回路５４の一部である抵抗７８の端子に結合される。ＮＡＮＤゲート６６の出力はｐ型トランジスタ８６のゲート端子に結合される。ｐ型トランジスタ８６の一方の電流端子はＶＤＤノードに結合されており、ｐ型トランジスタ８６の他方の電流端子はｎ型トランジスタ８８の電流端子のうちの一方に結合される。ｎ型トランジスタ８８のゲート端子はＶＤＤノードに結合される。ｎ型トランジスタ８８の他方の電流端子はＶＲＥＦノードに結合される。

１つの実施形態では、タイマ回路５２はフィルタ回路５４を特定の期間にわたって動作停止させるのに使用されることができる。一例として、トリガ信号がＮＯＲゲート５８の入力において印加されると、その出力はインバータ６２によって受け取られ、インバータ６２の出力はエッジ検出回路５６によって受け取られる。次いで、エッジ検出回路５６はＲＣフリーズスタートと標示されているパルスを生成する。例として、ＲＣフリーズスタート信号をパルス／スパイクとして生成する目的は、抵抗−コンデンサ（ＲＣ）タイマ（例えば、抵抗７０およびコンデンサ７４を使用して形成されるＲＣタイマ）に関連付けられるコンデンサのための放電経路を作成することである。コンデンサ７４が抵抗７０を介して再充電するのに要する時間がタイマ機能を提供する。１つの実施形態では、エッジ検出回路５６は、インバータ９０および９４、シュミットトリガ９２および９８、ならびにＮＡＮＤゲート９６を含む。この例では、エッジ検出回路５６は、３つのインバータ遅延段を利用して、立ち上がりエッジがその入力において検出されるときにその出力において短い電圧パルスを生成する。代替的に、エッジ検出回路５６は、インバータ遅延段の総数が奇数である限りにおいて、追加のインバータ遅延段を含んでもよい。インバータ９０はＶＳＳノード電圧に近いスイッチ点を有することができ、インバータ９４は、ＶＤＤノード電圧に近いスイッチ点を有することができる。

なお図２を参照して、ＲＣフリーズスタートパルスはトランジスタ６８をオンにする。これはタイマ回路５２によって形成されるタイマを始動させる。例として、タイマ回路５２のコンデンサ７４は、トランジスタ６８を介してＶＳＳノードまでの経路を通じて放電する。この結果として、インバータ７６の出力においてＲＣフリーズと標示されている信号がハイ（ｈｉｇｈ）になる。ハイＲＣフリーズ信号はｐ型トランジスタ８２をオフにし、これによって、次いでフィルタ回路５４が動作停止して、ＶＲＥＦノード電圧がＥＯＳ／ＥＳＤ事象中に固定されたままになる（すなわち、ＶＲＥＦノード電圧レベルが維持される）ことが確実になる。ＲＣフリーズスタートパルスがロー（ｌｏｗ）電圧に遷移すると、トランジスタ６８はオフになり、それによって、コンデンサ７４の放電が停止する。その後、コンデンサ７４は、例えば、抵抗７０を通じてＶＤＤノードまでの経路を介して充電を開始する。コンデンサ７４が、インバータ７６のスイッチ点よりも高いレベルにまで再び充電されると、インバータ７６はロー信号を出力する。これが次に、ＲＣフリーズ信号をローにする。ローＲＣフリーズパルスはｐ型トランジスタ８２をオンにする。これが次に、フィルタ回路５４を再起動して、ＶＲＥＦノード電圧を「固定解除」する。インバータ７６はＶＤＤノード電圧に近いスイッチ点を有することができる。スイッチ点におけるスキューが、タイマ回路５２のオン時間を増大させるのに役立つ。一例として、タイマ回路５２のＲＣ時定数は４マイクロ秒以上であり得る。フィルタ回路５４はその出力においてＶＲＥＦノード電圧を提供する。一例として、フィルタ回路５４のＲＣ時定数は１０マイクロ秒以上であり得る。ｎ型トランジスタ８４および８８は、ＶＤＤノード電圧がＶＲＥＦノード電圧よりも引き下げられる（プルダウン）特定のＥＯＳ／ＥＳＤ事象中にコンデンサ８０が電荷を失うのを防止し、それによって、トランジスタ８４および８８が、ＶＲＥＦノード電圧が降下するのを防止する。ｎ型トランジスタ８４および８８がないと、コンデンサ８０は、それぞれ、ｐ型トランジスタ８２および８６の寄生ドレイン−ボディダイオードを通じて電荷を失う場合があり、ＶＲＥＦノード電圧を降下させる。本発明の好ましい実施形態では、ｎ型トランジスタ８４および８８は、コンデンサ８０がｐ型トランジスタ８２および抵抗７８を介して、またはｐ型トランジスタ８６を介して充電されるときにこれらのトランジスタの両端におけるさらなる電圧降下がほとんどないことを確実にするために、約０以下である閾値電圧を有してもよい。

なお図２を参照すると、パワーオンリセット回路５０は、ＰＯＲ出力信号を有し、これは電源投入中および非給電ＥＳＤ事象中はハイである。一例として、パワーオンリセット回路５０は、ＶＤＤノードにおいてＶＳＳノード電圧から漸増する電圧ランプ（ｒａｍｐ）を検出するように実装されてもよい。ＰＯＲ出力信号がハイであり、かつトリガ信号がローである場合、ＮＡＮＤゲート６６の出力はローである。これは、ｐ型トランジスタ８６がオンになることを確実にする。これによって、ＶＲＥＦノード電圧は強制的に、通常の電源投入事象中にＶＤＤノード電圧を追跡するようにされ、電源投入事象が誤ってＥＯＳ／ＥＳＤ事象であるとみなされないことを確実にする。ＰＯＲ出力およびトリガ信号が同時にハイである場合、これは非給電ＥＳＤ事象を示すが、ＮＡＮＤゲート６６の出力はハイであり、ｐ型トランジスタ８６をオフのままにする。フィルタ回路５４は、ＶＲＥＦノード電圧が急速に上昇することを防止することになるため、これは、ＶＲＥＦノード電圧をローのままにする。これは、ＶＤＤノード電圧が非給電ＥＳＤ事象の期間にわたってＶＲＥＦノード電圧を上回ったままになる場合であっても、トリガ回路がＥＳＤ事象中にオンのままであることを支援することができる。この動作モードでは、ＶＲＥＦノードに対するＶＤＤノード上の過電圧は、給電ＥＯＳ／ＥＳＤ事象中と同様にトリガ回路４４内で検出され、それゆえ、トリガ信号をより高い電圧レベルに保ち、クランプデバイスがオンになる。１つの実施形態では、ＶＲＥＦノードはインバータ６０の入力にも結合される。インバータ６０はＶＤＤノード電圧に近いスイッチ点を有することができる。インバータ６０の出力はＮＯＲゲートゲート５８の入力に結合される。これは、トリガ信号電圧が低すぎてＮＯＲゲート５８を切り替えることができない（すなわち、トリガ信号電圧が弱いＥＯＳ／ＥＳＤ事象中などにＮＯＲゲート５８のスイッチ点よりも低い）ときに、基準電圧生成器２２が依然としてＶＲＥＦノード電圧を「固定」することが可能であることを確実にする。ＶＲＥＦノード電圧が、ＶＤＤノード電圧よりも概ね閾値電圧だけ、すなわち、大きくスキューしたインバータ６０（ＥＯＳ／ＥＳＤ事象中の事例であり得るようなもの）のｐ型トランジスタの閾値電圧だけ低いとき、インバータ６０はハイ出力信号を生成し、ＮＯＲゲート５８はロー出力信号を生成する。これはインバータ６２の出力をハイ電圧に切り替え、エッジ検出器５６は、ＲＣフリーズスタートノード上で電圧パルスを生成し、これがタイマ５２を始動させる。これは、フィルタ回路５４をタイマ回路のオン時間の継続時間にわたって「固定」する。図２はタイマ回路５２の２つの起動モード、すなわち、一方はＶＳＳノードに対するトリガノード上の電圧レベルを検出するものと、もう一方はＶＤＤノードに対するＶＲＥＦノード上の電圧レベルを検出するものとを含んでいるが、本発明の他の実施形態は、これら２つのモードのうちの一方のみを使用してもよい。一例として、トリガ検出モードのみが使用される場合、トリガ信号がエッジ検出器５６に対する直接入力として提供されることができ、インバータ６０および６２ならびにＮＯＲゲート５８は省かれてもよい。別の例として、ＶＲＥＦ検出モードのみが使用される場合、インバータ６０の出力がエッジ検出器５６に対する直接入力として提供されることができ、ＮＯＲゲート５８およびインバータ６２は省かれてもよい。さらに別の例として、トリガ回路４４によって生成されエッジ検出器５６に対する入力として提供される論理信号を利用するタイマ５２の異なる起動モードが使用されてもよい。この論理信号は、追加のシグナリングバス（図１には示されていない）を介してＶＲＥＦ生成器２２にとって利用可能となることができ、このシグナリングバスはトリガ回路がＥＯＳ／ＥＳＤ事象を検出するときに、その論理状態を変更することができる。

図３は、図１の過電圧保護回路１０とともに使用するための例示的なトリガ回路４４を示す概略図である。１つの実施形態では、「ＶＤＤ」、「ＶＳＳ」、「トリガ」、「ブースト」、および「ＶＲＥＦ」と標示されている図３の回路ノードは、それぞれ、ＶＤＤバス１４、ＶＳＳバス２０、トリガバス１６、ブーストバス１２、およびＶＲＥＦバス１８に結合されることができる。トリガ回路４４は、ブーストノード電圧とＶＲＥＦノード電圧との間の比較に基づいてトリガ信号を生成することができる。トリガ回路４４はｐ型トランジスタ１０２、１０４、１０８、１１２、および１１６を含むことができる。トリガ回路４４はｎ型トランジスタ１０６、１１０、および１１４をさらに含むことができる。トリガ回路４４は、抵抗１１８をさらに含むことができる。例として、ＶＲＥＦノード電圧は、ｐ型トランジスタ１０２のゲート端子に結合されることができる。ｐ型トランジスタ１０２の一方の端子（ソース端子）はブーストノードに結合されることができる。代替的に、ｐ型トランジスタ１０２のこの同じ端子がＶＤＤノードに結合されてもよい。ｐ型トランジスタ１０２の他方の端子はｐ型トランジスタ１０４のゲート端子に結合されて、ノードＮ１を形成することができる。ｐ型トランジスタ１０４は、コンデンサとして機能するように結合されることができる。具体的には、ｐ型トランジスタ１０４の２つの端子はブーストノードに結合されることができる。抵抗として機能するように構成されるｎ型トランジスタ１０６のゲート端子はブーストノードに結合されることができる。ｎ型トランジスタ１０６の一方の端子はｐ型トランジスタ１０４のゲート端子に結合されることができ、ｎ型トランジスタ１０６の他方の端子はＶＳＳノードに結合されることができる。ｐ型トランジスタ１０８およびｎ型トランジスタ１１０のゲート端子は互いに結合され、さらにｐ型トランジスタ１０４のゲート端子（ノードＮ１）に結合されることができる。ｐ型トランジスタ１０８の一方の端子はブーストノードに結合されることができる。ｐ型トランジスタ１０８のもう一方の端子は、ｎ型トランジスタ１１０の端子に結合され、ノードＮ２を形成する。ｎ型トランジスタ１１０の他方の端子はＶＳＳノードに結合されることができる。ｐ型トランジスタ１０８およびｎ型トランジスタ１１０は第１のインバータ段を形成することができる。ノードＮ２において互いに結合されるｐ型トランジスタ１０８およびｎ型トランジスタ１１０の端子は、さらにｐ型トランジスタ１１２およびｎ型トランジスタ１１４のゲート端子に結合されることができる。ｐ型トランジスタ１１２の一方の端子はブーストノードに結合されることができる。ｎ型トランジスタ１１４の一方の端子はＶＳＳノードに結合されることができる。ｐ型トランジスタ１１２のもう一方の端子は、ｎ型トランジスタ１１４のもう一方の端子に結合されることができ、トリガ信号を提供する。ｐ型トランジスタ１１２およびｎ型トランジスタ１１４は第２のインバータ段を形成することができる。ｐ型トランジスタ１１６のゲート端子はトリガノードに結合されることができる。ｐ型トランジスタ１１６の一方の端子はＶＤＤノードに結合されることができ、ｐ型トランジスタ１１６の他方の端子はブーストノードに結合されることができる。抵抗１１８の一方の端子はトリガノードに結合されることができ、抵抗１１８の他方の端子はＶＳＳノードに結合されることができる。

給電ＥＯＳ／ＥＳＤ事象中、ブーストノード電圧がｐ型トランジスタ１０２の閾値よりも大きくＶＲＥＦノード電圧を超える場合、ｐ型トランジスタ１０２はノードＮ１をプルアップする。これにより、ノードＮ１における電圧がプルアップされる。しかしながら、同時に、ｎ型トランジスタ１０６もオンになり、ノードＮ１をプルダウンするよう試みる。それにもかかわらず、ブーストノード電圧と、実質的に一定なＶＲＥＦノード電圧との間の電圧差が増大すると、ノードＮ１の電圧はプルアップされる。このプルアップされたノードＮ１の電圧は、ノードＮ２の電圧をより低くする結果となる。実際には、ノードＮ１における電圧の上昇が、ｐ型トランジスタ１０８および１１２ならびにｎ型トランジスタ１１０および１１４を含む２つの連続するインバータ段を介してトリガ信号をオンにする。トリガ信号はクランプトランジスタ３２および４２を起動し、ＶＤＤノード電圧を、ＶＲＥＦノード電圧とｐ型トランジスタ１０２のソース−ゲート電圧との合計である電圧付近に制限する。上記で説明されたように、基準電圧生成器２２はＥＯＳ／ＥＳＤ事象中において、ＶＲＥＦノード電圧を所定の電圧（例えば、５ボルト）に「固定」したままにする。これはひいては、ＶＤＤノード電圧が過度に上昇することを防止する。１つの実施形態では、トリガ回路４４は、トリガ信号の大きさが、ブーストノード電圧とＶＲＥＦノード電圧との間の差に比例することを確実にする。常時オン抵抗バラストデバイスとして構成されることができるｐ型トランジスタ１０２およびｎ型トランジスタ１０６は、特定の電圧増幅ゲインを有するインバータ段を形成する。同様に、ｐ型トランジスタ１０８およびｎ型トランジスタ１１０ならびにｐ型トランジスタ１１２およびｎ型トランジスタ１１４も、特定の電圧増幅ゲインを有するインバータ段を形成する。これら３つのインバータ段の複合電圧ゲインは、ブーストノード電圧とＶＲＥＦノード電圧との間の差の関数としてトリガノードにおける電圧がどれだけ上昇するかを決定する。図１に戻って参照すると、トリガ回路４４のオンになる挙動は、ブースト／ＶＤＤノード上の電圧がＶＲＥＦノードを上回って増大することに抵抗するアクティブフィードバックループを、クランプトランジスタの起動により画定し、これは、電流をＶＤＤバス１４からＶＳＳバス２０に分路することによって、ＶＤＤバス電圧の増大を妨げる。このアクティブフィードバックループのゲインは、例えばＩ／Ｏパッド２４を介して過電圧保護回路１０内に注入される所与のレベルのＥＯＳ／ＥＳＤ過負荷電流において、ブーストバス１２またはＶＤＤバス１４上の電圧がどれだけ上昇し得るかを決定する。

トリガノードにおける電圧がブーストノード電圧を下回るとき、ｐ型トランジスタ１１６はブーストノードをＶＤＤノードにアクティブに結合する。これは、集積回路の通常電源投入動作中、トリガノードにおける電圧がＶＳＳノード電位にありレールクランプがオフであるとき、ブーストノードおよびＶＤＤノードがおよそ同じ電位にあることを確実にする。それゆえ、基準電圧生成器２２がフィルタを利用してＶＤＤバス電圧からＶＲＥＦバス電圧を引き出す図１の実施形態では、ＶＲＥＦバス電圧はフィルタリングされたブーストバス電圧も表す。ＥＯＳ／ＥＳＤ事象中、給電または非給電のいずれであっても、トリガ回路に対してより高い供給電圧が提供されることによって、ブーストバス電圧はＶＤＤバス電圧を超えることができ、それゆえ、これによって既に上記で説明されたように、レールクランプをより強くオンにすることが可能であり得る。それゆえ、ブーストバス電圧とＶＲＥＦバス電圧との間の差を利用してトリガ回路４４内にトリガバス電圧を生成しながら、フィルタリングされたＶＤＤバス電圧を使用してＶＲＥＦバス電圧（基準電圧生成器２２における）を生成することが、本発明の好ましい実施形態である。別の実施形態では、ＶＲＥＦバス電圧は、フィルタリングされたＶＤＤバス電圧の代わりに、フィルタリングされたブーストバス電圧から生成されてもよい。さらに別の実施形態では、ＶＤＤバス電圧とＶＲＥＦバス電圧との間の差がブーストバス電圧とＶＲＥＦバス電圧との間の差の代わりに使用されてトリガバス電圧が生成されてもよい。

図３のトリガ回路４４は非給電ＥＳＤ事象も検出することができ、結果として、トリガノードにおける電圧が増大することによってレールクランプをオンにすることができる。ｐ型トランジスタ１０４は容量性デバイスとして構成され、ｎ型トランジスタ１０６は抵抗デバイスとして構成される。トランジスタ１０４および１０６はともに、出力ノードＮ１を用いてＲＣフィルタ段を形成する。このＲＣフィルタ段は、ＲＣフィルタ段に結合されるインバータ段と組み合わさって、スルーレート（ｓｌｅｗ ｒａｔｅ）検出回路を形成する。非給電ＥＳＤ事象中、トリガ回路は、ブーストノード電圧に対応する波形のスルーレートが、指定の最小ＥＳＤスルーレートを超える場合にのみオンになることができる。指定された最小ＥＳＤスルーレートは、ＲＣフィルタ段のＲＣ時定数によって決定し得る。給電および非給電ＥＯＳ／ＥＳＤ事象の両方を検出することができるとともに、相当量の必要な回路要素をこれら２つの異なる事象タイプのために組み合わせるトリガ回路を有することは、利点をもたらしうる。図３に示されるトリガ回路４４は、２つの別個のトリガ回路（給電ＥＯＳ／ＥＳＤ事象を検出するための１つ、非給電ＥＯＳ／ＥＳＤ事象を検出するためのもう１つ）よりも、集積回路上において小さいレイアウト面積内に実装されることができる。同様のレイアウト面積の利点は、本発明の特定の例において、レールクランプトランジスタ３２および４２ならびにダイオード２６、２８、３０、３６、３８、および４０が給電および非給電ＥＯＳ／ＥＳＤ事象の両方に対する保護のために利用されるという事実からも生じ得る。

図４は、別の例示的な過電圧保護回路１４０のブロック図である。過電圧保護回路１０と同様に、過電圧保護回路１４０は、過電圧保護のためのさまざまな構成要素を含む。過電圧保護回路１４０は過電圧保護回路１０と同じ構成要素をいくつか有する。共通の構成要素は、図１〜図３に関連して既に説明されているため、詳細には説明されない。例として、過電圧保護回路１４０は、図１および図２に関連して上記で説明されている基準電圧生成器２２を含む。加えて、過電圧保護回路１４０は、トリガ回路１４２および１４４を含む。トリガ回路１４２および１４４は、図３に関連して上記で説明されたトリガ回路４４と同様に実装されることができる。この実施形態では、クランプトランジスタ３２および４２の各々はそれ自体の対応するトリガ回路を有する。従って、例えば、トリガ回路１４２はクランプトランジスタ３２にトリガ信号を提供し、トリガ回路１４４はクランプトランジスタ４２にトリガ信号を提供する。図示されるように、各トリガ回路は、それぞれのクランプトランジスタ３２および４２のゲート端子に結合されるトリガ信号を提供する。過電圧保護回路１４０の動作に関して、この回路は過電圧保護回路１０と同様に動作する。図４はそれ自体のそれぞれのトリガ回路を有する各クランプトランジスタを示しているが、一群のクランプトランジスタがトリガ回路を共有してもよい。

本発明の好ましい実施形態では、本明細書において示されている回路内で使用されているトランジスタは、それらのボディ（ウェル）端子が電源に結合されているものと想定される。具体的には、ｎ型トランジスタは、それらのボディ端子がＶＳＳバスに結合されているものと想定され、一方でｐ型トランジスタは、それらのボディ端子がＶＤＤバスまたはブーストバスに結合されているものと想定される。他の実施形態では、ボディ端子は内部回路ノードに結合されてもよく、または本明細書には示されていないバイアス回路によってアクティブにバイアスされてもよい。

本発明を実装する装置は、大部分について、当業者に既知の電子コンポーネントおよび回路から成っているため、本発明の基礎となる概念の理解および評価のために、ならびに本発明の教示を分かりにくくせず当該教示から注意を逸らさせないために、回路の詳細は上記で例示されているように必要と考えられる範囲を超えては説明されない。

本明細書において描写されている回路は例示にすぎないことは理解されたい。要約すると、ただし依然として明確な意味で、同じ機能を達成するための構成要素の任意の構成が、所望の機能が達成されるように効果的に「関連付けられる」。従って、本明細書における、特定の機能を達成するために結合される任意の２つの構成要素は互いに「関連付けられる」とみなすことができ、それによって、中間の構成要素またはアーキテクチャにかかわりなく、所望の機能が達成される。同様に、そのように関連付けられる任意の２つの構成要素も、所望の機能を達成するために互いに「動作可能に接続されている」または「動作可能に結合されている」とみなすことができる。

さらに、上述の動作の機能間の境界は例示にすぎないことを当業者は認識する。複数の動作の機能を単一の動作に組み合わせることができ、かつ／または単一の動作の機能を追加の動作に分散させることができる。その上、代替的な実施形態は、特定の動作について複数の段階を含んでもよく、その動作の順序はさまざまな他の実施形態においては変更してもよい。

本明細書において、具体的な実施形態を参照して本発明を説明したが、添付の特許請求の範囲に明記されているような本発明の範囲から逸脱することなくさまざまな改変および変更を為すことができる。従って、本明細書および図面は限定的な意味ではなく例示とみなされるべきであり、すべてのこのような改変が本発明の範囲内に含まれることが意図されている。本明細書において具体的な実施形態に関して記載されているいかなる利益、利点、または問題に対する解決策も、任意のまたはすべての請求項の重要な、必要とされる、または基本的な特徴または要素として解釈されるようには意図されていない。

本明細書において使用される場合、「結合されている」という用語は、直接結合に限定されるようには意図されていない。
さらに、本明細書において使用される場合、「１つ（ａ または ａｎ）」という用語は、１つまたは２つ以上として定義される。さらに、特許請求の範囲における「少なくとも１つの」および「１つまたは複数の」のような前置きの語句の使用は、不定冠詞「１つの（ａ または ａｎ）」による別の請求項要素の導入が、このように導入された請求項要素を含む任意の特定の請求項を、たとえ同じ請求項が前置きの語句「１つまたは複数の」または「少なくとも１つの」および「１つの （ａ または ａｎ）」のような不定冠詞を含む場合であっても、１つだけのこのような要素を含む発明に限定することを暗示するように解釈されるべきではない。同じことが、定冠詞の使用についても当てはまる。

別途記載されない限り、「第１の」および「第２の」のような用語は、そのような用語が説明する要素間で適宜区別するように使用される。従って、これらの用語は必ずしも、このような要素の時間的なまたは他の優先順位付けを示すようには意図されていない。

Claims (20)

1. 過電圧保護回路であって、
   過電圧事象中に比較的一定である基準電圧を提供するための基準電圧生成器と、
   前記基準電圧および第１の電源電圧を受け取るように結合されるトリガ回路であって、該トリガ回路は前記基準電圧を前記第１の電源電圧と比較するためのものであり、前記基準電圧よりも前記第１の電源電圧が高い旨の検出に応答して、該トリガ回路は、前記過電圧事象の電圧レベルに比例する電圧を有するトリガ信号を提供する、トリガ回路と、
   第１の電源端子と第２の電源端子との間に結合されるクランプデバイスであって、該クランプデバイスは、前記トリガ信号に応答して前記第１の電源端子と前記第２の電源端子との間に電流路を提供するためのものである、クランプデバイスとを備える、過電圧保護回路。
2. 前記過電圧事象は、給電される集積回路デバイスに対する過負荷電圧であることを特徴とする、
   請求項１に記載の過電圧保護回路。
3. 前記基準電圧生成器は、
   前記第１の電源端子上の電圧信号内のトランジェントをフィルタリングするための第１のフィルタ回路と、
   前記第１のフィルタ回路に結合されるタイマ回路であって、該タイマ回路は、前記基準電圧を所定の期間にわたって維持するためのものである、タイマ回路とを備える、
   請求項１に記載の過電圧保護回路。
4. 前記第１のフィルタ回路および前記タイマ回路は各々、抵抗−コンデンサ（ＲＣ）回路を備える、
   請求項３に記載の過電圧保護回路。
5. 前記タイマ回路は、
   前記第１の電源端子に結合される第１の端子、および第２の端子を有する抵抗素子と、
   前記抵抗素子の前記第２の端子に結合される第１の板電極、および前記第２の電源端子に結合される第２の板電極を有する容量性素子とを備える、
   請求項３に記載の過電圧保護回路。
6. 前記容量性素子の前記第１の板電極に結合される第１の電流電極、制御電極、および前記第２の電源端子に結合される第２の電流電極を有するトランジスタと、
   前記過電圧事象を示す信号を受け取るように結合される入力、および前記トランジスタの前記制御電極に結合される出力を有するエッジ検出器であって、該エッジ検出器は前記所定の期間を開始するためのパルスを生成するためのものである、エッジ検出器とをさらに備える、
   請求項５に記載の過電圧保護回路。
7. 前記トリガ回路は、
   第３の電源端子および第４の電源端子と、
   前記第３の電源端子に結合される第１の板電極、および第２の板電極を有する容量性素子と、
   前記容量性素子の前記第２の板電極に結合される第１の端子、および前記第４の電源端子に結合される第２の端子を有する抵抗素子と、
   前記容量性素子の前記第１の板電極に結合される第１の電流電極、前記基準電圧を受け取るための制御電極、および、前記容量性素子の前記第２の板電極に結合される第２の電流電極を有するトランジスタと、
   前記容量性素子の前記第２の板電極に結合される入力端子を有するインバータとを備える、
   請求項１に記載の過電圧保護回路。
8. 前記過電圧保護回路は、
   複数の入出力パッドと、
   複数のトリガ回路であって、該複数のトリガ回路の各々は、所定数の前記複数の入出力パッドに対応する、複数のトリガ回路とをさらに備える、
   請求項１に記載の過電圧保護回路。
9. 第２の電源電圧の漸増を検出するためのパワーオンリセット回路をさらに備え、該パワーオンリセット回路の出力信号と前記トリガ信号とに応答して、前記第１の電源端子と前記第２の電源端子との間の前記電流路を前記クランプデバイスが提供することが妨げられる、
   請求項１に記載の過電圧保護回路。
10. 過電圧保護回路であって、
    第１の電源電圧のフィルタリングされた電圧である基準電圧を提供するための基準電圧生成器と、
    前記基準電圧および第２の電源電圧を受け取るように結合されるトリガ回路であって、該トリガ回路は、前記基準電圧を前記第２の電源電圧と比較するためのものであり、前記基準電圧よりも前記第２の電源電圧が高い旨の検出に応答して、該トリガ回路は、過電圧事象の電圧レベルに比例する電圧を有するトリガ信号を提供する、トリガ回路と、
    第１の電源端子に結合される第１の端子、第２の電源端子に結合される第２の端子、および前記トリガ信号を受け取るように結合される制御端子を有するクランプデバイスであって、該クランプデバイスは、前記トリガ信号に応答して前記第１の電源端子と前記第２の電源端子との間に電流路を提供するためのものである、クランプデバイスとを備える、過電圧保護回路。
11. 前記基準電圧生成器は、
    前記第１の電源電圧におけるトランジェントをフィルタリングするための抵抗−コンデンサ回路と、
    前記抵抗−コンデンサ回路に結合されるタイマ回路であって、該タイマ回路は、前記基準電圧を所定の期間にわたって固定するためのものである、タイマ回路とを備える、
    請求項１０に記載の過電圧保護回路。
12. 前記タイマ回路は、
    前記第１の電源端子に結合される第１の端子、および第２の端子を有する抵抗素子と、
    前記抵抗素子の前記第２の端子に結合される第１の板電極、および前記第２の電源端子に結合される第２の端子を有する容量性素子とを備える、
    請求項１１に記載の過電圧保護回路。
13. 前記トリガ回路は、
    第３の電源端子および第４の電源端子と、
    前記第３の電源端子に結合される第１の板電極、および第２の板電極を有する容量性素子と、
    前記容量性素子の前記第２の板電極に結合される第１の端子、および前記第４の電源端子に結合される第２の端子を有する抵抗素子と、
    前記容量性素子の前記第１の板電極に結合される第１の電流電極、前記基準電圧を受け取るための制御電極、および、前記容量性素子の前記第２の板電極に結合される第２の電流電極を有するトランジスタと、
    前記容量性素子の前記第２の板電極に結合される入力端子を有するインバータとを備える、請求項１０に記載の過電圧保護回路。
14. 前記過電圧保護回路は、
    複数の入出力端子と、
    複数のトリガ回路であって、該複数のトリガ回路の各々は、所定数の前記複数の入出力端子に対応する、複数のトリガ回路とをさらに備える、
    請求項１０に記載の過電圧保護回路。
15. 前記第１の電源電圧の漸増を検出するためのパワーオンリセット回路をさらに備え、該パワーオンリセット回路の出力信号と前記トリガ信号とに応答して、前記第１の電源端子と前記第２の電源端子との間の前記電流路を前記クランプデバイスが提供することが妨げられる、
    請求項１０に記載の過電圧保護回路。
16. 過電圧保護回路であって、
    複数の入出力端子と、
    複数のトリガ回路であって、該複数のトリガ回路の各々は、所定数の前記複数の入出力端子に対応し、該トリガ回路の各々は、基準電圧および第１の電源電圧を受け取るように結合され、該トリガ回路は、前記基準電圧を前記第１の電源電圧と比較するためのものであり、前記基準電圧よりも前記第１の電源電圧よりが高い旨の検出に応答して、該トリガ回路の各々は、過電圧事象の電圧レベルに比例する電圧を有するトリガ信号を提供する、複数のトリガ回路と、
    複数のクランプデバイスであって、該複数のクランプデバイスの各々は、第１の電源端子に結合される第１の端子と、第２の電源端子に結合される第２の端子と、前記トリガ信号を受け取るように結合される制御端子とを有し、該複数のクランプデバイスは、前記トリガ信号に応答して前記第１の電源端子と前記第２の電源端子との間に電流路を提供するためのものである、複数のクランプデバイスとを備える、過電圧保護回路。
17. 前記基準電圧を提供するための基準電圧生成器をさらに備え、前記基準電圧は、前記第１の電源端子上の電圧信号のフィルタリングされた電圧である、
    請求項１６に記載の過電圧保護回路。
18. 前記基準電圧生成器は、
    前記第１の電源端子上の前記電圧信号におけるトランジェントをフィルタリングするための抵抗−コンデンサ回路と、
    前記抵抗−コンデンサ回路に結合されるタイマ回路であって、該タイマ回路は、前記基準電圧を所定の期間にわたって固定するためのものである、タイマ回路とを備える、
    請求項１７に記載の過電圧保護回路。
19. 前記タイマ回路は、
    前記第１の電源端子に結合される第１の端子、および第２の端子を有する抵抗素子と、
    前記抵抗素子の前記第２の端子に結合される第１の板電極、および前記第２の電源端子に結合される第２の端子を有する容量性素子とを備える、
    請求項１８に記載の過電圧保護回路。
20. 前記複数のトリガ回路の各々は、
    第３の電源端子および第４の電源端子と、
    前記第３の電源端子に結合される第１の板電極、および第２の板電極を有する容量性素子と、
    前記容量性素子の前記第２の板電極に結合される第１の端子、および前記第４の電源端子に結合される第２の端子を有する抵抗素子と、
    前記容量性素子の前記第１の板電極に結合される第１の電流電極、前記基準電圧を受け取るための制御電極、および、前記容量性素子の前記第２の板電極に結合される第２の電流電極を有するトランジスタと、
    前記容量性素子の前記第２の板電極に結合される入力端子を有するインバータとを備える、
    請求項１６に記載の過電圧保護回路。

Images