CN117081025A - 电源钳位保护电路和芯片 - Google Patents
电源钳位保护电路和芯片 Download PDFInfo
- Publication number
- CN117081025A CN117081025A CN202311319297.3A CN202311319297A CN117081025A CN 117081025 A CN117081025 A CN 117081025A CN 202311319297 A CN202311319297 A CN 202311319297A CN 117081025 A CN117081025 A CN 117081025A
- Authority
- CN
- China
- Prior art keywords
- bleeder
- electrostatic
- voltage signal
- power
- protection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003068 static effect Effects 0.000 claims abstract description 53
- 238000001514 detection method Methods 0.000 claims abstract description 48
- 239000002184 metal Substances 0.000 claims description 47
- 230000005611 electricity Effects 0.000 claims description 20
- 239000003990 capacitor Substances 0.000 claims description 13
- 238000007599 discharging Methods 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 12
- 238000000034 method Methods 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/02—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess current
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/02—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess current
- H02H9/025—Current limitation using field effect transistors
Abstract
一种电源钳位保护电路和芯片，所述电源钳位保护电路包括：静电检测单元，耦接于电源电压信号与地电压信号之间，适于根据所述电源电压信号确定存在静电时，生成静电保护信号；触发单元，与所述静电检测单元耦接，适于在接收到所述静电保护信号时，生成驱动控制信号；泄放晶体管单元，与所述触发单元耦接，且包括多个并联连接的静电泄放支路，适于在接收到所述驱动控制信号时导通，以对静电电流进行泄放。本发明技术方案能够避免电源电压信号出现毛刺时所述泄放晶体管单元的误触发导致所述泄放晶体管单元的损毁，相应有助于提高电源钳位保护电路的性能。
Description
技术领域
本发明实施例涉及电路领域，尤其涉及一种电源钳位保护电路和芯片。
背景技术
静电泄放（Electrical Static Discharge，ESD）保护是集成电路可靠性要求里非常重要的部分。静电的特点是电压非常高，可以是几百至几千伏，与不同的测试方法和模型相关，峰值电流很大，为1～10安培，但静电的持续时间一般很短，一般在几纳秒到几微秒，另外静电电压电流的上升时间非常快，通常在1～100纳秒，是一个瞬时发生但持续时间很短的事件。
在集成电路中，静电泄放保护通常由电静电检测电路、反相器和N型金属-氧化物-半导体（N-Metal-Oxide-Semiconductor，NMOS）导通器件组成，静电检测电路在检测到电源电压信号上存在静电时，提高NMOS管的栅极电压，使得NMOS管导通，从而泄放静电电流，使电源电压信号和地电压信号之间的压差钳位在一个安全的范围内。
然而，现有的电源钳位保护电路的性能仍有待提高。
发明内容
本发明实施例解决的问题是提供一种电源钳位保护电路和芯片，能够提高电源钳位保护电路的性能。
为解决上述问题，本发明实施例提供了一种电源钳位保护电路，包括：
静电检测单元，耦接于电源电压信号与地电压信号之间，适于根据所述电源电压信号确定存在静电时，生成静电保护信号；
触发单元，与所述静电检测单元耦接，适于在接收到所述静电保护信号时，生成驱动控制信号；
泄放晶体管单元，与所述触发单元耦接，且包括多个并联连接的静电泄放支路，适于在接收到所述驱动控制信号时导通，以对静电电流进行泄放；
所述泄放晶体管单元包括多条电源金属线和多条接地金属线，多条所述电源金属线与多条所述接地金属线分别与所述静电泄放支路一一对应设置，所述多个静电泄放支路分别耦接于对应的电源金属线与对应的接地金属线之间；
多条所述电源金属线与多条所述接地金属线分别沿第一方向延伸，且沿第二方向交叉间隔布置，其中，所述第一方向与所述第二方向相垂直。
可选地，所述多个静电泄放支路分别包括多个泄放晶体管；
所述泄放晶体管的栅端用于接收所述驱动控制信号，所述泄放晶体管的漏端用于接收所述电源电压信号，所述泄放晶体管的源端用于接收所述地电压信号。
可选地，所述静电检测单元包括电阻器和电容器；
所述电阻器的第一端用于接收所述电源电压信号，所述电阻器的第二端与所述电容器的第一端耦接，用于作为所述静电检测单元的输出节点或与所述静电检测单元的输出节点耦接，所述电容器的第二端用于接收所述地电压信号。
可选地，所述静电检测单元的时间常数为所述电阻器的电阻值与所述电容器的电容值的乘积。
可选地，所述静电检测单元的时间常数小于所述电源电压信号的上电时间且大于静电上电时间。
可选地，所述触发单元包括反相器。
可选地，所述反相器包括第一型晶体管与第二型晶体管；
所述第一型晶体管的栅端与所述第二型晶体管的栅端耦接，用于作为所述触发单元的输入节点，所述第一型晶体管的源端用于接收所述电源电压信号，所述第一型晶体管的漏端与所述第二型晶体管的漏端耦接，用于作为所述触发单元的输出节点，所述第二型晶体管的源端用于接收所述地电压信号。
可选地，所述第一型晶体管为PMOS晶体管，所述第二型晶体管为NMOS晶体管。
相应地，本发明实施例还提供一种芯片，包括如上述任一项所述的电源钳位保护电路。
与现有技术相比，本发明实施例的技术方案具有以下优点：
本发明实施例提供的电源钳位保护电路，包括：静电检测单元，耦接于电源电压信号与地电压信号之间，适于根据所述电源电压信号确定存在静电时，生成静电保护信号；触发单元，与所述静电检测单元耦接，适于在接收到所述静电保护信号时，生成驱动控制信号；泄放晶体管单元，与所述触发单元耦接，且包括多个并联连接的静电泄放支路，适于在接收到所述驱动控制信号时导通，以对静电电流进行泄放。
本发明实施例提供的电源钳位保护电路，泄放晶体管单元包括耦接于电源电压信号与地电压信号之间的多个并联连接的静电泄放支路，在所述电源电压信号出现毛刺导致所述泄放晶体管单元的误触发时，静电电流能够通过多个并联连接的静电泄放支路进行分散泄放，使得流经每个静电泄放支路的静电电流较小，从而能够避免电源电压信号出现毛刺时所形成的较大的电流流经所述泄放晶体管单元造成所述泄放晶体管单元的损毁，相应有助于提高电源钳位保护电路的性能。
附图说明
图1是本发明技术方案提供的电源钳位保护电路一实施例的框架结构示意图；
图2是本发明技术方案提供的电源钳位保护电路一实施例的电路结构示意图；
图3是图2所示的电源钳位保护电路的触发单元一实施例的结构示意图；
图4是本发明技术方案提供的电源钳位保护电路的泄放晶体管单元一实施例的电路结构示意图；
图5是本发明技术方案提供的电源钳位保护电路的泄放晶体管单元中多条电源金属线和多条接地金属线的布局示意图；
图6是本发明实施例的电源钳位保护电路中触发单元的输入节点、输出节点及电源电压信号的电压变化示意图。
具体实施方式
由背景技术可知，目前所采用的电源钳位保护电路的性能仍有待提高。
为了解决上述技术问题，本发明实施例提供的电源钳位保护电路，包括：静电检测单元，耦接于电源电压信号与地电压信号之间，适于根据所述电源电压信号确定存在静电时，生成静电保护信号；触发单元，与所述静电检测单元耦接，适于在接收到所述静电保护信号时，生成驱动控制信号；泄放晶体管单元，与所述触发单元耦接，且包括多个并联连接的静电泄放支路，适于在接收到所述驱动控制信号时导通，以对静电电流进行泄放。
本发明实施例提供的电源钳位保护电路，泄放晶体管单元包括多个并联连接的静电泄放支路，在所述电源电压信号出现毛刺导致所述泄放晶体管单元的误触发时，静电电流能够通过多个并联连接的静电泄放支路进行分散泄放，使得流经每个静电泄放支路的静电电流较小，从而能够避免电源电压信号出现毛刺时所形成的较大的电流流经所述泄放晶体管单元造成所述泄放晶体管单元的损毁，相应有助于提高电源钳位保护电路的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1示出了本发明技术方案提供的电源钳位保护电路一实施例的框架结构示意图；图2示出了本发明技术方案提供的电源钳位保护电路一实施例的电路结构示意图；图3示出了图2所示的电源钳位保护电路的触发单元一实施例的结构示意图；图4示出了本发明技术方案提供的电源钳位保护电路的泄放晶体管单元一实施例的电路结构示意图；图5示出了本发明技术方案提供的电源钳位保护电路的泄放晶体管单元中多条电源金属线和多条接地金属线的布局示意图。
结合参考图1和图5，本发明实施例中的一种电源钳位保护电路，包括：静电检测单元110，耦接于所述电源电压信号VDD与地电压信号VSS之间，适于根据所述电源电压信号VDD确定存在静电时，生成静电保护信号；触发单元120，与所述静电检测单元110耦接，适于在接收到所述静电保护信号时，生成驱动控制信号；泄放晶体管单元130，与所述触发单元120耦接，且包括多个并联连接的静电泄放支路131～13N，适于在接收到所述驱动控制信号时导通，以对静电电流进行泄放。
本实施例中，所述电源钳位保护电路用于对所述电源电压信号VDD中存在的静电电流进行泄放，以将所述电源电压信号VDD与地电压信号VSS之间的电压差钳位在预设的安全范围内，从而能够实现对所述电源电压信号VDD的静电保护。
本实施例中，所述静电检测单元110用于根据所述电源电压信号VDD确定存在静电时，生成静电保护信号。
本实施例中，所述静电检测单元110包括第一输入节点、第二输入节点和输出节点。其中，所述静电检测单元110的第一输入节点用于接收所述电源电压信号VDD，所述静电检测单元110的第二输入节点用于接收所述地电压信号VSS，所述静电检测单元110的输出节点与所述触发单元120耦接，且用于输出所述静电保护信号。
请参见图2，本实施例中，所述静电检测单元110包括电阻器R和电容器C。其中，所述电阻器R的第一端用于接收所述电源电压信号VDD，且作为所述静电检测单元110的第一输入节点或与所述静电检测单元110的第一输入节点耦接，电阻器R的第二端与所述电容器C的第一端耦接，且作为所述静电检测单元110的输出节点或与所述静电检测单元110的输出节点耦接，所述电容器C的第二端用于接收所述地电压信号VSS，且作为所述静电检测单元110的第二输入节点或与所述静电检测单元110的第二输入节点耦接。
本实施例中，电阻器R的电阻值和电容器C的电容值可以根据静电检测的需求进行设置。
具体地，电阻器R的电阻值和电容器C的电容值之间的乘积（R*C），作为所述静电检测单元110的时间常数，小于所述电源电压信号VDD的上电时间且大于静电的上电时间，从而能够实现所述电源电压信号VDD中存在的静电信号的检测需求。
作为一种示例，所述静电检测单元110的时间常数为1纳秒至100纳秒。
在其他实施例中，所述静电检测单元还能够采用其他的功能结构实现，本领域技术人员可以根据实际需要选取，在此不做限制。
本实施例中，所述触发单元120用于在接收到所述静电保护信号时，生成驱动控制信号。
本实施例中，所述触发单元120包括输入节点和输出节点。其中，所述触发单元120的输入节点与所述静电检测单元110的输出节点耦接，用于接收所述静电检测单元110输出的静电保护信号，所述触发单元120的输出节点与所述泄放晶体管单元130耦接，用于输出所述驱动控制信号。
结合参考图2和图3，本实施例中，所述触发单元120包括第一型晶体管M1和第二型晶体管M2。其中，所述第一型晶体管M1的栅端与所述第二型晶体管M2的栅端耦接，用于作为所述触发单元120的输入节点或与所述触发单元120的输入节点耦接，所述第一型晶体管M1的源端用于接收所述电源电压信号VDD，所述第一型晶体管M1的漏端与所述第二型晶体管M2的漏端耦接，所述第二型晶体管M2的源端用于接收所述地电压信号VSS。
本实施例中，所述第一型晶体管M1为PMOS晶体管，所述第二型晶体管M2为NMOS晶体管。相应地，所述第一型晶体管M1和所述第二型晶体管M2构成反相器。
在其他实施例中，所述触发单元还能够采用其他适宜的功能结构实现，只要所述触发单元能够在电源电压信号出现毛刺时，保持泄放晶体管单元处于关闭状态即可，在此不做限制。
本实施例中，所述泄放晶体管单元130用于在接收到所述驱动控制信号时导通，以对静电电流进行泄放。
本实施例中，所述泄放晶体管单元130具有控制节点、第一输入节点和第二输入节点。其中，所述泄放晶体管单元130的控制节点与所述触发单元120的输出节点耦接，用于接收所述驱动控制信号，所述泄放晶体管单元130的第一输入节点用于接收所述电源电压信号VDD，所述泄放晶体管单元130的第二输入节点用于接收所述地电压信号VSS。
结合参考图4，本实施例中，所述泄放晶体管单元130包括多个并联连接的静电泄放支路131～13N，用于在接收到所述驱动控制信号时导通，以对静电电流进行泄放。
所述泄放晶体管单元130包括多个并联连接的静电泄放支路131～13N，在所述电源电压信号VDD出现毛刺导致所述泄放晶体管单元130的误触发时，多个并联连接的静电泄放支路131～13N能够对所述电源电压信号VDD出现毛刺时产生的大电流进行分散泄放，使得流经每个静电泄放支路13I（I为大于或等于1且小于或等于N的正整数）中的电流较小，从而能够避免所述泄放晶体管单元130的损毁，相应有助于提高电源钳位保护电路的性能。
本实施例中，静电泄放支路131～13N的结构相同，且每个所述静电泄放支路13I分别包括控制节点、第一输入节点和第二输入节点。其中，所述静电泄放支路13I的控制节点用于接收所述驱动控制信号，所述静电泄放支路13I的第一输入节点用于接收所述电源电压信号VDD，所述静电泄放支路13I的第二输入节点用于接收所述地电压信号VSS。
参见图4，本实施例中，每个静电泄放支路13I分别包括多个泄放晶体管M3；所述泄放晶体管M3的栅端作为所述静电泄放支路13I的输入节点或与所述静电泄放支路13I的输入节点耦接，所述泄放晶体管M3的漏端用于接收所述电源电压信号VDD，所述泄放晶体管M3的源端用于接收对应的地电压信号VSS。
本实施例中，所述泄放晶体管M3为NMOS晶体管。
参见图5，本实施例中，所述泄放晶体管单元130包括多条电源金属线VDDL1～VDDLN和多条接地金属线VSSL1～VSSLN，且多条电源金属线VDDL1～VDDLN和多条接地金属线VSSL1～VSSLN与所述泄放晶体管单元130中的静电泄放支路131～13N一一对应设置，所述多个静电泄放支路131～13N分别耦接于对应的电源金属线VDDLI与接地金属线VSSLI之间。
具体地，在所述泄放晶体管单元130中的静电泄放支路131～13N中，所述静电泄放支路131分别通过金属拉线与电源金属线VDDL1和接地金属线VSSL1耦接，静电泄放支路132分别通过金属拉线与电源金属线VDDL2和接地金属线VSSL2耦接，……，静电泄放支路13N分别过金属拉线与电源金属线VDDLN和接地金属线VSSLN耦接。
本实施例中，在所述泄放晶体管单元130的版图中，多条所述电源金属线VDDL1～VDDLN与多条所述接地金属线VSSL1～VSSLN之间交叉间隔设置。具体地，多条所述电源金属线VDDL1～VDDLN与多条所述接地金属线VSSL1～VSSLN分别沿第一方向（X方向）延伸，且沿第二方向（Y方向）交叉间隔布置。其中，第一方向与第二方向相垂直。
在所述泄放晶体管单元130的版图中，多条所述电源金属线VDDL1～VDDLN与多条所述接地金属线VSSL1～VSSLN采用交叉间隔设置，能够缩短与每个静电泄放支路13I对应耦接的电源金属线VDDLI与接地金属线VSSLI之间的距离，相应有助于降低各个静电泄放支路13I的导通电阻，使得静电电流的泄放更加通畅，有助于实现静电电流的快速泄放。
在其他实施例中，所述泄放晶体管单元还能够采用其他适宜的功能结构实现，本领域技术人员可以根据实际需要选取，在此不做限制。
下面将对本发明实施例中的电源钳位保护电路的工作原理进行详细的描述。
图6示出了本发明实施例的电源钳位保护电路中触发单元的输入节点、输出节点及电源电压信号的电压变化示意图。其中，C1表示本发明实施例的电源钳位保护电路中触发单元的输入节点的电压变化曲线，C2表示本发明实施例的电源钳位保护电路中触发单元的输出节点的电压变化曲线，C3表示本发明实施例的电源钳位保护电路中电源电压信号的电压变化曲线。
请参见图6（a），并结合参考图1至图5，在所述电源电压信号VDD存在静电信号时，因所述静电信号的上电时间小于所述静电检测单元110的时间常数，使得所述静电检测单元110中电阻器R两端的电压，也即所述静电检测单元110的输出节点的电压，无法跟随静电信号的电压而上升，从而使得所述静电检测单元110的输出节点的电压保持在低电平状态。
之后，所述静电检测单元110的输出节点输出的低电平信号输入至所述触发单元120，并经过所述触发单元120的反相处理，在所述触发单元120的输出节点输出具有逻辑高电平的驱动控制信号。
接着，所述触发单元120的输出节点输出的具有逻辑高电平的驱动控制信号输入至泄放晶体管单元130，使得泄放晶体管单元130中泄放晶体管M3（如图4所示）的导通，对静电电流进行泄放，从而能够将所述电源电压信号VDD与地电压信号VSS之间的压差钳位在预设的安全范围内。
请参见图6（b），并结合参考图1至图5，在所述电源电压信号VDD不存在静电，也即所述电源电压信号VDD正常上电时，因静电检测单元110的时间常数小于所述电源电压信号VDD的上电时间，使得所述静电检测单元110中电阻器R两端的电压，也即所述静电检测单元110的输出节点的电压，能够跟随所述电源电压信号VDD的电压而上升，从而使得所述静电检测单元110的输出节点的电压被不断上拉至高电平状态。
之后，随着所述静电检测单元110的输出节点的电压上升，所述触发单元120被开启，使得所述触发单元120对所述静电检测单元110的输出节点输出的高电平信号经过反相处理，在所述触发单元120的输出节点输出具有逻辑低电平的驱动控制信号。
接着，所述触发单元120的输出节点输出的具有逻辑低电平的驱动控制信号输入至泄放晶体管单元130，使得泄放晶体管单元130中的泄放晶体管M3保持截止。
结合参考图4和图5，在所述电源电压信号VDD出现毛刺，所述触发单元120输出节点的输出信号为逻辑高电平导致泄放晶体管单元130误触发的情况下，因泄放晶体管单元130包括多个并联连接的静电泄放支路131～13N，多个并联连接的静电泄放支路131～13N能够对所述电源电压信号VDD出现毛刺时产生的大电流进行分散泄放，使得流经每个静电泄放支路13I中的电流较小，从而能够避免所述泄放晶体管单元130的损毁，相应有助于提高电源钳位保护电路的性能。
与此同时，在所述泄放晶体管单元130的版图中，多条所述电源金属线VDDL1～VDDLN与多条所述接地金属线VSSL1～VSSLN采用交叉间隔设置，能够缩短与每个静电泄放支路13I对应耦接的电源金属线VDDLI与接地金属线VSSLI之间的距离，相应有助于降低各个静电泄放支路13I的导通电阻，使得静电电流的泄放更加通畅，有助于实现静电电流的快速泄放。
综上所述，本实施例的方案，泄放晶体管单元包括多个并联连接的静电泄放支路，在所述电源电压信号出现毛刺导致所述泄放晶体管单元的误触发时，静电电流能够通过多个并联连接的静电泄放支路进行分散泄放，使得流经每个静电泄放支路的静电电流较小，从而能够避免电源电压信号出现毛刺时所形成的较大的电流流经所述泄放晶体管单元造成所述泄放晶体管单元的损毁，相应有助于提高电源钳位保护电路的性能。
相应地，本发明实施例还提供一种芯片，所述芯片包括所述电源钳位保护电路。其中，所述电源钳位保护电路请参见前述部分的相应描述，在此不再赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (9)
1.一种电源钳位保护电路，其特征在于，包括：
静电检测单元，耦接于电源电压信号与地电压信号之间，适于根据所述电源电压信号确定存在静电时，生成静电保护信号；
触发单元，与所述静电检测单元耦接，适于在接收到所述静电保护信号时，生成驱动控制信号；
泄放晶体管单元，与所述触发单元耦接，且包括多个并联连接的静电泄放支路，适于在接收到所述驱动控制信号时导通，以对静电电流进行泄放；
所述泄放晶体管单元包括多条电源金属线和多条接地金属线，多条所述电源金属线与多条所述接地金属线分别与所述静电泄放支路一一对应设置，所述多个静电泄放支路分别耦接于对应的电源金属线与对应的接地金属线之间；
多条所述电源金属线与多条所述接地金属线分别沿第一方向延伸，且沿第二方向交叉间隔布置，其中，所述第一方向与所述第二方向相垂直。
2.如权利要求1所述的电源钳位保护电路，其特征在于，所述多个静电泄放支路分别包括多个泄放晶体管；
所述泄放晶体管的栅端用于接收所述驱动控制信号，所述泄放晶体管的漏端用于接收所述电源电压信号，所述泄放晶体管的源端用于接收所述地电压信号。
3.如权利要求1所述的电源钳位保护电路，其特征在于，所述静电检测单元包括电阻器和电容器；
所述电阻器的第一端用于接收所述电源电压信号，所述电阻器的第二端与所述电容器的第一端耦接，用于作为所述静电检测单元的输出节点或与所述静电检测单元的输出节点耦接，所述电容器的第二端用于接收所述地电压信号。
4.如权利要求3所述的电源钳位保护电路，其特征在于，所述静电检测单元的时间常数为所述电阻器的电阻值与所述电容器的电容值的乘积。
5.如权利要求4所述的电源钳位保护电路，其特征在于，所述静电检测单元的时间常数小于所述电源电压信号的上电时间且大于静电上电时间。
6.如权利要求1所述的电源钳位保护电路，其特征在于，所述触发单元包括反相器。
7.如权利要求6所述的电源钳位保护电路，其特征在于，所述反相器包括第一型晶体管与第二型晶体管；
所述第一型晶体管的栅端与所述第二型晶体管的栅端耦接，用于作为所述触发单元的输入节点，所述第一型晶体管的源端用于接收所述电源电压信号，所述第一型晶体管的漏端与所述第二型晶体管的漏端耦接，用于作为所述触发单元的输出节点，所述第二型晶体管的源端用于接收所述地电压信号。
8.如权利要求7所述的电源钳位保护电路，其特征在于，所述第一型晶体管为PMOS晶体管，所述第二型晶体管为NMOS晶体管。
9.一种芯片，其特征在于，包括如权利要求1-8任一项所述的电源钳位保护电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311319297.3A CN117081025A (zh) | 2023-10-12 | 2023-10-12 | 电源钳位保护电路和芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311319297.3A CN117081025A (zh) | 2023-10-12 | 2023-10-12 | 电源钳位保护电路和芯片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117081025A true CN117081025A (zh) | 2023-11-17 |
Family
ID=88717305
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311319297.3A Pending CN117081025A (zh) | 2023-10-12 | 2023-10-12 | 电源钳位保护电路和芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117081025A (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060181823A1 (en) * | 2005-02-11 | 2006-08-17 | Miller James W | I/O cell ESD system |
| KR100631957B1 (ko) * | 2005-08-25 | 2006-10-04 | 주식회사 하이닉스반도체 | 정전기 방전 보호 회로 |
| KR100641543B1 (ko) * | 2005-12-28 | 2006-11-01 | 동부일렉트로닉스 주식회사 | Ｅｓｄ 보호 회로 |
| WO2009060190A2 (en) * | 2007-11-06 | 2009-05-14 | University Of Southampton | Configurable electronic device and method |
| CN101932157A (zh) * | 2010-06-24 | 2010-12-29 | 深圳市中庆微科技开发有限公司 | 一种led恒流驱动芯片输入电路 |
| US20110267723A1 (en) * | 2010-05-03 | 2011-11-03 | Stockinger Michael A | Overvoltage protection circuit for an integrated circuit |
| CN202917963U (zh) * | 2012-11-16 | 2013-05-01 | 上海华虹集成电路有限责任公司 | Esd保护网络电路 |
| CN108880212A (zh) * | 2018-06-30 | 2018-11-23 | 唯捷创芯(天津)电子技术股份有限公司 | 一种防浪涌的电源钳位电路、芯片及通信终端 |
| CN114696305A (zh) * | 2020-12-29 | 2022-07-01 | 恩智浦有限公司 | 静电放电esd保护装置 |
-
2023
- 2023-10-12 CN CN202311319297.3A patent/CN117081025A/zh active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060181823A1 (en) * | 2005-02-11 | 2006-08-17 | Miller James W | I/O cell ESD system |
| KR100631957B1 (ko) * | 2005-08-25 | 2006-10-04 | 주식회사 하이닉스반도체 | 정전기 방전 보호 회로 |
| KR100641543B1 (ko) * | 2005-12-28 | 2006-11-01 | 동부일렉트로닉스 주식회사 | Ｅｓｄ 보호 회로 |
| WO2009060190A2 (en) * | 2007-11-06 | 2009-05-14 | University Of Southampton | Configurable electronic device and method |
| US20110267723A1 (en) * | 2010-05-03 | 2011-11-03 | Stockinger Michael A | Overvoltage protection circuit for an integrated circuit |
| CN101932157A (zh) * | 2010-06-24 | 2010-12-29 | 深圳市中庆微科技开发有限公司 | 一种led恒流驱动芯片输入电路 |
| CN202917963U (zh) * | 2012-11-16 | 2013-05-01 | 上海华虹集成电路有限责任公司 | Esd保护网络电路 |
| CN108880212A (zh) * | 2018-06-30 | 2018-11-23 | 唯捷创芯(天津)电子技术股份有限公司 | 一种防浪涌的电源钳位电路、芯片及通信终端 |
| CN114696305A (zh) * | 2020-12-29 | 2022-07-01 | 恩智浦有限公司 | 静电放电esd保护装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10355685B2 (en) | Output circuit | |
| US11749673B2 (en) | ESD protection device | |
| US9425616B2 (en) | RC triggered ESD protection device | |
| EP1673844A1 (en) | Electrostatic discharge protection circuit and method of operation | |
| JP5872714B2 (ja) | 差動入力／出力インタフェースのためのサージ保護 | |
| CN104242282A (zh) | 静电保护电路 | |
| JP7110162B2 (ja) | 保護回路 | |
| KR20150029866A (ko) | 소프트 턴-오프 회로 및 방법 | |
| CN105575960B (zh) | 用于芯片上静电放电保护方案的方法及电路 | |
| US9537306B2 (en) | ESD protection system utilizing gate-floating scheme and control circuit thereof | |
| CN111884632A (zh) | 集成电路系统、缓冲器电路及其方法 | |
| CN109004632B (zh) | 静电放电保护装置 | |
| CN115241857A (zh) | 电源钳位保护电路、芯片及双重钳位保护方法 | |
| CN117081025A (zh) | 电源钳位保护电路和芯片 | |
| CN113629049A (zh) | 静电放电器件及其操作方法 | |
| US20180115156A1 (en) | Semiconductor integrated circuit and semiconductor device including the same | |
| CN117060364B (zh) | 静电钳位电路和芯片 | |
| Nguyen et al. | Novel tiny 1.2 kv sic mosfet gate driver | |
| US7982499B2 (en) | Capacitive node isolation for electrostatic discharge circuit | |
| US20130293993A1 (en) | Output circuits with electrostatic discharge protection | |
| US9979184B2 (en) | Protection circuit for output device | |
| US10930639B2 (en) | ESD protection circuit providing multiple detection signals | |
| KR102007680B1 (ko) | 복수개의 직렬 연결 방식 트랜지스터 스위치의 과전압 방지 회로 | |
| US6785109B1 (en) | Technique for protecting integrated circuit devices against electrostatic discharge damage | |
| US20240106231A1 (en) | Protection circuit and semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |