CN111211673A - 一种esd电源保护钳位电路 - Google Patents

一种esd电源保护钳位电路 Download PDF

Info

Publication number
CN111211673A
CN111211673A CN202010026399.6A CN202010026399A CN111211673A CN 111211673 A CN111211673 A CN 111211673A CN 202010026399 A CN202010026399 A CN 202010026399A CN 111211673 A CN111211673 A CN 111211673A
Authority
CN
China
Prior art keywords
power
esd
power supply
domain
power domain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010026399.6A
Other languages
English (en)
Inventor
马树永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Weixin Technology Shaoxing Co Ltd
Original Assignee
Weixin Technology Shaoxing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Weixin Technology Shaoxing Co Ltd filed Critical Weixin Technology Shaoxing Co Ltd
Priority to CN202010026399.6A priority Critical patent/CN111211673A/zh
Publication of CN111211673A publication Critical patent/CN111211673A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种ESD电源保护钳位电路，包括被保护电源域和设置在被保护电源域的电源端和地端的ESD保护电路，还包括第一电源域；通过第一电源域的电源端和地端的电位提供被保护电源域ESD保护电路的开启或者关闭的驱动信号；本发明钳位电路ESD保护电路开启电压低，开启速度快，具有更短的导通时间实现电流泄放，保护能力高；当电路正常工作时，相对于传统技术，本发明中被保护电源域电源端VDD1和地端VSS1都是直流电位，没有传统RC驱动电路的频率特性，对电源噪声不敏感，ESD保护电路PMOS管或者NMOS管的沟道被彻底关闭，动态功耗相对于传统设计非常低；并且不需要额外的大面积电容器件，因此大大压缩了版图设计面积，降低了芯片成本，提升产品成本优势。

Description

一种ESD电源保护钳位电路
技术领域
本发明涉及ESD电路技术领域，具体而言，为一种ESD电源保护钳位电路。
背景技术
集成电路(芯片)都需要静电保护(ESD)电路设计；目前传统技术中，集成电路的电源的ESD保护，通常由NMOS或者PMOS构成，NMOS的gate(栅极)通常直接接地或者通过保护电阻接地，如图1中1a所示的(GGNMOS)；PMOS的gate(栅极)通常直接接电源或者通过保护电阻接电源，如图1中1b所示的(GRNMOS)；这种连接方式通常开启电压较高，开启速度比较慢，保护能力差，容易造成内部电路失效；因此在这种电路结构里引入耦合电容，如图2所示的(2a所示的GCNMOS，2b所示的GDNMOS)，电容和电阻形成RC延迟电路，在RC时间内电路栅极保持开启放电，RC时间后，电路栅极保持关闭，以解决图1中电路结构的开启电压较高，开启速度比较慢，保护能力差的问题，但需要额外增加耦合电容，通常面积比较大，一方面需要额外的版图面积，增加芯片成本，第二方面具有频率效应的RC电路的存在，在电源固有噪声影响下，芯片正常工作时，造成芯片动态功耗显著增加。
有鉴于此，特提出本发明。
发明内容
针对现有技术中的缺陷，本发明提供一种ESD电源保护钳位电路，以优化开启电压，提升开启速度，降低静态功耗。
为实现上述目的，本发明的技术方案如下：
第一方面，本发明提供了一种ESD电源保护钳位电路，包括被保护电源域和设置在被保护电源域的电源端和地端的ESD保护电路，还包括第一电源域；通过第一电源域的电源端和地端的电位提供被保护电源域ESD保护电路的开启或者关闭的驱动信号。
进一步的，上述的ESD电源保护钳位电路中，所述ESD保护电路包括PMOS管，PMOS管的漏极和源极分别连接被保护电源域的电源端和地端；所述PMOS管的栅极连接所述第一电源域的电源端，所述第一电源域的地端悬空。
进一步的，上述的ESD电源保护钳位电路中，所述ESD保护电路包括NMOS管，NMOS管的漏极和源极分别接被保护电源域的电源端和地端；所述NMOS管的栅极连接所述第一电源域的地端，所述第一电源域的电源端悬空。
进一步的，上述的ESD电源保护钳位电路中，还包括串联在所述PMOS管的栅极与所述第一电源域之间的一级或多级反相器。
进一步的，上述的ESD电源保护钳位电路中，串联入偶数级反相器时，第一级反相器的输入端连接所述第一电源域的电源端，最后一级反相器的输出端连接PMOS管的栅极，中间级反相器串联；反相器的正负电源端分别连接所述被保护电源域的电源端和地端；串联入奇数级反相器时，第一级反相器的输入端连接所述第一电源域的地端，最后一级反相器的输出端连接PMOS管的栅极，中间级反相器串联；反相器的正负电源端分别连接所述被保护电源域的电源端和地端。
进一步的，上述的ESD电源保护钳位电路中，还包括串联在所述NMOS管的栅极与所述第一电源域之间的一级或多级反相器。
进一步的，上述的ESD电源保护钳位电路中，串联入偶数级反相器时，第一级反相器的输入端连接所述第一电源域的地端，最后一级反相器的输出端连接NMOS管的栅极，中间级反相器串联；反相器的正负电源端分别连接所述被保护电源域的电源端和地端；串联入奇数级反相器时，第一级反相器的输入端连接所述第一电源域的电源端，最后一级反相器的输出端连接NMOS管的栅极，中间级反相器串联；反相器的正负电源端分别连接所述被保护电源域的电源端和地端。
进一步的，上述的ESD电源保护钳位电路中，当第一电源域的电位低于被保护电源域时，所述反相器替换为电位转换器。
第二方面，本发明还提供了一种ESD电源保护钳位电路的实现方法，包括：通过不同电源域的电源端和地端的电位提供被保护电源域ESD保护电路的开启或者关闭的驱动信号。
第三方面，本发明还提供了一种包括上述任一实施例中的ESD电源保护钳位电路的设备。
本发明的有益效果体现在：
本发明钳位电路，通过不同电源域的电源和地的电位提供被保护电源域的ESD电路的开启或者关闭的驱动信号，ESD保护电路开启电压低，开启速度快，具有更短的导通时间实现电流泄放，保护能力高；当电路正常工作时，相对于传统技术，本发明中被保护电源域电源端VDD1和地端VSS1都是直流电位，没有传统RC驱动电路的频率特性，对电源噪声不敏感，ESD保护电路PMOS管或者NMOS管的沟道被彻底关闭，动态功耗相对于传统设计非常低；并且不需要额外的大面积电容器件，因此大大压缩了版图设计面积，降低了芯片成本，提升产品成本优势。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍。在所有附图中，类似的元件或部分一般由类似的附图标记标识。附图中，各元件或部分并不一定按照实际的比例绘制。
图1为传统技术中一种ESD保护电路结构示意图；其中1a为NMOS放电管连接示意图，1b为PMOS放电管连接示意图；
图2为传统技术中另一种ESD保护电路结构示意图；其中2a为NMOS放电管连接示意图，2b为PMOS放电管连接示意图；
图3为本发明一种ESD电源保护钳位电路一个具体实施方式的结构示意图，其中3a为PMOS放电管连接示意图，3b为NMOS放电管连接示意图；
图4为本发明ESD电源保护钳位电路另一个具体实施方式的结构示意图，其中4a为PMOS放电管连接示意图，4b为NMOS放电管连接示意图。
具体实施方式
下面将结合附图对本发明技术方案的实施例进行详细的描述。以下实施例仅用于更加清楚地说明本发明的技术方案，因此只作为示例，而不能以此来限制本发明的保护范围。
需要注意的是，除非另有说明，本申请使用的技术术语或者科学术语应当为本发明所属领域技术人员所理解的通常意义。
此外，术语“第一”、“第二”或相同术语的不同标号(如“VDD1”、“VDD2”)仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
实施例1
如图3-4所示，第一方面，本发明提供了一种ESD电源保护钳位电路，包括被保护电源域和设置在被保护电源域的电源端和地端的ESD保护电路，还包括第一电源域；通过第一电源域的电源端和地端的电位提供被保护电源域ESD保护电路的开启或者关闭的驱动信号。
为便于描述，所述第一电源域的电源端和地端用VDD1和VSS1表示，所述被保护电源域的电源端和地端用VDD2和VSS2表示。
对于PMOS管(即PMOS放电管，下同)构成的上述ESD保护电路中，该ESD电源保护钳位电路的所述PMOS管的漏极和源极分别连接被保护电源域的电源端VDD2和地端VSS2；所述PMOS管的栅极连接所述第一电源域的电源端VDD1，所述第一电源域的地端VSS1悬空；如图3a所示。
对于NMOS管构成的述ESD保护电路中，该ESD电源保护钳位电路的所述NMOS管的漏极(drain，简记为D)和源极(source，简记为S)分别接被保护电源域的电源端VDD2和地端VSS2；所述NMOS管的栅极(gate,简记为G)连接所述第一电源域的地端VSS1，所述第一电源域的电源端VDD1悬空；如图3b所示。
当被保护电源域的电源端VDD2测试ESD保护电路时，由于PMOS型和NMOS型ESD保护电路分别对应第一电源域的电源端VDD1和地端VSS1都是悬浮状态，因此ESD保护电路的PMOS管或者NMOS管的沟道都是开启放电的状态，PMOS管或者NMOS管顺利开启放电；即，使得ESD保护电路在较低电压下可以迅速开启，有效保护集成电路。而芯片正常工作时，第一电源域电源端VDD1电位高，地端VSS1电位低，ESD保护电路PMOS管或者NMOS管沟道都被彻底关闭，动态功耗非常低。
因此，本发明钳位电路，通过不同电源域的电源和地的电位提供被保护电源域的ESD电路的开启或者关闭的驱动信号，ESD保护电路开启电压低，开启速度快，具有更短的导通时间实现电流泄放，保护能力高；当电路正常工作时，相对于传统技术，本发明中被保护电源域电源端VDD1和地端VSS1都是直流电位，没有传统RC驱动电路的频率特性，对电源噪声不敏感，ESD保护电路PMOS管或者NMOS管的沟道被彻底关闭，动态功耗相对于传统设计非常低；并且不需要额外的大面积电容器件，因此大大压缩了版图设计面积，降低了芯片成本，提升产品成本优势。
进一步的，上述的ESD电源保护钳位电路中，还包括串联在所述PMOS管的栅极与所述第一电源域之间的一级或多级反相器。其中：
对于PMOS管构成的述ESD保护电路中，由于偶数级反相器串联后，经过反相器的输入信号电平不变，因此串联入偶数级反相器时，VDD1/VSS1的连接关系与图3中3a所示结构类似；第一级反相器U1的输入端连接所述第一电源域的电源端VDD1，最后一级反相器的输出端连接PMOS管的栅极，中间级反相器串联(即上一级反相器输出端接下一级反相器输入端)；反相器的正负电源端均分别连接所述被保护电源域的电源端VDD2和地端VSS2。
串联入奇数级反相器时，第一级反相器U1的输入端连接所述第一电源域的地端VSS1，最后一级反相器的输出端连接PMOS管的栅极，中间级反相器串联(即上一级反相器输出端接下一级反相器输入端)；反相器的正负电源端均分别连接所述被保护电源域的电源端VDD2和地端VSS2。如图4a所示的，为串联接入一级反相器的示意图，反相器U1的输入端连接地端VSS1，输出端连接PMOS管的栅极，且正负电源端分别连接电源端VDD2和地端VSS2。
同理，进一步的，上述的ESD电源保护钳位电路中，NMOS管的栅极与所述第一电源域之间的一级或多级反相器。其中：
对于NMOS管构成的述ESD保护电路中，串联入偶数级反相器时，VDD1/VSS1的连接关系与图3中3b所示结构类似；第一级反相器U1的输入端连接所述第一电源域的地端VSS1，最后一级反相器的输出端连接NMOS管的栅极，中间级反相器串联(即上一级反相器输出端接下一级反相器输入端)；反相器的正负电源端分别连接所述被保护电源域的电源端VDD2和地端VSS2；
串联入奇数级反相器时，第一级反相器U1的输入端连接所述第一电源域的电源端VDD1，最后一级反相器的输出端连接NMOS管的栅极，中间级反相器串联(即上一级反相器输出端接下一级反相器输入端)；反相器的正负电源端均分别连接所述被保护电源域的电源端VDD2和地端VSS2。如图4b所示的，为串联接入一级反相器的示意图，反相器U1的输入端连接电源端VDD1，输出端连接NMOS管的栅极，且正负电源端分别连接电源端VDD2和地端VSS2。
串联接入反相器可以实现对ESD保护电路中放电管栅极控制信号整形的效果，以更快的开启放电；当芯片正常工作时，由于串联接入反相器，也可以更好的控制ESD电路中放电管的沟道关闭，实现更低的动态功耗。
上述实施例中，串联反相器适用于适用于第一电源域的电源端VDD1和被保护电源域电源端VDD2电位相同或者电源端VDD1电位高于电源端VDD2的情况。而当电源端VDD1电位低于电源端VDD2时，进一步的，上述反相器替换为电位转换器。
实施例2
第二方面，本发明还提供了一种ESD电源保护钳位电路的实现方法，包括：通过不同电源域的电源端和地端的电位提供被保护电源域ESD保护电路的开启或者关闭的驱动信号。
本实施例中，不同电源域为区别于被保护电源域的第一电源域，其中根据ESD保护电路中放电管的类型(如PMOS或者NMOS管)设置与第一电源域的电源端和地端的连接关系，继而实现优化开启电压，提升开启速度，降低静态功耗，节约芯片面积，降低芯片成本，从而提升产品竞争力的目的，该实现方法的一个具体实现方式如上述实施例1的阐述；因此该实现方法的原理在此处不再赘述。
实施例3
第三方面，本发明还提供了一种包括上述实施例1中的ESD电源保护钳位电路的设备，如包含本发明ESD电源保护钳位电路的半导体芯片，基于ESD电源保护钳位电路的高保护能力、低功耗以及电路结构，提高半导体芯片性能并降低芯片面积，利于电子产品向微型化发展，适于推广。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围，其均应涵盖在本发明的权利要求和说明书的范围当中。

Claims (10)

1.一种ESD电源保护钳位电路，其特征在于，包括被保护电源域和设置在被保护电源域的电源端和地端的ESD保护电路，还包括第一电源域；通过第一电源域的电源端和地端的电位提供被保护电源域ESD保护电路的开启或者关闭的驱动信号。
2.根据权利要求1所述的ESD电源保护钳位电路，其特征在于，所述ESD保护电路包括PMOS管，PMOS管的漏极和源极分别连接被保护电源域的电源端和地端；所述PMOS管的栅极连接所述第一电源域的电源端，所述第一电源域的地端悬空。
3.根据权利要求1所述的ESD电源保护钳位电路，其特征在于，所述ESD保护电路包括NMOS管，NMOS管的漏极和源极分别接被保护电源域的电源端和地端；所述NMOS管的栅极连接所述第一电源域的地端，所述第一电源域的电源端悬空。
4.根据权利要求2所述的ESD电源保护钳位电路，其特征在于，还包括串联在所述PMOS管的栅极与所述第一电源域之间的一级或多级反相器。
5.根据权利要求4所述的ESD电源保护钳位电路，其特征在于，串联入偶数级反相器时，第一级反相器的输入端连接所述第一电源域的电源端，最后一级反相器的输出端连接PMOS管的栅极，中间级反相器串联；反相器的正负电源端分别连接所述被保护电源域的电源端和地端；串联入奇数级反相器时，第一级反相器的输入端连接所述第一电源域的地端，最后一级反相器的输出端连接PMOS管的栅极，中间级反相器串联；反相器的正负电源端分别连接所述被保护电源域的电源端和地端。
6.根据权利要求3所述的ESD电源保护钳位电路，其特征在于，还包括串联在所述NMOS管的栅极与所述第一电源域之间的一级或多级反相器。
7.根据权利要求6所述的ESD电源保护钳位电路，其特征在于，串联入偶数级反相器时，第一级反相器的输入端连接所述第一电源域的地端，最后一级反相器的输出端连接NMOS管的栅极，中间级反相器串联；反相器的正负电源端分别连接所述被保护电源域的电源端和地端；串联入奇数级反相器时，第一级反相器的输入端连接所述第一电源域的电源端，最后一级反相器的输出端连接NMOS管的栅极，中间级反相器串联；反相器的正负电源端分别连接所述被保护电源域的电源端和地端。
8.根据权利要求4-7任一项所述的ESD电源保护钳位电路，其特征在于，当第一电源域的电位低于被保护电源域时，所述反相器替换为电位转换器。
9.一种ESD电源保护钳位电路的实现方法，其特征在于，包括：通过不同电源域的电源端和地端的电位提供被保护电源域ESD保护电路的开启或者关闭的驱动信号。
10.一种包括权利要求1-7任一项所述ESD电源保护钳位电路的设备。
CN202010026399.6A 2020-01-10 2020-01-10 一种esd电源保护钳位电路 Pending CN111211673A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010026399.6A CN111211673A (zh) 2020-01-10 2020-01-10 一种esd电源保护钳位电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010026399.6A CN111211673A (zh) 2020-01-10 2020-01-10 一种esd电源保护钳位电路

Publications (1)

Publication Number Publication Date
CN111211673A true CN111211673A (zh) 2020-05-29

Family

ID=70790014

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010026399.6A Pending CN111211673A (zh) 2020-01-10 2020-01-10 一种esd电源保护钳位电路

Country Status (1)

Country Link
CN (1) CN111211673A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6927957B1 (en) * 2002-07-18 2005-08-09 Newport Fab, Llc Electrostatic discharge clamp
CN201364900Y (zh) * 2008-12-18 2009-12-16 比亚迪股份有限公司 一种多电源域集成电路的静电放电保护装置
CN102884697A (zh) * 2010-05-03 2013-01-16 飞思卡尔半导体公司 用于集成电路的过电压保护电路
JP2016086490A (ja) * 2014-10-24 2016-05-19 株式会社日立製作所 半導体駆動装置ならびにそれを用いた電力変換装置
CN106229953A (zh) * 2016-08-31 2016-12-14 锐迪科微电子（上海）有限公司 一种静电放电防护电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6927957B1 (en) * 2002-07-18 2005-08-09 Newport Fab, Llc Electrostatic discharge clamp
CN201364900Y (zh) * 2008-12-18 2009-12-16 比亚迪股份有限公司 一种多电源域集成电路的静电放电保护装置
CN102884697A (zh) * 2010-05-03 2013-01-16 飞思卡尔半导体公司 用于集成电路的过电压保护电路
JP2016086490A (ja) * 2014-10-24 2016-05-19 株式会社日立製作所 半導体駆動装置ならびにそれを用いた電力変換装置
CN106229953A (zh) * 2016-08-31 2016-12-14 锐迪科微电子（上海）有限公司 一种静电放电防护电路

Similar Documents

Publication Publication Date Title
US5811992A (en) Dynamic clocked inverter latch with reduced charged leakage and reduced body effect
KR910003597B1 (ko) 데이터출력버퍼회로 및 전위변동 감축방법
US4963766A (en) Low-voltage CMOS output buffer
JP3562725B2 (ja) 出力バッファ回路、および入出力バッファ回路
US7683668B1 (en) Level shifter
US5896045A (en) Static pulsed cross-coupled level shifter and method therefor
EP0608489A2 (en) Low-to-high voltage translator with latch-up immunity
US6040729A (en) Digital output buffer for multiple voltage system
US7671660B2 (en) Single threshold and single conductivity type logic
US4813020A (en) Semiconductor device
US7372314B2 (en) Voltage level conversion circuit
US5546022A (en) Static logic circuit with improved output signal levels
US4689505A (en) High speed bootstrapped CMOS driver
US6864732B2 (en) Flip-flop circuit with reduced power consumption
KR100466581B1 (ko) 레벨변환회로 및 이 레벨변환회로를 갖춘 반도체 집적회로
KR100432941B1 (ko) 절연층상의 실리콘(soi) 도미노 회로 내의 바이폴라 제거 방법 및 장치
US7365569B1 (en) High-speed level shifter
US6518790B2 (en) Semiconductor integrated circuit having circuit for transmitting input signal
US7218145B2 (en) Level conversion circuit
US10536147B1 (en) Level shifter
CN111211673A (zh) 一种esd电源保护钳位电路
JPH11234117A (ja) 多数の供給電圧に対処するプログラマブル・バイアスを有する出力バッファおよびその方法
US5457405A (en) Complementary logic recovered energy circuit
US6144240A (en) Low noise buffer circuit for increasing digital signal transition slew rates
US6618316B2 (en) Pseudo-static single-ended cache cell

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200529

RJ01 Rejection of invention patent application after publication