JP2015095567A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2015095567A
JP2015095567A JP2013234341A JP2013234341A JP2015095567A JP 2015095567 A JP2015095567 A JP 2015095567A JP 2013234341 A JP2013234341 A JP 2013234341A JP 2013234341 A JP2013234341 A JP 2013234341A JP 2015095567 A JP2015095567 A JP 2015095567A
Authority
JP
Japan
Prior art keywords
region
annular
trench
semiconductor substrate
trenches
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013234341A
Other languages
English (en)
Other versions
JP5842896B2 (ja
Inventor
秀史 高谷
Hideshi Takatani
秀史 高谷
克博 朽木
Katsuhiro Kuchiki
克博 朽木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2013234341A priority Critical patent/JP5842896B2/ja
Priority to US14/505,159 priority patent/US9281396B2/en
Publication of JP2015095567A publication Critical patent/JP2015095567A/ja
Application granted granted Critical
Publication of JP5842896B2 publication Critical patent/JP5842896B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827Vertical transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623Buried supplementary region, e.g. buried guard ring
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642Isolation within the component, i.e. internal isolation
    • H01L29/0649Dielectric regions, e.g. SiO2 regions, air gaps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692Surface layout
    • H01L29/0696Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356Disposition, e.g. buried gate electrode
    • H01L29/4236Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】 空乏層の伸展を促進可能であり、熱応力が生じ難いトレンチ構造を提供する。
【解決手段】 半導体基板の表面に複数の環状トレンチが形成されており、各環状トレンチが、複数のゲートトレンチが形成されている領域よりも小さい領域を囲むように環状に伸びており、各環状トレンチが他の環状トレンチから分離されており、各環状トレンチ内に第2絶縁層が配置されており、半導体基板内であって各環状トレンチの底面に接する範囲に環状トレンチに沿って伸びるp型の第4領域が形成されている半導体装置。
【選択図】図2

Description

本明細書が開示する技術は、半導体装置に関する。
特許文献1に開示の半導体装置は、MOSFETと、MOSFETの周囲に形成されている複数の外堀トレンチを有する。各外堀トレンチは、MOSFETが形成されている領域を囲むように環状に伸びている。各外堀トレンチ内には、絶縁層が配置されている。また、各外堀トレンチの底面に接する範囲の半導体層には、p型フローティング領域が形成されている。MOSFETがオフする際には、MOSFETのボディ領域から外周側(外堀トレンチが形成されている領域)に向かって空乏層が伸びる。最も内側の外堀トレンチの下側のp型フローティング領域まで空乏層が伸びると、そのp型フローティングから外周側に向かってさらに空乏層が伸びる。これによって、空乏層が隣のp型フローティング領域まで伸びると、そのp型フローティング領域からさらに外周側に空乏層が伸びる。このように、空乏層は、各p型フローティング領域を経由しながら、MOSFETが形成されている領域の周囲に広く広がる。これによって、半導体装置の耐圧が向上される。
特開2005−116822号公報
特許文献1の外堀トレンチは、MOSFETが形成されている領域の周囲全体を取り囲むように長く伸びている。このため、外堀トレンチに高い熱応力が加わり易いという問題がある。
本明細書が開示する半導体装置は、半導体基板を有する。半導体基板内であってその表面に臨む範囲に、n型の第1領域が形成されている。半導体基板内であって前記表面に臨む範囲及び第1領域の下側の範囲に、第1領域に接しているp型の第2領域が形成されている。半導体基板内であって第2領域の下側の範囲に、第2領域に接しており、第2領域によって第1領域から分離されているn型の第3領域が形成されている。半導体基板の前記表面に、第1領域及び第2領域を貫通して第3領域に達する複数のゲートトレンチが形成されている。ゲートトレンチ内に、第1絶縁層、及び、第1絶縁層を介して第2領域に対向しているゲート電極が配置されている。半導体基板の前記表面であって、前記複数のゲートトレンチが形成されているゲートトレンチ領域と半導体基板の端面との間の外周領域に、第2領域を貫通して第3領域に達する複数の環状トレンチが形成されている。各環状トレンチが、半導体基板を前記表面側から見たときに、ゲートトレンチ領域よりも小さい領域を囲むように環状に伸びている。各環状トレンチが、他の環状トレンチから分離されている。各環状トレンチ内に第2絶縁層が配置されている。半導体基板内であって各環状トレンチの底面に接する範囲に、環状トレンチに沿って伸びるp型の第4領域が形成されている。
この半導体装置では、外周領域に複数の環状トレンチが形成されており、各環状トレンチの底面に接する範囲にp型の第4領域が形成されている。各第4領域は、第1領域、第2領域、第3領域、及び、ゲートトレンチを有するMOS構造がオフしているときに、MOS構造から外周領域への空乏層の伸展を促進する。これによって、半導体装置の耐圧が向上される。また、各環状トレンチは、複数のゲートトレンチが形成されているゲートトレンチ領域よりも小さい領域を囲むように伸びている。また、各環状トレンチは、他の環状トレンチから分離されている。このように、各環状トレンチは細かく分断されているので、半導体装置が温度上昇した場合でも、各環状トレンチで生じる熱応力が抑制される。
また、特許文献1に開示の半導体装置においては、p型フローティング領域は、外堀トレンチを形成した後に外堀トレンチの底面にp型不純物を注入し、その後、注入したp型不純物を半導体層内に拡散させることで形成される。しかしながら、半導体の材料や、その他の製造工程の各種条件によっては、p型不純物の拡散距離が短くなり、各p型フローティング領域の幅が小さくなる場合がある。このような場合、複数のp型フローティング領域の間に十分に空乏層を伸展させるためには、p型フローティング領域の間の間隔を狭くする必要がある。すなわち、外堀トレンチの間の間隔を狭くする必要がある。しかしながら、製造工程の精度の問題等により外堀トレンチ間の間隔を狭くすることには限界がある。
したがって、本明細書が開示する半導体装置においては、半導体基板を前記表面側から見たときに、環状トレンチが、半導体基板の端面に沿う第1方向に沿って複数個配列されているとともに、ゲートトレンチ領域から半導体基板の端面に向かう第2方向に沿って複数個配列されていることが好ましい。また、前記複数の環状トレンチが、第2方向に沿って配列されている複数の環状トレンチを有する第1グループと、第2方向に沿って配列されており、第1グループに対して第1方向に隣接する複数の環状トレンチを有する第2グループと、第2方向に沿って配列されており、第2グループに対して第1方向に隣接する複数の環状トレンチを有する第3グループと、第2方向に沿って配列されており、第3グループに対して第1方向に隣接する複数の環状トレンチを有する第4グループを有することが好ましい。さらに、第2グループ及び第4グループの各環状トレンチが、第1グループ及び第3グループの隣接する環状トレンチに対して、第2方向にシフトしていることが好ましい。
このような構成によれば、環状トレンチの間の間隔が広くても、外周領域に広く空乏層を伸展させることができる。これは、以下の理由によるものと考えられる。例として、図16に示すように、第2グループ220及び第4グループ240が第1グループ210及び第3グループ230よりも端面290側にシフトしている場合を考える。この場合、複数のゲートトレンチ260を有するゲートトレンチ領域262(すなわち、MOS構造を有する領域)から伸展する空乏層は、最初に、第1グループ210と第3グループ230のうちの最もゲートトレンチ領域262側に位置する環状トレンチ211、231に到達する。すると、環状トレンチ211、231の下側の第4領域(p型領域)からその周囲に空乏層が伸びる。このとき、環状トレンチ211と環状トレンチ231が第2方向に間隔を開けて配置されているため、点線240に示すように、空乏層は、その界面が半導体基板の端面290に沿うようにして伸びる。点線240のように空乏層が伸びると、空乏層は第2グループ220及び第4グループ240の環状トレンチ221、241に達する。このため、環状トレンチ221、241の下側の第4領域からその周囲に空乏層が伸び、図16の点線242に示す位置まで空乏層が広がる。点線242まで広がった空乏層は、第1グループ210及び第3グループ230内の環状トレンチ212、232に到達し、そこからさらにその周囲に空乏層が伸びる。これにより、空乏層は、第2グループ220及び第4グループ240内の環状トレンチ222、242に到達し、そこからさらにその周囲に空乏層が伸びる。このようにして、空乏層は、点線248に示す位置まで広がる。このように、第2グループ220及び第4グループ240がシフトしていることにより、空乏層が広がり易くなる。例えば、第2グループ220及び第4グループ240の環状トレンチ221、241から伸びる空乏層の幅LAが、各環状トレンチの第1方向における間隔LBより短くても、空乏層は第1グループ210及び第3グループ230内の環状トレンチ212、232に到達することができる。このため、環状トレンチの間隔LBが広くても、空乏層を十分に伸展させることができる。
また、上述した半導体装置は、半導体基板を前記表面側から見たときに、少なくとも1つの環状トレンチが、第1方向に沿って伸びる辺と第2方向に沿って伸びる辺を有する矩形に形成されており、かつ、第1方向に伸びる辺に沿って、前記矩形より外側に突出する突出部を有していてもよい。
このような構成によれば、突出部によって、突出部が伸びる方向(すなわち、第2方向)における空乏層の伸びを促進することができる。
上述した突出部を有する半導体装置は、前記突出部の延長線が、その突出部を有する環状トレンチに対して突出部側で隣接する他の環状トレンチと交差しないことが好ましい。
このような構成によれば、環状トレンチが存在しない領域に向かって空乏層が伸びやすくなる。
上述した半導体装置は、半導体基板を前記表面側から見たときに、少なくとも1つの環状トレンチが、第1方向に沿って伸びる辺と第2方向に伸びる辺を有する矩形に形成されていてもよい。この場合、第1方向に沿って伸びる辺が、第2方向に沿って伸びる辺より長くてもよい。また、前記少なくとも1つの環状トレンチの底面に接する第4領域が、半導体基板を前記表面側から見たときに、第1方向に沿って伸びる辺に沿って、前記矩形より外側に突出する凸部を有してもよい。
このような構成によれば、凸部によって、凸部が伸びる方向(すなわち、第1方向)における空乏層の伸びを促進することができる。
半導体装置10の上面図。 図1の範囲IIの拡大図(ソース電極36、絶縁層34d、52の図示を省略した図)。 図2のIII−III線における縦断面図。 図1の範囲IVの拡大図(ソース電極36、絶縁層34d、52の図示を省略した図)。 図4のV−V線における縦断面図。 従来の半導体装置の外周領域50cの拡大図。 図1の範囲IIにおける空乏層の伸展についての説明図。 図1の範囲IVにおける空乏層の伸展についての説明図。 実施例2の半導体装置の図2に対応する拡大図。 実施例2の半導体装置の図4に対応する拡大図。 実施例3の半導体装置の図2に対応する拡大図。 実施例3の半導体装置の図4に対応する拡大図。 実施例4の半導体装置の図2に対応する拡大図。 実施例4の半導体装置の図4に対応する拡大図。 参考例の半導体装置の図4に対応する拡大図。 本明細書の一例に係る半導体装置の上面図。
図1に示すように、実施例1に係る半導体装置10はSiCからなる半導体基板12を有している。半導体基板12は、MOSFET領域20と、外周領域50を有している。MOSFET領域20には、MOSFETが形成されている。なお、図1では、図の見易さを考慮して、MOSFET領域20内にゲートトレンチ34のみを図示している。また、図1では、外周領域50内の詳細についての図示を省略している。外周領域50は、MOSFET領域20と半導体基板12の端面12aとの間の領域である。なお、以下に説明する各図において、X方向は、半導体基板12の上面を平面視したときに各ゲートトレンチ34が伸びる方向(ゲートトレンチ34の長手方向)を示しており、Y方向は、半導体基板12の上面を平面視したときの各ゲートトレンチ34の幅方向(すなわち、X方向に対して直交する方向)を示しており、Z方向は、半導体基板12の厚み方向(X方向及びY方向に対して直交する方向)を示している。
図2〜5に示すように、MOSFET領域20内には、ソース領域22、ボディコンタクト領域24、ボディ領域26、ドリフト領域28、ドレイン領域30、p型フローティング領域32、ゲートトレンチ34、ソース電極36、ドレイン電極38が形成されている。
ソース領域22は、MOSFET領域20内に複数個形成されている。ソース領域22は、高濃度にn型不純物を含むn型領域である。ソース領域22は、半導体基板12の上面に露出する範囲に形成されている。
ボディコンタクト領域24は、高濃度にp型不純物を含むp型領域である。ボディコンタクト領域24は、ソース領域22が形成されていない位置において半導体基板12の上面に露出するように形成されている。
ボディ領域26は、低濃度にp型不純物を含むp型領域である。ボディ領域26のp型不純物濃度は、ボディコンタクト領域24のp型不純物濃度よりも低い。ボディ領域26は、ソース領域22及びボディコンタクト領域24の下側に形成されており、これらの領域に接している。
ドリフト領域28は、低濃度にn型不純物を含むn型領域である。ドリフト領域28のn型不純物濃度は、ソース領域22のn型不純物濃度よりも低い。ドリフト領域28は、ボディ領域26の下側に形成されている。ドリフト領域28は、ボディ領域26に接しており、ボディ領域26によってソース領域22から分離されている。
ドレイン領域30は、高濃度にn型不純物を含むn型領域である。ドレイン領域30のn型不純物濃度は、ドリフト領域28のn型不純物濃度よりも高い。ドレイン領域30は、ドリフト領域28の下側に形成されている。ドレイン領域30は、ドリフト領域28に接しており、ドリフト領域28によってボディ領域26から分離されている。ドレイン領域30は、半導体基板12の下面に露出する範囲に形成されている。
ゲートトレンチ34は、MOSFET領域20内に複数個形成されている。ゲートトレンチ34は、半導体基板12の上面に形成された溝である。各ゲートトレンチ34は、ソース領域22とボディ領域26を貫通し、ドリフト領域28に達するように形成されている。ゲートトレンチ34は、X方向に沿って互いに平行に伸びている。各ゲートトレンチ34内には、ボトム絶縁層34aと、ゲート絶縁膜34bと、ゲート電極34cが形成されている。ボトム絶縁層34aは、ゲートトレンチ34の底部に形成された厚い絶縁層である。ボトム絶縁層34aの上側のゲートトレンチ34の側面は、ゲート絶縁膜34bによって覆われている。ボトム絶縁層34aの上側のゲートトレンチ34内には、ゲート電極34cが形成されている。ゲート電極34cは、ゲート絶縁膜34bを介して、ソース領域22、ボディ領域26及びドリフト領域28と対向している。ゲート電極34cは、ゲート絶縁膜34b及びボトム絶縁層34aによって、半導体基板12から絶縁されている。ゲート電極34cの上面は、絶縁層34dによって覆われている。
p型フローティング領域32は、半導体基板12内であって、各ゲートトレンチ34の底面に接する範囲に形成されている。p型フローティング領域32の周囲は、ドリフト領域28に囲まれている。各p型フローティング領域32は、ドリフト領域28によって、互いに分離されている。
ソース電極36は、半導体基板12の上面に形成されている。ソース電極36は、ソース領域22及びボディコンタクト領域24と導通している。
ドレイン電極38は、半導体基板12の下面に形成されている。ドレイン電極38は、ドレイン領域30と導通している。
図2〜5に示すように、上述したボディ領域26、ドリフト領域28及びドレイン領域30は、外周領域50まで広がっている。図3、5に示すように、半導体基板12の上面のうちの端面12a近傍には、段差部14が形成されている。ボディ領域26は、段差部14の端面まで伸びている。ドリフト領域28とドレイン領域30は、半導体基板12の端面12aまで伸びている。外周領域50においても、ボディ領域26、ドリフト領域28及びドレイン領域30が、この順で積層されている。また、ドレイン電極38は、外周領域50を含む半導体基板12の下面全体に形成されている。また、外周領域50内の半導体基板12の上面は、絶縁層52によって覆われている。
外周領域50内の半導体基板12の上面には、複数の環状トレンチ54が形成されている。各環状トレンチ54は、ボディ領域26を貫通して、ドリフト領域28に達するように形成されている。各環状トレンチ54は、半導体基板12を上側から見たときに、X方向に沿って伸びる辺とY方向に伸びる辺を有する矩形となるように形成されている。環状トレンチ54内には、絶縁層53が充填されている。また、半導体基板12内であって、環状トレンチ54の底面に接する範囲には、p型フローティング領域56が形成されている。p型フローティング領域56は、環状トレンチ54の底面全体を覆うように、環状トレンチ54に沿って形成されている。このため、p型フローティング領域56は、半導体基板12を上側からみたときに、環状トレンチ54と重なる環状の矩形となるように形成されている。各p型フローティング領域56は、ドリフト領域28によって互いに分離されている。
図2は、MOSFET領域20に対してY方向に隣接する第1外周領域50aにおける環状トレンチ54の配置を示している。第1外周領域50aにおいては、X方向が半導体基板12の端面12aに沿う方向であり、Y方向がMOSFET領域20(すなわち、ゲートトレンチ領域)から半導体基板12の端面12aに向かう方向である。図2に示すように、第1外周領域50aでは、環状トレンチ54が、X方向及びY方向に複数個配列されている。以下では、第1外周領域50a内においてY方向に並んでいる複数の環状トレンチ54を、グループと呼ぶ。図2には、環状トレンチ54のグループ61〜67が示されている。各グループ61〜67が、2つの環状トレンチ54を有している。グループ61、63、65、67のY方向の位置は略一致している。すなわち、グループ61、63、65、67のうちのMOSFET領域20側の環状トレンチ54のY方向の位置が互いに略一致しており、これらのグループのうちの端面12a側の環状トレンチ54のY方向の位置が互いに略一致している。また、グループ62、64、66のY方向の位置は略一致している。すなわち、グループ62、64、66のうちのMOSFET領域20側の環状トレンチ54のY方向の位置が互いに略一致しており、これらのグループのうちの端面12a側の環状トレンチ54のY方向の位置が互いに略一致している。また、グループ62、64、66の位置は、グループ61、63、65、67に対してY方向(端面12a側)にシフトしている。すなわち、グループ62、64、66のうちのMOSFET領域20側の環状トレンチは、グループ61、63、65、67のうちのMOSFET領域20側の環状トレンチ54に対して、距離L1だけY方向(端面12a側)にシフトしている。また、グループ62、64、66のうちの端面12a側の環状トレンチは、グループ61、63、65、67のうちの端面12a側の環状トレンチ54に対して、距離L2だけY方向(端面12a側)にシフトしている。換言すれば、第1外周領域50a内においては、複数の環状トレンチ54が千鳥状に配置されている。なお、実施例1においては、距離L1が距離L2と等しいが、距離L1が距離L2と異なっていてもよい。
図4は、MOSFET領域20に対してX方向に隣接する第2外周領域50bにおける環状トレンチ54の配置を示している。第2外周領域50bにおいては、Y方向が半導体基板12の端面12aに沿う方向であり、X方向がMOSFET領域20(すなわち、ゲートトレンチ領域)から半導体基板12の端面12aに向かう方向である。図4に示すように、第2外周領域50bでは、環状トレンチ54が、X方向及びY方向に複数個配列されている。以下では、第2外周領域50b内においてX方向に並んでいる複数の環状トレンチ54を、グループと呼ぶ。図4には、環状トレンチ54のグループ71〜75が示されている。各グループ71〜75はが、2つの環状トレンチ54を有している。グループ71、73、75のX方向の位置は略一致している。すなわち、グループ71、73、75のうちのMOSFET領域20側の環状トレンチ54のX方向の位置が互いに略一致しており、これらのグループのうちの端面12a側の環状トレンチ54のX方向の位置が互いに略一致している。また、グループ72、74のX方向の位置は略一致している。すなわち、グループ72、74のうちのMOSFET領域20側の環状トレンチ54のX方向の位置が互いに略一致しており、これらのグループのうちの端面12a側の環状トレンチ54のX方向の位置が互いに略一致している。また、グループ72、74の位置は、グループ71、73、75に対してX方向(端面12a側)にシフトしている。すなわち、グループ72、74のうちのMOSFET領域20側の環状トレンチ54は、グループ71、73、75のうちのMOSFET領域20側の環状トレンチ54に対して、距離L3だけX方向(端面12a側)にシフトしている。また、グループ72、74のうちの端面12a側の環状トレンチ54は、グループ71、73、75のうちの端面12a側の環状トレンチ54に対して、距離L4だけX方向(端面12a側)にシフトしている。換言すれば、第2外周領域50b内においては、複数の環状トレンチ54が千鳥状に配置されている。なお、実施例1においては、距離L3が距離L4と等しいが、距離L3が距離L4と異なっていてもよい。
次に、半導体装置10の動作について説明する。半導体装置10を動作させる際には、ドレイン電極38とソース電極36の間にドレイン電極38がプラスとなる電圧が印加される。さらに、ゲート電極34cに対してゲートオン電圧が印加されることで、MOSFET領域20内のMOSFETがオンする。すなわち、ゲート電極34cに対向している位置のボディ領域26にチャネルが形成され、ソース電極36から、ソース領域22、チャネル、ドリフト領域28、ドレイン領域30を経由して、ドレイン電極38に向かって電流が流れる。ゲート電極34cへのゲートオン電圧の印加を停止すると、チャネルが消失し、MOSFETがオフする。MOSFETがオフすると、ボディ領域26とドリフト領域28の境界部のpn接合からドリフト領域28内に空乏層が広がる。空乏層がMOSFET領域20内のp型フローティング領域32に到達すると、p型フローティング領域32からドリフト領域28内にも空乏層が広がる。これによって、2つのp型フローティング領域32の間のドリフト領域28が効果的に空乏化される。このため、MOSFET領域20内における電界集中が抑制される。これによって、MOSFET領域20内における高い耐圧が実現される。
また、上述したpn接合から伸びる空乏層は、図3の矢印82及び図5の矢印92に示すように、最もMOSFET領域20側に位置する環状トレンチ54の下側のp型フローティング領域56にも到達する。すると、それらのp型フローティング領域56からドリフト領域28内に空乏層が広がり、空乏層が隣のp型フローティング領域56に到達する。外周領域50内における空乏層の広がり方については後に詳述するが、p型フローティング領域56から他の隣接するp型フローティング領域56に順次空乏層が伸展していくことで、外周領域50内にも広く空乏層が伸展する。これによって、外周領域50においても、高い耐圧が実現される。
図2、4の点線80a、80bは、MOSFET領域20から外周領域50のドリフト領域28に伸びる空乏層の端部の位置を示している。すなわち、点線80a、80bよりもMOSFET領域20側のドリフト領域28には、空乏層が広がることを意味する。点線80a、80bは、シミュレーションにより得られた結果を示している。また、図6は、従来の構造の外周領域50c(すなわち、半導体基板12の端面12aと平行に伸びる複数のトレンチ154が形成されている外周領域)における空乏層の伸展距離についてのシミュレーションの結果を示している。図6の点線80cが、空乏層の端部の位置を示している。なお、図6の半導体装置においては、各トレンチ154の断面構造は実施例1に係るものと同様であり、各トレンチ154の底面に沿ってp型フローティング領域が形成されている。また、図2、4、6のいずれのシミュレーションでも、MOSFETに印加される電圧は同一とした。また、図2、4における環状トレンチ54間の距離L5は、図6におけるトレンチ154間の距離L6と等しい。図2、4に示すように、実施例1の半導体装置10では、空乏層が、MOSFET領域20から環状トレンチ54群が形成されている領域を超えて段差部14の近傍にまで広がる。これに対し、従来の構造では、空乏層の広がりが2つのトレンチ154の間で停止してしまい、外側のトレンチ154bに空乏層が到達しない。このため、空乏層の端部が、点線80cに示すように、トレンチ154aとトレンチ154bの間に位置している。このような構成では、外周領域50cにおいて十分な耐圧を得ることは困難である。図2、4と図6を比較することで明らかなように、実施例1の外周領域50では、空乏層が十分に伸展するので、高い耐圧を得ることができる。
実施例1の外周領域50で高い耐圧が得られる理由は、以下の通りであると考えられる。上述したように、第1外周領域50aにおいては、図3の矢印82に示すように、MOSFET領域20内のpn接合から伸展した空乏層は、最もMOSFET領域20側の環状トレンチ54に到達する。すると、それらの環状トレンチ54の下側のp型フローティング領域56から第1外周領域50aのドリフト領域28内に空乏層が広がる。図7は、第1外周領域50aにおける空乏層の伸展の様子を示す説明図である。最初に、空乏層は、グループ61、63、65、67のMOSFET領域20側の環状トレンチ54に到達する。図7に示すように、外周領域50aでは、最もMOSFET領域20側の環状トレンチ54がX方向に間隔を開けて複数個配置されているため、これらの環状トレンチ54の下側のp型フローティング領域56からは、図7の矢印84及び点線85に示すように、空乏層がY方向に略均等に伸展する。点線85に示すように伸展した空乏層は、グループ62、64、66のMOSFET領域20側の環状トレンチ54に到達する。このため、これらの環状トレンチ54の下側のp型フローティング領域56からドリフト領域28内に空乏層が広がる。これらの環状トレンチ54も、X方向に間隔を開けて配置されているので、これらの環状トレンチ54の下側のp型フローティング領域56からは、図7の矢印86及び点線87に示すように、空乏層がY方向に略均等に伸展する。点線87に示すように伸展した空乏層は、グループ61、63、65、67の端面12a側の環状トレンチ54に到達する。このため、これらの環状トレンチ54の下側のp型フローティング領域56からドリフト領域28内に空乏層が広がる。すなわち、図7の矢印88及び点線89に示すように、空乏層がY方向に略均等に伸展する。点線89に示すように伸展した空乏層は、グループ62、64、66の端面12a側の環状トレンチ54に到達する。このため、これらの環状トレンチ54の下側のp型フローティング領域56からドリフト領域28内に空乏層が広がる。すなわち、図7の矢印90及び点線80aに示すように、空乏層がY方向に略均等に伸展する。したがって、外周領域50aでは、点線80aに示す位置まで空乏層が広がる。
また、第2外周領域50bにおいては、図5の矢印92に示すように、MOSFET領域20内のpn接合から伸展した空乏層は、最もMOSFET領域20側の環状トレンチ54に到達する。すると、それらの環状トレンチ54の下側のp型フローティング領域56から第2外周領域50bのドリフト領域28内に空乏層が広がる。図8は、第2外周領域50bにおける空乏層の伸展の様子を示す説明図である。最初に、空乏層は、グループ71、73、75のMOSFET領域20側の環状トレンチ54に到達する。図8に示すように、外周領域50aでは、最もMOSFET領域20側の環状トレンチ54がY方向に間隔を開けて複数個配置されているため、これらの環状トレンチ54の下側のp型フローティング領域56からは、図8の矢印93及び点線94に示すように、空乏層がX方向に略均等に伸展する。点線94に示すように伸展した空乏層は、グループ72、74のMOSFET領域20側の環状トレンチ54に到達する。このため、これらの環状トレンチ54の下側のp型フローティング領域56からドリフト領域28内に空乏層が広がる。これらの環状トレンチ54も、Y方向に間隔を開けて配置されているので、これらの環状トレンチ54の下側のp型フローティング領域56からは、図8の矢印95及び点線96に示すように、空乏層がX方向に略均等に伸展する。点線96に示すように伸展した空乏層は、グループ71、73、75の端面12a側の環状トレンチ54に到達する。このため、これらの環状トレンチ54の下側のp型フローティング領域56からドリフト領域28内に空乏層が広がる。すなわち、図8の矢印97及び点線98に示すように、空乏層がX方向に略均等に伸展する。点線98に示すように伸展した空乏層は、グループ72、74の端面12a側の環状トレンチ54に到達する。このため、これらの環状トレンチ54の下側のp型フローティング領域56からドリフト領域28内に空乏層が広がる。すなわち、図8の矢印99及び点線80bに示すように、空乏層がX方向に略均等に伸展する。したがって、第2外周領域50bでは、点線80bに示す位置まで空乏層が広がる。
以上に説明したように、実施例1の半導体装置10では、環状トレンチ54間の間隔が広くても外周領域50内に空乏層を十分に伸展させることが可能である。このため、半導体装置10は、容易に製造可能であるとともに、高い耐圧を有する。
なお、第1外周領域50aにおいては、X方向に隣接する環状トレンチ54間の間隔L7(図2参照)も広くなっている。しかしながら、間隔L7により示される部分に対しては、空乏層が両側のp型フローティング領域56から伸展する。このため、間隔L7が広くても、間隔L7により示される部分は空乏化される。また、第2外周領域50bにおいては、Y方向に隣接する環状トレンチ54間の間隔L8(図4参照)も広くなっている。しかしながら、間隔L8に示される部分に対しては、空乏層が両側のp型フローティング領域56から伸展する。このため、間隔L8が広くても、間隔L8により示される部分は空乏化される。
また、環状トレンチ54に囲まれた領域55(図2、4参照)は、p型フローティング領域56によっても囲まれている。このため、領域55内にはほとんど電位差が生じない。このため、領域55内のドリフト領域28は必ずしも空乏化される必要はない。領域55内のドリフト領域28が空乏化されなくても、耐圧に影響はない。
また、実施例1の構成によれば、各環状トレンチのサイズが小さい。このため、半導体装置が温度上昇等した場合でも、環状トレンチに生じる熱応力が小さい。このため、この半導体装置は、信頼性が高い。
実施例2の半導体装置では、図9に示すように、第1外周領域50a内の一部の環状トレンチ54aが、X方向に伸びる辺にそって矩形から外側に突出する突出部57aを有している。突出部57aは、隣接する環状トレンチ54に向かって伸びている。このため、その隣接する環状トレンチ54と突出部57aの間の間隔L9が狭くなっている。なお、p型フローティング領域56は環状トレンチ54に沿って形成されているので、突出部57aを構成するトレンチの下側にもp型フローティング領域56が形成されている。
このような構成によれば、突出部57aの下側のp型フローティング領域56によって、環状トレンチ54aからX方向に空乏層が伸びることが促進される。これによって、間隔L9によって示される部分により確実に空乏層を伸展させることが可能となる。また、突出部57aによって間隔L9が狭くなっているものの、このように間隔が狭くなっている箇所が局所的であれば、比較的高い精度でトレンチの加工が可能である。このため、突出部57aを設けても、加工精度の問題は生じない。
また、実施例2の半導体装置では、図10に示すように、第2外周領域50b内の一部の環状トレンチ54bが、Y方向に伸びる辺にそって矩形から外側に突出する突出部57bを有している。突出部57bを構成するトレンチの下側にはp型フローティング領域56が形成されている。このような構成によって、間隔L10によって示される部分により確実に空乏層を伸展させることが可能となる。
実施例3の半導体装置では、図11に示すように、第1外周領域50a内において、環状トレンチ54aの突出部57aが、隣接するグループの2つの環状トレンチ54c、54dの間の領域に向かって伸びている。すなわち、突出部57aの延長線は、隣接する環状トレンチ54cと交差しない。環状トレンチ54a、54c、54dに囲まれた領域は、何れの環状トレンチ54からも離れているため、空乏層が伸展し難い領域である。突出部57aがこのような領域に向かって伸びているので、実施例3の構成によれば第1外周領域50a内により確実に空乏層を伸展させることができる。
また、実施例3の半導体装置では、図12に示すように、第2外周領域50b内において、環状トレンチ54bの突出部57bが、隣接するグループの2つの環状トレンチ54e、54fの間の領域に向かって伸びている。このように、空乏層が伸展し難い領域に向かって突出部57bが伸びているので、実施例3の構成によれば第2外周領域50b内により確実に空乏層を伸展させることができる。
実施例4の半導体装置では、図13に示すように、第1外周領域50a内の環状トレンチ54が、半導体基板12を上面側から見たときに、X方向に長い長方形の形状を有している。また、この半導体装置では、図13において点線で示すように、p型フローティング領域56が環状トレンチ54の矩形よりも外側にX方向に向かって部分的に突出している。p型フローティング領域56は、環状トレンチ54の角部においてX方向に突出している。このように突出するp型フローティング領域56は、環状トレンチ54の底面にp型不純物を注入する際に、その注入方向をX方向(長方形の長辺方向)に沿って傾斜させて形成されたものである。このように、トレンチの底面に対して斜めに不純物注入を行うことで、環状トレンチ54からX方向に部分的に突出するp型フローティング領域56を形成することができる。このように、X方向に突出するp型フローティング領域56を設けることで、X方向における空乏層の伸展をより促進することができる。
また、実施例4の半導体装置では、図14に示すように、第2外周領域50b内の環状トレンチ54が、半導体基板12を上面側から見たときに、Y方向に長い長方形の形状を有している。また、図14において点線で示すように、p型フローティング領域56が環状トレンチ54の矩形よりも外側にY方向に向かって部分的に突出している。このように突出するp型フローティング領域56は、トレンチに対する斜め不純物注入により設けることができる。Y方向に突出するp型フローティング領域56を設けることで、Y方向における空乏層の伸展をより促進することができる。
なお、実施例1〜4の構成は、半導体基板の材料にかかわらず採用することができるが、SiCやダイヤモンド等、不純物の拡散距離が短い材料を用いる場合に特に有用である。その理由について、以下に説明する。一般に、外周領域のp型フローティング領域は、以下のようにして形成される。まず、外周領域の半導体基板の上面にトレンチを形成する。次に、トレンチの底面にp型不純物を注入する。次に、注入されたp型不純物を、熱処理等によって半導体層内に拡散させる。これによって、p型フローティング領域が形成される。SiCやダイヤモンドを用いると、注入されたp型不純物が半導体基板の横方向にあまり拡散しない。このため、p型フローティング領域間の間隔(すなわち、トレンチ間の間隔)を狭くしなければ、例えば図6に示されているように、外周領域に空乏層を十分に伸展させることができない。一方で、製造工程の加工精度の問題により、トレンチ間の間隔を狭くすることには限界がある。実施例1〜4の構成によれば、環状トレンチ54間の間隔が広くても外周領域50内に空乏層を十分に伸展させることが可能であるため、このような問題を解決することができる。
なお、図2、4の距離L11は、環状トレンチ54から伸びる空乏層が他の環状トレンチに到達するために必要な距離である。したがって、実施例1〜4においては、距離L11は、空乏層が伸展する距離よりも短く設定されていることが好ましい。空乏層が伸展する距離Wは、以下の数式によって表すことができる。
W=([2ε/q][Na+Nd/NaNd]Vbi)-1/2
ここで、Naはドナー濃度であり、Ndはアクセプタ濃度であり、Vbiは内蔵電位である。したがって、上述した距離L11は、L11<Wとなるように設定されていることが好ましい。
なお、上述した実施例1〜4においては、半導体基板12を上面側から見たときに、各環状トレンチ54が矩形であった。しかしながら、各環状トレンチ54が、半導体基板12を上面側から見たときに、円形や楕円形、長円形等、他の形状となるように形成されていてもよい。また、上述した実施例1〜4においては、環状トレンチ54の内側の領域55が絶縁層により埋められていてもよい。すなわち、図15に示すように、矩形の領域全体がトレンチであり、そのトレンチ内に絶縁層が充填されていてもよい。その絶縁層(すなわち、トレンチ)の底面全体を覆うようにp型フローティング領域を形成することができる。このような構成でも、外周領域50に空乏層を効果的に伸展させることができる。
また、上述した実施例では、外周領域のトレンチ内全体に絶縁層が充填されていたが、一部のトレンチが絶縁層内に埋め込まれた電極等を有していてもよい。
また、上述した実施例では、各グループが2つの環状トレンチを有していたが、各グループが有する環状トレンチは3つ以上であってもよい。また、各グループが有する環状トレンチの数が異なっていてもよい。
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
10:半導体装置
12:半導体基板
20:MOSFET領域
22:ソース領域
24:ボディコンタクト領域
26:ボディ領域
28:ドリフト領域
30:ドレイン領域
32:p型フローティング領域
34:ゲートトレンチ
34a:ボトム絶縁層
34b:ゲート絶縁膜
34c:ゲート電極
36:ソース電極
38:ドレイン電極
50:外周領域
53:絶縁層
54:環状トレンチ
56:p型フローティング領域

Claims (5)

  1. 半導体装置であって、
    半導体基板を有しており、
    半導体基板内であってその表面に臨む範囲に、n型の第1領域が形成されており、
    半導体基板内であって前記表面に臨む範囲及び第1領域の下側の範囲に、第1領域に接しているp型の第2領域が形成されており、
    半導体基板内であって第2領域の下側の範囲に、第2領域に接しており、第2領域によって第1領域から分離されているn型の第3領域が形成されており、
    半導体基板の前記表面に、第1領域及び第2領域を貫通して第3領域に達する複数のゲートトレンチが形成されており、
    ゲートトレンチ内に、第1絶縁層、及び、第1絶縁層を介して第2領域に対向しているゲート電極が配置されており、
    半導体基板の前記表面であって、前記複数のゲートトレンチが形成されているゲートトレンチ領域と半導体基板の端面との間の外周領域に、第2領域を貫通して第3領域に達する複数の環状トレンチが形成されており、
    各環状トレンチが、半導体基板を前記表面側から見たときに、ゲートトレンチ領域よりも小さい領域を囲むように環状に伸びており、
    各環状トレンチが、他の環状トレンチから分離されており、
    各環状トレンチ内に第2絶縁層が配置されており、
    半導体基板内であって各環状トレンチの底面に接する範囲に、環状トレンチに沿って伸びるp型の第4領域が形成されている、
    半導体装置。
  2. 半導体基板を前記表面側から見たときに、環状トレンチが、半導体基板の端面に沿う第1方向に沿って複数個配列されているとともに、ゲートトレンチ領域から半導体基板の端面に向かう第2方向に沿って複数個配列されており、
    前記複数の環状トレンチが、第2方向に沿って配列されている複数の環状トレンチを有する第1グループと、第2方向に沿って配列されており、第1グループに対して第1方向に隣接する複数の環状トレンチを有する第2グループと、第2方向に沿って配列されており、第2グループに対して第1方向に隣接する複数の環状トレンチを有する第3グループと、第2方向に沿って配列されており、第3グループに対して第1方向に隣接する複数の環状トレンチを有する第4グループを有しており、
    第2グループ及び第4グループの各環状トレンチが、第1グループ及び第3グループの隣接する環状トレンチに対して、第2方向にシフトしている請求項1の半導体装置。
  3. 半導体基板を前記表面側から見たときに、少なくとも1つの環状トレンチが、第1方向に沿って伸びる辺と第2方向に沿って伸びる辺を有する矩形に形成されており、かつ、第1方向に伸びる辺に沿って、前記矩形より外側に突出する突出部を有する請求項2の半導体装置。
  4. 前記突出部の延長線が、その突出部を有する環状トレンチに対して突出部側で隣接する他の環状トレンチと交差しない請求項3の半導体装置。
  5. 半導体基板を前記表面側から見たときに、少なくとも1つの環状トレンチが、第1方向に沿って伸びる辺と第2方向に伸びる辺を有する矩形に形成されており、
    第1方向に沿って伸びる辺が、第2方向に沿って伸びる辺より長く、
    前記少なくとも1つの環状トレンチの底面に接する第4領域が、半導体基板を前記表面側から見たときに、第1方向に沿って伸びる辺に沿って、前記矩形より外側に突出する凸部を有する、
    請求項1〜4の何れか一項の半導体装置。
JP2013234341A 2013-11-12 2013-11-12 半導体装置 Active JP5842896B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013234341A JP5842896B2 (ja) 2013-11-12 2013-11-12 半導体装置
US14/505,159 US9281396B2 (en) 2013-11-12 2014-10-02 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013234341A JP5842896B2 (ja) 2013-11-12 2013-11-12 半導体装置

Publications (2)

Publication Number Publication Date
JP2015095567A true JP2015095567A (ja) 2015-05-18
JP5842896B2 JP5842896B2 (ja) 2016-01-13

Family

ID=53043015

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013234341A Active JP5842896B2 (ja) 2013-11-12 2013-11-12 半導体装置

Country Status (2)

Country Link
US (1) US9281396B2 (ja)
JP (1) JP5842896B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6367760B2 (ja) * 2015-06-11 2018-08-01 トヨタ自動車株式会社 絶縁ゲート型スイッチング装置とその製造方法
JP6677613B2 (ja) * 2016-09-15 2020-04-08 株式会社東芝 半導体装置
JP2019046991A (ja) * 2017-09-04 2019-03-22 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
IT201900013416A1 (it) * 2019-07-31 2021-01-31 St Microelectronics Srl Dispositivo di potenza a bilanciamento di carica e procedimento di fabbricazione del dispositivo di potenza a bilanciamento di carica

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004079955A (ja) * 2002-08-22 2004-03-11 Denso Corp 半導体装置及びその製造方法
JP2005327762A (ja) * 2004-05-12 2005-11-24 Toyota Motor Corp 絶縁ゲート型半導体装置
WO2013073784A1 (ko) * 2011-11-16 2013-05-23 에스케이텔레콤 주식회사 다중 네트워크 기반 데이터 동시 전송 서비스를 지원하는 장치 및 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1671374B1 (en) 2003-10-08 2018-05-09 Toyota Jidosha Kabushiki Kaisha Insulated gate type semiconductor device and manufacturing method thereof
JP4538211B2 (ja) 2003-10-08 2010-09-08 トヨタ自動車株式会社 絶縁ゲート型半導体装置およびその製造方法
JP2006120789A (ja) 2004-10-20 2006-05-11 Toshiba Corp 半導体装置
JP4955958B2 (ja) 2005-08-04 2012-06-20 ルネサスエレクトロニクス株式会社 半導体装置
JP4453671B2 (ja) * 2006-03-08 2010-04-21 トヨタ自動車株式会社 絶縁ゲート型半導体装置およびその製造方法
US7569875B2 (en) * 2006-03-14 2009-08-04 Kabushiki Kaisha Toyota Chuo Kenkyusho Semiconductor device and a method for producing the same
JP4915221B2 (ja) 2006-11-28 2012-04-11 トヨタ自動車株式会社 半導体装置
US8866255B2 (en) * 2008-03-12 2014-10-21 Infineon Technologies Austria Ag Semiconductor device with staggered oxide-filled trenches at edge region

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004079955A (ja) * 2002-08-22 2004-03-11 Denso Corp 半導体装置及びその製造方法
JP2005327762A (ja) * 2004-05-12 2005-11-24 Toyota Motor Corp 絶縁ゲート型半導体装置
WO2013073784A1 (ko) * 2011-11-16 2013-05-23 에스케이텔레콤 주식회사 다중 네트워크 기반 데이터 동시 전송 서비스를 지원하는 장치 및 방법

Also Published As

Publication number Publication date
US9281396B2 (en) 2016-03-08
JP5842896B2 (ja) 2016-01-13
US20150129957A1 (en) 2015-05-14

Similar Documents

Publication Publication Date Title
US8785969B2 (en) Resurf structure and LDMOS device
JP5630114B2 (ja) 炭化珪素半導体装置
JP5609876B2 (ja) 半導体装置
JP6022774B2 (ja) 半導体装置
JP6208612B2 (ja) 絶縁ゲート型半導体装置、及び、絶縁ゲート型半導体装置の製造方法
JP6231396B2 (ja) 半導体装置及び半導体装置の製造方法
JP6231422B2 (ja) 半導体装置
JP6668798B2 (ja) 半導体装置
JP5136578B2 (ja) 半導体装置
US9153687B2 (en) Semiconductor device
JP5983864B2 (ja) トレンチゲート電極を利用するigbt
US20140191248A1 (en) Semiconductor device
WO2015098169A1 (ja) 半導体装置
JP5842896B2 (ja) 半導体装置
JP2017195224A (ja) スイッチング素子
US20140183620A1 (en) Semiconductor device
JP2020064910A (ja) スイッチング素子
JP2018046197A (ja) スイッチング装置とその製造方法
JP2017191817A (ja) スイッチング素子の製造方法
JP2017079292A (ja) 半導体装置
JP6560142B2 (ja) スイッチング素子
US9070763B1 (en) Semiconductor device layout structure
JP2017188562A (ja) スイッチング素子とその製造方法
JP2016103561A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150622

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151014

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151020

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151102

R151 Written notification of patent or utility model registration

Ref document number: 5842896

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250