JP2015038738A5

JP2015038738A5 -

Info

Publication number: JP2015038738A5
Application number: JP2014180233A
Authority: JP
Filing date: 2014-09-04
Publication date: 2015-08-06
Anticipated expiration: 2029-09-18

Description

本開示の代表的実施形態は少なくとも１つの機能的ユニット、及び少なくとも一つの機能的ユニットに接続された磁気抵抗ランダムアクセスメモリ（MRAM）ブロックを具備しているコンピューティングシステムに関連する。MRAMブロックは機能的ユニットの電力を減少させる状態の間、機能的ユニットの機能的状態を格納するように構成される。

本発明及びその有利なことは詳細に記述されるけれども、様々な変形、代用及び変更が、添付された請求項によって定義されるような発明の精神及び範囲から逸脱することなくこの中に作成されることができるということを理解されるだろう。例えば、前述の記述はDRAMまたは不揮発性RAMのようなあるタイプのメモリに置き換えることを記述したけれども、開示はこのような実施形態に限定されない。さらに、各々のタイプのメモリの一部は、MRAMが各々のタイプのメモリのある一部にだけ置き換えすることで、必要に応じて残すことができる。さらに、本出願の範囲は明細書内に記述された事項、手段、方法及びステップの合成、プロセス、装置、製造の特定の実施形態に限定されることを意図しない。当業者の一人は本発明の開示からすでに理解するだろう時、この中に記述された対応する実施形態と同様の結果を実質的に達成または同様の機能を実質的に実行するように開発された現時存在しているまたは後に存在する事項、手段、方法、またはステップの合成、プロセス、装置、製造が本発明に従って利用されるかもしれない。したがって、添付された請求項は、それらの範囲内に、これらの、事項、手段、方法、またはステップの合成、プロセス、装置、製造を含むように意図される。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
［１］少なくとも１つの機能的ユニットと、前記少なくとも１つの機能的ユニットに接続された磁気ランダムアクセスメモリ(MRAM)ブロック、前記MRAMブロックが前記少なくとも１つの機能的ユニットのパワーダウン状態の間前記少なくとも１つの機能的ユニットの機能的状態を格納するように構成されている、とを具備するコンピューティングシステム。
［２］前記少なくとも１つの機能的ユニット及び前記MRAMブロックに接続されたランダムアクセスメモリ(RAM)ブロック、前記RAMブロックが前記少なくとも１つの機能的ユニットのパワーオン状態の間前記少なくとも１つの機能的ユニットの前記機能的状態の一部を格納するように構成され、前記MRAMブロックが前記パワーダウン状態の間前記一部を格納するようにさらに構成される、とをさらに具備する[１]記載のコンピューティングシステム。
［３］前記パワーダウン状態の間、前記RAMに置かれた前記機能的状態の前記一部を前記MRAMブロックに転送するように構成されたデータムーバブロックをさらに具備する[２]記載のコンピューティングシステム。
［４］前記MRAMブロックがスピントルクトランスファ（STT）MRAMブロックである[１]記載のコンピューティングシステム。
［５］前記機能的状態が、前記少なくとも一つの機能的ユニットの前記機能的状態を表している多数のデータを具備する[１]記載のコンピューティングシステム。
［６］前記MRAMブロックがSTT MRAMチップを具備し、前記少なくとも１つの機能的ユニットが少なくとも一つの機能的ユニットチップを具備し、前記STT MRAMチップ及び前記少なくとも１つの機能的ユニットチップがお互いの上部にスタックされ、１つ以上の導電性のボンディングパッドとともに接合される、[１]記載のコンピューティングシステム。
［７］前記MRAMブロックが、前記少なくとも１つの機能的ユニットの製造の間、前記少なくとも１つの機能的ユニットのシリコン基板に前記MRAMブロックを埋め込むことによって、前記少なくとも１つの機能的ユニットに接続される［１］記載のコンピューティングシステム。
［８］前記MRAMブロックが、前記コンピューティングシステムの送信バスを通して、前記少なくとも１つの機能的ユニットに接続される［１］記載のコンピューティングシステム。
［９］コンピューティングシステムの１つ以上の機能的ユニットにスタンバイ状態に入ることを要求しているスタンバイ信号を受信することと、前記スタンバイ信号の受信に応答して、前記１つ以上の機能的ユニットに接続された磁気ランダムアクセスメモリ（MRAM）に前記１つ以上の機能的ユニットの現在の動作状態の少なくとも一部を格納することと、前記現在の動作状態が格納された後、前記１つ以上の機能的ユニットから電力を取り除くこととを具備する方法。
［１０］前記スタンバイモードの前記１つ以上の機能的ユニットが動作モードに入ることを要求しているウェイクアップ信号を受信することと、前記ウェイクアップ信号の受信に応答して、前記スタンバイモードの前記１つ以上の機能的ユニットに前記電力を復元することと、前記１つ以上の機能的ユニットに前記現在の動作状態を回復することとをさらに具備する［９］記載の方法。
［１１］前記格納することが、前記現在の動作状態の少なくとも一部を定義している多数のデータのいくつかに関して前記１つ以上の機能的ユニットの処理パスをスキャンすることと、前記１つ以上の機能的ユニットから前記MRAMに前記多数のデータの前記いくつかを送信することと、前記１つ以上の機能的ユニット内に接続されたランダムアクセスメモリ（RAM）から前記MRAMに前記現在の動作状態の他の部分を定義している前記多数のデータの追加のいくつかを転送することとを具備する［９］記載の方法。
［１２］前記スタンバイモードの前記１つ以上の機能的ユニットに動作モードに入ることを要求しているウェイクアップ信号を受信することと、前記ウェイクアップ信号に応答して、前記スタンバイモードの前記１つ以上の機能的ユニットに前記電力を復元することと、前記１つ以上の機能的ユニットの前記処理パスに前記MRAMから前記多数のデータの前記いくつかをロードすることと、前記RAMに前記MRAMから前記多数のデータの前記追加のいくつかを回復することとをさらに具備する［１１］記載の方法。
［１３］前記格納することが、処理パスで１つ以上のラッチと関連付けされた１つ以上の磁気メモリに、前記１つ以上の機能的ユニットの前記処理パスに置かれた前記現在の動作状態の少なくとも一部を定義している多数のデータのいくつかを格納することと、前記１つ以上の機能的ユニット内に接続されたランダムアクセスメモリ（RAM）から前記MRAMに前記現在の動作状態の他の一部を定義している前記多数のデータの追加のいくつかを転送することとを具備する［９］記載の方法。
［１４］前記スタンバイモードの前記１つ以上の機能的ユニットに動作モードに入ることを要求しているウェイクアップ信号を受信することと、前記ウェイクアップ信号に応答して、前記スタンバイモードの前記１つ以上の機能的ユニットに前記電源から前記電力を復元することと、前記１つ以上の磁気メモリから前記多数のデータの前記いくつかを前記１つ以上の機能的ユニットの前記処理パスにロードすることと、前記MRAMから前記多数のデータの前記追加のいくつかを前記RAMに回復することとをさらに要求する［１３］記載の方法。
［１５］前記電力を取り除くことは、前記１つ以上の機能的ユニットに接続された電源を切ることと、前記電源と前記１つ以上の機能的ユニット間で開回路を作ることとの１つまたは両方を具備する［９］記載の方法。
［１６］コンピューティングシステムの１つ以上の機能的ユニットがスタンバイ状態に入ることを要求しているスタンバイ信号を受信するための手段と、前記スタンバイ信号に応答して、前記１つ以上の機能的ユニットに接続された磁気ランダムアクセスメモリ(MRAM)に前記１つ以上の機能的ユニットの現在の動作状態の少なくとも一部を格納するための手段と、前記現在の動作状態が格納された後、前記１つ以上の機能的ユニットから電力を取り除くための手段と、前記スタンバイモードで前記１つ以上の機能的ユニットが動作モードに入ることを要求しているウェイクアップ信号を受信するための手段と、前記ウェイクアップ信号に応答して、前記スタンバイモードの前記１つ以上の機能的ユニットに前記電力を復元するための手段と、前記１つ以上の機能的ユニットに前記現在の動作状態を回復するための手段とを具備するシステム。
［１７］前記格納するための手段が、前記現在の動作状態の少なくとも一部を定義している多数のデータのいくつかに関して前記１つ以上の機能的ユニットの処理パスをスキャンするための手段と、前記１つ以上の機能的ユニットから前記MRAMに前記多数のデータの前記いくつかを送信するための手段と、前記１つ以上の機能的ユニット内に接続されたランダムアクセスメモリ（RAM）から前記MRAMに前記現在の動作状態の他の一部を定義している前記多数のデータの追加のいくつかを転送するための手段とを具備する［１６］記載のシステム。
［１８］前記MRAMから前記多数のデータの前記いくつかを前記１つ以上の機能的ユニットの前記処理パスにロードするための手段と、前記MRAMから前記多数のデータの前記追加のいくつかを前記RAMに回復するための手段とをさらに具備する［１７］記載のシステム。
［１９］前記格納するための手段が、前記処理パスで１つ以上のラッチと関連付けされた１つ以上の磁気メモリに前記１つ以上の機能的ユニットの処理パスに置かれた前記現在の動作状態の少なくとも一部を定義している多数のデータのいくつかを格納するための手段と、前記１つ以上の機能的ユニット内に接続されたランダムアクセスメモリ（RAM）から前記MRAMに前記現在の動作状態の他の部分を定義している前記多数のデータの追加のいくつかを転送するための手段とを具備する［１６］記載のシステム。
［２０］前記１つ以上の磁気メモリからの前記多数のデータの前記いくつかを前記１つ以上の機能的ユニットの前記処理パスにロードするための手段と、前記MRAMから前記多数のデータの前記追加のいくつかを前記RAMに回復するための手段とをさらに具備する［１９］記載のシステム。
［２１］前記電力を前記取り除くための手段が、前記１つ以上の機能的ユニットに接続された電源を切るための手段と、前記電源と前記１つ以上の機能的ユニットの間の開回路を作るための手段との１つまたは両方を具備する［１６］記載のシステム。

Claims

複数の機能的ブロックと、ここで、各機能的ブロックは１つの機能的ユニットを有し、
前記機能的ユニットに接続された磁気抵抗ランダムアクセスメモリ(MRAM)ブロックと、ここで、前記MRAMブロックは、前記機能的ユニットを含む前記機能的ブロックのスタンバイ状態の間に前記機能的ユニットの動作状態を格納するように構成されている、
を具備し、
前記機能的ブロックの他がパワーオン状態であるとき、前記機能的ブロックの一つをスタンバイ状態に設定するように適合する、コンピューティングシステム。
第１の機能的ユニット及び前記MRAMブロックに接続されたランダムアクセスメモリ(RAM)ブロックをさらに具備し、
前記RAMブロックは、前記第１の機能的ユニットのパワーオン状態の間に前記第１の機能的ユニットの動作状態の一部を格納するように構成され、
前記MRAMブロックは、前記スタンバイ状態の間に前記一部を格納するようにさらに構成される、
請求項１記載のコンピューティングシステム。
前記スタンバイ状態の間に、前記RAMに置かれた前記動作状態の前記一部を前記MRAMブロックに転送するように構成されたデータムーバブロックをさらに具備する請求項２記載のコンピューティングシステム。
前記MRAMブロックは、スピントルクトランスファ（STT）MRAMブロックである請求項１記載のコンピューティングシステム。
前記動作状態は、前記機能的ユニットの前記動作状態を表している多数のデータを具備する請求項１記載のコンピューティングシステム。
前記MRAMブロックはSTT MRAMチップを具備し、前記機能的ユニットは機能的ユニットチップを具備し、
前記STT MRAMチップ及び前記機能的ユニットチップは、お互いの上部にスタックされ、１つ以上の導電性のボンディングパッドとともに接合される、請求項１記載のコンピューティングシステム。
前記MRAMブロックは、前記機能的ユニットの製造の間に、前記機能的ユニットのシリコン基板に前記MRAMブロックを埋め込むことによって、前記機能的ユニットに接続される請求項１記載のコンピューティングシステム。
前記MRAMブロックは、前記コンピューティングシステムの送信バスを通して、前記機能的ユニットに接続される請求項１記載のコンピューティングシステム。
複数の機能的ブロックを含むコンピューティングシステムを動作させる方法であって、
前記コンピューティングシステムの１つの機能的ユニットを含む１つの機能的ブロックが、スタンバイ状態に入ることを要求しているスタンバイ信号を受信することと、
前記スタンバイ信号の受信に応答して、前記１つの機能的ブロック内において、磁気ランダムアクセスメモリ（MRAM）に前記機能的ユニットの現在の動作状態の一部を格納することと、ここで、前記MRAMは前記機能的ユニットに接続されている、
他の機能的ブロックがパワーオン状態に設定されるとき、前記現在の動作状態が格納された後に、前記機能的ユニットを含む前記一つの機能的ブロックから電力を取り除くことと、
を具備する方法。
前記スタンバイモードの前記機能的ユニットが動作モードに入ることを要求しているウェイクアップ信号を受信することと、
前記ウェイクアップ信号の受信に応答して、前記スタンバイモードの前記機能的ユニットに前記電力を復元することと、
前記MRAMから前記機能的ユニットに前記現在の動作状態の一部をロードすることと、
をさらに具備する請求項９記載の方法。
前記格納することは、
前記現在の動作状態の一部を定義している複数のデータのいくつかに関して前記機能的ユニットをスキャンすることと、
前記機能的ユニットから前記MRAMに前記複数のデータの前記いくつかを送信することと、
前記機能的ユニット内に接続されたランダムアクセスメモリ（RAM）から前記MRAMに前記現在の動作状態の他の部分を定義している前記複数のデータの追加のいくつかを転送することと、
を具備する請求項９記載の方法。
前記スタンバイモードの前記機能的ユニットが動作モードに入ることを要求しているウェイクアップ信号を受信することと、
前記ウェイクアップ信号に応答して、前記スタンバイモードの前記機能的ユニットに前記電力を復元することと、
前記MRAMから前記機能的ユニットに前記複数のデータの前記いくつかをロードすることと、
前記MRAMから前記RAMに前記複数のデータの前記追加のいくつかを回復することと、
をさらに具備する請求項１１記載の方法。
前記格納することは、
１つ以上のラッチと関連付けされた１つ以上の磁気メモリに、前記機能的ユニットの前記現在の動作状態の一部を定義している複数のデータのいくつかを格納することと、
前記機能的ユニット内に接続されたランダムアクセスメモリ（RAM）から前記MRAMに、前記現在の動作状態の他の一部を定義している前記複数のデータの追加のいくつかを転送することと、
を具備する請求項９記載の方法。
前記スタンバイモードの前記機能的ユニットが動作モードに入ることを要求しているウェイクアップ信号を受信することと、
前記ウェイクアップ信号に応答して、前記スタンバイモードの前記機能的ユニットに電源から前記電力を復元することと、
前記１つ以上の磁気メモリから前記機能的ユニットに、前記複数のデータの前記いくつかをロードすることと、
前記MRAMから前記RAMに、前記複数のデータの前記追加のいくつかを回復することと、
をさらに必要とする請求項１３記載の方法。
前記電力を取り除くことは、
前記機能的ブロックに接続された電源を切ることと、
前記電源と前記機能的プロセッサ間で開回路を作ることと
の１つまたは両方を具備する請求項９記載の方法。