JP2015035578A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2015035578A
JP2015035578A JP2014074628A JP2014074628A JP2015035578A JP 2015035578 A JP2015035578 A JP 2015035578A JP 2014074628 A JP2014074628 A JP 2014074628A JP 2014074628 A JP2014074628 A JP 2014074628A JP 2015035578 A JP2015035578 A JP 2015035578A
Authority
JP
Japan
Prior art keywords
semiconductor region
semiconductor
potential
semiconductor device
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014074628A
Other languages
English (en)
Other versions
JP6300316B2 (ja
Inventor
栄 中島
Sakae Nakajima
栄 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2014074628A priority Critical patent/JP6300316B2/ja
Priority to US14/307,674 priority patent/US9153688B2/en
Priority to TW103123786A priority patent/TWI611559B/zh
Priority to CN201410327875.2A priority patent/CN104282690B/zh
Priority to TW106136229A priority patent/TWI651831B/zh
Publication of JP2015035578A publication Critical patent/JP2015035578A/ja
Priority to US14/808,503 priority patent/US9300279B2/en
Priority to US15/056,846 priority patent/US9515650B2/en
Application granted granted Critical
Publication of JP6300316B2 publication Critical patent/JP6300316B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B47/00—Circuit arrangements for operating light sources in general, i.e. where the type of light source is not relevant
    • H05B47/20—Responsive to malfunctions or to light source life; for protection
    • H05B47/25—Circuit arrangements for protecting against overcurrent
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0084—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring voltage only
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/44—Testing lamps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7815—Vertical DMOS transistors, i.e. VDMOS transistors with voltage or current sensing structure, e.g. emulator section, overcurrent sensing cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electronic Switches (AREA)

Abstract

【課題】負荷の状態の検出精度を向上する。
【解決手段】半導体装置が、ｎ型半導体領域３２と、裏面電極３３と、ｐ型ベース領域３４、３５と、ｎ＋拡散層３６、３７と、ゲート絶縁膜４０と、ゲート電極４１と、電圧検出回路２４とを具備する。ｎ＋拡散層３６は、出力ＭＯＳトランジスタ２１のソースとして機能し、ｎ＋拡散層３６は、センスＭＯＳトランジスタ２２のソースとして機能する。ゲート電極４１は、ゲート絶縁膜４０を挟んでｎ型半導体領域３２、ｐ型ベース領域３４、３５と対向するように設けられている。負荷電流ＩＯＵＴは、裏面電極３３とｎ＋拡散層３６との間で流される。電圧検出回路２４は、ｎ＋拡散層３６に接続されたノードｎ１と、裏面電極３３の電位に対応する電位を有する電位取出電極４３に接続されたノードｎ２との間の電圧に応答して検出信号ＳＤＥＴを生成する。
【選択図】図３

Description

本発明は、半導体装置に関し、特に、パワートランジスタを用いて負荷を駆動する半導体装置に関する。
パワートランジスタを用いて負荷を駆動する半導体装置においては、負荷の状態を検出する検出機能が実装されることがある。負荷の状態の検出としては、例えば、負荷の異常（例えば、過電流、軽負荷状態（一部の負荷が外れた状態）、無負荷状態（負荷が完全に外れた状態）の検出や、負荷を流れる負荷電流の検出が挙げられる。
負荷の状態を精度よく検出するための技術は、様々に提案されている。例えば、特許文献１（特開平１０−１１６９１７号公報）は、プレーナ型のバイポーラトランジスタの出力電流を検出する技術を開示している。この公報は、コレクタ層の、トランジスタチップの表面に露出されている部分に、シリコン基板の抵抗による電圧降下を電流検出信号として取り出すための電極を設けた構造を開示している。
また、特許文献２（特開２０１１−１６６５１８号公報）は、出力トランジスタに応じた電流が流れるセンス用のトランジスタを設け、センス用のトランジスタを流れる電流をセンス抵抗の電圧降下として検出する技術を開示している。
更に、特許文献３（特開平８−１０２６４９号公報）は、出力トランジスタとして用いられるパワーＭＯＳ（metal oxide semiconductor）トランジスタ（主セル）に応じた電流が流れるセンス用のＭＯＳトランジスタ（センスセル）を設け、該センス用のＭＯＳトランジスタを流れる電流を、そのソースに接続された電流検出回路によって検出する技術を開示している。特許文献３に開示された技術では、パワーＭＯＳトランジスタ及びセンス用のＭＯＳトランジスタのソース−ドレイン間電圧、及び、ソース−ゲート間電圧が、パワーＭＯＳトランジスタのソースと電流検出回路の最低電位点の間に接続された電圧源によって同一になるように調節される。
特開平１０−１１６９１７号公報 特開２０１１−１６６５１８号公報 特開平８−１０２６４９号公報
しかしながら、発明者の検討によれば、これらの先行技術には、負荷の状態の検出の精度に改良の余地がある。
その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
一実施形態では、半導体装置が、第１導電型の第１半導体領域と、共通ドレイン電極と、第１導電型とは異なる第２導電型の第２及び第３半導体領域と、第１導電型の第１及び第２拡散層と、ゲート電極とを具備する。共通ドレイン電極は、第１半導体領域と電気的に接続されている。第２半導体領域は、第１半導体領域に接合されており、第１拡散層は、該第２半導体領域に形成されている。第１拡散層は、第１トランジスタのソースとして機能する。第３半導体領域は、第１半導体領域に接合され、第２拡散層は、該第３半導体領域に形成されている。第２拡散層は、第２トランジスタのソースとして機能する。ゲート電極は、ゲート絶縁膜を挟んで第１半導体領域、第２半導体領域及び第３半導体領域と対向するように設けられている。負荷電流は、共通ドレイン電極と第１拡散層との間で流される。第２拡散層（即ち、第２トランジスタのソース）の電位が、負荷の状態の検出に用いられる。
上記実施形態の一例では、負荷の状態の検出精度を向上することができる。上記実施形態の他の例では、負荷電流の検出精度を向上することができる。
第１の実施形態の半導体装置の構成を示す回路図である。 コンパレータの構成の例を示す回路図である。 コンパレータの構成の他の例を示す回路図である。 コンパレータの構成の他の例を示す回路図である。 第１の実施形態における出力素子部と制御回路部の構造を示す断面図である。 第１の実施形態における出力素子部と制御回路部の構造を示す断面図である。 第１の実施形態の半導体装置の構成を示す平面図である。 第１の実施形態において、出力ＭＯＳトランジスタを負荷電流が流れる電流経路を示す概念図である。 出力ＭＯＳトランジスタとセンスＭＯＳトランジスタの断面構造を示す拡大図である。 負荷端子、ノードｎ１、及び、裏面電極３３の電気的接続の等価回路を示す回路図である。 第１の実施形態の半導体装置の内部において流れる電流と、半導体装置の内部における電位の分布を示す図である。 第１の実施形態の半導体装置の構成の変形例を示す回路図である。 出力ＭＯＳトランジスタとセンスＭＯＳトランジスタの構造の他の例を示す断面図である。 出力ＭＯＳトランジスタとセンスＭＯＳトランジスタの構造の更に他の例を示す断面図である。 出力ＭＯＳトランジスタとセンスＭＯＳトランジスタの構造の更に他の例を示す断面図である。 図１２の構造の出力ＭＯＳトランジスタにおいて負荷電流が流れる経路を示す断面図である。 第１の実施形態の半導体装置において、出力ＭＯＳトランジスタとセンスＭＯＳトランジスタの代わりに出力ＩＧＢＴとセンスＩＧＢＴとが用いられる場合の構造を示す断面図である。 図１４の構造の出力ＩＧＢＴにおいて負荷電流が流れる経路を示す断面図である。 第１の実施形態における出力素子部の他の構造を示す断面図である。 第１の実施形態における出力素子部の更に他の構造を示す断面図である。 第２の実施形態の半導体装置の構成を示す回路図である。 第２の実施形態における出力素子部と制御回路部の構造を示す断面図である。 第３の実施形態における半導体装置の構成を示す断面図である。 第３の実施形態における半導体装置の構成を示す平面図である。 第３の実施形態における半導体装置の構成の変形例を示す断面図である。 図２２の半導体装置の構成を示す平面図である。 第４の実施形態の半導体装置の構成を示す回路図である。 第４の実施形態における出力素子部と制御回路部の構造を示す断面図である。 第４の実施形態の出力素子部において負荷電流とセンス電流が流れる経路を示す断面図である。 第４の実施形態の半導体装置の構成の変形例を示す回路図である。 図２７の半導体装置における出力素子部と制御回路部の構造を示す断面図である。 第１乃至第４の実施形態の半導体装置が適用された、車両に搭載された車載電子システムの一例を示す概念図である。 第１乃至第４の実施形態の半導体装置が適用された電子制御ユニットの構成の一例を示すブロック図である。 電子制御ユニットのドライバＩＣとして、図１に図示された半導体チップが用いられる場合のＭＣＵとドライバＩＣとの間の接続を示すブロック図である。 図３１の構成が採用される場合のＭＣＵの動作の一例を示すフローチャートである。 電子制御ユニットのドライバＩＣとして、図９に図示された半導体チップが用いられる場合のＭＣＵとドライバＩＣとの間の接続を示すブロック図である。 図３３の構成が採用される場合のＭＣＵの動作の一例を示すフローチャートである。 電子制御ユニットのドライバＩＣとして、図１８に図示された半導体チップが用いられる場合のＭＣＵとドライバＩＣとの間の接続を示すブロック図である。 電子制御ユニットのドライバＩＣとして、図２４に図示された半導体チップが用いられる場合のＭＣＵとドライバＩＣとの間の接続を示すブロック図である。 図３６の構成が採用される場合のＭＣＵの動作の一例を示すフローチャートである。 電子制御ユニットのドライバＩＣとして、図２７に図示された半導体チップが用いられる場合のＭＣＵとドライバＩＣとの間の接続を示すブロック図である。
（第１の実施形態）
図１は、第１の実施形態の半導体装置の構成を示す回路図である。図１に示されているように、第１の実施形態の半導体装置は、直流電源２と負荷３との間に設けられて使用されるハイサイドドライバＩＣ（integrated circuit）として機能する半導体チップ１として構成されている。半導体チップ１は、直流電源２から電源電圧ＶＣＣの供給を受け、該電源電圧ＶＣＣの負荷３への供給をスイッチングする機能を有している。直流電源２としては、例えば、バッテリーが用いられる。
半導体チップ１は、制御入力端子１１と、電源端子１２と、負荷端子１３と、出力素子部１４と、制御回路部１５とを備えている。即ち、制御入力端子１１と、電源端子１２と、負荷端子１３と、出力素子部１４と、制御回路部１５とは、半導体チップ１にモノリシックに（monolithically）集積化されている。ここで、「モノリシックに」とは、同一の半導体チップに集積化されることを意味している。制御入力端子１１は、外部機器（例えば、ＣＰＵ（central processing unit））から外部制御信号ＩＮを受け取る外部接続端子である。電源端子１２は、直流電源２に接続され、直流電源２から電源電圧ＶＣＣが供給される外部接続端子である。負荷端子１３は、負荷３に接続される端子である。
出力素子部１４には、電源電圧ＶＣＣの負荷３への供給をスイッチングするためのパワートランジスタとして、出力ＭＯＳトランジスタ２１とセンスＭＯＳトランジスタ２２とが集積化されている。本実施形態では、出力ＭＯＳトランジスタ２１とセンスＭＯＳトランジスタ２２とが、いずれも、ＵＭＯＳ（U-groove MOS）構造のＮＭＯＳトランジスタとして形成されている。出力ＭＯＳトランジスタ２１及びセンスＭＯＳトランジスタ２２は、共通に接続されたドレイン（共通ドレイン）を有しており、該共通ドレインは、電源端子１２に接続されている。出力ＭＯＳトランジスタ２１のソースは、負荷端子１３に接続され、センスＭＯＳトランジスタ２２のソースは、ノードｎ１に接続されている。負荷電流ＩＯＵＴは、直流電源２から出力ＭＯＳトランジスタ２１を介して負荷３に供給される。
ここで、図１において、記号ＲＳＵＢは、基板抵抗を示している。基板抵抗ＲＳＵＢは、等価回路としては、出力ＭＯＳトランジスタ２１及びセンスＭＯＳトランジスタ２２の共通ドレインにおける抵抗として表現され得る。なお、図１の等価回路では、出力ＭＯＳトランジスタ２１とセンスＭＯＳトランジスタ２２とが別の素子と表現されているが、後述されるように、出力ＭＯＳトランジスタ２１とセンスＭＯＳトランジスタ２２とが物理的には一体に形成されることに留意されたい。後述されるように、センスＭＯＳトランジスタ２２のソースに接続されたノードｎ１は、基板抵抗ＲＳＵＢにおける電圧降下を検出するために用いられる。
制御回路部１５は、ノードｎ２を有していると共に、制御回路ブロック２３と、電圧検出回路２４とを備えている。後述されるように、ノードｎ２とは、出力ＭＯＳトランジスタ２１とセンスＭＯＳトランジスタ２２の共通ドレイン電極（共通ドレインに接続された電極）の電位に対応する電位を有するノードである。ノードｎ２への電位の取出しについては、後に詳細に説明する。
制御回路ブロック２３は、ロジック回路２５と、チャージポンプ２６とを備えている。ロジック回路２５は、外部制御信号ＩＮと、電圧検出回路２４から出力される検出信号ＳＤＥＴとに応答して、チャージポンプ２６を制御する制御信号ＳＣＴＲＬを生成する。チャージポンプ２６に供給される制御信号ＳＣＴＲＬは、チャージポンプ２６による出力ＭＯＳトランジスタ２１とセンスＭＯＳトランジスタ２２のゲートの駆動を制御する信号である。即ち、ロジック回路２５は、外部制御信号ＩＮと検出信号ＳＤＥＴとに応答して、チャージポンプ２６による出力ＭＯＳトランジスタ２１及びセンスＭＯＳトランジスタ２２のゲートの駆動を制御する機能を有している。
チャージポンプ２６は、ロジック回路２５から供給される制御信号ＳＣＴＲＬに応答して出力ＭＯＳトランジスタ２１及びセンスＭＯＳトランジスタ２２のゲートを駆動する駆動回路として動作し、出力ＭＯＳトランジスタ２１及びセンスＭＯＳトランジスタ２２のゲートに供給すべきゲート電圧ＶＧを生成する。チャージポンプ２６は、電源電圧ＶＣＣよりも高いゲート電圧ＶＧ（例えば、電源電圧ＶＣＣの２倍程度のゲート電圧ＶＧ）が生成可能であるように構成されている。本実施形態では、チャージポンプ２６は、制御信号ＳＣＴＲＬがＨｉｇｈレベルである場合に、電源電圧ＶＣＣの２倍程度のゲート電圧ＶＧを出力ＭＯＳトランジスタ２１及びセンスＭＯＳトランジスタ２２のゲートに供給し、制御信号ＳＣＴＲＬがＬｏｗレベルである場合には、出力ＭＯＳトランジスタ２１及びセンスＭＯＳトランジスタ２２のゲートの駆動を停止する。
制御回路ブロック２３は、ロジック回路２５及びチャージポンプ２６以外の回路、例えば、出力ＭＯＳトランジスタ２１のソースとゲートとを短絡する短絡回路や異常検出回路等を含んでいてもよい。
電圧検出回路２４は、センスＭＯＳトランジスタ２２のソースに接続されたノードｎ１とノードｎ２の間の電圧（電位差）に応じて検出信号ＳＤＥＴを生成する回路部である。後に詳細に説明するように、ノードｎ１とノードｎ２の間の電圧は、負荷電流ＩＯＵＴの電流レベルに対応しており、よって、電圧検出回路２４は、負荷電流ＩＯＵＴの電流レベルを電圧検出によって検出する機能を有していることになる。電圧検出回路２４は、設定しきい値電圧生成部２７と、コンパレータ２８とを備えている。
設定しきい値電圧生成部２７は、所望の設定しきい値電圧ＶＴＨを生成する電圧源を備えている。設定しきい値電圧生成部２７は、その高電位側の端子がノードｎ２に接続され、低電位側の端子がコンパレータ２８の＋入力端子（非反転入力）に接続されている。即ち、コンパレータ２８の＋入力端子は、設定しきい値電圧生成部２７の動作により、ノードｎ２の電位よりも電圧ＶＴＨだけ低い電位に設定されることになる。
コンパレータ２８は、その＋入力端子の電位と−入力端子（反転入力）の電位とを比較し、比較結果に対応する検出信号ＳＤＥＴを生成する。本実施形態では、コンパレータ２８は、＋入力端子の電位が−入力端子の電位よりも高い場合に、検出信号ＳＤＥＴをＨｉｇｈレベルに設定し、そうでない場合に検出信号ＳＤＥＴをＬｏｗレベルに設定する。結果として、検出信号ＳＤＥＴは、ノードｎ１の電位Ｖｎ１とノードｎ２の電位Ｖｎ２の差ΔＶ２１（＝Ｖｎ２−Ｖｎ１）が設定しきい値電圧ＶＴＨよりも大きい場合にＨｉｇｈレベルになり、そうでない場合にＬｏｗレベルになる。
図２Ａ〜図２Ｃは、コンパレータ２８の回路構成の例を示す回路図である。
一実施形態では、コンパレータ２８が一対のＭＯＳトランジスタを入力トランジスタ対として有しており、当該一対のＭＯＳトランジスタのゲートが＋入力端子及び−入力端子として用いられてもよい。図２Ａは、このようなコンパレータ２８の構成の一例を示している。
図２Ａの構成では、コンパレータ２８が、ＰＭＯＳトランジスタ（ｐチャネルＭＯＳトランジスタ）ＭＰ１１、ＭＰ１２と、ＮＭＯＳトランジスタ（ｎチャネルＭＯＳトランジスタ）ＭＮ１１、ＭＮ１２、ＭＮ１３と、定電流源１０１、１０２とを備えている。
ＰＭＯＳトランジスタＭＰ１１、ＭＰ１２は、そのソースが定電流源１０１の一端に共通に接続されており、そのゲートが、それぞれコンパレータ２８の−入力端子及び＋入力端子として用いられる。定電流源１０１の他端は、電源電圧ＶＤＤが供給される電源線１０３に接続されている。ここで、電源電圧ＶＤＤは、電源端子１２に供給される電源電圧ＶＣＣから生成される電圧である。定電流源１０１は、ＰＭＯＳトランジスタＭＰ１１、ＭＰ１２からなる入力トランジスタ対に定電流を供給する。
ＮＭＯＳトランジスタＭＮ１１、ＭＮ１２は、そのドレインが、それぞれＰＭＯＳトランジスタＭＰ１１、ＭＰ１２のドレインに接続されており、そのゲートは、ＮＭＯＳトランジスタＭＮ１１のドレインに共通に接続されており、そのソースは、接地電位ＧＮＤを有する電源線１０４に共通に接続されている。
ＮＭＯＳトランジスタＭＮ１３は、そのドレインがコンパレータ２８の出力端子に接続され、ソースが電源線１０４に接続され、ゲートがＮＭＯＳトランジスタＭＮ１２のドレインに接続されている。定電流源１０２は、出力端子と電源線１０３との間に接続されており、ＮＭＯＳトランジスタＭＮ１３に定電流を供給する。
このような構成では、ＰＭＯＳトランジスタＭＰ１１、ＭＰ１２のゲートがコンパレータ２８の−入力端子及び＋入力端子として用いられるので、入力電流は実質的にゼロである。
なお、図２Ａでは、入力トランジスタ対としてＰＭＯＳトランジスタＭＰ１１、ＭＰ１２が用いられているが、ＮＭＯＳトランジスタを入力トランジスタ対として用いることもできる。この場合、各ＭＯＳトランジスタの導電型が反転され、また、電源線１０４に電源電圧ＶＤＤが供給されると共に、電源線１０３が接地電位ＧＮＤに設定される。
また、図２Ｂに示されているように、ＰＭＯＳトランジスタＭＰ１１、ＭＰ１２の代わりに、ｐｎｐ型のバイポーラトランジスタＴＲ１１、ＴＲ１２が用いられても良い。この場合、バイポーラトランジスタＴＲ１１、ＴＲ１２のエミッタが定電流源１０１に共通に接続され、コレクタが、それぞれ、ＮＭＯＳトランジスタＭＮ１１、ＭＮ１２のドレインに接続される。更に、バイポーラトランジスタＴＲ１１、ＴＲ１２のベースが、それぞれ、それぞれコンパレータ２８の−入力端子及び＋入力端子として用いられる。
このような構成では、コンパレータ２８には、微小な入力電流が流れる。具体的には、定電流源１０１がバイポーラトランジスタＴＲ１１、ＴＲ１２に供給する電流が５μＡで、バイポーラトランジスタＴＲ１１、ＴＲ１２の直流増幅率ｈＦＥが５０である場合、入力電流は、０．１μＡである。
図２Ｂでは、入力トランジスタ対としてｐｎｐ型のバイポーラトランジスタＴＲ１１、ＴＲ１２が用いられているが、ｎｐｎ型のバイポーラトランジスタを入力トランジスタ対として用いることもできる。この場合、各ＭＯＳトランジスタの導電型が反転され、また、電源線１０４に電源電圧ＶＤＤが供給されると共に、電源線１０３が接地電位ＧＮＤに設定される。
図２Ｃは、コンパレータ２８の他の構成の例を示している。図２Ｃの構成では、コンパレータ２８が、ＰＭＯＳトランジスタＭＰ１３、ＭＰ１４と、定電流源１０５、１０６とを備えている。ＰＭＯＳトランジスタＭＰ１３、ＭＰ１４は、そのドレインがそれぞれ定電流源１０５、１０６の一端に接続され、そのゲートがＰＭＯＳトランジスタＭＰ１３のドレインに共通に接続されている。定電流源１０５、１０６の他端は、接地電位ＧＮＤを有する接地線１０７に接続される。ＰＭＯＳトランジスタＭＰ１３、ＭＰ１４のソースが、それぞれコンパレータ２８の−入力端子及び＋入力端子として用いられ、ＰＭＯＳトランジスタＭＰ１４のドレインが出力端子として用いられる。
ここで、図２Ａ〜図２Ｃの回路構成のいずれの場合でも、コンパレータ２８から出力される検出信号ＳＤＥＴは、＋入力端子及び−入力端子の電位に依存しているが、コンパレータ２８の入力電流は、（電源電圧の変動などの不所望な事象による影響を除いて）一定値に保たれることに留意されたい。この意味で、コンパレータ２８（又は、設定しきい値電圧生成部２７とコンパレータ２８とを備える電圧検出回路２４）は、電圧検出を行う回路である。
図３は、図１の回路が集積化された半導体チップ１の構造、特に、出力ＭＯＳトランジスタ２１及びセンスＭＯＳトランジスタ２２の構造を示す断面図である。半導体チップ１は、半導体基板３０を備えている。半導体基板３０は、ｎ＋基板３１と、ｎ＋基板３１の表側主面３１ａの上に形成されたｎ型半導体領域３２とを備えている。ｎ＋基板３１は、ｎ型不純物が高濃度ドープされた（heavily doped）ｎ型半導体基板（第１導電型の半導体基板）である。即ち、ｎ＋基板３１は、ｎ型不純物（第１導電型の不純物）が高濃度ドープされた半導体領域を形成している。ここで、本明細書において「高濃度ドープされた」とは、縮退半導体が形成される程度の高い濃度で不純物がドープされることを意味している。ｎ型半導体領域３２には、ｎ型不純物がドープされており、ｎ型半導体領域（第１導電型の半導体領域）を形成している。
半導体基板３０の裏側主面、即ち、ｎ＋基板３１の裏側主面３１ｂには、裏面電極３３が形成されており、この裏面電極３３が、電源電圧ＶＣＣが供給される電源端子１２に接続されている。ｎ＋基板３１とは、出力ＭＯＳトランジスタ２１及びセンスＭＯＳトランジスタ２２の共通ドレインとして機能し、裏面電極３３は、該共通ドレインに電気的に接続された共通ドレイン電極として機能する。
出力素子部１４には、出力ＭＯＳトランジスタ２１とセンスＭＯＳトランジスタ２２とが形成される。詳細には、半導体基板３０が、出力素子部１４において、更に、ｎ型半導体領域３２の上に形成されたｐ型ベース領域（ボディ領域）３４、３５を備えており、そのｐ型ベース領域３４、３５にｎ＋拡散層３６、３７が形成される。ｐ型ベース領域３４、３５は、いずれも、ｐ型不純物（第２導電型の不純物）がドープされた半導体領域（即ち、第２導電型の半導体領域）であり、また、ｎ＋拡散層３６、３７は、いずれも、ｎ型不純物が高濃度ドープされた半導体領域である。ｐ型ベース領域３４は、出力ＭＯＳトランジスタ２１のチャネルが形成される領域であり、ｐ型ベース領域３５は、センスＭＯＳトランジスタ２２のチャネルが形成される領域である。また、ｎ＋拡散層３６は、出力ＭＯＳトランジスタ２１のソースとして機能し、ｎ＋拡散層３７は、センスＭＯＳトランジスタ２２のソースとして機能する。ｎ＋拡散層３６、３７は、半導体基板３０の表側主面３０ａに接して設けられる。
更に、ｎ＋拡散層３６に接合してソース電極３８が形成され、ｎ＋拡散層３７に接合してソース電極３９が形成される。即ち、ソース電極３８は、出力ＭＯＳトランジスタ２１のソースに電気的に接続され、ソース電極３９は、センスＭＯＳトランジスタ２２のソースに電気的に接続されることになる。ソース電極３８は、負荷端子１３に接続され、ソース電極３９は、ノードｎ１に接続される。上述のように、ノードｎ１は、電圧検出を行うコンパレータ２８の一方の入力端子（−入力端子）に接続されていることに留意されたい。
本実施形態の半導体チップの製造工程において、上記のｎ型半導体領域３２、ｐ型ベース領域３４、３５、及び、ｎ＋拡散層３６、３７は、例えば、次のようにして形成され得る。ｎ＋基板３１の表側主面３１ａの上にｎ型半導体をエピタキシャル成長してｎ型エピタキシャル層が形成される。そのｎ型エピタキシャル層の表面部にｐ型不純物を注入することでｐ型ベース領域３４、３５が形成され、そのｐ型ベース領域３４、３５の表面部にｎ型不純物を注入することでｎ＋拡散層３６、３７が形成される。ｎ型エピタキシャル層のうち、ｐ型ベース領域３４、３５及びｎ＋拡散層３６、３７が形成されなかった部分が、ｎ型半導体領域３２として用いられる。
半導体基板３０には、更に、ｐ型ベース領域３４、３５の間を通ってｎ型半導体領域３２に到達するトレンチ（溝）が形成されており、そのトレンチの側面及び底面を被覆するようにゲート絶縁膜４０が形成されている。更に、ゲート絶縁膜４０の上面に、該トレンチを埋め込むようにゲート電極４１が形成されている。
ゲート電極４１は、その側面においてゲート絶縁膜４０を介してｐ型ベース領域３４、３５と対向し、その底面においてゲート絶縁膜４０を介してｎ型半導体領域３２に対向するように形成されている。ゲート電極４１に出力ＭＯＳトランジスタ２１及びセンスＭＯＳトランジスタ２２の閾値電圧を超える正の電圧が印加されると、ｐ型ベース領域３４、３５のゲート電極４１に対向する面に反転層が形成され、ｎ型半導体領域３２のゲート電極４１に対向する面に蓄積層が形成される。ｐ型ベース領域３４のゲート電極４１に対向する面に形成された反転層は、出力ＭＯＳトランジスタ２１のチャネルとして用いられ、ｐ型ベース領域３５のゲート電極４１に対向する面に形成された反転層は、センスＭＯＳトランジスタ２２のチャネルとして用いられる。
図３の構造では、複数のゲート電極４１が形成されており、該複数のゲート電極４１は、電気的に接続されている。ゲート電極４１は、出力ＭＯＳトランジスタ２１及びセンスＭＯＳトランジスタ２２の共通ゲートとして用いられる。ゲート電極４１には、チャージポンプ２６からゲート電圧ＶＧが供給される。なお、ゲート電極４１は、物理的にも一の導体として形成されてもよい。例えば、ゲート電極４１は、平面レイアウトにおいて例えばメッシュ状に形成されていてもよい。
一方、制御回路部１５においては、半導体基板３０の表面部（即ち、ｎ型半導体領域３２の表面部）に、回路素子（具体的には、ＮＭＯＳトランジスタ、ＰＭＯＳトランジスタ、キャパシタ等の素子）が形成され（図示されない）、それらの回路素子を用いて制御回路ブロック２３と電圧検出回路２４の各回路が形成される。
加えて、制御回路部１５には、出力ＭＯＳトランジスタ２１及びセンスＭＯＳトランジスタ２２の共通ドレイン電極の電位、即ち、裏面電極３３の電位を取り出すための構造が設けられる。詳細にはｎ型半導体領域３２の表面部に、ｎ＋拡散層４２が形成され、そのｎ＋拡散層４２の上面に電位取出電極４３が形成される。ｎ＋拡散層４２には、ｎ型不純物が高濃度ドープされている。電位取出電極４３は、ノードｎ２に接続される。上述されるように、ノードｎ２は、設定しきい値電圧生成部２７の高電位側の端子に接続されるノードである。
なお、図３では、複数のソース電極３８が形成され、且つ、互いに電気的に接続されているように図示されているが、ソース電極３８は、物理的にも一体に形成されていてもよい。図４は、ソース電極３８が物理的に一体に形成されている場合の半導体チップ１の構造を示す断面図である。半導体基板３０の表側主面３０ａを被覆するように層間絶縁膜４４が形成され、その層間絶縁膜４４を貫通してｎ＋拡散層３６に到達する開口が形成される。該開口を介してソース電極３８がｎ＋拡散層３６に接続されている。また、層間絶縁膜４４にはｎ＋拡散層３７に到達する開口が形成されており、該開口を介してソース電極３９がｎ＋拡散層３７に接続されている。更に、層間絶縁膜４４にはｎ＋拡散層４２に到達する開口が形成されており、該開口を介して電位取出電極４３がｎ＋拡散層４２に接続されている。なお、図４においても、右側のソース電極３８と左側のソース電極３８が分離されているように図示されているが、実際には、図４に図示された断面とは別の位置で接続されている（後述の図５も参照）。
図５は、半導体チップ１の平面レイアウトの例を示す図である。駆動能力の増大のために、出力素子部１４の大半は、出力ＭＯＳトランジスタ２１によって占められている。詳細には、出力素子部１４の大半に出力ＭＯＳトランジスタ２１のソース電極３８が形成されており、ソース電極３８に微小な切欠部が設けられている。その切欠部に、センスＭＯＳトランジスタ２２のソース電極３９が設けられている。ソース電極３９は、ノードｎ１によってコンパレータ２８の−入力端子に接続されている。出力素子部１４の外周部には、ソース電極３８を取り囲むようにリング配線５６が設けられており、出力ＭＯＳトランジスタ２１のゲート電極４１は、そのリング配線５６に接続されている（図５には、ゲート電極４１は図示されていない）。制御回路ブロック２３のチャージポンプ２６の出力は、出力ゲート配線５５を介してリング配線５６に接続されている。また、ソース電極３８は、出力ソース配線５７を介して制御回路ブロック２３に接続されている。
一方、制御回路部１５には、上述の電位取出電極４３が設けられており、電位取出電極４３は、ノードｎ２によって設定しきい値電圧生成部２７の高電位側の端子に接続されている。設定しきい値電圧生成部２７の低電位側の端子は、コンパレータ２８の＋入力端子に接続されている。
続いて、本実施形態の半導体装置の動作を説明する。
図１を参照して、初期状態において、外部制御信号ＩＮがＬｏｗレベルに設定されているとする。この場合、ロジック回路２５によって制御信号ＳＣＴＲＬがＬｏｗレベルに設定され、チャージポンプ２６は、出力ＭＯＳトランジスタ２１及びセンスＭＯＳトランジスタ２２のゲート電極４１の駆動を行わない。よって、出力ＭＯＳトランジスタ２１及びセンスＭＯＳトランジスタ２２は、いずれもオフされ、負荷電流ＩＯＵＴは流れない。
外部制御信号ＩＮがＨｉｇｈレベルに設定されると、ロジック回路２５は、制御信号ＳＣＴＲＬをＨｉｇｈレベルに設定する。制御信号ＳＣＴＲＬがＨｉｇｈレベルに設定されると、チャージポンプ２６は、出力ＭＯＳトランジスタ２１及びセンスＭＯＳトランジスタ２２のゲート電極４１に電源電圧ＶＣＣよりも高いゲート電圧ＶＧ（例えば、電源電圧ＶＣＣの２倍程度の電圧）を供給し、出力ＭＯＳトランジスタ２１及びセンスＭＯＳトランジスタ２２をオン状態にする。
出力ＭＯＳトランジスタ２１がオン状態になると、電源端子１２に接続された直流電源２から負荷端子１３に接続された負荷３に、出力ＭＯＳトランジスタ２１を介して、負荷電流ＩＯＵＴが供給される。図６は、出力ＭＯＳトランジスタ２１において負荷電流ＩＯＵＴが流れる電流経路を示す概念図である。図６において、負荷電流ＩＯＵＴが流れる経路は、矢印４５によって示されている。
負荷電流ＩＯＵＴは、概ね、ｎ＋基板３１及びｎ型半導体領域３２を垂直方向（ｎ＋基板３１の表側主面３１ａに垂直な方向）に流れ、更に、ｐ型ベース領域３４のゲート電極４１に対向する面の近傍に形成されるチャネルを介してｎ＋拡散層３６に流れ込む。ｎ＋拡散層３６に流れ込んだ負荷電流ＩＯＵＴは、更に、ｎ＋拡散層３６からソース電極３８を介して負荷端子１３に流れ、負荷端子１３に接続された負荷３に供給される。
出力ＭＯＳトランジスタ２１に負荷電流ＩＯＵＴが流れると、チャネル抵抗ＲＣＨ及び基板抵抗ＲＳＵＢによる電圧降下が発生する。ここで、チャネル抵抗ＲＣＨは、ｐ型ベース領域３４に形成されるチャネルの抵抗であり、基板抵抗ＲＳＵＢは、ｎ＋基板３１及びｎ型半導体領域３２の垂直方向における抵抗である。裏面電極３３、ｎ＋拡散層３６、及び、ソース電極３８の抵抗は、チャネル抵抗ＲＣＨ及び基板抵抗ＲＳＵＢに比べて小さく無視できるため、以下の議論においては考慮しない。
発明者が注目したことは、チャネル抵抗ＲＣＨは、出力ＭＯＳトランジスタ２１のソース−ゲート間電圧に依存する一方で、基板抵抗ＲＳＵＢは、ｎ＋基板３１及びｎ型半導体領域３２の特性にのみ依存する既知の固定値であることである。この事実に基づき、発明者は、負荷電流ＩＯＵＴが流れたときの基板抵抗ＲＳＵＢの電圧降下を精度よく測定すれば、負荷電流ＩＯＵＴを精度よく測定できるという発想に至った。一例としては、基板抵抗ＲＳＵＢは、バラツキ（製造バラツキ）を±３％程度に抑制できる。これは、基板抵抗ＲＳＵＢの電圧降下ΔＶＳＵＢから負荷電流ＩＯＵＴを算出する際に、基板抵抗ＲＳＵＢのバラツキによる負荷電流ＩＯＵＴの測定誤差を±３％程度に抑制できることを意味している。
ここで、基板抵抗ＲＳＵＢの電圧降下は、ｎ型半導体領域３２とｐ型ベース領域３４の境界の位置の電位と裏面電極３３の電位との間の電位差であると考えてよい。しかしながら、ｎ型半導体領域３２とｐ型ベース領域３４の境界は半導体チップ１の内部にあるので、ｎ型半導体領域３２とｐ型ベース領域３４の境界の位置の電位を直接に測定することはできない。このため、ｎ型半導体領域３２とｐ型ベース領域３４の境界の位置の電位を、何らかの間接的手法により、精度よく測定することが必要になる。
図３に図示されている本実施形態の半導体チップ１の構造の一つの有用性は、ｎ型半導体領域３２とｐ型ベース領域３４の境界の位置の電位とほぼ一致する電位をノードｎ１に発生可能であるという点である。これは、ノードｎ１と裏面電極３３の間の電位差を測定することで、基板抵抗ＲＳＵＢの電圧降下を精度よく測定できることを意味している。以下では、ノードｎ１の有用性について議論する。なお、後に詳細に説明するように、本実施形態では、裏面電極３３の電位の代わりに、裏面電極３３の電位に対応する電位を有するノードｎ２の電位を用いるが、これは、ノードｎ１の有用性の議論においては関係がない。
図７は、出力ＭＯＳトランジスタ２１とセンスＭＯＳトランジスタ２２のゲート電極４１の近傍の構造を示す拡大図である。上述のように、本実施形態の半導体チップ１の構造では、出力ＭＯＳトランジスタ２１を構成するｐ型ベース領域３４及びｎ＋拡散層３６とは別に、同様の構造を有するｐ型ベース領域３５及びｎ＋拡散層３７が設けられている。センスＭＯＳトランジスタ２２のソース電極３９及びノードｎ１は、ｎ＋拡散層３７に接続されている。
ゲート電極４１が高電圧（例えば、電源電圧ＶＣＣの２倍程度の電圧）で駆動されると、ｐ型ベース領域３４のゲート電極４１に対向する面に反転層（即ち、出力ＭＯＳトランジスタ２１のチャネル）が形成され、裏面電極３３からソース電極３８に電流が流れる。図７では、ｐ型ベース領域３４に形成される反転層（即ち、チャネル）による抵抗が、チャネル抵抗ＲＣＨとして表現されている。
このとき、同時に、ｐ型ベース領域３５のゲート電極４１に対向する面にも反転層（即ち、センスＭＯＳトランジスタ２２のチャネル）が形成され、更に、ｎ型半導体領域３２のゲート電極４１に対向する面に蓄積層が形成される。図７では、ｐ型ベース領域３５に形成された反転層による抵抗が、チャネル抵抗ＲＣＨ＿ｎ１として表現され、ｎ型半導体領域３２に形成された蓄積層による抵抗が、蓄積層抵抗ＲＡＣＣとして表現されている。チャネル抵抗ＲＣＨ＿ｎ１、蓄積層抵抗ＲＡＣＣは、いずれも、ゲート電圧ＶＧに依存する可変抵抗であり、基板抵抗ＲＳＵＢ及びＲＳＵＢ＿ｎ１は、ゲート電圧ＶＧに依存しない固定抵抗である。
図８Ａは、ゲート電極４１が高電圧で駆動されているときの出力ＭＯＳトランジスタ２１のソース電極３８、裏面電極３３（共通ドレイン電極）、及び、ノードｎ１の間の電気的接続の等価回路を示す回路図である。等価回路としては、裏面電極３３とソース電極３８とが、直列に接続されたチャネル抵抗ＲＣＨ及び基板抵抗ＲＳＵＢによって接続され、裏面電極３３とノードｎ１は、直列に接続されたチャネル抵抗ＲＣＨ＿ｎ１、基板抵抗ＲＳＵＢ＿ｎ１によって接続される。更に、チャネル抵抗ＲＣＨと基板抵抗ＲＳＵＢとの接続ノードＮＡと、チャネル抵抗ＲＣＨ＿ｎ１と基板抵抗ＲＳＵＢ＿ｎ１との接続ノードＮＢの間に、蓄積層抵抗ＲＡＣＣが接続される。
ここで図８Ａにおいては、接続ノードＮＡの電位が、ｎ型半導体領域３２とｐ型ベース領域３４の境界の位置の電位に相当する。以下では、接続ノードＮＡの電位とノードｎ１の電位との差が小さいことを議論する。
ここで、センスＭＯＳトランジスタ２２の面積は、出力ＭＯＳトランジスタ２１の面積と比べて相当に小さいことに留意されたい。よって、以下の議論では、センスＭＯＳトランジスタ２２のチャネル抵抗ＲＣＨ＿ｎ１が出力ＭＯＳトランジスタ２１のチャネル抵抗ＲＣＨよりも相当大きく、センスＭＯＳトランジスタ２２の基板抵抗ＲＳＵＢ＿ｎ１が出力ＭＯＳトランジスタ２１の基板抵抗ＲＳＵＢよりも相当大きいと考えることにする。具体的には、以下の議論では、出力ＭＯＳトランジスタ２１とセンスＭＯＳトランジスタ２２の面積比が１００対１であるとし、下記の数値例を用いて、接続ノードＮＡの電位とノードｎ１との電位を算出する。
出力ＭＯＳトランジスタ２１のチャネル抵抗ＲＣＨ： １Ω
出力ＭＯＳトランジスタ２１の基板抵抗ＲＳＵＢ： ９Ω
センスＭＯＳトランジスタ２２のチャネル抵抗ＲＣＨ＿ｎ１： １００Ω
センスＭＯＳトランジスタ２２の基板抵抗ＲＳＵＢ＿ｎ１： ９００Ω
蓄積層抵抗ＲＡＣＣ： １０Ω
また、出力ＭＯＳトランジスタ２１のソース電極３８の電位を基準電位（０Ｖ）とした場合に、裏面電極３３（共通ドレイン電極）の間の電位が０．１Ｖ（１００ｍＶ）であるとする。これは、ＵＭＯＳ構造のＭＯＳトランジスタがオン状態である場合のソース−ドレイン間電圧として妥当な値である。
ノードｎ１に流れる電流がゼロである場合について考えると、図８Ａの等価回路から、接続ノードＮＡの電位が、０．０１０Ｖ（１０ｍＶ）として算出される。一方、ノードｎ１の電位は、接続ノードＮＢの電位と一致し、０．０１１１Ｖと算出される。言い換えれば、接続ノードＮＡとノードｎ１の電位差は、１．１ｍＶ程度に抑えられる。図２Ａに図示されるような、入力電流が実質的にゼロの構成のコンパレータを用いれば、ノードｎ１に流れる電流を実質的にゼロにすることができることに留意されたい。
一方、ノードｎ１に電流が流れる場合でも、コンパレータ２８として一般的な構成のコンパレータを採用した場合（例えば、図２Ｂ〜図２Ｃに図示された構成を採用した場合）には、コンパレータ２８の入力電流は多くても数μＡとすることができるため、センスＭＯＳトランジスタ２２のチャネル抵抗ＲＣＨ＿ｎ１における電圧降下は、１ｍＶ未満になり、やはり、接続ノードＮＡとノードｎ１の電位差は非常に小さい。
以上の議論から理解されるように、接続ノードＮＡとノードｎ１の電位差、即ち、ｎ型半導体領域３２とｐ型ベース領域３４の境界の位置とノードｎ１の電位差は非常に小さい。よって、ノードｎ１の電位を用いることで、基板抵抗ＲＳＵＢの電圧降下を精度よく測定することができる。
発明者は、更に、ノードｎ１の電位がｎ型半導体領域３２とｐ型ベース領域３４の境界の位置の電位に近いことを計算によって確かめた。図８Ｂは、本実施形態の半導体チップ１の内部において流れる電流と、半導体チップ１の内部における電位の分布を示す図である。図８Ｂの上段に図示されているように、出力ＭＯＳトランジスタ２１がオン状態になると、半導体チップ１の出力ＭＯＳトランジスタ２１が形成されている領域においては、主に、ｎ＋基板３１及びｎ型半導体領域３２の膜厚方向に電流が流れる。しかしながら、出力ＭＯＳトランジスタ２１が形成される領域の端部においては、ｎ＋基板３１及びｎ型半導体領域３２の膜厚方向に対して斜めに電流が流れる。この電流は、出力ＭＯＳトランジスタ２１から離れるほど、電流レベルは小さくなるが、半導体チップ１の面内方向に電位差が発生させてしまう。これは、本実施形態の半導体チップ１の表面の出力ＭＯＳトランジスタ２１から離れた位置の電位は、ｎ型半導体領域３２とｐ型ベース領域３４の境界の位置の電位と大きく相違することを意味している。
図８Ｂの下段は、出力ＭＯＳトランジスタ２１において裏面電極３３からｎ＋拡散層３６に電流が流れる場合（即ち、共通ドレイン電極からソース電極３８に電流が流れる場合）の電圧降下を示している。ここで、図８Ｂの下段は、裏面電極３３の電位が０ｍＶ、ソース電極３８の電位が−１２０ｍＶである場合の半導体チップ１の内部の各位置の電位を示している。センスＭＯＳトランジスタ２２のソース（Ｃ点）では、ほとんど電圧降下が発生せず、−１００〜−１２０ｍＶの電位が得られ、ｎ型半導体領域３２とｐ型ベース領域３４の境界の位置の電位が検出できていることが理解される。
一方、半導体チップ１の表面の出力ＭＯＳトランジスタ２１から離れた位置（Ａ点）では、電圧降下によって−４０〜−６０ｍＶの電位が検出されることになり、これは、Ａ点で電位を計測する構成では、電圧降下によって検出精度が低下することを示唆している。出力ＭＯＳトランジスタ２１から更に離れた位置（Ｂ点）の電位は、裏面電極３３とほぼ同じ０〜−２０ｍＶとなり、これは、Ｂ点で電位を計測する構成では、いっそうに検出精度が低下することを示唆している。このように、正確な電位の計測のためには、センスＭＯＳトランジスタ２２が必要であることが分かる。
図３に図示されている本実施形態の半導体チップ１の構造のもう一つの有用性は、ノードｎ２に、裏面電極３３（即ち、出力ＭＯＳトランジスタ２１及びセンスＭＯＳトランジスタ２２の共通ドレイン電極）の電位に対応する電位が取り出されることである。上述の議論から理解されるように、出力ＭＯＳトランジスタ２１の基板抵抗ＲＳＵＢの電圧降下は、概ね、ノードｎ１と裏面電極３３の電位差に一致する。しかしながら、制御回路部１５を構成する回路、特に、電圧検出回路２４の設定しきい値電圧生成部２７及びコンパレータ２８は、半導体基板３０の表側主面３０ａに形成されるから、裏面電極３３を電圧検出回路２４に直接に接続することは、実装上、困難である。
このような問題に対処するために、本実施形態では、ｎ型半導体領域３２にｎ＋拡散層４２が設けられ、そのｎ＋拡散層４２に電位取出電極４３が接合されている。電位取出電極４３は、上述のノードｎ２に接続されている。このような構造によれば、電位取出電極４３の電位は、概ね、裏面電極３３の電位（即ち、電源端子１２の電位）に一致する。厳密には、電位取出電極４３と裏面電極３３の間で電流が流れる場合には、電位取出電極４３の電位は、裏面電極３３の電位と相違する。しかしながら、ノードｎ２から見た設定しきい値電圧生成部２７の入力抵抗を十分に大きくすることで、電位取出電極４３と裏面電極３３の間で流れる電流を小さくし、ノードｎ２の電位を裏面電極３３の電位に近づけることができる。
そして、本実施形態では、上述のような性質を有するノードｎ１の電位及びノードｎ２の電位が、電圧検出回路２４の入力として用いられる。言い換えれば、基板抵抗ＲＳＵＢの電圧降下に相当する電圧が、ノードｎ１とノードｎ２の間の電圧として電圧検出回路２４に入力される。基板抵抗ＲＳＵＢの電圧降下は、負荷電流ＩＯＵＴと基板抵抗ＲＳＵＢの積ＩＯＵＴ・ＲＳＵＢで表わされるから、電圧検出回路２４によりノードｎ１とノードｎ２の間の電圧を検出することで、負荷電流ＩＯＵＴを精度よく検出できることになる。
電圧検出回路２４は、ノードｎ１とノードｎ２の間の電圧（電位差）に応じて（即ち、負荷電流ＩＯＵＴに応じて）、下記のように検出信号ＳＤＥＴを出力する。負荷電流ＩＯＵＴが（正常な範囲で）小さく、ノードｎ１の電位Ｖｎ１とノードｎ２の電位Ｖｎ２の差ΔＶ２１（＝Ｖｎ２−Ｖｎ１≒ＩＯＵＴ・ＲＳＵＢ）が、設定しきい値電圧ＶＴＨよりも低い場合、コンパレータ２８の＋入力端子の電位よりも−入力端子の電位のほうが高くなり、コンパレータ２８から出力される検出信号ＳＤＥＴは、Ｌｏｗレベルとなる。一方、負荷電流ＩＯＵＴが大きく、ノードｎ１とノードｎ２の間の電位差ΔＶ２１が設定しきい値電圧ＶＴＨよりも高い場合、コンパレータ２８の＋入力端子の電位よりも−入力端子の電位のほうが低くなり、コンパレータ２８から出力される検出信号ＳＤＥＴはＨｉｇｈとなる。このような動作によれば、設定しきい値電圧ＶＴＨを、検出したい負荷電流ＩＯＵＴの設定値ＩＯＵＴ ＊に応じて次式（１）：
ＶＴＨ＝ＩＯＵＴ ＊×ＲＳＵＢ ・・・（１）
のように設定することで、負荷電流ＩＯＵＴが、特定の設定値ＩＯＵＴ ＊よりも大きくなったこと、又は、小さくなったことを検出できることになる。
コンパレータ２８から出力される検出信号ＳＤＥＴはロジック回路２５に入力されており、ロジック回路２５は、検出信号ＳＤＥＴを参照することにより、負荷電流ＩＯＵＴを監視する機能を実現することができる。例えば、ロジック回路２５に、過電流を検出する機能、即ち、負荷電流ＩＯＵＴが設定値ＩＯＵＴ ＊を超えたことを検出して出力ＭＯＳトランジスタ２１をオフする機能を持たせることができる。詳細には、過電流を検出する機能を実現するためには、コンパレータ２８から出力される検出信号ＳＤＥＴがＨｉｇｈレベルである場合には、外部制御信号ＩＮに関わらず、出力ＭＯＳトランジスタ２１のオンオフを制御する制御信号ＳＣＴＲＬをＬｏｗレベルに設定するような論理がロジック回路２５に組み込まれる。
一方、ロジック回路２５に、軽負荷（例えば、複数の負荷の一部が断線）や無負荷（例えば、負荷端子１３のオープン故障）を検出する機能、即ち、負荷電流ＩＯＵＴが設定値ＩＯＵＴ ＊よりも小さいことを検出する機能を持たせることもできる。この場合、一実施形態では、コンパレータ２８から出力される検出信号ＳＤＥＴがＬｏｗレベルになったときに負荷電流ＩＯＵＴが設定値ＩＯＵＴ ＊を下回ったと判断し、特定の外部端子（例えば、診断（diagnosis）端子）にエラー信号を出力させる論理がロジック回路２５に組み込まれる。
過電流の検出、軽負荷の検出、及び、無負荷の検出のうちの２つの機能を半導体チップ１に実装する場合には、設定しきい値電圧生成部２７とコンパレータ２８とを２つ用意すればよい。この場合の半導体チップ１の構成の例が、図９に示されている。図９の半導体チップ１では、電圧検出回路２４が、２つのコンパレータ２８ａ、２８ｂと、２つの設定しきい値電圧生成部２７ａ、２７ｂとを備えている。設定しきい値電圧生成部２７ａ、２７ｂは、それぞれ、所望の設定しきい値電圧ＶＴＨ１、ＶＴＨ２を生成する電圧源を備えている。設定しきい値電圧生成部２７ａ、２７ｂは、その高電位側の端子がノードｎ２に共通に接続され、低電位側の端子がそれぞれ、コンパレータ２８ａ、２８ｂの＋入力端子（非反転入力）に接続されている。即ち、コンパレータ２８ａ、２８ｂの＋入力端子は、それぞれ、ノードｎ２の電位よりも電圧ＶＴＨ１、ＶＴＨ２だけ低い電位に設定されることになる。
コンパレータ２８ａは、その＋入力端子の電位と−入力端子（反転入力）の電位とを比較し、比較結果に対応する検出信号ＳＤＥＴ１を生成する。同様に、コンパレータ２８ｂは、その＋入力端子の電位と−入力端子（反転入力）の電位とを比較し、比較結果に対応する検出信号ＳＤＥＴ２を生成する。コンパレータ２８ａ、２８ｂによって生成された検出信号ＳＤＥＴ１、ＳＤＥＴ２は、ロジック回路２５に供給され、過電流の検出、軽負荷の検出、及び、無負荷の検出のうちの２つの機能の実現に用いられる。
同様に、過電流の検出、軽負荷の検出、及び、無負荷の検出の３つの機能を半導体チップ１に実装する場合には、設定しきい値電圧生成部２７とコンパレータ２８とを３つ用意すればよい（図示していない）。
以上に説明されているように、本実施形態の半導体装置は、負荷電流ＩＯＵＴを高精度で検出することができる。負荷電流ＩＯＵＴの検出精度の向上の要因は２つある。
負荷電流ＩＯＵＴの検出精度の向上の第１の要因は、基板抵抗ＲＳＵＢの電圧降下に基づいて負荷電流ＩＯＵＴを検出していることである。基板抵抗ＲＳＵＢは、一例としては、絶対精度が±３％程度とバラツキを小さくすることができる。よって、基板抵抗ＲＳＵＢの電圧降下から負荷電流ＩＯＵＴを検出することで、負荷電流ＩＯＵＴの検出精度を高くすることができる。より具体的な計算例を示すと、設定しきい値電圧ＶＴＨが１００ｍＶで、コンパレータ２８の入力オフセット電圧に±３ｍＶのバラツキが存在した場合、基板抵抗ＲＳＵＢのバラツキによる±３％の検出誤差と、入力オフセット電圧のバラツキによる±３％の検出誤差が発生することになる。すなわち、この計算例では、最悪の組合せでも±６％程度の負荷電流ＩＯＵＴの検出誤差を得ることができる。
特許文献２では、負荷電流に比例したセンス電流をセンスＭＯＳトランジスタにて生成し、それをメタル配線にて形成されたセンス抵抗に流して検出電圧を生成している。メタル配線は、抵抗値のバラツキは小さくできるものの、抵抗値の絶対値が非常に小さいため、検出電圧の絶対値が非常に小さくなる。つまり、コンパレータの設定しきい値電圧ＶＴＨも非常に小さくする必要があり、コンパレータの入力オフセット電圧のバラツキの影響を、相対的に強く受けることになる。
一方、特許文献３では、負荷電流に比例したセンス電流をセンスＭＯＳトランジスタにて生成し、それをバイポーラトランジスタのカレントミラー回路で受けて、センス電流のミラー電流を生成する。そして、定電流電源により設定された電流のミラー電流を基準電流として生成し、センス電流のミラー電流との比較を行うことで、パワーＭＯＳトランジスタの電流を検出している。更に、特許文献３では、センスＭＯＳトランジスタに直列接続されたバイポーラトランジスタのベース−エミッタ間電圧がセンス電流の精度を低下させるため、これを打ち消すような電流源を挿入し、検出精度を向上するとしている。しかし、特許文献３では、センス電流の精度は向上していると考えられるが、基準電流の精度、即ち定電流電源の精度が検出精度に直接影響する。一般的な半導体製造ラインでは、半導体基板上に形成した定電流電源のバラツキ（製造バラツキ）は±３０％程度と見込まれ、基板抵抗ＲＳＵＢのバラツキと同程度の±３％に抑えるように製造することは、相当な困難を伴う。
第２の要因は、ｎ型半導体領域３２とｐ型ベース領域３４の境界の位置の電位とほぼ一致する電位がノードｎ１に生成されることである。上記に議論したように、基板抵抗ＲＳＵＢの電圧降下を精度よく測定するためには、ｎ型半導体領域３２とｐ型ベース領域３４の境界の位置と裏面電極３３との電位差を精度よく測定することが求められる。ここで、本実施形態の半導体装置では、ｎ型半導体領域３２に形成される蓄積層とｐ型ベース領域３５に形成される反転層とを介して、ｎ型半導体領域３２とｐ型ベース領域３４の境界の位置が、低抵抗でノードｎ１に電気的に接続される。このため、ｎ型半導体領域３２とｐ型ベース領域３４の境界の位置の電位とほぼ一致する電位がノードｎ１に生成される。そのノードｎ１の電位が電圧検出回路２４に入力として与えられる。このため、本実施形態の半導体装置は、基板抵抗ＲＳＵＢの電圧降下を精度よく測定することができる。
一方、特許文献１では、特許文献１の図１及び図２を参照すると、シリコン基板の電圧降下測定用の電流検出用電極９を、コレクタ電流が最も強く流れている位置（エミッタ電極７の下方のエピタキシャルシリコン層２とベース拡散層３の境界の位置）から離れた基板表面に形成している。つまり、特許文献１は、エミッタ電極７の下方のエピタキシャルシリコン層２とベース拡散層３の境界の位置から電流検出用電極９までのエピタキシャルシリコン層２の電圧降下分を含んだ検出精度しか得られない。
なお、本実施形態の半導体装置において、出力ＭＯＳトランジスタ２１及びセンスＭＯＳトランジスタ２２の構造は、図３に図示されている構造に限定されず、様々に変更可能である。例えば、図３においては、ゲート絶縁膜４０の膜厚が均一であるＵＭＯＳ構造が図示されているが、図１０に図示されているように、ｎ型半導体領域３２に到達するトレンチの底面においてゲート絶縁膜４０の膜厚が厚い構造が採用されてもよい。この場合、ｎ型半導体領域３２のゲート電極４１に対向する面に形成される蓄積層の抵抗が増加し、ｎ型半導体領域３２とｐ型ベース領域３４の境界の位置の電位とノードｎ１の電位の差が増加する可能性がある。しかしながら、このような構成でも、出力ＭＯＳトランジスタ２１とセンスＭＯＳトランジスタ２２とはごく近い位置にあるので、上述された本実施形態の半導体装置の利点をある程度は享受することができる。
また、図１１に図示されているように、トレンチがｎ＋基板３１に到達するように形成されると共に、各トレンチに２つのゲート電極４１ａ、４１ｂが埋め込まれるダブルゲート構造が採用されても良い。図１１では、下側のゲート電極が符号４１ａで示されており、上側のゲート電極が符号４１ｂで示されている。ゲート電極４１ａ、４１ｂは、互いに、電気的に接続されている。即ち、ゲート電極４１ａ、４１ｂは、同一の電位に駆動される。この場合でも、ゲート電極４１ａ、４１ｂが駆動されたときに、ｎ型半導体領域３２のゲート電極４１ａに対向する面、及び、ｎ＋基板３１のゲート電極４１ａに対向する面に蓄積層が形成されるので、ｎ型半導体領域３２とｐ型ベース領域３４の境界の位置の電位とほぼ一致する電位をノードｎ１に生成することができる。
また、図１２に図示されているように、出力ＭＯＳトランジスタ２１及びセンスＭＯＳトランジスタ２２にＤＭＯＳ（double-diffused MOS）構造が採用されてもよい。詳細には、半導体基板３０が、ｎ型半導体領域３２の上に形成されたｐ型ベース領域（ボディ領域）４６、４８を備えており、そのｐ型ベース領域４６、４８にｎ＋拡散層４７、４９が形成される。ｐ型ベース領域４６、４８は、いずれも、ｐ型不純物がドープされた半導体領域であり、また、ｎ＋拡散層４７、４９は、いずれも、ｎ型不純物が高濃度ドープされた半導体領域である。ｐ型ベース領域４６は、出力ＭＯＳトランジスタ２１のチャネルが形成される領域であり、ｐ型ベース領域４８は、センスＭＯＳトランジスタ２２のチャネルが形成される領域である。本実施形態では、ｐ型ベース領域４６とｐ型ベース領域４８の間の位置にｎ型半導体領域３２の一部が存在しており、ｎ型半導体領域３２は、ｐ型ベース領域４６とｐ型ベース領域４８の間を通って半導体基板３０の表側主面３０ａに到達している。また、ｎ＋拡散層４７は、出力ＭＯＳトランジスタ２１のソースとして機能し、ｎ＋拡散層４９は、センスＭＯＳトランジスタ２２のソースとして機能する。
更に、ｎ＋拡散層４７に接合してソース電極３８が形成され、ｎ＋拡散層４９に接合してソース電極３９が形成される。即ち、ソース電極３８は、出力ＭＯＳトランジスタ２１のソースに電気的に接続され、ソース電極３９は、センスＭＯＳトランジスタ２２のソースに電気的に接続されることになる。ソース電極３８は、負荷端子１３に接続され、ソース電極３９は、ノードｎ１に接続される。
更に、ｐ型ベース領域４６、４８、及び、ｎ型半導体領域３２の上面を部分的に被覆するようにゲート絶縁膜５１が形成されており、そのゲート絶縁膜５１の上にゲート電極５２が形成されている。ここで、ゲート電極５２は、ｐ型ベース領域４６、４８の上面の一部に対向していると共に、ｎ型半導体領域３２の上面の一部に対向するように設けられていることに留意されたい。
図１２に図示されたＤＭＯＳ構造が採用される場合においても、出力ＭＯＳトランジスタ２１及びセンスＭＯＳトランジスタ２２の閾値電圧を超える正の電圧がゲート電極５２に印加されたときに、ｐ型ベース領域４６とｎ型半導体領域３２との境界の位置の電位とほぼ同一の電位がノードｎ１に取り出される。図１３は、図１２の構造の半導体装置において、閾値電圧を超える正の電圧がゲート電極５２に印加されたとき（即ち、出力ＭＯＳトランジスタ２１がオンされたとき）に負荷電流ＩＯＵＴが流れる経路を示す図である。図１３においても、負荷電流ＩＯＵＴが流れる経路が矢印４５で示されている。
ゲート電極５２が高電圧（例えば、電源電圧ＶＣＣの２倍程度の電圧）で駆動されると、ｐ型ベース領域４６のゲート電極５２に対向する面に反転層が形成される。この反転層が、出力ＭＯＳトランジスタ２１のチャネルとして用いられる。負荷電流ＩＯＵＴは、ｎ＋基板３１から垂直方向に流れ、更に、ｐ型ベース領域４６に形成されたチャネルを介してｎ＋拡散層４７に流れ込む。ｎ＋拡散層４７に流れ込んだ負荷電流ＩＯＵＴは、更に、ｎ＋拡散層４７からソース電極３８を介して負荷端子１３に流れ、負荷端子１３に接続された負荷３に供給される。
このとき同時に、ｐ型ベース領域４８のゲート電極５２に対向する面にも反転層（即ち、センスＭＯＳトランジスタ２２のチャネル）が形成され、更に、ｎ型半導体領域３２のゲート電極５２に対向する面には、蓄積層が形成される。このため、ｐ型ベース領域４６とｎ型半導体領域３２との境界の位置が、低抵抗でノードｎ１に電気的に接続され、ｐ型ベース領域４６とｎ型半導体領域３２との境界の位置の電位とほぼ同一の電位がノードｎ１に取り出される。上記で議論したように、ｐ型ベース領域４６とｎ型半導体領域３２との境界の位置の電位とほぼ同一の電位がノードｎ１に取り出されることは、基板抵抗ＲＳＵＢによる電圧降下を精度よく測定する、即ち、負荷電流ＩＯＵＴを精度よく測定するために有用である。
また、図１４に図示されているように、パワートランジスタとして、出力ＭＯＳトランジスタ２１及びセンスＭＯＳトランジスタ２２の代わりに、ＩＧＢＴ（insulated gate bipolar transistor）が用いられても良い。図１４では、出力ＭＯＳトランジスタ２１の代わりに用いられるＩＧＢＴが、出力ＩＧＢＴ２１Ａとして示されており、センスＭＯＳトランジスタ２２の代わりに用いられるＩＧＢＴがセンスＩＧＢＴ２２Ａとして示されている。図１４の構造では、ｎ＋基板３１の代わりに、ｐ型不純物が高濃度ドープされたコレクタ領域３１ｃと、ｎ型不純物が高濃度ドープされたドレイン領域３１ｄとが用いられる。ここで、裏面電極３３がコレクタ領域３１ｃに接合され、ドレイン領域３１ｄがコレクタ領域３１ｃに接合される。更に、ｎ型半導体領域３２がドレイン領域３１ｄに接合される。当業者には周知であるように、ＩＧＢＴは、ＭＯＳトランジスタにコレクタ領域を追加的に設けた構造を採用することで電子と正孔の両方をキャリアとして使用可能なデバイスである。したがって、図１４に図示されているような、パワートランジスタとして出力ＩＧＢＴ２１Ａ及びセンスＩＧＢＴ２２Ａを設けた半導体装置の構成は、図３に図示されている出力ＭＯＳトランジスタ２１及びセンスＭＯＳトランジスタ２２を設けた構成と本質的な差異はない。
即ち、図１５に図示されているように、ゲート電極５２が高電圧（例えば、電源電圧ＶＣＣの２倍程度の電圧）で駆動されると、ｐ型ベース領域４６のゲート電極５２に対向する面に反転層が形成される。この反転層が、出力ＭＯＳトランジスタ２１のチャネルとして用いられる。負荷電流ＩＯＵＴは、コレクタ領域３１ｃから垂直方向に流れ、更に、ｐ型ベース領域４６に形成されたチャネルを介してｎ＋拡散層４７に流れ込む。ｎ＋拡散層４７に流れ込んだ負荷電流ＩＯＵＴは、更に、ｎ＋拡散層４７からソース電極３８を介して負荷端子１３に流れ、負荷端子１３に接続された負荷３に供給される。
このとき同時に、ｐ型ベース領域４８のゲート電極５２に対向する面にも反転層（即ち、センスＭＯＳトランジスタ２２のチャネル）が形成され、更に、ｎ型半導体領域３２のゲート電極５２に対向する面には、蓄積層が形成される。このため、ｐ型ベース領域４６とｎ型半導体領域３２との境界の位置が、低抵抗でノードｎ１に電気的に接続され、ｐ型ベース領域４６とｎ型半導体領域３２との境界の位置の電位とほぼ同一の電位がノードｎ１に取り出される。上記で議論したように、ｐ型ベース領域４６とｎ型半導体領域３２との境界の位置の電位とほぼ同一の電位がノードｎ１に取り出されることは、基板抵抗ＲＳＵＢによる電圧降下を精度よく測定する、即ち、負荷電流ＩＯＵＴを精度よく測定するために有用である。
なお、本実施形態では、コレクタ領域３１ｃの基板抵抗を利用していない。ドレイン領域３１ｄが共通であり、基板抵抗ＲＳＵＢとしてドレイン領域３１ｄとｎ型半導体領域３２が利用され、ノードｎ２からはドレイン領域３１ｄとほぼ同一の電位が取り出される。
図１６は、本実施形態の半導体装置の更なる変形例を示す断面図である。図１６の構造では、半導体基板３０の表側主面３０ａからｎ型半導体領域３２を貫通してｎ＋基板３１に到達するｎ＋領域５３が形成され、更に、そのｎ＋領域５３に共通ドレイン電極５４が接合されている。ｎ＋領域５３は、ｎ型不純物が高濃度ドープされた半導体領域である。図１６の構造では、電源端子１２は、共通ドレイン電極５４に接合され、また、ノードｎ２も共通ドレイン電極５４に接続される。即ち、図１６の構造が採用される場合、ノードｎ２の電位は、共通ドレイン電極５４の電位に実質的に一致することになる。
図１６のような構成は、共通ドレイン電極５４が半導体基板３０の表側主面３０ａに形成されるため、制御回路部１５を構成する回路（これらは、半導体基板３０の表側主面３０ａに形成される）と共通ドレイン電極５４との間の接続が容易であり、本実施形態の半導体装置の実装において有利である。つまり、半導体チップの表側主面に全ての外部端子を形成できるため、所謂フリップチップ実装が可能となる。
なお、図１６の構造では、裏面電極３３は、外部との接続端子としてではなく、ｎ＋基板の面内方向の抵抗を低減するために用いられることに留意されたい。図１６の構造の半導体装置は、負荷電流ＩＯＵＴが電源端子１２から共通ドレイン電極５４、ｎ＋領域５３を介してｎ＋基板３１に流れ込む点を除けば、図３の構造の半導体装置と同じ動作をする。また、ｎ＋基板３１の面内方向の抵抗が十分に小さい場合には、図１７に図示されているように、裏面電極３３が取り除かれてもよい。
（第２の実施形態）
図１８は、第２の実施形態の半導体装置の構成を示すブロック図である。本実施形態では、半導体チップ１Ａが、図１に図示されているようなハイサイドドライバＩＣではなく、負荷３と接地端子４の間に設けられて使用される、いわゆるローサイドドライバＩＣとして構成されている。以下、半導体チップ１Ａの構成について詳細に説明する。
半導体チップ１Ａは、負荷３に接続される負荷端子１３Ａと、接地端子４に接続される（即ち、接地される）接地端子１２Ａとを備えており、負荷３と接地端子４との間の電気的接続をスイッチングするように構成されている。詳細には、半導体チップ１Ａには、出力素子部１４と制御回路部１５Ａとがモノリシックに集積化されている。半導体チップ１Ａの出力素子部１４の構成は、第１の実施形態の半導体チップ１の出力素子部１４と同一である。一方、制御回路部１５Ａは、半導体チップ１ＡをローサイドドライバＩＣとして動作させるために、下記のように構成されている。
制御回路部１５Ａは、制御回路ブロック２３Ａと、電圧検出回路２４とを備えている。電圧検出回路２４の構成は、第１の実施形態の半導体チップ１の電圧検出回路２４と同一であり、設定しきい値電圧生成部２７とコンパレータ２８とを備えている。第１の実施形態で詳細に議論されているように、電圧検出回路２４は、ノードｎ１の電位Ｖｎ１とノードｎ２の電位Ｖｎ２との差ΔＶ２１（＝Ｖｎ２−Ｖｎ１）に応じて検出信号ＳＤＥＴを生成する。
制御回路ブロック２３Ａは、ゲート抵抗７１と入力回路７２とＮＭＯＳトランジスタ７３とを備えている。ゲート抵抗７１は、出力ＭＯＳトランジスタ２１及びセンスＭＯＳトランジスタ２２のゲート（即ち、ゲート電極４１）に接続されたゲート接続ノードＮＧと、制御入力端子１１の間に接続されている。入力回路７２は、制御入力端子１１に入力される外部制御信号ＩＮと、電圧検出回路２４から出力される検出信号ＳＤＥＴに応答してＮＭＯＳトランジスタ７３をオンオフする。なお、制御入力端子１１に入力される外部制御信号ＩＮの電圧が、入力回路７２の電源電圧としても用いられる。ＮＭＯＳトランジスタ７３は、入力回路７２による制御の下、ゲート接続ノードＮＧと接地端子１２Ａとを短絡する短絡スイッチとして使用される。ＮＭＯＳトランジスタ７３は、そのドレインが出力ＭＯＳトランジスタ２１及びセンスＭＯＳトランジスタ２２のゲートに接続され、ソースが接地端子１２Ａに接続されている。
図１９は、第２の実施形態の半導体装置における出力ＭＯＳトランジスタ２１及びセンスＭＯＳトランジスタ２２の構造を示す断面図である。図１９に図示されているように、第２の実施形態における出力ＭＯＳトランジスタ２１及びセンスＭＯＳトランジスタ２２の構造は、裏面電極３３が電源端子１２の代わりに負荷端子１３Ａに接続され、ソース電極３８が負荷端子１３の代わりに接地端子１２Ａに接続されている点を除けば、図３に図示されている第１の実施形態における構造と同一である。
続いて、第２の実施形態の半導体装置の動作について説明する。図１８を再度に参照して、初期状態において、外部制御信号ＩＮがＬｏｗレベルに設定されているとする。この場合、出力ＭＯＳトランジスタ２１及びセンスＭＯＳトランジスタ２２は、いずれもオフされ、負荷電流ＩＯＵＴは流れない。
外部制御信号ＩＮが、Ｈｉｇｈレベル（出力ＭＯＳトランジスタ２１及びセンスＭＯＳトランジスタ２２の閾値電圧よりも高いレベル）に設定されると、出力ＭＯＳトランジスタ２１がオン状態になる。このとき、入力回路７２は、ＮＭＯＳトランジスタ７３のゲートをＬｏｗレベルに設定し、ＮＭＯＳトランジスタ７３をオフ状態にする。出力ＭＯＳトランジスタ２１がオン状態になると、負荷３から接地端子４に接続される電流経路が形成され、負荷３から接地端子１２Ａに負荷電流ＩＯＵＴが流れる。
出力ＭＯＳトランジスタ２１がオン状態になったときの負荷電流ＩＯＵＴを検出する動作については、第１の実施形態と同様である。第１の実施形態と同様に、出力ＭＯＳトランジスタ２１に負荷電流ＩＯＵＴが流れると、チャネル抵抗ＲＣＨ及び基板抵抗ＲＳＵＢによる電圧降下が発生する。基板抵抗ＲＳＵＢによる電圧降下は、電圧検出回路２４により、ノードｎ１の電位とノードｎ２の電位の差として検出される。
ただし、第２の実施形態では、入力回路７２が、電圧検出回路２４から出力される検出信号ＳＤＥＴに応じて動作する。入力回路７２に過電流を検出する機能が実装される場合、入力回路７２は、検出信号ＳＤＥＴがＨｉｇｈレベルのときに負荷電流ＩＯＵＴが設定値ＩＯＵＴ ＊を上回ったと判断し、外部制御信号ＩＮに関わらずＮＭＯＳトランジスタ７３をオン状態にする。これにより、出力ＭＯＳトランジスタ２１のソースとゲートが短絡され、出力ＭＯＳトランジスタ２１が、外部制御信号ＩＮに関わらず、強制的にオフ状態に設定される。また、入力回路７２に軽負荷（又は無負荷）を検出する機能が実装される場合、入力回路７２は、検出信号ＳＤＥＴがＬｏｗレベルのとき、負荷電流ＩＯＵＴが設定値ＩＯＵＴ ＊を下回ったと判断し、特定の外部端子（例えば、図示されない診断（diagnosis）端子）にエラー信号を出力する。
（第３の実施形態）
図２０は、第３の実施形態の半導体装置１Ｂの構成を示す断面図であり、図２１は、半導体装置１Ｂの構成を示す平面図である。図２０、図２１に図示されているように、本実施形態の半導体装置１Ｂは、２つのチップ：出力素子チップ５と制御回路チップ６とを備えている。出力素子チップ５は、第１及び第２実施形態における出力素子部１４と同様の構造及び機能を有する半導体チップであり、制御回路チップ６は、第１又は第２実施形態における制御回路部（１５又は１５Ａ）と同様の構造及び機能を有する半導体チップである。
図２０に図示されているように、出力素子チップ５には、第１及び第２実施形態の出力素子部１４と同一の構造の出力ＭＯＳトランジスタ２１及びセンスＭＯＳトランジスタ２２が集積化されている。詳細には、出力素子チップ５は、ｎ＋基板３１と、ｎ＋基板３１の表側主面３１ａの上に形成されたｎ型半導体領域３２とを備えた半導体基板３０を具備する。半導体基板３０の裏側主面、即ち、ｎ＋基板３１の裏側主面３１ｂには、裏面電極３３が形成されており、この裏面電極３３が、電源電圧ＶＣＣが供給される電源端子１２に接続されている。ｎ型半導体領域３２の上にｐ型ベース領域（ボディ領域）３４、３５が形成され、そのｐ型ベース領域３４、３５にｎ＋拡散層３６、３７が形成される。ｎ＋拡散層３６、３７は、半導体基板３０の表側主面３０ａに接するように設けられている。更に、ｎ＋拡散層３６に接合してソース電極３８が形成され、ｎ＋拡散層３７に接合してソース電極３９が形成されている。ソース電極３８は、負荷端子１３に接続され、ソース電極３９は、ノードｎ１に接続される。上述のように、ノードｎ１は、電圧検出を行うコンパレータ２８の一方の入力端子（−入力端子）に接続されていることに留意されたい。半導体基板３０には、更に、（ｎ＋拡散層３６、３７が形成された）ｐ型ベース領域３４、３５を貫通してｎ型半導体領域３２に到達するトレンチが形成されており、そのトレンチの側面及び底面を被覆するようにゲート絶縁膜４０が形成されている。更に、ゲート絶縁膜４０の上面に、該トレンチを埋め込むようにゲート電極４１が形成されている。
また、制御回路チップ６には、第１又は第２の実施形態の制御回路部（１５又は１５Ａ）に含まれる回路と同一の回路が集積化されると共に、ノードｎ２に電源端子１２の電位（共通ドレイン電極の電位）を取り出すための構造が設けられる。詳細には、制御回路チップ６は、半導体基板８０を備えており、半導体基板８０は、ｎ＋基板８１とｎ＋基板８１の表側主面に形成されたｎ型半導体領域８２とを有している。ｎ＋基板８１には、ｎ型不純物が高濃度ドープされている。ｎ＋基板８１の裏側主面には、裏面電極８３が接合されている。また、ｎ型半導体領域８２には、ｎ型不純物がドープされている。ｎ型半導体領域８２の表面部には、第１及び第２の実施形態の制御回路部（１５又は１５Ａ）に含まれる回路と同一の回路が集積化され、更に、ｎ＋拡散層４２が形成されている。ｎ＋拡散層４２には、電位取出電極４３が接合され、その電位取出電極４３がノードｎ２に接続される。
出力素子チップ５の裏面電極３３と制御回路チップ６の裏面電極８３は、導電性部材であるダイパッド７に接合されており、電源端子１２は、そのダイパッド７に接合されている。出力素子チップ５の裏面電極３３と制御回路チップ６の裏面電極８３とは、ダイパッド７によって電気的に接続されており、実質的に同一の電位を有することになる。よって、ノードｎ２にも、出力素子チップ５の裏面電極３３の電位（共通ドレイン電極の電位）と同一の電位、又は、対応する電位が取り出される。
図２１は、第３の実施形態の半導体装置１Ｂにおける、出力素子チップ５と制御回路チップ６の実装を説明する図である。出力素子チップ５には、出力ＭＯＳトランジスタ２１（図２１には、ソース電極３８のみを図示）、センスＭＯＳトランジスタ２２（図２１には、ソース電極３９のみを図示）、出力ゲート配線５５、リング配線５６、及び、出力ソース配線５７に加え、パッド８４、８５、８６が集積化される。パッド８４には、出力ゲート配線５５が接続され、パッド８５には、出力ソース配線５７が接続され、パッド８６にはノードｎ１が接続されている。
一方、制御回路チップ６には、制御回路ブロック２３（又は２３Ａ）、設定しきい値電圧生成部２７、コンパレータ２８、及び、電位取出電極４３に加え、パッド８７、８８、８９が集積化される。
出力素子チップ５と制御回路チップ６との間の電気的接続は、ダイパッド７とボンディングワイヤ９１、９２、９３とによって行われる。上述されているように、出力素子チップ５の裏面電極３３と制御回路チップ６の裏面電極８３とはダイパッド７によって電気的に接続されている。また、出力素子チップ５のパッド８４、８５、８６は、それぞれ、ボンディングワイヤ９１、９２、９３によって制御回路チップ６のパッド８７、８８、８９に接続される。このような構造により、制御回路ブロック２３（又は２３Ａ）が、パッド８７、ボンディングワイヤ９１、及びパッド８４を介して出力ゲート配線５５に接続され、また、パッド８８、ボンディングワイヤ９２、及びパッド８５を介して出力ソース配線５７に接続される。更に、ノードｎ１（即ち、センスＭＯＳトランジスタ２２のソース電極３９）は、パッド８６、ボンディングワイヤ９３及びパッド８９を介してコンパレータ２８の−入力端子に接続される。
上述された本実施形態の半導体装置１Ｂの構成は、出力素子チップ５と制御回路チップ６とを別々の半導体プロセスで形成する場合に有利である。出力素子チップ５は、パワートランジスタの製造に適合した半導体プロセスで製造される必要がある一方、制御回路チップ６は、一般的な半導体プロセスで製造可能であり、出力素子チップ５と制御回路チップ６とを別々の半導体プロセスで製造することは、それぞれに集積化されるべき回路の構成によっては有利な場合がある。
図２０、図２１の構造では、ダイパッド７とノードｎ２との電気的接続が、制御回路チップ６に集積化された構造（具体的には、裏面電極８３、ｎ＋基板８１、ｎ型半導体領域８２、ｎ＋拡散層４２、及び電位取出電極４３）によって行われているが、ダイパッド７とノードｎ２が、異なる構造で電気的に接続されてもよい。
図２２は、本実施形態の半導体装置の変形例の構造を示す断面図であり、図２３は、平面図である。図２２、図２３に図示されている半導体装置１Ｃでは、ダイパッド７とノードｎ２とが、パッド９０及びボンディングワイヤ９４を用いて電気的に接続される。ボンディングワイヤ９４の使用は、裏面主面の電位を表側主面に取り出すことが難しい構造の半導体基板を用いる場合に有効である。
詳細には、図２２、図２３に図示されている半導体装置１Ｃは、制御回路チップ６に代えて制御回路チップ６Ａを備えている。制御回路チップ６Ａは、半導体基板８０Ａを備えており、この半導体基板８０Ａは、ｐ型基板８１Ａとｎ型半導体領域８２とを備えている。ｐ型基板８１Ａには、ｐ型不純物がドープされている。ｐ型基板８１Ａの表側主面にはｎ型半導体領域８２が形成され、ｎ＋基板８１の裏側主面には、裏面電極８３が接合されている。ｎ型半導体領域８２の表面部には、第１又は第２の実施形態の制御回路部（１５又は１５Ａ）に含まれる回路と同一の回路が集積化される。ｎ型半導体領域８２の上に、金属配線層と層間絶縁層とを備えた配線構造９５が形成され、その配線構造９５にパッド９０が設けられる。配線構造９５は、ノードｎ２として用いられる配線を含んでおり、図２３に図示されているように、パッド９０は、該配線、即ち、ノードｎ２に接続されている。ダイパッド７は、ボンディングワイヤ９４によってパッド９０に接続される。このような構造により、出力素子チップ５の裏面電極３３（即ち、共通ドレイン電極）が、ダイパッド７、ボンディングワイヤ９４、及びパッド９０によって電気的にノードｎ２に接続される。即ち、パッド９０は、ダイパッド７及びボンディングワイヤ９４を介して裏面電極３３（共通ドレイン電極）の電位を取り出す電位取出電極として用いられ、ノードｎ２には、出力素子チップ５の裏面電極３３の電位（共通ドレイン電極の電位）と同一の電位、又は、対応する電位が取り出される。
（第４の実施形態）
図２４は、第４の実施形態の半導体装置の構成を示す回路図である。図１に示されているように、第４の実施形態の半導体装置は、第１の実施形態の半導体装置の変形であり、基板抵抗ＲＳＵＢの電圧降下をセンスＭＯＳトランジスタ２２を用いて精度良く取り出すことで負荷電流ＩＯＵＴを高精度で検出する点では類似している。ただし、第４の実施形態の半導体装置は、ノードｎ１に取り出した電位が、高精度な電流センス出力機能の実現、即ち、負荷電流ＩＯＵＴに比例したセンス電流ＩＳの生成に用いられる点において第１の実施形態の半導体装置と相違している。以下、第４の実施形態の半導体装置について詳細に説明する。
第４実施形態の半導体装置は、出力素子部１４Ｄと制御回路部１５Ｄとが集積化された半導体チップ１Ｄとして構成されている。出力素子部１４Ｄは、第１の実施形態の出力素子部１４と概ね同一の構成を有しているが、ノードｎ３と電気的接続を取るための構造を有している点で相違する。ここで、ノードｎ３は、等価回路としては、基板抵抗ＲＳＵＢ’を介して電源端子１２（又は共通ドレイン電極）と接続されるノードである。ノードｎ３と電気的接続を取るための構造については後述する。即ち、ノードｎ３も、電源端子１２（又は共通ドレイン電極）の電位に依存する（又は、電源端子１２の電位に対応する）電位を有することになる。
制御回路部１５Ｄは、第１の実施形態と同様の構成の制御回路ブロック２３と、センスアンプ回路７４を備えている。詳細には、制御回路ブロック２３は、ロジック回路２５と、チャージポンプ２６とを備えている。ロジック回路２５は、外部制御信号ＩＮに応答して、チャージポンプ２６を制御する制御信号ＳＣＴＲＬを生成する。チャージポンプ２６は、ロジック回路２５から供給される制御信号ＳＣＴＲＬに応答して出力ＭＯＳトランジスタ２１及びセンスＭＯＳトランジスタ２２のゲートを駆動する駆動回路として動作し、出力ＭＯＳトランジスタ２１及びセンスＭＯＳトランジスタ２２のゲートに供給すべきゲート電圧ＶＧを生成する。
センスアンプ回路７４は、センスアンプ７５と、ＰＭＯＳトランジスタ７６とを備えており、ノードｎ１の電位とノードｎ３との電位差に応じてセンス電流ＩＳを制御するセンス電流制御回路として動作する。センスアンプ７５の＋入力端子（非反転入力）は、ノードｎ１に接続されており、−入力端子（反転入力）は、ノードｎ３に接続されている。センスアンプ７５の出力端子は、ＰＭＯＳトランジスタ７６のゲートに接続されている。センスアンプ７５は、＋入力端子の電位（即ちノードｎ１の電位）と−入力端子の電位（即ちノードｎ３の電位）との差に対応する電圧を出力する電圧検出回路として動作する。ＰＭＯＳトランジスタ７６は、そのソースがノードｎ３に接続され、ドレインが、センス電流端子１６に接続されている。センス電流端子１６は、センス電流ＩＳが出力される端子であり、センス電流端子１６と接地端子８の間に外部抵抗ＲＥＸが接続されると、外部抵抗ＲＥＸにセンス電流ＩＳが流れる。後述されるように、センスアンプ回路７４は、基板抵抗ＲＳＵＢ’における電圧降下を利用してノードｎ１とノードｎ３の電位を一致させる負帰還動作を行う機能を有しており、この負帰還動作により、ノードｎ３から負荷電流ＩＯＵＴに比例するセンス電流ＩＳが引き出されることになる。
図２５は、第４の実施形態における半導体チップ１Ｄの構造、特に、出力素子部１４Ｄの構造を示す断面図である。第４の実施形態における半導体チップ１Ｄの構造は、第１の実施形態の半導体チップ１の構造と類似しているが、ノードｎ３との電気的接続のための構造を備えている一方で、ノードｎ２との電気的接続のための構造を有していない点で異なっている。
詳細には、半導体基板３０には、その表側主面からｐ型ベース領域３４を貫通してｎ型半導体領域３２に到達するトレンチが形成されている。そのトレンチの側面には絶縁膜６１が形成され、該トレンチの残りの部分が電位取出電極５８によって埋め込まれている。電位取出電極５８は、金属部分５８ａとポリシリコン部分５８ｂとを備えている。ポリシリコン部分５８ｂが、トレンチの底部においてｎ型半導体領域３２に接合され、金属部分５８ａがポリシリコン部分５８ｂに接合されている。即ち、電位取出電極５８は、トレンチの底部においてｎ型半導体領域３２に接合されている。電位取出電極５８がｎ型半導体領域３２に接続する面の深さ方向の位置が、ｐ型ベース領域３４とｎ型半導体領域３２の接合面と同一の位置にあれば理想的である。このような構造により、トレンチの底部におけるｎ型半導体領域３２の表面の電位を、ノードｎ３に直接に取り出すことができる。ここで、電位取出電極５８は、出力ＭＯＳトランジスタ２１に近接して設けられていることに留意されたい。後述されるように、電位取出電極５８が出力ＭＯＳトランジスタ２１に近接していることは、センス電流ＩＳの精度を向上させるために有用である。
好適な実施形態では、電位取出電極５８は、下記の工程で形成される。電位取出電極５８が埋め込まれるトレンチは、ゲート絶縁膜４０及びゲート電極４１で埋め込まれるトレンチと同時に（又は同一工程で）形成される。トレンチが形成された後、全てのトレンチの表面にゲート絶縁膜４０が形成される。更に、電位取出電極５８が埋め込まれるべきトレンチの底面からのみゲート絶縁膜４０が除去される。これにより、トレンチはｐ型ベース領域３４とｎ型半導体領域３２の接合面よりも若干深くなるが、トレンチの側面に、当該接合面よりも深い位置まで絶縁膜６１が形成され、電位取出電極５８とｐ型ベース領域３４との絶縁が確保される。その後、例えば不純物が高濃度ドープされたポリシリコンがトレンチの内部に埋め込まれ、ゲート電極４１が形成される。電位取出電極５８が埋め込まれるべきトレンチにも不純物が高濃度ドープされたポリシリコンが埋め込まれるが、ｎ型半導体領域３２とのオーミック接触が確保される程度の厚さを残して、大部分はエッチングにより除去される。残存した部分が、ポリシリコン部分５８ｂとして用いられる。続いて、トレンチの残りの部分が金属部分５８ａで埋め込まれる。電位取出電極５８は、低抵抗であることが好ましく、この観点ではその全体を金属で形成することが好ましいかもしれない。しかしながら、電位取出電極５８の全体を金属で形成すると金属とｎ型半導体領域３２との接触抵抗が高くなる懸念があるため、本実施形態では、金属部分５８ａとポリシリコン部分５８ｂとを備えた電位取出電極５８の構造が用いられる。なお、電位取出電極５８の形成工程は、ゲート電極４１の形成工程を利用せず、別工程としてもよい。
図２６は、第４の実施形態の半導体チップ１Ｄの出力素子部１４Ｄにおいて電流が流れる経路を示す図である。図２６において、負荷電流ＩＯＵＴが流れる経路は、矢印４５によって示されており、センス電流ＩＳが流れる経路は、矢印５９によって示されている。
負荷電流ＩＯＵＴは、概ね、ｎ＋基板３１及びｎ型半導体領域３２を垂直方向（ｎ＋基板３１の表側主面３１ａに垂直な方向）に流れ、更に、ｐ型ベース領域３４のゲート電極４１に対向する面の近傍に形成されるチャネルを介してｎ＋拡散層３６に流れ込む。ｎ＋拡散層３６に流れ込んだ負荷電流ＩＯＵＴは、更に、ｎ＋拡散層３６からソース電極３８を介して負荷端子１３に流れ、負荷端子１３に接続された負荷３に供給される。
一方、センス電流ＩＳは、概ね、ｎ＋基板３１及びｎ型半導体領域３２を垂直方向に流れて電位取出電極５８に流れ込み、更に、電位取出電極５８からノードｎ３に流れる。よって、ノードｎ３は、基板抵抗ＲＳＵＢ’を介して裏面電極３３に電気的に接続されることになる。ここで、電位取出電極５８が埋め込まれるトレンチがゲート絶縁膜４０及びゲート電極４１で埋め込まれるトレンチと同時に（同一工程で）形成される場合には、両トレンチの深さは実質的に同一である。この場合、半導体基板３０の裏面（ｎ＋基板３１の裏側主面３１ｂ）の垂直方向における単位面積あたりの抵抗値は、基板抵抗ＲＳＵＢ’と基板抵抗ＲＳＵＢとで実質的に同じである。
続いて、第４の実施形態の半導体装置の動作について説明する。
図２４を参照して、初期状態において、外部制御信号ＩＮがＬｏｗレベルに設定されているとする。この場合、ロジック回路２５によって制御信号ＳＣＴＲＬがＬｏｗレベルに設定され、チャージポンプ２６は、出力ＭＯＳトランジスタ２１及びセンスＭＯＳトランジスタ２２のゲート電極４１の駆動を行わない。よって、出力ＭＯＳトランジスタ２１及びセンスＭＯＳトランジスタ２２は、いずれもオフされ、負荷電流ＩＯＵＴは流れない。
外部制御信号ＩＮがＨｉｇｈレベルに設定されると、第１の実施形態の半導体装置と同様に、出力ＭＯＳトランジスタ２１とセンスＭＯＳトランジスタ２２とが、オン状態にされ、負荷電流ＩＯＵＴが流れる。このとき、ｐ型ベース領域３４とｎ型半導体領域３２の境界の位置の電位とほぼ同一の電位が、ノードｎ１に取り出される。
一方、センスアンプ回路７４は、センス電流ＩＳが基板抵抗ＲＳＵＢ’に生じさせる電圧降下を利用してノードｎ１とノードｎ３の電位を一致させる負帰還動作を行ってセンス電流ＩＳを制御する。この負帰還動作により、電位取出電極５８が埋め込まれたトレンチの底部におけるｎ型半導体領域３２の表面の電位が、ノードｎ１の電位と一致するように制御される。
この場合、ノードｎ３から引き出されるセンス電流ＩＳの大きさは、下記式（２）で表わされる。
ＩＳ＝ＩＯＵＴ×ＲＳＵＢ／ＲＳＵＢ’ ・・・（２）
ここで、ＲＳＵＢは、出力ＭＯＳトランジスタ２１を流れる負荷電流ＩＯＵＴが流れる経路における基板抵抗であり、ＲＳＵＢ’は、センス電流ＩＳが流れる経路における基板抵抗である。式（２）は、負荷電流ＩＯＵＴに比例したセンス電流ＩＳを生成することができることを意味している。ここで、基板抵抗ＲＳＵＢ、ＲＳＵＢ’は、いずれも、ｎ＋基板３１及びｎ型半導体領域３２の物理的性質で決まる固定値であり、それらの比ＲＳＵＢ／ＲＳＵＢ’の精度は高い。よって、本実施形態の半導体装置によれば、負荷電流ＩＯＵＴに比例したセンス電流ＩＳを高精度で生成することができる。
例えば、出力ＭＯＳトランジスタ２１のゲート絶縁膜４０及びゲート電極４１で埋め込まれたトレンチの数と、電位取出電極５８で埋め込まれたトレンチの数の比が、例えば、１０００：１である場合について考える。この場合、基板抵抗ＲＳＵＢと基板抵抗ＲＳＵＢ’の比は、次式（３）で表すことができる。
ＲＳＵＢ’／ＲＳＵＢ ＝ １０００ ・・・（３）
例えば、基板抵抗ＲＳＵＢが５ｍΩである場合には、基板抵抗ＲＳＵＢ’は５Ωである。
出力ＭＯＳトランジスタに流れる負荷電流ＩＯＵＴが１０Ａのときには、基板抵抗ＲＳＵＢによる電圧降下が５０ｍＶとなり、ノードｎ１の電位が裏面電極３３（共通ドレイン電極）よりも５０ｍＶ低い電位になる。上記の説明の通り、センスアンプ回路７４の負帰還動作によってノードｎ３の電位も、同様に裏面電極３３（共通ドレイン電極）よりも５０ｍＶ低い電位になる。ここで、基板抵抗ＲＳＵＢ’（すなわち、裏面電極３３とノードｎ３の間の抵抗）は５Ωであるため、センス電流端子１６から流れ出るセンス電流ＩＳは、１０ｍＡ（＝５０ｍＶ／５Ω）となる。このように、本実施形態の半導体装置の構成によれば、負荷電流ＩＯＵＴに比例するセンス電流ＩＳを高精度で得ることができる。
ここで、電位取出電極５８が埋め込まれるトレンチと、電位取出電極５８が埋め込まれるトレンチがゲート絶縁膜４０及びゲート電極４１で埋め込まれるトレンチと同時に（同一工程で）形成される場合には、両トレンチの深さは実質的に同一になり、よって、類似性が高い構造を形成することができる。これは、センス電流ＩＳの負荷電流ＩＯＵＴに対する比例係数ＲＳＵＢ／ＲＳＵＢ’の精度を高くすることに寄与する。加えて、電位取出電極５８を、主な発熱源である出力ＭＯＳトランジスタ２１と近接した位置に設けることで、基板抵抗ＲＳＵＢ、ＲＳＵＢ’の温度差が小さくなり、温度変化による影響を抑制することができる。これは、比例係数ＲＳＵＢ／ＲＳＵＢ’を一定に保つ精度を高くすることに寄与する。
なお、第１の実施形態と第４の実施形態とは、組み合わせて実施することができる。図２７は、第１の実施形態と第４の実施形態とが組み合わされた半導体装置の構成を示す回路ブロック図である。半導体チップ１Ｅに、出力素子部１４Ｄと制御回路部１５Ｅとが集積化されている。出力素子部１４Ｄは、出力ＭＯＳトランジスタ２１とセンスＭＯＳトランジスタ２２とを備えており、更に、上述されているように、ノードｎ３との電気的接続のための構造を備えている。制御回路部１５Ｅは、制御回路ブロック２３と、電圧検出回路２４と、センスアンプ回路７４とを備えている。制御回路ブロック２３と電圧検出回路２４の構成は、第１の実施形態で説明されている通りである。また、センスアンプ回路７４の構成は、第４の実施形態で説明されている通りである。
図２８は、半導体チップ１Ｅの構造を示す断面図である。半導体チップ１Ｅでは、第１の実施形態の半導体チップ１の構造に、ノードｎ３との電気的接続のための構造が追加されている。即ち、出力素子部１４Ｄでは、半導体基板３０の表側主面からｐ型ベース領域３４を貫通してｎ型半導体領域３２に到達するトレンチが形成され、そのトレンチが、電位取出電極５８によって埋め込まれる。電位取出電極５８は、ノードｎ３に接続される。加えて、制御回路部１５Ｅでは、ｎ型半導体領域３２の表面にｎ＋拡散層４２が形成され、ｎ＋拡散層４２に電位取出電極４３が接合される。電位取出電極４３は、ノードｎ２に接続される。
図２７、図２８の構成の半導体装置は、第１の実施形態の半導体装置と、第４の実施形態の半導体装置の両方の機能を有している。検出信号ＳＤＥＴがノードｎ１とノードｎ２の間の電圧に応じて（即ち、負荷電流ＩＯＵＴに応じて）ロジック回路２５に出力され、ロジック回路２５により、負荷電流ＩＯＵＴを監視する動作が行われる。例えば、過電流を検出する動作や、軽負荷や無負荷を検出する動作がロジック回路２５によって行われる。加えて、ノードｎ１の電位とノードｎ３の電位を同一にする負帰還動作がセンスアンプ回路７４によって行われることにより、負荷電流ＩＯＵＴに比例したセンス電流ＩＳが高精度で生成される。
上述の実施形態及び変形例は、矛盾が無い限り組み合わせて実施され得ることに留意されたい。例えば、第２乃至第４の実施形態において、図１０、図１１、図１２に図示された構造の出力ＭＯＳトランジスタ２１及びセンスＭＯＳトランジスタ２２が用いられても良く、また、図１４に図示された構造の出力ＩＧＢＴ２１Ａ、センスＩＧＢＴ２２Ａが用いられても良い。また、第２乃至第４の実施形態において、図１６、図１７に図示された構造の出力素子部１４の構造が用いられてもよい。
（車載用電子システムへの応用）
近年の車載用電子システム（自動車等の車両に搭載される電子システム）では、機能安全の要求が高まっており、負荷の状態をより高精度で検出することが望まれている。したがって、負荷の状態をより高精度で検出できる上述の半導体装置は、車載用電子システムに適用することが有用である。この場合、駆動すべき負荷としては、例えば、車両用ランプ、ファンモータ、シートヒータが挙げられる。
上述の半導体装置が適用された車載用電子システムにおいて負荷に異常が発生した場合、例えば、断線による軽負荷状態、ショートによる過負荷状態が発生した場合、上述の半導体装置によって負荷の異常が検出される。負荷の異常の発生は、コントローラ、より具体的には、ＭＣＵ（micro controller unit）に通知される。該ＭＣＵは、負荷の異常の発生の通知に応答して、出力ＭＯＳトランジスタ２１をオフするように上述の半導体装置を動作させ、これにより、安全が確保される。また、該ＭＣＵは、運転席に設けられたインストルメントクラスタ（計器パネル）に異常の発生を通知して運転者に異常を認知させ、また、車載故障診断装置に異常の発生を通知して異常の発生及びその異常の態様を車載故障診断装置に記憶させてもよい。
図２９は、上述の実施形態の半導体装置が適用された車載用電子システムの一例として、車両１１０に搭載された電子制御ユニット１１１（electronic control unit（ＥＣＵ））を図示している。車両１１０は、実際には様々な機器を搭載しているが、図２９には、インストルメントクラスタ（計器パネル）１１２と車載故障診断装置１１３のみが図示されている。
図３０は、電子制御ユニット１１１の構成の一例を示すブロック図である。図３０の電子制御ユニット１１１は、ボディコントロールモジュールとして構成されており、各種スイッチ１１４に対する操作、及び、ハンドル角度センサ１１５で検出されたハンドル（操舵輪）の角度に応じて各種の負荷１１６を駆動する。
図３０の構成では、電子制御ユニット１１１が、ＭＣＵ１２１と、ドライバＩＣ１２２と、ＣＡＮトランシーバ１２３とを備えている。ＭＣＵ１２１は、ドライバＩＣ１２２による負荷１１６の駆動を制御する。ドライバＩＣ１２２は、ＭＣＵ１２１による制御の下、負荷１１６を駆動する。ＣＡＮトランシーバ１２３は、ＣＡＮ（controller area network）１１７を介して他の機器とのデータ通信を行うために用いられる。図３０の構成では、ＣＡＮ１１７にインストルメントクラスタ１１２及び車載故障診断装置１１３が接続されており、電子制御ユニット１１１のＭＣＵ１２１は、インストルメントクラスタ１１２及び車載故障診断装置１１３と通信可能である。ＣＡＮ１１７には、他のＥＣＵが接続されてもよい。図３０では、他のＥＣＵが、符号１１９によって参照されている。インストルメントクラスタ１１２は、車両１１０の運転者に運転に関する情報を伝えるために使用される一群の機器群である。車載故障診断装置１１３は、車両１１０の故障を診断するために用いられる装置である。車載故障診断装置１１３は、ログファイルを保持しており、車両１１０における異常の発生を他の機器から通知されると、当該異常のログ（例えば、異常が発生した日時、及び異常の内容）をログファイルに記録する。
本実施形態では、ドライバＩＣ１２２として、上述の実施形態の半導体装置（即ち、半導体チップ１、１Ａ〜１Ｅ）が使用される。上述の半導体装置は、負荷の状態の検出精度、より具体的には負荷電流の検出精度が高く、電子制御ユニット１１１のドライバＩＣ１２２として用いられることが好適である。例えば、負荷１１６が、複数のランプ１１６ａを並列に接続して構成されている場合、負荷電流の検出精度を高精度で検出することで、複数のランプ１１６ａの一がオープン故障した場合でも当該故障を検出することができる。
図３１は、ドライバＩＣ１２２として、図１に図示された半導体チップ１が用いられる場合のＭＣＵ１２１とドライバＩＣ１２２との間の接続を示す図である。ＭＣＵ１２１は、外部制御信号ＩＮをドライバＩＣ１２２（半導体チップ１）に供給し、ドライバＩＣ１２２の出力ＭＯＳトランジスタ２１のオンオフを制御する。一方、ドライバＩＣ１２２には、検出信号ＳＤＥＴをＭＣＵ１２１に出力するための診断端子２９が設けられる。ＭＣＵ１２１は、検出信号ＳＤＥＴを監視し、負荷１１６の異常を検出する。
一実施形態では、ＭＣＵ１２１は、検出信号ＳＤＥＴを用いて過電流の発生を検知する動作を行ってもよい。この場合、設定しきい値電圧ＶＴＨは、過電流の検出において用いられる設定値ＩＯＵＴ ＊に基づいて、式（１）に従って設定される。図３２は、検出信号ＳＤＥＴを用いて過電流の発生を検知する場合のＭＣＵ１２１の動作を示すフローチャートである。ここで、初期状態においては、外部制御信号ＩＮがＨｉｇｈレベルであり、出力ＭＯＳトランジスタ２１がオン状態であるとする。この状態では、負荷電流ＩＯＵＴが負荷１１６に供給されている。
ＭＣＵ１２１は、適宜のタイミングで過電流の発生を検知する検出ルーチンを実行する。検出ルーチンが開始されると、ＭＣＵ１２１は、ドライバＩＣ１２２から出力される検出信号ＳＤＥＴの信号レベルを検出する（ステップＳ０１）。検出信号ＳＤＥＴがＬｏｗレベルである場合、検出ルーチンはそのまま終了する。
検出信号ＳＤＥＴがＨｉｇｈレベルである場合、即ち、負荷電流ＩＯＵＴが設定値ＩＯＵＴ ＊よりも大きい場合、ＭＣＵ１２１は、外部制御信号ＩＮをＬｏｗレベルに設定し、出力ＭＯＳトランジスタ２１をオフ状態にする（ステップＳ０２）。これにより、負荷１１６への負荷電流ＩＯＵＴの供給が停止される。
更に、ＭＣＵ１２１は、過電流の発生をインストルメントクラスタ１１２と車載故障診断装置１１３に伝達する（ステップＳ０３）。インストルメントクラスタ１１２のＥＣＵ１１８は、インストルメントクラスタ１１２に含まれる所定の機器（例えば、表示灯）を用いて過電流の発生を表示する。また、車載故障診断装置１１３は、過電流の発生をログファイルに記録する。以上の動作が完了すると、検出ルーチンの実行は終了する。車両１１０の修理・点検を行うサービスエンジニアは、車載故障診断装置１１３のログファイルを確認することにより、負荷１１６に過電流の発生という異常が発生したことを知ることができる。
図３３は、ドライバＩＣ１２２として、図９に図示された半導体チップ１が用いられる場合のＭＣＵ１２１とドライバＩＣ１２２との間の接続を示す図である。ＭＣＵ１２１は、外部制御信号ＩＮをドライバＩＣ１２２（半導体チップ１）に供給し、ドライバＩＣ１２２の出力ＭＯＳトランジスタ２１のオンオフを制御する。一方、半導体チップ１には、検出信号ＳＤＥＴ１をＭＣＵ１２１に出力するための診断端子２９ａと、検出信号ＳＤＥＴ２をＭＣＵ１２１に出力するための診断端子２９ｂとが設けられる。ＭＣＵ１２１は、検出信号ＳＤＥＴ１、ＳＤＥＴ２を監視し、負荷１１６の異常を検出する。
一実施形態では、ＭＣＵ１２１は、検出信号ＳＤＥＴ１を用いて過電流の発生を検知し、検出信号ＳＤＥＴ２を用いて軽負荷状態の発生を検知する動作を行ってもよい。この場合、設定しきい値電圧ＶＴＨ１は、過電流の検出において用いられる設定値ＩＯＵＴ１ ＊に基づいて、式（１）に従って設定され、設定しきい値電圧ＶＴＨ２は、軽負荷状態の検出において用いられる設定値ＩＯＵＴ２ ＊に基づいて、式（１）に従って設定される。ここで、設定値ＩＯＵＴ１ ＊、ＩＯＵＴ２ ＊には、下記の関係が成立する：
ＩＯＵＴ２ ＊＜ＩＯＵＴ１ ＊ ・・・（４）
この場合、
ＶＴＨ２＜ＶＴＨ１ ・・・（５）
が成立することになる。
図３４は、検出信号ＳＤＥＴ１を用いて過電流の発生を検知し、検出信号ＳＤＥＴ２を用いて軽負荷状態の発生を検知する場合のＭＣＵ１２１の動作を示すフローチャートである。ここで、初期状態においては、外部制御信号ＩＮがＨｉｇｈレベルであり、出力ＭＯＳトランジスタ２１がオン状態であるとする。この状態では、負荷電流ＩＯＵＴが負荷１１６に供給されている。
ＭＣＵ１２１は、適宜のタイミングで検出ルーチンを実行する。検出ルーチンが開始されると、ＭＣＵ１２１は、ドライバＩＣ１２２から出力される検出信号ＳＤＥＴ２の信号レベルを検出する（ステップＳ１１）。検出信号ＳＤＥＴ２がＬｏｗレベルである場合、即ち、負荷電流ＩＯＵＴが設定値ＩＯＵＴ２ ＊よりも小さい場合、ＭＣＵ１２１は、軽負荷状態の発生をインストルメントクラスタ１１２と車載故障診断装置１１３に伝達する（ステップＳ１２）。インストルメントクラスタ１１２のＥＣＵ１１８は、インストルメントクラスタ１１２に含まれる所定の機器（例えば、表示灯）を用いて軽負荷状態の発生を表示する。また、車載故障診断装置１１３は、軽負荷状態の発生をログファイルに記録する。その後、検出ルーチンは、ステップＳ１３に移行する。なお、検出信号ＳＤＥＴ２がＨｉｇｈレベルである場合には、ステップＳ１２が実行されずに検出ルーチンがステップＳ１３に移行する。
更に、ＭＣＵ１２１は、ドライバＩＣ１２２から出力される検出信号ＳＤＥＴ１の信号レベルを検出する（ステップＳ１３）。検出信号ＳＤＥＴ１がＬｏｗレベルである場合、即ち、負荷電流ＩＯＵＴが設定値ＩＯＵＴ１ ＊よりも小さい場合、検出ルーチンはそのまま終了する。
検出信号ＳＤＥＴ１がＨｉｇｈレベルである場合、即ち、負荷電流ＩＯＵＴが設定値ＩＯＵＴ１ ＊よりも大きい場合、ＭＣＵ１２１は、外部制御信号ＩＮをＬｏｗレベルに設定し、出力ＭＯＳトランジスタ２１をオフ状態にする（ステップＳ１４）。これにより、負荷１１６への負荷電流ＩＯＵＴの供給が停止される。
更に、ＭＣＵ１２１は、過電流の発生をインストルメントクラスタ１１２と車載故障診断装置１１３に伝達する（ステップＳ１５）。インストルメントクラスタ１１２のＥＣＵ１１８は、インストルメントクラスタ１１２に含まれる所定の機器（例えば、表示灯）を用いて過電流の発生を表示する。また、車載故障診断装置１１３は、過電流の発生をログファイルに記録する。以上の動作が完了すると、検出ルーチンの実行は終了する。
車両１１０の修理・点検を行うサービスエンジニアは、車載故障診断装置１１３のログファイルを確認することにより、軽負荷状態の発生及び過電流の発生を知ることができる。
図３５は、ドライバＩＣ１２２として、図１８に図示された半導体チップ１Ａが用いられる場合のＭＣＵ１２１とドライバＩＣ１２２との間の接続を示す図である。ＭＣＵ１２１は、外部制御信号ＩＮをドライバＩＣ１２２（半導体チップ１）に供給し、ドライバＩＣ１２２の出力ＭＯＳトランジスタ２１のオンオフを制御する。一方、半導体チップ１には、検出信号ＳＤＥＴをＭＣＵ１２１に出力するための診断端子２９が設けられる。ＭＣＵ１２１は、検出信号ＳＤＥＴを監視し、負荷１１６の異常を検出する。
図３５の構成においても、過電流の発生が検出信号ＳＤＥＴに基づいて検出されてもよい。この場合、設定しきい値電圧ＶＴＨは、過電流の検出において用いられる設定値ＩＯＵＴ ＊に基づいて、式（１）に従って設定される。また、軽負荷状態の発生が検出信号ＳＤＥＴに基づいて検出されてもよい。この場合、設定しきい値電圧ＶＴＨは、軽負荷状態の検出において用いられる設定値ＩＯＵＴ ＊に基づいて、式（１）に従って設定される。
図３６は、ドライバＩＣ１２２として、図２４に図示された半導体チップ１Ｄが用いられる場合のＭＣＵ１２１とドライバＩＣ１２２との間の接続を示す図である。ＭＣＵ１２１は、外部制御信号ＩＮをドライバＩＣ１２２（半導体チップ１Ｄ）に供給し、ドライバＩＣ１２２の出力ＭＯＳトランジスタ２１のオンオフを制御する。一方、ＭＣＵ１２１は、ドライバＩＣ１２２のセンス電流端子１６から出力されるセンス電流ＩＳを監視する。詳細には、図３６の構成では、センス電流端子１６と接地端子８の間に外部抵抗ＲＥＸが接続され、ＭＣＵ１２１は、外部抵抗ＲＥＸをセンス電流ＩＳが流れることで発生するセンス電圧ＶＳを監視することで、センス電流ＩＳを監視する。センス電圧ＶＳは、センス電流ＩＳに対応する電圧である。ＭＣＵ１２１は、センス電圧ＶＳの電圧レベル、即ち、センス電流ＩＳの電流レベルから負荷１１６の異常を検出する。
一実施形態では、ＭＣＵ１２１は、センス電圧ＶＳ（即ち、センス電流ＩＳ）に基づいて過電流の発生及び軽負荷状態の発生を検知する動作を行ってもよい。この場合、ＭＣＵ１２１には、過電流しきい値（過電流を検出するためのセンス電圧ＶＳのしきい値）と軽負荷しきい値（軽負荷を検出するためのセンス電圧ＶＳのしきい値）とが設定される。
図３７は、センス電圧ＶＳ（即ち、センス電流ＩＳ）に基づいて過電流の発生及び軽負荷状態の発生を検知する場合のＭＣＵ１２１の動作を示すフローチャートである。ここで、初期状態においては、外部制御信号ＩＮがＨｉｇｈレベルであり、出力ＭＯＳトランジスタ２１がオン状態であるとする。この状態では、負荷電流ＩＯＵＴが負荷１１６に供給されている。
ＭＣＵ１２１は、適宜のタイミングで検出ルーチンを実行する。検出ルーチンが開始されると、ＭＣＵ１２１は、センス電圧ＶＳの電圧レベルを検出し、検出されたセンス電圧ＶＳを軽負荷しきい値と比較する（ステップＳ２１）。
ＭＣＵ１２１は、センス電圧ＶＳが軽負荷しきい値よりも低い場合、即ち、負荷電流ＩＯＵＴが軽負荷を判断する基準となる設定値（第１設定値）よりも小さい場合、ＭＣＵ１２１は、軽負荷状態の発生をインストルメントクラスタ１１２と車載故障診断装置１１３に伝達する（ステップＳ２２）。インストルメントクラスタ１１２のＥＣＵ１１８は、インストルメントクラスタ１１２に含まれる所定の機器（例えば、表示灯）を用いて軽負荷状態の発生を表示する。また、車載故障診断装置１１３は、軽負荷状態の発生をログファイルに記録する。その後、検出ルーチンは、ステップＳ２３に移行する。なお、センス電圧ＶＳが軽負荷しきい値よりも高い場合には、ステップＳ２２が実行されずに検出ルーチンがステップＳ２３に移行する。
更に、ＭＣＵ１２１は、センス電圧ＶＳを過電流しきい値と比較する（ステップＳ２３）。センス電圧ＶＳが過電流しきい値よりも低い場合、即ち、負荷電流ＩＯＵＴが過電流を判断する基準となる設定値（第２設定値）よりも小さい場合、検出ルーチンはそのまま終了する。なお、過電流を判断する基準となる設定値（第２設定値）は、軽負荷を判断する基準となる設定値（第１設定値）よりも大きい。
センス電圧ＶＳが過電流しきい値よりも高い場合、即ち、負荷電流ＩＯＵＴが過電流を判断する基準となる設定値（第２設定値）よりも大きい場合、ＭＣＵ１２１は、外部制御信号ＩＮをＬｏｗレベルに設定し、出力ＭＯＳトランジスタ２１をオフ状態にする（ステップＳ２４）。これにより、負荷１１６への負荷電流ＩＯＵＴの供給が停止される。
更に、ＭＣＵ１２１は、過電流の発生をインストルメントクラスタ１１２と車載故障診断装置１１３に伝達する（ステップＳ２５）。インストルメントクラスタ１１２のＥＣＵ１１８は、インストルメントクラスタ１１２に含まれる所定の機器（例えば、表示灯）を用いて過電流の発生を表示する。また、車載故障診断装置１１３は、過電流の発生、及び、このときのセンス電圧ＶＳの値（即ち、センス電流ＩＳの値）をログファイルに記録する。以上の動作が完了すると、検出ルーチンの実行は終了する。
車両１１０の修理・点検を行うサービスエンジニアは、車載故障診断装置１１３のログファイルを確認することにより、軽負荷状態の発生及び過電流の発生を知ることができる。
図３８は、ドライバＩＣ１２２として、図２７に図示された半導体チップ１Ｄが用いられる場合のＭＣＵ１２１とドライバＩＣ１２２との間の接続を示す図である。ＭＣＵ１２１は、外部制御信号ＩＮをドライバＩＣ１２２（半導体チップ１Ｄ）に供給し、ドライバＩＣ１２２の出力ＭＯＳトランジスタ２１のオンオフを制御する。ドライバＩＣ１２２には、センス電流ＩＳを出力するセンス電流端子１６に加え、検出信号ＳＤＥＴをＭＣＵ１２１に出力するための診断端子２９が設けられる。ＭＣＵ１２１は、センス電流ＩＳ及び検出信号ＳＤＥＴを監視し、負荷１１６の異常を検出する。ここで、図３８の構成においても、センス電流端子１６と接地端子８の間に外部抵抗ＲＥＸが接続され、ＭＣＵ１２１は、外部抵抗ＲＥＸをセンス電流ＩＳが流れることで発生するセンス電圧ＶＳを監視することで、センス電流ＩＳを監視する。
一実施形態では、ＭＣＵ１２１は、検出信号ＳＤＥＴに基づいて過電流の発生を検知し、センス電圧ＶＳ（即ち、センス電流ＩＳ）に基づいて軽負荷状態の発生を検知する動作を行ってもよい。この場合、ＭＣＵ１２１には、軽負荷しきい値（軽負荷を検出するためのセンス電圧ＶＳのしきい値）が設定される。また、ＭＣＵ１２１は、センス電圧ＶＳ（即ち、センス電流ＩＳ）に基づいて過電流の発生を検知し、検出信号ＳＤＥＴに基づいて軽負荷状態の発生を検知する動作を行ってもよい。この場合、ＭＣＵ１２１には、過電流しきい値（過電流を検出するためのセンス電圧ＶＳのしきい値）が設定される。
以上には、本発明の半導体装置の応用例が具体的に記載されているが、本発明の半導体装置が他の様々な用途に適用可能であることは、当業者には容易に理解されよう。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
１、１Ａ、１Ｄ、１Ｅ：半導体チップ
１Ｂ、１Ｃ：半導体装置
２ ：直流電源
３ ：負荷
４ ：接地端子
５ ：出力素子チップ
６、６Ａ ：制御回路チップ
７ ：ダイパッド
８ ：接地端子
１１ ：制御入力端子
１２ ：電源端子
１２Ａ ：接地端子
１３、１３Ａ：負荷端子
１４、１４Ｄ：出力素子部
１５、１５Ａ、１５Ｄ、１５Ｅ：制御回路部
１６ ：センス電流端子
２１ ：出力ＭＯＳトランジスタ
２２ ：センスＭＯＳトランジスタ
２３、２３Ａ：制御回路ブロック
２４ ：電圧検出回路
２５ ：ロジック回路
２６ ：チャージポンプ
２７、２７ａ、２７ｂ：設定しきい値電圧生成部
２８、２８ａ、２８ｂ：コンパレータ
２９、２９ａ、２９ｂ：診断端子
３０ ：半導体基板
３０ａ ：表側主面
３１ ：基板
３１ａ ：表側主面
３１ｂ ：裏側主面
３１ｃ ：コレクタ領域
３１ｄ ：ドレイン領域
３２ ：ｎ型半導体領域
３３ ：裏面電極
３４、３５：ｐ型ベース領域
３６、３７：ｎ＋拡散層
３８ ：ソース電極
３９ ：ソース電極
４０ ：ゲート絶縁膜
４１、４１ａ、４１ｂ：ゲート電極
４２ ：拡散層
４３ ：電位取出電極
４４ ：層間絶縁膜
４５ ：矢印
４６、４８：ｐ型ベース領域
４７、４９：ｎ＋拡散層
５１ ：ゲート絶縁膜
５２ ：ゲート電極
５３ ：ｎ＋領域
５４ ：共通ドレイン電極
５５ ：出力ゲート配線
５６ ：リング配線
５７ ：出力ソース配線
５８ ：電位取出電極
５８ａ ：金属部分
５８ｂ ：ポリシリコン部分
５９ ：矢印
６１ ：絶縁膜
７１ ：ゲート抵抗
７２ ：入力回路
７３ ：ＮＭＯＳトランジスタ
７４ ：センスアンプ回路
７５ ：センスアンプ
７６ ：ＰＭＯＳトランジスタ
８０ ：半導体基板
８０Ａ ：半導体基板
８１ ：基板
８１Ａ ：ｐ型基板
８２ ：ｎ型半導体領域
８３ ：裏面電極
８４〜９０：パッド
９１〜９４：ボンディングワイヤ
９５ ：配線構造
１０１、１０２：定電流源
１０３、１０４：電源線
１０５ ：定電流源
１０７ ：接地線
１１０ ：車両
１１１ ：電子制御ユニット
１１２ ：インストルメントクラスタ
１１３ ：車載故障診断装置
１１４ ：スイッチ
１１５ ：ハンドル角度センサ
１１６ ：負荷
１１６ａ ：ランプ
１１７ ：ＣＡＮ
１１８ ：ＥＣＵ
１１９ ：他のＥＣＵ
１２１ ：ＭＣＵ
１２２ ：ドライバＩＣ
１２３ ：ＣＡＮトランシーバ
ＭＮ１１、ＭＮ１２、ＭＮ１３：ＮＭＯＳトランジスタ
ＭＰ１１、ＭＰ１２、ＭＰ１３、ＭＰ１４：ＰＭＯＳトランジスタ
ｎ１、ｎ２、ｎ３：ノード
ＮＡ、ＮＢ：接続ノード
ＮＧ ：ゲート接続ノード

Claims (26)

  1. 負荷に負荷電流を供給するために用いられる半導体装置であって、
    第１導電型の第１半導体領域と、
    前記第１半導体領域と電気的に接続された共通ドレイン電極と、
    前記第１半導体領域に接合された、前記第１導電型とは異なる第２導電型の第２半導体領域と、
    前記第２半導体領域に形成され、前記第１導電型の不純物が高濃度ドープされており、第１トランジスタのソースとして機能する第１拡散層と、
    前記第１半導体領域に接合された、前記第２導電型の第３半導体領域と、
    前記第３半導体領域に形成され、前記第１導電型の不純物が高濃度ドープされており、第２トランジスタのソースとして機能する第２拡散層と、
    ゲート絶縁膜と、
    前記ゲート絶縁膜を挟んで前記第１半導体領域、前記第２半導体領域及び前記第３半導体領域と対向するように設けられたゲート電極と、
    電圧検出回路
    とを具備し、
    前記負荷電流は、前記共通ドレイン電極と前記第１拡散層との間で流され、
    前記電圧検出回路は、前記共通ドレイン電極の電位と同一の電位、又は、前記共通ドレイン電極の電位に対応する電位を有するように形成された電位取出電極と前記第２拡散層との間の電圧に応答して検出信号を生成する
    半導体装置。
  2. 請求項１に記載の半導体装置であって、
    更に、前記第１半導体領域に形成された、前記第１導電型の不純物が高濃度ドープされた第３拡散層を具備し、
    前記電位取出電極は、前記第３拡散層に接合されている
    半導体装置。
  3. 請求項１又は２に記載の半導体装置であって、
    前記電圧検出回路は、前記電位取出電極と前記第２拡散層の間の電圧が、所定の設定しきい値電圧よりも高いか低いかに応じて前記検出信号を生成する
    半導体装置。
  4. 請求項３に記載の半導体装置であって、
    更に、
    外部制御信号に応答して前記ゲート電極の電位を制御するロジック回路を具備し、
    前記ロジック回路は、前記検出信号に応答して、前記電位取出電極と前記第２拡散層の間の電圧が前記設定しきい値電圧よりも大きいときに前記外部制御信号に関わらず前記第１トランジスタ及び前記第２トランジスタをオフするように前記ゲート電極の電位を制御する
    半導体装置。
  5. 請求項３に記載の半導体装置であって、
    更に、
    前記検出信号に応答して、前記電位取出電極と前記第２拡散層の間の電圧が前記設定しきい値電圧よりも低い場合に特定の外部端子にエラー信号を出力するロジック回路を具備する
    半導体装置。
  6. 請求項１〜５のいずれかに記載の半導体装置であって、
    前記第１半導体領域、前記第２半導体領域及び前記第３半導体領域が、同一の半導体基板に集積化され、
    前記電圧検出回路が、前記半導体基板の表面部に集積化された回路素子を備えている
    半導体装置。
  7. 請求項１〜６のいずれかに記載の半導体装置であって、
    更に、
    前記第１導電型の不純物が高濃度ドープされており、前記第１半導体領域に接合された第４半導体領域と、
    前記第１導電型の不純物が高濃度ドープされた第５半導体領域
    とを具備し、
    前記第１半導体領域、前記第２半導体領域、前記第３半導体領域、前記第４半導体領域及び、前記第５半導体領域が、同一の半導体基板に集積化され、
    前記第４半導体領域は、前記半導体基板の裏側主面に位置しており、
    前記第５半導体領域が、前記半導体基板の表側主面から前記第１半導体領域を貫通して前記第４半導体領域に到達するように設けられ、
    前記電位取出電極が、前記第５半導体領域に接合された
    半導体装置。
  8. 請求項１〜７のいずれかに記載の半導体装置であって、
    更に、
    直流電源が接続される電源端子と、
    前記負荷が接続される負荷端子
    とを具備し、
    前記電源端子が前記共通ドレイン電極に接続され、
    前記負荷端子が前記第１拡散層に接続された
    半導体装置。
  9. 請求項１〜３のいずれかに記載の半導体装置であって、
    更に、
    前記負荷が接続される負荷端子と、
    接地端子
    とを具備し、
    前記負荷端子が前記共通ドレイン電極に接続され、
    前記接地端子が前記第１拡散層に接続された
    半導体装置。
  10. 請求項９に記載の半導体装置であって、
    更に、
    外部制御信号が入力される制御入力端子と、
    前記ゲート電極と前記制御入力端子の間に接続されるゲート抵抗と、
    入力回路と、
    前記ゲート電極と前記接地端子の間に接続された短絡スイッチ
    とを具備し、
    前記電圧検出回路は、前記電位取出電極と前記第２拡散層の間の電圧が、所定の設定しきい値電圧よりも高いか低いかに応じて前記検出信号を生成し、
    前記入力回路は、前記検出信号に応答して、前記電位取出電極と前記第２拡散層の間の電圧が前記設定しきい値電圧よりも大きいときに前記短絡スイッチをオン状態にする
    半導体装置。
  11. 請求項１〜６のいずれかに記載の半導体装置であって、
    前記第１半導体領域、前記第２半導体領域及び前記第３半導体領域が、第１半導体基板に集積化され、
    前記電位取出電極と前記電圧検出回路とが、第２半導体基板に集積化されている
    半導体装置。
  12. 請求項１１に記載の半導体装置であって、
    更に、前記第１半導体基板と前記第２半導体基板とが接合されるダイパッドを具備し、
    前記第１半導体基板は、更に、前記第１導電型の不純物が高濃度ドープされており、前記第１半導体領域に接合された第４半導体領域を具備しており、
    前記共通ドレイン電極は、第４半導体領域に接合されており、
    前記第２半導体基板は、
    前記第１導電型の不純物が高濃度ドープされた第６半導体領域と、
    前記第６半導体領域に接合された、前記第１導電型の第７半導体領域と、
    前記第７半導体領域に形成された、前記第１導電型の不純物が高濃度ドープされた第４拡散層を具備し、
    前記第６半導体領域には裏面電極が接合され、
    前記共通ドレイン電極と前記裏面電極とが前記ダイパッドに接合され、
    前記電位取出電極は、前記第４拡散層に接合されている
    半導体装置。
  13. 請求項１１に記載の半導体装置であって、
    更に、前記第１半導体基板と前記第２半導体基板とが接合されるダイパッドを具備し、
    前記第１半導体基板は、更に、前記第１導電型の不純物が高濃度ドープされており、前記第１半導体領域に接合された第４半導体領域を具備しており、
    前記共通ドレイン電極は、第４半導体領域に接合されており、
    前記第２半導体基板は、配線構造を具備し、
    前記電位取出電極は、前記配線構造に設けられ、
    前記ダイパッドと前記電位取出電極とがボンディングワイヤによって接続されている
    半導体装置。
  14. 請求項１に記載の半導体装置であって、
    前記第１半導体領域、前記第２半導体領域及び前記第３半導体領域が、半導体基板に集積化され、
    前記半導体基板には、前記半導体基板の表側主面から前記第２半導体領域及び前記第３半導体領域の間を通って前記第１半導体領域に到達する第１トレンチと、前記半導体基板の表側主面から前記第２半導体領域を貫通して前記第１半導体領域に到達する第２トレンチとが形成され、
    前記ゲート絶縁膜は、前記第１トレンチを被覆するように形成され、
    前記電位取出電極は、前記第２トレンチの内部において前記第１半導体領域に接合される
    半導体装置。
  15. 請求項１４に記載の半導体装置であって、
    更に、
    前記電位取出電極から引き出されたセンス電流を外部に出力するセンス電流端子と、
    前記電圧検出回路を含むセンス電流制御回路
    を具備し、
    前記センス電流制御回路は、前記検出信号に応答して前記電位取出電極の電位と前記第２拡散層の電位とが一致するように前記センス電流を制御する
    半導体装置。
  16. 請求項１４に記載の半導体装置であって、
    更に、
    前記電位取出電極から引き出されたセンス電流を外部に出力するセンス電流端子と、
    ソースが前記電位取出電極に接続され、ドレインが前記センス電流端子に接続され、ゲートに前記検出信号が供給されるＰＭＯＳトランジスタを備える
    半導体装置。
  17. 請求項１５又は１６に記載の半導体装置であって、
    更に、
    前記第１半導体領域に形成された、前記第１導電型の不純物が高濃度ドープされた第３拡散層と、
    前記第３拡散層に接合されている第２電位取出電極と、
    前記第２電位取出電極と前記第２拡散層の間の電圧が、所定の設定しきい値電圧よりも高いか低いかに応じて第２検出信号を生成する第２電圧検出回路
    とを具備する
    半導体装置。
  18. 請求項１７に記載の半導体装置であって、
    更に、
    外部制御信号に応答して前記ゲート電極の電位を制御するロジック回路を具備し、
    前記ロジック回路は、前記第２検出信号に応答して、前記第２電位取出電極と前記第２拡散層の間の電圧が前記設定しきい値電圧よりも大きいときに前記外部制御信号に関わらず前記第１トランジスタ及び前記第２トランジスタをオフするように前記ゲート電極の電位を制御する
    半導体装置。
  19. 請求項１乃至１８のいずれかに記載の半導体装置であって、
    前記ゲート電極に、前記第１トランジスタ及び前記第２トランジスタがオン状態になるようなゲート電圧が印加されたとき、前記第１半導体領域と前記第２半導体領域との境界の位置が、前記第１半導体領域の前記ゲート電極に対向する面に形成される蓄積層と前記第３半導体領域の前記ゲート電極に対向する面に形成される反転層とを介して前記第２拡散層に電気的に接続される
    半導体装置。
  20. 請求項１乃至６、１４乃至１９のいずれかに記載の半導体装置であって、
    更に、
    前記第１半導体領域に接合された、前記第１導電型の不純物が高濃度ドープされた第４半導体領域を更に具備し、
    前記共通ドレイン電極が、前記第４半導体領域に接合された
    半導体装置。
  21. 請求項１乃至５、１４乃至１９のいずれかに記載の半導体装置であって、
    前記第１半導体領域、前記第２半導体領域及び前記第３半導体領域が、半導体基板に集積化され、
    前記半導体基板の表側主面から前記第２半導体領域及び前記第３半導体領域の間を通って前記第１半導体領域に到達するトレンチが形成され、
    前記ゲート絶縁膜は、前記第１トレンチを被覆するように形成されている
    半導体装置。
  22. 請求項１乃至５、１４乃至１９のいずれかに記載の半導体装置であって、
    前記第１半導体領域、前記第２半導体領域及び前記第３半導体領域が、半導体基板に集積化され、
    前記第１半導体領域の一部が、前記第２半導体領域及び前記第３半導体領域の間を通過して、前記半導体基板の表側主面に到達しており、
    前記ゲート絶縁膜が、前記半導体基板の表側主面の上に形成された
    半導体装置。
  23. 請求項２２に記載の半導体装置であって、
    更に、
    前記第１半導体領域に接合された、前記第１導電型の不純物が高濃度ドープされた第４半導体領域と、
    前記第４半導体領域に接合された、前記第２導電型の不純物が高濃度ドープされた第５半導体領域
    とを更に具備し、
    前記共通ドレイン電極が、前記第５半導体領域に接合された
    半導体装置。
  24. 負荷に負荷電流を供給する半導体装置と、
    コントローラ
    とを具備し、
    前記半導体装置が、
    第１導電型の第１半導体領域と、
    前記第１半導体領域と電気的に接続された共通ドレイン電極と、
    前記第１半導体領域に接合された、前記第１導電型とは異なる第２導電型の第２半導体領域と、
    前記第２半導体領域に形成され、前記第１導電型の不純物が高濃度ドープされており、第１トランジスタのソースとして機能する第１拡散層と、
    前記第１半導体領域に接合された、前記第２導電型の第３半導体領域と、
    前記第３半導体領域に形成され、前記第１導電型の不純物が高濃度ドープされており、第２トランジスタのソースとして機能する第２拡散層と、
    ゲート絶縁膜と、
    前記ゲート絶縁膜を挟んで前記第１半導体領域、前記第２半導体領域及び前記第３半導体領域と対向するように設けられたゲート電極と、
    電圧検出回路
    とを備え、
    前記負荷電流は、前記共通ドレイン電極と前記第１拡散層との間で流され、
    前記電圧検出回路は、前記共通ドレイン電極の電位と同一の電位、又は、前記共通ドレイン電極の電位に対応する電位を有するように形成された電位取出電極と前記第２拡散層との間の電圧に応答して検出信号を生成し、
    前記コントローラは、前記検出信号を前記半導体装置から受け取り、前記検出信号に基づいて前記負荷の異常を検出する
    車載用電子システム。
  25. 負荷に負荷電流を供給する半導体装置と、
    コントローラ
    とを具備し、
    前記半導体装置が、
    第１導電型の第１半導体領域と、
    前記第１半導体領域と電気的に接続された共通ドレイン電極と、
    前記第１半導体領域に接合された、前記第１導電型とは異なる第２導電型の第２半導体領域と、
    前記第２半導体領域に形成され、前記第１導電型の不純物が高濃度ドープされており、第１トランジスタのソースとして機能する第１拡散層と、
    前記第１半導体領域に接合された、前記第２導電型の第３半導体領域と、
    前記第３半導体領域に形成され、前記第１導電型の不純物が高濃度ドープされており、第２トランジスタのソースとして機能する第２拡散層と、
    ゲート絶縁膜と、
    前記ゲート絶縁膜を挟んで前記第１半導体領域、前記第２半導体領域及び前記第３半導体領域と対向するように設けられたゲート電極と、
    センス電流端子と、
    センス電流制御回路
    とを備え、
    前記負荷電流は、前記共通ドレイン電極と前記第１拡散層との間で流され、
    前記センス電流制御回路は、前記共通ドレイン電極の電位と同一の電位、又は、前記共通ドレイン電極の電位に対応する電位を有するように形成された電位取出電極と前記第２拡散層との間の電圧に応答して検出信号を生成し、
    前記第１半導体領域、前記第２半導体領域及び前記第３半導体領域が、半導体基板に集積化され、
    前記半導体基板には、前記半導体基板の表側主面から前記第２半導体領域及び前記第３半導体領域の間を通って前記第１半導体領域に到達する第１トレンチと、前記半導体基板の表側主面から前記第２半導体領域を貫通して前記第１半導体領域に到達する第２トレンチとが形成され、
    前記ゲート絶縁膜は、前記第１トレンチを被覆するように形成され、
    前記電位取出電極は、前記第２トレンチの内部において前記第１半導体領域に接合され、
    前記センス電流端子は、前記電位取出電極から引き出されたセンス電流を外部に出力し、
    前記センス電流制御回路は、前記検出信号に応答して前記電位取出電極の電位と前記第２拡散層の電位とが一致するように前記センス電流を制御し、
    前記コントローラは、前記センス電流に基づいて前記負荷の異常を検出する
    車載用電子システム。
  26. 請求項２４又は２５に記載の車載用電子システムを具備する
    車両。
JP2014074628A 2013-07-10 2014-03-31 半導体装置 Active JP6300316B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2014074628A JP6300316B2 (ja) 2013-07-10 2014-03-31 半導体装置
US14/307,674 US9153688B2 (en) 2013-07-10 2014-06-18 Detecting and driving load using MOS transistor
CN201410327875.2A CN104282690B (zh) 2013-07-10 2014-07-10 半导体器件
TW106136229A TWI651831B (zh) 2013-07-10 2014-07-10 半導體裝置
TW103123786A TWI611559B (zh) 2013-07-10 2014-07-10 半導體裝置
US14/808,503 US9300279B2 (en) 2013-07-10 2015-07-24 Detecting and driving load using MOS transistor
US15/056,846 US9515650B2 (en) 2013-07-10 2016-02-29 Detecting and driving load using transistor

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013144380 2013-07-10
JP2013144380 2013-07-10
JP2014074628A JP6300316B2 (ja) 2013-07-10 2014-03-31 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018010519A Division JP6548757B2 (ja) 2013-07-10 2018-01-25 半導体装置

Publications (2)

Publication Number Publication Date
JP2015035578A true JP2015035578A (ja) 2015-02-19
JP6300316B2 JP6300316B2 (ja) 2018-03-28

Family

ID=52257429

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014074628A Active JP6300316B2 (ja) 2013-07-10 2014-03-31 半導体装置

Country Status (4)

Country Link
US (3) US9153688B2 (ja)
JP (1) JP6300316B2 (ja)
CN (1) CN104282690B (ja)
TW (2) TWI611559B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019080436A (ja) * 2017-10-25 2019-05-23 ローム株式会社 過電流保護回路

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10175271B2 (en) * 2012-12-31 2019-01-08 Silicon Laboratories Inc. Apparatus for differencing comparator and associated methods
US9965652B2 (en) * 2014-08-06 2018-05-08 Maxim Integrated Products, Inc. Detecting and thwarting backside attacks on secured systems
DE102014113254B4 (de) * 2014-09-15 2017-07-13 Infineon Technologies Austria Ag Halbleitervorrichtung mit Stromsensor
ITUB20150191A1 (it) * 2015-03-11 2016-09-11 St Microelectronics Srl Dispositivo di protezione elettrica e metodo per proteggere un dispositivo elettronico
US10964688B2 (en) 2015-10-01 2021-03-30 Rohm Co., Ltd. Semiconductor device
DE102015121194A1 (de) * 2015-12-04 2017-06-08 Infineon Technologies Ag Vorrichtung mit integriertem Schutzverlauf und Verfahren
FR3050317A1 (fr) 2016-04-19 2017-10-20 Stmicroelectronics Rousset Puce electronique
JP6722101B2 (ja) * 2016-12-27 2020-07-15 ルネサスエレクトロニクス株式会社 半導体装置および過電流保護装置
FR3062952B1 (fr) 2017-02-13 2019-03-29 Stmicroelectronics (Crolles 2) Sas Condensateur de decouplage
JP6890480B2 (ja) * 2017-06-19 2021-06-18 日立Astemo株式会社 半導体装置
CN107565913B (zh) * 2017-10-26 2024-02-02 井冈山电器有限公司 一种保护电路
US10670638B2 (en) * 2017-11-09 2020-06-02 Texas Instruments Incorporated Layout for reduced cross-talk in common terminal transistor
JP7219563B2 (ja) * 2018-07-20 2023-02-08 ローム株式会社 半導体装置
DE102018213486A1 (de) * 2018-08-08 2020-02-13 Continental Teves Ag & Co. Ohg Gatetreibereinheit, Motorsteuerungsanordnung und Motoranordnung
EP3736864B1 (en) 2019-05-06 2023-04-19 Infineon Technologies Austria AG Semiconductor device
CN111628000B (zh) * 2020-05-06 2021-06-04 武汉大学 激光冲击制备亚纳米级沟道背电极场效应晶体管的方法
JP2022047248A (ja) * 2020-09-11 2022-03-24 富士電機株式会社 集積回路、半導体装置
EP3975225A1 (en) * 2020-09-24 2022-03-30 Infineon Technologies Austria AG Semiconductor module
US11916064B2 (en) * 2021-09-28 2024-02-27 Monolithic Power Systems, Inc. Integrated circuit with fault reporting structure

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000299928A (ja) * 1999-02-14 2000-10-24 Yazaki Corp 電源供給制御装置及び半導体装置
JP2013045996A (ja) * 2011-08-26 2013-03-04 Renesas Electronics Corp 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08102649A (ja) 1994-09-30 1996-04-16 Hitachi Ltd パワー半導体素子の電流検出回路
JPH10116917A (ja) 1996-10-14 1998-05-06 Sharp Corp パワートランジスタ
US7638841B2 (en) * 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
JP4875380B2 (ja) * 2006-02-24 2012-02-15 ルネサスエレクトロニクス株式会社 半導体装置
JP5431994B2 (ja) 2010-02-10 2014-03-05 ルネサスエレクトロニクス株式会社 電流制限回路
JP5486396B2 (ja) * 2010-05-11 2014-05-07 ルネサスエレクトロニクス株式会社 負荷駆動回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000299928A (ja) * 1999-02-14 2000-10-24 Yazaki Corp 電源供給制御装置及び半導体装置
JP2013045996A (ja) * 2011-08-26 2013-03-04 Renesas Electronics Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019080436A (ja) * 2017-10-25 2019-05-23 ローム株式会社 過電流保護回路

Also Published As

Publication number Publication date
TWI651831B (zh) 2019-02-21
CN104282690A (zh) 2015-01-14
TWI611559B (zh) 2018-01-11
US9515650B2 (en) 2016-12-06
US20160182035A1 (en) 2016-06-23
US9300279B2 (en) 2016-03-29
CN104282690B (zh) 2018-12-25
US20150333742A1 (en) 2015-11-19
US9153688B2 (en) 2015-10-06
TW201507102A (zh) 2015-02-16
US20150014687A1 (en) 2015-01-15
TW201804596A (zh) 2018-02-01
JP6300316B2 (ja) 2018-03-28

Similar Documents

Publication Publication Date Title
JP6300316B2 (ja) 半導体装置
US7531852B2 (en) Electronic unit with a substrate where an electronic circuit is fabricated
JP6592099B2 (ja) 半導体装置
JP5547429B2 (ja) 半導体装置
US20140334522A1 (en) Power Transistor With Integrated Temperature Sensor Element, Power Transistor Circuit, Method for Operating a Power Transistor, and Method for Operating a Power Transistor Circuit
JP6432201B2 (ja) 半導体装置および半導体装置の製造方法
US7852148B2 (en) Method of forming a sensing circuit and structure therefor
JPH01157573A (ja) 半導体装置およびその製造方法
US7872459B2 (en) Semiconductor integrated circuit device and regulator using it
US20210280515A1 (en) Trimming circuit and trimming method
JP6548757B2 (ja) 半導体装置
US8148785B2 (en) Semiconductor device
JP6588229B2 (ja) 過熱保護回路並びにこれを用いた半導体集積回路装置及び車両
JP2019017128A (ja) 逆接続保護装置の状態検出回路
JP2010199279A (ja) 半導体装置及び半導体装置の電流測定方法
CN114070289A (zh) 具有负载电流感测模态的晶体管封装
US8044652B2 (en) Constant current control circuit
US8901923B2 (en) Magnetic field sensor
CN111273073B (zh) Igbt芯片及半导体功率模块
JP2010109076A (ja) 半導体装置
JP2021047057A (ja) 半導体装置、および、パワーデバイス
JP2016152335A (ja) 半導体装置
JP2008288280A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160926

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170821

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20171025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180125

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20180205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180222

R150 Certificate of patent or registration of utility model

Ref document number: 6300316

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250