JP2015005719A - 半導体リレー - Google Patents

半導体リレー Download PDF

Info

Publication number
JP2015005719A
JP2015005719A JP2014017129A JP2014017129A JP2015005719A JP 2015005719 A JP2015005719 A JP 2015005719A JP 2014017129 A JP2014017129 A JP 2014017129A JP 2014017129 A JP2014017129 A JP 2014017129A JP 2015005719 A JP2015005719 A JP 2015005719A
Authority
JP
Japan
Prior art keywords
case
circuit board
semiconductor relay
central axis
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014017129A
Other languages
English (en)
Other versions
JP6297342B2 (ja
Inventor
貴彦 大兼
Takahiko Okane
貴彦 大兼
新藤 洋一
Yoichi Shindo
洋一 新藤
巌 鶴淵
Iwao Tsurubuchi
巌 鶴淵
俊 相澤
Takashi Aizawa
俊 相澤
佳央 山田
Yoshihisa Yamada
佳央 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsuba Corp
Original Assignee
Mitsuba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsuba Corp filed Critical Mitsuba Corp
Priority to JP2014017129A priority Critical patent/JP6297342B2/ja
Priority to PCT/JP2014/062950 priority patent/WO2014188953A1/ja
Publication of JP2015005719A publication Critical patent/JP2015005719A/ja
Application granted granted Critical
Publication of JP6297342B2 publication Critical patent/JP6297342B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00Constructional details common to different types of electric apparatus
    • H05K7/20Modifications to facilitate cooling, ventilating, or heating
    • H05K7/20845Modifications to facilitate cooling, ventilating, or heating for automotive electronic casings
    • H05K7/20854Heat transfer by conduction from internal heat source to heat radiating structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Thermal Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Electronic Switches (AREA)
  • Connection Or Junction Boxes (AREA)

Abstract

【課題】小型化ができ、且つ取付スペースの省スペース化を図ることができる半導体リレーを提供する。【解決手段】有底筒状のケース2と、このケース2の開口部2aに係合可能なベース部4と、ケース2に内装され、半導体スイッチング素子が実装されている回路基板3と、ベース部4に設けられ、回路基板3と被取付体とを電気的に接続するための複数の端子12,13a,13b,14a,14bと、を備え、ケース2の筒部5一部に、このケース2の熱を放熱するための放熱部9を設け、ケース2の中心軸に対して放熱部9とは反対側に、筒部5の側壁に沿うように回路基板3を配置した。【選択図】図1

Description

この発明は、半導体リレーに関するものである。
従来から、電磁リレー等のいわゆるメカリレーの代替として、半導体リレーが知られている。半導体リレーとしては、例えば、開口部が長方形状になっている有底長四角形状のケースと、このケース内に設けられた半導体素子が実装される回路基板と、ケースの開口部を閉塞し、回路基板を支持するベースと、ベースに設けられ回路基板と被取付体とを電気的に接続するための複数のリード端子と、を備えたものがある。
回路基板は、入力信号が通電される発光ダイオードを含む入力回路、及びその入力回路に入力される入力信号に応じて出力信号を出力する出力回路を備えている。また、回路基板は、ベースの略中央部に支持されると共に、ケースの略中央部に配置されるようになっている。さらに、複数のリード端子は、ベースの長手方向に沿って2列に配置されている。そして、各リード端子と回路基板とが、各々接続端子を介して電気的に接続されている(例えば、特許文献1参照)。
特開2001−7565号公報
しかしながら、上述の従来技術にあっては、ケースの略中央部に回路基板が配置されているので、バランス的には良いものの、半導体素子とケースとの距離が離れてしまい放熱性を向上させることが困難となる。また、ケースが単純な有底長四角形状の箱型に形成されているので、ケースを小型化しにくい。この結果、半導体リレーの小型化に限界があるという課題がある。
また、複数のリード端子がベースの長手方向に沿って2列に配置されているので、半導体リレーが取り付けられる被取付体側で所望の配線を行う必要があり、半導体リレーを取り付けるための占有面積が大きくなってしまうという課題がある。
そこで、この発明は、上述した事情に鑑みてなされたものであって、小型化ができ、且つ取付けスペースの省スペース化を図ることができる半導体リレーを提供するものである。
上記の課題を解決するために、本発明に係る半導体リレーは、有底筒状のケースと、このケースの開口部に係合可能なベース部と、前記ケースに内装され、半導体スイッチング素子が実装されている回路基板と、前記ベース部に設けられ、前記回路基板と被取付体とを電気的に接続するための複数の端子と、を備え、前記ケースの周壁における外面の一部に、このケースの熱を放熱するための放熱部を設け、前記ケースの中心軸に対して前記放熱部とは反対側に、前記周壁に沿うように前記回路基板を配置したことを特徴とする。
このように、ケースに放熱部を設けることにより、ケースの放熱性を高めることができる。さらに、回路基板を放熱部とは反対側に寄せて配置することにより、ケースにおける放熱部の設置面積をできる限り大きくすることができる。このため、ケースを効率よく小型化することができ、この結果、半導体リレーを小型化できる。
本発明に係る半導体リレーの前記ケースは、前記中心軸と直交する方向の断面が略正方形となるように有底四角筒状に形成されており、前記ケースに、このケースの底面と前記周壁の一辺とに跨るように、前記ケースの一部を切除した切除部を形成し、この切除部に複数の放熱フィンを設け、これら切除部及び放熱フィンを、前記放熱部として構成したことを特徴とする。
このように構成することで、ケースを大型化することなく、放熱部をできる限り大きく形成することができる。このため、さらに効率よくケースを小型化することができる。
本発明に係る半導体リレーの前記切除部は、前記周壁のうち、前記中心軸に対して前記回路基板とは反対側に位置する一辺の中心軸方向略中央から前記底面の前記中心軸の通る箇所の近傍に至るまで形成されていることを特徴とする。
このように構成することで、ケースを効率よく小型化しつつ、放熱部を大きく形成することができる。
本発明に係る半導体リレーの前記切除部は、前記周壁のうち、前記中心軸に対して前記回路基板とは反対側に位置する一辺の中心軸方向略中央と、前記底面の前記中心軸の通る箇所の近傍との間に跨るように形成された傾斜面であることを特徴とする。
このように構成することで、放熱部を通る空気の流れが良くなり、放熱部による放熱性を高めることができる。このため、さらに、ケースを小型化することが可能になる。
本発明に係る半導体リレーの前記ケースは、前記放熱部と共に熱伝導性の高い材料により一体成形されていることを特徴とする。
このように構成することで、放熱部の放熱性をさらに高めることができ、ケースをさらに小型化することができる。
本発明に係る半導体リレーの前記複数の端子は、前記ベース部の略中央に配置された信号線入力端子と、この信号線入力端子を含む同一線上に配置された一対の電源端子と、これら一対の電源端子を結ぶ線と直交する線に沿って配置された一対の出力端子と、を備えていることを特徴とする。
このように構成することで、半導体リレーを、ISO−MicroやISO−Mini(何れもISO 7588参照)に準拠するリレーとすることができ、汎用性の高い半導体リレーを提供することが可能になる。このため、被取付体に直接半導体リレーを取り付けることが可能になり、半導体リレーの取付スペースの省スペース化を図ることができる。
本発明に係る半導体リレーの前記信号線入力端子には、前記半導体スイッチング素子をPWM制御するための信号が入力され、前記出力端子からは、無段階の出力信号が出力されることを特徴とする。
このように構成することで、被取付体の駆動制御を精度よく行うことができ、被取付体の信頼性を向上したり、省電力化したりすることが可能になる。また、半導体リレーの発熱を抑えることができるので、ケースの放熱部を小型化できる。この結果、半導体リレーを小型化できる。
本発明に係る半導体リレーは、前記ケース内に充填剤を封入したことを特徴とする。
このように構成することで、ケース内のシール性を高めることができる。また、ケースに内装された回路基板の絶縁性を高めることができる。さらに、回路基板から発生する熱が充填剤を介して効率よくケースに伝達されるので、回路基板から発生する熱を効率よく放熱させることができる。このため、ケース放熱面積を抑えることが可能になり、半導体リレーを小型化できる。
本発明によれば、ケースに放熱部を設けることにより、ケースの放熱性を高めることができる。さらに、回路基板を放熱部とは反対側に寄せて配置することにより、ケースにおける放熱部の設置面積をできる限り大きくすることができる。このため、ケースを効率よく小型化することができ、この結果、半導体リレーを小型化できる。
また、半導体リレーを、ISO−MicroやISO−Mini(ISO 7588参照)に準拠するリレーとすることができ、汎用性の高い半導体リレーを提供することが可能になる。このため、被取付体に直接半導体リレーを取り付けることが可能になり、半導体リレーの取付スペースの省スペース化を図ることができる。
本発明の第1実施形態における半導体リレーの分解斜視図である。 本発明の第1実施形態における半導体リレーの斜視図である。 本発明の第1実施形態における半導体リレーのブロック図である。 本発明の第1実施形態における半導体リレーの側面図である。 本発明の第1実施形態におけるケースの斜視図である。 本発明の第1実施形態におけるベース部と回路基板とを組み付けた斜視図である。 本発明の第1実施形態における半導体リレーをケースの開口部側からみた平面図である。 本発明の第1実施形態における係合爪の拡大断面図である。 本発明の第1実施形態における半導体リレーの動作説明図であって、(a)は、半導体リレーに流れる電流を示し、(b)は、Hi側のFET及びLo側のFETと、Hi側の還流ダイオードの電力損失のタイミングチャートを示す。 本発明の第1実施形態におけるファンモータの回転数の変化を示すグラフである。 本発明の第1実施形態の第1変形例における端子の配置説明図である。 本発明の第1実施形態の第2変形例における半導体リレーの動作説明図であって、(a)は、半導体リレーに流れる電流を示し、(b)は、Hi側のFET及びLo側のFETと、Hi側の還流ダイオードの電力損失のタイミングチャートを示す。 本発明の第2実施形態におけるベース部と回路基板とを組み付けた斜視図である。 図13のA部拡大図である。 本発明の第3実施形態におけるベース部と回路基板とを組み付けた斜視図であって、(a)、(b)はそれぞれベース部と回路基板との接続過程を示す。
(第1実施形態)
(半導体リレー)
次に、この発明の第1実施形態を図1〜図12に基づいて説明する。
図1は、半導体リレー1の分解斜視図、図2は、半導体リレー1の斜視図、図3は、半導体リレー1のブロック図である。
図1〜図3に示すように、半導体リレー1は、被取付体としての電子制御ユニット(ECU)60に電気的に接続されるものである。ECU60は、例えば車両に搭載されており、エンジン冷却用のファンモータMを駆動するための駆動ドライバ61を備えている。また、ECU60は、半導体リレー1への過電圧、過電流、過熱等に対する保護機能を有している。
半導体リレー1は、有底筒状のケース2と、ケース2に内装されている回路基板3と、ケース2の開口部2aに係合しその一部を閉塞可能なベース部4と、ベース部4に設けられ、回路基板3とECU60とを電気的に接続するための複数の端子12,13a,13b,14a,14bとを備えている。そして、半導体リレー1は、ケース2の底部2bが鉛直方向下側に向く状態で車体に固定される。
(ケース)
図4は、半導体リレー1の側面図、図5は、ケース2の斜視図である。
図4、図5に示すように、ケース2は、熱伝導性の高いアルミニウム材からなり、ダイキャスト製法により有底筒状に形成されている。ケース2の筒部5は、中心軸Cと直交する方向の断面が略正方形となるように形成されている。すなわち、筒部5は、第1側辺5a、第2側辺5b、第3側辺5c、及び第4側辺5dの4つの側辺からなる。そして、中心軸Cを挟んで第1側辺5aと第3側辺5cとが互いに対向している。また、中心軸Cを挟んで第2側辺5bと第4側辺5dとが互いに対向している。さらに、第1側辺5a及び第3側辺5cに対し、第2側辺5b及び第4側辺5dが直交した状態になっている。
このような構成のもと、第1側辺5a及び第3側辺5cの内面には、肉厚部6が形成されている。肉厚部6は、ケース2の底部2bから開口部2aのやや手前に至るまで形成されている。
また、肉厚部6には、中心軸C方向に沿って基板支持溝7が形成されている。さらに、基板支持溝7は、中心軸Cよりも第2側辺5b寄りに形成されている。基板支持溝7は、回路基板3の組付け時のガイド機能を備えており、回路基板3がガイドされて挿入されるようになっている。そして、基板支持溝7の最奥部まで回路基板3が挿入されると、ケース2に回路基板3が位置決め支持される。
また、第1側辺5a及び第3側辺5cには、肉厚部6よりも開口部2a側に、それぞれ3つの孔8a,8b,8cが周方向に沿って並んで形成されている。3つの孔8a,8b,8cのうち、中央に形成されている孔8bは、後述するように、ケース2にベース部4の係合突起15をスナップフィット固定するために用いられる。一方、孔8bを挟んで両側に形成されている孔8a,8cは、不図示の被取付体にケース2を固定するために、被取付体側に設けられた係合部材が係合するようになっている。
さらに、ケース2の外面の一部には、放熱部9が一体成形されている。放熱部9は、ケース2の一部を切除してなる切除部10と、この切除部10上に一体成形された複数(この第1実施形態では5つ)の放熱フィン11とにより構成されている。
切除部10は、第4側辺5dの中心軸C方向略中央から底部2bに向かって斜めに形成されている傾斜面10aと、この傾斜面10aの先端から底部2bに直交する方向に沿って屈曲延出されている垂直面10bとにより構成されている。
垂直面10bは、底部2bの中心軸Cが通る位置よりも第2側辺5b側、つまり、基板支持溝7が形成されている側に配置されている。また、垂直面10bの表面積は、傾斜面10aの表面積に対して非常に小さい。すなわち、垂直面10bと傾斜面10aは、底部2bの近傍で接続された状態になっている。
このように形成された傾斜面10a及び垂直面10b上に、複数の放熱フィン11が一体成形されている。各放熱フィン11は、第1側辺5a及び第3側辺5cの延在方向と同じ方向に延在するように立設された状態になっていると共に、第1側辺5aと第3側辺5cとの間に並んで配置された状態になっている。
また、放熱フィン11は、ケース2の切除部10によって切除された領域R1(図4参照)に収まる範囲に形成されている。すなわち、図4に詳示するように、放熱フィン11は、切除部10上にケース2の側面視が長方形状となる範囲で形成されている。
(ベース部)
図6は、ベース部4と回路基板3とを組み付けた斜視図、図7は、半導体リレー1をケース2の開口部2a側からみた平面図である。
図1、図6、図7に示すように、ベース部4は、ケース2の開口部2aと係合しその一部を閉塞可能なように、直方体状に形成されている。より具体的には、ベース部4は、ケース2の開口部2aのうち、第1側辺5a、第4側辺5d、及び第3側辺5cにより囲まれ、且つ基板支持溝7よりも中心軸C側の領域R2を閉塞するように形成されている。すなわち、ケース2にベース部4を取り付けた状態では、ベース部4とケース2の第2側辺5bとの間に、隙間S1が形成されるようになっている。
また、図7に詳示するように、ベース部4には、ケース2とは反対側に向かって複数の端子12,13a,13b,14a,14bが立設されている。各端子12,13a,13b,14a,14bは、板状に形成されており、ISO−Miniに準拠するように配置されている。
より具体的には、図2、図7に示すように、ベース部4の一面4dの略中央に、ケース2の第1側辺5a及び第3側辺5cと板幅方向面が対向するように信号線入力端子12が配置されている。信号線入力端子12は、駆動ドライバ61に電気的に接続され、この駆動ドライバ61から出力される駆動信号を半導体リレー1に入力するためのものである。
また、信号線入力端子12を含み同一線上となるように、ケース2の第2側辺5b側には、一対の電源端子をなす電源端子13a、GND端子13bが配置されている。さらに、電源端子13aは、第1側辺5a及び第3側辺5cと板厚方向が対向するように配置され、GND端子13bは、第2側辺5b及び第4側辺5dと板厚方向面が対向するように配置されている。電源端子13a,GND端子13bは、ECU60を介してバッテリ62に電気的に接続されている。
また、電源端子13aを挟んでケース2の第1側辺5a及び第3側辺5c側には、それぞれ出力端子14a,14bが配置されている。すなわち、出力端子14a,14bは、GND端子13b、信号線入力端子12を結ぶ線L1と直交する線L2に沿って配置されている。
出力端子14a,14bのうち、一方の出力端子14aは、第2側辺5b及び第4側辺5dと板厚方向面が対向するように配置されており、他方の出力端子14bは、第1側辺5a及び第3側辺5cと板厚方向面が対向するように配置されている。出力端子14a,14bは、ファンモータMに電気的に接続されており、駆動ドライバ61からの出力信号に基づいて所定の電力をファンモータMに出力するようになっている。
このように配置された各端子12,13a,13b,14a,14bは、図6に詳示するように、ベース部4を貫通する状態でベース部4に固定されており、ベース部4のケース2側の端面に露出する部分は複数のバスバー18となっている。各バスバー18は、ベース部4の他方の一面4e上(端子12〜14bが突出している一面4d側と反対の面上)を沿うように屈曲形成されている。そして、各バスバー18の先端は、ベース部4の一面4eとベース部4の第2側辺5b側の側面4cとの間の角部よりもやや外側(図7中下側)に突出した状態になっている。この突出した各バスバー18の先端に、回路基板3が電気的に接続される。
また、図6、図7に詳示するように、ベース部4の第1側辺5a側の側面4aと、第3側辺5c側の側面4bには、それぞれ3つの孔8a,8b,8cのうちの中央に形成されている孔8bに対応する位置に、係合突起15が一体成形されている。
係合突起15は、ケース2の開口部2aにベース部4を取り付ける際、孔8aに挿入されてケース2とベース部4とを係合するためのものである。そして、ケース2にベース部4がスナップフィット固定できるようになっている。また、係合突起15には、ケース2側に傾斜面15aが形成されて先細り形状になっているので、ケース2内にベース部4を嵌め込む際、ケース2に係合突起15が引っ掛かることがなく、この係合突起15をスムーズに孔8aに導くことができる。このため、ケース2にベース部4を容易にスナップフィット固定できる。
また、ベース部4の第2側辺5b側の側面4cは、回路基板3が取り付けられる基板取付面16とされている。この基板取付面16の長手方向両端には、回路基板3と係合する2つの係合爪17が一体成形されている。
図8は、係合爪17の断面図である。
図8に詳示するように、各係合爪17は、一対の舌片爪17a,17bにより構成されている。各舌片爪17a,17bは、ベース部4の側面4cから立ち上がる支持部17a1,17b1と、各支持部17a1,17b1の先端に一体成形された爪部本体17a2,17b2と、支持部17a1,17b1の基端部分を連結する支柱部17cにより構成されている。各支持部17a1,17b1は、互いの間に形成された空間によって遠近方向に弾性変形可能に構成されており、回路基板3に形成されている係合孔19にスナップフィット固定されるようになっている。
すなわち、爪部本体17a2,17b2は、回路基板3の後述する係合孔19に支持部17a1,17b1を挿入した状態で、この支持部17a1,17b1から回路基板3が脱落しないようにするための係止手段として構成されている。また、各舌片爪17a,17bは先端に向かうに従って先細りとなるように形成されており、回路基板3の係合孔19に挿入しやすくなっている。
ここで、ベース部4と回路基板3とを機械的に固定するための係合爪17が、ベース部4の第2側辺5b側の側面4cに形成されている一方、各端子12〜14bと回路基板3とを電気的に接続するためのバスバー18の先端が、ベース部4の一面4eとベース部4の第2側辺5b側の側面4cとの間の角部よりもやや外側(図7中下側)に突出されている。このように、係合爪17とバスバー18の先端は、互いに近接配置された状態になっている。
(回路基板)
図1、図3、図6、図7に示すように、回路基板3は平面視略長方形状のガラスエポキシ基板20を有している。このガラスエポキシ基板20がケース2に形成されている基板支持溝7にガイドされて挿入される。ガラスエポキシ基板20のケース2への挿入側の端部には、平面取り部20aが形成されており、視認性を向上させることで、ケース2へのガラスエポキシ基板20の誤組を防止できるようになっている。
また、ガラスエポキシ基板20のベース部4側の端部は、ベース部4の基板取付面16に取り付けられるベース取付部21とされている。このベース取付部21の係合爪17に対応する部位に、2つの係合孔19(図1参照)が形成されている。
さらに、ガラスエポキシ基板20は、ベース取付部21に隣接する位置がバスバー取付部21aとされている。このバスバー取付部21aにおける各バスバー18の先端に対応する位置に、複数(この第1実施形態では5つ)のバスバー差込孔19aが形成されている。バスバー差込孔19aは、バスバー18の先端の断面形状に対応するように、略長長方形状に形成されており、そのバスバー差込孔19aを囲むよう、ガラスエポキシ基板20上の回路パターンの導電部が設けられている。そして、バスバー差込孔19aに各バスバー18の先端を差込み、はんだ付け等によって回路基板3とバスバー18とを電気的に接続する。
また、図3、図6に詳示するように、ガラスエポキシ基板20には、ハーフブリッジIC23やロジックIC28が実装されている。ハーフブリッジIC23は、バッテリ62が電気的に接続される電源端子13a,13b間に2つの半導体スイッチング素子24a,24bを接続すると共に、各半導体スイッチング素子24a,24bにプリドライバ25を接続して構成される回路である。尚、符号22は回路上のノイズを除去するためのチョークコイルである。
各半導体スイッチング素子24a,24bは、それぞれFET(Field effect transistor)26a,26bと、還流ダイオード27a,27bとを並列に接続した構成になっている。プリドライバ25は、駆動ドライバ61からの出力信号に基づいて、FET26a,26bを駆動させるものである。
尚、以下の説明において、2つの半導体スイッチング素子24a,24bのうち、バッテリ62の正極側(Hi側)に配置されている半導体スイッチング素子24aのFET26a、還流ダイオード27aを、それぞれHi側のFET26a、Hi側の還流ダイオード27aと称し、バッテリ62の負極側(Lo側)に配置されている半導体スイッチング素子24bのFET26b、還流ダイオード27bを、それぞれLo側のFET26b、Lo側の還流ダイオード27bと称して説明する。
ロジックIC28は、信号線入力端子12を介してECU60に電気的に接続されていると共に、ハーフブリッジIC23のプリドライバ25に接続されている。ロジックIC28は、ECU60の駆動ドライバ61からの出力信号をハーフブリッジIC23を駆動可能とする信号に変換する。例えば、駆動ドライバ61から出力された低周波PWM信号を高周波PWM信号に変換してハーフブリッジIC23に出力する。
そして、このように構成された回路基板3の2つの半導体スイッチング素子24a,24bのうち、Hi側の半導体スイッチング素子24aを挟んで両側に、ファンモータMが接続された状態になっている。
(半導体リレーの組み立て方法)
次に、半導体リレー1の組み立て方法について説明する。
まず、各電子部品が実装された回路基板3の係合孔19に、複数の端子12,13a,13b,14a,14bが固定されたベース部4の係合爪17を挿入し、ベース部4に回路基板3をスナップフィット固定させる。そして、複数のバスバー18を回路基板3上の所定の接続部と電気的に接続する。この状態で回路基板3のベース部4とは反対側端をケース2の開口部2aに向け、さらに、ベース部4の係合突起15とケース2の孔8bとの位置を合わせる。そして、ケース2の基板支持溝7にガイドされるように回路基板3をケース2に差し込む。
回路基板3をケース2の底部2bまで押し込むと、ケース2の孔8bにベース部4の係合突起15が挿入され、ケース2とベース部4とがスナップフィット固定される。これにより、ケース2内に、回路基板3とベース部4とが収納される。
続いて、ベース部4とケース2の第2側辺5bとの間の隙間S1から充填剤J(図7参照)を注入する。これにより、半導体リレー1の組み立てが完了する。そして、組み立てられた半導体リレー1は、ケース2の底部2bを鉛直方向下側に向けた状態、つまり、ケース2の放熱部9を鉛直方向下側に向けた状態で車体に固定される。
尚、充填剤Jとしては、エポキシ樹脂を主成分としたものや、シリコーン変性ポリマーを主成分としたもの等、難燃性、熱伝導性の高いものを用いることが望ましい。
(半導体リレーの動作)
次に、図9〜図10に基づいて、半導体リレー1の動作について説明する。
図9は、半導体リレー1の動作説明図であって、(a)は、半導体リレー1に流れる電流を示し、(b)は、Hi側のFET29a及びLo側のFET29bと、Hi側の還流ダイオード27aの電力損失のタイミングチャートを示す。
図9(a)に示すように、ファンモータMを駆動させる場合、Hi側の半導体スイッチング素子24aのFET26aはOFF、Lo側の半導体スイッチング素子24bのFET26bはONになっている。これにより、ファンモータMには、駆動電流Idが流れる。
一方、ファンモータMを停止させる場合、Lo側のFET26bをOFFにする。このとき、ファンモータMに駆動電流Idが流れなくなることに起因する起電力が生じる。このため、Hi側のFET26aをONにすることにより、Hi側のFET26aとファンモータMとの間で閉回路を形成し、この閉回路に、起電力によって生じる誘導電流Iyを流す。
ここで、図9(b)に示すように、Hi側のFET26aをONするにあたって、Hi側のFET26aとLo側のFET26bとが同時にON状態とならないように、Lo側のFET26bをOFFにしてから僅かに時間間隔をあけてHi側のFET26aをONにしている。このため、Lo側のFET26bをOFFにしてからHi側のFET26aをONにする間、Hi側の還流ダイオード27aに誘導電流Iy’が流れ、還流ダイオード27aに電力損失が生じる。換言すれば、Lo側のFET26bをOFFにしてからHi側のFET26aをONにするまでの僅かな時間のみ、Hi側の還流ダイオード27aに電力損失が生じるといえる。尚、Lo側のFET26bをOFFにしてからHi側のFET26aをONにするまでの時間は、例えば、数μ秒程度に設定されている。
図10は、縦軸をファンモータMの回転数とし、横軸を時間としたときのファンモータMの回転数の変化を示すグラフである。
同図に示すように、ファンモータMを駆動させるにあたって、半導体リレー1をON/OFF制御するのみならず、PWM(パルス幅変調)制御することも可能である。このPWM制御を行う場合、PWM制御を行うための信号がECU60の駆動ドライバ61から出力され、半導体リレー1のロジックIC28を介してハーフブリッジIC23に信号が入力される。そして、このハーフブリッジIC23から無段階の出力信号が出力されることにより、ファンモータMを所望の回転数で駆動させることができる。
ここで、ハーフブリッジIC23に過電圧、過電流、過熱等が発生すると、信号入力端子12がGNDレベルまで落ちるようになっている。ECU60は、信号入力端子12がGNDレベルまで落ちていることを検出すると、ハーフブリッジIC23が故障していると判断するようになっている。
また、上述のように回路基板3を駆動させると還流ダイオード27a,27bの電力損失等により熱が発生する。この熱は、回路基板3を介し、ケース2内に充填されている充填剤Jを介してケース2に伝達され、ケース2から放熱される。
(ケースの放熱作用)
次に、図2、図4に基づいてケース2の放熱作用について説明する。
ケース2は、全体が熱伝導性の高いアルミダイキャストにより形成されており、且つ筒部5の中心軸Cと直交する方向の断面が略正方形となるように形成されているので、ケース2全体から回路基板3の熱が放熱される。これに加え、ケース2には、切除部10と複数の放熱フィン11からなる放熱部9が形成されているので、ケース2を単純に有底四角筒状に形成した場合と比較してケース2の表面積が大きくなっている。このため、この分、ケース2の放熱性が向上している。
ここで、ケース2が放熱されることにより、ケース2の周囲に上昇気流が生じる。このとき、半導体リレー1は、ケース2の底部2bを鉛直方向下側に向けた状態で車体に固定された場合には、切除部10にも上昇気流が通過する。切除部10は、傾斜面10aと傾斜面10aの底部2b側の端部からこの底部2bに直交する方向に沿って屈曲延出されている垂直面10bとにより構成されている。このため、切除部10に沿って上昇気流が淀みなく通過し、放熱部9の放熱性がさらに向上する(図2における矢印参照)。
(効果)
したがって、上述の第1実施形態によれば、底部2bを鉛直方向下側に向けた状態で車体に固定した場合、ケース2全体から回路基板3の熱を効率よく放熱することができるので、放熱性を考慮してケース2を大型化する必要がなく、この結果、半導体リレー1を小型化できる。
ここで、ケース2に形成されている基板支持溝7は、中心軸Cよりも第2側辺5b寄りに形成されている(図4、図5参照)。つまり、回路基板3は、中心軸Cよりも第2側辺5b寄りに配置されていることになる。このため、ケース2の中心軸Cの近傍から第4側辺5dに至る間に、放熱部9をできる限り大きく形成することができる。よって、ケース2の放熱面積をできる限り大きくすることができ、ケース2を確実に小型化できる。
尚、底部2bを鉛直方向上側に向けた状態で車体に固定した場合にも、同様に、ケース2全体から回路基板3の熱を効率よく放熱することができる。
また、回路基板3が従来のようにケース2の中央に配置されておらず、中心軸Cよりも第2側辺5b寄りに配置されているので、この第2側辺5bにも回路基板3からの熱が伝達され易くなり、回路基板3の熱をさらに効率よく放熱することができる。
これに加え、ケース2内に充填剤Jが充填されているので、ケース2に回路基板3からの熱をさらに効率よく伝達することができる。また、ケース2内に充填剤Jを充填することにより、ケース2内のシール性を高めることができると共に、回路基板3の絶縁性を高めることができる。
また、例えば半導体リレー1が外部から衝撃を受けた際、充填剤Jが緩衝剤の役割を果たし、外部衝撃によって各端子12〜14bと回路基板3との電気的接続部に加わる負荷を軽減したり、回路基板3の損傷を防止したりすることができる。
さらに、ケース2の内面に基板支持溝7を形成し、この基板支持溝7に回路基板3を差し込むようにして半導体リレー1を組み立てるようになっている。このため、ケース2内で回路基板3がガタツクことなく、回路基板3を確実に固定できる。また、基板支持溝7が、ケース2内へ回路基板3を導くためのガイドとして機能するので、回路基板3の組み付け性を向上させることができる。
そして、ベース部4の略中央に信号線入力端子12が配置され、この信号線入力端子12を挟んで両側に、それぞれ電源端子13a,13bが配置されている。さらに、各電源端子13a,13bを結ぶ線L1と直交する線L2に沿って出力端子14a,14bが配置されている。このように、複数の端子12,13a,13b,14a,14bは、ISO−Miniに準拠するように配置されているので、汎用性の高い半導体リレー1とすることができる。このため、ECU60などに電気的に接続されるリレーボックス内に直接半導体リレー1を取り付けることが可能になり、半導体リレー1の取付スペースの省スペース化を図ることができる。
また、半導体リレー1の回路基板3には、バッテリ62の正負極間(電源端子13a,13b間)に接続されるように2つの半導体スイッチング素子24a,24bが実装されている。そして、2つの半導体スイッチング素子24a,24bのうち、Hi側の半導体スイッチング素子24aを挟んだ両側に、ファンモータMが接続されるようになっている。このような構成のもと、ファンモータMを停止させるにあたってLo側のFET26bをOFFにした後、Hi側のFET26aをONすることによって、Hi側の還流ダイオード27aの電力損失をできる限り小さくできる。すなわち、従来の半導体リレーにおける還流ダイオードの電力損失と比較して、この電力損失を十分小さくすることができる。このため、半導体リレー1を駆動させた際に発生する熱を抑制することができる。よって、さらにケース2を小型化することができ、この結果、半導体リレー1を極力小型化することができる。
さらに、ファンモータMを駆動させるにあたって、半導体リレー1をPWM(パルス幅変調)制御することができる。このように、PWM制御を行うことによって、ファンモータMの回転数を容易に変化させることができると共に、回路基板3から発生する熱をさらに低減することができる。このため、より確実に半導体リレー1を小型化することが可能になる。また、ファンモータMの駆動制御を精度よく行うことが可能になる。
また、ベース部4の側面4cに係合爪17を一体成形し、この係合爪17と回路基板3とをスナップフィット固定しているので、係合爪17によって、ベース部4と回路基板3との位置決めを容易に行うことができると共に、ベース部4と回路基板3とを容易、且つ確実に固定できる。
さらに、ベース部4と回路基板3とを機械的に固定するための係合爪17と、各端子12〜14bと回路基板3とを電気的に接続するための各バスバー18の先端とが、互いに近接配置されている。すなわち、各端子12〜14bと回路基板3との電気的接続部の強度を、この電気的接続部に近接した位置において機械的に係合爪17で補助できる。このため、振動等によって各端子12〜14bと回路基板3との電気的接続が絶たれてしまうことを防止できる。
尚、本発明は上述の実施形態に限られるものではなく、本発明の趣旨を逸脱しない範囲において、上述の実施形態に種々の変更を加えたものを含む。
例えば、上述の実施形態では、車両に搭載されるエンジン冷却用のファンモータMを駆動するための駆動ドライバ61に半導体リレー1を適用した場合について説明した。しかしながら、これに限られるものではなく、さまざまな電気機器に半導体リレー1を用いることができる。
また、半導体リレー1の複数の端子12,13a,13b,14a,14bを以下のように配置することもできる。
(第1実施形態の第1変形例)
すなわち、上述の第1実施形態では、複数の端子12,13a,13b,14a,14bが、ISO−Miniに準拠するように配置されている場合について説明した。しかしながら、これに限られるものではなく、図10に示すように、複数の端子12,13a,13b,14a,14bを、ISO−Microに準拠するように配置してもよい。このような場合であっても、ベース部4の略中央に信号線入力端子12がケース2の第2側辺5b及び第4側辺5dと板厚方向面が対向するように配置され、この信号線入力端子12を挟んで両側に、それぞれ電源端子13a,13bが並列状に配置されている。さらに、各電源端子13a,13bを結ぶ線L1と直交する線L2に沿って出力端子14a,14bがケース2の第1側辺5a及び第3側辺5cと板厚方向面が対向するように配置されている。
また、上述の第1実施形態では、回路基板3の2つの半導体スイッチング素子24a,24bのうち、Hi側の半導体スイッチング素子24aを挟んで両側に、ファンモータMが接続された状態になっている。しかしながら、これに限られるものではなく、以下のように、回路基板3にファンモータMを接続してもよい。
(第1実施形態の第2変形例)
図12は、半導体リレー1の第2変形例における動作説明図であって、(a)は、半導体リレー1に流れる電流を示し、(b)は、Hi側のFET29a及びLo側のFET29bと、Hi側の還流ダイオード27aの電力損失のタイミングチャートを示す。
ここで、図12(a)に示すように、ファンモータMは、回路基板3の2つの半導体スイッチング素子24a,24bのうち、Lo側の半導体スイッチング素子24bを挟んで両側に接続されている。
このような構成のもと、ファンモータMを駆動させる場合、Hi側の半導体スイッチング素子24aのFET26aをONとし、Lo側の半導体スイッチング素子24bのFET26bをOFFとする。これにより、ファンモータMには、駆動電流Idが流れる。
一方、ファンモータMを停止させる場合、Hi側のFET26aをOFFにする。そして、このHi側のFET26aとLo側のFET26bとが同時にON状態とならないように、Hi側のFET26aをOFFにしてから僅かに時間間隔をあけてLo側のFET26bをONにする。
Lo側のFET26bをONにすることにより、このLo側のFET26bとファンモータMとの間で閉回路が形成され、この閉回路に、起電力によって生じる誘導電流Iyが流れる。ここで、Hi側のFET26aをOFFにしてからLo側のFET26bをONにする間、Lo側の還流ダイオード27bに誘導電流Iy’が流れ、還流ダイオード27bに僅かに電力損失が生じる。
このように、Lo側の半導体スイッチング素子24bを挟んで両側にファンモータMを接続した場合であっても、上述の第1実施形態と同様の効果を奏することができる。
(第2実施形態)
次に、この発明の第2実施形態を、図13、図14に基づいて説明する。
図13は、第2実施形態におけるベース部4と回路基板3とを組み付けた斜視図、図14は、図13のA部拡大図である。なお、以下の実施形態において、前述の第1実施形態と同一態様には同一符号を付して説明を省略する。
図13、図14に示すように、前述の第1実施形態と第2実施形態との相違点は、バスバー18の先端と回路基板3との接続状態が異なる点にある。
より具体的には、各バスバー18の先端には、プレスフィット接続部18aが一体成形されている。一方、ガラスエポキシ基板20には、プレスフィット接続部18aが圧入可能な略円形状のバスバー差込孔39aが形成されており、そのバスバー差込孔39aの内周面には、ガラスエポキシ基板20上に配策された回路パターンと繋がった導電部が設けられている。そして、ガラスエポキシ基板20のバスバー差込孔39aにプレスフィット接続部18aを圧入することにより、ガラスエポキシ基板20とバスバー18とがプレスフィット接続され、同時に電気的接続も行われる。
なお、プレスフィット接続とは、バスバー差込孔39aにプレスフィット接続部18aを圧入後に、このプレスフィット接続部18aの反発力により回路基板3とバスバー18とを電気的に接続することをいう。
したがって、上述の第2実施形態によれば、前述の第1実施形態と同様の効果に加え、回路基板3とバスバー18との接続をさらに容易に行うことが可能になる。
(第3実施形態)
次に、この発明の第3実施形態を、図15に基づいて説明する。
図15は、ベース部4と回路基板3とを組み付けた斜視図であって、(a)、(b)はそれぞれベース部4と回路基板3との接続過程を示す。
図15(a)、図15(b)に示すように、前述の第2実施形態と第3実施形態との相違点は、第2実施形態ではベース部4と回路基板3との固定が第1実施形態と同様にスナップフィット固定であるのに対し、第3実施形態では、ベース部4と回路基板3との固定が熱かしめにより行われる点にある。
より具体的には、ベース部4の側面4cには、ガラスエポキシ基板20の係合孔19に対応する位置に、この係合孔19に挿入可能な突起35が一体成形されている。
このような構成のもと、ベース部4とガラスエポキシ基板20とを固定するには、まず、ガラスエポキシ基板20の係合孔19に突起35を挿入するようにベース部4を取り付ける(図15(a)参照)。
次に、ガラスエポキシ基板20の係合孔19を介して突出した突起35の先端を加熱し、この突起35の先端を溶融する(図15(b)参照)。この突起35の先端を溶融することにより形成された溶融部35aが、ガラスエポキシ基板20からのベース部4の脱落を防止する係止手段として機能する。
したがって、上述の第3実施形態によれば、突起35(溶融部35a)およびベース部4と回路基板3とが密着するので、前述の第2実施形態と同様の効果に加え、回路基板3に対するベース部4のガタツキを防止できる。このため、バスバー18と回路基板3との電気的接続をより確実に安定させることが可能になる。
1 半導体リレー
2 ケース
2b 底部(底面)
3 回路基板
4 ベース部
5 筒部(周壁)
10 切除部
10a 傾斜面
11 放熱フィン
12 信号線入力端子
13a 電源端子
13b GND端子
14a,14b 出力端子
23 ハーフブリッジIC
24a,24b 半導体スイッチング素子
26a,26b FET
27a,27b 還流ダイオード
28 ロジックIC
60 ECU(被取付体)
61 駆動ドライバ(被取付体)
C 中心軸
J 充填剤

Claims (8)

  1. 有底筒状のケースと、
    このケースの開口部に係合可能なベース部と、
    前記ケースに内装され、半導体スイッチング素子が実装されている回路基板と、
    前記ベース部に設けられ、前記回路基板と被取付体とを電気的に接続するための複数の端子と、を備え、
    前記ケースの周壁における外面の一部に、このケースの熱を放熱するための放熱部を設け、
    前記ケースの中心軸に対して前記放熱部とは反対側に、前記周壁に沿うように前記回路基板を配置したことを特徴とする半導体リレー。
  2. 前記ケースは、前記中心軸と直交する方向の断面が略正方形となるように有底四角筒状に形成されており、
    前記ケースに、このケースの底面と前記周壁の一辺とに跨るように、前記ケースの一部を切除した切除部を形成し、この切除部に複数の放熱フィンを設け、
    これら切除部及び放熱フィンを、前記放熱部として構成したことを特徴とする請求項1に記載の半導体リレー。
  3. 前記切除部は、前記周壁のうち、前記中心軸に対して前記回路基板とは反対側に位置する一辺の中心軸方向略中央から前記底面の前記中心軸の通る箇所の近傍に至るまで形成されていることを特徴とする請求項2に記載の半導体リレー。
  4. 前記切除部は、前記周壁のうち、前記中心軸に対して前記回路基板とは反対側に位置する一辺の中心軸方向略中央と、前記底面の前記中心軸の通る箇所の近傍との間に跨るように形成された傾斜面であることを特徴とする請求項2又は請求項3の何れか1項に記載の半導体リレー。
  5. 前記ケースは、前記放熱部と共に熱伝動性の高い材料により一体成形されていることを特徴とする請求項1〜請求項4の何れか1項に記載の半導体リレー。
  6. 前記複数の端子は、
    前記ベース部の略中央に配置された信号線入力端子と、
    この信号線入力端子を含む同一線上に配置された一対の電源端子と、
    これら一対の電源端子を結ぶ線と直交する線に沿って配置された一対の出力端子と、
    を備えていることを特徴とする請求項1〜請求項5の何れか1項に記載の半導体リレー。
  7. 前記信号線入力端子には、前記半導体スイッチング素子をPWM制御するための信号が入力され、
    前記出力端子からは、無段階の出力信号が出力されることを特徴とする請求項6に記載の半導体リレー。
  8. 前記ケース内に充填剤を封入したことを特徴とする請求項1〜請求項7の何れか1項に記載の半導体リレー。
JP2014017129A 2013-05-23 2014-01-31 半導体リレー Expired - Fee Related JP6297342B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014017129A JP6297342B2 (ja) 2013-05-23 2014-01-31 半導体リレー
PCT/JP2014/062950 WO2014188953A1 (ja) 2013-05-23 2014-05-15 半導体リレー

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013109000 2013-05-23
JP2013109000 2013-05-23
JP2014017129A JP6297342B2 (ja) 2013-05-23 2014-01-31 半導体リレー

Publications (2)

Publication Number Publication Date
JP2015005719A true JP2015005719A (ja) 2015-01-08
JP6297342B2 JP6297342B2 (ja) 2018-03-20

Family

ID=51933512

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014017129A Expired - Fee Related JP6297342B2 (ja) 2013-05-23 2014-01-31 半導体リレー

Country Status (2)

Country Link
JP (1) JP6297342B2 (ja)
WO (1) WO2014188953A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017224603A (ja) * 2016-06-17 2017-12-21 タイコ エレクトロニクス コンポーネンテス エレクトロメカニコス エリデーアー 取付け表面を増大させた電気自動車用コネクタ
JP2020031022A (ja) * 2018-08-24 2020-02-27 古河電気工業株式会社 電気モジュール

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104506174A (zh) * 2014-12-10 2015-04-08 贵州航天电器股份有限公司 一种金属封装的光mos继电器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02171019A (ja) * 1988-12-23 1990-07-02 Matsushita Electric Works Ltd ソリッドステートリレー
JP2001310690A (ja) * 2000-04-28 2001-11-06 Aisin Seiki Co Ltd 車両の電装品制御装置
JP2003258615A (ja) * 2002-02-08 2003-09-12 Tyco Electronics Corp 電気組立体、電気システム、ソリッドステート継電器、及びソリッドステート形a継電器
JP2005532009A (ja) * 2002-07-03 2005-10-20 クント・エレクトロニック・サナイ・ヴェ・チカレット・アノニム・シルケチ 電子スイッチングモジュール
JP2008153582A (ja) * 2006-12-20 2008-07-03 Yazaki Corp リレーモジュール

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02171019A (ja) * 1988-12-23 1990-07-02 Matsushita Electric Works Ltd ソリッドステートリレー
JP2001310690A (ja) * 2000-04-28 2001-11-06 Aisin Seiki Co Ltd 車両の電装品制御装置
JP2003258615A (ja) * 2002-02-08 2003-09-12 Tyco Electronics Corp 電気組立体、電気システム、ソリッドステート継電器、及びソリッドステート形a継電器
JP2005532009A (ja) * 2002-07-03 2005-10-20 クント・エレクトロニック・サナイ・ヴェ・チカレット・アノニム・シルケチ 電子スイッチングモジュール
JP2008153582A (ja) * 2006-12-20 2008-07-03 Yazaki Corp リレーモジュール

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017224603A (ja) * 2016-06-17 2017-12-21 タイコ エレクトロニクス コンポーネンテス エレクトロメカニコス エリデーアー 取付け表面を増大させた電気自動車用コネクタ
JP7141814B2 (ja) 2016-06-17 2022-09-26 タイコ エレクトロニクス コンポーネンテス エレクトロメカニコス エリデーアー 取付け表面を増大させた電気自動車用コネクタ
JP2020031022A (ja) * 2018-08-24 2020-02-27 古河電気工業株式会社 電気モジュール
JP7105650B2 (ja) 2018-08-24 2022-07-25 古河電気工業株式会社 電気モジュール

Also Published As

Publication number Publication date
JP6297342B2 (ja) 2018-03-20
WO2014188953A1 (ja) 2014-11-27

Similar Documents

Publication Publication Date Title
KR102287797B1 (ko) 회로 구성체 및 전기 접속 박스
EP1995439A2 (en) Engine control unit
US10938269B2 (en) Motor with stress absorbing portions
JP5803856B2 (ja) 電子制御ユニット
JP5885773B2 (ja) 電力変換装置
US10880989B2 (en) Electrical junction box
JP6297342B2 (ja) 半導体リレー
JP2019096769A (ja) 回路構成体
JP4217157B2 (ja) 給電装置
CN110741547B (zh) 电子控制装置以及使用该电子控制装置的电动动力转向装置
JP5263189B2 (ja) 半導体パッケージの防水構造
JP2008282867A (ja) 電力半導体装置、電子機器及びリードフレーム部材並びに電力半導体装置の製造方法
JP4281697B2 (ja) アクチュエータ一体型駆動装置及び駆動素子の放熱構造
JP4688751B2 (ja) 半導体装置
US8816515B2 (en) Semiconductor module having sliding case and manufacturing method thereof
JP2010177453A (ja) 半導体装置
JP2002043779A (ja) 電子部品の組み付け構造
JP2009238923A (ja) 電子機器
JP2007049823A (ja) パワーモジュール及び基板
EP1447280B1 (en) Vehicle electronic control unit
JP2004259948A (ja) 電子制御装置
JP2006286465A (ja) スイッチングユニット
JP7310263B2 (ja) 電子部品
JP2011066281A (ja) 発熱デバイス
JP2018129489A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180221

R150 Certificate of patent or registration of utility model

Ref document number: 6297342

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees