JP2014534452A - 表面下欠陥検査用のサンプル作製のためのシステム及び方法 - Google Patents

表面下欠陥検査用のサンプル作製のためのシステム及び方法 Download PDF

Info

Publication number
JP2014534452A
JP2014534452A JP2014544853A JP2014544853A JP2014534452A JP 2014534452 A JP2014534452 A JP 2014534452A JP 2014544853 A JP2014544853 A JP 2014544853A JP 2014544853 A JP2014544853 A JP 2014544853A JP 2014534452 A JP2014534452 A JP 2014534452A
Authority
JP
Japan
Prior art keywords
defect
result file
inspection
cutting
electron microscope
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014544853A
Other languages
English (en)
Other versions
JP6244307B2 (ja
JP2014534452A5 (ja
Inventor
セシリア カンポキアロ
セシリア カンポキアロ
ホン シャオ
ホン シャオ
リート マイケル ヴァン
リート マイケル ヴァン
ベンジャミン クラーク
ベンジャミン クラーク
ハルシュ シンハ
ハルシュ シンハ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KLA Corp
Original Assignee
KLA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KLA Corp filed Critical KLA Corp
Publication of JP2014534452A publication Critical patent/JP2014534452A/ja
Publication of JP2014534452A5 publication Critical patent/JP2014534452A5/ja
Application granted granted Critical
Publication of JP6244307B2 publication Critical patent/JP6244307B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/26Electron or ion microscopes; Electron or ion diffraction tubes
    • H01J37/28Electron or ion microscopes; Electron or ion diffraction tubes with scanning beams
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/31Electron-beam or ion-beam tubes for localised treatment of objects for cutting or drilling
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/26Electron or ion microscopes
    • H01J2237/28Scanning microscopes
    • H01J2237/2813Scanning microscopes characterised by the application
    • H01J2237/2817Pattern inspection

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

一実施形態は走査型電子顕微鏡装置を用いる表面下検査用の基板サンプルの作製方法に関する。第1の結果ファイルに示される位置で欠陥が再検出され、欠陥の位置が、欠陥の位置に対してあらかじめ所定に位置決めされる少なくとも1つの個別のマーキング点でマーキングされる。欠陥の位置は素子の設計データに対して判定することができ、切断位置および切断角度はその情報を用いて少なくとも部分的に自動化された方法で決定することができる。別の実施形態は、表面下検査用サンプルの作製システムに関する。別の実施形態は、対象基板に検査用欠陥をマーキングする方法に関する。その他の実施形態、観点、特徴も開示される。

Description

関連出願の相互参照
本願は、2011年11月29日に提出された米国仮特許出願第61/564,733号の「表面下欠陥検査用の新規なサンプル作製方法」の権利を請求するものであり、その開示を引用により本文書に組み込む。
本発明は、基板製造の際の欠陥を検出および分析する試験および検査システムに関する。
半導体製造工程の各種ステップで試験工程が実施されてウェハおよびレチクルの欠陥が検出される。半導体素子の寸法が低減するにつれ、比較的小さな欠陥でも半導体素子の望ましくない逸脱(aberrations)を引き起こす場合があるために、小サイズの欠陥検出が必要となる。試験工程は通常、ウェハまたはレチクルの欠陥検出と、ウェハまたはレチクル上の位置、ウェハまたはレチクルの欠陥数、時には欠陥サイズなど、欠陥に関する、限られた範囲での情報の提供とを含む。
欠陥検査は、試験結果から判定できる情報よりも、個々の欠陥に関してより多くの情報を判定するために利用されることが多い。たとえば、欠陥検査ツールは、ウェハまたはレチクル上で検出された欠陥を再訪し、その欠陥についてさらに調査することができる。欠陥検査は通常、高倍率光学システムまたは走査型電子顕微鏡(SEM)を用いて欠陥に関する追加情報を生成することを含む。
欠陥の中には、表面下検査の候補として選択されるものもある。表面下検査は通常、選択された欠陥の位置まで手動で誘導することと、ウェハまたはレチクルを手動で切断して断面を取得することと、断面を高解像度で撮像することとを含む。通常、切断角度は選択された欠陥に関する熟練者の勧告に基づき決定される。
米国特許出願公開第2002/0153916号明細書(A1) 米国特許出願公開第2008/0290291号明細書(A1) 米国特許出願公開第2003/0098416号明細書(A1) 米国特許第5561293号明細書(A) 米国特許第6548811号明細書(B1) 韓国公開特許第10−2010−0062400号公報(A) 韓国公開特許第10−2007−0069810号公報(A)
製造された基板の欠陥を検出および分析する試験および検査システムの向上が特に望まれる。
一実施形態は、走査型電子顕微鏡装置を用いた表面下検査用の基板サンプルの作製方法に関する。第1の結果ファイルに示される位置で欠陥が再特定され、欠陥の位置が、欠陥の位置に対してあらかじめ所定に位置決めされる少なくとも1つの個別のマーキング点によってマーキングされる。欠陥の位置は素子の設計データとの比較で判定することができ、切断位置および切断角度はその情報を用いて少なくとも部分的に自動化された方法で決定することができる。
別の実施形態は、表面下検査用のサンプル作製システムに関する。システムは少なくとも試験装置と走査型電子顕微鏡装置とを含む。試験装置は、欠陥に関して素子を試験し、表面下検査用の欠陥を選択し、選択された欠陥に関するデータを第1の結果ファイルに出力するように構成される。走査型電子顕微鏡装置は、第1の結果ファイルに示される位置で欠陥を再特定し、欠陥の位置に対してあらかじめ所定に位置決めされる少なくとも1つの個別のマーキング点によって欠陥の位置をマーキングし、素子の設計データを有する設計ファイルを受け取り、素子の設計データを用いて、少なくとも部分的に自動化された方法で切断位置および切断角度を確定し、第1の結果ファイルを修正して切断位置および切断角度を含む第2の結果ファイルを生成するように構成される。
別の実施形態は、対象基板に検査用欠陥をマーキングする方法に関する。第1の結果ファイルは試験装置から取得され、検査用欠陥は第1の結果ファイルに示される位置で再検出される。欠陥の位置は、検査用欠陥に対してあらかじめ所定に位置決めおよび分離される少なくとも1つの個別のマーキング点によってマーキングされる。
その他の実施形態、側面、特徴も開示する。
対象基板に形成される電子素子のアレイの欠陥例を示す図である。 アレイの様々な位置での欠陥例を示す図である。 本発明の一実施形態に係る表面下検査用のサンプル作製方法を示すフローチャートである。 本発明の一実施形態に係る表面下検査用のサンプル作製方法を示すフロー図である。 本発明の一実施形態に係る対象基板上の欠陥位置の例を示す図である。 本発明の一実施形態に係る図5の欠陥例に関連する近接図と低位構造とを示す図である。 本発明の一実施形態に係る注目欠陥に対する1点マークの配置を示す図である。 本発明の一実施形態に係る注目欠陥に対する2点マークの配置を示す図である。 本発明の一実施形態に係る注目欠陥に対する3点マークの配置を示す図である。 本発明の一実施形態に係る注目欠陥に対する4点マークの配置を示す図である。 本発明の一実施形態に係る単独のマーキング点の例示の幾何学的パターンを示す。 本発明の一実施形態に係るウェハ上に形成される図8Aの例示の幾何学的パターンを示す。 なお、図面は必ずしも等縮尺ではなく、本発明を明確に説明するために本発明の実施形態を例示することを目的とする。
図1は対象基板に形成される電子素子のアレイの欠陥例を示す。本例では、図示されるように、アレイ100は導電性プラグ構造物(features)の2次元アレイを示す。アレイ100の「正常」(欠陥のない)プラグ特徴は暗影付き丸で表され、「欠陥」プラグ特徴はそれよりは明るい影付き丸で表されている。
試験機でこのような電圧コントラスト欠陥を見ることは一般的である。しかしながら、欠陥は単に明暗差として現れるため、検査機やFIB機では見えない場合がある。一部の欠陥種類の再撮像に関する可視性の欠如により、問題となる欠陥の位置を再度特定することになる。これは、従来のやり方が課題に遭遇する理由の1つである。こうした課題は本願に開示のシステムおよび方法によって解決することができる。
図2はアレイの様々な位置での欠陥例を示す。第1の例示の欠陥位置は「欠陥1」と表示され、第2の例示の欠陥位置は「欠陥2」と表示されている。図示されるように、欠陥1はアレイの隅にあり、欠陥2はアレイの真ん中にある。アレイの隅は、欠陥1に対する基準点として使用できる「通常の」または生来の基準(参照点としての役割を果たす設計データによる構造物)である。欠陥2の近傍には生来の基準がないため、欠陥2は再特定されるようにマークを付す必要がある。
今日用いられている、試験から表面下検査までの標準的なフローを以下に示す。(i)対象基板の試験(光学またはSEMベース)、(ii)SEMを使用する対象基板の検査撮像、(iii)欠陥をビン化(グループ分け)し、集束イオンビームシステムによる表面下検査の候補を特定する、(iv)検査SEMを使用して矩形の焼き印(通常、0.5〜2.0ミクロン幅)を作製する。各矩形焼き印は欠陥候補を1つまたはそれ以上含む領域の輪郭を表す、(v)焼き印の付いた検査SEM上の欠陥を撮像する、(vi)対象基板と検査SEMからの画像を集束イオンビーム(FIB)ツールに移送する、(vii)各焼き印をFIBツールに手動で誘導する、(viii)FIBツールを用いて画像に基づき手動で切断する。切断角度は通常、欠陥に精通した人の推奨に基づく、(ix)FIBツールを用いるか、あるいは、対象基板の顕微鏡検査(biopsy)を止めて透過型電子顕微鏡(TEM)で撮像することによって、表面下欠陥を高解像度で撮像する。
上記フローには、欠陥の表面下検査を実行する困難さの原因となる様々な課題が存在することが確認されている。第1に、図1に関連して上述したように、表面下欠陥は、サンプルの断面を得るために使用されるFIBツールでは見えないことが多い。このような場合、欠陥は、基準または対象基板上のその他の独自の特徴に照らして再特定しなければならない。
第2に、図2に関連して上述したように、いくつかの表面下欠陥はアレイの中央にある場合がある(アレイの隅を含む視野内にない)。これらの欠陥の場合、設計上、近傍の基準点がないことがある(すなわち生来の基準がない)。その結果、従来は矩形焼き印が使用されてこれが欠陥が位置する領域の輪郭を示し、欠陥はマーキングされた矩形領域内をサーチすることによって特定される。
しかしながら、出願人は、マーキングされた矩形領域は厳密でなく、非標準であり、欠陥の位置に関して限られた情報しか提供しないことを確認した。たとえば、1000nm幅の焼き印内で20nmサイズの欠陥を特定することは実際上実現不能である。
したがって、表面下検査用の大半の欠陥候補は対象基板の設計基準点近傍で選択されるため、設計基準点は生来の基準を提供する。設計基準点の近傍にあることが要求される結果、欠陥近傍に生来の基準がないアレイ内で表面下欠陥を検査することは困難である。
別の課題は、SEMからの焼き印が層に応じて散逸する場合があることである。したがって、マーキングとFIB切断間に遅延がある場合、マークが消えてしまうことがある。
別の課題は、手動切断の適切な切断角度が大抵は未知であるか、あるいは正確に想定されないことである。どの角度で切断するかを知るには、切断時にいないかもしれない専門家の工学知識が必要である。現在の業界の慣習では、切断を行う人間がガイドとして使用可能な図面を欠陥毎に作成する。これはまさに手作業の場当たり的な手順であって、切断の成功の可能性が低くなる。
本開示は、表面下欠陥検査用サンプル作製の精度と信頼性を向上させるシステムおよび方法を提供する。サンプル作製のためにFIBツール内での精密かつ信頼性の高い位置合わせを可能にする革新的な位置合わせ技術が開示される。位置合わせ技術は、独自の部位を含まないアレイ内の欠陥位置にも適用可能である。
FIBツール内の欠陥位置への精密な位置合わせに加えて、本開示は切断角度の非手動決定も提供する。これは、検査SEMシステムからFIBシステムに伝送されるデータを用いて実行される。データは設計データ、注目欠陥に関するデータ、各種位置合わせマーカに関するデータを含むことができる。
図3は、本発明の一実施形態に係る表面下検査用のサンプル作製方法を示すフローチャートである。図の左側は、ウェハ製造施設で実行できるステップ(302〜310)を示し、右側はたとえば不良解析ラボで実行できるステップ(322〜326)を示す。
単位ブロック302では、対象半導体ウェハまたはレチクル(すなわち、対象製造基板)を試験することができる。試験はたとえば光学試験機または走査型電子顕微鏡(SEM)試験機を用いて実行することができる。このような試験機はたとえばカルフォルニア州ミルピータスのKLA-Tencor Corporationから入手可能である。試験手順は対象基板の試験方法に従い実行することができる。試験中に検出された欠陥のうち、選択された欠陥は表面下検査のためにビン化(グルーピング)される。表面下検査用にビン化された欠陥を含めた試験結果は第1の結果ファイル(たとえば「KLA結果ファイル(KLA result file)」または「klarf」)に保管される。
パーブロック304で、試験機は第1の結果ファイル(Inspector klarf)を出力し、検査機に送信することができる。検査機はたとえばSEM検査機とすることができる。このような検査機はたとえばカルフォルニア州ミルピータスのKLA-Tencor Corporationから入手可能である。もしくは、試験機と検査機の機能は試験手順を実行し試験機として機能し、検査手順を実行し検査機として機能する単独のSEM機であってもよい。この場合、試験手順からの第1の結果ファイルは検査手順中にアクセスされる。
単位ブロック306で、検査機は試験機によって予め検出され、関連するデータが第1の結果ファイルに保管されている画像欠陥を再検出することができる。検査機は欠陥の予備的分類を実行することができる。具体的には、表面下検査用にビン化された欠陥を再検出し、撮像し、予備的に分類することができる。
単位ブロック308で、欠陥が表面下検査用の疑似欠陥であるか否かについて検査機によって判定することができる。判定はたとえば欠陥の位置と予備的分類に基づくことができる。このような判定は第1の結果ファイル内の欠陥毎に実行することができる。
単位ブロック309で、設計データを設計情報データベースから取得することができる。設計データは、対象基板に製造される表面下特徴を含む特徴に関する。
単位ブロック310で、欠陥が疑似欠陥である場合、欠陥(および基準)をマーキングすることができる。基準はたとえば、欠陥近傍のアレイの隅を含むことができる。マークは炭素焼きマーキング、ガス支援エッチング、FIBエッチング、またはその他の方法を用いて形成することができる。例示のマークを図7A、7B、7C、7D、8A、8Bを参照して以下説明する。例示のマークは、欠陥位置に対してあらかじめ所定に位置決めされる1つまたは複数の個別のマーキング点(好ましくは相互に分離され、欠陥位置に重ならない)を含むことができる。
また、一実施形態では、欠陥の切断位置と切断角度は半自動的にまたは全自動的に確定することができる。切断位置および角度の判定は、(a)マーキング点のある欠陥を全部または一部自動的に再撮像する、(b)欠陥からマーキング点までの欠陥距離を全部または一部自動的に測定する、(c)設計データの画像を欠陥およびマーキング点とを全部または一部自動的に整合させる、(d)設計データと欠陥種類に関する追加情報を手動で、半自動的に、または全自動的に使用して、断面の欠陥を見るのに最適な切断角度を予測または確定する、ことによって実行することができる。
欠陥データパッケージを作製することができる。欠陥データパッケージは第2の結果ファイルと、設計情報データベースからの設計データを含むことができる。第2の結果ファイルは関連する欠陥に対するマークの位置を含むことができ、それらの欠陥の切断位置および切断角度も含むことができる。1実施態様では、第2の結果ファイルは第1の結果ファイルに情報を追加することによって作製することができる。
対象基板のマーキングと欠陥データパッケージの作製後、対象基板と欠陥データパッケージは製造施設(fab)から不良解析ラボ(lab)に供給することができる。上述したように、欠陥データパッケージは、試験機と製造施設でのSEMシステムからの欠陥情報と、設計情報データベースからの設計データと、fabと不良解析システム間の座標系の全体的な同期を助けるための少なくとも1つのダイ隅と位置合わせ部位の位置および画像と、欠陥マークと関連基準の位置および画像と、切断位置および切断角度と、fabシステムによって判定されるその他の情報とを含むことができる。後述の製造施設でのステップは手動で、半自動的に、または全自動的に実行することができる。
単位ブロック322で、ダイの隅と位置合わせ部位の位置および画像を使用してFIB機器の座標系の位置合わせをした後、欠陥データパッケージ内の欠陥マークおよびこれに関連する基準の位置および画像は、labで集束イオンビーム(FIB)機器によって使用されてよい。これにより注目欠陥が再特定され、注目欠陥に関する切断位置および切断角度を確定することができる。一実施形態では、デュアルビームSEM/FIBシステムはFIB機器とSEM機器を含むことができる。切断位置および切断角度は、予めfabシステムによって確定されている、あるいは不良解析ラボでシステムによって確定することができる場合、欠陥データパッケージから取得することができる。
単位ブロック324で、切断は、確定された切断角度で欠陥に対して実行することができる。また、切断後に欠陥を撮像することができる。一実施形態では、切断と撮像はデュアルビームSEM/FIBシステムを使用して実行することができ、切断はFIB機器によって実行され、撮像はSEM機器によって実行される。
単位ブロック326では、表面下欠陥画像およびその他のデータを第3の結果ファイルに出力することができる。また、切断サンプルを追加分析のために提供することができる。たとえば、追加分析は透過型電子顕微鏡(TEM)機器上の断面サンプルの分析を含むことができる。
図4は、本発明の一実施形態に係る表面下検査用のサンプル作製方法を示すフロー図である。図4のフロー図は特定の機械で実行されるステップを示す。
ブロックAのステップは光学またはSEM試験機で実行することができる。ブロックAのステップは、(1)ウェハ(またはレチクル)および関連試験方法を試験機に入力することと、(2)試験方法に従いウェハ(またはレチクル)の欠陥を検出することと、(3)表面下検査用の欠陥をビン化する、あるいはその他の方法で選択することと、(4)試験データをファイル(第1の結果ファイル)に出力することと、を含む。
ブロックBのステップはSEM試験および/またはSEM検査機で実行することができる。ブロックBのステップは、(1)ウェハ(またはレチクル)および第1の結果ファイル(光学またはSEM試験システムからのデータ)を入力することと、(2)欠陥を検査および検証することと、(3)欠陥の予備的分類を実行し、注目欠陥がビン化される、あるいはその他の方法で選択されることと、(4)所定の(標準)マークで注目欠陥をマーキングすることと、(5)関連マークを付した注目欠陥を再撮像することと、(6)関連マークと素子設計データとに対する欠陥位置を特徴付けることと、(7)マーク(および基準)に対する切断位置および切断角度を、コンピュータで自動的に(専門家からの入力をほとんどか、好ましくは全く必要とせず)確定(予測)することと、(8)切断位置および切断角度情報を含む欠陥関連データを、欠陥データパッケージに設計データと共に含めることのできるファイル(第2の結果ファイル)に出力することと、を含む。
ブロックCのステップはFIB切断機で実行することができる。一実施形態では、FIB切断機はデュアルビームSEM/FIB機とすることができる。ブロックCのステップは、(1)ウェハ(またはレチクル)および欠陥データパッケージ(SEM試験および/またはSEM検査機からのデータ)を入力することと、(2)マークを再特定することと、(3)マークと添付データ(切断角度を含む)毎に切断および撮像を実行することと、(4)表面下欠陥画像とその他のデータを第3の結果ファイルに出力する、および/または切断サンプルをたとえばTEMを用いて追加分析のために供給することと、を含む。
図5は、本発明の一実施形態に係る対象基板500の欠陥位置の例を示す。本例では、対象基板500は複数のアレイバンク502を含む。例示の欠陥位置は同図では「+」で表される。欠陥は、同図で「A」、「B」、「C」、「D」と表示された隅を有する特定の矩形アレイバンク502に配置される。本発明の一実施形態によると、欠陥データパッケージは、欠陥アレイバンクと欠陥−アレイ隅座標(すなわち、欠陥から各アレイバンク隅までのベクトルのデカルト座標)とを含むことができる。
図6は、本発明の一実施形態に係る図5の欠陥例に関連する近接図と低位構造とを示す。図6には、電子素子のゲート線602である表面下水平線と、電子素子のアクティブ領域604である表面下対角線とが示される。これらの線は設計データから決定することができる。なお、図6の欠陥は図1に示されるのと同じ電圧コントラスト欠陥である。
電圧コントラスト欠陥は様々な原因によると判定することができる。第1の例では、欠陥はプラグ間の短絡であると判定することができる。この場合、切断角度はゲート線602に平行に特定することができる。第2の例として、欠陥はプラグ−ゲート間短絡であると判定することができる。この場合、切断角度はゲート線602に垂直に特定することができる。第3の例では、欠陥は接合漏れ欠陥であると判定することができる。この場合、切断角度は低位構造604に沿って対角であると特定することができる。
図7Aは、本発明の一実施形態に係る注目欠陥に対する1点マークの配置を示す。欠陥位置は黒丸、マーキング点位置は白丸によって示される。マーキング点と欠陥間の相対変位ベクトルは予め決定されている。たとえば、所定の方向(対象基板の所定の配向)のピクセル数(所定の倍率および解像度)によって与えることができる。
図7Bは、本発明の一実施形態に係る注目欠陥に対する2点マークの配置を示す。欠陥位置は黒丸、2つのマーキング点の位置は白丸によって示される。2つのマーキング点のそれぞれと欠陥間の相対変位ベクトルは予め決定されている。たとえば、所定の方向(対象基板の所定の配向)のピクセル数(所定の倍率および解像度)によって与えることができる。例示の一実施形態では、2つのマーキング点は欠陥位置の対向側で、欠陥位置から等距離に位置することができる。
図7Cは、本発明の一実施形態に係る注目欠陥に対する3点マークの配置を示す。欠陥位置は黒丸、3つのマーキング点の位置は白丸によって示される。3つのマーキング点のそれぞれと欠陥間の相対変位ベクトルは予め決定されている。たとえば、所定の方向(対象基板の所定の配向)のピクセル数(所定の倍率および解像度)によって与えることができる。例示の一実施形態では、3つのマーキング点は欠陥位置から等距離(すなわち、欠陥位置を中心とした仮想円上)に位置し広がっているため、交点で欠陥位置に対して2つのマーキング点間の角度αは120度である。
図7Dは、本発明の一実施形態に係る注目欠陥に対する4点マークの配置を示す。欠陥位置は黒丸、4つのマーキング点の位置は白丸によって示される。4つのマーキング点のそれぞれと欠陥間の相対変位ベクトルは予め決定されている。たとえば、所定の方向(対象基板の所定の配向)のピクセル数(所定の倍率および解像度)によって与えることができる。例示の一実施形態では、4つのマーキング点は中心に欠陥位置を有する矩形を形成する。
図8Aは、本発明の一実施形態に係る単独のマーキング点の例示の幾何学的パターンを示す。幾何学的パターンは中心位置の周りに、「暗」および「明」交互のマーキング領域を含む。マーキング領域は炭素焼きマーキング、ガス支援エッチング、FIBエッチング、またはその他の方法を用いて形成することができる。中心位置は図8Aの十字線で示される。暗領域はSEM画像で暗く現れ、明領域はSEM画像で明るく現れる。
図示される例示の実施形態では、2つの暗多角形領域(802および806)と2つの明多角形領域(804および808)とがある。これらの4つの多角形領域は、中心にマーキング点の中心位置を置く矩形を共に形成する。
図示される特定の実施形態では、第1の暗多角形領域802は矩形の左縁の第1の辺、左上隅から矩形の中心まで延びる第2の辺、矩形の中心から矩形の下縁の中央まで延びる第3の辺、下縁の中央から矩形の左下隅まで延びる第4の辺を有する。第1の明多角形領域804は矩形の上縁の第1の辺、右上隅から矩形の右辺を下る途中の第1の点までの第2の辺、右縁の第1の点から矩形の中心まで延びる第3の辺、矩形の中心から矩形の左上隅まで延びる第4の辺を有する。第2の暗多角形領域806は右縁の第1の点から右縁を下る第2の点まで延びる第1の辺、右縁の第2の点から矩形の中心まで延びる第2の辺、矩形の中心から右縁の第1の点まで延びる第3の辺を有する。最後に、第2の明多角形領域808は右縁の第1の点から右縁を下る第2の点まで延びる第1の辺、右縁の第2の点から矩形の中心まで延びる第2の辺、矩形の中心から右縁の第1の点まで延びる第3の辺を有する。
図8Bは、本発明の一実施形態に係るウェハ上に形成される図8Aの例示の幾何学的パターンを示す。幾何学的パターンの目盛りは、図8Bに示される5ミクロン長の双方向矢印付き線によって示される。図示されるように、マーキング点の中心位置(複数点マークのうちの1点として使用することができる)は好都合なことに、ミクロン以下の精度まで再特定することができる。
結論
上記開示は、表面下欠陥検査用のサンプル作成のための革新的なシステムおよび方法を提供する。サンプルは半導体ウェハまたはレチクルのサンプルとすることができる。
上記図面は必ずしも等縮尺ではなく、説明的であることを目的とし、特定の実施態様に限定されない。上述の説明では、本発明の実施形態を完全に理解してもらうために多数の具体的な詳細が述べられている。しかしながら、本発明の図示される実施形態の上述の説明は、包括的である、あるいは本発明を開示される形式に限定することを目的としていない。当業者であれば、本発明が具体的な詳細のうち1つまたはそれ以上を使用せず、あるいはその他の方法や構成要素などを使用して実行できることを認識するであろう。別の例では、十分既知な構造または動作は、本発明の側面を曖昧にするのを防ぐために詳細に図示および記載されない。本発明の具体的な実施形態や実施例を例示のために記載するが、当業者が認識するように、様々な等価の変形も本発明の範囲に含まれ得る。
これらの変形は上記の詳細な説明に照らして本発明に行うことができる。以下の請求項で使用される用語は、本発明を明細書および請求項に開示される具体的な実施形態に限定するように解釈されるべきではない。本発明の範囲は、以下の請求項によって決定され、確立された請求項の解釈原理に従い解釈されるべきである。

Claims (18)

  1. 走査型電子顕微鏡装置を用いる表面下検査用の基板サンプルの作製方法であって、
    第1の結果ファイルを試験装置から取得し、前記第1の結果ファイルが前記試験装置によって製造される素子で検出される欠陥位置を含むことと、
    前記第1の結果ファイルに示される位置で欠陥を再検出することと、
    前記欠陥位置を、前記欠陥位置に対してあらかじめ所定に位置決めされる少なくとも1つの個別のマーキング点でマーキングすることと、
    前記素子の設計データを有する設計ファイルを受け取ることと、
    前記素子の設計データに対する前記欠陥位置を判定することと、
    前記素子の設計データを用いて少なくとも部分的に自動化された方法で切断位置および切断角度を確定することと、
    前記第1の結果ファイルを修正して、前記切断位置および前記切断角度を含む第2の結果ファイルを生成することと、
    を備える方法。
  2. 集束イオンビーム装置を使用することと、前記切断位置および前記切断角度で切断を実行することと、をさらに備える請求項1の方法。
  3. 前記基板を移送して、前記走査型電子顕微鏡装置から前記集束イオンビーム装置へ前記第2の結果ファイルを通信し、前記走査型電子顕微鏡装置と前記集束イオンビーム装置とが別々のシステムであることと、
    前記切断位置および前記切断角度の確定前にダイ隅と位置合わせ部位の位置および画像を用いて、前記集束イオンビーム装置の座標系と前記走査型電子顕微鏡装置の座標系を整合することと、
    をさらに備える請求項2の方法。
  4. 前記走査型電子顕微鏡装置と前記集束イオンビーム装置とが単独システムに一体化される請求項2の方法。
  5. 前記切断の実行後、前記欠陥の画像を撮像し取得することと、
    前記欠陥画像を含む第3の結果ファイルを生成することと、
    をさらに備える請求項2の方法。
  6. 透過型電子顕微鏡装置を使用することと、
    前記第3の結果ファイルを取得することと、
    前記透過型電子顕微鏡によって撮像し、前記欠陥の断面画像を取得することと、
    をさらに備える請求項5の方法。
  7. 前記マークが、複数の個別のマーキング点を有する複数点マークを備える請求項1の方法。
  8. 前記マーキング点が、中心位置の周りに暗マーキング領域と明マーキング領域を交互に有する幾何学的パターンを備える請求項1の方法。
  9. 前記欠陥がアレイに存在し、前記アレイの1隅からの視野外に位置する請求項1の方法。
  10. 前記欠陥が電圧コントラスト欠陥を備える請求項9の方法。
  11. 表面下検査用サンプルの作製システムであって、
    欠陥に関して素子を試験し、表面下検査用の欠陥を選択し、前記選択された欠陥に関するデータを第1の結果ファイルに出力する試験装置と、
    前記第1の結果ファイルで示される位置で欠陥を再検出し、前記欠陥の位置に対してあらかじめ所定に位置決めされる少なくとも1つの個別のマーキング点で前記欠陥位置をマーキングし、前記素子の設計データを有する設計ファイルを受け取り、前記前記素子の設計データを用いて少なくとも部分的に自動化された方法で切断位置と切断角度を確定し、前記第1の結果ファイルを修正して前記切断位置と前記切断角度を含む第2の結果ファイルを生成する走査型電子顕微鏡装置と、
    を備えるシステム。
  12. 前記欠陥のマークに対して前記切断位置および前記切断角度で切断を実行するように構成される集束イオンビーム装置をさらに備える請求項11のシステム。
  13. 前記走査型電子顕微鏡装置と前記集束イオンビーム装置とが別々のシステムであり、
    前記基板と前記第2の結果ファイルが前記走査型電子顕微鏡装置から前記集束イオンビーム装置に移送され、前記切断位置および前記切断角度の確定前にダイ隅と位置合わせ部位の位置および画像を用いて、前記集束イオンビーム装置の座標系が前記走査型電子顕微鏡装置の座標系と整合される請求項12のシステム。
  14. 前記走査型電子顕微鏡装置と前記集束イオンビーム装置とが単独装置に一体化される請求項12のシステム。
  15. 対象基板に検査用欠陥をマーキングする方法であって、
    試験装置から第1の結果ファイルを取得し、前記第1の結果ファイルが前記試験装置によって前記対象基板において検出された欠陥の位置を含み、前記検出された欠陥が前記検査用の欠陥を含むことと、
    前記第1の結果ファイルに示される位置で前記検査用欠陥を再検出することと、
    前記欠陥の位置を、前記検査用欠陥に対してあらかじめ所定に位置決めされ分離される少なくとも1つの個別のマーキング点を備えるマークでマーキングすることと、
    を備える方法。
  16. 前記マークが、前記検査用欠陥に対してあらかじめ所定に位置決めおよび分離される複数の個別のマーキング点を備える請求項15の方法。
  17. 前記個別のマーキング点が幾何学的パターンを備える請求項15の方法。
  18. 前記幾何学的パターンが、中心位置の周りに暗マーキング領域と明マーキング領域を交互に備える請求項17の方法。
JP2014544853A 2011-11-29 2012-11-28 表面下欠陥検査用のサンプル作製のためのシステム及び方法 Active JP6244307B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201161564733P 2011-11-29 2011-11-29
US61/564,733 2011-11-29
PCT/US2012/066887 WO2013082181A1 (en) 2011-11-29 2012-11-28 Systems and methods for preparation of samples for sub-surface defect review
US13/687,244 2012-11-28
US13/687,244 US9318395B2 (en) 2011-11-29 2012-11-28 Systems and methods for preparation of samples for sub-surface defect review

Publications (3)

Publication Number Publication Date
JP2014534452A true JP2014534452A (ja) 2014-12-18
JP2014534452A5 JP2014534452A5 (ja) 2016-01-21
JP6244307B2 JP6244307B2 (ja) 2017-12-06

Family

ID=48467234

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014544853A Active JP6244307B2 (ja) 2011-11-29 2012-11-28 表面下欠陥検査用のサンプル作製のためのシステム及び方法

Country Status (8)

Country Link
US (1) US9318395B2 (ja)
EP (1) EP2789008A4 (ja)
JP (1) JP6244307B2 (ja)
KR (1) KR101887730B1 (ja)
IL (1) IL232703B (ja)
SG (1) SG11201402475YA (ja)
TW (1) TWI608232B (ja)
WO (1) WO2013082181A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9165742B1 (en) * 2014-10-10 2015-10-20 Kla-Tencor Corporation Inspection site preparation
US10902576B2 (en) * 2016-08-12 2021-01-26 Texas Instruments Incorporated System and method for electronic die inking after automatic visual defect inspection
US10928740B2 (en) 2017-02-03 2021-02-23 Kla Corporation Three-dimensional calibration structures and methods for measuring buried defects on a three-dimensional semiconductor wafer
US11035804B2 (en) 2017-06-28 2021-06-15 Kla Corporation System and method for x-ray imaging and classification of volume defects
CN108061736B (zh) * 2017-11-14 2020-11-13 东旭光电科技股份有限公司 使用反射电子探针对玻璃缺陷进行分析的方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11506272A (ja) * 1996-03-22 1999-06-02 エイド・オプティカル・システムズ・コーポレイション 欠陥検査システムを校正するための校正基準および該校正基準を形成する方法
JP2000241319A (ja) * 1999-02-23 2000-09-08 Hitachi Ltd 試料作製方法および装置
US20020153916A1 (en) * 2001-02-20 2002-10-24 Samsung Electronics Co., Ltd. Method of identifying and analyzing semiconductor chip defects
JP2003166918A (ja) * 2001-11-29 2003-06-13 Sumitomo Mitsubishi Silicon Corp 半導体単結晶中の結晶欠陥観察用試料の作製方法
JP2004279430A (ja) * 2004-06-07 2004-10-07 Hitachi Ltd 試料解析方法および装置
JP2006506816A (ja) * 2002-11-12 2006-02-23 エフ・イ−・アイ・カンパニー 欠陥分析器
JP2006170738A (ja) * 2004-12-15 2006-06-29 Hitachi High-Technologies Corp 半導体デバイスの欠陥解析装置及び方法
JP2008256541A (ja) * 2007-04-05 2008-10-23 Hitachi High-Technologies Corp 荷電粒子システム
US20090218509A1 (en) * 2008-02-28 2009-09-03 Hitachi High-Technologies Corporation Charged particle beam apparatus

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5561293A (en) * 1995-04-20 1996-10-01 Advanced Micro Devices, Inc. Method of failure analysis with CAD layout navigation and FIB/SEM inspection
US6122562A (en) * 1997-05-05 2000-09-19 Applied Materials, Inc. Method and apparatus for selectively marking a semiconductor wafer
CA2260436C (en) * 1998-01-28 2007-11-27 Chipworks Inc. Automated method of circuit analysis
US6324298B1 (en) * 1998-07-15 2001-11-27 August Technology Corp. Automated wafer defect inspection system and a process of performing such inspection
JP2000243338A (ja) 1999-02-22 2000-09-08 Hitachi Ltd 透過電子顕微鏡装置および透過電子検査装置並びに検査方法
US6566885B1 (en) * 1999-12-14 2003-05-20 Kla-Tencor Multiple directional scans of test structures on semiconductor integrated circuits
US6559457B1 (en) * 2000-03-23 2003-05-06 Advanced Micro Devices, Inc. System and method for facilitating detection of defects on a wafer
CA2370766C (en) * 2000-10-18 2003-09-09 Chipworks Design analysis workstation for analyzing integrated circuits
US7088852B1 (en) * 2001-04-11 2006-08-08 Advanced Micro Devices, Inc. Three-dimensional tomography
WO2003019523A1 (en) * 2001-08-23 2003-03-06 Fei Company Graphical automated machine control and metrology
US6670610B2 (en) * 2001-11-26 2003-12-30 Applied Materials, Inc. System and method for directing a miller
JP2004071486A (ja) * 2002-08-09 2004-03-04 Seiko Instruments Inc 集束荷電粒子ビーム装置
US6959251B2 (en) 2002-08-23 2005-10-25 Kla-Tencor Technologies, Corporation Inspection system setup techniques
JP4088533B2 (ja) * 2003-01-08 2008-05-21 株式会社日立ハイテクノロジーズ 試料作製装置および試料作製方法
JP2004227842A (ja) * 2003-01-21 2004-08-12 Canon Inc プローブ保持装置、試料の取得装置、試料加工装置、試料加工方法、および試料評価方法
TWI222735B (en) * 2003-08-01 2004-10-21 Promos Technologies Inc Alignment mark and photolithography alignment method for eliminating process bias error
US7388218B2 (en) * 2005-04-04 2008-06-17 Fei Company Subsurface imaging using an electron beam
JP4927345B2 (ja) * 2005-04-07 2012-05-09 ルネサスエレクトロニクス株式会社 試料体の加工観察装置及び試料体の観察方法
CN100465612C (zh) * 2005-06-10 2009-03-04 联华电子股份有限公司 缺陷检测方法
JP4641924B2 (ja) * 2005-10-21 2011-03-02 株式会社日立ハイテクノロジーズ 半導体検査装置及び半導体検査方法
US7676077B2 (en) * 2005-11-18 2010-03-09 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
JP4533306B2 (ja) * 2005-12-06 2010-09-01 株式会社日立ハイテクノロジーズ 半導体ウェハ検査方法及び欠陥レビュー装置
KR20070069810A (ko) 2005-12-28 2007-07-03 동부일렉트로닉스 주식회사 집속 이온비임장비를 이용한 결함 위치 인식시스템
JP4812484B2 (ja) * 2006-03-24 2011-11-09 株式会社日立ハイテクノロジーズ ボルテージコントラストを伴った欠陥をレビューする方法およびその装置
JP4741408B2 (ja) * 2006-04-27 2011-08-03 株式会社荏原製作所 試料パターン検査装置におけるxy座標補正装置及び方法
EP2104864B1 (en) * 2006-10-20 2015-03-04 FEI Company Method for creating s/tem sample and sample structure
JP4597155B2 (ja) * 2007-03-12 2010-12-15 株式会社日立ハイテクノロジーズ データ処理装置、およびデータ処理方法
JP5117764B2 (ja) * 2007-05-22 2013-01-16 株式会社日立ハイテクノロジーズ 荷電粒子ビーム加工装置
JP2008293798A (ja) * 2007-05-24 2008-12-04 Toyota Industries Corp 有機el素子の製造方法
US7636156B2 (en) * 2007-06-15 2009-12-22 Qimonda Ag Wafer inspection system and method
US8781219B2 (en) * 2008-10-12 2014-07-15 Fei Company High accuracy beam placement for local area navigation
CN102246258B (zh) * 2008-10-12 2015-09-02 Fei公司 用于局部区域导航的高精确度射束放置
KR20100062400A (ko) 2008-12-02 2010-06-10 주식회사 동부하이텍 반도체 웨이퍼의 결함 분석 방법
JP5315040B2 (ja) * 2008-12-26 2013-10-16 株式会社日立ハイテクノロジーズ 荷電粒子線装置及び荷電粒子線装置による画像取得条件決定方法
JP5175008B2 (ja) * 2009-02-20 2013-04-03 株式会社日立ハイテクサイエンス ミクロ断面加工方法
CN102087985B (zh) * 2009-12-03 2013-03-13 无锡华润上华半导体有限公司 晶圆缺陷的检测方法
TWI447348B (zh) * 2012-02-10 2014-08-01 Nat Synchrotron Radiation Res Ct 平台定位系統及其方法
US9367655B2 (en) * 2012-04-10 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Topography-aware lithography pattern check

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11506272A (ja) * 1996-03-22 1999-06-02 エイド・オプティカル・システムズ・コーポレイション 欠陥検査システムを校正するための校正基準および該校正基準を形成する方法
JP2000241319A (ja) * 1999-02-23 2000-09-08 Hitachi Ltd 試料作製方法および装置
US20020153916A1 (en) * 2001-02-20 2002-10-24 Samsung Electronics Co., Ltd. Method of identifying and analyzing semiconductor chip defects
JP2003166918A (ja) * 2001-11-29 2003-06-13 Sumitomo Mitsubishi Silicon Corp 半導体単結晶中の結晶欠陥観察用試料の作製方法
JP2006506816A (ja) * 2002-11-12 2006-02-23 エフ・イ−・アイ・カンパニー 欠陥分析器
JP2004279430A (ja) * 2004-06-07 2004-10-07 Hitachi Ltd 試料解析方法および装置
JP2006170738A (ja) * 2004-12-15 2006-06-29 Hitachi High-Technologies Corp 半導体デバイスの欠陥解析装置及び方法
JP2008256541A (ja) * 2007-04-05 2008-10-23 Hitachi High-Technologies Corp 荷電粒子システム
US20090218509A1 (en) * 2008-02-28 2009-09-03 Hitachi High-Technologies Corporation Charged particle beam apparatus

Also Published As

Publication number Publication date
US20130137193A1 (en) 2013-05-30
IL232703A0 (en) 2014-07-31
SG11201402475YA (en) 2014-06-27
KR20140108662A (ko) 2014-09-12
TWI608232B (zh) 2017-12-11
EP2789008A1 (en) 2014-10-15
KR101887730B1 (ko) 2018-08-10
EP2789008A4 (en) 2015-07-22
JP6244307B2 (ja) 2017-12-06
WO2013082181A1 (en) 2013-06-06
US9318395B2 (en) 2016-04-19
TW201333457A (zh) 2013-08-16
IL232703B (en) 2018-03-29

Similar Documents

Publication Publication Date Title
JP5059297B2 (ja) 電子線式観察装置
JP6789920B2 (ja) 被検査物上の関心対象領域の座標決定
US5561293A (en) Method of failure analysis with CAD layout navigation and FIB/SEM inspection
JP6244307B2 (ja) 表面下欠陥検査用のサンプル作製のためのシステム及び方法
TWI767385B (zh) 半導體檢查裝置以及用以分析在一積體半導體裝置內的一組har結構的方法
JP2011524635A5 (ja)
US20070274593A1 (en) Specified position identifying method and specified position measuring apparatus
TWI524079B (zh) 晶片對資料庫的接觸窗檢測方法
KR102496148B1 (ko) 반도체 웨이퍼 검사를 위한 방법 및 그 시스템
CN113632136B (zh) 用于半导体应用的参考图像产生
KR102557190B1 (ko) 설계를 사용한 사전 층 결함 사이트 검토
US6410927B1 (en) Semiconductor wafer alignment method using an identification scribe
KR100851212B1 (ko) 반도체 웨이퍼 표면결함 검사 방법 및 이를 위한원자간력현미경 장치
CN110197797B (zh) 一种缺陷检测用标准片
CN108231617B (zh) 缺陷分析
JP2008261692A (ja) 基板検査システム及び基板検査方法
Vogel et al. Measuring techniques for deformation and stress analysis in micro-dimensions
KR20070065727A (ko) 포토 루미네센스를 이용한 디바이스 결함위치 확인방법
Demarest et al. Transmission Electron Microscopy Sample Preparation By Design-Based Recipe Writing in a DBFIB
Herschbein et al. Semi-Automated Full Wafer In-line SRAM Failure Analysis by Dual Beam Focused Ion Beam (FIB)
Patterson et al. Automated SEM Offset using programmed defects
CN116718602A (zh) 一种失效定位及失效分析方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151126

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160923

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170523

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170818

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171113

R150 Certificate of patent or registration of utility model

Ref document number: 6244307

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250