JP2014529821A - 自動アドレス指定するための回路および電子モジュール - Google Patents

Abstract

集積回路が、第１の構成端子と、第２の構成端子と、バス端子と、第１および第２の構成端子に結合される自動アドレス指定回路とを含む。自動アドレス指定回路は、第１の構成端子で受け取られるデータパターンに応答して、ノードアドレスを演算回路に割り当て、その後、第１の構成端子を第２の構成端子に結合する。集積回路は、その後、ノードアドレスが受け取られると、ノードアドレスに応答する。

Description

本開示は概して、監視および制御システムに関し、より具体的には、共通バスを介して接続される複数の電子モジュールおよび電子制御ユニット（ＥＣＵ）を有する監視および制御システムに関する。

自動車などの複雑なシステムでは、複数のモジュールを使用して、様々な動作パラメータを監視および／または制御し、これらの動作パラメータに関連したデータをＥＣＵに伝達することができ、これが、様々な構成要素を制御し、ダッシュボードまたはディスプレイに出力を提供することができる。従来、このようなモジュールは、ＥＣＵが専用導線またはバスを介してそれぞれのモジュールに接続されるハブアンドスポークまたはスター型接続方式を使用して接続することができる。残念なことに、センサ配線は、配線の複雑さおよびシステムの全体的な費用を増大させる。さらに、それぞれの専用導線またはバスは、導線がＥＣＵに接続される、および導線がモジュールに接続される少なくとも２つの潜在的な故障点を意味する。

あるいは、モジュールのそれぞれが共通バスを介してＥＣＵに接続されることが可能である。このようなアーキテクチャの例としては、コントローラエリアネットワーク（ＣＡＮ）バスが挙げられ、これは、マイクロコントローラおよびデバイスがホストコンピュータなしで、車両内で互いに通信することを可能にするように設計された車両バス規格である。ＣＡＮバスは、差動信号で送られるメッセージに基づくプロトコル（特に自動車用途に設計されたが、現在では工業用の自動化および医療機器などの他の分野でも使用される）を定義する。別の例としては、ローカル相互接続ネットワーク（ＬＩＮ）バスが挙げられ、これは、シングルエンド通信を使用する現在の自動車のネットワークアーキテクチャ内で使用される車両バス規格またはコンピュータのネットワーク化バスシステムである。ＬＩＮバスは、インテリジェントセンサデバイスまたはアクチュエータを統合するように、ＣＡＮバスの安価なサブネットワークとして使用される、小さく遅いネットワークシステムである。ＣＡＮバスまたはＬＩＮバスなどの共通バスのアーキテクチャは典型的に、故障点がより少ないため、ハブアンドスポークまたはスター型トポロジより信頼度が高いが、それぞれのモジュールが固有のアドレスを動作させる共通バスに割り当てられる必要がある。

共通バスを介して複数のモジュールに接続される電子制御ユニット（ＥＣＵ）を含むシステムのブロック図である。 他の回路の中でも、図１の複数のモジュールのうちの１つなどの自動アドレス指定電子機器を含むセンサモジュールの一実施形態の部分ブロック図および部分回路図である。 自動アドレス指定電子機器のリピータ内に実装され得るスイッチを図示する、図２の自動アドレス指定電子機器の拡大図の部分ブロック図および部分回路図である。 他の回路の中でも、自動アドレス指定電子機器を含むセンサモジュールの第２の実施形態を使用して実装される、図１のシステムの一実施形態の部分ブロック図および部分回路図である。 アクティブバスモードを使用してノードアドレスを複数のモジュールに割り当てるための信号のタイミング図である。 パッシブバスモードを使用してノードアドレスを複数のモジュールに割り当てるための信号のタイミング図である。 複数のモジュールを含み、かつ複数のモジュールのそれぞれの出力部における出力信号の振幅を図示するデイジーチェーンの一実施形態の部分ブロック図である。

下記の説明では、同じ参照番号が同じまたは類似の要素を示すために図中で再使用される。

共通バスに結合され、かつデイジーチェーン構成で相互接続される複数のモジュールを含むシステムの実施形態が以下に記載される。モジュールは、センサモジュール、アクチュエータモジュール、または他の種類の電気モジュールを含むことが可能である。それぞれのモジュールが、ＥＣＵからまたはデイジーチェーン内の別のモジュールからのノードアドレス信号に応答してアドレスをモジュールに割り当てるように構成される自動アドレス指定回路を含む。それぞれのモジュールは、バイパス信号経路を提供するように構成されるバイパス抵抗器をさらに含み、これは、自動アドレス指定回路が故障したときであっても、モジュールがデイジーチェーン内の次のモジュールに受け取られた信号を提供することを可能にする。複数のモジュールを含むシステムの一例が、図１に関して以下に記載される。

図１は、共通バス１０８を介して複数のモジュール１１０，１２０，１３０に接続される電子制御ユニット（ＥＣＵ）１０２を含むシステム１００のブロック図である。図示された例が３つのモジュール１１０，１２０，１３０を図示するが、システム１００は、共通バス１０８かつデイジーチェーンによって互いに接続される任意の数のモジュールを含むことができる。場合によっては、モジュールの数は、バスの種類によって物理的に制限される場合がある。

ＥＣＵ１０２は、バス入力／出力（Ｉ／Ｏ）端子１０４と、モジュール出力端子１０６とを含む。ＥＣＵ１０２は、モジュール出力端子１０６に接続される出力部を有するパターン発生器１４２に接続されるコントローラ１４０をさらに含む。ＥＣＵ１０２は、コントローラ１４０に接続される入力部と、バスＩ／Ｏ端子１０４に接続される出力部とを有するドライバ回路１４４をさらに含む。

それぞれのモジュール１１０，１２０，１３０はそれぞれ、入力端子１１６，１２６，１３６を含む。それぞれのモジュール１１０，１２０，１３０はそれぞれ、出力端子１１８，１２８，１３８をさらに含む。さらに、それぞれのモジュール１１０，１２０，１３０はそれぞれ、バスＩ／Ｏ端子１１４，１２４，１３４を含む。加えて、それぞれのモジュール１１０，１２０，１３０はそれぞれ、回路が自動アドレス指定回路を含む特定用途向け集積回路（ＡＳＩＣ）１１２，１２２，１３２を含む。ＡＳＩＣ１１２，１２２，１３２は、自動アドレス指定ブロック、バス制御ブロック、レジスタ、および他の回路などの様々な回路（図示せず）を含み、自動アドレス指定回路は、このような回路の１つである。

モジュール１１０は、共通バス１０８に接続されるバスＩ／Ｏ端子１１４と、モジュール出力端子１０６に接続される入力端子１１６と、モジュール１２０の入力端子１２６に接続される出力端子１１８とを含む。モジュール１１０は、自動アドレス割り当て回路を含み、かつ入力端子１１６に接続される入力部と、出力端子１１８に接続される出力部とを有するＡＳＩＣ１１２を含む。ＡＳＩＣ１１２はまた、バスＩ／Ｏ端子１１４に結合される入力部を含んでもよい。

モジュール１２０は、共通バス１０８に接続されるバスＩ／Ｏ端子１２４と、モジュール１３０の入力端子１３８に接続される出力端子１２８とを含む。モジュール１２０は、自動アドレス指定回路を含み、かつ入力端子１２６に接続される入力部と、出力端子１２８に接続される出力部とを有するＡＳＩＣ１２２を含む。ＡＳＩＣ１２２はまた、バスＩ／Ｏ端子１２４に結合される入力部を含んでもよい。

モジュール１３０は、共通バス１０８に接続されるバスＩ／Ｏ端子１３４と、この例では浮動状態にされている出力端子１３８とを含むが、出力端子１３８は、デイジーチェーン内の次のモジュールに接続することができる。モジュール１３０は、自動アドレス指定回路を含み、かつ入力端子１３６に接続される入力部と、出力端子１３８に接続される出力部とを有するＡＳＩＣ１３２を含む。ＡＳＩＣ１３２はまた、バスＩ／Ｏ端子１３４に結合される入力部を含んでもよい。

一例では、電力がシステム１００に最初に供給される「電源投入」事象の後、モジュール１１０，１２０，１３０は、ノードアドレスを有しないか、またはこれらのすべてに同じである特別な「ブロードキャスト」アドレスを有するかのいずれかである。この状態では、ＥＣＵ１０２は、共通バス１０８を介して特定のモジュールと通信することができない。しかしながら、システム１００は、モジュール出力端子１０６をデイジーチェーン内の最初のモジュールであるモジュール１１０の入力端子１０８に接続する専用の自動アドレス指定導線を含む。システム１００は、ＡＳＩＣ１１２，１２２，１３２と組み合わせて、専用の自動アドレス指定導線を使用し、アドレスをそれぞれのモジュール１１０，１２０，１３０に割り当て、その後、ＥＣＵ１０２が特定のモジュールと通信するのを可能にする。

一例では、ＥＣＵ１０２は、専用導線を使用し、符号化されたパターンを提供し、ノードアドレス割り当てを受け取るようにモジュール１１０，１２０，１３０のそれぞれを条件付ける。動作モードに応じて、ＥＣＵ１０２は、ノードアドレス割り当てを符号化されたパターンに符号化し、ノードアドレス割り当てを配信するか（バスパッシブモード）、または符号化されたパターンを使用し、選択されたモジュールを条件付けた後に、共通バス１０８を使用し、ノードアドレス割り当てをモジュール１１０，１２０，１３０のそれぞれに配信するか（バスアクティブモード）のいずれかであってもよい。いずれの場合でも、コントローラ１４０は、パターン発生器１４２を制御し、符号化されたビットパターンを生成し、それをモジュール出力端子１０６に適用し、そのパターンがモジュール１１０の入力端子１１６で受け取られる。

バスアクティブモードでは、ＥＣＵ１０２は、モジュール１１０，１２０，１３０のデイジーチェーン構成が確実な順次アドレス割り当てを支持する間、共通バス１０８を制御し、ノードアドレス割り当てフローを管理する。この例では、電源投入後、すべてのモジュール１１０，１２０，１３０は、既定のブロードキャストアドレスを有する。ＥＣＵ１０２のコントローラ１４０は、パターン発生器１４２を制御し、モジュール出力端子１０６を介してモジュール１１０の入力端子１１６にビットパターンを提供する。ＡＳＩＣ１１２は、ビットパターンを復号するための自動アドレス指定回路を含む。しばらくすると、コントローラ１４０は、ドライバ１４４を制御し、既定のブロードキャストアドレスを使用して共通バス１０８にノードアドレス割り当てコマンドを提供する。ビットパターンの復号は、バスＩ／Ｏ端子１１４で受け取られたノードアドレス割り当てコマンドに応答して、ノードアドレスを受け入れ、割り当てるようにモジュール１１０を条件付ける。ノードアドレスがモジュール１１０に割り当てられると、ＡＳＩＣ１１２の自動アドレス指定回路は、デイジーチェーン内の次のモジュールであるモジュール１２０にパターンを伝搬し、コントローラ１４０は、ドライバ１４４を再度制御し、既定のブロードキャストアドレスを使用して共通バス１０８に新しいノードアドレス割り当てコマンドを提供する。デイジーチェーンによるビットパターンの伝搬および共通バス１０８を介するアドレス割り当ては、モジュール１１０，１２０，１３０のそれぞれがアドレスを割り当てられるまで繰り返される。

パッシブバスモードでは、ＥＣＵ１０２は、ノードアドレスを割り当てるために共通バス１０８を使用しない。代わりに、コントローラ１４０は、第１のノードアドレスを符号化するビット列を生成し、かつモジュール１１０にビット列を提供するようにパターン発生器１４２を制御する。この場合、ＡＳＩＣ１１２は、ビット列を復号する自動アドレス指定回路を含み、第１のノードアドレスを抽出し、モジュール１１０の制御回路またはバス通信回路にノードアドレスを提供する。ＡＳＩＣ１１２がノードアドレス割り当てを完了すると、ＡＳＩＣ１１２の自動アドレス指定回路は、新しいノードアドレスを有するビット列を再生成し、モジュール１２０に再生成された列を提供する。このプロセスは、モジュール１１０，１２０，１３０のそれぞれが割り当てられたノードアドレスを有するまで繰り返される。この例では、新しいノードアドレスは、所定の増分によって第１のノードアドレスを調節することによって生成されてもよく、任意に管理されることが可能である。

一例では、パターン発生器１４２によって生成される特定のビットパターンは、障害（すなわち、電磁妨害）に対して高いロバスト性のために設計されることが可能である。関連したＡＳＩＣトポロジが自動アドレス指定を行うように構成されるモジュールの一実施形態の一例が、図２に関して以下に記載される。

図２は、図１の複数のモジュールのうちの１つなどのセンサモジュール２１０の一実施形態の部分ブロック図および部分回路図２００である。センサモジュール２１０は、入力端子１１６および出力端子１１８を含む。センサモジュール２１０は、入力端子１１６に接続される第１の端子と、出力端子１１８に接続される第２の端子とを含むバイパス抵抗器２０８をさらに含む。センサモジュール２１０は、入力端子１１６に接続される第１の端子と、出力端子１１８に接続される出力端子２０４を有するＡＳＩＣ２１２の入力端子２０２に接続される第２の端子とを含む抵抗器２０６をさらに含む。ＡＳＩＣ２１２は、自動アドレス指定回路２０７を含む。ＡＳＩＣ２１２はまた、モジュール２１０の制御回路またはバス通信回路に復号されたデータを提供するためのＩ／Ｏ端子（図示せず）を含んでもよい。

自動アドレス指定回路２０７は、入力端子２０２に接続される第１の入力部と、基準電圧（ＶＲＥＦ）を受け取るための第２の入力部と、出力部とを含むコンパレータ２１１を含む。自動アドレス指定回路２０７は、入力端子２０２に接続される入力部と、制御入力部と、出力端子２０４に接続される出力部とを有するリピータ２１６をさらに含む。加えて、自動アドレス指定回路２０７はまた、コンパレータ２１１の出力部に接続される入力部と、リピータ２１６の制御入力部に接続される出力部とを有する自動アドレス指定コントローラ２１４を含む。

一例では、電源投入後に、モジュール２１０は、入力端子１１６でビットパターンを受け取る。ＡＳＩＣ２１２が故障した場合、バイパス抵抗器２０８は、出力端子１１８に代替の信号経路を提供する。次のモジュールがデイジーチェーンで接続される場合、その入力部１１６の信号レベルは、そのスイッチ３０４（図３）がオンになるため、半分のレベルに減衰される。したがって、ＡＳＩＣ２１２の故障が発生した場合、ノードアドレス指定が開始する可能性がある。

電源投入後、自動アドレス指定コントローラ２１４は、ノードアドレスをモジュール２１０に割り当てる間、リピータ２１６をオフにし、スイッチＳＷＬ３０４およびＳＷＴ３０２をそれぞれ、オン、オフにする。ＡＳＩＣ２１２が正しく動作している場合、コンパレータ２１１は、ビットパターンを復号し、自動アドレス指定コントローラ２１４にコンパレータ出力信号を提供する。自動アドレス指定コントローラ２１４は、ビットパターンからノードアドレスを回復し、ノードアドレスを割り当てるか、または動作モードに応じて、モジュール２１０の制御回路もしくはバス通信回路を条件付け、共通バス１０８からノードアドレス割り当てコマンドを受け取るかのいずれかである。

ノードアドレスが割り当てられると、自動アドレス指定コントローラ２１４は、スイッチＳＷＬ３０４およびＳＷＴ３０２をそれぞれ、オフ、オンにするように動作させ、リピータ２１６が出力端子２０４にビットパターンを提供することを可能にする。特に、自動アドレス指定コントローラ２１４は、リピータ２１６を制御し、ビットパターンを含む信号を選択的に増幅する。デイジーチェーン内の直前のモジュールがそのＡＳＩＣ２１２の故障を経験する場合、リピータ２１６は、ＥＣＵ１０２によって最初に提供された信号と実質的に同じであるレベルまでビット列を含む信号を復元するように動作し、デイジーチェーン内のモジュールのいくつかが故障を経験するときであっても、ノードアドレスをモジュールに割り当てるのを可能にする。

リピータ２１６を選択的に有効にすることに加えて、アドレス指定プロセスの間、リピータを切断し、バイパス抵抗器２０８を無効にするためにスイッチを使用することが望ましい場合がある。リピータ２１６の出力部のスイッチ３０４は、リピータ２１６が有効にされるまで接地に接続されるべきである。図２の図示された例は、回路の１つの可能な実装を表す。図２の実施形態の拡大された例が、図３に関して以下に記載され、リピータ２１６を切断し、かつリピータ２１６の出力部を接地に接続するためのスイッチを示す。

図３は、リピータ２１６内に実装されるスイッチ３０２および３０４を図示する図２の自動アドレス指定回路２０７の拡大図の部分ブロック図および部分回路図３００である。センサモジュール２１０は、２つのスイッチ３０２および３０４を有する図２のセンサモジュール２１０と同じであり、これらのスイッチは、典型的にリピータ２１６内に埋め込まれるが、ここでは説明の目的のために金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）として図示される。スイッチ３０２は、入力端子２０２に接続される第１の電流電極と、自動アドレス指定コントローラ２１４に接続される制御電極と、リピータ２１６の入力部に接続される第２の電流電極とを含む。スイッチ３０４は、出力端子２０４に接続される第１の電流電極と、自動アドレス指定コントローラ２１４に接続される制御端子と、接地に接続される第２の電流電極とを含む。

一例では、バスアクティブモードにおいて、自動アドレス指定コントローラ２１４は、リピータ２１６を無効にし、オフ状態でスイッチ３０２を付勢し、出力端子２０４を接地に接続するようにスイッチ３０４を付勢する。ビットパターンが入力端子１１６で受け取られると、パターンは、抵抗器２０６を介して入力端子２０２に提供され、バイパス抵抗器２０８およびスイッチ３０４を介して接地に提供される。出力端子２０４および１１８を接地することによって、ビットパターンは、自動アドレス指定回路２０７がコンパレータ２１１および自動アドレス指定コントローラ２１４を使用してビットパターンを処理する間、モジュール２１０で効果的に停止される。この期間に、自動アドレス指定回路２０７は、ビットパターンを復号する。次に、復号されたビットパターンは、ビットパターン内の符号化されたノードアドレスに基づき、モジュール２１０の制御回路もしくはバス通信回路に対するノードアドレスをプログラムするか、または制御回路もしくはバス通信回路を条件付け、共通バス１０８からノードアドレスを受け取るかのいずれかのために使用される。ノードアドレスがプログラムされると、スイッチ３０４をオフにし、オンにするようにスイッチ３０２を付勢し、リピータ２１６がビットパターンをデイジーチェーン内の次のモジュールに伝搬することを可能にする。このプロセスは、ノードアドレスがデイジーチェーン内の最後のモジュールに割り当てられるまで繰り返される。

パッシブモードでは、自動アドレス指定コントローラ２１４は、リピータ２１６を無効にし、スイッチ３０２をオフにし、スイッチ３０４を動作させる。入力端子２０２の符号化されたノードアドレスを含むビットパターンを受け取ると、コンパレータ２１１は、ビットパターンを復号し、ノードアドレスを回復し、ノードアドレスデータを有するモジュール２１０の制御回路またはバス通信回路をプログラムする。自動アドレス指定コントローラ２１４は、新しいノードアドレスを含むビットパターンを再生成し、リピータ２１６に新しいノードアドレスを有するビットパターンを提供し、再生成された列を出力端子２０４に送る。この場合、アドレスがモジュールのそれぞれに割り当てられるまで、デイジーチェーン内の次のモジュールが、新しいノードアドレスなどを回復するようにビットパターン上で動作することができる。代替的な実施形態では、ドライバ回路が自動アドレス指定コントローラ２１４内または外部のいずれかに含まれ、新しいビットパターンを出力端子２０４に（リピータ２１６を介するかまたはリピータ２１６の出力部に直接的のいずれかで）動かしてもよい。

図２および３の上述された例は、デイジーチェーン内の次のモジュールにビット列を提供するように、故障ＡＳＩＣを迂回するためのバイパス抵抗器２０８を提供するが、デイジーチェーン内の故障点を識別することが望ましい場合がある。故障ＡＳＩＣを識別するための追加のコンパレータおよびビットレジスタを含む自動アドレス指定回路の一例が、図４に関して以下に記載される。

図４は、図１の複数のモジュールのうちの１つなどのセンサモジュール４１０の第２の実施形態を使用して実装される図１のシステム１００の一実施形態の部分ブロック図および部分回路図４００である。この例では、モジュール４１０は、図３のモジュール２１０の回路素子のすべてを有し、コンパレータ回路およびレジスタを含む。図示された例では、それぞれのモジュール４１０がコンパレータ４１１および４１３を有する自動アドレス指定回路４０７を含むＡＳＩＣ４１２を含む。コンパレータ４１１は、入力端子２０２に接続される正入力部と、第１の基準電圧回路（Ｖ_ＲＥＦ１）に接続される負入力部と、自動アドレス指定コントローラ２１４に接続される出力部とを含む。コンパレータ４１３は、入力端子２０２に接続される正入力部と、第２の基準電圧回路（Ｖ_ＲＥＦ２）に接続される負入力部と、信号レベルビットを記憶するための記憶レジスタ４１５に接続される出力部とを含む。

この場合、コンパレータ４１１は、ビット列を復号するために使用されることが可能であり、コンパレータ４１３は、ビット列の振幅を検知するために使用されることが可能である。一例では、ビット列がデイジーチェーン内の前のモジュールのバイパス抵抗器２０８によって減衰される場合、コンパレータ４１１は、前のモジュール４１０が故障ＡＳＩＣ４１２を有したことをコンパレータ４１３が決定する間、まだビット列を復号することができる。この例では、リピータ２１６は、ビット列を最初の信号強度に復元するが、一方バイパス抵抗器２０８は、最初の信号強度の約半分であり得るレベルまでビット列を減衰する。したがって、コンパレータ４１３は、受け取られたビット列が信号レベルに基づきバイパス経路を通って配信されると、検出することができ、それによってデイジーチェーン内の故障ＡＳＩＣ４１２を検出する。

上述されたように、バスアクティブモードの間、ＥＣＵ１０２は、ビット列を適用することによって、次いで共通バスにノードアドレスを提供することによってアドレス割り当てフローを制御する。バスアクティブモードを使用してアドレスを図４のモジュールに割り当てるための信号タイミングの代表例が、図５に関して以下に記載される。

図５は、アクティブバスモードを使用してノードアドレスを複数のモジュールに割り当てるための信号のタイミング図５００である。図５００は、第１の時間（Ｔ_１）までの第１の期間、第２の時間（Ｔ_２）までの第２の期間、および第３の時間（Ｔ_３）までの第３の期間に、ＥＣＵ１０２によって送信されたメッセージ（またはビット列）を図示する。第１の期間に、図３のスイッチ３０２の制御端子の制御信号は、ロジック低レベルであり、スイッチ３０２をオフにする。同時に、スイッチ３０４の制御端子の制御信号は、ロジック高レベルであり、出力端子２０４を接地に接続し、リピータ２１６はオフにされる。第１の期間に、ＥＣＵ１０２は、ＡＳＩＣ２１２（または４１２）の自動アドレス指定ブロック２０７（または４０７）によって復号するためのビットパターンを含み、共通バス１０８からノードアドレスを受け取るためにモジュール４１０を条件付ける、第１のメッセージ（「ＥＣＵ ＭＳＧ １」）を送信する。

ノードアドレスがノードアドレス割り当てコマンドを含むブロードキャストメッセージを使用して共通バス１０８を介してＥＣＵ１０２によって割り当てられる第１の期間後、スイッチ３０２の制御端子の制御信号は、ロジック高レベルに推移し、導電するようにスイッチ３０２を付勢し、スイッチ３０４の制御端子の制御信号は、ロジック低レベルに推移し、スイッチ３０４をオフにする。さらに、リピータは有効にされる。この第２の期間に、デイジーチェーン内の次のモジュールで、スイッチ３０２はオフであり、リピータ２１６は無効にされ、スイッチ３０４はオンにされる。この第２の期間のある時点で、ＥＣＵ１０２は、ビットパターンを含む第２のメッセージ（「ＥＣＵ ＭＳＧ ２」）を送る。すでにアドレス指定されたモジュールのリピータ２１６は、次のモジュールのＡＳＩＣ２１２（または４１２）の自動アドレス指定回路２０７（または４０７）によって復号するために、出力端子２０４およびデイジーチェーン内の次のモジュールに第２のメッセージを送信する。この時点で、デイジーチェーン内の後続モジュールのそれぞれのスイッチ３０２およびリピータ２１６はオフにされ、デイジーチェーン内の後続モジュールのそれぞれのスイッチ３０４は接地に接続される。この第２の期間に、ＥＣＵ１０２は、共通バス１０８のノード割り当てコマンドを一斉送信し、第２のモジュールをアドレス指定する。

第２のモジュールがアドレス指定された後、第２のモジュールのスイッチ３０２の制御端子の制御信号は、ロジック高レベルに推移し、導電するようにスイッチ３０２を付勢する。さらに、第２のモジュールのリピータ２１６は有効にされ、スイッチ３０４の制御端子の制御信号は、ロジック低レベルに推移し、スイッチ３０４をオフにし、リピータ２１６の出力部が順に次のモジュールに送信するための出力端子２０４に達することを可能にする。第２のモジュールがそのノードアドレスを受け取る間の第２の期間後、ＥＣＵ１０２は、第１および第２のモジュール４１０のリピータ２１６によってＮ番目のモジュール４１０に転送されるＮ番目のビット列（「ＥＣＵ ＭＳＧ Ｎ」）を送信する。ＥＣＵ １０２このタイミングプロセスは、バスの物理的制約によってのみ限定され、任意の数のモジュールに対して繰り返すことができる。

図６は、パッシブバスモードを使用してノードアドレスを複数のモジュールに割り当てるための信号のタイミング図６００である。図６００は、第１の時間（Ｔ_１）までの第１の期間、第２の時間（Ｔ_２）までの第２の期間、および第３の時間（Ｔ_３）までの第３の期間に、ＥＣＵ１０２によって送信されたメッセージ（またはビット列）を図示する。第１の期間に、図３のスイッチ３０２の制御端子の制御信号は、ロジック低レベルであり、スイッチ３０２をオフにする。同時に、スイッチ３０４の制御端子の制御信号は、ロジック高レベルであり、出力端子２０４を接地に接続し、リピータ２１６はオフにされる。第１の期間に、ＥＣＵ１０２は、第１のモジュール４１０に対する符号化されたノードアドレスを含むビットパターンを含む第１のメッセージ（「ＥＣＵ ＭＳＧ １」）を送信する。ＡＳＩＣ２１２（または４１２）の自動アドレス指定回路２０７（または４０７）は、ビットパターンを復号し、第１のモジュールに対する符号化されたノードアドレスを回復し、ノードアドレスをモジュール４１０の制御回路またはバス通信回路に割り当てる。ノードアドレスを復号し、割り当てた後、自動アドレス指定コントローラ２１４は、スイッチ３０２の制御端子の制御信号を制御し、ロジック低レベルからロジック高レベルに推移させ、導電するようにスイッチ３０２を付勢する。自動アドレス指定コントローラ２１４は、リピータ２１６を有効にし、スイッチ３０４の制御端子の制御信号にスイッチ３０４を付勢させ、出力端子２０４を接地から切断する。自動アドレス指定コントローラ２１４は、新しいノードアドレスを有するビット列を再生成し、（第２の期間に）次のモジュールにそれ（「モジュール１からのコード」）を提供する。

第２の期間に、次のモジュールの自動アドレス指定コントローラ２１４は、スイッチ３０２の制御端子で制御信号を制御し、スイッチ３０２を流れる電流をオフにし、スイッチ３０４を付勢し、電流がスイッチ３０４を流れることを可能にする。第２の期間に、自動アドレス指定回路２０７（または４０７）は、ビット列を復号し、ノードアドレスを回復し、ノードアドレスを割り当て、次いで新しいアドレスを有するビット列を再生成する。自動アドレス指定コントローラ２１４は、リピータ２１６およびスイッチ３０２を有効にし、ビット列を次のモジュールなどに送信する前にスイッチ３０４を無効にする。

したがって、図示された例では、デイジーチェーン内のモジュールは、前のモジュールが次のモジュールにノードアドレスを提供して、順にアドレス指定される。一例では、自動アドレス指定回路２０７（または４０７）は、所定の増分によって前のノードアドレスを調節することによって新しいアドレスを生成する。別の例では、自動アドレス指定回路２０７（または４０７）は、ランダムなビット列を使用することによって新しいアドレスを生成する。さらに別の例では、自動アドレス指定コントローラ２１４は、スイッチ３０４を制御し、出力端子２０４の電圧レベルを切り替え、それによって例えば、新しいノードアドレスを符号化するようにビット列を調節する。

図７は、複数のモジュール４１０を含み、かつ複数のモジュールのそれぞれの出力部における出力信号の振幅を図示するデイジーチェーン７００の一実施形態の図である。この例では、第１のモジュールは、ＡＳＩＣ２１２（または４１２）の自動アドレス指定回路２０７（または４０７）によって処理され、ビットパターン７０４を次のモジュール４１０に転送する、ビットパターン７０２を受け取る。この場合、ＡＳＩＣ２１２は故障した。ビットパターン７０４は、バイパス抵抗器２０８を通って流れ、ビットパターン７０６が次のモジュール４１０に提供される。次のモジュールの自動アドレス指定回路２１２は、ビットパターン７０６を処理し、次のモジュールなどに処理されたビットパターン７０８を提供する。

ビットパターン７０２は、約１の比例信号レベルを有する関連した入力信号レベルを有し、これは、入力信号レベルがＥＣＵ１０２によって提供されるビットパターンの最初の振幅に実質的に一致することを意味する。ビットパターン７０４はまた、部分的にはリピータ２１６が最初の信号強度を復元するようにビットパターンを拡大縮小するため、約１の比例信号レベルを有する。しかしながら、第２のモジュールと第３のモジュールとの間で、ビットパターン７０６の信号強度は、バイパス抵抗器２０８によって減衰され、振幅が比例的に約５０パーセント減少されることをもたらす。しかしながら、ビットパターン７０８は、第３のモジュール４１０内のリピータ２１６によって最初の信号レベルに戻される。

図示された例では、いくつかのモジュール故障の場合、バイパス抵抗器２０８はまだ、ノードアドレス割り当て信号プロセスを中断せずに信号が次のモジュールに達することを可能にする。抵抗器２０６は、入力端子で強い短絡が発生した場合にノードアドレスプロセスが中断するのを防ぐための任意のものである。一例では、第１の機能的なモジュールの信号レベルスカラーは、以下の式によって理解されることが可能である。

式１では、スカラー（ＳＣ）は、デイジーチェーン７００の第１の機能的なものの前で連続的故障スカラーの数（Ｎ）に比例する。このスカラーは、任意のコンパレータ閾値レベルに関して順に故障するモジュールの最大数を決定する。実際には、式１は、コンパレータ４１１のコンパレータ閾値が耐ノイズ性かつ可能な一連の誤動作したモジュールを克服するために構成されるべきであることを示唆する。式１から分かるように、自動アドレス指定ＡＳＩＣ２１２は、ノードアドレス割り当てプロセスを中断せずにいくつかの前述の故障を克服することができる。

上述されたシステム、モジュール、および回路と併せて、電子モジュールは、第１の構成端子と、第２の構成端子と、バス端子と、第１の構成端子に結合される第１の端子と、第２の構成端子に結合される第２の端子とを有する抵抗素子とを含む。電子モジュールは、第１および第２の構成端子に結合され、第１の構成端子で受け取られるデータパターンに応答して、ノードアドレスを演算回路に割り当て、その後、第１の構成端子を第２の構成端子に結合する自動アドレス指定回路をさらに含む。演算回路は、その後、ノードアドレスがバス端子で受け取られると、ノードアドレスに応答する。

本発明は好ましい実施形態を参照しながら記載されたが、本発明の範囲から逸脱することなく、形式上および細部において変更がなされることを当業者は認識するであろう。

Claims (20)

1. 集積回路において、
   第１の構成端子と、
   第２の構成端子と、
   前記第１および第２の構成端子に結合され、前記第１の構成端子で受け取られるデータパターンに応答して、ノードアドレスを演算回路に割り当て、その後、前記第１の構成端子を前記第２の構成端子に結合する、自動アドレス指定回路と、を備え、
   前記集積回路は、その後、前記ノードアドレスが受け取られると、前記ノードアドレスに応答する、
   ことを特徴とする集積回路。
2. 前記データパターンは、前記ノードアドレスを含み、
   前記自動アドレス指定回路は、前記データパターンを復号して、前記ノードアドレスを決定し、割り当てる、
   ことを特徴とする請求項１記載の集積回路。
3. 前記自動アドレス指定回路は、第２のノードアドレスを含む第２のデータパターンを生成し、前記第２の構成端子に前記第２のデータパターンを提供することを特徴とする請求項２記載の集積回路。
4. 前記自動アドレス指定回路は、バスに結合されるバス端子を有する前記演算回路に制御信号を提供し、前記制御信号が、前記演算回路が前記バス端子から前記ノードアドレスを受け取ることを可能にすることを特徴とする請求項１記載の集積回路。
5. 前記自動アドレス指定回路は、
   前記第１の構成端子に結合される第１の入力部と、基準電圧を受け取るための第２の入力部と、出力部とを含む、コンパレータと、
   前記第１の構成端子に結合される入力部と、制御入力部と、前記第２の構成端子に結合される出力部とを含む、リピータと、
   前記コンパレータの前記出力部に結合される入力部と、前記リピータの前記制御入力部に結合される制御出力部とを含むアドレス割り当て回路であって、前記データパターンを受け取ることに応答して前記リピータを無効にし、かつ前記ノードアドレスを割り当てた後に前記リピータを動作させるように構成される、アドレス割り当て回路と、
   を備えることを特徴とする請求項１記載の集積回路。
6. 前記自動アドレス指定回路は、
   前記第１の構成端子に結合される第１の入力部と、第１の基準信号を受け取るための第２の入力部と、出力部とを含む、第１のコンパレータと、
   前記第１の構成端子に結合される第１の入力部と、第２の基準信号を受け取るための第２の入力部と、出力部とを含む、第２のコンパレータと、
   前記第１の構成端子に結合される入力部と、制御入力部と、前記第２の構成端子に結合される出力部とを含む、リピータと、
   前記第１のコンパレータの前記出力部に結合される第１の入力部と、前記第２のコンパレータの前記出力部に結合される第２の入力部と、前記リピータの前記制御入力部に結合される制御出力部とを含むアドレス割り当て回路であって、前記第１のコンパレータを使用して前記データパターンを検出し、かつ前記第２のコンパレータを使用して前記データパターンの信号強度に基づき故障モジュールを検出するように構成される、アドレス割り当て回路と、
   を備えることを特徴とする請求項１記載の集積回路。
7. 第１の構成端子と、
   第２の構成端子と、
   バス端子と、
   前記第１の構成端子に結合される第１の端子と、前記第２の構成端子に結合される第２の端子とを有する、抵抗素子と、
   前記第１および第２の構成端子に結合され、前記第１の構成端子で受け取られるデータパターンに応答して、ノードアドレスを演算回路に割り当て、その後、前記第１の構成端子を前記第２の構成端子に結合する、自動アドレス指定回路と、を備え、
   前記演算回路は、その後、前記ノードアドレスが前記バス端子で受け取られると、前記ノードアドレスに応答する、
   ことを特徴とする電子モジュール。
8. 前記第１および第２の構成端子、前記バス端子、前記自動アドレス指定回路、および前記演算回路は、集積回路上で組み合わせられ、
   前記抵抗素子は、前記集積回路の外部にある、
   ことを特徴とする請求項７記載の電子モジュール。
9. 前記演算回路は、センサを備えることを特徴とする請求項８記載の電子モジュール。
10. 前記演算回路は、前記バスに結合され、前記自動アドレス指定回路が前記データパターンを受け取った後に、前記バス端子で前記ノードアドレスを受け取るように前記自動アドレス指定回路に応答することを特徴とする請求項７記載の電子モジュール。
11. 前記自動アドレス指定回路は、前記データパターンを復号し、前記ノードアドレスを決定し、前記ノードアドレスを前記演算回路に割り当てることを特徴とする請求項７記載の電子モジュール。
12. 前記自動アドレス指定回路は、新しいノードアドレスを含むように前記データパターンを再生成し、前記第２の構成端子に前記データパターンを提供することを特徴とする請求項７記載の電子モジュール。
13. 前記抵抗素子は、前記自動アドレス指定回路が故障したときに、前記第２の構成端子に前記データパターンを提供することを特徴とする請求項７記載の電子モジュール。
14. 前記自動アドレス指定回路は、
    前記第１の構成端子に結合される第１の入力部と、基準電圧を受け取るための第２の入力部と、出力部とを含む、コンパレータと、
    前記第１の構成端子に結合される入力部と、制御出力部と、前記第２の構成端子に結合される出力部とを含む、リピータと、
    前記コンパレータの前記出力部に結合される入力部と、前記リピータの前記制御入力部に結合される制御出力部とを含むアドレス割り当て回路であって、前記データパターンを受け取ることに応答して前記リピータを無効にし、前記ノードアドレスを割り当てた後に前記リピータを動作させるように構成される、アドレス割り当て回路と、
    を備えることを特徴とする請求項７記載の電子モジュール。
15. 前記自動アドレス指定回路は、前記データパターンに応答して前記リピータの前記出力部を接地に接続することによって前記リピータを動作停止にし、
    前記自動アドレス指定回路は、前記ノードアドレスを割り当てた後に、接地から前記リピータの前記出力部を切断することによって前記リピータを動作させる、
    ことを特徴とする請求項１４記載の電子モジュール。
16. 前記自動アドレス指定回路は、
    前記第１の構成端子に結合される第１の入力部と、第１の基準信号を受け取るための第２の入力部と、出力部とを含む、第１のコンパレータと、
    前記第１の構成端子に結合される第１の入力部と、第２の基準信号を受け取るための第２の入力部と、出力部とを含む、第２のコンパレータと、
    前記第１の構成端子に結合される入力部と、制御入力部と、前記第２の構成端子に結合される出力部とを含む、リピータと、
    前記第１のコンパレータの前記出力部に結合される第１の入力部と、前記第２のコンパレータの前記出力部に結合される第２の入力部と、前記リピータの前記制御入力部に結合される制御出力部とを含むアドレス割り当て回路であって、前記第１のコンパレータを使用して前記データパターンを検出し、かつ前記第２のコンパレータを使用して前記データパターンの信号強度に基づき故障モジュールを検出するように構成される、アドレス割り当て回路と、
    を備えることを特徴とする請求項７記載の電子モジュール。
17. 前記抵抗素子は、前記自動アドレス指定回路が故障したときに、デイジーチェーン構成の次の集積回路に前記データパターンを提供するためのバイパス経路を提供することを特徴とする請求項７記載の電子モジュール。
18. 電子制御ユニットおよびデイジーチェーン内の複数の回路のうちの前の回路のうちの１つからデータパターンを受け取るように構成可能な第１の構成端子と、
    浮動状態にするか、前記デイジーチェーン内の前記複数の電子モジュールのうちの次の電子モジュールの前記第１の構成端子に結合するように構成可能な第２の構成端子と、
    共通バスに結合するように構成可能なバス端子と、
    第１の信号経路を提供するように、前記第１の構成端子に結合される第１の端子と、前記第２の構成端子に結合される第２の端子とを含む、抵抗素子と、
    前記第１の構成端子および前記第２の構成端子に結合される自動アドレス指定回路であって、前記第１の構成端子および前記バス端子のうちの１つでノードアドレスを受け取った後に、前記第１の構成端子と前記第２の構成端子との間に第２の信号経路を選択的に提供するように構成される、自動アドレス指定回路と、
    を備えることを特徴とする回路。
19. アクティブバスモードで、前記複数の電子モジュールのうちの第１の電子モジュールが、前記データパターンを受け取り、前記データパターンを復号し、かつ演算回路を制御し、前記バス端子上で前記ノードアドレスを受け取ることを特徴とする請求項１８記載の回路。
20. パッシブバスモードで、前記複数の電子モジュールのうちの第１の電子モジュールが、前記第１の構成端子上のノードアドレスを含む前記データパターンを受け取り、前記データパターンを復号し、かつ前記ノードアドレスを演算回路に割り当てることを特徴とする請求項１８記載の回路。

Images