TWI542999B - 用於自動定址之電路及電子模組 - Google Patents

用於自動定址之電路及電子模組 Download PDF

Info

Publication number
TWI542999B
TWI542999B TW101128311A TW101128311A TWI542999B TW I542999 B TWI542999 B TW I542999B TW 101128311 A TW101128311 A TW 101128311A TW 101128311 A TW101128311 A TW 101128311A TW I542999 B TWI542999 B TW I542999B
Authority
TW
Taiwan
Prior art keywords
circuit
terminal
coupled
input
node address
Prior art date
Application number
TW101128311A
Other languages
English (en)
Other versions
TW201312367A (zh
Inventor
伊凡 庫達
Original Assignee
半導體組件工業公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體組件工業公司 filed Critical 半導體組件工業公司
Publication of TW201312367A publication Critical patent/TW201312367A/zh
Application granted granted Critical
Publication of TWI542999B publication Critical patent/TWI542999B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4247—Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus
    • G06F13/4252—Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus using a handshaking protocol
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Small-Scale Networks (AREA)
  • Bus Control (AREA)

Description

用於自動定址之電路及電子模組
本發明大體上係關於監測及控制系統，且更特定言之，係關於具有透過共同匯流排連接之多個電子模組及一電子控制單元(ECU)的監測及控制系統。
在複雜的系統(諸如汽車)中，多個模組可用於監測及/或控制多種操作參數及將與該等操作參數相關之資料傳達至ECU，該ECU可控制多種組件且將輸出提供至儀錶板或顯示器。習知上，可使用輪轂輻條或星型連接方案連接此等模組，其中ECU透過一專屬線或匯流排連接至每一個模組。不幸的是，感測器佈線會增加系統之佈線複雜度及總成本。進一步而言，在線連接至ECU及線連接至模組之情況下，每一個專屬線或匯流排表示至少兩個潛在故障點。
或者，每一個模組可透過共同匯流排連接至ECU。此類架構之實例包括控制器區域網路(CAN)匯流排，該控制器區域網路(CAN)匯流排為設計成容許微控制器及裝置在車輛內彼此通信而無需主機電腦的車輛匯流排標準。CAN匯流排定義經由差動信號發送的基於訊息之協定(專為汽車應用設計，但現在亦用於其他領域，諸如工業自動化及醫療設備)。另一實例包括區域互連網路(LIN)匯流排，該區域互連網路(LIN)匯流排為使用單端通信之當前汽車網路架構內使用的一車輛匯流排標準或電腦聯網匯流排系統。LIN匯流排為用作CAN匯流排之廉價子網路以整合智慧型 感測器裝置或致動器的小型而緩慢之網路系統。雖然共同匯流排架構(諸如CAN匯流排或LIN匯流排)因為具有較少故障點而通常比輪轂及輻條或星型拓撲更為可靠，但是每個模組需被指派一個唯一位址以供共同匯流排操作。
在以下討論中，在圖式內再使用相同參考數字以指示相同或類似元件。
下文描述包括耦合至共同匯流排且以菊鏈組態互連之複數個模組的一系統之實施例。模組可包括感測器模組、致動器模組或其他類型之電模組。每一個模組包括經組態以回應於來自ECU或來自菊鏈中之另一模組之節點位址信號而將位址指派給模組的自動定址電路。每一個模組進一步包括經組態以提供旁路信號路徑之一旁路電阻器，該旁路信號路徑甚至在自動定址電路有故障時容許模組將接收之信號提供至菊鏈中之下一個模組。下文關於圖1描述包括複數個模組之一系統實例。
圖1係包括透過共同匯流排108連接至複數個模組110、120及130之一電子控制單元(ECU)102的一系統100之一方塊圖。雖然繪示之實例描繪三個模組110、120及130，但是系統100可包括連接至共同匯流排108及透過菊鏈彼此連接之任何數量之模組。在一些實例中，模組數量在實體上受匯流排類型限制。
ECU 102包括一匯流排輸入/輸出(I/O)端子104及一模組輸出端子106。ECU 102進一步包括連接至一型樣產生器 142之一控制器140，該型樣產生器142具有連接至模組輸出端子106之一輸出。ECU 102進一步包括一驅動器電路144，該驅動器電路144具有連接至控制器140之一輸入及連接至匯流排I/O端子104之一輸出。
每一個模組110、120及130分別包括輸入端子116、126及136。每一個模組110、120及130分別進一步包括輸出端子118、128及138。進一步而言，每一個模組110、120及130分別包括匯流排I/O端子114、124及134。此外，每一個模組110、120及130分別包括專用積體電路(ASIC)112、122及132，該等電路包括自動定址電路。ASIC 112、122及132包括多種電路(未展示)，諸如自動定址區塊、匯流排控制區塊、暫存器及其他電路，且自動定址電路為此種電路。
模組110包括連接至共同匯流排108之匯流排I/O端子114、連接至模組輸出端子106之輸入端子116及連接至模組120之輸入端子126的輸出端子118。模組110包括ASIC 112，該ASIC 112包括自動位址指派電路且具有連接至輸入端子116之一輸入及連接至輸出端子118之一輸出。ASIC 112亦可包括耦合至匯流排I/O端子114之一輸入。
模組120包括連接至共同匯流排108之匯流排I/O端子124及連接至模組130之輸入端子138的輸出端子128。模組120包括ASIC 122，該ASIC 122包括自動定址電路且具有連接至輸入端子126之一輸入及連接至輸出端子128之一輸出。ASIC 122亦可包括耦合至匯流排I/O端子124之一輸入。
模組130包括連接至共同匯流排108之匯流排I/O端子134及輸出端子138，在此實例中，該輸出端子138為左浮動；但是，輸出端子138可連接至菊鏈中之下一個模組。模組130包括ASIC 132，該ASIC 132包括自動定址電路且具有連接至輸入端子136之一輸入及連接至輸出端子138之一輸出。ASIC 132亦可包括耦合至匯流排I/O端子134之一輸入。
在一實例中，在電力首先供應至系統100之「通電」事件之後，模組110、120及130不具有節點位址或具有對所有模組而言為相同之特殊「廣播」位址。在此狀態中，ECU 102無法透過共同匯流排108與特定模組通信。但是，系統100包括專屬自動定址線，該專屬自動定址線將模組輸出端子106連接至為菊鏈中之第一模組之模組110的輸入端子108。系統100將專屬自動定址線與ASIC 112、122及132組合使用以將位址指派給每一個模組110、120及130，從而使ECU 102隨後與特定模組通信成為可能。
在一實例中，ECU 102使用專屬線提供編碼型樣以調節模組110、120及130之每一者來接收節點位址指派。ECU 102可取決於操作模式將節點位址指派編碼至編碼型樣中而傳送節點位址指派(匯流排被動模式)或在使用編碼型樣以調節所選模組之後使用共同匯流排108以將節點位址指派傳送至模組110、120及130之每一者(匯流排主動模式)。在任一情況下，控制器140控制型樣產生器142以產生編碼位元型樣且將其供應至模組輸出端子106，該型樣在模組 110之輸入端子116處接收。
在匯流排主動模式中，在模組110、120及130之菊鏈組態支援可靠、循序的位址指派時，ECU 102控制共同匯流排108以管理節點位址指派流。在此實例中，在通電之後，所有模組110、120及130具有預設廣播位址。ECU 102之控制器140控制型樣產生器142以透過模組輸出端子106將位元型樣提供至模組110之輸入端子116。ASIC 112包括解碼位元型樣之自動定址電路。在一段時間之後，控制器140控制驅動器144以使用預設廣播位址將節點位址指派命令提供至共同匯流排108。位元型樣之解碼調節模組110以回應於匯流排I/O端子114處接收之節點位址指派命令而接受及指派節點位址。一旦節點位址指派給模組110，ASIC 112之自動定址電路將型樣傳播至為菊鏈中之下一個模組的模組120，且控制器140再一次控制驅動器144以使用預設廣播位址將新節點位址指派命令提供至共同匯流排108。重複透過菊鏈之位元型樣之傳播及經由共同匯流排108之位址指派，直至模組110、120及130之每一者已被指派位址。
在被動匯流排模式中，ECU 102並不使用共同匯流排108來指派節點位址。而是，控制器140控制型樣產生器142以產生編碼第一節點位址之一位元序列且將該位元序列提供至模組110。在此實例中，ASIC 112包括解碼位元序列以擷取第一節點位址且將該節點位址提供至模組110之控制電路或匯流排通信電路的自動定址電路。一旦ASIC 112已 完成節點位址指派，ASIC 112之自動定址電路即重新產生具有新節點位址之位元序列且將重新產生之序列提供至模組120。重複此程序直至模組110、120及130之每一者具有指派之節點位址。在此實例中，藉由以預定增量調整第一節點位址來產生新節點位址或可任意管理新節點位址。
在一實例中，由型樣產生器142生成之特定位元型樣可設計用於抗擾動(即電磁干擾)之高穩健性。下文關於圖2描述經組態以執行自動定址的相關聯之ASIC拓撲的一模組之實施例之一實例。
圖2係一感測器模組210(諸如圖1之複數個模組中之一者)之一實施例的一部分方塊圖及部分電路圖200。感測器模組210包括輸入端子116及輸出端子118。感測器模組210進一步包括一旁路電阻器208，該旁路電阻器208包括連接至輸入端子116之一第一端子及連接至輸出端子118之一第二端子。感測器模組210進一步包括一電阻器206，該電阻器206包括連接至輸入端子116之一第一端子及連接至ASIC 212之輸入端子202的一第二端子，該ASIC 212具有連接至輸出端子118之一輸出端子204。ASIC 212包括一自動定址電路207。ASIC 212亦可包括用於將解碼資料提供至模組210之一控制電路或匯流排通信電路的一I/O端子(未展示)。
自動定址電路207包括一比較器211，該比較器211包括連接至輸入端子202之一第一輸入、用於接收一參考電壓(VREF)之一第二輸入及一輸出。自動定址電路207進一步包 括一中繼器216，該中繼器216具有連接至輸入端子202之一輸入、一控制輸入及連接至輸出端子204之一輸出。此外，自動定址電路207亦包括一自動定址控制器214，該自動定址控制器214具有連接至比較器211之輸出的一輸入及連接至中繼器216之控制輸入的一輸出。
在一實例中，在通電之後，模組210在輸入端子116處接收一位元型樣。若ASIC 212有故障，則旁路電阻器208將一替代信號路徑提供至輸出端子118。若下一個模組連接於菊鏈中，則因為模組之開關304(圖3中)接通，所以模組之輸入116上的信號位準衰減至一半位準。因此，倘若ASIC 212有故障，則不進行節點定址。
在通電之後，自動定址控制器214關閉中繼器216，開關SWL 304及SWT 302分別為接通及關閉而使節點位址至模組210之指派待處理。若ASIC 212操作正確，則比較器211解碼位元型樣且將比較器輸出信號提供至自動定址控制器214。自動定址控制器214取決於操作模式從位元型樣恢復節點位址且指派節點位址或調節模組210之控制電路或匯流排通信電路以從共同匯流排108接收節點位址指派命令。
一旦節點位址已指派，自動定址控制器214啟動開關SWL 304及SWT 302使其等分別為關閉及接通，且使中繼器216可將位元型樣提供至輸出端子204。特定言之，自動定址控制器214控制中繼器216以選擇性放大包括位元型樣之信號。在菊鏈中之前一個緊鄰模組經歷其ASIC 212之故 障的實例中，中繼器216操作以將包括位元序列之信號恢復至與ECU 102最初提供之信號大體上相同之位準，從而使甚至在菊鏈中之一些模組經歷故障時仍將節點位址指派給模組成為可能。
除了選擇性啟用中繼器216之外，可期望在定址程序期間使用開關以使中繼器斷開連接且停用旁路電阻器208。中繼器216之輸出處的開關304應連接至接地直至中繼器216被啟用。圖2中繪示之實例表示電路的一個可行性實施方案。下文關於圖3描述圖2之實施例的一擴展實例，該擴展實例展示用於使中繼器216斷開連接且將中繼器216之一輸出連接至接地的開關。
圖3係描繪實施於中繼器216內之開關302及304的圖2之自動定址電路207之擴展圖的一部分方塊圖及部分電路圖300。感測器模組210與圖2中之感測器模組210相同，具有兩個開關302及304，該等開關302及304通常嵌入於中繼器216內，但為了討論之目的，其等在本文中描繪為金屬氧化物半導體場效應電晶體(MOSFET)。開關302包括連接至輸入端子202之一第一電流電極、連接至自動定址控制器214之一控制電極及連接至中繼器216之輸入的一第二電流電極。開關304包括連接至輸出端子204之一第一電流電極、連接至自動定址控制器214之一控制端子及連接至接地之一第二電流電極。
在一實例中，在匯流排主動模式中，自動定址控制器214停用中繼器216，加偏壓於開關302使其處於關閉狀 態，且加偏壓於開關304以將輸出端子204連接至接地。當在輸入端子116處接收位元型樣時，型樣透過電阻器206提供至輸入端子202且透過旁路電阻器208及開關304提供至接地。藉由使輸出端子204及118接地，位元型樣在模組210處有效地停止，而自動定址電路207使用比較器211及自動定址控制器214處理位元型樣。在此週期期間，自動定址電路207解碼位元型樣。接著使用解碼的位元型樣以基於位元型樣內之編碼節點位址程式化模組210之控制電路或匯流排通信電路的節點位址或調節控制電路或匯流排通信電路以從共同匯流排108接收節點位址。一旦節點位址被程式化，即關閉開關304，加偏壓於開關302使其接通，且使中繼器216可將位元型樣傳播至菊鏈中之下一個模組。重複此程序直至節點位址已指派給菊鏈中之最後一個模組。
在被動模式中，自動定址控制器214停用中繼器216，關閉開關302及啟動開關304。在輸入端子202處接收到包括編碼節點位址之位元型樣之後，比較器211解碼位元型樣以恢復節點位址及用節點位址資料程式化模組210之控制電路或匯流排通信電路。自動定址控制器214重新產生包括新節點位址之位元型樣，且將具有新節點位址之位元型樣提供至中繼器216，該中繼器216將重新產生之序列發送至輸出端子204。在此實例中，菊鏈中之下一個模組可對位元型樣操作以恢復新節點位址等等，直至位址已指派給模組之每一者。在替代實施例中，驅動器電路可包括於自 動定址控制器214之內部或外部以將新位元型樣驅動至輸出端子204(透過中繼器216或直接驅動至中繼器216之輸出上)。
雖然圖2及圖3中的以上描述之實例提供用於使有故障之ASIC旁通以將位元序列提供至菊鏈中之下一個模組的旁路電阻器208，但是可期望識別菊鏈內之故障點。下文關於圖4描述包括用於識別有故障之ASIC之額外比較器及位元暫存器的自動定址電路之一實例。
圖4係使用感測器模組410(諸如圖1之複數個模組中之一者)之一第二實施例實施的圖1之系統100之一實施例的一部分方塊圖及部分電路圖400。在此實例中，模組410具有圖3中模組210的所有電路元件且包括比較器電路及暫存器。在繪示之實例中，每一個模組410包括ASIC 412，該ASIC 412包括具有比較器411及413之自動定址電路407。比較器411包括連接至輸入端子202之一正輸入、連接至第一參考(VREF1)之一負輸入及連接至自動定址控制器214之一輸出。比較器413包括連接至輸入端子202之一正輸入、連接至第二參考(VREF2)之一負輸入及連接至用於儲存信號位準位元之儲存暫存器415的一輸出。
在此實例中，比較器411可用於解碼位元序列，且比較器413可用於偵測位元序列之振幅。若在一實例中，位元序列被菊鏈中之先前模組之旁路電阻器208衰減，則在比較器413判定先前模組410具有出故障之ASIC 412之同時，比較器411仍可解碼位元序列。在此實例中，中繼器216將 位元序列恢復至最初信號強度，而旁路電阻器208使位元序列衰減至可約為最初信號強度之一半的一位準。因此，比較器413可基於信號位準偵測接收之位元序列何時透過旁路路徑傳送，藉此偵測菊鏈中有故障之ASIC 412。
如上文討論，在匯流排主動模式期間，ECU 102藉由施加位元序列且接著將節點位址提供至共同匯流排來控制位址指派流。下文關於圖5描述使用匯流排主動模式將位址指派給圖4之模組的信號時序之代表性實例。
圖5係使用主動匯流排模式將節點位址指派給複數個模組的信號之時序圖500。圖500描繪在第一時段直至第一時間(T1)期間，在第二時段直至第二時間(T2)期間及在第三時段直至第三時間(T3)期間藉由ECU 102傳輸之訊息(或位元序列)。在第一時段期間，圖3中開關302之控制端子處的控制信號處於一邏輯低位準，從而關閉開關302。同時，開關304之控制端子處的控制信號處於一邏輯高位準，從而將輸出端子204連接至接地，且中繼器216關閉。在第一時段期間，ECU 102傳輸一第一訊息(「ECU MSG 1」)，該第一訊息(「ECU MSG 1」)包括藉由ASIC 212(或412)之自動定址區塊207(或407)解碼的位元型樣以調節模組410而從共同匯流排108接收節點位址。
在使用包括節點位址指派命令之廣播訊息經由共同匯流排108藉由ECU 102指派節點位址的第一時段之後，開關302之控制端子處之控制信號轉變為邏輯高位準以加偏壓於開關302而引導電流，且開關304之控制端子處的控制信 號轉變為邏輯低位準而關閉開關304。進一步而言，中繼器啟用。在此第二時段期間，在菊鏈中之下一個模組處，開關302關閉，中繼器216停用且開關304接通。在此第二時段期間的某一時刻，ECU 102發送包括位元型樣之一第二訊息(「ECU MSG 2」)。已定址之模組之中繼器216將第二訊息傳輸至輸出端子204及菊鏈中之下一個模組而藉由下一個模組之ASIC 212(或412)的自動定址電路207解碼。在此時刻，菊鏈中後續模組之每一者的開關302及中繼器216關閉，且菊鏈中的後續模組之每一者的開關304連接至接地。在此第二時段期間，ECU 102廣播共同匯流排108上之節點指派命令，從而定址第二模組。
在第二模組被定址之後，第二模組之開關302之控制端子處的控制信號轉變為邏輯高位準，從加偏壓於開關302以引導電流。進一步而言，第二模組之中繼器216啟用，且開關304之控制端子上的控制信號轉變為邏輯低位準，從而關閉開關304且容許中繼器216之輸出到達輸出端子204以傳輸至序列中之下一個模組。在第二模組接收其節點位址之第二時段之後，ECU 102將藉由第一與第二模組410之中繼器216轉送的第N個位元序列(「ECU MSG N」)傳輸至第N個模組410。可對任何數量之模組重複ECU 102之時序程序，該時序程序僅受匯流排之實體約束限制。
圖6係使用被動匯流排模式將節點位址指派給複數個模組的信號之時序圖600。圖600描繪在第一時段直至第一時間(T1)期間，在第二時段直至第二時間(T2)期間及在第三 時段直至第三時間(T3)期間藉由ECU 102傳輸之訊息(或位元序列)。在第一時段期間，圖3中開關302之控制端子處的控制信號處於一邏輯低位準，從而關閉開關302。同時，開關304之控制端子處的控制信號處於一邏輯高位準，從而將輸出端子204連接至接地，且中繼器216關閉。在第一時段期間，ECU 102傳輸一第一訊息(「ECU MSG 1」)，該第一訊息(「ECU MSG 1」)包括一位元型樣，該位元型樣包括用於第一模組410之一編碼節點位址。ASIC 212(或412)之自動定址電路207(或407)解碼位元型樣以恢復第一模組之編碼節點位址且將節點位址指派給模組410之控制電路或匯流排通信電路。在解碼及指派節點位址之後，自動定址控制器214控制開關302之控制端子處的控制信號以從邏輯低轉變為邏輯高位準，從而加偏壓於開關302來引導電流。自動定址控制器214啟用中繼器216且使得開關304之控制端子處的控制信號加偏壓於開關304以使輸出端子204自接地斷開連接。自動定址控制器214重新產生具有新節點位址之位元序列且將其(「來自模組1之編碼」)提供至下一個模組(在第二時段期間)。
在第二時段期間，下一個模組之自動定址控制器214控制開關302之控制端子處的控制信號以關閉通過開關302之電流及加偏壓於開關304以容許電流通過開關304。在第二時段期間，自動定址電路207(或407)解碼位元序列以恢復節點位址，指派節點位址且接著重新產生具有新位址之位元序列。在將位元序列傳輸至下一個模組等等之前，自動 定址控制器214啟用中繼器216及開關302且停用開關304。
因此，在繪示之實例中，菊鏈中之模組被循序定址，其中先前模組給下一個模組提供節點位址。在一實例中，自動定址電路207(或407)藉由以預定增量調整先前節點位址來產生新位址。在另一實例中，自動定址電路207(或407)藉由使用隨機位元序列產生新位址。在又一實例中，自動定址控制器214控制開關304以觸發輸出端子204處之電壓位準，藉此調整位元序列(例如)以編碼新節點位址。
圖7係包括複數個模組410之一菊鏈700及描繪複數個模組之每一者的輸出處之輸出信號振幅的一實施例之圖。在此實例中，第一模組接收藉由ASIC 212(或412)之自動定址電路207(或407)處理的一位元型樣702，該ASIC 212(或412)之自動定址電路207(或407)將位元型樣704轉送至下一個模組410。在此實例中，ASIC 212已有故障。位元型樣704流過旁路電阻器208，且位元型樣706提供至下一個模組410。下一個模組之自動定址電路212處理位元型樣706且將處理之位元型樣708提供至下一個模組等等。
位元型樣702具有成比例信號位準約為1的相關聯之輸入信號位準，此意味著輸入信號位準與ECU 102提供之位元型樣之最初振幅大體上匹配。部分因為中繼器216按比例調整位元型樣以恢復最初信號強度，所以位元型樣704亦具有約為一之成比例信號位準。但是，在第二模組與第三模組之間，位元型樣706之信號強度被旁路電阻器208衰減，從而使得振幅成比例地減少約百分之五十。但是，在 第三個模組410內，位元型樣708藉由中繼器216返回至最初信號位準。
在繪示之實例中，在一些模組有故障之情況下，旁路電阻器208仍容許信號到達下一個模組而不會中斷節點位址指派信號程序。電阻器206為任選以在輸入端子上硬短路的情況下防止節點位址程序中斷。在一實例中，可藉由以下方程式理解第一功能模組之信號位準標量：
在方程式1中，標量(SC)與菊鏈700中第一功能者前面的循序故障標量的數字(N)成比例。此標量判定循序有故障模組相對於任意比較器臨限位準之最大值。實際上，方程式1表明比較器411之比較器臨限值應組態用於抗雜訊穩健性且用於克服可能的一系列故障模組。從方程式1看出，自動定址ASIC 212可克服若干前述故障而不會中斷節點位址指派程序。
連同上文描述之系統、模組及電路，一電子模組包括一第一組態端子、一第二組態端子、一匯流排端子及具有耦合至第一組態端子之一第一端子及耦合至第二組態端子之一第二端子的一電阻元件。電子模組進一步包括一自動定址電路，該自動定址電路耦合至第一組態端子及第二組態端子且回應於第一組態端子處接收之資料型樣而將一節點位址指派給操作電路，且隨後將第一組態端子耦合至第二組態端子。操作電路隨後在於匯流排端子處接收到節點位址時回應於節點位址。
雖然已參考較佳實施例描述本發明，但是熟悉此項技術者將認識到可在不脫離本發明之範疇下對形式及細節作出改變。
100‧‧‧系統
102‧‧‧電子控制單元(ECU)
104‧‧‧匯流排輸入/輸出(I/O)端子
106‧‧‧模組輸出端子
108‧‧‧共同匯流排
110、120、130‧‧‧模組
112、122、132‧‧‧專用積體電路(ASIC)
114、124、134‧‧‧匯流排I/O端子
116、126、136‧‧‧輸入端子
118、128、138‧‧‧輸出端子
140‧‧‧控制器
142‧‧‧型樣產生器
144‧‧‧驅動器電路
200‧‧‧部分方塊圖及部分電路圖
202‧‧‧專用積體電路(ASIC)之輸入端子
204‧‧‧專用積體電路(ASIC)之輸出端子
206‧‧‧電阻器
207‧‧‧自動定址電路
208‧‧‧旁路電阻器
210‧‧‧感測器模組
211‧‧‧比較器
212‧‧‧專用積體電路(ASIC)
214‧‧‧自動定址控制器
216‧‧‧中繼器
300‧‧‧部分方塊圖及部分電路圖
302‧‧‧開關
304‧‧‧開關
400‧‧‧部分方塊圖及部分電路圖
407‧‧‧自動定址電路
410‧‧‧感測器模組
411、413‧‧‧比較器
412‧‧‧專用積體電路(ASIC)
415‧‧‧儲存暫存器
500‧‧‧時序圖
600‧‧‧時序圖
700‧‧‧菊鏈
702‧‧‧位元型樣
704‧‧‧位元型樣
706‧‧‧位元型樣
708‧‧‧位元型樣
圖1係包括透過一共同匯流排連接至複數個模組之一電子控制單元(ECU)的一系統之一方塊圖。
圖2係包括除了其他電路之外的自動定址電子器件(諸如圖1之複數個模組中之一者)之一感測器模組的一實施例之一部分方塊圖及部分電路圖。
圖3係描繪可實施於自動定址電子器件之一中繼器內的開關的圖2之自動定址電子器件之擴展圖的一部分方塊圖及部分電路圖。
圖4係使用包括除了其他電路之外的自動定址電子器件之一感測器模組的一第二實施例實施的圖1之系統之一實施例的一部分方塊圖及部分電路圖。
圖5係使用一主動匯流排模式將節點位址指派給複數個模組之信號的一時序圖。
圖6係使用一被動匯流排模式將節點位址指派給複數個模組之信號的一時序圖。
圖7係包括複數個模組之一菊鏈及描繪複數個模組之每一者的輸出處之輸出信號振幅的一實施例之一部分方塊圖。
116‧‧‧輸入端子
118‧‧‧輸出端子
200‧‧‧部分方塊圖及部分電路圖
202‧‧‧專用積體電路(ASIC)之輸入端子
204‧‧‧專用積體電路(ASIC)之輸出端子
206‧‧‧電阻器
207‧‧‧自動定址電路
208‧‧‧旁路電阻器
210‧‧‧感測器模組
211‧‧‧比較器
212‧‧‧專用積體電路(ASIC)
214‧‧‧自動定址控制器
216‧‧‧中繼器

Claims (10)

  1. 一種積體電路，其包含：一第一組態端子；一第二組態端子；及一自動定址電路，其耦合至該第一組態端子與該第二組態端子，且回應於該第一組態端子處接收之一資料型樣而將一節點位址指派給一操作電路，且隨後將該第一組態端子耦合至該第二組態端子，該自動定址電路包含：一比較器，其包含耦合至該第一組態端子之一第一輸入、用於接收一參考電壓之一第二輸入以及一輸出；一中繼器，其包括耦合至該第一組態端子之一輸入、一控制輸入以及耦合至該第二組態端子之一輸出；及一位址指派電路，其包括耦合至該比較器之該輸出之一輸入以及耦合至該中繼器之該控制輸入之一控制輸入，該位址指派電路經組態以回應於接收該資料型樣而關閉該中繼器，並在指派該節點位址之後啟動該中繼器，其中該積體電路隨後在接收到該節點位址時回應於該節點位址。
  2. 如請求項1之積體電路，其中：該資料型樣包括該節點位址；且 該自動定址電路解碼該資料型樣以判定及指派該節點位址。
  3. 如請求項2之積體電路，其中該自動定址電路產生包括一第二節點位址之一第二資料型樣，且將該第二資料型樣提供至該第二組態端子。
  4. 如請求項1之積體電路，其中該自動定址電路將一控制信號提供至該操作電路，該操作電路具有耦合至一匯流排之一匯流排端子，該控制信號使該操作電路可從該匯流排端子接收該節點位址。
  5. 如請求項1之積體電路，其中該自動定址電路包含：一比較器，其包括耦合至該第一組態端子之一第一輸入、用於接收一參考電壓之一第二輸入；及一輸出；一中繼器，其包括耦合至該第一組態端子之一輸入、一控制輸入及耦合至該第二組態端子之一輸出；及一位址指派電路，其包括耦合至該比較器之該輸出的一輸入及耦合至該中繼器之該控制輸入的一控制輸出，該位址指派電路經組態以回應於接收到該資料型樣而停用該中繼器且在指派該節點位址之後啟動該中繼器。
  6. 如請求項1之積體電路，其中該自動定址電路包含：一第一比較器，其包括耦合至該第一組態端子之一第一輸入、用於接收一第一參考信號之一第二輸入及一輸出；一第二比較器，其包括耦合至該第一組態端子之一第一輸入、用於接收一第二參考信號之一第二輸入及一輸 出；及一中繼器，其包括耦合至該第一組態端子之一輸入、一控制輸入及耦合至該第二組態端子之一輸出；及一位址指派電路，其包括耦合至該第一比較器之該輸出的一第一輸入、耦合至該第二比較器之該輸出的一第二輸入及耦合至該中繼器之該控制輸入的一控制輸出，該位址指派電路經組態以使用該第一比較器偵測該資料型樣且使用該第二比較器基於該資料型樣之一信號強度偵測一有故障模組。
  7. 一種電子模組，其包含：一第一組態端子；一第二組態端子；一匯流排端子；一電阻器，其具有耦合至該第一組態端子之一第一端子及耦合至該第二組態端子之一第二端子；一自動定址電路，其耦合至該第一組態端子與該第二組態端子，且回應於該第一組態端子處接收之一資料型樣而將一節點位址指派給一操作電路，且隨後經由一中繼器將該第一組態端子耦合至該第二組態端子，其中該中繼器將在該第一組態端子上之一信號恢復至一最初位準；且該操作電路隨後在於該匯流排端子處接收到該節點位址時回應於該節點位址。
  8. 如請求項7之電子模組，其中： 該第一組態端子與該第二組態端子、該匯流排端子、該自動定址電路及該操作電路組合於一積體電路上；且該電阻器在該積體電路之外部。
  9. 如請求項7之電子模組，其中該自動定址電路解碼該資料型樣以判定該節點位址且將該節點位址指派給該操作電路。
  10. 如請求項7之電子模組，其中該自動定址電路重新產生該資料型樣以包括一新節點位址，且將該資料型樣提供至該第二組態端子。
TW101128311A 2011-09-06 2012-08-06 用於自動定址之電路及電子模組 TWI542999B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/226,025 US8645580B2 (en) 2011-09-06 2011-09-06 Circuit and electronic module for automatic addressing

Publications (2)

Publication Number Publication Date
TW201312367A TW201312367A (zh) 2013-03-16
TWI542999B true TWI542999B (zh) 2016-07-21

Family

ID=46634519

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101128311A TWI542999B (zh) 2011-09-06 2012-08-06 用於自動定址之電路及電子模組

Country Status (7)

Country Link
US (1) US8645580B2 (zh)
EP (1) EP2754057B1 (zh)
JP (1) JP6042435B2 (zh)
KR (1) KR101924769B1 (zh)
CN (1) CN204256736U (zh)
TW (1) TWI542999B (zh)
WO (1) WO2013036325A1 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8935450B2 (en) * 2011-09-16 2015-01-13 Nxp B.V. Network communications circuit, system and method
JP6166517B2 (ja) * 2012-09-04 2017-07-19 ラピスセミコンダクタ株式会社 電子機器およびアドレス設定方法
DE102012022299A1 (de) * 2012-11-14 2014-05-15 Bürkert Werke GmbH BUS-System, Verfahren zum Betrieb eines BUS-Systems und fluidisches System mit einem BUS-System
CN104572547A (zh) 2013-10-22 2015-04-29 鸿富锦精密工业（深圳）有限公司 电子装置连接系统
EP3224749A2 (en) * 2014-11-25 2017-10-04 Ergotron, Inc. Modular electronic locking drawer system and method
US9710422B2 (en) * 2014-12-15 2017-07-18 Intel Corporation Low cost low overhead serial interface for power management and other ICs
GB2536053A (en) * 2015-03-06 2016-09-07 Melexis Technologies Nv Static data bus address allocation
KR101641460B1 (ko) * 2015-03-23 2016-07-20 엘에스산전 주식회사 고전압 직류 송전 시스템의 데이터 처리 장치 및 방법
US10079650B2 (en) 2015-12-04 2018-09-18 Infineon Technologies Ag Robust high speed sensor interface for remote sensors
US10013379B2 (en) * 2016-02-19 2018-07-03 Nxp B.V. Auto-addressing of communication nodes
US10565107B2 (en) 2016-06-10 2020-02-18 Semiconductor Components Industries, Llc Auto addressing using functional connection
EP3258652B1 (en) * 2016-06-14 2019-11-27 Melexis Technologies NV Local interconnect network bus architecture
JP6487882B2 (ja) * 2016-08-12 2019-03-20 ミネベアミツミ株式会社 アドレス制御回路及びアドレス制御回路の制御方法
DE102017128489A1 (de) * 2017-09-26 2019-03-28 Elmos Semiconductor Aktiengesellschaft Selbsttestfähiges Bussystem und Verwendung dieser Selbsttestfähigkeit zur Vergabe von Busknotenadressen mit einer Erkennung der Vertauschung von Eingängen und Ausgängen
EP3493479B1 (de) * 2017-11-30 2020-12-02 Elmos Semiconductor SE Verfahren zum einspeisen von adressierungsströmen durch busknoten eines seriellen datenbussystems und busknoten für ein derartiges datenbussystem
US10367782B2 (en) * 2017-12-05 2019-07-30 Elmos Semiconductor Ag Serial bus auto-addressing
IT201800003980A1 (it) * 2018-03-26 2019-09-26 Stmicroelectronics Application Gmbh Procedimento di comunicazione, sistema, dispositivi, segnale e veicolo corrispondenti
WO2020113389A1 (en) * 2018-12-03 2020-06-11 Astec International Limited Switched mode power supplies with configurable communication addresses
EP3703344B1 (de) * 2019-02-27 2021-05-12 Elmos Semiconductor SE Verfahren zur schaffung der möglichkeit der überprüfung der korrektheit von zuvor an busknoten eines seriellen datenbussystems vergebenen adressen
WO2021072018A1 (en) 2019-10-11 2021-04-15 Ergotron, Inc. Configuration techniques for an appliance with changeable components
US11308021B2 (en) * 2020-01-12 2022-04-19 Mixcomm, Inc. Methods and apparatus for using an addressable serial peripheral interface
KR20210103299A (ko) * 2020-02-13 2021-08-23 주식회사 엘지에너지솔루션 배터리 제어 시스템, 배터리 팩, 전기 차량 및 상기 배터리 제어 시스템을 위한 제어 방법
US11316711B2 (en) * 2020-07-29 2022-04-26 Astec International Limited Systems, devices and methods for automatically addressing serially connected slave devices
CN114911741B (zh) * 2021-02-08 2024-04-19 南京宏泰半导体科技股份有限公司 一种基于浮动地址系统的信号同步方法及装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3736081A1 (de) 1987-10-24 1989-05-03 Licentia Gmbh Verfahren und vorrichtung zur adresseneinstellung von an einen bus angeschlossenen teilnehmern
JP2564422B2 (ja) * 1990-10-19 1996-12-18 富士通株式会社 機番設定制御装置
JP2616503B2 (ja) * 1991-01-08 1997-06-04 富士通株式会社 アドレス設定装置
US7660437B2 (en) 1992-05-05 2010-02-09 Automotive Technologies International, Inc. Neural network systems for vehicles
JPH06250966A (ja) * 1993-02-24 1994-09-09 Advantest Corp データ・バス上のノードのアドレスを設定する方法およびそのための装置
CA2242497A1 (en) 1998-08-19 2000-02-19 Enersafe Technologies, Inc. Method and apparatus for the continuous performance monitoring of a lead acid battery system
JP2001024643A (ja) * 1999-07-07 2001-01-26 Sony Corp 端末装置、端末制御装置および信号配信装置
US7092829B2 (en) 2003-01-31 2006-08-15 Advics Co., Ltd. Instantaneous wire interruption detection system for vehicle electrical system
US7373224B2 (en) 2004-07-22 2008-05-13 Safetywatch Technologies, Inc. Brake monitoring system for heavy vehicles
JP2006133996A (ja) * 2004-11-04 2006-05-25 Canon Inc シリアル通信のシステム及び方法
EP2183676A1 (en) 2007-07-20 2010-05-12 Nxp B.V. Automatic address assignment for communication bus
DE102007036888B3 (de) 2007-08-04 2009-03-19 Wincor Nixdorf International Gmbh Verfahren zur automatischen Adressvergabe in einem Bussystem
US7565470B2 (en) 2007-12-04 2009-07-21 Holylite Microelectronics Corp. Serial bus device with address assignment by master device
US8122159B2 (en) * 2009-01-16 2012-02-21 Allegro Microsystems, Inc. Determining addresses of electrical components arranged in a daisy chain
JP5388617B2 (ja) * 2009-02-13 2014-01-15 新日本無線株式会社 インターフェース方法およびシステム

Also Published As

Publication number Publication date
JP2014529821A (ja) 2014-11-13
TW201312367A (zh) 2013-03-16
US20130057339A1 (en) 2013-03-07
EP2754057A1 (en) 2014-07-16
KR101924769B1 (ko) 2018-12-04
CN204256736U (zh) 2015-04-08
US8645580B2 (en) 2014-02-04
JP6042435B2 (ja) 2016-12-14
EP2754057B1 (en) 2016-09-14
WO2013036325A1 (en) 2013-03-14
KR20140071336A (ko) 2014-06-11

Similar Documents

Publication Publication Date Title
TWI542999B (zh) 用於自動定址之電路及電子模組
CN105182151B (zh) 用于控制器局域网络中的断路线路故障检测和诊断的方法和装置
US9671206B2 (en) Two wire daisy chain
US8750351B2 (en) Configuration of bus transceiver
JP5615832B2 (ja) 自動化制御システムにおけるデータ伝送方法
US20030192000A1 (en) Fault-tolerant communications system and associated methods
EP2362570A2 (en) Communication circuit, communication network, and connecting apparatus
JP4661251B2 (ja) 電力変換制御システム
US10467024B2 (en) System and method for bus arrangement communications
US10880115B2 (en) Method for performing a data communication
JP6227170B2 (ja) 耐故障性送受信機
JP3922461B2 (ja) 端末制御システム
GB2277618A (en) Multiplexed data transmission for motor vehicle
JP4531884B2 (ja) アドレス、インストラクション及び／又はデータ電信装置並びにアドレス、インストラクション及び／又はデータ電信方法
CN106959629B (zh) 用于将传感器串联电路投入运行的方法和控制设备、传感器串联电路以及约束机构
US20220021555A1 (en) Decentralised communication system and corresponding control method
RU2404510C1 (ru) Способ назначения адреса ведомого устройства в электронной системе с совмещенной линией питания и передачи данных
US20170300397A1 (en) Device with low-ohmic circuit path
US7257748B2 (en) Method for programming and/or testing for correct functioning of an electronic circuit
CN116647422A (zh) 控制器局域网收发器和用于所述收发器的方法
WO2022228639A1 (en) Method and system for a communications network
JP2009267854A (ja) 通信システム
KR20210054943A (ko) 차량 제어 장치 및 그 제어 방법
JP2018052378A (ja) 自動車用電子制御装置