JP6487882B2 - アドレス制御回路及びアドレス制御回路の制御方法 - Google Patents

Description

この発明は、アドレス制御回路及びアドレス制御回路の制御方法に関し、特に、ネットワークに接続して使用される機器に用いられるアドレス制御回路及びアドレス制御回路の制御方法に関する。

例えば車載システム等のシリアル通信ネットワークに接続されて使用されるアクチュエータやセンサ等の機器においては、ネットワークに接続するためにノードのアドレスを設定するアドレス制御回路が用いられている。

下記特許文献１には、パワーオン・リセット後、入力されたアドレス指定情報をもとにアドレスを設定するアドレス制御回路の構成が記載されている。

特開平５−３７５３５号公報

特許文献１のようなアドレス制御回路において、アドレス設定を行うために設けられている設定用端子から、想定されるより高い電圧（過電圧）が入力されると、アドレス制御回路が故障したり不具合が発生したりする可能性がある。

この発明はそのような問題点を解決するためになされたものであり、アドレスの設定を行うための設定用端子から入力される過電圧から回路を保護するとともに、速やかにアドレス設定を行うことができるアドレス制御回路及びアドレス制御回路の制御方法を提供することを目的としている。

上記目的を達成するためこの発明のある局面に従うと、アドレス制御回路は、接地電位に接続可能な設定用端子と、設定用端子に接続された時定数設定回路と、時定数設定回路に接続され、シリアル通信用のアドレスを設定する制御部とを備え、時定数設定回路は、設定用端子と制御部との間に配置され、制御部を過電圧から保護することが可能な抵抗素子を有し、制御部は、時定数設定回路に電圧を出力し、その電圧の出力を停止してから所定時間が経過した時に時定数設定回路から入力される電圧に基づいて、所定のタイミングでアドレスを設定する。

好ましくは、制御部は、アドレス設定用情報を記憶する第１の記憶部と、時定数設定回路から入力される電圧の高さに関する判定を行う判定部と、第１の記憶部に記憶されたアドレス設定用情報と判定部の判定結果とに基づいて、アドレスを設定する設定部と、設定されたアドレスを記憶する第２の記憶部とを有し、第２の記憶部に記憶されたアドレスに基づいて通信が行われるように制御を行う。

好ましくは、時定数設定回路は、抵抗素子と設定用端子との接続点と接地電位とを接続する経路に配置された容量素子をさらに有し、設定用端子が開放状態である場合において、制御部から電圧が出力されたとき、容量素子に電荷が蓄えられる。

好ましくは、抵抗素子の抵抗値と容量素子の容量値とは、設定用端子に過電圧が入力されたときに抵抗素子により制御部が保護され、かつ、アドレス制御回路の起動時から所定のアドレス設定期間が経過するまでに制御部が所定のタイミングでアドレスを設定することができるように設定されている。

この発明の他の局面に従うと、接地電位に接続可能な設定用端子と、設定用端子に接続された時定数設定回路と、時定数設定回路に接続され、シリアル通信用のアドレスを設定する制御部とを備え、時定数設定回路は、設定用端子と制御部との間に配置された抵抗素子を有する、アドレス制御回路の制御方法は、制御部から時定数設定回路に電圧を出力する第１のステップと、第１のステップが行われた後、その電圧の出力を停止する第２のステップと、第２のステップが行われてから所定時間が経過した時に、時定数設定回路から入力される電圧に基づいて、所定のタイミングでアドレスを設定する第３のステップとを含む。

これらの発明に従うと、アドレスの設定を行うための設定用端子から入力される過電圧から回路を保護するとともに、速やかにアドレス設定を行うことができるアドレス制御回路及びアドレス制御回路の制御方法を提供することができる。

本実施の形態におけるアドレス制御回路が用いられるアクチュエータの一例を示す分解斜視図である。 アドレス制御回路の一例を示すブロック図である。 アドレス制御回路の起動時の動作を示すフローチャートである。 本実施の形態の一変形例に係るアドレス制御回路の構成を示すブロック図である。

以下、本発明の実施の形態の１つにおけるアドレス制御回路について説明する。

アドレス制御回路は、例えばステッピングモータ等を利用したアクチュエータに用いられ、アクチュエータがシリアル通信ネットワークに接続されて用いられるときにそのアクチュエータのアドレス設定を行う。アドレス設定が行われることにより、アクチュエータがネットワークに接続された他の機器と通信を行うことができる。

［実施の形態］

図１は、本実施の形態におけるアドレス制御回路が用いられるアクチュエータの一例を示す分解斜視図である。

図１に示されるように、アクチュエータ１は、ケース５１とカバー５２とで覆われている。アクチュエータ１の内部には、モータ制御装置１０、ステッピングモータ２０、２次ギヤ３１、３次ギヤ３２、出力ギヤ３３などが収納されている。ケース５１の底面には、出力ギヤ３３に設けられている外部出力ギヤが露出し、この外部出力ギヤよりアクチュエータ１の駆動力が外部に伝達される。

ステッピングモータ２０は、アクチュエータ１の駆動力を発生させる。ステッピングモータ２０の出力軸２５には、１次ギヤ２６が取り付けられている。ステッピングモータ２０の１次ギヤ２６は、２次ギヤ３１と噛み合う。２次ギヤ３１は、３次ギヤ３２と噛み合う。３次ギヤ３２は、出力ギヤ３３と噛み合う。

モータ制御装置１０は、プリント基板４２や、プリント基板４２とステッピングモータ２０のモータ端子２９とを接続するフレキシブルプリント基板４３などを有している。プリント基板４２には、ステッピングモータ２０を駆動する駆動回路や、その制御を行うモータ制御回路や、アクチュエータ１のアドレス設定を行うアドレス制御回路１０１（図２に示す）などが設けられている。プリント基板４２には、ケース５１及びカバー５２の外側に露出する外部接続端子４１が設けられている。外部接続端子４１を介して外部からモータ制御装置１０に電源電圧Ｖｂｂが入力されたり、外部機器からの指示信号を受けたりすることで、モータ制御装置１０が動作する。

モータ制御装置１０は、入力された入力電圧に基づいてステッピングモータ２０に駆動電力を供給し、ステッピングモータ２０を駆動させる。ステッピングモータ２０が駆動すると、出力軸２５とともに１次ギヤ２６が回転する。この回転の駆動力は、２次ギヤ３１、３次ギヤ３２、出力ギヤ３３、外部出力ギヤと順に伝達され、外部出力ギヤにより外部に出力される。

なお、ケース５１及びカバー５２の内部に収納されている回路は、例えば駆動回路だけであってもよい。この場合、モータ制御装置１０は、ケース５１及びカバー５２の内部の駆動回路と、その駆動回路に接続された外部のモータ制御回路やアドレス制御回路１０１によって構成されるようにしてもよい。

図２は、アドレス制御回路１０１の一例を示すブロック図である。

図２に示されるように、アドレス制御回路１０１は、制御部１２０と、時定数設定回路１１０とを有している。アドレス制御回路１０１は、制御部１２０に電源電圧Ｖｂｂが供給されて動作を行う。電源電圧Ｖｂｂは、例えば１８ボルト程度の直流電圧であるが、これに限られるものではない。

アドレス制御回路１０１には、アドレス設定を行うための設定用端子Ｐ１が設けられている。設定用端子Ｐ１は、接地電位に接続可能である。設定用端子Ｐ１は、アドレス切り替え機能を持った端子である。

本実施の形態において、制御部１２０は、ＩＣ（集積回路）としてパッケージ化されている。制御部１２０は、シリアル通信用のアドレスを設定する。制御部１２０は、後述のように、設定用端子Ｐ１の状態に応じて、アドレスを設定するように構成されている。

時定数設定回路１１０は、設定用端子Ｐ１と、制御部１２０との間に配置されている。時定数設定回路１１０は、抵抗素子Ｒ１と、容量素子Ｃ１とを有する、積分回路である。

抵抗素子Ｒ１は、設定用端子Ｐ１と、制御部１２０との間に配置されている。設定用端子Ｐ１から制御部１２０に電流が流れる場合を仮定すると、その電流は抵抗素子Ｒ１を通るようになっている。抵抗素子Ｒ１は、抵抗に限られず、抵抗成分を有している素子であればよい。抵抗素子Ｒ１の抵抗値は、設定用端子Ｐ１から過電圧が入力されたときに制御部１２０が抵抗素子Ｒ１によって保護されるように、設定されている。

容量素子Ｃ１は、例えば、コンデンサであるが、これに限られない。容量素子Ｃ１は、抵抗素子Ｒ１と設定用端子Ｐ１との接続点１１０ａ（抵抗素子Ｒ１の端子のうち、設定用端子Ｐ１側の端子）と、接地電位とを接続する経路中に配置されている。

時定数設定回路１１０は、設定用端子Ｐ１が後述のように開放状態である場合において、制御部１２０から電圧が出力されたときに、抵抗素子Ｒ１の抵抗値と容量素子Ｃ１の容量値とで定まる時定数で、容量素子Ｃ１に電荷を蓄えたり、蓄えた電荷を放電したりする。

制御部１２０は、ＣＰＵ（設定部の一例）１３０と、不揮発性メモリ（第１の記憶部の一例）１２１と、判定部１２３と、電源部１２５と、スイッチ回路１２７とを含んでいる。

不揮発性メモリ１２１は、アドレス設定用情報を記憶している。アドレス設定用情報は、例えば、ＣＰＵ１３０がアドレス設定を行う際に初期アドレスとして採用される情報である。本実施の形態では、アドレス設定用情報として、例えば、「１」、「２」、「３」のいずれかなど、１つのアドレスに対応するものが記憶されている。

判定部１２３は、時定数設定回路１１０に接続されている。判定部１２３は、時定数設定回路１１０から入力される電圧の高さに関する判定を行い、その結果をＣＰＵ１３０に出力する。判定は、例えばハイ（Ｈ）又はロー（Ｌ）の２段階で行われる。本実施の形態において、判定部１２３は、時定数設定回路１１０から入力される電圧が、所定の閾値と比較し、高い場合はハイ、低い場合はローと判定する。判定結果は、デジタル信号として、ＣＰＵ１３０に入力される。

判定部１２３は、例えばＡＤ変換部である。なお、判定部１２３は、コンパレータであってもよい。

電源部１２５は、例えば、アドレス制御回路１０１に供給される電源電圧Ｖｂｂを用いて、所定の電圧の直流電力を出力する。電源部１２５は、スイッチ回路１２７を介して、時定数設定回路１１０の抵抗素子Ｒ１とＣＰＵ１３０の判定部とを接続するラインに接続されている。スイッチ回路１２７がオンのときに、電源部１２５からの直流電力が当該ラインに出力される。すなわち、設定用端子Ｐ１が後述のように開放状態である場合において、スイッチ回路１２７がオンとなると、電源部１２５から時定数設定回路１１０に電圧が印加され、容量素子Ｃ１に電荷が蓄えられる。

ＣＰＵ１３０は、記憶されているファームウェア１３１に基づいて、種々の処理を行う。また、ＣＰＵ１３０は、ＣＰＵ１３０が処理を行う際にワーキングメモリとして用いられるＲＡＭ（第２の記憶部の一例）１３３を含んでいる。アドレス制御回路１０１の起動時において、ＣＰＵ１３０は、後述のようにしてアドレスを設定し、設定するアドレスをＲＡＭ１３３に書き込む。ＣＰＵ１３０は、その後、ＲＡＭ１３３に記憶されたアドレスに基づいて、アクチュエータ１と他の機器とでシリアル通信が行われるように、制御を行う。

［アドレス切り替え機能についての説明］

本実施の形態において、設定用端子Ｐ１は、接地電位（ＧＮＤ）に接続された接地状態か、どの電位にも接続されない開放（オープン）状態のいずれかで用いられる。アドレス制御回路１０１は、設定用端子Ｐ１が接地状態であるか開放状態であるかに応じて、２通りのアドレスのいずれか一方をアクチュエータ１のアドレスとして設定する。換言すると、ユーザが、設定用端子Ｐ１を接地状態にするか開放状態にするかを選択することで、アクチュエータ１のアドレスを選択することができる。アドレス制御回路１０１は、設定用端子Ｐ１が接地状態であるか開放状態であるかをアドレス切り替え情報として、ＣＰＵ１３０がＲＡＭ１３３に書き込むアドレスを切り替えるように構成されている。

具体的には、制御部１２０は、電源部１２５から時定数設定回路１１０に電圧を出力し、その電圧の出力を停止してから所定時間が経過した時に時定数設定回路１１０から入力される電圧に基づいて、所定のタイミングでアドレスを設定する。

電圧の出力を停止してから所定時間が経過した時に時定数設定回路１１０から入力される電圧は、設定用端子Ｐ１が接地状態であるときには略ゼロとなり、開放状態であるときには比較的高くなる。この時の電圧の判定部１２３による判定結果に基づいて、ＣＰＵ１３０がアドレス設定を行う。

図３は、アドレス制御回路１０１の起動時の動作を示すフローチャートである。

アドレス制御回路１０１の起動時には、ＣＰＵ１３０の制御に基づいて、以下のようにしてアドレスの設定が行われる。

図３に示されるように、起動が開始されると、ステップＳ１１において、ＣＰＵ１３０は、スイッチ回路１２７をオンとする（第１のステップ）。これにより、電源部１２５からの電圧が、時定数設定回路１１０に出力される。設定用端子Ｐ１が開放状態であれば、容量素子Ｃ１の充電が開始される。他方、設定用端子Ｐ１が接地状態であれば、容量素子Ｃ１の充電は行われない。

ステップＳ１２において、ＣＰＵ１３０は、所定時間Ｔ２だけウエイトする。所定時間Ｔ２は、例えば、時定数設定回路１１０の抵抗素子Ｒ１の抵抗値と容量素子Ｃ１の容量値とに応じて設定される。例えば、設定用端子Ｐ１が開放状態である場合において、ステップＳ１１から所定時間Ｔ２が経過したときに容量素子Ｃ１の電圧が所定値に達しているように、所定時間Ｔ２が設定される。容量素子Ｃ１が満充電となるように所定時間Ｔ２が設定されていてもよい。

ステップＳ１１から所定時間Ｔ２が経過すると、ステップＳ１３において、ＣＰＵ１３０は、スイッチ回路１２７をオフとする（第２のステップ）。これにより、電源部１２５からの電圧の出力がオフとなる。容量素子Ｃ１が充電されている状態であれば、電源部１２５からの電圧の出力がオフとなると容量素子Ｃ１の放電が開始され、時定数設定回路１１０から制御部１２０の判定部１２３に電圧が入力される。

ステップＳ１４において、ＣＰＵ１３０は、所定時間Ｔ３だけウエイトする。所定時間Ｔ３は、例えば、時定数設定回路１１０の抵抗素子Ｒ１の抵抗値と容量素子Ｃ１の容量値とに応じて設定される。例えば、ステップＳ１３から所定時間Ｔ３が経過したときの判定部１２３の判定結果が、設定用端子Ｐ１が開放状態である場合にはハイとなり接地状態である場合にはローとなるように、所定時間Ｔ３が設定される。設定用端子Ｐ１が開放状態である場合において、所定時間Ｔ３が経過したときには、容量素子Ｃ１の電圧が所定値以上となっていなければならない。

ステップＳ１３から所定時間Ｔ３が経過すると、ステップＳ１５において、ＣＰＵ１３０は、判定部１２３から入力された判定結果を確認する（第３ステップの開始）。

ステップＳ１６において、ＣＰＵ１３０は、判定結果がハイ（Ｈ）であるかロー（Ｌ）であるかを判断する。

ステップＳ１６においてハイ（Ｈ）であれば、ステップＳ１７において、ＣＰＵ１３０は、不揮発性メモリ１２１に記憶されているアドレス設定用情報を、アドレスとして用いることに決定する。例えばアドレス設定用情報が「２」である場合、「２」をアドレスとする。また、例えば、アドレス設定用情報が「３」である場合、「３」をアドレスとする。

他方、ステップＳ１６においてロー（Ｌ）であれば、ステップＳ１８において、ＣＰＵ１３０は、不揮発性メモリ１２１に記憶されているアドレス設定用情報を用いて所定の生成方法に従って生成したアドレスを、アドレスとして用いることに決定する。本実施の形態では、例えば、アドレス設定用情報にＮ（例えば、Ｎ＝１０）を加算した値をアドレスとして用いることに決定する。例えばアドレス設定用情報が「２」である場合、「２＋Ｎ」すなわち「１２」をアドレスとする。また、例えば、アドレス設定用情報が「３」である場合、「３＋Ｎ」すなわち「１３」をアドレスとする。なお、アドレスの生成方法はこれに限られず、所定の値（例えば、「１」など）をアドレス設定用情報に加算した値や減算した値をアドレスとするようにしてもよいし、所定の値をアドレス設定用情報に乗じた値をアドレスとするようにしてもよい。

ステップＳ１９において、ＣＰＵ１３０は、用いることに決定したアドレスを、ＲＡＭ１３３に書き込む（第３のステップの終了）。これにより、アドレス制御回路１０１の起動時から所定のアドレス設定期間が経過するまでに、時定数設定回路１１０から入力される電圧に基づいて、所定のタイミングでアドレス設定が完了し、設定されたアドレスでシリアル通信が行われる。

なお、本実施の形態において、抵抗素子Ｒ１の抵抗値と容量素子Ｃ１の容量値とは、以下のようにして設定される。

すなわち、設定用端子Ｐ１に例えば電源電圧Ｖｂｂなどの過電圧が入力された場合においても、時定数設定回路１１０の抵抗素子Ｒ１により制御部１２０が保護されるように、抵抗素子Ｒ１の抵抗値が設定される。具体的には、抵抗素子Ｒ１の抵抗値は、制御部１２０を保護するべき電圧の高さに応じた大きさ以上に設定される。例えば過電圧として１８ボルトが印加された場合であっても、抵抗素子Ｒ１の抵抗値が１００ｋΩであれば、電流は１８０μＡとなる。抵抗素子Ｒ１の抵抗値を適切な値に設定することで、制御部１２０を保護することができる。

また、アドレス制御回路１０１の起動時から制御部１２０がアドレスを設定するまでのスタンバイ期間Ｔ１（図３に示す）ができるだけ小さくなるように、抵抗素子Ｒ１の抵抗値と容量素子Ｃ１の容量値とが設定される。すなわち、ＣＰＵ１３０にスイッチ回路１２７のオン、オフや判定部１２３の判定結果の確認等が確実に行われ、かつ、所定時間Ｔ２と所定時間Ｔ３とを加算した時間ができるだけ短くなるようにして所定時間Ｔ２と所定時間Ｔ３とを設定できるように、抵抗値及び容量値とが設定される。本実施の形態においては、スタンバイ期間Ｔ１がアクチュエータ１の仕様等に対応する所定の期間よりも短くなるように、抵抗値及び容量値とが設定される。

特に、容量素子Ｃ１の容量値は、容量素子Ｃ１に充電される時間と放電する時間とが適切な時間になるように、決定される。容量素子Ｃ１の容量値が比較的大きい場合、メリットとしては、所定時間Ｔ３を長く確保して確実に判定部１２３の判定結果に基づく判定を行うことができることが挙げられる。他方、デメリットとしては、所定時間Ｔ２の時間が長くなることが挙げられる。容量素子Ｃ１の容量値が比較的小さい場合、メリットとしては、所定時間Ｔ２を短くすることができることが挙げられる。他方、デメリットとしては、容量素子Ｃ１の放電が速くなり、所定時間Ｔ３を短くせざるを得なくなることが挙げられる。容量素子Ｃ１の放電スピードを計測し、最適な容量値の容量素子Ｃ１を用いるようにすることで、理想的なタイミングで時定数設定回路１１０から入力される電圧の判定が行われるようにすることができる。

［実施の形態における効果］

以上のように構成されたアドレス制御回路１０１では、時定数設定回路１１０が、過電圧保護機能と、時定数設定回路１１０の電圧の検出タイミングを最適化する機能とを有している。

時定数設定回路１１０の抵抗素子Ｒ１の抵抗値を適切に設定することにより、制御部１２０の過電圧保護が可能となる。したがって、誤って設定用端子Ｐ１が電源電圧Ｖｂｂに接続されて設定用端子Ｐ１の電位が過電圧となる状態になったとしても、時定数設定回路１１０の抵抗素子Ｒ１により、制御部１２０を構成するＩＣ等に悪影響が及ぶことが防止される。

また、時定数設定回路１１０において、容量素子Ｃ１の容量値は、このような過電圧保護の効果を得られるようにしながら、アドレス制御回路１０１の起動後、比較的速やかに、かつ、正確にアドレスを設定することができるように、適切に設定されている。

この結果、制御部１２０は、時定数設定回路１１０から入力される電圧に基づいて、設定用端子Ｐ１を接地状態にするか開放状態にするかを所定のタイミングで切り替える（アドレスを設定する）ことで、容易に、２種類のアドレスの一方が用いられるようにすることができる。

アドレス制御回路１０１は、上記のような機能を有する時定数設定回路１１０及び制御部１２０を含むことにより、過電圧保護が可能であるとともに、速やか、かつ、正確にアドレス設定が可能となる。

［変形例の説明］

なお、ＲＡＭは、ＣＰＵの外に配置されていてもよい。

図４は、本実施の形態の一変形例に係るアドレス制御回路５０１の一例を示すブロック図である。

図４に示されるように、アドレス制御回路５０１においては、制御部１２０のＣＰＵ５３０の外部にＲＡＭ５２２が設けられている。このような構成であっても、上述と同様にアドレス設定を行うことができる。

［その他］

不揮発性メモリで記憶されるアドレス設定用情報の種類や数は限定されない。また、設定用端子の状態に応じたアドレスを設定する方法も、任意に採用することができる。例えば、不揮発性メモリに、ハイ、ローの２通りのアドレスのそれぞれに対応するアドレス設定用情報が記憶されており、ハイ、ローそれぞれの場合に、それに対応するアドレス設定用情報を用いてアドレスが設定されるようにしてもよい。この場合、所定の生成方法に従ったアドレスの生成処理は行う必要がない。

保護対象とする設定用端子に印加される電圧の範囲は、適宜変更することができる。大きな電圧が印加される場合に確実に制御部のＩＣ等を保護するには、時定数設定回路の抵抗素子の抵抗値を大きくすればよい。

上述のアクチュエータの構成は一例であり、上述とは異なる構成であってもよい。

制御部の一部分のみが集積回路として構成されていてもよい。また、制御部と時定数設定回路とが集積回路に含まれるようにしてもよい。

ステッピングモータやモータ制御装置など、アクチュエータのハードウェア構成は上述に限られるものではない。

上述の実施の形態における処理は、ソフトウェアによって行っても、ハードウェア回路を用いて行ってもよい。

上述の実施の形態における処理を実行するプログラムを提供することもできるし、そのプログラムをＣＤ−ＲＯＭ、フレキシブルディスク、ハードディスク、ＲＯＭ、ＲＡＭ、メモリカードなどの記録媒体に記録してユーザに提供することにしてもよい。プログラムはインターネットなどの通信回線を介して、装置にダウンロードするようにしてもよい。上記のフローチャートにおいて文章で説明された処理は、そのプログラムに従ってＣＰＵなどにより実行される。

上記実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。

１ アクチュエータ
１０１，５０１ アドレス制御回路
１１０ 時定数設定回路
１２０ 制御部
１２１ 不揮発性メモリ（第１の記憶部の一例）
１２３ 判定部
１２５ 電源部
１２７ スイッチ回路
１３０，５３０ ＣＰＵ（設定部の一例）
１３１ ファームウェア
１３３，５２２ ＲＡＭ（第２の記憶部の一例）
Ｃ１ 容量素子
Ｐ１ 設定用端子
Ｒ１ 抵抗素子

Claims (5)

1. 接地電位に接続可能な設定用端子と、
   前記設定用端子に接続された時定数設定回路と、
   前記時定数設定回路に接続され、シリアル通信用のアドレスを設定する制御部とを備え、
   前記時定数設定回路は、前記設定用端子と前記制御部との間に配置され、前記制御部を過電圧から保護することが可能な抵抗素子を有し、
   前記制御部は、前記時定数設定回路に電圧を出力し、その電圧の出力を停止してから所定時間が経過した時に前記時定数設定回路から入力される電圧に基づいて所定のタイミングでアドレスを設定する、アドレス制御回路。
2. 前記制御部は、
   アドレス設定用情報を記憶する第１の記憶部と、
   前記時定数設定回路から入力される電圧の高さに関する判定を行う判定部と、
   前記第１の記憶部に記憶されたアドレス設定用情報と前記判定部の判定結果とに基づいて、アドレスを設定する設定部と、
   設定されたアドレスを記憶する第２の記憶部とを有し、
   前記第２の記憶部に記憶されたアドレスに基づいて通信が行われるように制御を行う、請求項１に記載のアドレス制御回路。
3. 前記時定数設定回路は、前記抵抗素子と前記設定用端子との接続点と接地電位とを接続する経路に配置された容量素子をさらに有し、
   前記設定用端子が開放状態である場合において、前記制御部から電圧が出力されたとき、前記容量素子に電荷が蓄えられる、請求項１又は２に記載のアドレス制御回路。
4. 前記抵抗素子の抵抗値と前記容量素子の容量値とは、前記設定用端子に前記過電圧が入力されたときに前記抵抗素子により前記制御部が保護され、かつ、前記アドレス制御回路の起動時から所定のアドレス設定期間が経過するまでの前記所定のタイミングで前記制御部がアドレスを設定することができるように設定されている、請求項３に記載のアドレス制御回路。
5. 接地電位に接続可能な設定用端子と、
   前記設定用端子に接続された時定数設定回路と、
   前記時定数設定回路に接続され、シリアル通信用のアドレスを設定する制御部とを備えるアドレス制御回路の制御方法であって、
   前記時定数設定回路は、前記設定用端子と前記制御部との間に配置された抵抗素子を有し、
   前記アドレス制御回路の制御方法は、
   前記制御部から前記時定数設定回路に電圧を出力する第１のステップと、
   前記第１のステップが行われた後、その電圧の出力を停止する第２のステップと、
   前記第２のステップが行われてから所定時間が経過した時に、前記時定数設定回路から入力される電圧に基づいて、所定のタイミングでアドレスを設定する第３のステップとを含む、アドレス制御回路の制御方法。

Images