JP6487882B2 - アドレス制御回路及びアドレス制御回路の制御方法 - Google Patents
アドレス制御回路及びアドレス制御回路の制御方法 Download PDFInfo
- Publication number
- JP6487882B2 JP6487882B2 JP2016159028A JP2016159028A JP6487882B2 JP 6487882 B2 JP6487882 B2 JP 6487882B2 JP 2016159028 A JP2016159028 A JP 2016159028A JP 2016159028 A JP2016159028 A JP 2016159028A JP 6487882 B2 JP6487882 B2 JP 6487882B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- setting
- circuit
- time constant
- control unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/105—Program control for peripheral devices where the programme performs an input/output emulation function
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/04—Arrangements for selecting an address in a digital store using a sequential addressing device, e.g. shift register, counter
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/06—Address interface arrangements, e.g. address buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Emergency Protection Circuit Devices (AREA)
- Storage Device Security (AREA)
- Electronic Switches (AREA)
Description
101,501 アドレス制御回路
110 時定数設定回路
120 制御部
121 不揮発性メモリ(第1の記憶部の一例)
123 判定部
125 電源部
127 スイッチ回路
130,530 CPU(設定部の一例)
131 ファームウェア
133,522 RAM(第2の記憶部の一例)
C1 容量素子
P1 設定用端子
R1 抵抗素子
Claims (5)
- 接地電位に接続可能な設定用端子と、
前記設定用端子に接続された時定数設定回路と、
前記時定数設定回路に接続され、シリアル通信用のアドレスを設定する制御部とを備え、
前記時定数設定回路は、前記設定用端子と前記制御部との間に配置され、前記制御部を過電圧から保護することが可能な抵抗素子を有し、
前記制御部は、前記時定数設定回路に電圧を出力し、その電圧の出力を停止してから所定時間が経過した時に前記時定数設定回路から入力される電圧に基づいて所定のタイミングでアドレスを設定する、アドレス制御回路。 - 前記制御部は、
アドレス設定用情報を記憶する第1の記憶部と、
前記時定数設定回路から入力される電圧の高さに関する判定を行う判定部と、
前記第1の記憶部に記憶されたアドレス設定用情報と前記判定部の判定結果とに基づいて、アドレスを設定する設定部と、
設定されたアドレスを記憶する第2の記憶部とを有し、
前記第2の記憶部に記憶されたアドレスに基づいて通信が行われるように制御を行う、請求項1に記載のアドレス制御回路。 - 前記時定数設定回路は、前記抵抗素子と前記設定用端子との接続点と接地電位とを接続する経路に配置された容量素子をさらに有し、
前記設定用端子が開放状態である場合において、前記制御部から電圧が出力されたとき、前記容量素子に電荷が蓄えられる、請求項1又は2に記載のアドレス制御回路。 - 前記抵抗素子の抵抗値と前記容量素子の容量値とは、前記設定用端子に前記過電圧が入力されたときに前記抵抗素子により前記制御部が保護され、かつ、前記アドレス制御回路の起動時から所定のアドレス設定期間が経過するまでの前記所定のタイミングで前記制御部がアドレスを設定することができるように設定されている、請求項3に記載のアドレス制御回路。
- 接地電位に接続可能な設定用端子と、
前記設定用端子に接続された時定数設定回路と、
前記時定数設定回路に接続され、シリアル通信用のアドレスを設定する制御部とを備えるアドレス制御回路の制御方法であって、
前記時定数設定回路は、前記設定用端子と前記制御部との間に配置された抵抗素子を有し、
前記アドレス制御回路の制御方法は、
前記制御部から前記時定数設定回路に電圧を出力する第1のステップと、
前記第1のステップが行われた後、その電圧の出力を停止する第2のステップと、
前記第2のステップが行われてから所定時間が経過した時に、前記時定数設定回路から入力される電圧に基づいて、所定のタイミングでアドレスを設定する第3のステップとを含む、アドレス制御回路の制御方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016159028A JP6487882B2 (ja) | 2016-08-12 | 2016-08-12 | アドレス制御回路及びアドレス制御回路の制御方法 |
US15/671,267 US10331571B2 (en) | 2016-08-12 | 2017-08-08 | Address control circuit capable of setting address rapidly and method of setting address after power-on reset, the address control circuit providing protection against over-voltage |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016159028A JP6487882B2 (ja) | 2016-08-12 | 2016-08-12 | アドレス制御回路及びアドレス制御回路の制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018026988A JP2018026988A (ja) | 2018-02-15 |
JP6487882B2 true JP6487882B2 (ja) | 2019-03-20 |
Family
ID=61159048
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016159028A Active JP6487882B2 (ja) | 2016-08-12 | 2016-08-12 | アドレス制御回路及びアドレス制御回路の制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10331571B2 (ja) |
JP (1) | JP6487882B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110320828B (zh) * | 2018-03-30 | 2021-03-05 | 武汉精测电子集团股份有限公司 | 用于控制模组测试电源上升时间的方法和装置 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5184928A (ja) | 1975-01-17 | 1976-07-24 | Toray Industries | Kairyosaretatansoseninoseizoho |
JPS51148341A (en) * | 1975-06-16 | 1976-12-20 | Nippon Soken Inc | Logarithm function generator |
DE68929285T2 (de) * | 1988-04-12 | 2001-08-09 | Canon K.K., Tokio/Tokyo | Steuerungsgerät |
JPH0537535A (ja) | 1991-08-02 | 1993-02-12 | Nec Corp | アドレス制御回路 |
JP3277410B2 (ja) * | 1993-06-25 | 2002-04-22 | ソニー株式会社 | パワーオンリセット回路 |
JPH0736401A (ja) * | 1993-07-21 | 1995-02-07 | Fuji Electric Co Ltd | Led発受光装置 |
US5929672A (en) * | 1995-06-16 | 1999-07-27 | Rohm Co., Ltd. | Power on reset circuit and one chip microcomputer using same |
JP2003223783A (ja) * | 2002-01-28 | 2003-08-08 | Mitsubishi Electric Corp | 半導体装置 |
KR101473805B1 (ko) * | 2007-10-30 | 2014-12-24 | 삼성디스플레이 주식회사 | 백라이트 드라이버 및 이를 포함하는 액정 표시 장치 |
JP2010245988A (ja) * | 2009-04-09 | 2010-10-28 | Yazaki Corp | 通信アドレス検出装置、制御回路内蔵コネクタ、及び、通信アドレス検出方法 |
KR101739551B1 (ko) * | 2010-07-29 | 2017-05-25 | 페어차일드코리아반도체 주식회사 | 스위치 제어 장치 |
US8645580B2 (en) * | 2011-09-06 | 2014-02-04 | Semiconductor Components Industries, Llc | Circuit and electronic module for automatic addressing |
JP6269057B2 (ja) * | 2013-12-27 | 2018-01-31 | 富士電機株式会社 | Id情報設定回路 |
GB2536054A (en) * | 2015-03-06 | 2016-09-07 | Melexis Tech N V | Static address allocation by passive electronics |
JP6493874B2 (ja) * | 2015-05-29 | 2019-04-03 | アルプスアルパイン株式会社 | スイッチ監視回路 |
-
2016
- 2016-08-12 JP JP2016159028A patent/JP6487882B2/ja active Active
-
2017
- 2017-08-08 US US15/671,267 patent/US10331571B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018026988A (ja) | 2018-02-15 |
US10331571B2 (en) | 2019-06-25 |
US20180046584A1 (en) | 2018-02-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007020247A (ja) | 電源回路 | |
JP4745734B2 (ja) | システム電源装置及びその動作制御方法 | |
TWI593227B (zh) | 馬達控制電路 | |
JP6487882B2 (ja) | アドレス制御回路及びアドレス制御回路の制御方法 | |
JP5535766B2 (ja) | タイマー回路 | |
JP2007159391A (ja) | ファンシステムおよびそのブレーキをかける方法 | |
JP2012034471A (ja) | モータ駆動回路 | |
JP6351026B2 (ja) | 信号処理回路 | |
JP2007104827A (ja) | 電気自動車の電源制御装置 | |
JP4773299B2 (ja) | モータのソフトスタート回路 | |
JP2007033939A (ja) | 圧電ブザー駆動回路 | |
JP2011083043A (ja) | 電源電圧制御回路 | |
JP2017200412A (ja) | 電源制御装置 | |
JP2004166201A5 (ja) | ||
JP2011091938A (ja) | 異常検出回路 | |
JP6795759B2 (ja) | リセット回路 | |
JP4350854B2 (ja) | 制御対象の状態維持回路装置及び状態維持方法 | |
JP2019110629A5 (ja) | ||
JP6364286B6 (ja) | 電子機器 | |
JP2013038464A (ja) | リセット回路 | |
KR100635204B1 (ko) | 외부 전압에 무관하게 안정된 자동 독출 기능을 가지는플래쉬 메모리 장치 및 그 자동 독출 제어 방법 | |
JP5708334B2 (ja) | マイコン搭載装置 | |
WO2014068760A1 (ja) | 電子機器およびデバイス制御方法 | |
JP3224177B2 (ja) | 電源オンオフ制御回路 | |
JP6832516B2 (ja) | 充電回路及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180409 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190128 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190219 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190222 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6487882 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |