CN110320828B - 用于控制模组测试电源上升时间的方法和装置 - Google Patents
用于控制模组测试电源上升时间的方法和装置 Download PDFInfo
- Publication number
- CN110320828B CN110320828B CN201810288681.4A CN201810288681A CN110320828B CN 110320828 B CN110320828 B CN 110320828B CN 201810288681 A CN201810288681 A CN 201810288681A CN 110320828 B CN110320828 B CN 110320828B
- Authority
- CN
- China
- Prior art keywords
- channel
- power supply
- gate array
- timer
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
- G05B19/0421—Multiprocessor system
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
- G05B19/0423—Input/output
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/21—Pc I-O input output
- G05B2219/21137—Analog to digital conversion, ADC, DAC
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/22—Pc multi processor system
- G05B2219/2214—Multicontrollers, multimicrocomputers, multiprocessing
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/25—Pc structure of the system
- G05B2219/25028—Power, data and clock bus
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Tests Of Electronic Circuits (AREA)
- Power Sources (AREA)
Abstract
本发明涉及显示模组技术领域,特别是一种用于控制模组测试电源上升时间的方法和装置。基于可编辑门阵列的多通道独立控制,控制过程包括接收到开电指令后,触发每个通道的定时器进行定时;任意一个通道达到该通道定时器对应的定时间隔时,发送一个与该通道的通道号对应的定时中断;接收定时中断,向所述定时中断对应的通道发送一个步进电压值;将每个通道每次接收到的步进电压值进行累加,并将累加后的电压值进行输出。利用FPGA内嵌的CPU做任务调度,通过多通道独立的硬件控制逻辑实现高速并行上电时间及波形的控制。
Description
技术领域
本发明涉及显示模组技术领域,特别是一种用于控制模组测试电源上升时间的方法和装置。
背景技术
显示模组生产商对LCM、OLED等显示模组进行开电点屏测试时,模组IC对测试电源的上升时间有严格的要求,否则可能导致模组工作异常甚至损坏。
通常,采用单片机控制模组测试电源开电上升时间的方式速度较慢,波形较差,时间精度较低,而且由于其执行指令的串行性,无法保证测试模组测试电源多个通道的实时响应性、精确性和并行性。
发明内容
为解决上述技术问题,本发明的目的在于提供一种波形可控、实时响应性好,效率高的用于控制模组测试电源上升时间的方法和装置。
本发明一种用于控制模组测试电源上升时间的方法的技术方案为:基于可编辑门阵列的多通道独立控制,控制过程包括以下步骤:
S1)接收到开电指令后,触发每个通道的定时器进行定时;
S2)任意一个通道达到该通道定时器对应的定时间隔时,发送一个与该通道的通道号对应的定时中断;
S3)接收定时中断,向所述定时中断对应的通道发送一个步进电压值;
S4)将每个通道每次接收到的步进电压值进行累加,并将累加后的电压值进行输出。
较为优选的,所述可编辑门阵列在开电前通过接收到的配置数据进行配置,其过程为:
接收配置数据,根据所述配置数据计算可编辑门阵列内每个通道的步进数、步进电压以及每个通道的定时器的定时间隔,根据计算出的可编辑门阵列内每个通道的步进数、步进电压以及每个通道的定时器的定时间隔进行配置。
较为优选的,所述配置数据包括可编辑门阵列内每个通道的电源上升时间及输出电压。
较为优选的,所述S3中,每个通道每接收一个定时中断则检测该步骤上次操作是否完成;
若未完成则放弃本次操作;
若已完成则执行本次操作,并将该通道的步进数减1,然后等待下一次定时中断并重复上述操作,直到步进数为零。
较为优选的,所述可编辑门阵列的各个通道与测试电源之间通过I2C或SPI协议进行通讯。
本发明一种用于控制模组测试电源上升时间的装置的技术方案为:基于可编辑门阵列进行控制,该装置包括用于下发配置参数的上位机以及用于接收配置参数的可编辑门阵列,所述可编辑门阵列具有与多个模组测试电源的数模转换器输入端一一对应的多个通道,所述可编辑门阵列根据所述配置参数独立控制多通道电压步进输出。
较为优选的,所述可编辑门阵列包括用于接收上位机下发的配置参数的CPU,所述CPU接收到所述配置参数后计算可编辑门阵列内每个通道的步进数、步进电压以及每个通道的定时器的定时间隔,并根据计算出的可编辑门阵列内每个通道的步进数、步进电压以及每个通道的定时器的定时间隔对可编辑门阵列进行配置。
较为优选的,所述可编辑门阵列内集成有多通道定时器和多通道电源控制器,所述多通道定时器用于在达到该通道定时器对应的定时间隔时,向多通道电源控制器发送一个与该通道的通道号对应的定时中断,所述多通道电源控制器用于在接收到定时中断时向所述定时中断对应的通道发送一个步进电压值。
较为优选的,每个通道均设有一个I2C或SPI Controller,用于将接收到的步进电压通过I2C或SPI总线发送给外部的模数转换器。
较为优选的,所述可编辑门阵列内集成有多通道DAC控制器,所述多通道DAC控制器用于将多通道电源控制器发送的步进电压值按照I2C或SPI Controller接口及时序要求转换成DAC的值并发送给对应通道的I2C或SPI Controller。
本发明的有益效果是:利用FPGA内嵌的CPU做任务调度,通过多通道独立的硬件控制逻辑实现高速并行上电时间及波形的控制。支持多通道独立调节,不受通道数控制;根据步进数控制步进电压值,使波形可控,精度较高;释放了CPU,实时响应性好,效率高。
附图说明
图1为本发明一种用于控制模组测试电源上升时间的方法的流程图;
图2为一种用于控制模组测试电源上升时间的装置与模组测试电源连接的模块框架图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。此外,下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
一种基于FPGA的控制模组测试电源上升时间的方法系统框图如图1所示。根据基尔霍夫电流定律,I1+I3=I2+I4,即I1=I2+I4-I3,从而得到DC/DC的输出电压VCC1。
VCC1=I1*R1+VFB=(I2+I4-I3)*R1+VFB
其中,VFB为DC/DC的Feedback Voltage(反馈电压),是一个定值。I3为FeedbackInput Current(反馈输入电流),其电流值很小,可以忽略。而I4是一个定值,其大小为
I4=VFB/R4
因此,DC/DC的输出电压VCC1的变形为
VCC1=I2*R1+VFB*(1+R1/R4)
由上述公式可知,只需改变电流I2,即可线性调整DC/DC的输出电压VCC1。因此,为了控制模组测试电源的上升时间,只需在规定的时间内逐步调整电流I2,使VCC1逐渐上升到输出电平,实现上升时间的精确控制。
为了动态调整电流I2,只需改变DAC的输出电压,该电压再通过放大电路来线性调整电流I2。因此,只需要改变DAC的输出电压,就可以动态调整DC/DC的输出电压。
如图1所示为一种用于控制模组测试电源上升时间的方法流程,其具体控制过程如下:
测试电源开电之前,主控设备(如图形信号发生器或PC)通过通信接口(如USB/Eth/UART/SPI/I2C等)将配置数据(每通道电源的上升时间及输出电压)发给可编辑门阵列FPGA的内嵌CPU,CPU收到配置数据后,根据输出的电压及上升时间,计算出每通道电源输出的步数、步进电压以及每通道定时器的定时间隔,然后通过内部Avalon/AXI总线完成Multi-Channel Timer、Multi-Channel Power Controller以及Multi-Channel DACController的配置。配置完成后,就可以等待主控设备发起开电指令。其中,计算出的每通道电源输出的步数(即步进数)和步进电压可以根据波形的精确度要求进行调整,当需要波形精确度高时,步进数大,步进电压值小,当波形精确度要求低时,步进数小,步进电压值大。
CPU收到开电指令后,它将触发Multi-Channel Timer开启定时器(每通道的定时间隔有可能不同),当一个通道的定时间隔到达之后,Multi-Channel Timer给Multi-Channel Power Controller发送定时中断,Multi-Channel Power Controller收到定时中断之后,根据定时中断的中断号(通道号与中断号相同)给Multi-Channel DAC Controller的相同通道发送的步进电压值,Multi-Channel DAC Controller将每个通道每次输入的步进电压进行累加,并将累加后的电压值发给对应通道的I2C/SPI Controller,I2C/SPIController通过对应的I2C/SPI总线发送给DAC器件完成电压的输出,并最终通过放大电路控制电流I2,实现对应DC/DC电压的输出。
每个需要控制上电时间的电源输出通道经过上述步骤的步数调节之后,DC/DC将输出最终设置的电压,实现上电波形及上电时间的精确控制。
如图2所示为一种用于控制模组测试电源上升时间的装置示意,其主要包括SPI存储器、CPU、Multi-Channel Timer、Multi-Channel Power Controller、Multi-Channel DACController和I2C/SPI Controller(即I2C Controller或SPI Controller)。
SPI存储器主要用于存储FPGA的代码,当系统上电之后,FPGA从SPI Flash中读取代码实现自启动。
CPU即为图形信号发生器中的CPU,其为FPGA内嵌处理器(包括ARM、NiosII或MicroBlaze),它的主要作用如下:
1)通过USB、Eth、UART、I2C、SPI等通信口与电源主控设备通信,实现电源输出配置(包括每通道电源的上升时间及输出电压)、开关电指令等数据包的收发;
2)根据每通道电源的上升时间、输出电压及波形,计算出每通道电源输出的步进、步进电压及定时间隔。例如电源输出电压为5V,飞行时间为10ms,可以设置定时间隔为1ms,则步数为10ms/1ms=10步,步进电压为5V/10=0.5V。如果需要设置输出的波形更加平顺,可增加步数(定时间隔减小),减小步进电压。例如,可以设置定时间隔为0.5ms,则步数变为10ms/0.5ms=20步,步进电压为5V/20=0.25V。
3)根据每个通道定时间隔值完成Multi-Channel Timer的配置,根据步数及步进电压完成Multi-Channel Power Controller的配置。
4)收到开电指令后,触发Multi-Channel Time开始定时,实现电压上升时间的开始控制。
Multi-Channel Timer(多通道定时器),Multi-Channel Timer主要用于对每一个电源通道上升时间进行控制。一个电源通道对应一个通道的定时器,每个通道的定时器独立即时,独立中断。当一个通道的定时中断到达后,多通道定时器将会触发进行电压调节输出。
为了适配模组测试电源不同通道对上升时间精度和要求的不同,每通道的定时间隔、定时精度都可以单独设置。需要注意的是,定时间隔的最小值不能小于I2C/SPIController给DAC发送一次输出电压值所需的时间。例如,SPI的时钟为10MHz,DAC为16bit,则SPI发送16bit的DAC数据所需要的时间为16/10M=1.6μS,即定时间隔不能小于1.6μS。
Multi-Channel Power Controller(多通道电源控制器),Multi-Channel PowerController主要用于管理每个电源输出通道输出的电压值。当接收到定时中断之后,Multi-Channel Power Controller首先检测上次操作是否完成。
若已完成,则根据定时中断的中断号,将对应通道号的步进电压(步进值)发送给Multi-Channel DAC Controller,然后将步进数减1,然后等待下一次定时中断并重复上述操作,直到步进数为零。若未完成,则直接放弃本次操作。
当步进数为零时,Multi-Channel Power Controller将自动屏蔽定时中断,直到下一次CPU的重新配置为止。
Multi-Channel DAC Controller(多通道DAC控制器),Multi-Channel DACController主要将Multi-Channel Power Controller发送的步进电压,按照I2C/SPIController接口及时序要求,把步进电压转换成DAC的值并发送给对应通道的I2C/SPIController,并检测I2C/SPI Controller发送状态,然后反馈给Multi-Channel DACController,禁止在I2C/SPI Controller数据未发送完的情况下继续发送步进电压。
I2C/SPI Controller将Multi-Channel DAC Controller发送的步进电压通过I2C、SPI总线发送给外部的DAC器件。本系统可以根据DAC的I2C/SP的接口类型,自动配置为I2C/SPI的接口输出,每个通道对应一个I2C/SPI Controller,确保每个通道的独立并行性。
数模转换器DAC将I2C/SPI Controller输出的电压值进行数模转换,并通过放大器Amplifier Circuit放大,从而实现电流I2的线性调整。
应当理解的是,对本领域普通技术人员来说,可以根据上述说明加以改进或变换,而所有这些改进和变换都应属于本发明所附权利要求的保护范围。
Claims (9)
1.一种用于控制模组测试电源上升时间的方法,其特征在于:基于可编辑门阵列的多通道独立控制,控制过程包括以下步骤:
S1)接收到开电指令后,触发每个通道的定时器进行定时;
S2)任意一个通道达到该通道定时器对应的定时间隔时,发送一个与该通道的通道号对应的定时中断;
S3)接收定时中断,向所述定时中断对应的通道发送一个步进电压值;
S4)将每个通道每次接收到的步进电压值进行累加,并将累加后的电压值进行输出。
2.如权利要求1所述的用于控制模组测试电源上升时间的方法,其特征在于,所述可编辑门阵列在开电前通过接收到的配置数据进行配置,其过程为:
接收配置数据,根据所述配置数据计算可编辑门阵列内每个通道的步进数、步进电压以及每个通道的定时器的定时间隔,根据计算出的可编辑门阵列内每个通道的步进数、步进电压以及每个通道的定时器的定时间隔进行配置。
3.如权利要求2所述的用于控制模组测试电源上升时间的方法,其特征在于:所述配置数据包括可编辑门阵列内每个通道的电源上升时间及输出电压。
4.如权利要求1所述的用于控制模组测试电源上升时间的方法,其特征在于:所述S3中,每个通道每接收一个定时中断则检测该步骤上次操作是否完成;
若未完成则放弃本次操作;
若已完成则执行本次操作,并将该通道的步进数减1,然后等待下一次定时中断并重复上述操作,直到步进数为零。
5.如权利要求1所述的用于控制模组测试电源上升时间的方法,其特征在于:所述可编辑门阵列的各个通道与测试电源之间通过I2C或SPI协议进行通讯。
6.一种用于控制模组测试电源上升时间的装置,其特征在于,基于可编辑门阵列进行控制,该装置包括用于下发配置参数的上位机以及用于接收配置参数的可编辑门阵列,所述可编辑门阵列具有与多个模组测试电源的数模转换器输入端一一对应的多个通道,所述可编辑门阵列根据所述配置参数独立控制多通道电压步进输出;所述可编辑门阵列包括用于接收上位机下发的配置参数的CPU,所述CPU接收到所述配置参数后计算可编辑门阵列内每个通道的步进数、步进电压以及每个通道的定时器的定时间隔,并根据计算出的可编辑门阵列内每个通道的步进数、步进电压以及每个通道的定时器的定时间隔对可编辑门阵列进行配置。
7.如权利要求6所述的用于控制模组测试电源上升时间的装置,其特征在于:所述可编辑门阵列内集成有多通道定时器和多通道电源控制器,所述多通道定时器用于在达到该通道定时器对应的定时间隔时,向多通道电源控制器发送一个与该通道的通道号对应的定时中断,所述多通道电源控制器用于在接收到定时中断时向所述定时中断对应的通道发送一个步进电压值。
8.如权利要求7所述的用于控制模组测试电源上升时间的装置,其特征在于:每个通道均设有一个I2C或SPI Controller,用于将接收到的步进电压通过I2C或SPI总线发送给外部的模数转换器。
9.如权利要求8所述的用于控制模组测试电源上升时间的装置,其特征在于:所述可编辑门阵列内集成有多通道DAC控制器,所述多通道DAC控制器用于将多通道电源控制器发送的步进电压值按照I2C或SPI Controller接口及时序要求转换成DAC的值并发送给对应通道的I2C或SPI Controller。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810288681.4A CN110320828B (zh) | 2018-03-30 | 2018-03-30 | 用于控制模组测试电源上升时间的方法和装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810288681.4A CN110320828B (zh) | 2018-03-30 | 2018-03-30 | 用于控制模组测试电源上升时间的方法和装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110320828A CN110320828A (zh) | 2019-10-11 |
CN110320828B true CN110320828B (zh) | 2021-03-05 |
Family
ID=68112135
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810288681.4A Active CN110320828B (zh) | 2018-03-30 | 2018-03-30 | 用于控制模组测试电源上升时间的方法和装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110320828B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN2376629Y (zh) * | 1999-05-05 | 2000-05-03 | 山东艾诺仪器有限公司 | 程控测试电源 |
CN102749856A (zh) * | 2012-05-30 | 2012-10-24 | 曙光信息产业(北京)有限公司 | 一种上电时序控制电路和方法 |
CN107154728A (zh) * | 2017-05-19 | 2017-09-12 | 威创集团股份有限公司 | 一种直流电压上电时序控制装置 |
CN107527578A (zh) * | 2017-08-25 | 2017-12-29 | 武汉精测电子技术股份有限公司 | 精确量化上电时序的led屏幕测试电源控制电路及方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6487882B2 (ja) * | 2016-08-12 | 2019-03-20 | ミネベアミツミ株式会社 | アドレス制御回路及びアドレス制御回路の制御方法 |
-
2018
- 2018-03-30 CN CN201810288681.4A patent/CN110320828B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN2376629Y (zh) * | 1999-05-05 | 2000-05-03 | 山东艾诺仪器有限公司 | 程控测试电源 |
CN102749856A (zh) * | 2012-05-30 | 2012-10-24 | 曙光信息产业(北京)有限公司 | 一种上电时序控制电路和方法 |
CN107154728A (zh) * | 2017-05-19 | 2017-09-12 | 威创集团股份有限公司 | 一种直流电压上电时序控制装置 |
CN107527578A (zh) * | 2017-08-25 | 2017-12-29 | 武汉精测电子技术股份有限公司 | 精确量化上电时序的led屏幕测试电源控制电路及方法 |
Also Published As
Publication number | Publication date |
---|---|
CN110320828A (zh) | 2019-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1612909B1 (en) | Power supply integrated circuit with feedback control | |
US7584371B2 (en) | POL system architecture with analog bus | |
US8892914B2 (en) | Programmable fault protect for processor controlled high-side and low-side drivers | |
US20140009081A1 (en) | Pwm signal generation circuit and processor system | |
EP1612908B1 (en) | Multi-regulator power supply chip with common control bus | |
JP6156754B2 (ja) | 電子機器用の電力管理 | |
US20060061214A1 (en) | System and method for controlling output-timing parameters of power converters | |
US20130151875A1 (en) | Power Manager Tile For Multi-Tile Power Management Integrated Circuit | |
CN103208796A (zh) | 均流组的智能管理 | |
WO2016082395A1 (zh) | 功率控制方法及装置 | |
US8898491B2 (en) | Power management IC having a power supply PWM that is controllable using either an analog or a digital feedback path | |
KR20070088232A (ko) | 전원 장치의 제어 회로, 전원 장치 및 그 제어 방법 | |
CN110320828B (zh) | 用于控制模组测试电源上升时间的方法和装置 | |
WO2011047327A2 (en) | Apparatus and method for isolating an adaptive voltage scaling (avs) loop in a powered system | |
US9880572B2 (en) | Semiconductor integrated circuit and power supply control system provided with a plurality of semiconductor integrated circuits | |
CN103997215A (zh) | 数字控制的功率可调dc/dc变换器 | |
WO2013016997A1 (zh) | 控制上电顺序的方法和装置 | |
US8502721B2 (en) | Apparatus and methods thereof for reducing energy consumption for PWM controlled integrated circuits in vehicles | |
US8169354B2 (en) | Apparatus and methods thereof for reducing energy consumption for PWM controlled integrated circuits in vehicles | |
WO2017156838A1 (zh) | 液晶面板驱动系统中的切角电路 | |
TWI637584B (zh) | 穩壓裝置及控制方法 | |
JP2017135879A (ja) | 給電システム、方法、中央処理装置及び制御装置 | |
Shivakumar et al. | Automation of device validation using digital power technology and PMBus communication | |
CN116667659A (zh) | 一种通信模组sdio总线供电方法、供电控制方法及系统 | |
CN106300919B (zh) | 一种开关电源控制装置、方法、以及一种开关电源 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |