CN114911741B - 一种基于浮动地址系统的信号同步方法及装置 - Google Patents

Abstract

本申请提供一种基于浮动地址系统的信号同步方法及装置。本申请针对现有并行总线、背板同步线同步方法所存在的同步信号产生过程复杂、效率低、不容易使用，并且产生信号的同步性差的不足，通过为并行总线所连接的各电路模块配置相应浮动地址，然后通过浮动地址广播功能，根据浮动地址的匹配关系相应触发同一浮动地址所对应的各个电路模块，而解决传统并行总线系统中无法简单、高速、低成本实现在不同地址上、不同电路模块板卡间并行寻址的问题。本发明能够通过总线仲裁器和译码发生器之间的配合，产生高并行度的同步信号。

Description

一种基于浮动地址系统的信号同步方法及装置

技术领域

本申请涉及并行总线背板系统领域，具体而言涉及一种基于浮动地址系统的信号同步方法及装置。

背景技术

集成电路自动测试设备、基于并行总线背板的仪器仪表，需要在不同槽位板卡之间实现信号同步，或驱动不同板卡并行发生信号。现有的同步技术通常采用以下两种方式实现：

第一种方式基于一般并行总线的单点寻址的特点，采用连续选中不同槽位板卡的任意地址的方法，驱动不同板卡在相互临近的若干个时间点产生相同的信号。这种方式能够实现伪并行信号发生或信号同步。但是，由于这类方法需要多次操作总线，因此具有PC写总线耗费时间长，信号同步性差等缺点。

另一种方式下，可通过在背板建立同步线，在同步线上跑同步时钟或同步触发信号，设置各板卡同时连接同步线，根据同步总线上的触发信号实现不同板卡间的信号同步。但是，这种方法存在同步线占用背板总线资源，产生同步信号过程复杂，实现成本高等缺点。

发明内容

本申请针对现有技术的不足，提供一种基于浮动地址系统的信号同步方法及装置，本申请基于一般并行总线架构，通过浮动地址广播机制，可以实现低成本，高速，高并行度的同步信号发生。本申请具体采用如下技术方案。

首先，为实现上述目的，提出一种基于浮动地址系统的信号同步方法，其步骤包括：第一步，为并行总线所连接的各电路模块配置译码发生器；第二步，通过并行总线中的第一地址段将并行总线所连接的任意个需要同步触发的电路模块配置为具有相同的浮动地址，并将所述浮动地址存储于对应电路模块的译码发生器中；第二步，通过并行总线中的第二地址段寻址，触发译码发生器根据并行总线中的浮动地址选通匹配于该浮动地址的电路模块，通过选通信号触发对应的电路模块产生同步信号。

可选的，如上任一所述的基于浮动地址系统的信号同步方法，其中，同一时刻下，所述并行总线结构中的第一地址段具有交互信号时，第二地址段空闲；同一时刻下，所述并行总线结构中的第二地址段具有交互信号时，第一地址段空闲。

可选的，如上任一所述的基于浮动地址系统的信号同步方法，其中，第二步中还包括：通过并行总线中的第一地址段将并行总线所连接的任意个不需要同步触发的电路模块配置为具有相互不同的浮动地址，并将所述浮动地址存储于对应电路模块的译码发生器中。

可选的，如上任一所述的基于浮动地址系统的信号同步方法，其中，第一步中，具体为并行总线所连接的每一个电路模块分别配置一个译码发生器；每一个所述译码发生器均分别存储对应于一个电路模块的浮动地址值，每一个所述译码发生器均分别比较并行总线中第二地址段上的浮动地址是否匹配于其所存储的浮动地址值，在浮动地址匹配时输出选通信号。

可选的，如上任一所述的基于浮动地址系统的信号同步方法，其中，所述第一地址段为并行总线中的低位地址段，所述第二地址段为并行总线中的高位地址段。

同时，为实现上述目的，本申请还提供一种基于浮动地址系统的信号同步装置，其包括：总线仲裁器，其用于通过并行总线中的第一地址段进行寻址而将并行总线所连接的任意个需要同步触发的电路模块配置为具有相同的浮动地址；译码发生器，用于存储各电路模块所被配置的浮动地址，还用于根据所述浮动地址是否匹配于并行总线中第二地址段的寻址信号而输出选通信号至对应的电路模块，所述选通信号能够触发所述电路模块产生同步信号。

可选的，如上任一所述的基于浮动地址系统的信号同步装置，其中，所述第一地址段为并行总线中的低位地址段，所述第二地址段为并行总线中的高位地址段；同一时刻下，所述并行总线结构中的低位地址段具有寻址信号时，所述高位地址段空闲；同一时刻下，所述并行总线结构中的第二地址段具有寻址信号时，所述低位地址段空闲。

可选的，如上任一所述的基于浮动地址系统的信号同步装置，其中，所述译码发生器的数量与并行总线所连接的电路模块的数量相同，各所述译码发生器分别与各所述电路模块一一对应匹配。

可选的，如上任一所述的基于浮动地址系统的信号同步装置，其中，每一个所述译码发生器均分别包括：存储单元，用于存储该译码发生器所对应匹配的电路模块被配置的浮动地址；译码比较器，用于根据所述浮动地址是否匹配于并行总线中第二地址段的寻址信号而输出选通信号至对应的电路模块，所述选通信号能够触发对应的电路模块产生同步信号。

有益效果

本申请为并行总线所连接的各电路模块配置相应浮动地址，然后通过浮动地址广播功能，根据浮动地址的匹配关系相应触发同一浮动地址所对应的各个电路模块，而解决传统并行总线系统中无法简单、高速、低成本实现在不同地址上、不同电路模块板卡间并行寻址的问题。本发明能够通过总线仲裁器和译码发生器之间的信号配合，产生高并行度的同步信号。

本申请的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本申请而了解。

附图说明

附图用来提供对本申请的进一步理解，并且构成说明书的一部分，并与本申请的实施例一起，用于解释本申请，并不构成对本申请的限制。在附图中：

图1是本申请的基于浮动地址系统的信号同步装置的步骤流程示意图；

图2是本申请的并行总线时序示意图；

图3是本申请中基于浮动地址系统的信号同步装置的结构原理图。

具体实施方式

为使本申请实施例的目的和技术方案更加清楚，下面将结合本申请实施例的附图，对本申请实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于所描述的本申请的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。

本技术领域技术人员可以理解，除非另外定义，这里使用的所有术语（包括技术术语和科学术语）具有与本申请所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样定义，不会用理想化或过于正式的含义来解释。

本申请中所述的“连接”的含义可以是部件之间的直接连接也可以是部件间通过其它部件的间接连接。

图1为根据本申请的一种基于浮动地址系统的信号同步方法的示意图。该方法先为并行总线所连接的各电路模块配置译码发生器；然后通过并行总线中的第一地址段将并行总线所连接的任意个需要同步触发的电路模块配置为具有相同的浮动地址，并将所述浮动地址存储于对应电路模块的译码发生器中；由此，通过并行总线中的第二地址段寻址，触发译码发生器根据并行总线中的浮动地址选通匹配于该浮动地址的电路模块，通过选通信号触发对应的电路模块产生同步信号。

其中，并行总线上的信号可参考图2所示。上述信号同步方法在具体实现时，可以将并行总线结构按照低位地址段和高位地址段分为低位单点寻址地址段与高位浮动寻址地址段。利用其中高位浮动寻址地址段上的寻址信号进行浮动地址的匹配而触发译码发生器输出选通信号至对应的电路模块，由该选通信号触发相应的电路模块产生同步信号；而并行总线中的低位单点寻址地址段，可用于通过对其进行寻址而将并行总线所连接的任意个需要同步触发的电路模块配置为具有相同的浮动地址。由此，只要设置在同一时间内，低位的第一地址段和高位的第二地址段之间只有一个可用，保证同一时刻下，当所述并行总线结构中的低位地址段具有寻址信号时，所述高位地址段空闲；另一时刻下，当所述并行总线结构中的第二地址段具有寻址信号时，所述低位地址段空闲，即可通过上述对浮动地址的配置和译码匹配过程实现对不同电路模块的同步触发。

在其他实现方式下，本申请还可提供一种由图1中通过浮动地址存储器P6、地址比较器P7和同步信号发生单元P8所构成的译码发生器，通过译码发生器和总线仲裁器P2相配合所实现的基于浮动地址系统的信号同步装置。其在并行总线的高位浮动寻址地址段P4建立针对于浮动地址的译码发生器，设置每一个所述该译码发生器均分别通过一个专用于浮动地址的存储单元，即对应图中P6所示的浮动地址存储器，存储对应于一个电路模块的浮动地址值，设置每一个所述译码发生器均分别通过一个译码比较器，即对应图中P7所示的地址比较器去比较并行总线中第二地址段上的浮动地址是否匹配于该译码发生器所存储的浮动地址值，根据所述浮动地址是否匹配于并行总线中第二地址段的寻址信号而输出选通信号至对应的电路模块，从而通过该选通信号触发对应的电路模块产生同步信号。

由此，通过上述方案，PC能够通过低位地址段寻址完成浮动地址的配置，通过高位地址段寻址，完成多浮动地址发生器的并行选通。将浮动地址译码出的选通信号用于触发信号发生模块，完成同步信号发生。

参照图2及3，上述装置、方法在具体实现时可：

通过并行中线控制存储器P1产生如图2所示的总线时序。

利用总线仲裁器P2根据寻址范围，相应的选通低位单点寻址地址段P3或高位浮动寻址地址段P4。

其中的地址译码器P10连接信号发生单元P9，用于根据低位地址段译码产生单点选通信号F1~Fn。由于信号发生单元P9中每个部件只能分配一个固定地址，因此该方式下地址译码器P10一次只能有一个选通信号发生，此时，P9中的多个部件不能同时并行触发。

而对应于上述触发方式，本申请进一步的在并行总线所连接的不同电路模块中设置有浮动地址存储器P6，用于配置电路模块中同步信号发生单元P8所对应的浮动地址。此浮动地址存储器P6可以配置为高位地址段内的任意地址，故称为浮动地址，作为本发明的创新点之一，其配合地址比较器P7即可将高位浮动寻址地址段P4中的地址与P6中所存储的浮动地址进行比较，在两者相匹配时，产生P8的选通信号C1~Cn。对于电路系统中A1~An电路模块，可根据其触发需要相应的设置为具有相同的浮动地址。由此，当PC对该地址寻址时，即可并行寻址触发各电路模块中所对应设置的同步信号发生单元P8，即在图1中任意C1~Cn之间产生同步并行触发信号，使得不同电路模块被同步选通。

上述信号同步方法的具体实现电路如图3所示。图3中，C表示总线背板，P2表示总线仲裁器。总线仲裁器P2的前端与PC及总线控制器相连，总线仲裁器P2的后端与并行总线的低位单点寻址地址段P3寄高位浮动寻址地址段P4相连。并行总线P3还包括有数据总线。

挂载在总线上的两电路模块具有各自的信号发生板卡A、B。其上分别设置有各自的地址译码器P61、P62，各自的浮动地址发生器P71、P72以及各自的信号发生模块P81、P82。其中的浮动地址发生器P71、P72中还分别设置有各自的浮动地址配置寄存器及地址比较器。

以图3所示总线上连接两块板卡为例。当两个板卡中的P71、P71通过总线中的低位单点寻址地址段配置为具有相同的浮动地址时，一旦PC通过高位浮动寻址地址段对该地址进行寻址，各电路模块中板卡A、B中的浮动地址发生器P71、P72即可通过内部的地址比较器比较总线中的寻址地址是否与其浮动地址配置寄存器中所存储的地址相匹配，由此可在确认地址匹配时，同时触发各个板卡中的浮动地址发生器P71、P72分别独立的产生选通信号给P81、P82，从而并行触发P81、P82的信号发生，使得各板卡所分别对应的电路单元被触发执行相应工作。

由此，本申请通过总线仲裁器为并行总线所连接的各电路模块配置相应浮动地址，然后通过浮动地址广播功能，设置译码发生器根据浮动地址的匹配关系相应触发同一浮动地址所对应的各个电路模块，而解决传统并行总线系统中无法简单、高速、低成本实现在不同地址上、不同电路模块板卡间并行寻址的问题。本发明能够通过浮动地址产生高并行度的同步信号，本发明既可以拥有与传统第一种方式一样，通过简单、低成本方案实现对任意地址上所有信号或资源的同步寻址驱动能力，还同时拥有与传统第二种一样的高并行度、高效率的同步寻址能力。

本申请所提供的基于浮动地址系统的信号同步方案具有如下优势：

1、低位单点寻址地址段可将译码发生器中所存储的地址值动态配置为匹配于高位浮动寻址地址段的任意地址值。在具体进行动态配置的过程中，可通过将任意需要同步触发的电路模块配置为具有相同的地址值，由此，通过高位浮动寻址地址段选通该地址后即可完成同步触发各电力模块。本方案中，选通相应浮动地址的具体实现方式和访问普通地址一样，使用方便。由此，本方案只需要寻址一次即可完成并行触发，无需多次访问总线；

2、上述方案中对所有配置的浮动地址的寻址是同时发生的，寻址信号的传递类似于广播的方式。所以多个电路模块根据浮动地址的选通过程具有很好的并行。基本上各电路模块之间，通过各个浮动地址的实际触发选通时刻点的差异约等于总线信号的传输延时，各电路模块之间同步差异仅为纳秒级。

3、上述的方案还具有实现电路结构简单，成本低的优势。基于上述的浮动地址方式，除了为每个需要寻址的电路模块建立基于浮动地址的译码发生器及占用部分地址资源以外，上述方案在具体实现过程中所需资源和其他和普通并行总线没有区别。

以上仅为本申请的实施方式，其描述较为具体和详细，但并不能因此而理解为对本申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些均属于本申请的保护范围。

Claims (7)

1.一种基于浮动地址系统的信号同步方法，其特征在于，步骤包括：

第一步，为并行总线所连接的各电路模块配置译码发生器；

第二步，通过并行总线中的第一地址段将并行总线所连接的任意个需要同步触发的电路模块配置为具有相同的浮动地址，并将所述浮动地址存储于对应电路模块的译码发生器中；

第三步，通过并行总线中的第二地址段寻址，触发译码发生器根据并行总线中的浮动地址选通匹配于该浮动地址的电路模块，通过选通信号触发对应的电路模块产生同步信号；

同一时刻下，所述并行总线结构中的第一地址段具有交互信号时，第二地址段空闲；

同一时刻下，所述并行总线结构中的第二地址段具有交互信号时，第一地址段空闲。

2.如权利要求1所述的基于浮动地址系统的信号同步方法，其特征在于，第二步中还包括：通过并行总线中的第一地址段将并行总线所连接的任意个不需要同步触发的电路模块配置为具有相互不同的浮动地址，并将所述浮动地址存储于对应电路模块的译码发生器中。

3.如权利要求1所述的基于浮动地址系统的信号同步方法，其特征在于，第一步中，具体为并行总线所连接的每一个电路模块分别配置一个译码发生器；

每一个所述译码发生器均分别存储对应于一个电路模块的浮动地址值，每一个所述译码发生器均分别比较并行总线中第二地址段上的浮动地址是否匹配于其所存储的浮动地址值，在浮动地址匹配时输出选通信号。

4.如权利要求1-3任一项所述的基于浮动地址系统的信号同步方法，其特征在于，所述第一地址段为并行总线中的低位地址段，所述第二地址段为并行总线中的高位地址段。

5.一种基于浮动地址系统的信号同步装置，其特征在于，包括：

总线仲裁器，其用于通过并行总线中的第一地址段进行寻址而将并行总线所连接的任意个需要同步触发的电路模块配置为具有相同的浮动地址；

译码发生器，用于存储各电路模块所被配置的浮动地址，还用于根据所述浮动地址是否匹配于并行总线中第二地址段的寻址信号而输出选通信号至对应的电路模块，所述选通信号能够触发所述电路模块产生同步信号；

所述第一地址段为并行总线中的低位地址段，所述第二地址段为并行总线中的高位地址段；

同一时刻下，所述并行总线结构中的低位地址段具有寻址信号时，所述高位地址段空闲；

同一时刻下，所述并行总线结构中的第二地址段具有寻址信号时，所述低位地址段空闲。

6.如权利要求5所述的基于浮动地址系统的信号同步装置，其特征在于，所述译码发生器的数量与并行总线所连接的电路模块的数量相同，各所述译码发生器分别与各所述电路模块一一对应匹配。

7.如权利要求6所述的基于浮动地址系统的信号同步装置，其特征在于，每一个所述译码发生器均分别包括：存储单元，用于存储该译码发生器所对应匹配的电路模块被配置的浮动地址；

译码比较器，用于根据所述浮动地址是否匹配于并行总线中第二地址段的寻址信号而输出选通信号至对应的电路模块，所述选通信号能够触发对应的电路模块产生同步信号。