CN108139997A - 通信系统、设备、主设备、从设备、通信系统控制方法和程序 - Google Patents

通信系统、设备、主设备、从设备、通信系统控制方法和程序 Download PDF

Info

Publication number
CN108139997A
CN108139997A CN201680055378.9A CN201680055378A CN108139997A CN 108139997 A CN108139997 A CN 108139997A CN 201680055378 A CN201680055378 A CN 201680055378A CN 108139997 A CN108139997 A CN 108139997A
Authority
CN
China
Prior art keywords
slave device
address
equipment
main equipment
communication
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680055378.9A
Other languages
English (en)
Other versions
CN108139997B (zh
Inventor
高桥宏雄
越坂直弘
李惺薰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN108139997A publication Critical patent/CN108139997A/zh
Application granted granted Critical
Publication of CN108139997B publication Critical patent/CN108139997B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/404—Coupling between buses using bus bridges with address mapping
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0052—Assignment of addresses or identifiers to the modules of a bus system

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Information Transfer Systems (AREA)
  • Small-Scale Networks (AREA)
  • Bus Control (AREA)
  • Selective Calling Equipment (AREA)
  • Circuits Of Receivers In General (AREA)
  • Alarm Systems (AREA)

Abstract

本发明优化了在主设备和从设备之间发送和接收数据的系统。当起始位指示通信启动时，第一从设备发送/接收数据、特定值被设置在初始位的预定模式数据，并接收特定值被设置在初始位的第一地址。第二从设备依次发送起始位和与第二地址，并发送/接收数据，在第二地址中，与特定值不同的值被设置在初始位中。主设备依次发送起始位、预定模式数据以及第一地址或第二地址，并且基于初始位在第二从设备和其他设备之间仲裁。

Description

通信系统、设备、主设备、从设备、通信系统控制方法和程序
技术领域
本技术涉及一种通信系统、设备、主设备、从设备、通信系统控制方法以及使计算机执行该方法的程序，更具体地，涉及一种通信系统，该系统被配置为在主设备和从设备之间发送和接收数据，并涉及设备、主设备、从设备，通信系统控制方法以及使计算机执行该方法的程序。
背景技术
在相关技术中，当在相对较短的范围内的设备之间进行通信时，例如，在同一衬底内，由于简单的配置，因此广泛地使用集成电路间(I2C)的通信标准。在I2C中，由于多个主设备可向一个从设备发送信号，所以需要检测这些信号的碰撞并仲裁主设备。例如，在I2C的通信标准中，提出了一个仲裁过程，其中当一个主设备发送“1”，而另一个主设备发送“0”时，已经发送“1”的主设备失去控制权(例如，参考非专利文献1)。
另外，还提出了I2C的扩展版I3C的通信标准。在I3C中，使用三种通信方案。在第一通信方案(下文中称为“情况0”)中，在仲裁可能的情况下，可能将最多112个从设备连接到主设备。在第二通信方案(以下称为“情况1”)中，提供了比情况0更高的通信速率，但是在仲裁可能的情况下，可连接的从设备的数量被限制为最大56。在第三通信方案(以下称为“情况2”)中，提供了比情况0更高的通信速率，并且可能连接最多112个从设备，但是不可能仲裁设备。
现有技术文献
非专利文献
非专利文献1：“UM10204总线I2C总线规范和用户手册Rev5.0J”，[在线]，2012年10月9日，NXP半导体，[2015年8月26日检索]，因特网(http://www.nxp.com/documents/user_manual/UM10204_JA.pdf)
发明内容
技术问题
在上述相关技术中，存在难以使用I3C优化系统的问题。例如，在情况1中，在仲裁可能的情况下，可能增加通信速率，但是可连接的从设备的数量比情况0的少。另外，在情况2中，在从设备数量与情况0的从设备数量相似的情况下，可能增加通信速率，但不可能仲裁。以这种方式，存在的问题是难以在可连接的从设备的数量和仲裁的可能性之间进行平衡来优化系统。
鉴于这样的问题，提供本技术以优化被配置为在主设备和从设备之间发送和接收数据的系统。
解决问题的方法
为了解决上述问题而提出了本技术。根据本技术的第一方面，提供了一种通信系统，包括：第一从设备，属于需要仲裁的组，并且被配置为依次发送指示通信开始的起始位和第一地址，并且发送和接收数据，在第一地址中，与预定模式数据的第一位不同的值被设置在第一位中；以及主设备，被配置为依次发送起始位和预定模式数据，其中，主设备基于第一位来仲裁主设备和第一从设备，以及通信系统控制方法和使得计算机执行该方法的程序。因此，提供了主设备和第一从设备基于第一位进行仲裁的效果。
进一步地，根据第一方面，可进一步包括：第二从设备，被配置为在依次接收起始位和预定模式数据之后接收第二地址，并且发送和接收数据，在第二地址中，特定值被设置在第一位中。因此，提供了这样的效果：接收第一位设置为特定值的第二地址。
进一步地，根据第一方面，第二从设备在依次接收起始位和预定模式数据之后，可发送确认，可接收指示通信重启的重启条件，并且可接收第二地址。因此，提供了接收重启条件和第二地址的效果。
进一步地，根据第一方面，主设备以及第一从设备和第二从设备可根据I3C的通信标准来发送和接收数据。因此，提供了根据I3C的通信标准发送和接收数据的效果。
进一步地，根据第一方面，第一从设备可以是能够执行I3C的通信标准中的I3C次要主请求的设备。因此，提供了这样的效果：基于第一位仲裁主设备和能够执行I3C次要主请求的设备。
进一步地，根据第一方面，第一从设备可以是能够执行I3C的通信标准中的对等I3C从设备请求的设备。因此，提供了这样的效果：基于第一位仲裁主设备和能够执行对等I3C从设备请求的设备。
进一步地，根据第一方面，第一从设备可以是能够执行I3C的通信标准中的带内中断的设备。因此，提供了这样的效果：基于第一位仲裁主设备和能够执行带内中断的设备。
进一步地，根据第一方面，第一从设备可存储指示属于需要仲裁的组的设置信息，第二从设备可存储指示属于不需要仲裁的组的设置信息存储，并且主设备可基于设置信息将第一地址分配给第一从设备，并且可将第二地址分配给第二从设备。因此，提供了这样的效果：基于设置信息将第一地址被分配给第一从设备，并将第二地址被分配给第二从设备。
进一步地，根据第一方面，第一从设备和第二从设备可将设置信息存储在总线特性寄存器中。因此，提供了这样的效果：基于存储在总线特性寄存器中的设置信息，将第一地址被分配给第一从设备，并且将第二地址被分配给第二从设备。
进一步地，根据本技术的第二方面，提供了一种设备，该设备被分配了地址，在该地址中，是否属于需要仲裁的组的内容被设置在第一位中。因此，提供了基于第一位仲裁设备的效果。
进一步地，根据本技术的第三方面，提供了一种主设备，包括：通信单元，被配置为依次发送指示通信开始的起始位、预定模式数据以及地址，在该地址中，是否属于需要仲裁的组的内容被设置在第一位中；仲裁单元，被配置为基于第一位仲裁从设备和另一设备。因此，提供了基于第一位仲裁主设备和其他设备的效果。
进一步地，根据第三方面，通信单元可在依次发送起始位和预定模式数据之后接收确认，可发送指示通信重启的重启条件，并且可发送该地址。因此，提供了发送重启条件和第二地址的效果。
进一步地，根据第三方面，当仲裁单元在执行基于第一位的仲裁中检测到与预定模式数据的第一位不同的值时，通信单元可确定发生了需要仲裁的事件，并可停止发送预定模式数据，事件包括带内中断请求、次要主请求、或对等从请求，仲裁单元可从从设备接收第二位和后续位的地址并且可以以位为单位执行仲裁，并且通信单元在主设备能够接受事件的情况下，可发送确认，然后可发送和接收数据，或者可执行数据的处理，并且在主设备不能接受该事件的情况下，不发送确认，并可结束通信处理。因此，提供了以位为单位执行仲裁的效果。
进一步地，根据本技术的第四方面，提供了一种从设备，包括：发送单元，被配置为依次发送指示通信开始的起始位和地址，在该地址中，是否属于需要仲裁的组的内容被设置在第一位中；仲裁单元，被配置为基于第一位来仲裁主设备和从设备。因此，提供了基于第一位仲裁从设备和另一设备的效果。
进一步地，根据本技术的第五方面，提供了一种通信系统，包括：从设备，被配置为依次发送指示通信开始的起始位和发送源地址，在发送源地址中，特定值被设置在第一位中；以及主设备，被配置为依次发送起始位和发送目的地址，并且基于第一位仲裁从设备和另一设备，在该发送目的地址中，不对应于特定值的值被设置在第一位中。因此提供了从设备和其他设备由主设备基于第一位进行仲裁的效果。
进一步地，根据第五方面，从设备可包括需要仲裁处理的仲裁目标从设备和不需要仲裁处理的不需要仲裁从设备，并且主设备可将地址分配给仲裁目标设备，并且主设备可将地址分配给不需要仲裁设备，在该地址中，除了第一位之外的位串与仲裁目标从设备的位串不同。因此，提供了这样的效果：将地址分配给仲裁目标设备；并且将地址分配给不需要仲裁设备，在该地址中，除了第一位之外的位串与仲裁目标从设备的位串不同。
进一步地，根据本技术的第六方面，提供了一种设备，被配置为依次发送指示通信开始的起始位和发送源地址，在发送源地址中，固定值被设置在第一位中。因此，提供了这样的效果：仲裁这样的设备，该设备被配置为依次发送起始位和发送源地址，在发送源地址中，固定值被设置在第一位中。
进一步地，根据本技术的第七方面，提供了一种设备，包括：发送单元，被配置为依次发送指示通信开始的起始位和发送目的地址，在发送目的地址中，固定值被设置在第一位中；以及仲裁单元，被配置为基于第一位来仲裁从设备和另一设备。因此，提供了基于第一位仲裁设备的效果。
进一步地，根据本技术的第八方面，提供了一种通信系统，包括：主设备，被配置为依次发送指示通信开始的起始位和预定模式数据，并发送和接收数据；以及第一从设备，能够执行带内中断请求、次要主请求或对等从设备请求，其中第一从设备依次发送起始位和第一地址，并且发送和接收数据，在第一地址中，与预定模式数据的第一位不同的值被设置在第一位中，并且主设备基于第一位来仲裁主设备和第一从设备。因此，提供了基于第一位仲裁主设备和第一从设备的效果。
进一步地，根据第八方面，可进一步包括第二从设备，第二从设备不执行带内中断请求、次要主请求和对等从设备请求中的任一个，并且第二从设备在依次接收起始位和预定模式数据之后，可接收第二地址，并且可发送和接收数据，在第二地址中，特定值被设置在第一位中。因此，提供了这样的效果：在起始位和预定模式数据之后，接收第一位设置为特定值的第二地址。
进一步地，根据第八方面，第二从设备在依次接收起始位和预定模式数据之后，可发送确认，可接收指示通信重启的重启条件，然后可接收地址，并且在所接收的地址与从主设备分配的第二从设备的地址相匹配的情况下，可发送确认，然后可执行从主设备发送的写数据的接收或到主设备的读数据的发送，并且第一从设备在带内中断请求、次要主请求和对等从设备请求中的任何一个未被执行的情况下，在依次接收起始位和预定模式数据之后，可发送确认，可接收重启条件，并且然后可接收地址，并且在接收到的地址与从主设备分配的第一从设备的地址匹配的情况下，可发送确认，然后可执行从主设备发送的写数据的接收或者到主设备的读数据的发送。因此，提供了在起始位和预定模式数据之后发送确认的效果。
进一步地，根据第八方面，主设备以及第一从设备和第二从设备可根据I3C的通信标准来发送和接收数据。因此，提供了根据I3C通信标准发送和接收数据的效果。
进一步地，根据第八方面，第一从设备可以是能够执行I3C的通信标准中的I3C次要主请求的设备。因此，提供了这样的效果：仲裁能够执行I3C次要主请求的设备和主设备。
进一步地，根据第八方面，第一从设备可以是能够执行I3C的通信标准中的对等I3C从设备请求的设备。因此，提供了这样的效果：仲裁能够执行对等I3C从设备请求的设备和主设备。
进一步地，根据第八方面，第一从设备可以是能够执行I3C的通信标准中的带内中断的设备。因此，提供了这样的效果：仲裁能够执行带内中断的设备和主设备。
进一步地，根据第八方面，第一从设备可存储指示属于需要仲裁的组的设置信息，第二从设备可存储指示属于不需要仲裁的组的设置信息，并且主设备可基于设置信息将第一地址分配给第一从设备，并且可将第二地址分配给第二从设备。因此，提供了这样的效果：基于设置信息，将第一地址分配给第一从设备，并且将第二地址分配给第二从设备。
进一步地，根据第八方面，第一从设备和第二从设备可将设置信息存储在总线特性寄存器中。因此，提供了这样的效果：基于存储在总线特性寄存器中的设置信息，将第一地址分配给第一从设备，并且将第二地址分配给第二从设备。
进一步地，根据第八方面，需要仲裁的组可以是包括从设备的组，从设备能够执行带内中断请求。因此，提供了这样的效果：包括能够执行带内中断请求的从设备的组被仲裁。
进一步地，根据第八方面，需要仲裁的组可以是包括从设备的组，从设备能够执行次要主请求。因此，提供了这样的效果：包括能够执行次要主请求的从设备的组被仲裁。
进一步地，根据第八方面，需要仲裁的组可以是包括从设备的组，从设备能够执行对等从设备请求。因此，提供了这样的效果：包括能够执行对等从设备请求的从设备的组被仲裁。
进一步地，根据第八方面，当在基于第一位的仲裁中检测到与预定模式数据的第一位不同的值时，主设备可确定发生了需要仲裁的事件，可停止发送预定模式数据，该事件包括带内中断请求的事件、次要主请求或对等从设备请求，并且主设备可从另一个从设备接收第二位和后续位的地址，可以以位为单位执行仲裁，在事件对于主设备可接受的情况下，可发送确认，然后可发送和接收数据或者执行数据处理，并且在事件对于主设备不可接受的情况下，不发送确认并可结束主侧通信处理。因此，提供了以位为单位执行仲裁的效果。
发明的有益效果
根据本技术的实施例，可获得这样的优异效果：可能优化被配置为在主设备和从设备之间发送和接收数据的系统。注意，本文描述的效果不一定是限制性的，并且可实现本公开中描述的任何效果。
附图说明
图1是示出本技术的第一实施例中的电子设备的示例性配置的框图。
图2是示出本技术的第一实施例中的处理器的示例性配置的框图。
图3是示出本技术的第一实施例中的显示驱动器的示例性配置的框图。
图4是用于描述本技术的第一实施例中的通信方案的图。
图5是用于描述本技术的第一实施例中的报头类型的图。
图6是示出在本技术的第一实施例中在情况0至2中由主设备发送的帧的示例性数据结构的图。
图7是示出在本技术的第一实施例中的情况3中由主设备发送的帧的示例性数据结构的图。
图8是示出本技术的第一实施例中由从设备发送的帧的示例性数据结构的图。
图9是示出本技术的第一实施例中的总线特性寄存器的设置信息的实例的图。
图10是示出本技术的第一实施例中的索引0至3的示例性细节的图。
图11是示出本技术的第一实施例中的主/从设备的示例性操作的流程图。
图12是示出本技术的第一实施例中的示例性地址分配处理的流程图。
图13是示出本技术的第一实施例中的示例性主侧通信处理的流程图。
图14是示出了与本技术的第一实施例中的情况3对应的示例性主侧通信处理的流程图。
图15是示出本技术的第一实施例中的从设备的示例性操作的流程图。
图16是示出与本技术的第一实施例中的情况3对应的示例性从侧通信处理的流程图。
图17是示出本技术的第一实施例的第一修改例中的位特性寄存器的设置信息的实例的图。
图18是示出本技术的第一实施例的第二修改例中的位特性寄存器的设置信息的实例的图。
图19是示出本技术的第一实施例的第三修改例中的位特性寄存器的设置信息的实例的图。
图20是用于描述本技术的第二实施例中的通信方案的图。
图21是示出本技术的第二实施例中的情况4中由主设备发送的帧的示例性数据结构的图。
图22是示出本技术的第二实施例中的示例性主侧通信处理的流程图。
图23是示出与本技术的第二实施例中的情况4对应的示例性主侧通信处理的流程图。
图24是示出本技术的第二实施例中的示例性从设备操作的流程图。
图25是示出了与本技术的第二实施例中的情况4对应的示例性从侧通信处理的流程图。
具体实施方式
在下文中，将描述用于实现本技术的形式(以下称为“实施例”)。描述将按以下顺序进行。
1.第一实施例(将组标识符设置为第一位的实例)
2.第二实施例(将固定值设置为第一位的实例)
<1.第一实施例>
[电子设备的示例性配置]
图1是示出第一实施例中的电子设备100的示例性配置的框图。电子设备100包括处理器110和140、显示驱动器120、陀螺仪传感器130、串行数据(SDA)线108和串行时钟(SCL)线109。处理器110、处理器140、显示驱动器120和陀螺仪传感器130连接到SDA线108和SCL线109，并且根据I3C的通信标准通过这些信号线发送和接收信号。此外，虽然在电子设备100中提供四种设备，处理器110、处理器140、显示驱动器120和陀螺仪传感器130，但设备的数量不限于4个。
I3C的通信标准是通过两条信号线进行通信的标准，被配置为发送数据的SDA线108和被配置为发送时钟信号的SCL线109。在标准中，设备(处理器110等)被分类为操作为主设备或从设备的设备或者仅操作为从设备的设备。例如，处理器110和140操作为主设备或从设备，显示驱动器120和陀螺仪传感器130仅操作为从设备。这里，主设备是被配置为控制从设备的设备，从设备是在主设备的控制下操作的设备。
另外，在I3C中，可能将多个从设备连接到一个主设备。另外，多个主设备可向一个从设备发送信号。在下文中，这种通信将被称为“多主设备通信”。进一步地，从设备可在没有主设备的情况下彼此通信，并且这种通信被称为“对等通信”。另外，当SDA线108由于其他设备的通信处于通信状态(繁忙)时，从设备可通过中断通信来执行通信。这种中断被称为“带内中断”。
在上述的多主设备通信、带内中断和对等通信中，存在由多个设备同时发送的信号在SDA线108中发生碰撞的担忧。例如，当主设备发送一个信号给某个从设备，如果另一个从设备执行带内中断并向主设备发送信号，来自主设备的信号和来自从设备的信号碰撞。因此，在I3C中，该设备具有检测碰撞和仲裁设备的功能。
注意，虽然诸如处理器110的所有设备都被设置在一个设备中，但是本技术不限于该配置。例如，处理器110等可设置在电子设备100中，并且诸如陀螺仪传感器130的传感器可设置在电子设备100的外部。注意，包括诸如处理器110的设备的系统是所附权利要求中描述的示例性通信系统。
[处理器的示例性配置]
图2是示出第一实施例中的处理器110的示例性配置的框图。处理器110包括地址分配单元111、总线特性寄存器112、通信单元113和仲裁单元114。处理器140具有与处理器110类似的配置。注意，处理器110是所附权利要求中描述的主设备的实例。
地址分配单元111为每个从设备分配一个动态地址。动态地址是用于标识从设备的信息，并且为每个从设备分配唯一的地址。地址分配单元111在电力施加到电子设备100时开始动态地址分配(分派)。首先，地址分配单元111例如在执行分配时从每个设备的总线特性寄存器(BCR)读取数据。这里，BCR是这样一种寄存器，在该寄存器中存储了分配动态地址时所需的设置信息，诸如设备角色，并且是只读寄存器。因此，地址分配单元111基于所读取的设置信息为每个从设备分配动态地址。
总线特性寄存器112存储处理器110的设置信息。通信单元113根据I3C执行作为主设备或从设备的通信。通信单元113通过开漏电路和推挽电路中的任一个来输出数据。在使用开漏电路进行通信的情况下，由于电路的特性，通信速率比使用推挽电路进行通信的情况低。例如，在使用开漏电路的情况下，与400千赫(kHz)的时钟信号同步地发送数据。另一方面，在使用推挽电路的情况下，与12.5兆赫(MHz)的时钟信号同步地发送数据。
仲裁单元114检测碰撞并仲裁设备。仲裁单元114监视SDA线108的电平，并且在由设备(处理器140)发送的位的值与使用SDA线108的发送中的位的值不同的情况下，确定存在碰撞。当执行仲裁时，例如，发送“0”的设备具有优先权，发送“1”的设备失去控制权。
[显示驱动器的示例性配置]
图3是示出第一实施例中的显示驱动器120的示例性配置的框图。显示驱动器120包括总线特性寄存器121、通信单元122和仲裁单元123。陀螺仪传感器130具有与显示驱动器120相似的配置。
总线特性寄存器112存储显示驱动器120的设置信息。通信单元122根据I3C执行作为从设备的通信。仲裁单元123检测碰撞并仲裁设备。
图4是用于描述第一实施例中的通信方案的图。在I3C中，三种方案被定义为通信方案。在下文中，这些方案被称为情况0、情况1和情况2。
在情况0中，设置类型0的报头类型。另外，在情况0中，首先由主设备发送称为“保留”的7位固定模式数据。在模式数据中，例如设置十六进制值“7E”(二进制值“1111110”)。接下来，由主设备发送分配给访问目标从设备的7位动态地址。使用7位动态地址可能将最多112个从设备连接到主设备。
另外，类型0中的发送源设备使用开漏电路来发送保留。在使用开漏电路的情况下，由于如上所述通信速率降低，所以设备可以以位为单位检测碰撞并执行仲裁。
接下来，在情况1中，设置类型1的报头类型。另外，与情况0类似，在情况1中，首先由主设备发送保留。接下来，主设备发送其第一位A[6]固定为“0”的7位动态地址。
这里，在情况1中，动态地址的第一位被固定为“0”，使得设备在第一位中检测到碰撞。在情况1中，执行带内中断等的从设备首先发送其第一位为“0”的动态地址。另一方面，主设备首先发送如上描述的其第一位为“1”的保留。以这种方式，由于第一位的值不同，因此设备可通过监视SDA线108的电平并检测在发送第一位时是否发生了碰撞来执行仲裁。但是，由于第一位被固定为“0”，所以基本上可用的地址的大小从7位减少到6位，并且从设备的数量减少了一半，从最大112减少到最大56。
在上述类型1中，为了检测碰撞，第一位由具有相对较低通信速率的开漏电路发送。当不存在碰撞时，通过具有较高通信速率的推挽电路发送第二位和后续位。因此，情况1的总体通信率高于情况0。
接下来，在情况2中，设置类型1的报头类型。另外，在情况2中，由主设备首先发送7位动态地址而不发送保留。另外，在情况2中，设备不能执行仲裁。由于设备不执行仲裁，所以与情况0类似，动态地址的第一位没有被设置为固定值，并且可连接的从设备的数量是112。进一步地，由于不发送保留，因此情况2具有比情况0和1中的任何一个更高的通信速率。
总之，情况1具有比情况0更少的从设备和更高的通信速率。另外，情况2具有与情况0相同数量的从设备，并且具有比情况0更高的通信速率，但是仲裁是不可能的。以这种方式，所有的方案都有优点和缺点。
这里，在电子设备100中，新实施情况3，在情况3中，通信速率与情况1相同，能够进行仲裁，并且，从设备的数量比情况1的数量多。
在情况3中，保留的报头类型被设置为类型1。另外，类似于情况0，在情况1中，首先由主设备发送保留。接下来，由主设备发送其第一位A[6]被设置为组标识符的7位动态地址。
这里，组标识符是指示从设备是否属于需要仲裁的组的位。在I3C中，可在BCR中设置组标识符，使得可与来自另一个设备的信号碰撞的信号(带内中断等)可由从设备发送，另外，可能设置为只能在主设备的控制下发送信号。参照BCR的设置，主设备将能够发送可能发生碰撞的信号的从设备分类为需要仲裁的组，将其他的从设备分类为不需要仲裁的组。需要仲裁的组的组标识符被设置为“0”。不需要仲裁的组的组标识符被设置为“1”。
需要仲裁的从设备的动态地址的第一位(组标识符)是“0”。由于该值不同于保留的第一位(＝“1”)，所以设备在第一位中检测到碰撞并且可执行仲裁，类似于情况1。
另一方面，不需要仲裁的从设备的动态地址的第一位(组标识符)是“1”，该值与保留的第一位的相同，因为从设备无法发送动态地址，与碰撞无关。
如上所述，在情况3中，由于动态地址的第一位可能不固定，所以可连接的从设备的数量大于必须固定第一位的情况1中的可连接的从设备的数量。另外，由于报头类型是类型1，因此通信速率高于情况0的通信速率，与情况1类似。
注意，需要仲裁的组中的从设备(显示驱动器120等)是在所附权利要求中描述的第一从设备的实例。不需要仲裁的组中的从设备是所附权利要求中描述的第二从设备的实例。
电子设备100中的每个设备(处理器110等)根据情况适当地选择上述情况0至3中的任一个，并执行与其他设备的通信。
图5是用于描述第一实施例中的报头类型的图。图5a是示出当发送类型0的报头(保留)时，SDA线108和SCL线109的示例性状态的图。图5b是示出当发送类型1的报头时，SDA线108和SCL线109的示例性状态的图。A[6]到A[0]各自指示保留的7位。在保留中，首先发送A[6]，最后发送A[0]。另外，R/W是指示任何数据写入和读取的读写位。
当通信开始时，主设备将SDA线108设置为低电平，并且将SCL线109设置为高电平。该状态被称为开始条件S。主设备与开始条件S(起始位)之后的时钟信号同步地依次发送A[6]到A[0]和R/W。
这里，在类型0中，通过具有低通信速率的开漏电路发送全部位。另一方面，在类型1中，通过开漏电路仅发送第一位A[6]，并且通过具有高通信速率的推挽电路发送第二位和后续位。另外，在类型0中，所有位的通信速率是低的，但是对于每个位执行仲裁。另一方面，在类型1中，只在第一位进行仲裁，但是如果在第一位没有碰撞，则第二位和后续位的通信速率变得比类型0的通信速率高。注意，当在类型1的第一位发生碰撞时，设备通过开漏电路发送第二位和后续位，并对每一位执行仲裁。
[帧的数据结构]
图6是示出在第一实施例中在情况0至2的情况下由主设备发送的帧的示例性数据结构的图。这里，帧是指包括动态地址的信号，以及由具有动态地址的从设备发送和接收的数据。图6a示出了当主设备在情况0中执行写入时发送的帧的示例性配置。图6b示出了当主设备在情况0中执行读取时发送的帧的示例性配置。图6c示出了当主设备在情况1中执行写入时发送的帧的示例性配置。图6d示出了当主设备在情况1中执行读取时发送的帧的示例性配置。图6e示出了当主设备在情况2中执行写入时发送的帧的示例性配置。图6f示出了当主设备在情况2中进行读取时发送的帧的示例性配置。另外，在图6中，白色矩形指示由主设备发送到从设备的信号，阴影矩形指示由从设备发送到主设备的信号。
在情况0中，首先从主设备发送开始条件S，并且从主设备依次发送具有十六进制值“7E”和读写位R/W的保留。然后，在从设备成功接收的情况下，从从设备发送确认(ACK)。在ACK之后，由主设备发送重启条件Sr，并且依次发送动态地址和读写位R/W。然后，在从设备已经成功接收到这些的情况下，从从设备发送ACK。在ACK之后，在主设备和从设备之间发送和接收读取数据或写入数据。数据以字节为单位发送，称为转换位T的奇偶校验被添加到每个字节。当数据被完全发送和接收时，主设备发送停止条件P或重启条件Sr.
接下来，在情况1中，与情况0类似，在开始条件S之后，从主设备发送保留，并且从从设备发送ACK。在ACK之后，由主设备发送重启条件Sr，并且其第一位A[6]被设置为“0”的动态地址和读写位R/W被依次发送。然后，从从设备发送ACK，并且在主设备和从设备之间发送和接收读取数据或写入数据。当数据被完全发送和接收时，由主设备发送停止条件P或重启条件Sr。
接下来，在情况2中，在开始条件S之后，从主设备发送动态地址，并且从从设备发送ACK。在ACK之后，在主设备和从设备之间发送和接收读取数据或写入数据。当数据被完全发送和接收时，由主设备发送停止条件P或重启条件Sr。
图7是示出第一实施例的情况3中由主设备发送的帧的示例性数据结构的图。图7a示出了在主设备在情况3中执行写入时发送的帧的示例性配置。图7b示出了在主设备在情况3中执行读取时发送的帧的示例性配置。
在情况3中，类似于情况0，在开始条件S之后，从主设备发送保留，并且从从设备发送ACK。在ACK之后，由主设备发送重启条件Sr，并且其第一位A[6]被设置为组标识符的动态地址和读写位R/W被依次发送。在组标识符中，在从设备属于需要仲裁的仲裁目标组的情况下，设置“0”，并且在从设备属于不需要仲裁的组的情况下，设置“1”。
然后，从从设备发送ACK，并且在主设备和从设备之间发送和接收读取数据或写入数据。当数据完全发送和接收时，由主设备发送停止条件P或重新启动条件Sr。
与动态地址的第一位设置为固定值的情况1不同，由于在情况3中动态地址的第一位不一定被设置为固定值，因此与情况1相比，可能将更大数量的从设备连接到主设备。另外，由于以仲裁目标组的动态地址的第一个位A[6]设置与固定模式数据(保留)的第一位不同的值，所以设备可在第一位检测碰撞并执行仲裁。
图8是示出在第一实施例中由从设备发送的帧的示例性数据结构的图。图8a示出了在情况0中当从设备通过带内中断等执行写入时发送的帧的示例性配置。图8b示出了在情况0中当从设备通过带内中断等执行读取时发送的帧的示例性配置。图8c图示了在情况1中当从设备通过带内中断等执行写入时发送的帧的示例性配置。图8d示出了在情况1中当从设备通过带内中断等执行读取时发送的帧的示例性配置。图8e示出了在情况3中当从设备通过带内中断等执行写入时发送的帧的示例性配置。图8f示出了在情况3中当从设备通过带内中断等执行读取时发送的帧的示例性配置。注意，在情况2中，从设备不向主设备发送动态地址。这是因为该设备在情况2中不能执行仲裁。
在情况0中，当带内中断等发生时，由从设备发送开始条件S和动态地址，并且由主设备发送ACK。在ACK之后，由主设备发送重启条件Sr，并且在主设备和从设备之间发送和接收读取数据或写入数据。而且，在发送ACK之后，主设备可立即发送停止条件P.
在情况1中，当带内中断等发生时，由从设备发送开始条件S和其第一位A[6]固定为“0”的动态地址，并且由主设备发送ACK。在ACK之后，由主设备发送重启条件Sr，并且在主设备和从设备之间发送和接收读取数据或写入数据。
在情况3中，当出现带内中断等时，在开始条件S之后，从从设备发送其第一位A[6]被设置为组标识符的动态地址，并且由主设备发送ACK。由于“0”被设置为执行带内中断等的从设备中的组标识符，所以设备检测是否发生了碰撞，类似于情况1。另外，在ACK之后，由主设备发送重启条件Sr，并且在主设备和从设备之间发送和接收读取数据和写入数据。
图9是示出第一实施例中的总线特性寄存器112的设置信息的实例的图。BCR[7]到BCR[0]被存储在总线特性寄存器112中。这里，BCR[i](i是0到7的整数)指示第i位。这样的位包括指示从设备是否属于需要仲裁的组的设置信息。在图9中，由虚线围绕的部分指示根据情况3的添加而修改的I3C规范的部分。
在BCR[7]和BCR[6]中，分配给诸如主设备或从设备的系统中的设备的角色(设备角色)被设置。在设备是次要主设备的情况下，设置二进制值“01”。在设备是进行对等通信的从设备的情况下，设置二进制值“10”。另外，在BCR[1]和BCR[6]中，设置指示设备是否执行带内中断和与时钟频率相关的设置内容的索引0至3中的任一个。
图10是示出第一实施例中的索引0至3的示例性细节的图。在图10中，由虚线包围的部分和粗体框部分表示根据情况3的添加而修改的I3C规范的部分。索引0表示执行带内中断请求，并且可能将时钟频率设置为最大值。索引1表示执行带内中断请求，不能将时钟频率设置为最大值。索引2表示没有执行带内中断请求，也不能将时钟频率设置为最大值。索引3表示没有执行带内中断请求，可能将时钟频率设置为最大值。
根据图9和图10的设置信息，在设备角色为“01”或“10”或索引为0或1的情况下，主设备将设备确定为需要仲裁的从设备，并将组标识符设置为“0”。
[设备的示例性操作]
图11是示出第一实施例中的主/从设备(处理器110等)的示例性操作的流程图。例如，当电力被施加到电子设备100时，操作开始。设备从每个从设备读取总线特性寄存器等(步骤S911)，并执行分配动态地址的地址分配处理(步骤S920)。
然后，设备确定是否检测到由另一设备产生的开始条件(步骤912)。在未检测到开始条件的情况下(步骤S912中的“否”)，设备确定通信是否发生了预定事件(步骤S913)。在发生了事件的情况下(步骤S913中的“是”)，设备进行主侧通信处理(步骤S930)。在未发生事件的情况下(步骤S913中的“否”)或者步骤S930之后，设备重复步骤S912之后的处理。
另一方面，在检测到开始条件的情况下(步骤S912中的“是”)，当发生碰撞时，主设备开始产生时钟信号(步骤S914)，接收动态地址，并且执行仲裁(步骤S915)。然后，主设备确定接收到的地址是否被分配给主设备本身(步骤S916)。在接收到自身地址的情况下(步骤S916中的“是”)，设备发送ACK，发送和接收数据，并且执行对接收到的数据的处理(步骤S917)。在没有接收到自身地址的情况下(步骤S916中的“否”)，或者在步骤S917之后，设备重复步骤S912之后的处理。
图12是示出第一实施例中的情况3的示例性地址分配处理的流程图。设备确定当前的通信方案是否是情况3(步骤S921)。在当前的通信方案不是情况3的情况下(步骤S921中的“否”)，设备作为主设备执行对应于情况0到情况2中的任一个的动态地址分配处理(步骤S922)，并结束地址分配处理。
在当前的通信方案是情况3的情况下(步骤S921中的“是”)，设备作为主设备选择分配目标从设备，并且基于BCR确定从设备是否是需要仲裁的组中的从设备(步骤S923)。在从设备处于需要仲裁的组的情况下(步骤S923中的“是”)，设备分配其第一位A[6]被设置为“0”的动态地址(步骤S924)。另一方面，在从设备不在需要仲裁的组中的情况下(步骤S923中的“否”)，设备分配其第一位A[6]被设置为“1”的动态地址(步骤S926)。在步骤S925或S926之后，设备确定所有从设备的地址是否被完全分配(步骤S927)。在分配未完成的情况下(步骤S927中的“否”)，设备重复步骤S923之后的处理。在分配完成的情况下(步骤S927中的“是”)，地址分配处理结束。
图13是示出第一实施例中的示例性主侧通信处理的流程图。设备确定当前通信方案是否是情况3(步骤S931)。在当前通信方案是情况3的情况下(步骤S931中的“是”)，设备执行与情况3对应的通信处理(步骤S940)。另一方面，在当前通信方案不是情况3的情况下(步骤S931中的“否”)，设备执行对应于情况0到2中的任一个的通信处理(步骤S932)。在步骤S940或S932之后，设备结束主侧通信处理。
图14是示出与第一实施例中的情况3相对应的示例性主侧通信处理的流程图。设备作为主设备开始产生时钟信号(步骤S941)，并产生开始条件(步骤S942)。然后，设备发送模式数据(保留)的第一位A[6](＝1)(步骤S943)，并确定该位是否发生了碰撞(步骤S944)。由于模式数据的第一位是“1”，所以当由从设备发送第一位为“0”的动态地址时，主设备可确定发生了碰撞。为了发送第一位，使用具有低通信速率的开漏电路。
当发生碰撞时(步骤S944中的“是”)，主设备失去控制权，停止向SDA线108的发送，从其他从设备接收第二位和后续位的地址，并且以位为单位进行仲裁(步骤S945)。这里，为了发送地址，使用具有低通信速率的开漏电路。
设备基于接收到的信号分析发生了多主设备通信、对等通信和带内中断中的哪一个(步骤S946)。此外，设备作为主设备确定带内中断是否可接受(步骤S947)。在带内中断可接受的情况下(步骤S947中的“是”)，主设备发送ACK，发送和接收数据，并执行接收到的数据的处理(步骤S948)。这些数据由推挽电路发送。另一方面，在带内中断不可接受的情况下(步骤S947中的“否”)，主设备发送NACK(步骤S948)。
另一方面，在没有发生碰撞的情况下(步骤S944中的“否”)，设备发送模式数据(保留)的第二和后续位以及访问目的地的动态地址(步骤S951)。为了发送这样的数据，使用具有较高通信速率的推挽电路。因此，设备发送和接收数据并执行接收到的数据的处理(步骤S952)。在步骤S948、S949或S952之后，设备生成停止条件(步骤S951)，并结束情况3的主侧通信处理。
图15是示出第一实施例中的从设备(例如，显示驱动器120)的示例性操作的流程图。例如，当电力被施加到电子设备100时，操作开始。从设备存储由主设备分配的动态地址(步骤S961)，并确定当前通信方案是否是情况3(步骤S962)。在当前的通信方案是情况3的情况下(步骤S962中的“是”)，则从设备执行情况3的从侧通信处理(步骤S970)，并且重复步骤S962之后的处理。另一方面，在当前的通信方案不是情况3的情况下(步骤S962中的“否”)，从设备执行对应于情况0至2中的任何一个的通信处理(步骤S963)，并且重复步骤S962之后的处理。
图16是示出与第一实施例中的情况3对应的示例性从侧通信处理的流程图。设备确定是否发生了带内中断或对等通信的预定事件(步骤S971)。
在发生了带内中断等的事件的情况下(步骤S971中的“是”)，从设备生成开始条件(步骤S972)。然后，当发生碰撞时，从设备发送自己的动态地址并执行仲裁(步骤S973)。从设备确定是否接收到ACK(步骤S974)。在接收到ACK的情况下(步骤S974中的“是”)，从设备发送并接收数据，并执行接收到的数据的处理(步骤S975)，并产生停止条件(步骤S976)。在没有接收到ACK的情况下(步骤S974中的“否”)或者在步骤S976之后，从设备结束情况3的从侧通信处理。
另一方面，在没有发生带内中断等事件发生的情况下(步骤S971中的“否”)，从设备确定是否检测到由另一设备产生的开始条件(步骤S977)。在检测到开始条件的情况下(步骤S977中的“是”)，当发生碰撞时，从设备接收固定模式和动态地址，并且执行仲裁(步骤S978)。因此，设备确定接收到的地址是否是自己的地址(步骤S979)。在接收到自己的地址的情况下(步骤S979中的“是”)，设备发送和接收数据并执行接收到的数据的处理(步骤S980)。在没有检测到开始条件的情况下(步骤S977中的“否”)，在没有接收到自己的地址的情况下(步骤S979中的“否”)，或者在步骤S980之后，从设备结束通信处理。
以这种方式，根据本技术的第一实施例，由于将与模式数据的第一位不同的值被设置为第一位的地址分配给执行中断等的从设备，可能检测在模式数据的每个第一位和地址中是否发生了碰撞。因此，已经检测到碰撞的设备可仲裁已经发送已经发生碰撞的信号的设备。另外，由于地址的第一位不是固定值，所以可能比第一位设置为固定值的情况1连接更多的从设备。
[第一修改例]
虽然在上述第一实施例中根据情况3的添加来修改BCR的索引0至3的细节，但是主设备也可替代地修改BCR的其他部分。例如，可使用BCR中保留的设备角色。第一实施例的第一修改例中的电子设备100与第一实施例的电子设备不同之处在于修改了在BCR中保留的设备角色。
图17是表示第一实施方式的第一修改例中的总线特性寄存器112的设置信息的实例的图。在图17中，虚线包围的部分表示根据情况3的添加而修改的I3C规范的一部分。
在BCR[6]和BCR[7]中，保留被设置为“11”。但是，在第一修改例中，角色被修改为不请求带内中断请求、次要主请求以及对等从请求中的任一个的从设备。
第一修改例的主设备将在情况3中在BCR[7]和BCR[6]中设置“11”的从设备确定为“不需要仲裁的从设备”，并将其他从设备确定为“需要仲裁的从设备”。
以这种方式，根据本技术的第一修改例的第一修改，由于只有保留的设备角色被修改为不需要仲裁的从设备，因此相比修改索引0到3的情况，可能减少要被修改的部分的数量。
[第二修改例]
虽然在上述第一实施例中根据情况3的添加来修改BCR的索引0至3的细节，但是主设备也可替代地修改BCR的其他部分。例如，可使用BCR中保留的设备角色。第一实施例的第二修改例中的电子设备100与第一实施例中的电子设备的不同之处在于修改了在BCR中保留的设备角色。
图18是示出第一实施方式的第二修改例中的总线特性寄存器112的设置信息的实例的图。在图18中，虚线包围的部分表示根据情况3的添加而修改的I3C规范的一部分。
在BCR[6]和BCR[7]中，保留设置为“11”。但是，在第二修改例中，角色被修改为请求带内中断的从设备。
在第二修改例中，主设备将在情况3中在BCR[7]和BCR[6]中设置“01”(次要主设备)、“10”(对等从设备)或“11”(执行带内中断的从设备)的从设备确定为“需要仲裁的从设备”。另一方面，将在CR[6]和BCR[7]中设置“00”的从设备被确定为“不需要仲裁的从设备”。以这种方式，在修改例1中，将不需要仲裁的从设备分配给保留的设备角色(“11”)。另一方面，在修改例2中，将需要仲裁的从设备分配给“11”。另外，在修改例1中，将需要仲裁的从设备分配给“00”。另一方面，在修改例2中，将不需要仲裁的从设备分配给“00”。
以这种方式，根据本技术的第一修改例的第二修改，由于只有保留的设备角色被修改为需要仲裁的从设备，因此相比修改索引0到3的情况，可能减少要被修改的部分的数量。
[第三修改例]
虽然在上述第一实施例中根据情况3的添加来修改BCR的索引0至3的细节，但是主设备也可替代地修改BCR的其他部分。例如，分配给BCR中的设备角色的位数从2位增加到3位，并且可使用空白部分。第一实施例的第三修改例中的电子设备100与第一实施例的电子设备的不同之处在于，分配给BCR中的设备角色的位数增加。
图19是表示第一实施例的第三修改例中的总线特性寄存器112的设置信息的实例的图。在图19中，由粗线和虚线包围的部分表示根据情况3的添加而修改的I3C规范的部分。
分配给设备角色的位从BCR[6]和BCR[7]修改为BCR[5]到BCR[7]。根据这样的修改，修改被执行，使得修改之前的BCR[5]到[2]中设置的信息被移动到BCR[4]到[1]。另外，在BCR[0]中，设置最大SCL时钟频率的可能性被设置。
在BCR[5]到BCR[7]中，二进制值“000”表示设备是I2C从设备，“100”表示设备是I2C次要主设备。另外，“010”表示设备是对等的I3C从设备，“001”表示设备是执行带内中断的从设备。保留被设置在其他位。
在第三修改例中，主设备将在情况3中在BCR[5]至BCR[7]中设置“100”、“100”或“010”的从设备确定为“需要仲裁的从设备”。另一方面，将设置“000”的从设备确定为“不需要仲裁的从设备”。
以这种方式，根据本技术的第一修改例的第三修改，由于分配给设备角色的位数量增加，所保留的区域增加，因此可能在将来对应于设备角色的扩展。
<2.第二实施例>
在上述第一实施例中，具有不同于固定模式的第一位的第一位的地址被分配给执行中断等的从设备。因此，与情况0相比，通信速率增加并且设备数量增加。但是，假设了期望比情况0的通信速率更高的通信速率以及可能进行仲裁而不是增加设备数量的系统。第二实施例与第一实施例的不同之处在于电子设备100具有比情况0更高的通信速率并且能够仲裁。
图20是用于描述第二实施例中的通信方案的图。在第二实施例中，除了情况0至3之外还添加了情况4。
在情况4中，设置类型1的报头类型。另外，在情况4中，类似于情况2，主设备在开始条件之后发送7位动态地址，而不发送保留的固定模式。但是，在动态地址的第一位设置仲裁位。在仲裁位中，在主侧设置固定值“1”，在从侧设置固定值“0”。
在情况4中，由于在第一位设置了固定值，所以基本上可用的地址的大小从7位减少到6位，并且从设备的数量减少了一半，从最大值112减少到最大值56。另一方面，由于在主侧和从侧的上第一位设置为不同的固定值，因此设备可在第一位检测到碰撞并执行仲裁。另外，由于不需要保留的发送，因此情况4具有比需要发送保留的情况0、情况1或情况3更高的通信速率。
以这种方式，与情况0相比，在情况4中，从设备的最大数量减少了一半，但是通信速率可增加，同时可进行仲裁。
图21是示出第二实施例中的情况4中由主设备发送的帧的示例性数据结构的图。在情况4中，在开始条件S之后，从主设备发送动态地址，并且从从设备发送ACK。动态地址的第一位(仲裁位)设置为“1”。另一方面，由从设备发送的动态地址的第一位设置为“0”。
另外，在第二实施例中，在情况4中，主设备通过与情况1类似的过程来分配动态地址。即，从设备的动态地址的第一位固定为“0”。
但是，如果连接了不执行带内中断等的不需要仲裁从设备，则当主设备和从设备中的一个访问从设备时，主设备和从设备中的另一个可能错误地确定访问被引导至自身。例如，假设这样一种情况：在不需要仲裁从设备的地址和主设备或从设备的地址之间只有第一位不同，并且6个低位是相同的。在这样的配置中，当控制权丢失时，由于第一位(仲裁位)被设置为“1”到“0”，所以主设备或从设备错误地将向不需要仲裁从设备发送的地址确定为其自己的地址。
为了防止这种错误操作，在第二实施例中，优选的是，主设备将其6个低位与执行带内中断等的仲裁目标从设备的动态地址不同的地址分配给不需要仲裁从设备。
图22是示出第二实施例中的示例性主侧通信处理的流程图。第二实施例的通信处理与第一实施例的通信处理的不同之处在于进一步执行步骤S933和S955。
在当前的通信方案不是情况3的情况下(步骤S931中的“否”)，设备确定当前的通信方案是否是情况4(步骤S933)。在当前的通信方案是情况4的情况下(步骤S933中的“是”)，设备执行对应于情况4的主侧通信处理(步骤S955)，并结束主侧通信处理。另一方面，在当前通信方案不是情况4的情况下(步骤S933中的“否”)，设备执行步骤S932。
图23是示出与第二实施例中的情况4对应的示例性主侧通信处理的流程图。除了执行步骤S956代替步骤S949之外，情况4的通信处理与情况3的通信处理类似。
在第一位A[6]中没有发生碰撞的情况下(步骤S944中的“否”)，设备通过推挽电路发送地址的第二位和后续位(步骤S956)，并且执行步骤S950之后的处理。
图24是示出第二实施例中的示例性从侧通信处理的流程图。第二实施例的从侧通信处理与第一实施例的从侧通信处理的不同之处在于进一步执行步骤S964和S985。
在当前的通信方案不是情况3的情况下(步骤S931中的“否”)，设备确定当前的通信方案是否是情况4(步骤S964)。在当前的通信方案是情况4的情况下(步骤S964中的“是”)，设备执行对应于情况4的从侧通信处理(步骤S985)，并且重复步骤S962之后的处理。另一方面，在当前通信方案不是情况4的情况下(步骤S964中的“否”)，设备执行步骤S963。
图25是示出与第二实施例中的情况4对应的示例性从侧通信处理的流程图。除了执行步骤S986和S987代替步骤S973和S978外，情况4的通信处理与情况3的通信处理类似。在发生中断等事件的情况下(步骤S971中的“是”)，从设备生成开始条件(步骤S972)。因此，从设备发送其第一位(仲裁位)A[6]被设置为“0”的地址，当发生碰撞时执行仲裁(步骤S986)，并且执行步骤S974之后的处理。
另外，在检测到开始条件的情况下(步骤S977)，从设备发送动态地址，当发生碰撞时执行仲裁(步骤S987)，并且执行步骤S979之后的处理。
以这种方式，根据本技术的第二实施例，由于在开始条件之后主设备和从设备发送第一位设置为不同的固定值的动态地址，所以可能在第一位中检测到碰撞并执行仲裁。另外，与发送模式数据的情况0等相比，可提高通信速率。
注意，上述实施例仅是用于实现本技术的实例，并且实施例中的项目分别与所附权利要求的范围中的技术定义项目具有对应关系。类似地，在所附权利要求的范围内的技术定义项目分别与由相同名称表示的本技术的实施例中的项目具有对应关系。但是，本技术不限于这些实施例，而是可在不脱离本技术的精神和范围的情况下实施这些实施例的各种修改。
另外，在上述实施例中，描述的处理序列可被准备为包括这样的一系列步骤的方法，或者使得计算机执行这样的一系列步骤的程序或记录该程序的记录介质。作为记录介质，例如可使用压缩光盘(CD)、迷你光盘(MD)、数字多功能光盘(DVD)、存储卡、蓝光(注册商标)光盘等。
注意，本文描述的效果不一定是受限的，但是可实现在本公开中描述的任何效果。
注意，本技术可被配置如下。
(1)一种通信系统，包括：
第一从设备，属于需要仲裁的组，并且被配置为依次发送指示通信开始的起始位和第一地址，并且发送和接收数据，在第一地址中，与预定模式数据的第一位不同的值被设置在第一位中；和
主设备，被配置为依次发送起始位和预定模式数据，
其中，主设备基于第一位来仲裁主设备和第一从设备。
(2)根据(1)的通信系统，进一步包括：
第二从设备，被配置为在依次接收起始位和预定模式数据之后，接收第二地址，并且发送和接收数据，在第二地址中，特定值被设置在第一位中。
(3)根据(2)的通信系统，
其中，第二从设备在依次接收起始位和预定模式数据之后，发送确认，接收指示通信重启的重启条件，并且接收第二地址。
(4)根据(2)的通信系统，
其中，主设备以及第一从设备和第二从设备根据I3C的通信标准来发送和接收数据。
(5)根据(4)的通信系统，
其中，第一从设备是能够执行I3C的通信标准的I3C次要主请求的设备。
(6)根据(4)的通信系统，
其中，第一从设备是能够执行I3C的通信标准的对等I3C从请求的设备。
(7)根据(4)的通信系统，
其中，第一从设备是能够执行I3C的通信标准的带内中断的设备。
(8)根据(4)到(7)中任一项所述的通信系统，
其中，第一从设备存储指示属于需要仲裁的组的设置信息，
第二从设备存储指示属于不需要仲裁的组的设置信息，并且
主设备基于设置信息将第一地址分配给第一从设备，并且将第二地址分配给第二从设备。
(9)根据(8)的通信系统，
其中，第一从设备和第二从设备将设置信息存储在总线特性寄存器中。
(10)一种设备，分配了地址，在地址中，是否属于需要仲裁的组的内容被设置在第一位中。
(11)一种主设备，包括：
通信单元，被配置为依次发送指示通信开始的起始位、预定模式数据以及地址，在地址中，是否属于需要仲裁的组的内容被设置在第一位中；和
仲裁单元，被配置为基于第一位仲裁从设备和另一设备。
(12)根据(11)的主设备，
其中，通信单元在依次发送起始位和预定模式数据之后，接收确认，发送指示通信重启的重启条件，并发送地址。
(13)根据(11)的主设备，
其中，当仲裁单元在执行基于第一位的仲裁中检测到与预定模式数据的第一位不同的值时，通信单元确定发生了需要仲裁的事件，并停止发送预定模式数据，事件包括带内中断请求、次要主请求、或对等从请求，
仲裁单元从从设备接收第二位和后续位的地址，并以位为单位执行仲裁，并且
通信单元在主设备能够接受事件的情下，发送确认，然后发送和接收数据或者执行数据的处理，并且在主设备不能够接受事件的情况下，不发送确认，并结束通信处理。
(14)一种从设备，包括：
发送单元，被配置为依次发送指示通信开始的起始位和地址，在地址中，是否属于需要仲裁的组的内容被设置在第一位中；和
仲裁单元，被配置为基于第一位仲裁主设备和从设备。
(15)一种通信系统控制方法，包括：
第一从侧步骤，其中，属于需要仲裁的组的第一从设备依次发送指示通信开始的起始位和第一地址，并且发送和接收数据，在第一地址中，与预定模式数据的第一位不同的值被设置在第一位中；和
主侧步骤，其中，主设备依次发送起始位和预定模式数据，
其中，主设备在主侧步骤中基于第一位来仲裁主设备和第一从设备。
(16)一种程序，使计算机执行：
第一从侧步骤，其中，属于需要仲裁的组的第一从设备依次发送指示通信开始的起始位和第一地址，并且发送和接收数据，在第一地址中，与预定模式数据的第一位不同的值被设置在第一位中；和
主侧步骤，其中，主设备依次发送起始位和预定模式数据，
其中，主设备在主侧步骤中基于第一位来仲裁主设备和第一从设备。
(17)一种通信系统，包括：
从设备，被配置为依次发送指示通信开始的起始位和发送源地址，在发送源地址中，特定值被设置在第一位中；和
主设备，被配置为依次发送起始位和发送目的地址，并且基于第一位来仲裁从设备和另一设备，在发送目的地址中，不对应于特定值的值被设置在第一位中。
(18)根据(17)的通信系统，
其中，从设备包括需要仲裁处理的仲裁目标从设备和不需要仲裁处理的不需要仲裁从设备，并且
主设备将地址分配给仲裁目标设备，并且主设备将地址分配给不需要仲裁设备，在该地址中，除了第一位之外的位串与仲裁目标从设备的位串不同。
(19)一种设备，被配置为依次发送指示通信开始的起始位和发送源地址，在发送源地址中，固定值被设置在第一位中。
(20)一种设备，包括：
发送单元，被配置为依次发送指示通信开始的起始位和发送目的地址，在发送目的地址中，固定值被设置在第一位中；和
仲裁单元，被配置为基于第一位仲裁从设备和另一设备。
(21)一种通信系统控制方法，包括：
从侧步骤，其中从设备依次发送指示通信开始的起始位和发送源地址，在发送源地址中，特定值被设置在第一位中；和
主侧步骤，其中主设备依次发送起始位和发送目的地址，并且基于第一位来仲裁从设备和另一设备，在发送目的地址中，不对应于特定值的值被设置在第一位中。
(22)一种程序，使计算机执行：
从侧步骤，其中从设备依次发送指示通信开始的起始位和发送源地址，在发送源地址中，特定值被设置在第一位中；和
主侧步骤，其中主设备依次发送起始位和发送目的地址，并且基于第一位来仲裁从设备和另一设备，在发送目的地址中，不对应于特定值的值被设置在第一位中。
(23)一种通信系统，包括：
主设备，被配置为依次发送指示通信开始的起始位和预定模式数据，并发送和接收数据；和
第一从设备，能够执行带内中断请求、次要主请求或对等从请求，
其中，第一从设备依次发送起始位和第一地址，并且发送和接收数据，在第一地址中，与预定模式数据的第一位不同的值被设置在第一位中，并且
主设备基于第一位仲裁主设备和第一从设备。
(24)根据(23)的通信系统，进一步包括：
第二从设备，不执行带内中断请求、次要主请求和对等从请求中的任何一个，
其中，第二从设备在依次接收起始位和预定模式数据之后接收第二地址，并且发送和接收数据，在第二地址中，特定值被设置在第一位中。
(25)根据(23)的通信系统，
其中，第二从设备在依次接收起始位和预定模式数据之后，发送确认，接收指示通信重启的重启条件，然后接收地址，并且在所接收的地址与从主设备分配的第二从设备的地址匹配的情况下，发送确认，然后执行从主设备发送的写数据的接收或到主设备的读数据的发送，并且
第一从设备在带内中断请求、次要主请求和对等从请求中的任何一个未被执行的情况下，在依次接收起始位和预定模式数据之后，发送确认，接收重启条件，然后接收地址，并且在接收到的地址与从主设备分配的第一从设备的地址匹配的情况下，发送确认，然后执行从主设备发送的写数据的接收或者到主设备的读数据的发送。
(26)根据(23)到(25)中任一项的通信系统，
其中，主设备以及第一从设备和第二从设备根据I3C的通信标准来发送和接收数据。
(27)根据(26)的通信系统，
其中，第一从设备是能够执行I3C的通信标准中的I3C次要主请求的设备。
(28)根据(26)的通信系统，
其中，第一从设备是能够执行I3C的通信标准中的对等I3C从设备请求的设备。
(29)根据(26)的通信系统，
其中，第一从设备是能够执行I3C的通信标准中的带内中断的设备。
(30)根据(26)到(29)中任一项的通信系统，
其中，第一从设备存储指示属于需要仲裁的组的设置信息，
第二从设备存储指示属于不需要仲裁的组的设置信息，并且
主设备基于设置信息将第一地址分配给第一从设备，并且将第二地址分配给第二从设备。
(31)根据(30)的通信系统，
其中，第一从设备和第二从设备将设置信息存储在总线特性寄存器中。
(32)根据(30)到(31)中任一项的通信系统，
其中，需要仲裁的组是包括从设备的组，从设备能够执行带内中断请求。
(33)根据(30)到(31)中任一项的通信系统，
其中，需要仲裁的组是包括从设备的组，从设备能够执行次要主请求。
(34)根据(30)到(31)中任一项的通信系统，
其中，需要仲裁的组是包括从设备的组，从设备能够执行对等从请求。
(35)根据(23)到(34)中任一项的通信系统，
其中，当在基于第一位的仲裁中检测到与预定模式数据的第一位不同的值时，主设备确定发生了需要仲裁的事件，并停止发送预定模式数据，事件包括带内中断请求、次要主请求、或对等从请求，主设备从另一个从设备接收第二位和后续位的地址，以位为单位执行仲裁，并在事件对于主设备可接受的情况下，发送确认，然后发送和接收数据或者执行数据处理，并且在事件对于主设备不可接受的情况下，不发送确认并结束主侧通信处理。
参考标记列表
100 电子设备
108 SDA线
109 SLC线
110，140 处理器
111 地址分配单元
112，121 总线特性寄存器
113，122 通信单元
114，123 仲裁单位
120 显示驱动器
130 陀螺仪传感器。

Claims (35)

1.一种通信系统，包括：
第一从设备，属于需要仲裁的组，并且被配置为依次发送指示通信开始的起始位和第一地址，并且发送和接收数据，在所述第一地址中，与预定模式数据的第一位不同的值被设置在第一位中；和
主设备，被配置为依次发送所述起始位和所述预定模式数据，
其中，所述主设备基于所述第一位来仲裁所述主设备和所述第一从设备。
2.根据权利要求1所述的通信系统，进一步包括：
第二从设备，被配置为在所述起始位和所述预定模式数据被依次接收之后接收第二地址，并且发送和接收数据，在所述第二地址中，特定值被设置在第一位中。
3.根据权利要求2所述的通信系统，
其中，所述第二从设备在依次接收所述起始位和所述预定模式数据之后，发送确认，接收指示通信重启的重启条件，并且接收所述第二地址。
4.根据权利要求2所述的通信系统，
其中，所述主设备以及所述第一从设备和所述第二从设备根据I3C的通信标准来发送和接收所述数据。
5.根据权利要求4所述的通信系统，
其中，所述第一从设备是能够执行I3C的通信标准中的I3C次要主请求的设备。
6.根据权利要求4所述的通信系统，
其中，所述第一从设备是能够执行I3C的通信标准中的对等I3C从请求的设备。
7.根据权利要求4所述的通信系统，
其中，所述第一从设备是能够执行I3C的通信标准中的带内中断的设备。
8.根据权利要求4所述的通信系统，
其中，所述第一从设备存储指示属于需要仲裁的组的设置信息，
所述第二从设备存储指示属于不需要仲裁的组的所述设置信息，并且
所述主设备基于所述设置信息将所述第一地址分配给所述第一从设备，并且将所述第二地址分配给所述第二从设备。
9.根据权利要求8所述的通信系统，
其中，所述第一从设备和所述第二从设备将所述设置信息存储在总线特性寄存器中。
10.一种设备，被分配了地址，在所述地址中，是否属于需要仲裁的组的内容被设置在第一位中。
11.一种主设备，包括：
通信单元，被配置为依次发送指示通信开始的起始位、预定模式数据以及地址，在所述地址中，是否属于需要仲裁的组的内容被设置在第一位中；和
仲裁单元，被配置为基于所述第一位仲裁从设备和另一设备。
12.根据权利要求11所述的主设备，
其中，所述通信单元在依次发送所述起始位和所述预定模式数据之后，接收确认，发送指示通信重启的重启条件，并发送所述地址。
13.根据权利要求11所述的主设备，
其中，当所述仲裁单元在执行基于所述第一位的所述仲裁中检测到与所述预定模式数据的第一位不同的值时，所述通信单元确定发生了需要仲裁的事件，并停止发送所述预定模式数据，所述事件包括带内中断请求、次要主请求、或对等从请求，并且
所述仲裁单元从所述从设备接收第二位和后续位的地址，并以位为单位执行仲裁，并且
所述通信单元在所述主设备能够接受所述事件的情况下，发送确认，然后发送和接收数据或者执行数据的处理，并且在所述主设备不能够接受所述事件的情况下，不发送所述确认，并结束通信处理。
14.一种从设备，包括：
发送单元，被配置为依次发送指示通信开始的起始位和地址，在所述地址中，是否属于需要仲裁的组的内容被设置在第一位中；
和
仲裁单元，被配置为基于所述第一位仲裁主设备和从设备。
15.一种通信系统控制方法，包括：
第一从侧步骤，其中，属于需要仲裁的组的第一从设备依次发送指示通信开始的起始位和第一地址，并且发送和接收数据，在所述第一地址中，与预定模式数据的第一位不同的值被设置在第一位中；和
主侧步骤，其中，主设备依次发送所述起始位和所述预定模式数据，
其中，所述主设备在所述主侧步骤中基于所述第一位来仲裁所述主设备和所述第一从设备。
16.一种程序，使计算机执行：
第一从侧步骤，其中，属于需要仲裁的组的第一从设备依次发送指示通信开始的起始位和第一地址，并且发送和接收数据，在所述第一地址中，与预定模式数据的第一位不同的值被设置在第一位中；和
主侧步骤，其中，主设备依次发送所述起始位和所述预定模式数据，
其中，所述主设备在所述主侧步骤中基于所述第一位来仲裁所述主设备和所述第一从设备。
17.一种通信系统，包括：
从设备，被配置为依次发送指示通信开始的起始位和发送源地址，在所述发送源地址中，特定值被设置在第一位中；和
主设备，被配置为依次发送所述起始位和发送目的地址，并且基于所述第一位来仲裁所述从设备和另一设备，在所述发送目的地址中，不对应于所述特定值的值被设置在第一位中。
18.根据权利要求17所述的通信系统，
其中，所述从设备包括需要仲裁处理的仲裁目标从设备和不需要仲裁处理的不需要仲裁从设备，并且
所述主设备将地址分配给所述仲裁目标设备，
并且所述主设备将地址分配给所述不需要仲裁设备，在该地址中，除了第一位之外的位串与所述仲裁目标从设备的位串不同。
19.一种设备，被配置为依次发送指示通信开始的起始位和发送源地址，在所述发送源地址中，固定值被设置在第一位中。
20.一种设备，包括：
发送单元，被配置为依次发送指示通信开始的起始位和发送目的地址，在所述发送目的地址中，固定值被设置在第一位中；和
仲裁单元，被配置为基于所述第一位仲裁从设备和另一设备。
21.一种通信系统控制方法，包括：
从侧步骤，其中从设备依次发送指示通信开始的起始位和发送源地址，在所述发送源地址中，特定值被设置在第一位中；和
主侧步骤，其中主设备依次发送所述起始位和发送目的地址，并且基于所述第一位来仲裁所述从设备和另一设备，在所述发送目的地址中，不对应于所述特定值的值被设置在第一位中。
22.一种程序，使计算机执行：
从侧步骤，其中从设备依次发送指示通信开始的起始位和发送源地址，在所述发送源地址中，特定值被设置在第一位中；和
主侧步骤，其中主设备依次发送所述起始位和发送目的地址，并且基于所述第一位来仲裁所述从设备和另一设备，在所述发送目的地址中，不对应于所述特定值的值被设置在第一位中。
23.一种通信系统，包括：
主设备，被配置为依次发送指示通信开始的起始位和预定模式数据，并发送和接收数据；和
第一从设备，能够执行带内中断请求、次要主请求或对等从请求，
其中，所述第一从设备依次发送所述起始位和第一地址，并且发送和接收数据，在所述第一地址中，与所述预定模式数据的第一位不同的值被设置在第一位中，并且
所述主设备基于所述第一位仲裁所述主设备和所述第一从设备。
24.根据权利要求23所述的通信系统，进一步包括：
第二从设备，不执行所述带内中断请求、所述次要主请求和所述对等从请求中的任何一个，
其中，所述第二从设备在依次接收所述起始位和所述预定模式数据之后接收第二地址，并且发送和接收数据，在所述第二地址中，特定值被设置在第一位中。
25.根据权利要求23所述的通信系统，
其中，所述第二从设备在依次接收所述起始位和所述预定模式数据之后，发送确认，接收指示通信重启的重启条件，然后接收地址，并且在所接收的地址与从主设备分配的所述第二从设备的地址匹配的情况下，发送确认，然后执行从所述主设备发送的写数据的接收或到所述主设备的读数据的发送，并且
所述第一从设备在所述带内中断请求、所述次要主请求和所述对等从请求中的任何一个未被执行的情况下，在依次接收所述起始位和所述预定模式数据之后，发送确认，接收所述重启条件，然后接收地址，并且在接收到的地址与从所述主设备分配的第一从设备的地址匹配的情况下，发送确认，然后执行从所述主设备发送的写数据的接收或者到所述主设备的读数据的发送。
26.根据权利要求23所述的通信系统，
其中，所述主设备以及所述第一从设备和所述第二从设备根据I3C的通信标准来发送和接收所述数据。
27.根据权利要求26所述的通信系统，
其中，所述第一从设备是能够执行I3C的通信标准中的I3C次要主请求的设备。
28.根据权利要求26所述的通信系统，
其中，所述第一从设备是能够执行I3C的通信标准中的对等I3C从设备请求的设备。
29.根据权利要求26所述的通信系统，
其中，所述第一从设备是能够执行I3C的通信标准中的带内中断的设备。
30.根据权利要求26所述的通信系统，
其中，所述第一从设备存储指示属于需要仲裁的组的设置信息，
所述第二从设备存储指示属于不需要仲裁的组的所述设置信息，并且
所述主设备基于所述设置信息将所述第一地址分配给所述第一从设备，并且将所述第二地址分配给所述第二从设备。
31.根据权利要求30所述的通信系统，
其中，所述第一从设备和所述第二从设备将所述设置信息存储在总线特性寄存器中。
32.根据权利要求30所述的通信系统，
其中，所述需要仲裁的组是包括从设备的组，所述从设备能够执行所述带内中断请求。
33.根据权利要求30所述的通信系统，
其中，所述需要仲裁的组是包括从设备的组，所述从设备能够执行所述次要主请求。
34.根据权利要求30所述的通信系统，
其中，所述需要仲裁的组是包括从设备的组，所述从设备能够执行所述对等从请求。
35.根据权利要求23所述的通信系统，
其中，当在基于所述第一位的所述仲裁中检测到与所述预定模式数据的第一位不同的值时，所述主设备确定发生了需要仲裁的事件，并停止发送所述预定模式数据，所述事件包括所述带内中断请求、所述次要主请求、或所述对等从请求，所述主设备从另一个从设备接收第二位和后续位的地址，以位为单位执行仲裁，并在所述事件对于所述主设备可接受的情况下，发送确认，然后发送和接收数据或者执行数据处理，并且在所述事件对于所述主设备不可接受的情况下，不发送所述确认并结束主侧通信处理。
CN201680055378.9A 2015-10-01 2016-09-09 通信系统、设备、主设备、从设备、通信系统控制方法和程序 Active CN108139997B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015196191 2015-10-01
JP2015-196191 2015-10-01
PCT/JP2016/076570 WO2017056917A1 (ja) 2015-10-01 2016-09-09 通信システム、デバイス、マスタデバイス、スレーブデバイス、通信システムの制御方法、および、プログラム

Publications (2)

Publication Number Publication Date
CN108139997A true CN108139997A (zh) 2018-06-08
CN108139997B CN108139997B (zh) 2021-05-04

Family

ID=58423312

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680055378.9A Active CN108139997B (zh) 2015-10-01 2016-09-09 通信系统、设备、主设备、从设备、通信系统控制方法和程序

Country Status (8)

Country Link
US (5) US9727506B2 (zh)
EP (1) EP3358469B1 (zh)
JP (1) JP6743827B2 (zh)
KR (1) KR20180061140A (zh)
CN (1) CN108139997B (zh)
ES (1) ES2834631T3 (zh)
TW (2) TWI735469B (zh)
WO (1) WO2017056917A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112639755A (zh) * 2018-08-28 2021-04-09 高通股份有限公司 从机到从机直接通信
CN113973397A (zh) * 2020-07-10 2022-01-25 北京凌宇智控科技有限公司 一种设备配对方法、配对设备及设备配对系统
CN114911741A (zh) * 2021-02-08 2022-08-16 南京宏泰半导体科技有限公司 一种基于浮动地址系统的信号同步方法及装置

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6359955B2 (ja) * 2014-11-13 2018-07-18 ルネサスエレクトロニクス株式会社 シリアル通信システム、通信制御装置および電子装置
US9984016B2 (en) * 2016-01-06 2018-05-29 Dell Products L.P. Systems and methods for hardware arbitration of a communications bus
KR102454973B1 (ko) * 2016-01-28 2022-10-17 삼성디스플레이 주식회사 데이터 통신의 오류 복구 방법, 이를 수행하는 데이터 통신 시스템 및 이 데이터 통신 시스템을 포함하는 표시 장치
US20170371830A1 (en) * 2016-06-28 2017-12-28 Qualcomm Incorporated Accelerated i3c master stop
US10489337B2 (en) * 2016-06-30 2019-11-26 Intel Corporation Method, apparatus and system for dynamic optimization of signal integrity on a bus
US10872055B2 (en) * 2016-08-02 2020-12-22 Qualcomm Incorporated Triple-data-rate technique for a synchronous link
US10592441B2 (en) 2017-05-10 2020-03-17 Qualcomm Incorporated Bus communication enhancement based on identification capture during bus arbitration
US11030142B2 (en) * 2017-06-28 2021-06-08 Intel Corporation Method, apparatus and system for dynamic control of clock signaling on a bus
US20190108149A1 (en) * 2017-10-10 2019-04-11 Qualcomm Incorporated I3c in-band interrupts directed to multiple execution environments
JP7082311B2 (ja) * 2017-11-08 2022-06-08 株式会社村田製作所 データ通信装置
CN108170617B (zh) * 2017-12-01 2019-12-13 广东高云半导体科技股份有限公司 一种i3c设备及通信方法
US10693674B2 (en) 2018-01-29 2020-06-23 Qualcomm Incorporated In-datagram critical-signaling using pulse-count-modulation for I3C bus
US11023408B2 (en) * 2018-06-07 2021-06-01 Qualcomm Incorporated I3C single data rate write flow control
US10496562B1 (en) * 2018-08-13 2019-12-03 Qualcomm Incorporated Low latency virtual general purpose input/output over I3C
US10678723B2 (en) 2018-09-18 2020-06-09 Qualcomm Incorporated Urgent in-band interrupts on an I3C bus
DE102019201533A1 (de) * 2019-02-07 2020-08-13 Robert Bosch Gmbh Systemkomponente mit konfigurierbarem Kommunikationsverhalten und Verfahren zum Betreiben einer solchen Systemkomponente
CN113465262B (zh) * 2020-03-31 2022-09-23 青岛海尔电冰箱有限公司 冷藏冷冻装置及用于其的通信方法
CN111813723B (zh) * 2020-09-02 2021-02-02 深圳市英美华科技有限公司 一种电源总线数据传输方法、装置及计算机可读存储介质
JP2022091361A (ja) * 2020-12-09 2022-06-21 ソニーセミコンダクタソリューションズ株式会社 通信装置、通信方法、およびプログラム
JP2022144019A (ja) * 2021-03-18 2022-10-03 ローム株式会社 電源システム
CN114461550A (zh) * 2021-12-16 2022-05-10 加弘科技咨询(上海)有限公司 基于i2c通信的多主控设备访问仲裁系统及方法
US20240089195A1 (en) * 2022-09-13 2024-03-14 Qualcomm Incorporated Increased radio frequency front-end (rffe) throughput using port aggregation

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1731381A (zh) * 2004-08-05 2006-02-08 上海迪比特实业有限公司 通信总线系统
CN101150476A (zh) * 2007-10-23 2008-03-26 中兴通讯股份有限公司 点对点通信的总线实现方法
US7707339B2 (en) * 2007-12-18 2010-04-27 Freescale Semiconductor, Inc. Data arbitration on a bus to determine an extreme value
US7739435B2 (en) * 2006-12-29 2010-06-15 Texas Instruments Incorporated System and method for enhancing I2C bus data rate
CN101894088A (zh) * 2010-07-21 2010-11-24 中兴通讯股份有限公司 一种解决i2c总线上多主机冲突的方法及装置
CN102231142A (zh) * 2011-07-21 2011-11-02 浙江大学 一种带有仲裁器的多通道dma控制器
JP2012034254A (ja) * 2010-08-02 2012-02-16 Ricoh Co Ltd データ転送装置、画像形成装置、データ転送制御方法、データ転送制御プログラム及び記録媒体
JP2014186500A (ja) * 2013-03-22 2014-10-02 Nec Corp Ｉ２ｃバス通信用デバイス、ｉ２ｃバス通信システム、及びｉ２ｃバス通信方法
US20150100713A1 (en) * 2013-10-08 2015-04-09 Qualcomm Incorporated Coexistence of i2c slave devices and camera control interface extension devices on a shared control data bus

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5511165A (en) * 1992-10-23 1996-04-23 International Business Machines Corporation Method and apparatus for communicating data across a bus bridge upon request
JP2513121B2 (ja) 1993-05-25 1996-07-03 日本電気株式会社 シリアルバス用伝送装置
WO2000030314A1 (fr) * 1998-11-16 2000-05-25 Sega Enterprises, Ltd. Procede de transmission de donnees et systeme de jeu fonctionnant selon ledit procede
JP4120978B2 (ja) * 2001-02-27 2008-07-16 ヤマハ株式会社 電子楽器用バスシステム
US20040225814A1 (en) * 2001-05-29 2004-11-11 Ervin Joseph J. Method and apparatus for constructing wired-AND bus systems
US7117283B2 (en) * 2002-07-24 2006-10-03 Lsi Logic Corporation Multi-master extended I2C protocol
DE10262080B4 (de) * 2002-10-25 2005-01-27 Advanced Micro Devices, Inc., Sunnyvale SMBus-Testgerät und zugehöriges Verfahren
US20120169659A1 (en) * 2010-08-29 2012-07-05 Welland David R Apparatus for capacitance sensor with interference rejection and associated methods
US9336167B2 (en) * 2012-12-13 2016-05-10 Texas Instruments Incorporated I2C controller register, control, command and R/W buffer queue logic
US20140229644A1 (en) * 2013-02-12 2014-08-14 Haran Thanigasalam Method, apparatus, system for including interrupt functionality in sensor interconnects
US9639499B2 (en) * 2013-06-12 2017-05-02 Qualcomm Incorporated Camera control interface extension bus
US9690725B2 (en) * 2014-01-14 2017-06-27 Qualcomm Incorporated Camera control interface extension with in-band interrupt
US10353837B2 (en) * 2013-09-09 2019-07-16 Qualcomm Incorporated Method and apparatus to enable multiple masters to operate in a single master bus architecture
KR102187781B1 (ko) * 2013-12-09 2020-12-08 삼성디스플레이 주식회사 I2c 라우터 시스템
US9684624B2 (en) * 2014-01-14 2017-06-20 Qualcomm Incorporated Receive clock calibration for a serial bus
US10139875B2 (en) * 2014-02-20 2018-11-27 Qualcomm Incorporated Farewell reset and restart method for coexistence of legacy and next generation devices over a shared multi-mode bus
US9734121B2 (en) * 2014-04-28 2017-08-15 Qualcomm Incorporated Sensors global bus
US10007628B2 (en) * 2014-06-18 2018-06-26 Qualcomm Incorporated Dynamically adjustable multi-line bus shared by multi-protocol devices
US9411772B2 (en) * 2014-06-30 2016-08-09 Echelon Corporation Multi-protocol serial nonvolatile memory interface
US9904637B2 (en) * 2014-11-26 2018-02-27 Qualcomm Incorporated In-band interrupt time stamp
US9977519B2 (en) * 2015-02-25 2018-05-22 Synaptics Incorporated Active pen with bidirectional communication
US10140242B2 (en) * 2015-09-10 2018-11-27 Qualcomm Incorporated General purpose input/output (GPIO) signal bridging with I3C bus interfaces and virtualization in a multi-node network

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1731381A (zh) * 2004-08-05 2006-02-08 上海迪比特实业有限公司 通信总线系统
US7739435B2 (en) * 2006-12-29 2010-06-15 Texas Instruments Incorporated System and method for enhancing I2C bus data rate
CN101150476A (zh) * 2007-10-23 2008-03-26 中兴通讯股份有限公司 点对点通信的总线实现方法
US7707339B2 (en) * 2007-12-18 2010-04-27 Freescale Semiconductor, Inc. Data arbitration on a bus to determine an extreme value
CN101894088A (zh) * 2010-07-21 2010-11-24 中兴通讯股份有限公司 一种解决i2c总线上多主机冲突的方法及装置
JP2012034254A (ja) * 2010-08-02 2012-02-16 Ricoh Co Ltd データ転送装置、画像形成装置、データ転送制御方法、データ転送制御プログラム及び記録媒体
CN102231142A (zh) * 2011-07-21 2011-11-02 浙江大学 一种带有仲裁器的多通道dma控制器
JP2014186500A (ja) * 2013-03-22 2014-10-02 Nec Corp Ｉ２ｃバス通信用デバイス、ｉ２ｃバス通信システム、及びｉ２ｃバス通信方法
US20150100713A1 (en) * 2013-10-08 2015-04-09 Qualcomm Incorporated Coexistence of i2c slave devices and camera control interface extension devices on a shared control data bus

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112639755A (zh) * 2018-08-28 2021-04-09 高通股份有限公司 从机到从机直接通信
CN113973397A (zh) * 2020-07-10 2022-01-25 北京凌宇智控科技有限公司 一种设备配对方法、配对设备及设备配对系统
CN113973397B (zh) * 2020-07-10 2023-09-08 北京凌宇智控科技有限公司 一种设备配对方法、配对设备及设备配对系统
CN114911741A (zh) * 2021-02-08 2022-08-16 南京宏泰半导体科技有限公司 一种基于浮动地址系统的信号同步方法及装置
CN114911741B (zh) * 2021-02-08 2024-04-19 南京宏泰半导体科技股份有限公司 一种基于浮动地址系统的信号同步方法及装置

Also Published As

Publication number Publication date
ES2834631T3 (es) 2021-06-18
KR20180061140A (ko) 2018-06-07
TW202143058A (zh) 2021-11-16
US20170286341A1 (en) 2017-10-05
EP3358469B1 (en) 2020-11-04
TW201714098A (zh) 2017-04-16
CN108139997B (zh) 2021-05-04
US20190050357A1 (en) 2019-02-14
US20200034322A1 (en) 2020-01-30
TWI735469B (zh) 2021-08-11
WO2017056917A1 (ja) 2017-04-06
US9727506B2 (en) 2017-08-08
US20170097912A1 (en) 2017-04-06
JPWO2017056917A1 (ja) 2018-07-19
US10140230B2 (en) 2018-11-27
EP3358469A1 (en) 2018-08-08
JP6743827B2 (ja) 2020-08-19
US20180150425A1 (en) 2018-05-31
US10740268B2 (en) 2020-08-11
EP3358469A4 (en) 2019-06-05
US9916271B2 (en) 2018-03-13
US10372641B2 (en) 2019-08-06
TWI767782B (zh) 2022-06-11

Similar Documents

Publication Publication Date Title
CN108139997A (zh) 通信系统、设备、主设备、从设备、通信系统控制方法和程序
US9798684B2 (en) Bus communications with multi-device messaging
JP6082752B2 (ja) メモリ応答の順序付けのためのメモリ装置、コンピュータシステムおよび方法
US7603501B2 (en) Communication circuit of serial peripheral interface devices
US7991925B2 (en) Apparatus and method for identifying device types of series-connected devices of mixed type
US8073987B2 (en) PCI express card type peripheral apparatus and host apparatus for accessing parts of protocol ID information stored in storage unit one part after another
CN105468548B (zh) 串行外围接口的通信
KR20100054107A (ko) 인터럽트 검출 장치 및 정보 처리 시스템
CN103870415A (zh) 用于在总线上执行事务的方法及系统
CN109690506B (zh) 存储器控制器、存储器系统、信息系统和存储器控制方法
KR20140123713A (ko) 직렬 인터페이스를 통한 디바이스 접근 장치 및 그 방법
US7769911B2 (en) Data reading method and data reading apparatus
JP5077397B2 (ja) カード型周辺機器のアクセス方法、ホスト機器、およびカード通信方法
US8010732B2 (en) Storage system provided with a plurality of storage modules
JP2008236451A (ja) ループ通信制御システム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant