TWI767782B - 主控單元器件及通信器件 - Google Patents

主控單元器件及通信器件 Download PDF

Info

Publication number
TWI767782B
TWI767782B TW110124864A TW110124864A TWI767782B TW I767782 B TWI767782 B TW I767782B TW 110124864 A TW110124864 A TW 110124864A TW 110124864 A TW110124864 A TW 110124864A TW I767782 B TWI767782 B TW I767782B
Authority
TW
Taiwan
Prior art keywords
communication
slave unit
arbitration
bit
case
Prior art date
Application number
TW110124864A
Other languages
English (en)
Other versions
TW202143058A (zh
Inventor
高橋宏雄
越坂直弘
李惺薰
Original Assignee
日商新力股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商新力股份有限公司 filed Critical 日商新力股份有限公司
Publication of TW202143058A publication Critical patent/TW202143058A/zh
Application granted granted Critical
Publication of TWI767782B publication Critical patent/TWI767782B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/404—Coupling between buses using bus bridges with address mapping
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0052—Assignment of addresses or identifiers to the modules of a bus system

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Information Transfer Systems (AREA)
  • Small-Scale Networks (AREA)
  • Bus Control (AREA)
  • Selective Calling Equipment (AREA)
  • Circuits Of Receivers In General (AREA)
  • Alarm Systems (AREA)

Abstract

本發明之目的在於將於主控單元及從屬單元間收發資料之系統最佳化。
本發明之第1從屬單元器件係一接收到指示開始通信之啟動位元、將特定值設定於開端位元之特定之樣式資料、及將特定值設定於開端位元之第1位址，便開始收發資料。第2從屬單元器件係依序發送啟動位元、及將與特定值不同之值設定於開端位元之第2位址而收發資料。主控單元器件係依序發送啟動位元、特定之樣式資料、及第1位址和第2位址之任一者，且基於開端位元而仲裁第2從屬單元器件與其他器件。

Description

主控單元器件及通信器件
本技術係關於通信系統、通信系統之控制方法、及用以使電腦執行該方法之程式。詳細而言係關於在主控單元及從屬單元之間收發資料之通信系統、通信系統之控制方法、及用以使電腦執行該方法之程式。
先前以來，於同一基板內等相對近距離之器件間進行通信時，由於構成單純，故廣泛應用I2C(Inter-Integrated Circuit：內部積體電路)通信規格。於該I2C中，由於可由複數個主控單元對1個從屬單元發送信號，故必須檢測該等信號衝突且仲裁主控單元彼此。例如，已有提出一種在I2C通信規格中當一個主控單元發送「1」、另一個主控單元發送「0」時，使發送「1」者失去控制權之仲裁程序(例如，參照非專利文獻1)。
又，已有提出一種由I2C擴展而成之I3C通信規格。於該I3C中，使用3種通信方式。於第1種通信方式(以下，稱為「案例0」)中，可進行仲裁、且可將最多112個從屬單元與主控單元連接。於第2種通信方式(以下，稱為「案例1」)中，可進行仲裁，且通信速度較案例0更為提升，但連接之從屬單元數量限制為最多56個。於第3種通信方式(以下，稱為「案例2」)中，通信速度較案例0更為提升，且能夠連接最多112個從屬單元，但無法仲裁器件彼此。
[先前技術文獻] [非專利文獻]
[非專利文獻1]“UM10204匯流排I2C匯流排規格及使用者手冊Rev5.0J”，[在線]2012年10月9日，NXP Semiconductors，[2015年8月26日檢索]網際網路(http://www.nxp.com/documents/user_manual/UM10204_JA.pdf)
於上述之先前技術中，有難以將使用I3C之系統最佳化之問題。例如，於案例1中，雖可進行仲裁且通信速度提升，但可連接之從屬單元數量少於案例0。又，於案例2中，雖然從屬單元數量與案例0相同且可提升通信速度，但無法進行仲裁。如此，有難以在可連接之從屬數量與可否仲裁之間取得平衡而將系統最佳化之問題。
本技術係鑑於此種狀況而完成者，其目的在於將於主控單元與從屬單元間收發資料之系統最佳化。
本技術係為了消除上述問題點而完成者，其第1態樣係通信系統、其控制方法、及用以使電腦執行該方法之程式，該通信系統具備：第1從屬單元器件，其於接收到指示開始通信之啟動位元、將特定值設定於開端位元之特定之樣式資料、及將上述特定值設定於開端位元的第1位址時收發資料；第2從屬單元器件，其依序發送上述啟動位元、及將與上述特定值不同之值設定於開端位元之第2位址而收發資料；及主控單元器件，其依序發送上述啟動位元、上述特定之樣式資料、及上述第1位址和上述第2位址之任一者，且基於上述開端位元而仲裁上述第2從屬單元器件與其他器件。藉此具備基於特定之樣式資料及第2位址各者之開端位元進行第2從屬 單元器件與其他器件之仲裁的作用。
又，於該第1態樣中，上述主控單元器件與上述第1及第2從屬單元器件可按照I3C通信規格收發上述資料。藉此具備按照I3C通信規格收發資料之作用。
又，於該第1態樣中，上述第1從屬單元器件保持表示屬於需要仲裁之群組之設定資訊，上述第2從屬單元器件保持表示屬於無需仲裁之群組之上述設定資訊，上述主控單元器件基於上述設定資訊將上述第1位址分配給上述第1從屬單元器件，且將上述第2位址分配給上述第2從屬單元器件。藉此具備基於表示是否屬於需要仲裁處理之群組之設定資訊而分配第1及第2位址的作用。
又，於該第1態樣中，上述第1及第2從屬單元器件可將上述設定資訊保持於匯流排特性暫存器。藉此具備基於保持於匯流排特性暫存器之設定資訊而分配第1及第2位址的作用。
又，本技術之第2態樣係一種器件，其分配將是否屬於需要仲裁之群組之資訊設定於開端位元之位址。藉此具備基於開端位元進行從屬單元器件與其他器件之仲裁的作用。
又，本技術之第3態樣係一種器件，其具備：發送部，其依序發送指示開始通信之啟動位元、特定之樣式資料、及將是否屬於需要仲裁之群組之資訊設定於開端位元之位址；及仲裁部，其基於上述開端位元而仲裁從屬單元器件與其他器件。藉此具備基於開端位元進行從屬單元器件與其他器件之仲裁的作用。
又，本技術之第4態樣係一種通信系統，其具備：從屬單元器件，其依序發送表示開始通信之啟動位元、及將特定值設定於開端位元之發送源 位址；及主控單元器件，其依序發送上述啟動位元、及將不符合上述特定值之值設定於開端位元之發送地位址，且基於上述開端位元而仲裁上述從屬單元器件與其他器件。藉此具備基於位址之開端位元進行從屬單元器件與其他器件之仲裁的作用。
又，於該第4態樣中，上述從屬單元器件包含：需要仲裁處理之仲裁對象從屬單元器件與無需仲裁處理之無需仲裁從屬單元器件，上述主控單元器件可將上述位址分配給上述仲裁對象器件，且將除了開端位元以外之位元行與上述仲裁對象從屬單元器件不同的位址分配給上述無需仲裁器件。藉此具備將除了開端位元以外之位元行與上述仲裁對象從屬單元器件不同的位址分配給無需仲裁從屬單元器件的作用。
又，本技術之第5態樣係一種器件，其依序發送指示開始通信之啟動位元、及將固定值設定於開端位元之發送源位址。藉此具備基於開端位元進行從屬單元器件與其他器件之仲裁的作用。
又，本技術之第6態樣係一種器件，其具備：發送部，其依序發送指示開始通信之啟動位元、及將固定值設定於開端位元之發送目標位址；及仲裁部，其基於上述開端位元而仲裁從屬單元器件與其他器件。藉此具備基於開端位元進行從屬單元器件與其他器件之仲裁的作用。
根據本技術，可獲得將於主控單元及從屬單元間收發資料之系統最佳化的優異效果。另，此處記載之效果未必為限定者，可為本揭示中所記載之任意效果。
100:電子裝置
108:SDA線
109:SCL線
110:處理器
111:位址分配部
112:匯流排特性暫存器
113:通信部
114:仲裁部
121:匯流排特性暫存器
122:通信部
123:仲裁部
120:顯示器驅動器
130:旋轉感測器
140:處理器
A[6]~A[0]:開端位元
ACK:應答
BCR[7]~BCR[1]:位元
R/W:讀/寫位元位元
S:啟動條件
Sr:再啟動條件
S911~S917:步驟
S920~S927:步驟
S930~S933:步驟
S940~S952:步驟
S955:步驟
S956:步驟
S960~S964:步驟
S970~S980:步驟
S985~S987:步驟
T:轉換位元
P:終止狀態
圖1係顯示本技術第1實施形態之電子機器之一構成例之方塊圖。
圖2係顯示本技術第1實施形態之處理器之一構成例之方塊圖。
圖3係顯示本技術第1實施形態之顯示器驅動器之一構成例之方塊圖。
圖4係用以說明本技術第1實施形態之通信方式之圖。
圖5a、b係用以說明本技術第1實施形態之標頭類型之圖。
圖6a~f係顯示本技術第1實施形態之案例0至2中主控單元發送之訊框之資料結構之一例的圖。
圖7a、b係顯示本技術第1實施形態之案例3中主控單元發送之訊框之資料結構之一例的圖。
圖8a~f係顯示本技術第1實施形態之從屬單元發送之訊框之資料結構之一例的圖。
圖9係顯示本技術第1實施形態之匯流排特性暫存器之設定資訊之一例的圖。
圖10係顯示本技術第1實施形態之索引0至3詳細之一例之圖。
圖11係顯示本技術第1實施形態之主控單元/從屬單元之器件動作之一例的流程圖。
圖12係顯示本技術第1實施形態之位址分配處理之一例之流程圖。
圖13係顯示本技術第1實施形態之主控單元側通信處理之一例之流程圖。
圖14係顯示對應於本技術第1實施形態之案例3之主控單元側之通信處理之一例的流程圖。
圖15係顯示本技術第1實施形態之從屬單元動作之一例之流程圖。
圖16係顯示對應於本技術第1實施形態之案例3之從屬側之側通信處 理之一例的流程圖。
圖17係顯示本技術第1實施形態之第1變化例之位元特性暫存器之設定資訊之一例的圖。
圖18係顯示本技術第1實施形態之第2變化例之位元特性暫存器之設定資訊之一例的圖。
圖19係顯示本技術第1實施形態之第3變化例之位元特性暫存器之設定資訊之一例的圖。
圖20係用以說明本技術第2實施形態之通信方式之圖。
圖21a、b係顯示本技術第2實施形態之案例4中主控單元發送之訊框之資料結構之一例的圖。
圖22係顯示本技術第2實施形態之主控單元側通信處理之一例之流程圖。
圖23係顯示對應於本技術第2實施形態之案例4之主控單元側之通信處理之一例的流程圖。
圖24係顯示本技術第2實施形態之從屬單元動作之一例之流程圖。
圖25係顯示對應於本技術第2實施形態之案例4之從屬單元側之側通信處理之一例的流程圖。
以下，對用以實施本技術之形態(以下，稱為實施形態)進行說明。說明係按照以下之順序進行。
1.第1實施形態(於開端位元設定群組識別碼之例)
2.第2實施形態(於開端位元設定固定值之例)
<1.第1實施形態>
[電子裝置之構成例]
圖1係顯示第1實施形態之電子裝置100之一構成例之方塊圖。該電子裝置100具備：處理器110及140、顯示器驅動器120、旋轉感測器130、SDA(Serial DAta：串列資料)線108；及SCL(Serial CLock：串列時脈)線109。處理器110、處理器140、顯示器驅動器120及旋轉感測器130與SDA線108及SCL線109連接，經由該等信號線，按照I3C通信規格收發信號。另，於電子裝置100中設有處理器110、處理器140、顯示器驅動器120及旋轉感測器130之4個器件，但器件之個數不限定於4個。
I3C通信規格為經由傳送資料之SDA線108、與傳送時脈信號之SCL線109之2條信號線進行通信之規格。於該規格中，將器件(處理器110等)分類為作為主控單元或從屬單元而動作之器件、及僅作為從屬單元而動作之器件。例如，處理器110及140係作為主控單元或從屬單元而動作，顯示器驅動器120及旋轉感測器130則僅作為從屬單元而動作。此處，主控單元為控制從屬單元之器件，從屬單元為按照主控單元之控制而動作之器件。
又，於I3C中可對1個主控單元連接複數個從屬單元。又，可由複數個主控單元對1個從屬單元發送信號，以下將該通信稱為「多主控單元通信」。再者，可不經由主控單元而由從屬單元彼此進行通信，將該通信稱為「點對點通信」。又，從屬單元可於SDA線108因其他器件之通信而處於通信中(忙碌)之期間中斷該通信而進行通信，該中斷稱為「帶內中斷(In-Band Interrupt)」。
於上述多主控單元通信、帶內中斷、及點對點通信中，會有複數個器件同時發送之信號在SDA線108中產生衝突之虞。例如，於主控單元向 某從屬單元發送信號之期間，若其他從屬單元進行帶內中斷而向主控單元發送信號，則來自主控單元之信號與來自從屬單元之信號相衝突。因此，I3C之器件具有檢測衝突且仲裁器件彼此之功能。
另，以上將處理器110等器件全部配置於1個裝置內，但不限定於該構成。例如，可將處理器110等配置於電子裝置100內，將旋轉感測器130等感測器配置於電子裝置100之外部。另，包含處理器110等器件之系統為申請專利範圍所記載之通信系統之一例。
[處理器之構成例]
圖2係顯示第1實施形態之處理器110之一構成例之方塊圖。該處理器110具備：位址分配部111、匯流排特性暫存器112、通信部113及仲裁部114。處理器140之構成與處理器110相同。另，處理器110為申請專利範圍所記載之主控單元器件之一例。
位址分配部111係對從屬單元各者分配動態位址者。該動態位址為用以識別從屬單元之資訊，且對每個從屬單元分配固有之位址。位址分配部111於將電源投入電子裝置100時等，開始動態位址之分配(指派)。於分配時，位址分配部111首先自各個器件之匯流排特性暫存器(BCR：Bus Characteristic Register)讀出資料。此處，BCR為保持器件之用途等、分配動態位址時所需之設定資訊之暫存器，且為唯讀。接著，位址分配部111基於讀出之設定資訊，對從屬單元各者分配動態位址。
匯流排特性暫存器112係保持處理器110之設定資訊者。通信部113係按照I3C而作為主控單元或從屬單元進行通信者。該通信部113藉由汲極開路電路及推挽電路之任一者輸出資料。於汲極開路電路之通信中，在電路之特性上，與使用推挽電路之情形相比通信速度較低。例如，於使用汲 極開路電路之情形時，與400千赫(kHz)之時脈信號同步傳送資料。另一方面，於使用推挽電路之情形時，與12.5兆赫(MHz)之時脈信號同步傳送資料。
仲裁部114為檢測衝突並進行器件彼此之仲裁者。該仲裁部114係監測SDA線108之位準，且當器件(處理器140)發送出之位元值與SDA線108中傳送之位元值不同之情形時，判斷為有衝突。於仲裁時，例如使發送「0」之器件優先，而使發送「1」之器件失去控制權。
[顯示器驅動器之構成例]
圖3係顯示第1實施形態之顯示器驅動器120之一構成例之方塊圖。該顯示器驅動器120具備：匯流排特性暫存器121、通信部122及仲裁部123。旋轉感測器130之構成與顯示器驅動器120相同。
匯流排特性暫存器112為保持顯示器驅動器120之設定資訊者。通信部122為按照I3C作為從屬單元進行通信者。仲裁部123為檢測衝突且進行器件彼此之仲裁者。
圖4係用於說明第1實施形態之通信方式之圖。於I3C中，規定有3種方式作為通信方式。以下將該等稱為案例0、案例1及案例2。
於案例0中，標頭類型設定為類型0。又，於案例0中，藉由主控單元最初發送稱為預留之7位元之固定樣式資料。於該樣式資料，例如以16進制設定「7E」(2進制為「1111110」)之值。接著，藉由主控單元發送對存取目標之從屬單元分配之7位元之動態位址。藉由該7位元之動態位址，可將最多112個從屬單元與主控單元連接。
又，於上述類型0中發送源之器件藉由汲極開路電路發送預留。於使用汲極開路電路之情形時，如上所述由於通信速度較緩慢，故器件可以位 元單位檢測衝突而進行仲裁。
接著，於案例1中，標頭類型設定為類型1。又，於案例1中與案例0同樣地藉由主控單元最初發送預留。接著，藉由主控單元發送將開端位元A[6]固定為「0」之7位元動態位址。
此處，案例1中將動態位址之開端位元固定為「0」，是為了讓器件於開端位元檢測衝突。於案例1中進行頻帶內中斷等之從屬單元最初發送開端位元為「0」之動態位址。另一方面，主控單元如上所述最初發送開端位元為「1」之預留。如此，由於開端位元之值不同，故器件可監測SDA線108之位準，而檢測於發送開端位元時有無衝突，並進行仲裁。然而，由於將開端位元固定為「0」，故實際上可使用之位址大小由7位元減少為6位元，且從屬單元數量由最多112個減半為最多56個。
於上述類型1中，為了檢測衝突而藉由相對較慢速之汲極開路電路發送開端位元，若無衝突，則將第2位元以後藉由相對較快速之推挽電路進行發送。因此，案例1整體之通信速度較案例0快。
接著，在案例2中標頭類型設定為類型0。又，於案例2中，不發送預留，而藉由主控單元最初發送7位元之動態位址。又，於案例2中，器件無法進行仲裁。由於器件不進行仲裁，故動態位址之開端位元不設定為固定值，從屬單元數量與案例0相同可連接最多112個。再者，於案例2中，由於不傳送預留，故較案例0及1任一者通信速度皆更快。
總之，以案例0為基準，於案例1中從屬單元數量較少但通信速度較快。再者，於案例2中，從屬數量與案例0相同，通信速度較快但無法進行仲裁。如此，任一種方式均有利有弊。
對此，於電子裝置100中，新安裝一種通信速度與案例1同等，可進 行仲裁、且從屬單元數量較案例1增多之案例3。
於案例3中，預留之標頭類型設定為類型1。又，於案例1中，與案例0同樣地藉由主控單元最初發送預留。接著，藉由主控單元發送將開端位元A[6]設為群組識別碼之7位元之動態位址。
此處，群組識別碼為表示從屬單元是否屬於需要仲裁之群組之位元。於I3C中，可對BCR如下設定：從屬單元可發送會與來自其他器件之信號產生衝突之信號(帶內中斷等)，又，亦可設定為僅能在主控單元之控制下發送信號。主控單元參照BCR之設定，將可發送會產生衝突之信號之從屬單元分類為需要仲裁之群組，將非如此之從屬單元分類為無需仲裁之群組。將需要仲裁之群組之識別碼設定為「0」，將無需仲裁之群組之群組識別碼設定為「1」。
由於需要仲裁之從屬單元之動態位址之開端位元(群組識別碼)為「0」，其值與預留之開端位元(=「1」)不同，故與案例1同樣地，器件可於開端位元檢測衝突，且進行仲裁。
另一方面，無需仲裁之從屬單元之動態位址之開端位元(群組識別碼)為「1」，雖與預留之開端位元為相同之值，但該從屬單元由於不發送動態位址故與衝突無關。
如上所述於案例3中，由於無需固定動態位址之開端位元，故與需要固定開端位元之案例1相比，可連接之從屬單元數量增加。又，由於標頭類型為類型1，故通信速度與案例1相同且較案例0更快。
另，需要仲裁之群組內之從屬單元(顯示器驅動器120等)為申請專利範圍所記載之第1從屬單元器件之一例。無需仲裁之群組內之從屬單元為申請專利範圍所記載之第2從屬單元器件之一例。
電子裝置100內之器件(處理器110等)各者係因應狀況而適當選擇上述案例0至3任一者，而與其他器件之間進行通信。
圖5係用以說明第1實施形態之標頭類型之圖。同圖之a係顯示發送類型0之標頭(預留)時之SDA線108及SCL線109之狀態之一例的圖。同圖之b係顯示發送類型1之標頭(預留)時之SDA線108及SCL線109之狀態之一例的圖。A[6]至A[0]表示構成預留之7位元各者。預留中最初發送A[6]，最後發送A[0]。又，R/W為表示資料之寫入及讀出之任一者之讀/寫位元。
於開始通信時，主控單元將SDA線108設為低位準，將SCL線109設為高位準。該狀態稱為啟動條件S。在啟動條件S(啟動位元)之後，主控單元與時脈信號同步而依序發送A[6]至A[0]及R/W各者。
此處，於類型0中，藉由通信速度較慢之汲極開路電路發送所有的位元。另一方面，於類型1中，僅開端位元A[6]藉由汲極開路電路發送，第2位元以後則藉由通信速度較快之推挽電路發送。又，於類型0中，所有位元之通信速度較慢，且對每個位元進行仲裁。另一方面，於類型1中，僅對開端位元進行仲裁，若開端位元無衝突，則第2位元以後之通信速度較類型0更快。另，若類型1之開端位元產生衝突，則器件藉由汲極開路電路發送第2位元以後之位址，且對每個位元進行仲裁。
[訊框之資料結構]
圖6係顯示第1實施形態之案例0至案例2中主控單元發送之訊框之資料結構之一例的圖。此處，訊框指包含動態位址、與藉由該動態位址之從屬單元而收發之資料的信號。同圖之a係顯示案例0中主控單元進行寫入時發送之訊框之一構成例。同圖之b係顯示案例0中主控單元進行讀出時發送之訊框之一構成例。同圖之c係顯示案例1中主控單元進行寫入時發送之訊 框之一構成例。同圖之d係顯示案例1中主控單元進行讀出時發送之訊框之一構成例。同圖之e係顯示案例2中主控單元進行寫入時發送之訊框之一構成例。同圖之f係顯示案例2中主控單元進行讀出時發送之訊框之一構成例。又，於同圖中白色之矩形表示自主控單元向從屬單元發送之信號，斜線之矩形表示自從屬單元向主控單元發送之信號。
於案例0中，自主控單元最初發送啟動條件S，接著自主控單元以16進制發送「7E」之預留及讀/寫位元R/W。且，於從屬單元成功接收之情形時，自從屬單元發送ACK(acknowledge：確認應答)。在ACK之後藉由主控單元發送再啟動條件Sr，且依序發送動態位址及讀/寫位元R/W。且，於從屬單元成功接收之情形時，自從屬單元發送ACK。在該ACK之後，於主控單元與從屬單元之間收發讀出資料或寫入資料。資料係以位元組為單位傳送，對每個位元組附加稱為轉換位元T之同位位元。於資料之收發結束時，由主控單元發送終止狀態P或再啟動條件Sr。
接著，於案例1中，與案例0同樣地在啟動條件S之後自主控單元發送預留，且自從屬單元發送ACK。在ACK之後藉由主控單元發送再啟動條件Sr，且依序發送將「0」設定於開端位元A[6]之動態位址與讀/寫位元R/W。然後，自從屬單元發送ACK，且於主控單元與從屬單元之間收發讀出資料或寫入資料。於資料之收發結束時，由主控單元發送終止狀態P或再啟動條件Sr。
接著，於案例2中，在啟動條件S之後，自主控單元發送動態位址，且自從屬單元發送ACK。在ACK之後，於主控單元與從屬單元之間收發讀出資料或寫入資料。於資料之收發結束時，由主控單元發送終止狀態P或再啟動條件Sr。
圖7係顯示第1實施形態之案例3中主控單元發送之訊框之資料結構之一例的圖。同時之a係顯示案例3中主控單元進行寫入時發送之訊框之一構成例。同圖之b係顯示案例3中主控單元進行讀出時發送之訊框之一構成例。
於案例3中，與案例0同樣地在啟動條件S之後自主控單元發送預留，自從屬單元發送ACK。在ACK之後藉由主控單元發送再啟動條件Sr，且依序發送將開端位元A[6]設為群組識別碼之動態位址與讀/寫位元R/W。對於群組識別碼，如為需要仲裁之仲裁對象群組內之從屬單元之情形時設定為「0」，若反之為無需仲裁群組內之從屬單元之情形時設定為「1」。
且，自從屬單元發送ACK，於主控單元與從屬單元之間收發讀出資料或寫入資料。於資料之收發結束時藉由主控單元發送終止狀態P或再啟動條件Sr。
不同於將固定值設定於動態位址之開端位元之案例1，在案例3中由於可不將動態位址之開端位元設為固定值，故可將較案例1更多之從屬單元連接於主控單元。又，由於對仲裁對象群組之動態位址之開端位元A[6]，設定與固定樣式資料(預留)之開端位元不同之值，故器件可在開端位元檢測衝突且進行仲裁。
圖8係顯示第1實施形態之從屬單元發送之訊框之資料結構之一例的圖。同圖之a係顯示案例0中從屬單元藉由帶內中斷等進行寫入時發送之訊框之一構成例，同圖之b係顯示案例0中從屬單元藉由帶內中斷等進行讀出時發送之訊框之一構成例。同圖之c係顯示案例1中從屬單元藉由帶內中斷等進行寫入時發送之訊框之一構成例，同圖之d係顯示案例1中從屬單元藉由帶內中斷等進行讀出時發送之訊框之一構成例。同圖之e係顯示案例3中 從屬單元藉由帶內中斷等進行寫入時發送之訊框之一構成例，同圖之f係顯示案例3中從屬單元藉由帶內中斷等進行讀出時發送之訊框之一構成例。另，於案例2中，從屬單元不向主控單元發送動態位址。此乃由於在案例2中器件無法進行仲裁之故。
案例0中當發生帶內中斷等時，藉由從屬單元發送啟動條件S及動態位址，藉由主控單元發送ACK。在ACK之後藉由主控單元發送再啟動條件Sr，且於主控單元與從屬單元之間收發讀出資料或寫入資料。另，亦可於發送ACK之後立即由主控單元發送終止狀態P。
案例1中當發生帶內中斷等時，藉由從屬單元發送啟動條件S、及將[0]固定於開端位元A[6]之動態位址，藉由主控單元發送ACK。在ACK之後藉由主控單元發送再啟動條件Sr，且於主控單元與從屬單元之間收發讀出資料或寫入資料。
案例3中當發生帶內中斷等時，在啟動條件S之後自從屬單元發送將開端位元A[6]設為群組識別碼之動態位址，藉由主控單元發送ACK。由於對進行帶內中斷等之從屬單元將「0」設定於群組識別碼，故與案例1同樣地藉由器件檢測有無衝突。又，在ACK之後藉由主控單元發送再啟動條件Sr，且於主控單元與從屬單元之間收發讀出資料或寫入資料。
圖9係顯示第1實施形態之匯流排特性暫存器112之設定資訊之一例的圖。於該匯流排特性暫存器112中保持BCR[7]至BCR[0]。此處，BCR[i](i為0至7之整數)表示第i個位元。該等位元包含表示從屬單元是否屬於需要仲裁之群組之設定資訊。於同圖中以虛線圈示之部分為配合案例3之追加而修正I3C之規格書的部位。
對BCR[7]及BCR[6]，設定主控單元或從屬單元等在系統中分配給器 件之功用(器件角色)。器件如為副主控單元，以2進制設定「01」，器件如為進行點對點通信之從屬單元，以2進制設定「10」。又，對BCR[1]及BCR[0]，設定表示器件是否進行帶內中斷、或與時脈頻率相關之設定內容的索引0至3之任一者。
圖10係顯示第1實施形態之索引0至3之詳細一例之圖。於同圖中以虛線圈示之部分與較粗之部分為配合案例3之追加而修正I3C之規格書之部位。索引0是指進行帶內中斷請求，且可將時脈頻率設定為最大。索引1是指進行帶內中斷請求，且無法將時脈頻率設定為最大。索引2是指不進行帶內中斷請求，且無法將時脈頻率設定為最大。索引3是指不進行帶內中斷請求，且可將時脈頻率設定為最大。
基於圖9及圖10之設定資訊，主控單元於器件角色為「01」或「10」之情形時，或於索引0或索引1之情形時，主控單元判斷為需要仲裁之從屬單元，且將「0」設定於群組識別碼。
[器件之動作例]
圖11係顯示第1實施形態之主控單元/從屬單元之器件(處理器110等)之動作之一例的流程圖。該動作例如於將電源投入於電子裝置100時開始。器件自從屬單元各者讀出匯流排特性暫存器等(步驟S911)，執行用以分配動態位址之位址分配處理(步驟S920)。
且，器件判斷是否檢測藉由其他器件產生之啟動條件(步驟S912)。於未檢測到啟動條件之情形時(步驟S912：否)，器件判斷是否發生用於通信之特定事件(步驟S913)。如有發生事件(步驟S913：是)，器件執行主控單元側通信處理(步驟S930)。如未發生事件(步驟S913：否)、或於步驟S930之後，器件重複步驟S912以後之處理。
又，於檢測出啟動條件之情形時(步驟S912：是)，主控單元開始產生時脈信號(步驟S914)，接收動態位址，且於衝突時進行仲裁(步驟S915)。且，主控單元判斷接收到之位址是否為分配給自身者(步驟S916)。於接收到自身的位址之情形時(步驟S916：是)，器件進行ACK之發送、資料收發或接收到之信號之處理(步驟S917)。如未接收到自身的位址((步驟S916：否)、或於步驟S917之後，器件重複步驟S912以後之處理。
圖12係顯示第1實施形態之案例3位址分配處理之一例的流程圖。器件判斷當前之通信方式是否為案例3(步驟S921)。於非案例3之情形時(步驟S921：否)，器件作為主控單元執行對應於案例0至案例2之任一者之動態位址之分配處理(步驟S922)，且結束位址分配處理。
如為案例3之情形時(步驟S921：是)，器件作為主控單元選擇分配對象之從屬單元，且基於BCR而判斷該從屬單元是否為需要仲裁之群組內之從屬單元(步驟S923)。如為需要仲裁之群組內之從屬單元(步驟S923：是)，器件分配將「0」設定於開端位元A[6]之動態位址(步驟S924)。另一方面，若非為需要仲裁之群組內之從屬單元(步驟S924：否)，器件分配將「1」設定於開端位元A[6]之動態位址(步驟S926)。於步驟S925或步驟S926之後，器件判斷對所有的從屬單元之位址分配是否結束(步驟S927)。若分配尚未結束(步驟S927：否)，器件重複步驟S923以後之處理，於分配結束之情形時(步驟S927：是)，結束位址分配處理。
圖13係顯示第1實施形態之主控單元側通信處理之一例之流程圖。器件判斷當前之通信方式是否為案例3(步驟S931)。如為案例3(步驟S931：是)，器件執行對應於案例3之通信處理(步驟S940)。另一方面，如非案例 3(步驟S931：否)，器件執行對應於案例0至案例2之任一者之通信處理(步驟S932)。於步驟S940或S932之後，器件結束主控單元側通信處理。
圖14係顯示第1實施形態之對應於案例3之主控單元側通信處理之一例的流程圖。器件係作為主控單元，開始產生時脈信號(步驟S941)，且產生啟動條件(步驟S942)。且，器件發送樣式資料(預留)之開端位元A[6](=1)(步驟S943)，且判斷是否於該位元產生衝突(步驟S944)。由於樣式資料之開端位元為「1」，故當藉由從屬單元發送「0」之開端位元之動態位址時，主控單元可判斷產生衝突。該開端位元之發送，使用通信速度較緩慢之汲極開路電路。
當產生衝突時(步驟S944：是)，主控單元失去控制權而停止向SDA線108之發送，且自另一從屬單元接收第2位元以後之位址，並以位元為單元進行仲裁(步驟S945)。此處，位址之傳送使用通信速度較緩慢之汲極開路電路。
器件基於接收到之信號，解析是否產生多主控單元通信、點對點通信、及帶內中斷之任一者(步驟S946)。又，器件判斷是否可作為主控單元接受帶內中斷(步驟S947)。於可接受之情形時(步驟S947：是)，主控單元發送ACK，且進行資料之收發或接收到之資料之處理(步驟S948)。該等資料藉由推挽電路發送。另一方面，於無法接受之情形時(步驟S947：否)，主控單元發送NACK(步驟S948)。
又，於未產生衝突之情形時(步驟S944：否)，器件發送樣式資料(預留)之第2位元以後、與存取目標之動態位址(步驟S951)。該等資料之發送使用通信速度相對較快之推挽電路。然後，器件執行資料之收發或接收到之資料之處理(步驟S952)。於步驟S948、S949或S952之後，器件產生終 止狀態(步驟S950)，結束案例3主控單元側通信處理。
圖15係顯示第1實施形態之從屬單元(顯示器驅動器120等)之動作之一例的流程圖。該動作例如於將電源投入於電子裝置100時開始。從屬單元保持藉由主控單元分配到之動態位址(步驟S961)，且判斷當前之通信方式是否為案例3(步驟S962)。如為案例3(步驟S962：是)，從屬單元執行案例3從屬單元側通信處理(步驟S970)，重複步驟S962以後之步驟。另一方面，若非為案例3(步驟S962：否)，從屬單元執行對應於案例0至2之任一者之通信處理(步驟S963)，且重複步驟S962以後之步驟。
圖16係顯示對應於第1實施形態之案例3之從屬單元側通信處理之一例的流程圖。器件判斷是否產生用於頻帶內中斷或點對點通信之特定事件(步驟S971)。
如有用於頻帶內中斷等之事件發生(步驟S971：是)，從屬單元產生啟動條件(步驟S972)。且，從屬單元發送自身之動態位址，並於衝突時進行仲裁(步驟S973)。從屬單元判斷是否接收到ACK(步驟S974)。於接收到ACK之情形時(步驟S974：是)，從屬單元進行資料之收發或接收到之資料之處理(步驟S975)，且產生終止狀態(步驟S976)。於未接收到ACK之情形(步驟S974：否)、或於步驟S976之後，從屬單元結束案例3從屬單元側通信處理。
又，於未產生用於頻帶內中斷等之事件之情形時(步驟S971：否)，從屬單元判斷是否檢測到藉由其他器件產生之啟動條件(步驟S977)。於檢測到啟動條件之情形時(步驟S977：是)，從屬單元接收固定樣式及動態位址，且於衝突時進行仲裁(步驟S978)。且，器件判斷接收到之位址是否為自身者(步驟S979)。於接收到自身位址之情形時(步驟S979：是)，器件進 行資料之收發及接收到之資料之處理(步驟S980)。於未檢測到啟動條件之情形(步驟S977：否)、未接收到自身位址之情形(步驟S979：否)、或於步驟S980後從屬單元結束通信處理。
如此，根據本技術之第1實施形態，由於將把與樣式資料之開端位元不同之值設定於開端位元的位址，分配給進行中斷等之從屬單元，故可於樣式資料與位址之各開端位元檢測有無衝突。藉此，檢測到衝突之器件可仲裁發送衝突之信號之器件彼此。又，由於位址之開端位元為非固定值，故與將開端位元設為固定值之案例1相比，可連接較多之從屬單元。
[第1變化例]
於上述第1實施形態中，主控單元配合案例3之追加而修正BCR之索引0至3之詳細資訊，但亦可改為修正BCR之其他處所。例如，在BCR中可使用已預約之器件角色。該第1實施形態之第1變化例之電子裝置100，係在BCR中對已預約之器件角色進行修正之點與第1實施形態不同。
圖17係顯示第1實施形態之第1變化例之匯流排特性暫存器112之設定資訊之一例的圖。於同圖中以虛線圈示之部分為配合案例3之追加而修正I3C之規格書之部位。
於BCR[6]及BCR[7]中，對「11」設定已預約，但於第1變化例中，修正為帶內中斷、副主控單元請求、及點對點從屬單元請求之任一者皆不請求之從屬單元。
第1變化例之主控單元係將案例3中於BCR[7]及BCR[6]設定「11」之從屬單元判斷為「無需仲裁之從屬單元」，並將其以外之從屬單元判斷為「需要仲裁之從屬單元」。
如此，根據本技術第1變化例之第1變化例，由於僅將已預約之器件 角色修正為無需仲裁之從屬單元，故與修正索引0至3之情形相比可減少修正之處。
[第2變化例]
於上述第1實施形態中，主控單元配合案例3之追加而修正BCR之索引0至3之詳細資訊，但亦可改為修正BCR之其他地方。例如，在BCR中可使用已預約之器件角色。該第1實施形態之第2變化例之電子裝置100係在BCR中對已預約之器件角色進行修正之點與第1實施形態不同。
圖18係顯示第1實施形態之第2變化例之匯流排特性暫存器112之設定資訊之一例的圖。於同圖中以虛線圈示之部分為配合案例3之追加而修正I3C之規格書之部位。
於BCR[6]及BCR[7]中對「11」設定已預約，但於第2變化例中，修正為請求帶內中斷之從屬單元。
第2變化例之主控單元將案例3中於BCR[7]及BCR[6]設定有「01」(副主控單元)、「10」(點對點從屬單元)、或「11」(進行帶內中斷之從屬單元)的從屬單元判斷為「需要仲裁之從屬單元」。另一方面，將CR[6]及BCR[7]設定有「00」之從屬單元判斷為「無需仲裁之從屬單元」。如此，於變化例1中對已預約之器件角色(「11」)分配無需仲裁之從屬單元，而相對於此，於變化例2中，對「11」分配需要仲裁之從屬單元。又，於變化例1中，對「00」分配需要仲裁之從屬單元，相對於此，於變化例2中，對「00」分配無需仲裁之從屬單元。
如此，根據本技術第1變化例之第2變化例，由於僅將已預約之器件角色修正為需要仲裁之從屬單元，故與修正索引0至3之情形相比可減少修正之處。
[第3變化例]
於上述第1實施形態中，主控單元配合案例3之追加而修正BCR之索引0至3之詳細資訊，但亦可改為修正BCR之其他處所。例如，將BCR中分配給器件角色之位元自2位元增加為3位元，且可利用空置之處。該第1實施形態之第3變化例之電子裝置100係在BCR中增加對器件角色分配之位元之點與第1實施形態不同。
圖19係顯示第1實施形態之第3變化例之匯流排特性暫存器112之設定資訊之一例的圖。於同圖中以粗線及虛線圈示之部分為配合案例3之追加而修正I3C之規格書之部位。
分配給器件角色之位元自BCR[6]及BCR[7]修正為BCR[5]至BCR[7]。配合該修正，以將修正前設定於BCR[5]至BCR[2]之資訊移動至BCR[4]至[1]之方式進行修正。又，BCR[0]係設定是否可設定最多SCL時脈頻率。
於BCR[5]至BCR[7]中以2進制「000」表示器件為I2C從屬單元，「100」表示為I2C副主控單元。又，「010」表示器件為點對點I3C從屬單元，「001」表示為帶內中斷從屬單元。對該等以外均設定已預約。
第3變化例之主控單元係將案例3中於BCR[5]至BCR[7]設定「100」、「100」或「010」之從屬單元判斷為「需要仲裁之從屬單元」。另一方面，將設定「000」之從屬單元判斷為「無需仲裁之從屬單元」。
如此根據本技術之第1變化例之第3變化例，由於增加了分配給器件角色之位元數，故增加已預約之區域，可對應未來器件角色之擴充。
<2.第2實施形態>
於上述第1實施形態中，藉由將開端位元與固定樣式不同之位址分配 給要進行中斷等之從屬單元，而將通信速度較案例0更為加快，且增加器件之數量。然而，亦設想一種不要求增加器件數量，而要求通信速度比案例0更快、且可進行仲裁之系統。第2實施形態之電子裝置100在通信速度較案例0更為加快且可進行仲裁之點與第1實施形態不同。
圖20係用以說明第2實施形態之通信方式之圖。於該第2實施形態中，除了案例0至3以外，追加案例4。
於案例4中，標頭類型設定為類型1。又，於案例4中，與案例2同樣地不發送預留之固定樣式，而在啟動條件之後，藉由主控單元發送7位元之動態位址。其中，對動態位址之開端位元設定仲裁位元。於該仲裁位元，在主控單元側設定固定值「1」，在從屬單元側設定固定值「0」。
由於案例4中將固定值設定於開端位元，故實際上可使用之位址大小由7位元減少為6位元，且從屬單元數量由最多112個減半為最多56個。另一方面，由於在主控單元側與從屬單元側將不同之固定值設定於開端位元，故器件可於開端位元檢測衝突，且進行仲裁。又，由於案例4中無須發送預留，故與需要發送預留之案例0、案例1或案例3相比通信速度較快。
如此，於案例4中，與案例0相比最多從屬單元數量減半，但可仲裁，且通信速度加快。
圖21係顯示第2實施形態之案例4中主控單元發送之訊框之資料結構之一例的圖。於案例4中於啟動條件S之後自主控單元發送動態位址，自從屬單元發送ACK。對該動態位址之開端位元(仲裁位元)設定「1」。另一方面，對由從屬單元發送之動態位址之開端位元設定「0」。
又，第2實施形態之主控單元在案例4中以與案例1相同之程序分配動 態位址。即，從屬單元之動態位址之開端位元固定為「0」。
然而，若連接不進行帶內中斷等之無需仲裁之從屬單元時，2個主控單元/從屬單元中之一者對該從屬單元進行存取時，會有另一主控單元/從屬單元誤判為對自身進行存取之情形。例如，設想在無需仲裁之從屬單元之位址與主控單元/從屬單元之位址中僅開端位元不同，下階6位元均相同之情形。該構成中，由於主控單元/從屬單元於失去控制權時，將開端位元(仲裁位元)自「1」設為「0」，故導致將向無需仲裁之從屬單元發送之位址誤判為自身之位址。
為了防止此種誤動作，期望第2實施形態之主控單元對無需仲裁之從屬單元，分配下階6位元與進行帶內中斷等之仲裁對象從屬單元之動態位址不同的位址。
圖22係顯示第2實施形態之主控單元側通信處理之一例的流程圖。該第2實施形態之通信處理在進而執行步驟S933及S955之點與第1實施形態不同。
於當前之通信方式為非案例3之情形時(步驟S931：否)，器件判斷是否為案例4(步驟S933)。如為案例4之情形時(步驟S933：是)，器件執行對應於案例4之主控單元側之通信處理(步驟S955)，且結束主控單元側通信處理。另一方面，於不是案例4之情形時(步驟S933：否)，器件執行步驟S932。
圖23係顯示對應於第2實施形態之案例4之主控單元側之通信處理之一例的流程圖。該案例4之通信處理除了取代步驟S949而執行步驟S956之點以外，其餘與案例3之通信處理相同。
於開端位元A[6]不產生衝突之情形時(步驟S944：否)，器件以推挽 電路發送第2位元以後之位址(步驟S956)，且執行步驟S952以後之處理。
圖24係顯示第2實施形態之從屬單元側通信處理之一例的流程圖。該第2實施形態之從屬單元側通信處理在進而執行步驟S964及S985之點與第1實施形態不同。
於當前之通信方式非案例3之情形時(步驟S962：否)，器件判斷是否為案例4(步驟S964)。如為案例4之情形時(步驟S964：是)，器件執行對應於案例4之從屬單元側之通信處理(步驟S985)，且重複步驟S962以後之步驟。另一方面，於不是案例4之情形時(步驟S964：否)，器件執行步驟S963。
圖25係顯示第2實施形態之對應於案例4之從屬單元側之通信處理之一例的流程圖。該案例4之通信處理除了取代步驟S973及S978而執行步驟S986及S987之點以外，與案例3之通信處理相同。當發生用以中斷等之事件之情形時(步驟S971：是)，從屬單元產生啟動條件(步驟S972)。然後，從屬單元發送將「0」設定於開端位元(仲裁位元)A[6]之位元，且於衝突時進行仲裁(步驟S986)，執行步驟S974以後之處理。
又，於檢測出啟動條件之情形時(步驟S977)，主控單元接收動態位址，且於衝突時進行仲裁(步驟S987)，執行步驟S979以後之處理。
如此，根據本技術之第2實施形態，由於主控單元及從屬單元於啟動條件之後發送將互不相同之固定值設定於開端位元之動態位址，故可於開端位元檢測衝突而進行仲裁。又，與發送樣式資料之案例0等相比可加快通信速度。
另，上述實施形態係用以具體化本技術之一例者，實施形態之事項、與申請專利範圍之發明特定事項分別具有對應關係。同樣地，申請專 利範圍之發明特定事項、與標註與其相同名稱之本技術之實施形態之事項分別具有對應關係。惟本技術並非限定於實施形態者，於不脫離其主旨之範圍內可藉由對實施形態實施各種變化而予以具體化。
又，上述實施形態中說明之處理程序可視為具有該等一連串程序之方法，抑或可視為用以使電腦執行該等一連串程序之程式乃至記憶該程式之記錄媒體。作為該記錄媒體，例如可使用CD(Compact Disc：光碟)、MD(MiniDisc：迷你光碟)、DVD(Digital Versatile Disc：數位多功能光碟)、記憶卡、藍光光碟(Blu-ray(註冊商標)Disc)等。
另，此處記載之效果未必為限定者，可為本揭示中記載之任意效果。
另，本技術可採用如下之構成。
(1)一種通信系統，其具備：第1從屬單元器件，其於接收到指示開始通信之啟動位元、將特定值設定於開端位元之特定之樣式資料、及將上述特定值設定於開端位元之第1位址時收發資料；第2從屬單元器件，其依序發送上述啟動位元、及將與上述特定值不同之值設定於開端位元之第2位址而收發資料；及主控單元器件，其依序發送上述啟動位元、上述特定之樣式資料、及上述第1位址和上述第2位址之任一者，且基於上述開端位元而仲裁上述第2從屬單元器件與其他器件。
(2)如上述(1)之通信系統，其中上述主控單元器件與上述第1及第2從屬單元器件係按照I3C之通信規格收發上述資料。
(3)如上述(2)之通信系統，其中上述第1從屬單元器件保持表示屬於需要仲裁之群組之設定資訊， 上述第2從屬單元器件保持表示屬於無需仲裁之群組之上述設定資訊，且上述主控單元器件基於上述設定資訊將上述第1位址分配給上述第1從屬單元器件，且將上述第2位址分配給上述第2從屬單元器件。
(4)如上述(3)之通信系統，其中上述第1及第2從屬單元器件係將上述設定資訊保持於匯流排特性暫存器。
(5)一種器件，其被分配將是否屬於需要仲裁之群組之資訊設定於開端位元之位址。
(6)一種器件，其具備：發送部，其依序發送指示開始通信之啟動位元、特定之樣式資料、及將是否屬於需要仲裁之群組之資訊設定於開端位元之位址；及仲裁部，其基於上述開端位元而仲裁從屬單元器件與其他器件。
(7)一種通信系統之控制方法，其具備：第1從屬單元側程序，其於接收到指示開始通信之啟動位元、將特定值設定於開端位元之特定之樣式資料、及將上述特定值設定於開端位元之第1位址時，由第1從屬單元器件收發資料；第2從屬單元側程序，其依序發送上述啟動位元、及將與上述特定值不同之值設定於開端位元之第2位址，且由第2從屬單元器件收發資料；及主控單元側程序，其依序發送上述啟動位元、上述特定之樣式資料、及上述第1位址和上述第2位址之任一者，且基於上述開端位元而由主控單元器件仲裁上述第2從屬單元器件與其他器件。
(8)一種程式，其係用以使電腦執行者，且具備：第1從屬單元側程序，其於接收到指示開始通信之啟動位元、將特定值設定於開端位元之特 定之樣式資料、及將上述特定值設定於開端位元之第1位址時，由第1從屬單元器件收發資料；第2從屬單元側程序，其依序發送上述啟動位元、及將與上述特定值不同之值設定於開端位元之第2位址，且由第2從屬單元器件收發資料；及主控單元側程序，其依序發送上述啟動位元、上述特定之樣式資料、及上述第1位址和上述第2位址之任一者，且基於上述開端位元而由主控單元器件仲裁上述第2從屬單元器件與其他器件。
(9)一種通信系統，其具備：從屬單元器件，其依序發送表示開始通信之啟動位元、與將特定值設定於開端位元之發送源位址；及主控單元器件，其依序發送上述啟動位元、及將不符合上述特定值之值設定於開端位元之發送地位址，且基於上述開端位元而仲裁上述從屬單元器件與其他器件。
(10)如上述(9)之通信系統，其中上述從屬單元器件包含需要仲裁處理之仲裁對象從屬單元器件及無需仲裁處理之無需仲裁從屬單元器件，且上述主控單元器件係將上述位址分配給上述仲裁對象器件，且將除了開端位元以外之位元行與上述仲裁對象從屬單元器件不同的位址分配給上述無需仲裁器件。
(11)一種器件，其依序發送指示開始通信之啟動位元、及將固定值設定於開端位元之發送源位址。
(12)一種器件，其具備：發送部，其依序發送指示開始通信之啟動位元、及將固定值設定於開端位元之發送目標位址；及仲裁部，其基於上述開端位元而仲裁從屬單元器件與其他器件。
(13)一種通信系統之控制方法，其具備：從屬單元側程序，其由從屬 單元器件依序發送表示開始通信之啟動位元、及將特定值設定於開端位元之發送源位址；及主控單元側程序，其依序發送上述啟動位元、及將不符合上述特定值之值設定於開端位元之發送目標位址，且基於上述開端位元而由主控單元器件仲裁上述從屬單元器件與其他器件。
(14)一種程式，其用以使電腦執行以下程序：從屬單元側程序，其由從屬單元器件依序發送表示開始通信之啟動位元、及將特定值設定於開端位元之發送源位址；及主控單元側程序，其依序發送上述啟動位元、及將不符合上述特定值之值設定於開端位元之發送目標位址，且基於上述開端位元而由主控單元器件仲裁上述從屬單元器件與其他器件。
S911~S917:步驟
S920:步驟
S930:步驟

Claims (5)

  1. 一種主控單元器件，其包含：通信部，其依序發送指示開始通信之啟動位元、特定之樣式資料、及將是否屬於需要仲裁之群組之資訊設定於第一位元之位址；及仲裁部，其基於上述第一位元而仲裁從屬單元器件與其他器件；且上述通信部係在基於上述第一位元之仲裁中，於藉由上述仲裁部檢測到與上述特定之樣式資料之第一位元不同之值時，上述通信部判斷為發生需要進行仲裁之事件，而停止發送上述特定之樣式資料；上述通信部係於上述主控單元器件可接受上述事件之情形時，於發送確認應答後進行資料之收發或資料之處理，於上述主控單元器件無法接受上述事件之情形時，不發送確認應答而結束通信處理。
  2. 如請求項1之主控單元器件，其中上述通信部係於依序發送上述啟動位元與上述特定之樣式資料後接收確認應答，發送表示開始再次通信之再啟動條件，且發送上述位址。
  3. 如請求項1之主控單元器件，其中上述事件包含頻帶內中斷請求、副主控單元請求或點對點從屬單元請求，上述仲裁部係自上述從屬單元器件接收第2位元以後之位址，且以位元為單位進行仲裁。
  4. 一種通信器件，其依序發送指示開始通信之啟動位元、及將固定值設定於第一位元之發送源位址；且在基於上述第一位元之仲裁中，於檢測到與特定之樣式資料之第一位元不同之值時，判斷為發生需要進行仲裁之事件，而停止發送上述特定之樣式資料；於上述通信器件可接受上述事件之情形時，於發送確認應答後進行資料之收發或資料之處理，於上述通信器件無法接受上述事件之情形時，不發送確認應答而結束通信處理。
  5. 一種通信器件，其包含：發送部，其依序發送指示開始通信之啟動位元、及將固定值設定於第一位元之發送目標位址；及仲裁部，其基於上述第一位元而仲裁從屬單元器件與其他器件；且上述發送部係在基於上述第一位元之仲裁中，於藉由上述仲裁部檢測到與上述特定之樣式資料之第一位元不同之值時，上述發送部判斷為發生需要進行仲裁之事件，而停止發送上述特定之樣式資料；上述發送部係於上述通信器件可接受上述事件之情形時，於發送確認應答後進行資料之收發或資料之處理，於上述通信器件無法接受上述事件之情形時，不發送確認應答而結束通信處理。
TW110124864A 2015-10-01 2016-09-30 主控單元器件及通信器件 TWI767782B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015196191 2015-10-01
JP??2015-196191 2015-10-01

Publications (2)

Publication Number Publication Date
TW202143058A TW202143058A (zh) 2021-11-16
TWI767782B true TWI767782B (zh) 2022-06-11

Family

ID=58423312

Family Applications (2)

Application Number Title Priority Date Filing Date
TW110124864A TWI767782B (zh) 2015-10-01 2016-09-30 主控單元器件及通信器件
TW105131489A TWI735469B (zh) 2015-10-01 2016-09-30 通信系統、通信系統之控制方法、及程式

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW105131489A TWI735469B (zh) 2015-10-01 2016-09-30 通信系統、通信系統之控制方法、及程式

Country Status (8)

Country Link
US (5) US9727506B2 (zh)
EP (1) EP3358469B1 (zh)
JP (1) JP6743827B2 (zh)
KR (1) KR20180061140A (zh)
CN (1) CN108139997B (zh)
ES (1) ES2834631T3 (zh)
TW (2) TWI767782B (zh)
WO (1) WO2017056917A1 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6359955B2 (ja) * 2014-11-13 2018-07-18 ルネサスエレクトロニクス株式会社 シリアル通信システム、通信制御装置および電子装置
US9984016B2 (en) * 2016-01-06 2018-05-29 Dell Products L.P. Systems and methods for hardware arbitration of a communications bus
KR102454973B1 (ko) * 2016-01-28 2022-10-17 삼성디스플레이 주식회사 데이터 통신의 오류 복구 방법, 이를 수행하는 데이터 통신 시스템 및 이 데이터 통신 시스템을 포함하는 표시 장치
US20170371830A1 (en) * 2016-06-28 2017-12-28 Qualcomm Incorporated Accelerated i3c master stop
US10489337B2 (en) * 2016-06-30 2019-11-26 Intel Corporation Method, apparatus and system for dynamic optimization of signal integrity on a bus
US10872055B2 (en) * 2016-08-02 2020-12-22 Qualcomm Incorporated Triple-data-rate technique for a synchronous link
US10592441B2 (en) 2017-05-10 2020-03-17 Qualcomm Incorporated Bus communication enhancement based on identification capture during bus arbitration
US11030142B2 (en) * 2017-06-28 2021-06-08 Intel Corporation Method, apparatus and system for dynamic control of clock signaling on a bus
US20190108149A1 (en) * 2017-10-10 2019-04-11 Qualcomm Incorporated I3c in-band interrupts directed to multiple execution environments
JP7082311B2 (ja) * 2017-11-08 2022-06-08 株式会社村田製作所 データ通信装置
CN108170617B (zh) * 2017-12-01 2019-12-13 广东高云半导体科技股份有限公司 一种i3c设备及通信方法
US10693674B2 (en) 2018-01-29 2020-06-23 Qualcomm Incorporated In-datagram critical-signaling using pulse-count-modulation for I3C bus
US11023408B2 (en) * 2018-06-07 2021-06-01 Qualcomm Incorporated I3C single data rate write flow control
US10496562B1 (en) * 2018-08-13 2019-12-03 Qualcomm Incorporated Low latency virtual general purpose input/output over I3C
US10725949B2 (en) * 2018-08-28 2020-07-28 Qualcomm Incorporated Slave-to-slave direct communication
US10678723B2 (en) * 2018-09-18 2020-06-09 Qualcomm Incorporated Urgent in-band interrupts on an I3C bus
DE102019201533A1 (de) * 2019-02-07 2020-08-13 Robert Bosch Gmbh Systemkomponente mit konfigurierbarem Kommunikationsverhalten und Verfahren zum Betreiben einer solchen Systemkomponente
CN113465262B (zh) * 2020-03-31 2022-09-23 青岛海尔电冰箱有限公司 冷藏冷冻装置及用于其的通信方法
CN113973397B (zh) * 2020-07-10 2023-09-08 北京凌宇智控科技有限公司 一种设备配对方法、配对设备及设备配对系统
CN111813723B (zh) * 2020-09-02 2021-02-02 深圳市英美华科技有限公司 一种电源总线数据传输方法、装置及计算机可读存储介质
JP2022091361A (ja) * 2020-12-09 2022-06-21 ソニーセミコンダクタソリューションズ株式会社 通信装置、通信方法、およびプログラム
CN114911741B (zh) * 2021-02-08 2024-04-19 南京宏泰半导体科技股份有限公司 一种基于浮动地址系统的信号同步方法及装置
JP2022144019A (ja) * 2021-03-18 2022-10-03 ローム株式会社 電源システム
US20240089195A1 (en) * 2022-09-13 2024-03-14 Qualcomm Incorporated Increased radio frequency front-end (rffe) throughput using port aggregation

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000030314A1 (fr) * 1998-11-16 2000-05-25 Sega Enterprises, Ltd. Procede de transmission de donnees et systeme de jeu fonctionnant selon ledit procede
US7739435B2 (en) * 2006-12-29 2010-06-15 Texas Instruments Incorporated System and method for enhancing I2C bus data rate
JP2014186500A (ja) * 2013-03-22 2014-10-02 Nec Corp Ｉ２ｃバス通信用デバイス、ｉ２ｃバス通信システム、及びｉ２ｃバス通信方法
US20150100713A1 (en) * 2013-10-08 2015-04-09 Qualcomm Incorporated Coexistence of i2c slave devices and camera control interface extension devices on a shared control data bus
US20150161075A1 (en) * 2013-12-09 2015-06-11 Samsung Display Co., Ltd. I2c router system

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5511165A (en) * 1992-10-23 1996-04-23 International Business Machines Corporation Method and apparatus for communicating data across a bus bridge upon request
JP2513121B2 (ja) 1993-05-25 1996-07-03 日本電気株式会社 シリアルバス用伝送装置
JP4120978B2 (ja) * 2001-02-27 2008-07-16 ヤマハ株式会社 電子楽器用バスシステム
US20040225814A1 (en) * 2001-05-29 2004-11-11 Ervin Joseph J. Method and apparatus for constructing wired-AND bus systems
US7117283B2 (en) * 2002-07-24 2006-10-03 Lsi Logic Corporation Multi-master extended I2C protocol
DE10262080B4 (de) * 2002-10-25 2005-01-27 Advanced Micro Devices, Inc., Sunnyvale SMBus-Testgerät und zugehöriges Verfahren
CN1731381A (zh) * 2004-08-05 2006-02-08 上海迪比特实业有限公司 通信总线系统
CN100531091C (zh) * 2007-10-23 2009-08-19 中兴通讯股份有限公司 点对点通信的i2c总线实现方法
US7707339B2 (en) * 2007-12-18 2010-04-27 Freescale Semiconductor, Inc. Data arbitration on a bus to determine an extreme value
CN101894088A (zh) * 2010-07-21 2010-11-24 中兴通讯股份有限公司 一种解决i2c总线上多主机冲突的方法及装置
JP2012034254A (ja) 2010-08-02 2012-02-16 Ricoh Co Ltd データ転送装置、画像形成装置、データ転送制御方法、データ転送制御プログラム及び記録媒体
US20120169659A1 (en) * 2010-08-29 2012-07-05 Welland David R Apparatus for capacitance sensor with interference rejection and associated methods
CN102231142B (zh) * 2011-07-21 2013-12-11 浙江大学 一种带有仲裁器的多通道dma控制器
US9336167B2 (en) * 2012-12-13 2016-05-10 Texas Instruments Incorporated I2C controller register, control, command and R/W buffer queue logic
US20140229644A1 (en) * 2013-02-12 2014-08-14 Haran Thanigasalam Method, apparatus, system for including interrupt functionality in sensor interconnects
US9582457B2 (en) * 2013-06-12 2017-02-28 Qualcomm Incorporated Camera control interface extension bus
US9690725B2 (en) * 2014-01-14 2017-06-27 Qualcomm Incorporated Camera control interface extension with in-band interrupt
US10353837B2 (en) * 2013-09-09 2019-07-16 Qualcomm Incorporated Method and apparatus to enable multiple masters to operate in a single master bus architecture
US9684624B2 (en) * 2014-01-14 2017-06-20 Qualcomm Incorporated Receive clock calibration for a serial bus
US10139875B2 (en) * 2014-02-20 2018-11-27 Qualcomm Incorporated Farewell reset and restart method for coexistence of legacy and next generation devices over a shared multi-mode bus
US9734121B2 (en) * 2014-04-28 2017-08-15 Qualcomm Incorporated Sensors global bus
US10007628B2 (en) * 2014-06-18 2018-06-26 Qualcomm Incorporated Dynamically adjustable multi-line bus shared by multi-protocol devices
US9411772B2 (en) * 2014-06-30 2016-08-09 Echelon Corporation Multi-protocol serial nonvolatile memory interface
US9904637B2 (en) * 2014-11-26 2018-02-27 Qualcomm Incorporated In-band interrupt time stamp
US9977519B2 (en) * 2015-02-25 2018-05-22 Synaptics Incorporated Active pen with bidirectional communication
US10140242B2 (en) * 2015-09-10 2018-11-27 Qualcomm Incorporated General purpose input/output (GPIO) signal bridging with I3C bus interfaces and virtualization in a multi-node network

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000030314A1 (fr) * 1998-11-16 2000-05-25 Sega Enterprises, Ltd. Procede de transmission de donnees et systeme de jeu fonctionnant selon ledit procede
US7739435B2 (en) * 2006-12-29 2010-06-15 Texas Instruments Incorporated System and method for enhancing I2C bus data rate
JP2014186500A (ja) * 2013-03-22 2014-10-02 Nec Corp Ｉ２ｃバス通信用デバイス、ｉ２ｃバス通信システム、及びｉ２ｃバス通信方法
US20150100713A1 (en) * 2013-10-08 2015-04-09 Qualcomm Incorporated Coexistence of i2c slave devices and camera control interface extension devices on a shared control data bus
US20150161075A1 (en) * 2013-12-09 2015-06-11 Samsung Display Co., Ltd. I2c router system

Also Published As

Publication number Publication date
US20170286341A1 (en) 2017-10-05
US10372641B2 (en) 2019-08-06
US9916271B2 (en) 2018-03-13
WO2017056917A1 (ja) 2017-04-06
KR20180061140A (ko) 2018-06-07
US20170097912A1 (en) 2017-04-06
JPWO2017056917A1 (ja) 2018-07-19
TW202143058A (zh) 2021-11-16
EP3358469A4 (en) 2019-06-05
CN108139997B (zh) 2021-05-04
US10740268B2 (en) 2020-08-11
TW201714098A (zh) 2017-04-16
US9727506B2 (en) 2017-08-08
US20190050357A1 (en) 2019-02-14
US20200034322A1 (en) 2020-01-30
EP3358469B1 (en) 2020-11-04
ES2834631T3 (es) 2021-06-18
US10140230B2 (en) 2018-11-27
CN108139997A (zh) 2018-06-08
US20180150425A1 (en) 2018-05-31
TWI735469B (zh) 2021-08-11
EP3358469A1 (en) 2018-08-08
JP6743827B2 (ja) 2020-08-19

Similar Documents

Publication Publication Date Title
TWI767782B (zh) 主控單元器件及通信器件
CN106066834B (zh) 具有多设备消息传输的总线通信
JP6625557B2 (ja) センサーグローバルバス
CN106462526B (zh) 用于多主总线协议的方法及装置
US8635386B2 (en) Communication control device, data communication method and program
KR100692529B1 (ko) 최적화된 딜레이 타임 결정 방법, 장치 및 최적화된 딜레이타임 결정 프로그램이 기록된 컴퓨터로 판독 가능한기록매체
JP5357333B2 (ja) データ転送制御装置とその集積回路とデータ転送制御方法、データ転送終了通知装置とその集積回路とデータ転送終了通知方法、およびデータ転送制御システム
US11144305B2 (en) Method for updating IC firmware
CN109155689B (zh) 通信设备、通信方法、程序和通信系统
KR102368600B1 (ko) 이종망 데이터 전송이 가능한 i2c 통신 고속화 시스템
JP5146284B2 (ja) データ転送装置及びデータ転送方法
JP2014232414A (ja) Ｉ２ｃ通信スレーブ装置
US20230103764A1 (en) Information processing apparatus, and control method
JP2010166309A (ja) 光データリンク
JP2009187405A (ja) 制御システム
JP2018125814A (ja) 伝送装置、伝送方法及び伝送システム
KR19980057209A (ko) I²c 버스의 인터럽트 발생 장치