JP2014513279A - スペクトルイメージング検出器 - Google Patents

Abstract

方法は、２つの対向する主面を有するフォトセンサ基板２３６を得るステップを含む。２つの対向する主面の一方は、少なくとも１つのフォトセンサ素子２３２、２３４の少なくとも１つのフォトセンサ行２３０を有し、得られるフォトセンサ基板は、１００ミクロンに等しい又はそれより大きい厚さを有する。方法は更に、フォトセンサ基板にシンチレータアレイ３１０を光学的に結合するステップを含む。シンチレータアレイは、少なくとも１つの相補的なシンチレータ素子２２６、２２８の少なくとも１つの相補的なシンチレータ行２２４を有し、少なくとも１つの相補的なシンチレータ行は、少なくとも１つのフォトセンサ行２３０に光学的に結合され、少なくとも１つの相補的なシンチレータ素子は、少なくとも１つのフォトセンサ素子に光学的に結合される。方法は更に、シンチレータに光学的に結合されたフォトセンサ基板を薄化して、シンチレータに光学的に結合され且つ１００ミクロンより小さいオーダーの厚さを有する薄化されたフォトセンサ基板を生成するステップを含む。

Description

本発明は、概して、スペクトルイメージングに関し、より具体的には、スペクトルイメージング検出器に関し、コンピュータトモグラフィ（ＣＴ）に関連して記述される。しかしながら、本発明は、他のイメージングモダリティにも適応できる。

通常のコンピュータトモグラフィ（ＣＴ）スキャナは、概して静止しているガントリに回転可能に取り付けられる回転ガントリを有する。回転ガントリは、Ｘ線管及び検出器アレイを支持し、検出器アレイは、検査領域を横切ってＸ線管と反対側の、回転可能なガントリ上に取り付けられる。回転ガントリ並びにＸ線管及び検出器アレイは、縦軸又はｚ軸を中心に検査領域の周りを回転する。Ｘ線管は、放射線を放出するように構成され、放射線は、検査領域（及び検査領域内の被検体又は対象の一部）を横切り、検出器アレイに投じられる。検出器アレイは、放射線を検出し、検査領域及びそこに配置される被検体又は対象を示す電気信号を生成する。再構成器は、投影データを再構成し、ボリュメトリック画像データを生成する。

スペクトルＣＴの場合、スキャナは、ダブルデッカー（２段）タイプの検出器アレイのようなエネルギー分解検出器アレイを有することができる。２段タイプの検出器アレイ１００の例示の一部が、図１に示される。検出器１００は、ｘ方向１０６に、基板１０４に沿って互いに並べられる複数の検出器モジュール１０２を有する。各モジュール１０２は、フォトダイオード基板１１６の対応する第１及び第２の検出領域１１２及び１１４に光学的に結合される第１及び第２のシンチレータ行１０８及び１１０を有する。第１及び第２のシンチレータ行１０８及び１１０は、第１のシンチレータ行１０８が入射放射線１２０に対して第２のシンチレータ素子１１０より上にあるように、互いに対し配置される。概して、より低いエネルギーのＸ線フォトンは、上側のシンチレータ行１０８に吸収されやすく、より高いエネルギーのＸ線フォトンは、下側のシンチレータ行１１０に吸収されやすい。第１及び第２のシンチレータ行１０８及び１１０並びに検出領域１１２及び１１４は、ｚ方向１２２に沿って延在し、検出器素子の複数の行を形成する。

図１の検出器アレイ１００によって、ｘ方向１０６の検出器アレイ１００の解像度は、一般に、ｘ方向１０６における各々のモジュール１０２のフォトダイオード基板１１６の有限の厚さ１２４によって制限され、かかる厚さは、１００ミクロン〜４００ミクロンのオーダーである。残念なことに、より薄いフォトダイオード基板は、壊れやすく、検出器アレイ１００の検出器モジュール１０２のような検出器モジュールを構成するにはあまり適切でない。

本発明の以下の見地は、上述した問題及びその他に対処する新しい及び／又は改善された技法を提供する。

１つの見地によれば、方法は、２つの対向する主面を有するフォトセンサ基板を得るステップを含む。２つの対向する主面の一方は、少なくとも１つのフォトセンサ素子の少なくとも１つのフォトセンサ行を含み、得られるフォトセンサ基板は、１００ミクロンに等しい又はそれより大きい厚さを有する。方法は更に、フォトセンサ基板にシンチレータアレイを光学的に結合するステップを含む。シンチレータアレイは、少なくとも１つの相補的シンチレータ素子の少なくとも１つの相補的シンチレータ行を有し、少なくとも１つの相補的シンチレータ行は、少なくとも１つのフォトセンサ行に光学的に結合され、少なくとも１つの相補的シンチレータ素子は、少なくとも１つのフォトセンサ素子に光学的に結合される。方法は更に、シンチレータに光学的に結合されたフォトセンサ基板を薄化して、シンチレータに光学的に結合され及び１００ミクロンより小さいオーダーの厚さを有する薄化されたフォトセンサ基板を生成するステップを含む。

別の見地によれば、イメージング検出器は、タイル基板と、タイル基板に沿ってｘ方向に配置される複数の検出器モジュールと、を有する少なくとも１つの検出器タイルを有する。検出器モジュールは、ｚ方向に沿って延在するシンチレータ素子の少なくとも１つのシンチレータ行を有するシンチレータアレイを有し、少なくとも１つのシンチレータ行は、フォトセンサ基板のフォトセンサ素子の少なくとも１つのフォトセンサ行に結合される。フォトセンサ基板は、シンチレータアレイに結合され、１００ミクロンに等しい又はそれより大きい初期厚さを有し、イメージング検出器のフォトセンサ基板は、１００ミクロンより小さい薄化された厚さを有する。

別の見地によれば、方法は、イメージングシステムのイメージング検出器モジュールを組み立てる（アセンブルする）ステップを含み、ここで、イメージング検出器モジュールは、フォトセンサ基板に光学的に結合されるシンチレータを有し、フォトセンサ基板は、１００ミクロンより小さい厚さを有する。

本発明は、さまざまなコンポーネント及びコンポーネントの取り合わせ並びにさまざまなステップ及びステップの取り合わせの形をとりうる。図面は、好適な実施形態を示すためだけにあり、本発明を制限するものとして解釈されるべきでない。

従来技術の２段タイプのスペクトル検出器アレイを概略的に示す斜視図。 複数の検出器モジュールをもつ検出器タイルを有するスペクトル検出器アレイを具備する例示のメージングシステム。 ｚ方向から見た検出器モジュールの概略側面図。 図３の検出器モジュールを組み立てる方法を示す図。 図３の検出器モジュールを組み立てる方法を示す図。 図３の検出器モジュールを組み立てる方法を示す図。 図３の検出器モジュールを組み立てる方法を示す図。 図３の検出器モジュールを組み立てる方法を示す図。 図３の検出器モジュールを組み立てる方法を示す図。 図３の検出器モジュールを組み立てる方法を示す図。 図３の検出器モジュールを組み立てる方法を示す図。 図３の検出器モジュールを組み立てる方法を示す図。 個別のフォトセンサ基板の作成を容易にするために支持担体が利用される実施形態を示す図。

図２は、コンピュータトモグラフィ（ＣＴ）スキャナのようなイメージングシステム２００を概略的に示している。イメージングシステム２００は、概して静止しているガントリ部２０２及び回転ガントリ部２０４を有する。回転ガントリ部２０４は、ベアリング（図示せず）等を通じて、概して静止しているガントリ部２０２によって回転可能に支持される。

Ｘ線管のような放射線源２０６は、回転ガントリ部２０４によって支持され、２１２で示される基準フレームに関連して、縦軸又はｚ軸２１０を中心に検査領域２０８のまわりを回転ガントリ部とともに回転する。Ｘ線源コリメータ２１４は、概して円錐形、扇形、くさび形又は検査領域２０８を横切る他の形状の放射線ビームを生成する放射線源２０６によって放出される放射線をコリメートする。

エネルギー分解検出器アレイ２１８は、検査領域２０８をはさんで放射線源２０６の反対側で円弧をなし、検査領域２０８を横切る放射線を検出する。図示される検出器アレイ２１８は、複数のタイル２２０を有する。各々のタイル２２０は、ｘ方向に沿って互いに並んでタイル基板２４２上に配置される複数の検出器モジュール２２２_１，...，２２２_Ｎ（ここで、Ｎは整数である）を有する。複数の検出器モジュール２２２_１，...，２２２_Ｎは、本明細書において、検出器モジュール２２２とも呼ばれる。

各々の検出器モジュール２２２は、ｚ方向に沿って延在するシンチレータ素子２２６_１，...，２２６_Ｋ及び２２８_１，...，２２８_Ｋ（ここで、Ｋは整数であり、集合的に２２６及び２２８と呼ばれる）の複数の行２２４_１，...，２２４_Ｍ（ここで、Ｍは１に等しい又はそれより大きい整数であり、集合的に２２４と呼ばれる）を有する。図示される実施形態において、Ｍ＝２であり、検出器モジュールは、スペクトル検出器モジュールである。シンチレータ素子２２６及び２２８の行は、ｚ方向に沿って延在するフォトセンサ基板２３６のフォトセンサ素子２３２_１，...及び２３４_１，...（集合的に２３２及び２３４と呼ばれる）の対応する複数の行２３０_１，...，２３０_Ｍ（集合的に２３０と呼ばれる）に光学的に結合される。

各々の検出器モジュール２２２は更に、導電性経路又はピン２３８を有する。検出器モジュール２２２が更に、フォトセンサ基板２３６（図示される）に組み込まれる処理エレクトロニクス２４０を有する場合、導電性経路又はピン２３８は、処理エレクトロニクス２４０からタイル基板２４２に電力及びデジタル信号をルーティングするために使用される。処理エレクトロニクス２４０が、フォトセンサ基板２３６の外部に位置付けられる場合、導電性経路又はピン２３８は、フォトセンサ素子２３２及び２３４からタイル基板２４２に信号をルーティングするために使用される。

後で詳しく述べるように、フォトセンサ基板２３６は、一例において、１００ミクロンより小さいｘ軸厚さを有する。このようなフォトセンサ基板によって、検出器アレイ２１８は、より厚い（すなわち１００ミクロンより大きい厚さの）フォトセンサ基板を有する検出器アレイの構成と比べて、所与のｘ軸長についてより多くの検出器モジュール２２２を有することができ、それゆえ、ｘ方向においてより高い解像度を提供する。一例において、このような検出器アレイは、３０〜６０パーセント多い検出器モジュール２２２を有することができる。このような検出器アレイは、高精細度の検出器アレイと考えられることができる。

再構成器２４６は、検出器アレイ２１８によって生成された信号を再構成し、検査領域２０８を示すボリュメトリック画像データを生成する。概して、フォトセンサ素子２３２及び２３４のそれぞれ異なる行２３０からのデータは、スペクトル情報に関して個別に処理され、及び／又は従来の非スペクトルＣＴデータを生成するために、（例えば、同じ光線パスの異なる素子の出力を合計することによって）組み合わせられる。

被検体支持体２４８は、対象又は被検体をスキャンする前、スキャンする間及び／又はスキャンの後に、検査領域２０８に対してｘ、ｙ及び／又はｚ方向に対象又は被検体を位置付けるように構成される。

汎用コンピューティングシステムは、オペレータコンソール２５０として機能し、ディスプレイのような出力装置、キーボード、マウス及び／又はその他の入力装置、１又は複数のプロセッサ、及びコンピュータ可読の記憶媒体（例えば物理メモリ）を有する。コンソール２５０は、オペレータが、システム２００の動作を制御することを可能にし、例えば、オペレータが、スペクトルイメージングプロトコル及び／又はスペクトルイメージング再構成アルゴリズムを選択し、スキャニングすることを開始する、などの制御を可能にする。

図３は、ｚ軸方向から見た検出器モジュール２２２の側面図を概略的に示す。説明の目的で、検出器モジュール２２２は、２つのシンチレータ行２２４_１及び２２４_２及び２つの対応するフォトセンサ行２３０_１及び２３０_２を有するものとして示されている。しかしながら、上述したように、検出器モジュール２２２は、シンチレータ行２２４及びフォトセンサ行２２４の各々の１又は複数を有することができる。

検出器モジュール２２２は、フォトセンサ基板２３６を有する。図示されるフォトセンサ基板２３６は、５０ミクロンのオーダー（予め決められた許容差をプラスあるいはマイナスする）の厚さ３００を有し、例えば厚さの値は、１０〜９０ミクロン、２５〜７５ミクロン、４０〜６０ミクロンのレンジにあり、及び／又は１又は複数の他のレンジの他の厚さの値がある。フォトセンサ基板２３６の適切な材料は、シリコンを含むが、これに限定されない。

フォトセンサ基板２３６は、第１の領域３０４及び第２の領域３０６をもつ第１の主面３０２と、反対側の第２の主面３０８と、を有する。フォトセンサ行２３０_１及び２３０_２は、第１の主面３０２の第１の領域３０４に位置する。フォトセンサ行２３０_１は、放射線源２０６（図１）及びゆえに入射放射線に近いほうの上側の行であり、フォトセンサ行２３０_２は、放射線源２０６（図１）及びゆえに入射放射線から遠いほうの下側の行である。

シンチレータ行２２４_１は、放射線源２０６（図１）及びゆえに入射放射線に近いほうの上側のシンチレータ素子であり、シンチレータ行２２４_２は、放射線源２０６（図１）及びゆえに入射放射線から遠いほうの下側の行である。ここに述べられるように、上側のシンチレータ行２２４_１は、対応する上側のフォトセンサ行２３０_１に光学的に結合され、下側のシンチレータ行２２４_２は、対応する下側のフォトセンサ行２３０_２に光学的に結合される。

図示される実施形態において、上側及び下側のシンチレータ行２２４_１及び２２４_２は、矩形の形状であり、ほぼ等しい大きさをもつ。しかしながら、他の形状及び異なる大きさのシンチレータ行２２４_１及び２２４_２が更にここで企図される。更に、シンチレータ行２２４_１と２２４_２の間の間隔は、より小さくてもよく又はより大きくてもよい。更に、シンチレータ行２２４の深さ（及び材料）は、エネルギー分離及び／又はＸ線統計に影響を与えることができるので、深さは一般に、上側のシンチレータ行２２４_１が主としてより低いエネルギーのフォトンに応答し、下側のシンチレータ行２２４２が主としてより高いエネルギーのフォトンに応答するように、構成される。

フォトセンサ基板２３６は、任意には、フォトセンサ基板２３６の一部である、（フォトセンサ素子２３２及び２３４からの信号を処理する）処理エレクトロニクス２４０を有する。従って、より少ない電気経路が、フォトセンサ基板２３６からタイル基板２４２まであり、フォトセンサ素子２３２及び２３４のｚ軸幅が狭められることが可能であり、それによりｚ方向における検出器解像度を増大する。処理エレクトロニクスが組み込まれたフォトセンサ基板の非限定的な例は、２００９年１０月２９日出願の「Spectral Imaging Detector」というタイトルの国際出願第PCT/IB2009/054818号（WO/2010/058309）に記述されており、その内容は、参照によってここに盛り込まれるものとする。

図示される実施形態において、基板２３６に固定されないシンチレータ行２２４の側部は、反射材料３１２によって囲まれており、反射材料３１２は、第１の主面３０２上に延在する。シンチレータ行２２４及び反射材料３１２の組み合わせは、本明細書において、シンチレータアレイ３１０と呼ばれる。別の実施形態において、反射材料３１２は省かれることができる。更に別の実施形態において、反射材料３１２は、第１の領域３０４のみをカバーすることができる。

図４−図１２は、検出器アレイ２１８を組み立てる（アセンブルする）ためのアプローチを記述する。

ステップ４０２において、１００ミクロンより大きい厚さを有するフォトセンサ基板が得られる。例えば、一例では、フォトセンサ基板２３６が得られる。基板２３６の例は、図５に概略的に示されており、２つのフォトセンサ行２３２及び２３４、処理エレクトロニクス２４０のための領域５０２、電気コンポーネントのための導電性パッド５０４、及び導電性ピン２３８のための導電性パッド５０６を有する。

図５において、フォトセンサ行２３２及び２３４、領域５０２、並びにパッド５０４及びパッド５０６は、フォトセンサ基板２３６の第１の主面３０２の同じ表面平面５０８上にあることに留意されたい。図６は、フォトセンサ基板２３６に固定されるシンチレータアレイ３１０が、凹部６０４を有する第１の表面６０２と、処理エレクトロニクス２４０、電気コンポーネント及び導電性ピン２３８のための凹部６０４にある第２の表面６０６と、を有する実施形態を概略的に示す。

ステップ４０４において、さまざまなエレクトロニクスが、フォトセンサ基板に取り付けられる。例えば、図７に概略的に示されるように、集積チップ７０２（処理エレクトロニクス２４０及び／又は他のコンポーネントを含む）が、領域５０２に取り付けられ、電気コンポーネント７０４（例えば受動コンポーネント）が、導電性パッド５０４に取り付けられ、リードフレーム７０８に接続される導電性ピン２３８が、導電性パッド５０６に取り付けられる。

ステップ４０６において、シンチレータは、取り付けられたエレクトロニクスを有するフォトセンサ基板に固定され、それにより、シンチレータ−フォトセンサアセンブリを形成する。例えば、図８は、光学接着剤を通じてそれに固定されたシンチレータアレイ３１０を有するフォトセンサ基板２３６を概略的に示し、これは、シンチレータ−フォトセンサアセンブリ８０４を形成する。キャビティ８０６が導電性ピン２３８の間であることに留意されたい。

ステップ４０８において、上述のステップ４０４で取り付けられた導電性ピンが、シンチレータ−フォトセンサ基板アセンブリに固定される。例えば、図９は、導電性ピン２３８の間のキャビティ８０６に接着剤９０２を有するシンチレータ−フォトセンサアセンブリ８０４を概略的に示す。リードフレーム７０８が、シンチレータ−フォトセンサアセンブリ８０４から除去されていることに注意されたい。

ステップ４１０において、フォトセンサ基板２３６は、５０ミクロン又はそれより小さい厚さに薄化される。例えば、図１０は、５０ミクロン又はそれより小さい厚さをもつ薄化されたフォトセンサ基板２３６を有するシンチレータ−フォトセンサアセンブリ８０４を概略的に示す。一例では、フォトセンサ基板２３６は、研摩によって薄化されることができる。他の薄層化技法が更にここで企図される。

ステップ４１２において、検出器タイルは、複数のシンチレータ−フォトセンサアセンブリ８０４から生成される。例えば、図１１及び図１２はそれぞれ、下部及び上部斜視図を示しており、複数のシンチレータ−フォトセンサアセンブリ８０４が、ピン２３８を通じて、タイル基板２４２に物理的に及び電気的に接続され、それにより、タイル２２０を形成する。タイル基板２４２は更に、検出器アレイ２１８にタイル２２０を物理的に及び電気的に接続する導電性ピン１１０２を有することに留意されたい。

上述のステップの順序は制限的なものではないことが理解されるべきである。従って、他の順序がここで企図される。更に、１又は複数のステップが省かれてもよく、及び／又は１又は複数の付加のステップが含められることができ、及び／又は１又は複数のステップが同時に行われてもよい。

図１３は、個別の基板２３６の作成を容易にするために支持担体１３０２が利用される実施形態を示している。一例において、複数の基板２３６を含む材料シート１３０４が、処理され、例えば、１００ミクロンより小さい厚さに薄化される。シート１３０４は、支持担体１３０２へ移される。処理エレクトロニクス２４０が、複数の基板２３６に取り付けられる。個別の基板２３６が、レーザ、機械式鋸等を使用して、シートから切断され、担体１３０２上に残る。個別の基板２３６が切断されたあと、担体の真空チャックフィーチャが起動される。シンチレータアレイ３１０は、個別の基板２３６に接着されるように光学的に結合され、硬化される。結果として得られるアセンブリは、ここに記述されるように、更に処理されることができる。

変更が企図される。

別の実施形態において、処理エレクトロニクス２４０は、フォトセンサ基板２３６の外部に位置する。

別の実施形態において、検出器モジュール２２２は、単一のフォトセンサ行に光学的に結合される単一のシンチレータ行を有する。

付加的に又は代替として、他の例において、各々のシンチレータ行及び各々のフォトセンサ行がそれぞれ、単一のシンチレータ素子及び単一のフォトセンサ素子を有する。

本発明は、好適な実施形態に関して記述されている。変形及び変更が、上述の詳細な説明を読み理解することにより、当業者に見出されることができる。このような変形及び変更が、添付の請求項又はそれと等価なものの範囲内にある限り、すべてのこのような変形及び変更を含むとして構成されることが意図されている。

Claims (20)

1. ２つの対向する主面を有するフォトセンサ基板を得るステップであって、前記２つの対向する主面の一方が、少なくとも１つのフォトセンサ素子の少なくとも１つのフォトセンサ行を有し、前記得られるフォトセンサ基板が、１００ミクロンに等しい又はそれより大きい厚さを有する、ステップと、
   前記フォトセンサ基板にシンチレータアレイを光学的に結合するステップであって、前記シンチレータアレイが、少なくとも１つの相補的なシンチレータ素子の少なくとも１つの相補的なシンチレータ行を有し、前記少なくとも１つの相補的なシンチレータ行が、前記少なくとも１つのフォトセンサ行に光学的に結合され、前記少なくとも１つの相補的なシンチレータ素子が、前記少なくとも１つのフォトセンサ素子に光学的に結合される、ステップと、
   前記シンチレータアレイに光学的に結合された前記フォトセンサ基板を薄化して、前記シンチレータアレイに光学的に結合された、１００ミクロンより小さいオーダーの厚さを有する薄化されたフォトセンサ基板を生成するステップと、
   を含む方法。
2. 前記２つの対向する主面の一方が、第１の領域及び第２の領域を有し、前記少なくとも１つのフォトセンサ素子の前記少なくとも１つのフォトセンサ行が、前記第１の領域に結合され、前記シンチレータアレイが、前記少なくとも１つのフォトセンサ素子の前記少なくとも１つのフォトセンサ行及び前記第２の領域に結合される、請求項１に記載の方法。
3. 前記シンチレータアレイは、前記少なくとも１つのフォトセンサ素子の前記少なくとも１つのフォトセンサ行に光学的に結合される第１のシンチレータ及び前記第２の領域に結合される別の材料を含む、請求項２に記載の方法。
4. 前記フォトセンサ基板に前記シンチレータアレイを光学的に結合する前に、前記フォトセンサ基板に処理エレクトロニクス及び導電性ピンの少なくとも一方を結合するステップを更に含み、前記フォトセンサ基板に前記シンチレータアレイを結合した後、前記処理エレクトロニクス及び前記導電性ピンの前記少なくとも一方が、前記フォトセンサ基板及び前記シンチレータアレイの間に配される、請求項１乃至３のいずれか１項に記載の方法。
5. 前記少なくとも１つのフォトセンサ素子の前記少なくとも１つのフォトセンサ行、及び前記処理エレクトロニクス及び前記導電性ピンの前記少なくとも一方が、前記フォトセンサ基板の同じ表面に配される、請求項４に記載の方法。
6. 前記処理エレクトロニクス及び前記導電性ピンの前記少なくとも一方が、前記シンチレータアレイの凹部の表面に配される、請求項４に記載の方法。
7. 前記フォトセンサ基板に前記処理エレクトロニクス、前記導電性ピン及び前記シンチレータアレイを結合する前に、前記フォトセンサ基板を薄化するステップと、
   前記薄化されたフォトセンサ基板を支持担体上に配するステップと、
   前記薄化されたフォトセンサ基板が前記支持担体上に配されている間に、前記薄化されたフォトセンサ基板に前記処理エレクトロニクス及び前記導電性ピンを取り付けるステップと、
   前記薄化されたフォトセンサ基板が前記支持担体上に配されている間に、前記フォトセンサ基板に前記シンチレータアレイを光学的に結合するステップと、
   を含む、請求項４乃至６のいずれか１項に記載の方法。
8. 前記フォトセンサ基板が、複数のフォトセンサ基板を有する材料シートの一部であり、前記方法が更に、
   前記複数のフォトセンサ基板にそれぞれ複数の処理エレクトロニクスを結合するステップと、
   前記フォトセンサ基板に前記処理エレクトロニクスを少なくとも結合した後、前記材料シートから前記フォトセンサ基板を物理的に取り出すステップと、
   を含む、請求項４乃至６のいずれか１項に記載の方法。
9. 前記フォトセンサ基板に前記少なくとも１つのシンチレータアレイを結合する前に、前記フォトセンサ基板を支持構造上に配し、前記フォトセンサ基板の少なくとも１つのコンポーネントを前記支持構造上の前記フォトセンサ基板に結合するステップを更に含む、請求項１乃至８のいずれか１項に記載の方法。
10. 前記少なくとも１つのフォトセンサ素子を、前記フォトセンサ基板の外部に位置する処理エレクトロニクスに電気的に結合するステップを更に含む、請求項１に記載の方法。
11. 検出器タイル基板に、前記薄化されたフォトセンサ基板の複数を機械的に及び電気的に結合して、検出器タイルを形成するステップを更に含む、請求項１乃至１０のいずれか１項に記載の方法。
12. 前記検出器タイルの複数を機械的に及び電気的に結合して、検出器アレイを形成するステップを更に含む、請求項１１に記載の方法。
13. 前記薄化されたフォトセンサ基板の厚さが、２５〜７５ミクロンのレンジにある、請求項１乃至１０のいずれか１項に記載の方法。
14. 前記薄化されたフォトセンサ基板の厚さが、５０ミクロンのオーダーである、請求項１乃至１１のいずれか１項に記載の方法。
15. イメージング検出器であって、タイル基板及び前記タイル基板に沿ってｘ方向に沿って配される複数の検出器モジュールを有する少なくとも１つの検出器タイル、を有し、
    １の検出器モジュールが、フォトセンサ基板のフォトセンサ素子の少なくとも１つのフォトセンサ行に結合される、ｚ方向に沿って延在するシンチレータ素子の少なくとも１つのシンチレータ行を有するシンチレータアレイを有し、
    前記シンチレータアレイに結合されるフォトセンサ基板は、１００ミクロンに等しい又はそれより大きい初期厚さを有し、前記イメージング検出器のフォトセンサ基板は、１００ミクロンより小さい薄化された厚さを有する、イメージング検出器。
16. 前記イメージング検出器はスペクトル検出器である、請求項１５に記載のイメージング検出器。
17. 処理エレクトロニクスを更に有し、前記処理エレクトロニクスが、前記フォトセンサ基板に組み込まれる、請求項１５又は１６に記載のイメージング検出器。
18. 前記薄化されたフォトセンサ基板の厚さは、５０ミクロンのオーダーである、請求項１５乃至１７のいずれか１項に記載のイメージング検出器。
19. 前記イメージング検出器が、イメージングシステムの一部である、請求項１５乃至１８のいずれか１項に記載のイメージング検出器。
20. イメージングシステムのイメージング検出器モジュールを組み立てるステップを含み、前記イメージング検出器モジュールが、前記フォトセンサ基板に光学的に結合されるシンチレータを有し、１００ミクロンより小さい厚さを有する、方法。

Images