JP2009511104A - 薄型回路を使用するコンピュータトモグラフィ検出器 - Google Patents

Abstract

Ｘ線検出器アレイ１０２は、複数の検出器素子又はディクセル１００を含む。各々の検出器素子は、第１のシンチレータ１０６_１、第２のシンチレータ１０６_２、第１の光検出器１１０_１及び第２の光検出器１１０_２を有する。第１及び第２の光検出器１１０_１、１１０_２は、個々の第１及び第２のシンチレータ１０６_１、１０６_２の側面に配される。複数の検出器素子１００の光検出器１１０_１、１１０_２は、例えば薄いフレキシブル回路のような回路基板１０３によって担持される。

Description

本発明は、コンピュータトモグラフィ（ＣＴ）システムにおいて使用されるＸ線検出器アレイに関する。本発明は更に、Ｘ線以外の放射線の検出にアプリケーションを見いだすとともに、放射線感受性をもつ検出器のアレイが必要とされる他の医学的及び非医学的アプリケーションにも関する。

ＣＴスキャナは、一般に、Ｘ線管によって放出されるＸ線放射を受け取る検出器を有する。シングルスライスシステムは、従来より、Ｘ線管と向かい合う横方向の円弧に配される検出器素子の一次元アレイを有する。比較的最近になって、横方向及び縦方向の双方に延在する検出器素子の正確な２次元アレイを有するマルチスライス検出器が開発された。

マルチスライス又はエリアＣＴスキャナは、より従来のシステムと比べて多くの利点を有する。例えば、これらのスキャナは、一般に、縦方向又はｚ軸に沿って増加される空間分解能、増加される走査スピード、相対的により大きいボリュームを走査する能力、及びＸ線管パワーの改善された利用を提供する。これらの利益は、とりわけ、新たな臨床応用の展開を容易にするのを助けるとともに、それによって、患者ケアの重要な向上をもたらした。

マルチスライスＣＴスキャナが広く受け入れられることにより、なお増加する数の縦方向スライス及びそれゆえより大きい縦方向のカバレージ及び空間分解能を提供する傾向がでてきた。しかしながら、さらに一層大きい検出器アレイに向かう傾向は、検出器設計を複雑にしている。例えば、より多くの検出器素子は、処理されルーティングされなければならない電気信号の比較的一層大きい数を生じさせる。加えて、検出器素子間のスペース又はデッドスポットは、画像アーチファクトの導入、低減される線量利用及び低減される空間分解能のような、さまざまな有害な影響を有しうる。更に、相対的により多くの検出器は、相対的に高価になっており、効率的に検出器を製造し、組み立てるニーズが、ますます高まっている。

更に、多くのＣＴシステムは、従来、単一の相対的に広いエネルギーレンジにわたって、放射線減衰情報を得ていた。単一エネルギーシステムが、様々な臨床応用において極めて有用であり、有用であり続けることが分かっているが、それらは、検査下にあるオブジェクトの材料組成についての情報を提供する制限された能力を有する。他方、デュアル又は複数エネルギーシステムは、オブジェクトの材料組成及び他の情報を提供するためにスペクトルの情報を利用する。複数のエネルギー情報を得るための１つの技法は、２以上のエネルギー又はエネルギーレンジを有する放射線を示す複数出力を提供する複数検出器を使用することである。しかしながら、明らかであるように、このような検出器は、増加される物理的且つ電気的な複雑さをもたらし、なお付加の出力信号を提供する。より大きい検出器アレイに向かう傾向と結びついて、これらの問題は、ますます深刻になっている。

本発明の見地は、これらの問題及びその他に対処する。

本発明の第１の見地によれば、Ｘ線検出器アレイは、検出器素子の１次元アレイ及び第１の回路基板を有する。各々の検出器素子は、第１のシンチレータと、第１のシンチレータの側面に配され、第１のシンチレータに光学的に結合される第１の光検出器と、を有する。第１の光検出器は、第１のシンチレータによって放出された光を受け取り、それに応じて電気信号を生成する。複数の第１の光検出器が、回路基板によって担持される。第１の光検出器は、第１の回路基板と第１のシンチレータの側面との間に配置される。

本発明のより制限された見地によれば、第１の回路基板は、０．１５０ｍｍ又はそれ以下の厚みを有するフレキシブル回路を有する。

本発明の別の見地によれば、放射線検出器は、主表面を有する第１の回路基板と、放射線を受け取る前面、側面及び背面を有するシンチレータアレイと、を有する。放射線検出器は更に、回路基板に電気的に接続されるとともに、シンチレータアレイによって放出される光を受け取るためにシンチレータアレイと光学的に通信する、光検出器アレイを含む。光検出器アレイは、シンチレータアレイと回路基板の主表面との間に配置される。

本発明の別の見地によれば、Ｘ線検出器は、フレキシブル回路及び複数のＸ線検出器素子を有する。フレキシブル回路は、約０．１５０ｍｍより薄い厚みを有する。各々の検出器素子は、第１のシンチレータと、第１のシンチレータの背面に配置され、第１のシンチレータを通過したＸ線放射を受け取る第２のシンチレータと、を有する。各々の検出器素子は更に、フレキシブル回路に電気的に接続され、第１のシンチレータと光学的に通信する第１のフォトダイオードと、回路基板に電気的に接続され、第２のシンチレータと光学的に通信する第２のフォトダイオードと、を有する。第１のフォトダイオードは、第１のシンチレータと、フレキシブル回路の主表面との間に配置される。第２のフォトダイオードは、第２のシンチレータとフレキシブル回路の主表面との間に配置される。

本発明の更に他の見地は、当業者によって、付加される記述を読み理解するとき理解されるであろう。

図１を参照して、ＣＴスキャナは、検査領域１４の周りを回転する回転ガントリ１８を有する。ガントリ１８は、例えばＸ線管のようなＸ線源１２を支持する。ガントリ１８は、更に、検査領域１４の対向する側の円弧にあるＸ線感受性をもつ検出器２０を支持する。Ｘ線源１２によって発生されるＸ線は、検査領域１４を横切り、検出器２０によって検出される。従って、スキャナ１０は、検査領域１４に配置されたオブジェクトを通る複数の投影又は放射線に沿った放射線減衰を示す走査データを生成する。

寝台のような支持体１６は、検査領域１４における患者又は他のオブジェクトを支持する。患者支持体１６は、好適には、縦方向又はｚ方向に移動可能である。ヘリカルスキャンにおいて、支持体１６及びガントリ１８の運動は、Ｘ線源１２及び検出器２０が患者に対して概して螺旋のパスを通るように調整される。

検出器２０は、横方向及び縦方向に延在する弧状のアレイに配置される複数の検出器素子１００を有する。スペクトルＣＴにおいて、検出器２０は、２又はそれ以上のエネルギー又はエネルギーレンジにおいて検出される放射線を示す信号を提供する。シングルスライス検出器の場合、検出器素子１００は、横方向に延在する弧状のアレイに配置される。

スキャナ１０及び検出器２０の構成に依存して、Ｘ線源１２は、検出器２０のカバレッジとほぼ同一の広がりをもつ概して扇形の、楔形の又は錐形の放射ビームを生成する。更に、フラットパネルアレイに配置される検出器のように、Ｘ線源１２が回転する間、検出器２０が、３６０度の円弧をスパンし、静止したままでいる、いわゆる第４世代のスキャナ構成が、実現されることができる。更に、多次元アレイの場合、さまざまな検出器素子１００が、Ｘ線源１２の焦点にフォーカスされることができ、それゆえ球のセクションを形成する。

好適には回転ガントリ１８上に位置するデータ取得システム２６は、さまざまな検出器素子１００から生じる信号を受け取り、必要な多重化、インタフェース、データ通信及び同様の機能を提供する。再構成器２６は、患者の内部の解剖学的構造を示すボリュメトリックデータを生成するためにデータを再構成する。更に、さまざまなエネルギーレンジからのデータは、検査下にあるオブジェクトの材料組成についての情報を提供するように（再構成の前、再構成の後又はその両方に）処理される。

コントローラ２８は、Ｘ線源１２のパラメータ、患者寝台１６の運動、データ測定システム２６の処理を含む所望の走査プロトコルを実行するために、必要に応じて、さまざまな走査パラメータを調整する。

汎用コンピュータが、オペレータコンソール４４を助ける。コンソール４４は、モニタ又はディスプレイのような人間可読の出力装置並びにキーボード及びマウスのような入力装置を有する。コンソールに常駐するソフトウェアは、オペレータが、所望の走査プロトコルを確立し、走査を開始し及び終了し、ボリュメトリック画像データを観察し及び他のやり方で扱い、並びに他のやり方でスキャナと対話することによって、スキャナの動作を制御することを可能にする。

図２ａ及び図２ｂを参照して、検出器アレイ１０２は、回路基板１０３に各々が接続される複数の検出器素子１００_１、１００_２、１００_３、...１００_ｎを有する。各々の検出器素子又はディクセル（dixel）１００は、前面すなわち放射線を受け取るための放射線感受性を具える面１０４を有するとともに、１又は複数のシンチレータ１０６及び１又は複数の光検出器１１０を有する。

第１のシンチレータ１０６_１及び第２のシンチレータ１０６_２は、各検出器素子１００の前面から背面に向かって順に配置される。

第１のシンチレータ１０６_１及び第２のシンチレータ１０６_２のジオメトリおよび材料は、第１のシンチレータ１０６_１が、相対的により低いエネルギーを有するＸ線放射に優先的に応答し、第２のシンチレータ１０６_２が、より高いエネルギーＸ線放射に相対的に応答するように、選択されることが好ましい。一実施例において、第１のシンチレータ１０６_１は、例えばテルルをドープされたセレン化亜鉛（ＺｎＳｅ：Ｔｅ）、タングステン酸カドミウム（ＣｄＷＯ_４又はＣＷＯ）又はイットリウムアルミニウムガーネット（ＹＡＧ）のような材料から製造され、第２のシンチレータ１０６_２は、Ｐｒをドープされたガドリニウム酸硫化物（Ｇｄ_２Ｏ_２Ｓ：Ｐｒ又はＧＯＳ）から製造される。他の材料及び材料の組み合わせもまた企図される。

前面１０４から見たとき、シンチレータ１０６の各々は、約１ｍｍ×１ｍｍのディメンションを有するが、他のディメンションが、特定のアプリケーションの必要に依存して実現されることもできる。

第１のシンチレータ１０６_１の側面に隣接して配置され、第１のシンチレータ１０６_１と光学的に通信するのは、第１のシンチレータ１０６_１によって放出される波長の光に応答する第１の光検出器１１０_１である。第２のシンチレータ１０６_２の側面に隣接して配置され、第２のシンチレータ１０６_２と光学的に通信するのは、第２のシンチレータ１０６_２によって放出された波長の光に応答する第２の光検出器１１０_２である。

一実施例において、光検出器１１０は、約０．０３０ｍｍの厚みを有するシリコンフォトダイオードであり、厚みが薄いほど、シリコンは、光学的にトランスペアレントになる。フォトダイオードは更に、相対的により厚くてもよいが、フォトダイオードの厚みを増やすことは、多次元アレイに配置されるとき、検出器アレイ１０２同士の間のスペーシングを増加させる。ガリウムひ素（ＧａＡｓ）又はリン化インジウム（ＩｎＰ）フォトダイオード、電荷結合検出器又はＣＭＯＳ検出器のような他の光検出器が更に企図される。

３又はそれ以上のエネルギーレンジに関する情報を得るために特によく適する機構において、図４を参照して、各々の検出器素子１００は、検出器素子１００の前面１０４から背方に向かって配置される３又はそれ以上のシンチレータ１０６_１、１０６_２、１０６_３...１０６_ｎ及び３又はそれ以上の光検出器１１０_１、１１０_２、１１０_３．．１１０_ｎを有しうる。ここでも、検出器１００の前面１０４に近いほうに配置されるシンチレータ１０６は、低いエネルギー放射線に優先的に応答し、検出器素子１００の背面に近いほうに位置するものは、より高いエネルギー放射線に優先的に応答する。３シンチレータ検出器素子１００において、適切な材料は、ＺｎＳｅ：Ｔｅ、ＧＯＳ及びＬｙＳＯをそれぞれ含むが、異なる材料及び材料の組み合わせが更に企図される。

更に、特に各々の検出器素子１００が、スペクトル情報を提供することが要求されない場合には、各々の検出器素子１００は、単一のシンチレータ１０６_１及び光検出器１１０_１のみを有しうる。

図２ａ及び図２ｂに戻って、タングステン、モリブデン又は鉛のような放射線減衰を示す材料から製造される放射線シールド１１１が、線源１２から入射する放射線から光検出器１０６を遮蔽する。

適切な検出器実現は更に、「Improved Detector Array for Spectral CT」というタイトルの米国特許出願第６０／６７４，９０５号（２００５年４月２６日年出願）明細書及び「Double Decker Detector for Spectral CT」というタイトルの米国特許出願第６０／６７４，９００号（２００５年４月２６日出願）明細書に記述されており、それらの内容は、参照によってここに盛り込まれるものとする。

図２ａ、図２ｂ及び図４を引き続き参照して、複数の各検出器素子１００_１、１００_２、１００_３...１００_ｎの個々の光検出器１１０は、回路基板１０３にはんだ付けされ、導電性エポキシを介して接続され、又は他のやり方で電気的に接続される。

回路基板１０３は、好適には、ポリイミド（ＰＩ）、ポリエチレンテレフタレート（ＰＥＴ）又はポリエチレンナフタレート（ＰＥＮ）のようなポリエステル、のような材料から構成されるポリマ基板を含むフレキシブル回路である。基板は、基板にラミネートされる銅層にエッチングされ、又は銀の導電性インクで印刷されうる導電トレース１１８を担持する。更に、他の適切な基板及び導電層が使用されることもできる。電気信号の数及び密度に依存して、フレキシブル回路１０３は、１、２又はそれ以上の回路層を含むことができる。

回路基板の厚みは、好適には約０．０３５ｍｍより薄く、好適には最大約０．１５０ｍｍより薄い。回路基板が約０．０３５ｍｍの総厚みを有する実施例において、基板は、約０．０２５ｍｍの厚みを有し、導電トレースは、約０．０１０ｍｍの厚みを有する。回路基板が約０．０７０ｍｍの総厚みを有する実施例において、基板は、約０．０６０ｍｍの厚みを有する。回路基板が約０．１５０ｍｍの厚みを有する実施例において、基板は、約０．１４０ｍｍの厚みを有する。相対的により厚い回路基板１０３が使用されることもできるが、多次元検出器アレイに配置されるとき、厚みを増やすことは、検出器アレイ１０２同士の間のスペーシングを増やす。相対的により薄い回路基板１０３は、相対的により薄い基板及び／又は回路トレースを使用して、実現されることもできる。更に、基板を、商業的に入手可能な厚みから選択することが望ましいことがある。

例えばマルチプレクサ、増幅器及びアナログデジタル変換器のような信号処理回路１１４ａ，１１４ｂは、回路基板１０３に更に電気的に接続される１又は複数の特定用途向け集積回路に含まれる。信号処理回路１１４は、シンチレータ１０６の実質的に後ろの検出器アレイ１００の背方に配置される。信号処理回路１１４の高さが、シンチレータ１０６の深さより小さい（例えば約１ｍｍより小さい）とすると、回路は、検出器アレイ１０２の厚みを増やさない。

本発明のいくつかの実施例において、信号処理回路１１４ａ、１１４ｂは、Yamazaki他の「Real Chip Size Three-Dimensional Stacked Package」（IEEE Trans. On Advanced Packaging , Vol 28 No 3. Aug 2005. pp397 et seq.）及び「Real Chip Size 3-Dimensional Stacked Package」（NEC Research and Development, Vol. 44, No. 3, July 2003）に記述されるフレキシブルキャリアフォルデッドリアルチップサイズパッケージ（ＦＦＣＳＰ）技術を使用してパッケージングされることができる。このような技術は、日本電気株式会社によりＦＦＣＳＰ（登録商標）下で市販されている。

図６を参照して、２又はそれ以上の集積回路６０４ａ、６０４ｂ、６０４ｃ、６０４ｄが、垂直方向にスタックされる。スタックされたパッケージ６００は、２又はそれ以上のシングルチップパッケージ６０２ａ、６０２ｂ、６０２ｃ、６０２ｄを有する。各々のシングルチップパッケージ６０２は、集積回路６０４、及び銅回路トレース６０８を囲む熱可塑性樹脂からなるフレキシブル回路６０６を有する。シングルチップパッケージ６０２は、集積回路６０４の相互接続パッド上に金スタッドバンプ６０３を（ボールバンプ方法及び金線を使用して）形成することによって製造される。集積回路６０４は、フレキシブル回路６０６上のＮｉ／Ａｕ電極にフリップチップボンディングされる。フレキシブル回路６０６は、集積回路６０４のエッジの周りに巻かれて、集積回路６０４の側面及び後面に固着される。複数のシングルチップパッケージ６０２が、ソルダーバンプ６１０を通して電気的に接続される。スタックされたパッケージは、ソルダーバンプ６１２を通してフレキシブル回路１０３に電気的に接続される。

電気コネクタ１１６ａ、１１６ｂは、データ管理システム２６又は他の信号処理電子回路への電気接続を提供する。導電トレース１１８は、光検出器１１０、１１２、信号処理回路１１４及び電気コネクタ１１６の間の必要な電気接続を提供する。より具体的には、信号処理回路１１４は、検出器アレイ１０２におけるさまざまな検出器素子１００に関連付けられる光検出器１１０から信号を受け取る。これらの信号を適切に多重化し、増幅し、デジタル形式に変換することによって、コネクタ１１６を通じて接続されることを必要とされる相互接続の数は、低減されることができ、結果として得られる信号は、更に、相対的にノイズに影響されなくなる。信号処理回路は、回路基板１０３によって担持されることができるが、当然ながら、他の場所にあってもよい。

支持体１０９は、機械的支持を提供し、検出器２０に検出器アレイ１０２を取り付けるために使用されることができる。更にキー溝１１５が、検出器２０への検出器アレイ１０２へのマウント及び／又は位置合せを容易にするために使用されることができる。検出器アレイ１００は、エポキシ、シリコン又は他の適切なポッティングコンパウンドを使用して、ポッティングされることもできる。

上述したように、回路基板１０３は、複数の検出器素子１００に接続される。図２ａは、１×８アレイに配置された８検出器素子１００を示しており、他の特に有利なアレイサイズは、１×１６、１×３２又は１×６４のアレイを含む。他のより大きい又はより小さいアレイが、特定のアプリケーションの要求に依存して実現されることもできる。

上述の考察は、各々の検出器素子１００の構成要素にフォーカスされているが、光検出器１１０がｎ×ｐフォトダイオードアレイとして製造される場合、検出器アレイ１０２の構造は簡略化される。ここで、ｎは、検出器アレイ１０２の検出器素子１００の数であり、ｐは、各々の検出器素子又はディクセル１００に関連付けられる光検出器１１０の数である。１又は複数のシンチレータアレイとして同様に製造されうるシンチレータ１０６が、検出器素子１００の１×ｎアレイを形成するために、光学接着剤を使用して個々の光検出器１１０の放射線感受性を具える面に結合される。

特に検出器アレイ１０２の素子１００の数ｎが大きい場合、光検出器１１０が、２又はそれ以上のサブアレイとして製造される場合、検出器アレイ１０２の構造は更に簡略化されることができる。複数のサブアレイ及び関連付けられるシンチレータは、所望の数の素子を有する検出器アレイ１０２を形成するために、回路基板１０３に接続される。

更に別の機構において、検出器アレイ１０２は、光検出器１１０のｎ×ｐアレイ及び複数の回路基板１０３を有する。各々の回路基板は、アレイのｎ個の検出器素子のサブセットに接続される。

更に別の機構によれば、図５を参照して、付加の回路基板５０２が、シンチレータ１０６の概して後ろに配置されることができる。（複数の）回路基板１０３は、付加の回路基板５０２に電気的に接続される。信号処理回路１１４及びコネクタ１１６が、回路基板５０２に電気的に接続される。

複数の検出器アレイ１０２は、好適には、所望の横方向及び縦方向の範囲を有する検出器素子１００の２次元アレイを形成するために、適切な機械的取り付け機構を使用して検出器２０に配置される。一実施例において、キー溝１１５は、検出器アレイ１０２の位置合わせを助ける。

上述したように、検出器２０は、好適には、スキャナの横断面に延在する円弧セグメントにある。図３は、ｚ軸に沿って見た、又は逆に述べるとスキャナの横断面に投影された、複数の検出器アレイ１０２ａ、１０２ｂ、１０２ｃを示している。第３世代のスキャナの場合、各検出器素子１００の放射線受信面１０４ａ，１０４ｂ，１０４ｃは、それらから共通の距離のところにあるＸ線源１２の焦点スポットと交差するライン３０２ａ、３０２ｂ、３０２ｃに実質的に垂直であるように視覚化されることができる。検出器アレイ１０２ａ、１０２ｂ、１０２ｃの間に位置するデッドスポットを最小限にするために、検出器アレイ間の横断方向のスペーシングは、最小限にされる。分かるように、個々の光検出器１１０及び回路基板１０３の厚みを最小限にすることは、検出器アレイ１０２が、相対的に互いにより近くに配置されることを可能にする。更に、図３に示される機構のジオメトリは、信号処理回路１１４が、検出器アレイ１０２ａ、１０２ｂ、１０２ｃの横断方向のスペーシングに悪影響を及ぼすことなく、シンチレータ１０６を越えて延在することを可能にする。検出器アレイは、更に横断方向に配置されることもできる。

検出器２０の所望の縦方向の範囲に依存して、各々の検出器アレイ１００は、所望の縦方向の範囲をカバーするに十分な素子の数ｎを含むことができる。代替例として、複数の検出器アレイ１０２は、所望の縦方向の範囲を与えるために、縦方向においてスタックされ又はタイリングされることができる。更に、検出器アレイ１０２は、必要に応じて、各スライスにおいて検出器素子１００が互いにオフセットされるように、縦方向にオフセットされてもよいことに留意すべきである。

当然ながら、当業者であれば、変更及び変形が、前述の記述を読み理解するとき思いつくであろう。本発明は、すべてのこのような変更及び変形が添付の特許請求の範囲又はそれと等価なものの範囲内にある限り、それらを含むものとして解釈されることが意図される。

ＣＴシステムを示す図。 検出器アレイを示す図。 検出器アレイを示す図。 検出器素子の弧状の２次元アレイを形成するように配置された複数の検出器アレイを示す図。 検出器アレイの一部を示す図。 検出器アレイを示す図。 垂直方向にスタックされた信号処理回路の断面図。

Claims (30)

1. 検出器素子の１次元アレイであって、各検出器素子が、
   Ｘ線放射を受け取る前面、背面及び側面を有する第１のシンチレータと、
   前記第１のシンチレータの前記側面に配され、前記第１のシンチレータに光学的に結合され、前記第１のシンチレータによって放出される光を受け取り、それに応じて電気信号を生成する、第１の光検出器と、
   を有する、検出器素子の１次元アレイと、
   複数の前記第１の光検出器が、第１の回路基板によって担持され、前記第１の光検出器が、前記第１の回路基板と前記第１のシンチレータの側面との間に配される、該第１の回路基板と、
   を有するＸ線検出器アレイ。
2. 前記第１の回路基板が、０．１５０ｍｍ又はそれより小さい厚みを有するフレキシブル回路を有する、請求項１に記載のＸ線検出器アレイ。
3. 各検出器素子が更に、
   前記第１のシンチレータの前記背面に配され、Ｘ線放射を受け取る前面、背面及び側面を有する、第２のシンチレータと、
   前記第２のシンチレータの前記側面に配され、前記第２のシンチレータに光学的に結合され、前記第２のシンチレータによって放出される光を受け取り、それに応じて電気信号を生成する、第２の光検出器と、
   を有し、複数の前記第２の光検出器が、前記フレキシブル回路に電気的に接続される、請求項２に記載のＸ線検出器アレイ。
4. 各検出器素子が更に、
   前記第１のシンチレータの前記背面に配され、Ｘ線放射を受け取る前面、背面及び側面を有する、第３のシンチレータと、
   前記第３のシンチレータの側面に配され、前記第３のシンチレータと光学的に結合され、前記第３のシンチレータによって放出される光を受け取り、それに応じて電気信号を生成する、第３の光検出器と、
   を有し、複数の前記第３の光検出器は、前記フレキシブル回路によって担持される、請求項２に記載のＸ線検出器アレイ。
5. 前記第１の回路基板が、０．１５０ｍｍ又はそれより小さい厚みを有する、請求項１に記載のＸ線検出器アレイ。
6. 前記第１の回路基板が、０．０７０ｍｍ又はそれより小さい厚みを有する、請求項５に記載のＸ線検出器アレイ。
7. 前記光検出器が、約０．０３０ｍｍの厚みを有するフォトダイオードを有する、請求項６に記載のＸ線検出器アレイ。
8. 前記回路基板が、基板を有し、前記基板が、ポリイミド、ポリエチレンナフタレート又はポリエステルを含む、請求項５に記載のＸ線検出器アレイ。
9. 前記第１の光検出器が、フォトダイオードを含み、複数の前記フォトダイオードが、共通基板上に製造される、請求項１に記載のＸ線検出器アレイ。
10. 第２の回路基板を更に有し、第１群の複数の前記第１の光検出器が、前記第１の回路基板によって担持され、第２群の複数の前記第１の光検出器が、前記第２の回路基板によって担持される、請求項１に記載のＸ線検出器アレイ。
11. 多次元検出器アレイを形成するよう配される複数のＸ線検出器アレイを更に有する、請求項１に記載のＸ線検出器アレイ。
12. 前記多次元アレイが、弧状である、請求項１１に記載のＸ線検出器アレイ。
13. 前記多次元アレイが、球の一部を形成する、請求項１２に記載のＸ線検出器アレイ。
14. 前記第１の回路基板によって担持され、複数の前記第１の光検出器と電気的に通信するマルチプレクサを更に有し、前記マルチプレクサが、前記第１のシンチレータの背方に配される、請求項１に記載のＸ線検出器アレイ。
15. 前記第１の回路基板によって担持される複数の垂直にスタックされた集積回路を更に有する、請求項１４に記載のＸ線検出器アレイ。
16. 主表面を有する第１の回路基板と、
    放射線を受け取る前面、側面及び背面を有するシンチレータアレイと、
    前記シンチレータアレイと前記第１の回路基板の主表面との間に配され、前記回路基板に電気的に接続されるとともに、前記シンチレータアレイによって放出される光を受け取るために前記シンチレータアレイと光学的に通信する、光検出器アレイと、
    を有する放射線検出器アレイ。
17. 前記第１の回路基板が、０．１５０ｍｍ又はそれより小さい厚みを有する、請求項１６に記載の検出器アレイ。
18. 前記光検出器アレイが、約０．０３０ｍｍの厚みを有する、請求項１７に記載の検出器アレイ。
19. 前記第１の回路基板の厚みが、０．０７０ｍｍ又はそれより小さい、請求項１７に記載の検出器アレイ。
20. 前記第１の回路基板の厚みが、０．０３５ｍｍ又はそれより小さい、請求項１９に記載の検出器アレイ。
21. 前記第１の回路基板が、ポリイミドを含む基板を有する、請求項２０に記載の検出器アレイ。
22. 前記光検出器アレイ及び前記シンチレータアレイが、２次元アレイであり、前記光検出器アレイは、前記シンチレータアレイの前記前面のより近くに配される第１の複数の光検出器と、前記シンチレータアレイの前記背面のより近くに配される第２の複数の光検出器と、を有する、請求項１６に記載の検出器アレイ。
23. 前記光検出器アレイにおける前記光検出器が、共通基板上に製造される、請求項１６に記載の検出器アレイ。
24. 前記光検出器アレイは、前記第１の複数の光検出器と前記第２の複数の光検出器との間に配される第３の複数の光検出器を有する、請求項２２に記載の検出器アレイ。
25. 前記シンチレータアレイが、複数のシンチレータ素子を含み、各シンチレータ素子の横断方向のディメンションが、約１ｍｍ×１ｍｍである、請求項１６に記載の検出器アレイ。
26. 主表面を有する第２の回路基板を更に有し、前記光検出器アレイにおける第１の複数の光検出器が、前記第１の回路基板に電気的に接続され、第２の複数の光検出器が、前記第２の回路基板に電気的に接続される、請求項１６に記載の検出器アレイ。
27. 前記シンチレータアレイの背方に配される信号処理回路を有する、請求項１６に記載の検出器アレイ。
28. 前記信号処理回路が、垂直にスタックされる複数の集積回路を有する、請求項２７に記載の検出器アレイ。
29. 約０．１５０ｍｍより小さい厚み及び第１の主表面を有するフレキシブル回路と、
    複数のＸ線検出器素子と、
    を有し、各検出器素子が、
    Ｘ線放射を受け取る前面及び側面を有する第１のシンチレータと、
    前記第１シンチレータの背面に配され、前記第１のシンチレータを通過したＸ線放射を受け取る第２のシンチレータと、
    前記第１のシンチレータと前記フレキシブル回路の前記主表面との間に配され、前記フレキシブル回路に電気的に接続され、前記第１のシンチレータと光学的に通信する第１のフォトダイオードと、
    前記第２のシンチレータと前記フレキシブル回路の前記主表面との間に配され、前記フレキシブル回路に電気的に接続され、前記第２のシンチレータと光学的に通信する第２のフォトダイオードと、
    を有する、Ｘ線検出器。
30. タイリングされた検出器アレイを形成するよう配される複数のＸ線検出器を有する、請求項２９に記載のＸ線検出器。

Images