JP2014513279A5

JP2014513279A5 -

Info

Publication number: JP2014513279A5
Application number: JP2014500514A
Authority: JP
Filing date: 2012-03-19
Publication date: 2015-04-16
Anticipated expiration: 2032-03-19

Claims

２つの対向する主面を有するフォトセンサ基板を得るステップであって、前記２つの対向する主面の一方が、少なくとも１つのフォトセンサ素子の少なくとも１つのフォトセンサ行を有し、前記得られるフォトセンサ基板が、１００ミクロンに等しい又はそれより大きい厚さを有する、ステップと、
前記フォトセンサ基板にシンチレータアレイを光学的に結合するステップであって、前記シンチレータアレイが、少なくとも１つの相補的なシンチレータ素子の少なくとも１つの相補的なシンチレータ行を有し、前記少なくとも１つの相補的なシンチレータ行が、前記少なくとも１つのフォトセンサ行に光学的に結合され、前記少なくとも１つの相補的なシンチレータ素子が、前記少なくとも１つのフォトセンサ素子に光学的に結合される、ステップと、
前記シンチレータアレイに光学的に結合された前記フォトセンサ基板を薄化して、前記シンチレータアレイに光学的に結合された、１００ミクロンより小さいオーダーの厚さを有する薄化されたフォトセンサ基板を生成するステップと、
を含む方法。
前記２つの対向する主面の一方が、第１の領域及び第２の領域を有し、前記少なくとも１つのフォトセンサ素子の前記少なくとも１つのフォトセンサ行が、前記第１の領域に結合され、前記シンチレータアレイが、前記少なくとも１つのフォトセンサ素子の前記少なくとも１つのフォトセンサ行及び前記第２の領域に結合される、請求項１に記載の方法。
前記シンチレータアレイは、前記少なくとも１つのフォトセンサ素子の前記少なくとも１つのフォトセンサ行に光学的に結合される第１のシンチレータ及び前記第２の領域に結合される別の材料を含む、請求項２に記載の方法。
前記フォトセンサ基板に前記シンチレータアレイを光学的に結合する前に、前記フォトセンサ基板に処理エレクトロニクス及び導電性ピンの少なくとも一方を結合するステップを更に含み、前記フォトセンサ基板に前記シンチレータアレイを結合した後、前記処理エレクトロニクス及び前記導電性ピンの前記少なくとも一方が、前記フォトセンサ基板及び前記シンチレータアレイの間に配される、請求項１乃至３のいずれか１項に記載の方法。
前記少なくとも１つのフォトセンサ素子の前記少なくとも１つのフォトセンサ行、及び前記処理エレクトロニクス及び前記導電性ピンの前記少なくとも一方が、前記フォトセンサ基板の同じ表面に配される、請求項４に記載の方法。
前記処理エレクトロニクス及び前記導電性ピンの前記少なくとも一方が、前記シンチレータアレイの凹部の表面に配される、請求項４に記載の方法。
前記フォトセンサ基板に前記処理エレクトロニクス、前記導電性ピン及び前記シンチレータアレイを結合する前に、前記フォトセンサ基板を薄化するステップと、
前記薄化されたフォトセンサ基板を支持担体上に配するステップと、
前記薄化されたフォトセンサ基板が前記支持担体上に配されている間に、前記薄化されたフォトセンサ基板に前記処理エレクトロニクス及び前記導電性ピンを取り付けるステップと、
前記薄化されたフォトセンサ基板が前記支持担体上に配されている間に、前記フォトセンサ基板に前記シンチレータアレイを光学的に結合するステップと、
を含む、請求項４乃至６のいずれか１項に記載の方法。
前記フォトセンサ基板が、複数のフォトセンサ基板を有する材料シートの一部であり、前記方法が更に、
前記複数のフォトセンサ基板にそれぞれ複数の処理エレクトロニクスを結合するステップと、
前記フォトセンサ基板に前記処理エレクトロニクスを少なくとも結合した後、前記材料シートから前記フォトセンサ基板を物理的に取り出すステップと、
を含む、請求項４乃至６のいずれか１項に記載の方法。
前記フォトセンサ基板に前記少なくとも１つのシンチレータアレイを結合する前に、前記フォトセンサ基板を支持構造上に配し、前記フォトセンサ基板の少なくとも１つのコンポーネントを前記支持構造上の前記フォトセンサ基板に結合するステップを更に含む、請求項１乃至８のいずれか１項に記載の方法。
前記少なくとも１つのフォトセンサ素子を、前記フォトセンサ基板の外部に位置する処理エレクトロニクスに電気的に結合するステップを更に含む、請求項１に記載の方法。
検出器タイル基板に、前記薄化されたフォトセンサ基板の複数を機械的に及び電気的に結合して、検出器タイルを形成するステップを更に含む、請求項１乃至１０のいずれか１項に記載の方法。
前記検出器タイルの複数を機械的に及び電気的に結合して、検出器アレイを形成するステップを更に含む、請求項１１に記載の方法。
前記薄化されたフォトセンサ基板の厚さが、２５〜７５ミクロンのレンジにある、請求項１乃至１０のいずれか１項に記載の方法。
前記薄化されたフォトセンサ基板の厚さが、５０ミクロンのオーダーである、請求項１乃至１１のいずれか１項に記載の方法。
イメージング検出器であって、タイル基板及び前記タイル基板に沿ってｘ方向に沿って配される複数の検出器モジュールを有する少なくとも１つの検出器タイル、を有し、
１の検出器モジュールが、フォトセンサ基板のフォトセンサ素子の少なくとも１つのフォトセンサ行に結合される、ｚ方向に沿って延在するシンチレータ素子の少なくとも１つのシンチレータ行を有するシンチレータアレイを有し、
前記シンチレータアレイに結合されるフォトセンサ基板は、１００ミクロンに等しい又はそれより大きい初期厚さを有し、前記イメージング検出器のフォトセンサ基板は、１００ミクロンより小さい薄化された厚さを有する、イメージング検出器。