JP2014197150A - 半導体変調器を作製する方法、半導体変調器 - Google Patents

半導体変調器を作製する方法、半導体変調器 Download PDF

Info

Publication number
JP2014197150A
JP2014197150A JP2013073342A JP2013073342A JP2014197150A JP 2014197150 A JP2014197150 A JP 2014197150A JP 2013073342 A JP2013073342 A JP 2013073342A JP 2013073342 A JP2013073342 A JP 2013073342A JP 2014197150 A JP2014197150 A JP 2014197150A
Authority
JP
Japan
Prior art keywords
area
resin body
optical waveguide
insulating film
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013073342A
Other languages
English (en)
Other versions
JP6209843B2 (ja
Inventor
英樹 八木
Hideki Yagi
英樹 八木
崇光 北村
Takamitsu Kitamura
崇光 北村
宏彦 小林
Hirohiko Kobayashi
宏彦 小林
米田 昌博
Masahiro Yoneda
昌博 米田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2013073342A priority Critical patent/JP6209843B2/ja
Priority to US14/229,089 priority patent/US9280004B2/en
Publication of JP2014197150A publication Critical patent/JP2014197150A/ja
Application granted granted Critical
Publication of JP6209843B2 publication Critical patent/JP6209843B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/015Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction
    • G02F1/025Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction in an optical waveguide structure

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

【課題】樹脂を用いて光導波路の埋め込む構造において良好な密着性を有するパット電極を含む半導体変調器を提供する。【解決手段】下地構造28は、無機絶縁層24の第2部分24b及び金属体30を含む。下地構造28は第2エリア13cに接触を成すと共にパッド電極を支持する。下地構造28内の無機絶縁層24(24b)は、第2エリア13aに接触しながら第2エリア13a上を延在して、樹脂体25の下に延在する無機絶縁層24(24a)に接続され、無機絶縁層24の部分24b及び無機絶縁層24の部分24aは同時に成膜される。無機絶縁層24は、しっかりと金属体30を基板13に繋ぎ止めることができる。樹脂体25は金属体30の縁の少なくとも一部分上に設けられて、しっかりと金属体30を基板13に押さえつけている。金属体30の上面は樹脂体25に接触すると共に無機絶縁層24に接触する。【選択図】図4

Description

本発明は、半導体変調器を作製する方法、及び半導体変調器に関する。
特許文献1は、リッジ導波路型レーザを開示する。リッジ導波路型レーザのリッジストライプは、BCB樹脂を用いて埋め込まれている。
非特許文献1は、InP系マッハツェンダ変調器を開示する。InP系マッハツェンダ変調器の作製では、変調部のための導波路メサ構造を半絶縁性InP基板上に作製する。導波路メサ構造の側面はBCB樹脂で覆われている。
特開2008−205025号公報
"40 Gbit/s n-i-n InP Mach-Zehnder modulator with a p voltage of 2.2 V," K. Tsuzuki, T. Ishibashi, T. Ito, S. Oku, Y. Shibata, R. Iga, Y. Kondo and Y. Tohmori, ELECTRONICS LETTERS 2nd October 2003 Vol. 39 No.20
マッハツェンダ変調器といった半導体変調器では、変調用の光導波路はBCB樹脂で埋め込まれている。発明者らの知見によれば、広い電極面積を必要とするパット電極がBCB樹脂から剥がれ易い。しかしながら、光導波路をBCB樹脂で埋め込むことは、マッハツェンダ変調器を高速に変調するために有効である。BCB樹脂を用いる光導波路の埋め込みとパット電極の密着性の向上との両立が求められている。
本発明は、このような事情を鑑みて為されたものであり、樹脂を用いて光導波路を埋め込む半導体変調器においてパット電極の密着性を良好にできる、半導体変調器を作製する方法を提供することを目的とする。また、本発明は、樹脂を用いて光導波路を埋め込む構造において良好な密着性を有するパット電極を含む半導体変調器を提供することを目的とする。
本発明に係る発明は、半導体変調器を作製する方法に係る。この方法は、(a)第1エリア及び第2エリアを含む主面を有する半絶縁性のInP基板と、前記InP基板の前記主面上に設けられIII−V化合物半導体層からなる積層体とを含むエピタキシャル基板を準備する工程と、(b)前記半導体変調器の光導波路を規定するパターンを有するマスクを用いて前記積層体をエッチングして、前記InP基板の前記第1エリア上に前記半導体変調器のための光導波路メサを形成する工程と、(c)前記光導波路メサを埋め込むように樹脂体を前記InP基板上に形成する工程と、(d)前記InP基板の前記第2エリア上において前記樹脂体に第1開口を形成する工程と、(e)パッド電極のための下地構造を前記InP基板の前記第2エリアに形成する工程と、(f)前記樹脂体の前記第1開口において、前記下地構造に接するようにパッド電極を形成する工程とを備える。前記下地構造は前記InP基板の前記第2エリアに接合を成し、前記下地構造は、III−V化合物半導体と異なる無機化合物の絶縁体を備える。
この作製方法によれば、パッド電極が樹脂体の第1開口に設けられるので、パッド電極が樹脂体上に設けられことを回避できる。また、無機化合物の絶縁体を備える下地構造が、InP基板の第2エリアに接合を成すと共にパッド電極に接する。これ故に、パッド電極の密着性を確保できる。
本発明に係る発明は、前記変調器の前記光導波路の第1部分への電気的接続のための第2開口を前記樹脂体に形成する工程と、前記第2開口に電極を形成する工程とを更に備えることができる。前記光導波路メサの前記第1部分は、第1導電型III−V化合物半導体の第1クラッド層と、III−V化合物半導体のコア層と、第2導電型III−V化合物半導体の第2クラッド層と、を含み、前記パッド電極は、前記第2開口の前記電極に金属配線を介して接続されており、前記金属配線は前記光導波路メサの第2部分上を通過する。
この作製方法によれば、パッド電極は、半導体変調器のための変調信号が印加されるように設けられ、この変調信号は金属配線を介して光導波路メサの第2部分に加えられる。金属配線は、光導波路メサの第2部分を通過するので、光導波路メサと容量的に接合する。
本発明に係る発明では、前記光導波路メサの前記第2部分は、前記第1クラッド層、前記コア層、及び前記第2クラッド層を含み、前記コア層は前記第1クラッド層と前記第2クラッド層との間に設けられ、前記光導波路メサの前記第2部分上において、前記樹脂体の厚さは2マイクロメートル以上であることができる。
この作製方法によれば、樹脂体の厚さが光導波路メサの第2部分上において上記の値に等しいので、光導波路メサの第2部分と金属配線との容量的な結合を低減できる。
本発明に係る発明では、前記下地構造は、厚さ200nm以上のシリコン系無機絶縁膜を含むことができる。この作製方法によれば、下地構造に起因するリーク電流の増加の可能性を低減できる。
本発明に係る発明は、前記樹脂体を形成する前に、前記光導波路メサを覆うように第1絶縁膜を成長する工程と、前記樹脂体の前記第1開口において前記第1絶縁膜をエッチングする工程とを更に備えることができる。パッド電極のための下地構造を前記InP基板の前記第2エリアに形成する前記工程は、前記第1絶縁膜をエッチングした後に前記樹脂体及び前記InP基板上に第2絶縁膜を気相成長法で成長する工程を含み、前記第2絶縁膜は前記InP基板の前記第2エリアに接合を成し、前記下地構造は、前記第2エリアの前記第2絶縁膜を含む。
この作製方法によれば、第2絶縁膜は、樹脂体上だけでなくInP基板上にも成長されてInP基板の第2エリアに接合を成すので、InP基板へしっかりとした密着性を示す。
本発明に係る発明は、前記下地構造としての前記第2絶縁膜を成長した後に、前記パッド電極及び前記金属配線のためのパターンを有するシード層を前記樹脂体及び前記InP基板上に形成する工程を更に備えることができる。前記InP基板の前記第2エリア上の前記樹脂体に第1開口を形成する工程は、前記第1開口を規定するレジストマスクを前記樹脂体に形成する工程と、前記レジストマスクを用いて前記樹脂体の第1エッチングを行う工程と、前記樹脂体の前記第1エッチングの後に、前記レジストマスクのエッチングにより前記第1開口を拡大する工程と、前記レジストマスクの前記エッチングの後に、前記樹脂体の第2エッチングを行う工程と、を含み、前記シード層は前記第2絶縁膜に接触を成し、前記パッド電極及び前記金属配線は、前記金属層を用いてメッキ法により形成される。
この作製方法によれば、第2絶縁膜は、第1エッチング及び第2エッチングを含むドライエッチングにより形成された第1開口の樹脂側面及び樹脂体上面、並びにInP基板の第2エリアにわたって成長される。第2絶縁膜は、テーパ付き開口に成長され、この第2絶縁膜上にシード層が形成される。
本発明に係る発明では、前記樹脂体は、BCB樹脂を備え、前記第2絶縁膜は、シリコン酸化物及びシリコン窒化物の少なくともいずれかを備えることができる。この作製方法によれば、シリコン酸化物及びシリコン窒化物はInP半導体に良好な密着性を示す。
本発明に係る発明では、前記下地構造を前記InP基板の前記第2エリアに形成する前記工程は、前記樹脂体を形成する前に、前記光導波路メサを覆うように第1絶縁膜を成長する工程と、前記樹脂体を形成する前に、前記InP基板の前記第2エリアにおいて前記第1絶縁膜上に金属体を形成する工程とを含むことができる。前記パッド電極は、前記樹脂体の前記第1開口に露出されており、前記金属体は前記パッド電極を支持する。
この作製方法によれば、樹脂体を形成する前に、第1絶縁膜及び金属体を形成する。これ故に、InP基板の第2エリアにおいて第1絶縁膜及び金属体を含む構造物は、パッド電極のための下地構造を提供できる。
本発明に係る発明では、前記樹脂体は前記金属体の縁の少なくとも一部分上に設けられ、前記金属体の前記縁は前記第1絶縁膜と前記樹脂体との間に挟まれ、前記金属体の上面は前記樹脂体に接触する。この作製方法によれば、金属体の上面は樹脂体に接触するので、金属体は、下側から下地構造に固定されると共に、上側から樹脂体に抑えられる。
本発明に係る発明は、前記金属体上及び前記樹脂体上に第3絶縁膜を気相成長法で成長する工程と、前記第3絶縁膜にパターン形成して、前記金属体上に開口を形成する工程とを更に備えることができる。前記金属体の上面は前記第3絶縁膜に接触し、前記樹脂体の前記第1開口は前記金属体上において前記第3絶縁膜の開口のサイズより大きなサイズを有する。この作製方法によれば、金属体の上面は第3絶縁膜に接触するので、金属体は、下側から下地構造に固定されると共に、上側から第3絶縁膜に抑えられる。
本発明に係る発明では、前記樹脂体は、BCB樹脂を備え、前記第3絶縁膜は、シリコン酸化物又はシリコン窒化物を備えることができる。この作製方法によれば、BCB樹脂はシリコン酸化物及びシリコン窒化物に良好な密着性を示し、またシリコン酸化物及びシリコン窒化物はInP半導体に良好な密着性を示す。
本発明に係る半導体変調器は、(a)第1エリア及び第2エリアを有する主面を有する半絶縁性のInP基板と、(b)前記InP基板の前記第1エリア上に設けられた変調用の光導波路メサと、(c)前記光導波路メサに電気信号を供給する電極と、(d)前記InP基板の前記第1エリアにおいて前記光導波路メサを埋め込む樹脂体と、(e)前記InP基板の前記第1エリア上の前記光導波路メサを覆う第1部分、及び前記InP基板の前記第2エリアに接触を成す第2部分を有する無機絶縁層と、(f)前記InP基板の前記第2エリア上に設けられ前記電気信号を受けるパッド電極と、(g)前記電極を前記パッド電極に接続する金属配線層とを備える。前記パッド電極は、下地構造上に設けられ、前記下地構造は、前記無機絶縁層の前記第2部分と、前記無機絶縁層の前記第2部分に接触を成す金属体とを含み、前記下地構造は、前記InP基板の前記第2エリアに接触を成すと共に、前記パッド電極を支持する。
本発明に係る半導体変調器は、前記パッド電極の位置に合わせた開口を有すると共に前記樹脂体上に設けられたシリコン系無機絶縁膜を更に備えることができる。前記樹脂体は前記金属体の縁の少なくとも一部分上に設けられ、前記金属体の上面は前記樹脂体に接触すると共に前記シリコン系無機絶縁膜に接触する。
本発明に係る半導体変調器は、(a)第1エリア及び第2エリアを有する主面を有する半絶縁性のInP基板と、(b)前記InP基板の前記第1エリア上に設けられた変調用の光導波路メサと、(c)前記光導波路メサに電気信号を供給する電極と、(d)前記InP基板の前記第1エリアにおいて前記光導波路メサを埋め込む樹脂体と、(e)前記InP基板の前記第1エリア上の前記樹脂体を覆う第1部分、及び前記InP基板の前記第2エリアに接触を成す第2部分を有する無機絶縁層と、(f)前記InP基板の前記第2エリア上に設けられ前記電気信号を受けるパッド電極と、(g)前記電極を前記パッド電極に接続する金属配線層とを備える。前記パッド電極は、下地構造上に設けられ、前記下地構造は、前記無機絶縁層の前記第2部分を含み、前記下地構造は、前記InP基板の前記第2エリアに接触を成すと共に、前記パッド電極を支持し、前記光導波路は第1部分及び第2部分を有し、前記光導波路メサの前記第1部分は、第1導電型III−V化合物半導体の第1クラッド層と、III−V化合物半導体のコア層と、第2導電型III−V化合物半導体の第2クラッド層と、を含み、前記コア層は前記第1クラッド層と前記第2クラッド層との間に設けられ、前記樹脂体は、前記光導波路の前記第1部分上に設けられた第2開口を有し、前記光導波路メサの前記第2部分は、前記第1クラッド層、前記コア層、及び前記第2クラッド層を含み、前記パッド電極は、前記第2開口の前記電極に金属配線を介して接続されており、前記金属配線は前記光導波路メサの前記第2部分上を通過し、前記樹脂体は、前記金属配線と前記光導波路メサとの間に設けられている。
以上説明したように、本発明によれば、樹脂を用いて光導波路を埋め込む半導体変調器においてパット電極の密着性を良好にできる、半導体変調器を作製する方法が提供される。また、本発明によれば、樹脂を用いて光導波路を埋め込む構造において良好な密着性を有するパット電極を含む半導体変調器が提供される。
図1は、本実施の形態に係る、半導体変調器を概略的に示す図面である。 図2は、半導体変調器における光導波路の配置を示す図面である。 図3は、パッド電極付近の構造の一例を示す図面である。 図4は、パッド電極の付近の典型的な断面を示す図面である。 図5は、本実施の形態に係る半導体変調器を作製する方法における主要な工程を示す図面である。 図6は、本実施の形態に係る構造を作製する際の作製方法における主要な工程を模式的に示す図面である。 図7は、本実施の形態に係る構造を作製する際の作製方法における主要な工程を模式的に示す図面である。 図8は、本実施の形態に係る構造を作製する際の作製方法における主要な工程を模式的に示す図面である。 図9は、本実施の形態に係る構造を作製する際の作製方法における主要な工程を模式的に示す図面である。 図10は、本実施の形態に係る構造を作製する際の作製方法における主要な工程を模式的に示す図面である。 図11は、本実施の形態に係る構造を作製する際の作製方法における主要な工程を模式的に示す図面である。 図12は、本実施の形態に係る構造を作製する際の作製方法における主要な工程を模式的に示す図面である。 図13は、本実施の形態に係る構造を作製する際の作製方法における主要な工程を模式的に示す図面である。 図14は、本実施の形態に係る構造を作製する際の作製方法における主要な工程を模式的に示す図面である。 図15は、別の実施の形態に係る半導体変調器を作製する方法における主要な工程を示す図面である。 図16は、別の実施の形態に係る構造を作製する際の作製方法における主要な工程を模式的に示す図面である。 図17は、別の実施の形態に係る構造を作製する際の作製方法における主要な工程を模式的に示す図面である。 図18は、別の実施の形態に係る構造を作製する際の作製方法における主要な工程を模式的に示す図面である。 図19は、別の実施の形態に係る構造を作製する際の作製方法における主要な工程を模式的に示す図面である。 図20は、別の実施の形態に係る構造を作製する際の作製方法における主要な工程を模式的に示す図面である。 図21は、別の実施の形態に係る構造を作製する際の作製方法における主要な工程を模式的に示す図面である。 図22は、別の実施の形態に係る構造を作製する際の作製方法における主要な工程を模式的に示す図面である。
添付図面を参照しながら、半導体変調器を作製する方法、半導体光素子を作製する方法、半導体変調器に係る本発明の実施形態を説明する。可能な場合には、同一の部分には同一の符号を付する。
図1は、本実施の形態に係る、半導体変調器を概略的に示す図面である。半導体変調器13は多重光変調器装置に用いられる。この多重光変調器装置は、例えば半導体変調器13に加えて、半導体変調器13の光出力に光学的に結合された偏波合波装置と、半導体変調器13へ駆動信号を印加する駆動回路15とを含む。一実施例では、駆動回路15、半導体変調器13及び偏波合波装置17はこの順に第1軸Ax1の方向に配列されている。偏波合波装置17は、第1ミラーと、偏波回転子と、偏波合波器とを備えることができる。図1を参照すると、直交座標系Sが示されており、一実施例では、X軸の方向に軸Ax2が延在しており、Y軸の方向に軸Ax1が延在している。例えばZ軸は半導体変調器13の表面の法線方向に向いている。
図1の(a)部を参照すると、半導体変調器13は、第1光出力ポート12a、第2光出力ポート12b、及び光入力ポート12cを有する。偏波合波装置17において、偏波回転子は、半導体変調器13の第1光出力ポート12aからの光L2を受ける。第1ミラーは、半導体変調器13の第2光出力ポート12bからの光L3を受ける。偏波合波器は、第1ミラーを介して半導体変調器13の第2光出力ポート12bに光学的に結合され、また偏波回転子を介して半導体変調器13の第1光出力ポート12aに光学的に結合される。
半導体変調器13は、第1縁13a及び第2縁13bを有する。第1縁13a及び第2縁13bは第1軸Ax1に交差し、第1縁13a及び第2縁13bの各々は、第1軸Ax1に交差する第2軸Ax2の方向に延在する。駆動回路15、半導体変調器13の第1縁13a、及び半導体変調器13の第2縁13bは、この順に第1軸Ax1の方向に順に配列されている。
半導体変調器13の第1光出力ポート12a及び第2光出力ポート12bは半導体変調器13の第2縁13bに位置する。半導体変調器13は、光分岐器27、第1光合波器29a(29)、第2光合波器29b(29)、第1群の光変調器31、及び第2群の光変調器33を含む。光分岐器27、第1光合波器29a、第2光合波器29b、第1群の光変調器31、及び第2群の光変調器33は光学素子を構成する。第1群の光変調器31は第1光合波器29aを介して第1光出力ポート12aに結合される。第2群の光変調器33は第2光合波器29bを介して第2光出力ポート29bに光学的に結合される。第1群の光変調器31及び第2群の光変調器33は光分岐器27を介して光入力ポート12cに光学的に結合される。
第1群の光変調器31は第1光変調器20A及び第2光変調器20Bを含む。第2群の光変調器33は第3光変調器20C及び第4光変調器20Dを含む。第1光変調器20A、第2光変調器20B、第3光変調器20C及び第4光変調器20Dは光分岐器27を介して光入力ポート12cに光学的に結合される。
半導体変調器13において、第1入力14a、第2入力14b、第3入力16a及び第4入力16bは、半導体変調器13の第1縁13aに沿って配列される。半導体変調器13は、第1群の入力14及び第2群の入力16を有する。第1群の入力14は第1入力14a及び第2入力14bからなる。第2群の入力16は第3入力16a及び第4入力16bからなる。駆動回路15は、半導体変調器13の第1入力14a、第2入力14b、第3入力16a及び第4入力16bに電気的に接続される。
半導体変調器13は、第1群の入力14をそれぞれ第1群の光変調器31に接続する第1群の配線と、第2群の入力16をそれぞれ第2群の光変調器33に接続する第2群の配線とを備える。第1群の配線は入力ポート12cからの光導波路上を通過する。第2群の配線の一方の変調器に至る配線は入力ポート12cからの光導波路上を通過し、第2群の配線の他方の変調器のための配線は入力ポート12cからの光導波路上を通過すること無しに変調器に至る。
半導体変調器13は、入力ポート12cに入力光L1を受ける。第1光出力ポート12aへの出力光L2に係る第1群の光変調器31は第1群の配線導体を介して一群の駆動信号を受け、第2光出力ポート12bへの出力光L3に係る第2群の光変調器33は第2群の配線導体を介して一群の駆動信号を受ける。
半導体変調器13において第1縁13aは第2縁13bの反対側にあり、第1光出力ポート12a及び第2光出力ポート12bは半導体変調器の第2縁に位置する一方で、第1入力14a、第2入力14b、第3入力16a及び第4入力16bは半導体変調器13の第1縁13aに沿って配列されるので、電気信号の入力を行う縁13aが光信号の出力を行う縁13bの反対側にある。半導体変調器13の一縁13aにおいて電気信号を受けて、該電気信号を変調器(20A、20B、20C、20D)により光信号に変換して、該光信号を半導体変調器13の反対の縁13bで出力できる。信号(電気信号及び光信号)が第1軸Ax1の方向に流れるので、電気信号を導く入力配線、及び光信号を導く光導波路も第1軸Ax1に沿って配列される。
半導体変調器13は第3縁13c及び第4縁13dを有する。第3縁13c及び第4縁13dの各々は、第2軸Ax2に交差する第3軸Ax3の方向に延在する。光入力ポート12cは第3縁13cに位置する。第1変調器〜第4変調器20A〜20Dは第2軸Ax2の方向に配列されることができる。
図1の(b)部を参照すると、半導体変調器13は、基板21と、III−V化合物半導体層からなる積層体23とを備える。基板21はIII−V化合物半導体からなることができる。基板21の主面21a上には、光導波路のための半導体積層を含む積層体23が設けられている。積層体23は、第1導電型の第1コンタクト層23a、第1導電型の第1クラッド層23b、コア層23c、第2導電型の第2クラッド層23d、及び第2導電型の第2コンタクト層23eを含み、これらは基板21の主面21a上に順に配列されている。積層体23は、メサ構造の光導波路を含む。光導波路メサの上面及び側面、並びに基板21の主面21aは無機絶縁膜24で覆われている。光導波路メサの積層体23及び無機絶縁膜24は樹脂体25で埋め込まれている。また、樹脂体25の表面は、無機絶縁膜26が覆われている。
基板21及び積層体23の一例。
基板21:半絶縁性のInP。
n+型の第1コンタクト層23a;SiドープInP。
n型の第1クラッド層23b:SiドープInP。
i型コア層23c:アンドープGaInAsP。
p型の第2クラッド層23d:ZnドープInP。
p+型の第2コンタクト層23e;ZnドープInP。
樹脂体25:ベンゾシクロブテン(BCB)樹脂。
無機絶縁膜24:シリコン酸化物。
無機絶縁膜26:シリコン酸化物。
図1の(a)部を再び参照すると、基板21の主面21aは第1エリア21b及び第2エリア21cを含む。第1エリア21b上には、半導体変調器13のための光導波路メサを設ける。第2エリア21c上には、入力14、16のためのパッド電極の構造物を設ける。半導体変調器13のための光導波路メサは、積層体23の層構造を有する。樹脂体25は、第2エリア21c上に設けられパッド電極のための一又は複数の第1開口を有する。
図2は、半導体変調器における光導波路の配置を示す図面である。図2を参照して、半導体変調器13における光導波路の配置を説明する。
半絶縁性のInP基板といった支持体上に、4つの光変調器20A、20B、20C、20Dが並列に配置されている。半導体変調器13は二つの光出力ポート12a、12b及び光入力ポート12cを備える。光入力ポート12cには一本の光入力導波路40の一端が接続されている。本実施例では、光変調器20A、20B、20C、20Dはマッハツェンダ変調器(MZI)を含むことができる。
光入力導波路40の他端は1×2MMIカプラ41の入力端に接続されており、1×2MMIカプラ41の二つの出力端は、それぞれ、曲線導波路41A, 41Bを介して、二つの1×2MMIカプラ42A、42Bの入力端に接続されている。1×2MMIカプラ42Aの2出力端は、曲線導波路43A、43Bを介して、2つの1×2MMIカプラ44A、44Bの入力端に接続されている。1×2MMIカプラ42Bの2出力端には、曲線導波路43C、43Dを介して、2つの1×2MMIカプラ44C、44Dの入力端に接続されている。
1×2MMIカプラ44Aの2つの出力端は、それぞれ、曲線導波路44A−1、44A−2を介して変調導波路44A−3及び44A−4に接続される。1×2MMIカプラ44Bの2出力端は、それぞれ、曲線導波路44B−1、44B−2を介して変調導波路44B−3及び44B−4に接続される。1×2MMIカプラ44Cの2出力端は、それぞれ、曲線導波路44C−1、44C−2を介して変調導波路44C−3及び44C−4に接続される。1×2MMIカプラ44Dの2出力端は、それぞれ、曲線導波路44D−1、44D−2を介して変調導波路44D−3及び44D−4に接続される。
変調用導波路44A−3及び44A−4は、それぞれ、曲線導波路44A−5及び44A−6を介して、1×2MMIカプラ45Aの2つの入力端に接続されている。変調用導波路44B−3及び44B−4は、それぞれ、曲線導波路44B−5及び44B−6を介して、1×2MMIカプラ45Bの2つの入力端に接続されている。変調用導波路44C−3及び44C−4は、それぞれ、曲線導波路44C−5及び44C−6を介して、1×2MMIカプラ45Cの2つの入力端に接続されている。変調用導波路44D−3及び44D−4は、それぞれ、曲線導波路44D−5及び44D−6を介して、1×2MMIカプラ45Dの2つの入力端に接続されている。
1×2MMIカプラ45A及び45B各々の1つの出力端は、曲線導波路55A及び55Bを介して2×2MMIカプラ56Aの入力端に接続されている。1×2MMIカプラ45C及び45D各々の1つの出力端は、曲線導波路55C及び55Dを介して2×2MMIカプラ56Bの入力端に接続されている。2×2MMIカプラ56Aにおける一方の出力端が光出力ポート12aに接続され、2×2MMIカプラ56Bにおける一方の出力端が光出力ポート12bに接続される。
第1変調器20A、第2変調器20B、第3変調器20C及び第4変調器20Dの各々は、図2に示されるように、マッハツェンダ変調器を含むことができる。第1変調器20Aは、1×2MMIカプラ44A、変調用導波路(第1アーム導波路)44A−3、変調用導波路(第2アーム導波路)44A−4、及び1×2MMIカプラ45Aを備える。第2変調器20Bは、1×2MMIカプラ44B、一の変調用導波路(第1アーム導波路)44B−3、他の変調用導波路(第2アーム導波路)44B−4、及び1×2MMIカプラ45Bを備える。第3変調器20Cは、1×2MMIカプラ44C、変調用導波路(第1アーム導波路)44C−3、変調用導波路(第2アーム導波路)44C−4、及び1×2MMIカプラ45Cを備える。第4変調器20Dは、1×2MMIカプラ44D、変調用導波路(第1アーム導波路)44D−3、変調用導波路(第2アーム導波路)44D−4、及び1×2MMIカプラ45Dを備える。この偏波多重光変調器装置11によれば、マッハツェンダ変調器は、2つのアーム導波路とこれらのアーム導波路に駆動信号を供給する変調電極とから構成される。
図3は、パッド電極付近の構造の一例を示す図面である。図3の(a)部は、第1入力14a、第2入力14b、第3入力16a及び第4入力16bを示す平面図である。これらの入力14a、14b、16a、16bの各々は電極を含む。この電極は3つのパッド電極SP、G、SNを含み、パッド電極SPは変調信号の差動信号の一方を受け、パッド電極SNは変調信号の差動信号の他方を受け、パッド電極Gは接地線である。パッド電極SP、G、PNの各々は、第1部分PED1、第2部分PED2、及び第3部分PED3を含む。第1部分PED1、第2部分PED2、及び第3部分PED3の長さは、それぞれ、例えば150μm、15μm、及び160μmである。
入力14a、14b、16a、16bの各々おけるパッド電極は金属配線層WRを介して電極に接続されており、この電極はマッハツェンダ変調器のための光導波路メサに電気信号を供給する。
図4は、パッド電極の付近の典型的な断面を示す図面である。図4の(a)部は、図3におけるII−II線に沿ってとられる断面の一例を示す。図4の(a)部に示される第1構造では、図1の(a)部に示されるように、無機絶縁層26は、第1エリア13b上の樹脂体25の表面を覆う第1部分26aと、第2エリア13cに接触を成す第2部分26bを有する。一方、無機絶縁層24は第1エリア13b上の光導波路メサを覆っており、樹脂体25と第1エリア13bとの間に設けられている。樹脂体25の開口の縁において、無機絶縁層24は無機絶縁層26に接続されている。
図4の(a)部に示されるように、入力14a、14b、16a、16bの各々におけるパッド電極は、下地構造28上に設けられる。下地構造28は無機絶縁層26の第2部分26bを含む。また、下地構造28は第2エリア13cに接触を成すと共にパッド電極を支持する。下地構造28内の無機絶縁層26(26b)は、第2エリア13aに接触しながら第2エリア13a上を延在して、樹脂体25上に延在する無機絶縁層26(26a)に接続され、無機絶縁層26の部分26b及び無機絶縁層26の部分26aは同時に成膜される。
図4の(b)部は、図3におけるII−II線に沿ってとられる断面の別の例を示す。図4の(b)部に示される第2構造では、無機絶縁層24は、第1エリア13bの表面を覆う第1部分24aと、第2エリア13cに接触を成す第2部分24bを有する。また、無機絶縁層24は第1エリア13b上の光導波路メサを覆っており、樹脂体25と第1エリア13bとの間に設けられている。
図4の(b)部に示される実施例では、下地構造28は、無機絶縁層24の第2部分24b及び金属体30を含む。金属体30は、無機絶縁層24の第2部分24bに接触を成す。下地構造28は第2エリア13cに接触を成すと共にパッド電極を支持する。下地構造28内の無機絶縁層24(24b)は、第2エリア13aに接触しながら第2エリア13a上を延在して、樹脂体25の下に延在する無機絶縁層24(24a)に接続され、無機絶縁層24の部分24b及び無機絶縁層24の部分24aは同時に成膜される。無機絶縁層24は、しっかりと金属体30を基板13に繋ぎ止めることができる。
樹脂体25は金属体30の縁の少なくとも一部分上に設けられて、しっかりと金属体30を基板13に押さえつけることができる。金属体30の上面は樹脂体25に接触すると共に無機絶縁層24に接触する。
無機絶縁層26は、入力14a、14b、16a、16bの各々おけるパッド電極の位置に合わせた開口を有する。無機絶縁層26は、例えばシリコン系無機絶縁膜を備えることができ、具体例としてシリコン酸化物、シリコン窒化物等であることができる。無機絶縁層26は樹脂体上に設けられた部分26c及び金属体30上に設けられた部分26dを有する。無機絶縁層26の部分26c及び部分26dは、同時に成膜される。金属体30の上面は無機絶縁層26に接触すると共に、金属体30の下面は無機絶縁層24に接触する。無機絶縁層26は、しっかりと金属体30を基板13に繋ぎ止めることができる。無機絶縁層26は、しっかりと金属体30を基板13に押さえつけることができる。
図4の(a)部及び図4の(b)部に示される実施例において、光導波路メサの積層体23の第1部分は、樹脂体24の第2開口を介して変調用の電極に接続され、この電極は、金属配線層WRを介してパッド電極に接続されている。積層体23の第1部分は、第1導電型III−V化合物半導体の第1クラッド層23bと、III−V化合物半導体のコア層23cと、第2導電型III−V化合物半導体の第2クラッド層23dとを含み、コア層23cは第1クラッド層23bと第2クラッド層23dとの間に設けられている。
変調用電極にパッド電極を接続する金属配線WRは、例えば光導波路メサの積層体23の第2部分上を通過しており、この第2部分において、樹脂体25は金属配線層WRと光導波路メサとの間に設けられて、金属配線WRが光導波路メサの第2部分に接触することを防止する。しかしながら、金属配線WRが光導波路メサの第2部分に容量的に結合して、寄生キャパシタを構成する。また、積層体23の第2部分は、第2部分と同様の半導体積層構造を有しており、具体的には、第1コンタクト層23a、第1クラッド層23b、コア層23c、第2クラッド層23d及び第2コンタクト層23eを含む。金属配線層WRは積層体23の第2部分上を通過し、この交差部分における樹脂体厚は、例えば2マイクロメートル以上であることができる。
図5は、本実施の形態に係る半導体変調器を作製する方法における主要な工程を示す図面である。
工程S101では、エピタキシャル基板EPを準備する。このために、半導体積層を含む積層体43を半導体基板41の主面41a上に成長する。この成長は、例えば有機金属気相成長法で行われる。好適な実施例では、半導体基板41は、例えば半絶縁性のInPからなることができる。積層体43は、一又は複数のIII−V化合物半導体層を含み、また半導体基板主面41a上に設けられる。一実施例では、図6の(a)部に示されるように、n−InPコンタクト層45a、n−InPクラッド層(バッファ層)45b、コア層45c、p−InPクラッド層45d、ならびにp−GaInAsコンタクト層45eを有機金属気相成長(OMVPE)法等の結晶成長法により半絶縁性InPウエハ上に成長する。コア層45cは、井戸層及びバリア層を含む多層量子井戸構造を有することができ、井戸層は例えばノンドープGaInAsPからなり、バリア層は例えば、井戸層と組成の異なるGaInAsPから成る。半導体基板41の主面41aは、後の説明から明らかになるように、第1エリア及び第2エリアを含む。主面41aの第1エリアには、半導体変調器のための光導波路メサが作成され、また主面41aの第2エリアには、半導体変調器のためのパッド電極が作成される。
工程S102では、図6の(b)部に示されるように、光導波路メサ47を基板主面41aの第1エリア41b上に形成する。積層体43をエッチングして、半導体変調器のための光導波路メサ47を基板主面41aの第1エリア41b上に形成する。まず、エッチングのためのマスク49を作成する。このために無機絶縁膜を積層体43上に成膜した後に、光導波路メサ47のパターンを規定するレジストマスクを無機絶縁膜上に形成する。レジストマスクを用いて無機絶縁膜をドライエッチングして、絶縁体からなるマスク49を積層体43の表面上に形成する。このマスク49を用いて積層体43をエッチングして、光導波路メサ47を基板主面41aの第1エリア41b上に形成する。
本実施例では、厚さ200nmのSiN膜をCVD法により堆積した後、マッハツェンダストライプパターンを規定するレジストマスクをフォトリソグラフィーにより形成する。次に、レジストマスクをCFガスを用いる反応性イオンエッチング(RIE)によりSiN膜にパターン転写を行う。このドライエッチングの後に、レジストマスクをOプラズマアッシィングにより除去する。このSiNマスクを用いて、塩素系ガス(例えばCl)を用いるRIEにより、n−InPクラッド層(バッファ層)45b、コア層45c、p−InPクラッド層45d、及びp−GaInAsコンタクト層45eをエッチングして、半導体メサストライプ(光導波路メサ47)を基板主面41aの第1エリア41b上に形成する。半導体のエッチングの後に、SiNマスクを除去する。この除去にはバッファドフッ酸が適用される。
工程S103では、図6の(c)部に示されるように、積層体43の残りをエッチングして、光導波路メサ47の素子分離メサ53を基板主面41aに形成する。素子分離領域には、積層体43の最も下層に位置する半導体層(例えばn−InPコンタクト層)をエッチングして、半導体基板41の半導体を露出させる。既に説明した好適な実施例では、露出された半導体面は、半絶縁性InPからなる。
光導波路メサ47への信号供給のために用いられる半導体層(例えばn−InPコンタクト層)を残すように、マスク51を形成する。このために無機絶縁膜を基板41上に成膜した後に、素子分離メサ53のパターンを規定するレジストマスクを形成する。レジストマスクを用いて無機絶縁膜をドライエッチングして、絶縁体からなるマスク51を基板41の表面上に形成する。このマスク51を用いて、積層体43の最も下層に位置する半導体層(例えばn−InPコンタクト層)をエッチングして、光導波路メサ47の素子分離領域を形成する。素子分離メサ53を形成した後に、図7の(a)部に示されるように、マスク51を除去する。
本実施例では、導波路メサ形成で用いたSiNマスクをバッファドフッ酸により除去した後に、厚さ300nmのSiN膜をCVD法により堆積した。この後に、素子分離領域を規定するパターンを有するレジストマスクをフォトリソグラフィーにより形成する。このレジストマスクを用いて、CFガスを用いてRIE法によりSiN膜にパターン転写を行い、SiNマスクを形成する。この後にレジストマスクをOプラズマアッシィングにより除去する。このSiNマスクをエッチングマスクとして、塩素(Cl)系ガスを用いたRIE法により、比較的高い導電性を有する半導体層をエッチングして、半絶縁性基板を露出させる。半導体のエッチングの後に、SiNマスクをウエットエッチングにより除去する。このエッチングにはバッファドフッ酸が適用される。素子分離メサ及び導波路メサの高さの和は、例えば3.5μm〜4.0μm程度である。
工程S104では、素子分離領域53の形成後に、図7の(b)部に示されるように、光導波路メサ47の表面及びその他の半導体表面を覆うように第1絶縁膜55を成長する。第1絶縁膜55は、例えばシリコン窒化物やシリコン酸化物といったシリコン系無機絶縁体を備えることができる。
本実施例では、素子分離メサ形成で用いたSINマスクを除去した後に、厚さ300nm程度のシリコン酸化膜をメサ保護膜としてCVD法により基板の全面に堆積する。
工程S105では、図7の(c)部に示されるように、光導波路メサ47を埋め込むように樹脂体57を基板41上に形成する。樹脂体57は例えばベンゾシクロブテン(BCB)樹脂を備え、例えば樹脂はスピンコート法により塗布されることができる。
工程S106では、図8に示されるように、半導体変調器の光導波路メサ47への信号伝達のための電極用の開口59を樹脂体57に形成する。この開口は、光導波路メサ47の上面の位置に合わせて設けられる開口部59Aと、素子分離メサ53の上面の位置に合わせて設けられる開口部59Bとを含む。工程S107では、開口部59Aを形成する。また、工程S108では、開口部59Bを形成する。これらの開口形成では、樹脂体57のエッチングを行う。
開口部59Aの形成(例えば、p側の電極)では、BCB樹脂体上に開口部59Aの位置とサイズを規定するレジストマスク61aをフォトリソグラフィーにより形成する。このレジストマスク61aを用いて、CF/Oガスを用いるRIEによりBCB樹脂をエッチングする。
また、開口部59Bの形成(例えば、n側の電極)では、BCB樹脂体上に開口部59Bの位置とサイズを規定するレジストマスク61bをフォトリソグラフィーにより形成する。このレジストマスク61bを用いて、CF/Oガスを用いるRIEによりBCB樹脂をエッチングする。n側の開口部の段差が比較的大きいので、p−領域用の開口を形成した後に、n−領域用の開口の順に形成することが好ましい。個々の開口を形成した後に、レジストマスク61a、61bの各々は有機溶媒により除去される。なお、図8の(a)部及び(b)部は、半導体変調器の一対のアーム導波路を横切る線(図1に示されたIII−III線)に沿って取られた断面を示す。
工程S109では、図9に示されるように、基板41の第2エリア41b上において樹脂体57に第1開口59Cを形成する。パッド電極領域の開口エリアを規定するパターンを有するレジストマスク65を樹脂体57上に形成する。この後に、ドライエッチングにより樹脂体57を加工して、樹脂体57に開口59Cを形成する。この開口は、基板41の第2エリア41b上の絶縁膜55に到達する。これ故に、樹脂体57に開口59Cに絶縁膜55が露出している。図9の(a)部は、図1に示されたI−I線に沿って取られた断面を示す。図9の(b)部は、図8と同様に図1に示されたIII−III線に沿って取られた断面を示す。
図9の(b)部に示されるように、第1エリア41b上に位置する光導波路メサ47のための開口部59A、59Bは、レジストマスク65で保護されている。
本実施例では、フォトリソグラフィーによりBCB樹脂体にレジストマスク65を形成した後、このレジストマスク65を用いてCF/OガスのRIEにより電極パット形成領域のBCB樹脂体を除去して開口部を形成する。この開口部は、半導体変調器の高周波特性に影響しないよう、以下のような形成に加工される。例えば、BCB開口部形成は、まずガス流量比CF/O=1/1の第1条件を用いてBCBを加工した後に、ガス流量比CF/O=1/5の第2条件でレジストのアッシングを行ってレジストマスク63の開口を後退させると共に開口側面に傾斜を付ける。この拡大された開口のマスクを用いて、再度、ガス流量比CF/O=1/1の第1条件を用いてBCBを加工する。必要に応じてこれらのステップを繰り返すことができる。このようなエッチングの結果、BCB開口部59Cの側面を基板主面41aに対して70度程度の角度AGLで傾斜させることができる。好適な角度AGLの範囲は45度〜70度の範囲である。この加工が完了した後に、レジストマスク65を有機溶媒により除去する。
図9の(a)部に示されるように、光導波路メサ47は第2エリア41bにおいて延在する第2部分を有する。光導波路メサ47の第2部分は、半導体変調器の光導波路に光入力ポートから光を伝搬させるために設けられ、また半導体変調器光導波路から光出力ポートへ光を伝搬させるために設けられる。このような光導波路メサ47の第2部分も、第1部分と同様に、第1クラッド層23b、コア層23c、及び第2クラッド層23dを含み、コア層23cは第1クラッド層23bと第2クラッド層23dとの間に設けられる。光導波路メサの第2部分上において、樹脂体の厚さW1は例えば2マイクロメートル以上であることができる。光導波路メサ47上を通過する金属配線と光導波路メサ47との容量的な結合を低くするために、光導波路メサ47上において樹脂体57の厚さW1が上記の範囲であることが好ましい。
工程S110では、樹脂体57の第1開口59A、59Bの第1絶縁膜55をエッチングにより除去する。樹脂体57の開口部59Cを形成した後に、開口部59A及び59Bに露出された絶縁膜55を除去する。本実施例では、新たなマスクを形成することがなく、開口部59A、59B及び59Cに位置する絶縁膜をエッチングにより除去する。このためのマスクとして、樹脂体57が利用される。p側コンタクト及びn側コンタクト上のSiOをCFを用いるRIEにより除去する。このエッチングにおいて、電極パット形成領域のSiOもエッチングされて、基板主面が露出される。
工程S111では、半導体変調器の光導波路メサ47への信号供給のための電極を形成するために、まず、図10に示されるように、開口部59A、59Bにオーミック電極65a、65bをそれぞれ形成する。この形成は、例えばリフトオフを用いることができる。リフトオフ用のレジストマスクを形成する。このレジストマスクは、オーミック電極の位置及び形状を規定するパターンを有する。レジストマスクを形成した後に、オーミック電極のための導電膜を蒸着により形成する。レジストマスクを除去すると、パターン形成された導電膜(オーミック電極)が形成される。オーミック電極は開口部59Cには形成されない。
工程S112では、図11に示されるように、パッド電極のための下地構造67を基板41の第2エリア41cに形成する。下地構造67は基板41の第2エリア41cに接合を成している。また、下地構造67は、III−V化合物半導体と異なる無機化合物の絶縁体を備える。一実施例では、下地構造67は、厚さ200nm以上のシリコン系無機絶縁膜を含むことが好ましい。この作製方法によれば、パッド電極の下に位置する構造物に起因するリーク電流の増加の可能性を低減できる。
第1絶縁膜55をエッチングした後に、工程S112では、樹脂体57及び基板41上に第2絶縁膜を気相成長法で成長する。第2絶縁膜は基板41の第2エリア41cに接合を成している。下地構造67は第2エリア41c上の第2絶縁膜を含む。この第2絶縁膜は、下地構造67として働く。引き続く説明では、参照符号67を第2絶縁膜にも用いる。第2絶縁膜67は、樹脂体57上だけでなく基板41上にも成長されて基板41の第2エリア41cに接合を成すので、基板41へしっかりとした密着性を示す。
本実施例では、第2絶縁膜67は、例えばシリコン酸化物及びシリコン窒化物の少なくともいずれかを備えることが好ましい。BCB樹脂はシリコン酸化物及びシリコン窒化物に良好な密着性を示し、またシリコン酸化物及びシリコン窒化物はInP半導体に良好な密着性を示す。
一実施例では、基板の全面にSiO膜を成長する。このとき、BCB樹脂上のSiOに剥がれが生じないように、SiO膜は低応力膜であることが望ましい。続いて、オーミック電極上に開口パターンを形成するために、フォトリソグラフィーによりレジストマスクを作製する。このレジストマスクを用いて、CFガスを用いてRIE法によりオーミック電極上のSiO膜に開口を形成する。
本実施例では、パッド電極及び金属配線はメッキ法により形成される。このために、下地構造67としての絶縁膜を成長した後に、工程S113では、図12に示されるように、パッド電極及び金属配線のためのパターンを有するシード層69を樹脂体57及び基板41上に形成する。一実施例では、シード層69の形成のために、まず、パッド電極及び金属配線のためのパターンを有するレジストマスク66を形成する。このレジストマスク上に、金属層を成長する。金属層は例えばTiW等の導電体からなることが好ましい。レジストマスク66の開口にはシード層69(パターン形成された金属層)が形成される。シード層69は、レジストマスク66上の金属層の部分には接続されることがなく離れている。シード層69は下地構造67の第2絶縁膜に接触を成している。この作製方法によれば、第2絶縁膜67は、第1エッチング及び第2エッチングを含むドライエッチングにより形成された第1開口59A、59Bの樹脂側面及び樹脂体上面、並びに基板41の第2エリア41cにわたって成長される。第2絶縁膜67は、テーパ付き開口59Cに成長され、この第2絶縁膜67上にシード層69が形成される。また、オーミック電極65a、65b上にもシード層69が形成される。
工程S114では、図13に示されるように、電極73をメッキ法で成長する。メッキ法で成長する電極の材料は、例えば金(Au)等である。図14に示されるように、シード層69に従ったAuメッキパターンが形成される。これまでの工程により、下地構造67に接するようにパッド電極(69、73)が形成される。
この作製方法によれば、パッド電極PADが樹脂体57の第1開口59Cに設けられるので、パッド電極が樹脂体57上に設けられることを避けることができる。また、無機化合物の絶縁体を備える下地構造67が、基板41の第2エリア41cに接合を成すと共にパッド電極PAD(69、73)に接する。これ故に、パッド電極PAD(69、73)の密着性を確保できる。
このような工程によれば、図4の(a)部に示されるようなパッド構造を作成できる。
図15は、本実施の形態に係る半導体変調器を作製する方法における主要な工程を示す図面である。
図16は、工程S101〜S104を行った後に工程S116を行う際の工程断面を模式的に示してり、図1の(a)部におけるVI−VI線に沿った断面を示す図面である。図16の(a)部に示される断面は、図7の(a)部に示される工程に対応する。図16の(b)部に示される断面は、図7の(b)部に示される工程に対応する。図16の(b)部に示される断面において、絶縁膜55は、パッド電極のための下地構造として基板41の第2エリア41cにも形成されている。
工程S116では、光導波路メサ47及び素子分離メサ53を形成した後に、光導波路メサ47及び素子分離メサ53を埋め込めるような厚みで基板41の全面にレジストを塗布する。樹脂は例えばスピンコート法により塗布されることができる。レジストを形成した後に、図17の(a)部に示されるように、このレジストからリフトオフ用のレジストマスク75を形成する。逆テーパー状の側面を有する開口77aをリフトオフ用レジストを用いることにより形成できる。このレジストマスク75は、下地構造としての金属体を形成する位置に開口75aを有する。開口75aには絶縁膜55が現れている。光導波路メサ47を保護するために、厚さ4μm以上のレジストを塗布して後に、パターニングを行うことが好ましい。
レジストマスク75を形成した後に、図17の(b)部に示されるように、金属層78を形成する。金属層の成膜法としては、例えば真空蒸着等を用いることができる。金属層78はレジストマスク75上だけでなく、開口75a内の絶縁膜55上にも堆積される。本実施例では、金属層78の材料はTi/Pt/Auからなることができる。レジストマスク75を有機溶剤により除去することにより、図18の(a)部に示されるように、リフトオフにより第2エリア51c上に金属体79が形成される。リフトオフ後に、Oプラズマを基板41に適用して残渣の残留を避ける。
図18の(a)部に示されるように、この金属体79は下地構造として形成される。絶縁膜55は、III−V化合物半導体と異なる無機化合物の絶縁体からなる。この実施例では、下地構造は第2エリア51c上の絶縁膜55及び金属体79を含む。下地構造の絶縁膜55は第2エリア51cに接合を成し、絶縁膜55は、また、金属体79と接触を成す。金属体79は、後の工程で形成されるパッド電極を支持する。
上記の説明から理解されるように、下地構造を基板41の第2エリア41cに形成する工程は、工程S104及びS116を含む。この作製方法によれば、樹脂体57を形成する前に、第1絶縁膜55及び金属体79を形成するので、基板41の第2エリア41cにおいて絶縁膜55及び金属体79を含む構造物は、パッド電極のための下地構造を提供できる。
工程S105では、図18の(b)部に示されるように、光導波路メサ及び素子分離メサ63を埋め込む様に樹脂を塗布して、樹脂体57を形成する。工程S105において樹脂体57を形成した後に、工程S106(工程S107及び工程S108)において樹脂体57に開口59A及び59Bを形成する。
次いで、工程S109では、図19の(a)部に示されるように、マスク65を用いて基板41の第2エリア41cに位置する開口59Cを樹脂体59に形成する。
マスク65を除去した後に、開口59A及び59Bの絶縁膜55をエッチングにより除去して、光導波路メサ47の上面を露出させる。工程S109では、図19の(b)部に示されるように、基板41の第2エリア41cには、開口59Cが設けられているけれども、開口59A及び59Bはマスク65で覆われている。開口59Cには、金属体70が露出されているが、絶縁膜55は金属体70で覆われている。これ故に、第2エリア41cでは、絶縁膜55はエッチングされない。
樹脂体57は金属体79の縁の少なくとも一部分上に設けられる。金属体79の縁は絶縁膜55と樹脂体57との間に挟まれる。金属体79の上面は樹脂体57に接触するので、金属体79は、下側から下地構造の絶縁膜55に固定されると共に、上側から樹脂体57に押さえられる。
工程S111では、図20の(a)部に示されるように、第2エリア41cをレジストで保護しながら、変調器のためのオーミック電極等を形成する。
工程117では、金属体79上及び樹脂体57上に第3絶縁膜83を気相成長法で成長する。第3絶縁膜83は、シリコン酸化物又はシリコン窒化物を備えることができる。この作製方法によれば、シリコン酸化物及びシリコン窒化物はInP半導体に良好な密着性を示す。次いで、第3絶縁膜83にパターン形成して、金属体79上に開口83aを形成する。金属体79の上面は第3絶縁膜83に接触を成す。図20の(b)部に示されるように、樹脂体57の開口59Cは金属体79上において第3絶縁膜83の開口83aのサイズより大きなサイズを有する。この作製方法によれば、金属体79の上面は第3絶縁膜83に接触するので、金属体79は下側から下地構造の絶縁膜55に固定されると共に、上側から第3絶縁膜83に押さえられる。
本実施例では、パッド電極及び金属配線はメッキ法により形成される。下地構造67としての絶縁膜を成長した後に、工程S113では、図21の(a)部に示されるように、パッド電極及び金属配線のためのパターンを有するシード層69を樹脂体57及び基板41上に形成する。一実施例では、シード層69の形成のために、まず、パッド電極及び金属配線のためのパターンを有するレジストマスク66を形成する。このレジストマスク上に、金属層を成長する。金属層は例えばTiW等の導電体からなることが好ましい。レジストマスク66の開口にはシード層69(パターン形成された金属層)が形成される。シード層69は、レジストマスク66上の金属層の部分には接続されることがなく離れている。シード層69は下地構造68の第3絶縁膜83に接触を成している。この作製方法によれば、第3絶縁膜83は、第1エッチング及び第2エッチングを含むドライエッチングにより形成された第1開口59A、59Bの樹脂側面及び樹脂体上面、並びに基板41の第2エリア41cにわたって成長される。第3絶縁膜83は、テーパ付き開口59Cに成長され、この第3絶縁膜83上にシード層69が形成される。また、オーミック電極65a、65b上にもシード層69が形成される。
工程S114では、図21の(b)部に示されるように、電極73をメッキ法で成長する。メッキ法で成長する電極の材料は、例えば金(Au)等である。工程S114において、シード層69に従ったAuメッキパターンが形成される。これまでの工程により、下地構造68に接するようにパッド電極(69、73)が形成される。不要なシード層はドライエッチングにより除去した後に、下地のレジストを有機溶剤を用いて除去する。
この作製方法によれば、パッド電極PADが樹脂体57の第1開口59Cに設けられるので、パッド電極が樹脂体57上に設けられることを避けることができる。また、無機化合物の絶縁体を備える下地構造67が、基板41の第2エリア41cに接合を成すと共にパッド電極PAD(69、73)に接する。これ故に、パッド電極PAD(69、73)の密着性を確保できる。
このような工程によれば、図22の(a)部に示されるように、第1エリア41bには、半導体変調器のためのメサ導波路が形成される。また、図4の(b)部及び図22の(b)部に示されるようなパッド構造を作成できる。パッド電極PADは、樹脂体57の第1開口59Cに露出されている。
本発明は、本実施の形態に開示された特定の構成に限定されるものではない。
以上説明したように、本発明によれば、樹脂を用いて光導波路を埋め込む半導体変調器においてパット電極の密着性を良好にできる、半導体変調器を作製する方法が提供される。また、本発明によれば、樹脂を用いて光導波路を埋め込む構造において良好な密着性を有するパット電極を含む半導体変調器が提供される。
EP…エピタキシャル基板、41…基板、41b…第1エリア、41c…第2エリア、43…積層体、41…半導体基板、45a…n−InPコンタクト層、45b…n−InPクラッド層(バッファ層)、45c…コア層、45d…p−InPクラッド層、45e…p−GaInAsコンタクト層、47…光導波路メサ、49…マスク、53…素子分離メサ、51…マスク、55…第1絶縁膜、57…樹脂体、59、59A、59B、59C…開口、65a、65b…オーミック電極、67…下地構造、69…シード層、79…金属体、83…第3絶縁膜。

Claims (14)

  1. 半導体変調器を作製する方法であって、
    第1エリア及び第2エリアを含む主面を有する半絶縁性のInP基板と、前記InP基板の前記主面上に設けられIII−V化合物半導体層からなる積層体とを含むエピタキシャル基板を準備する工程と、
    前記半導体変調器の光導波路を規定するパターンを有するマスクを用いて前記積層体をエッチングして、前記InP基板の前記第1エリア上に前記半導体変調器のための光導波路メサを形成する工程と、
    前記光導波路メサを埋め込むように樹脂体を前記InP基板上に形成する工程と、
    前記InP基板の前記第2エリア上において前記樹脂体に第1開口を形成する工程と、
    パッド電極のための下地構造を前記InP基板の前記第2エリアに形成する工程と、
    前記樹脂体の前記第1開口において、前記下地構造に接するようにパッド電極を形成する工程と、
    を備え、
    前記下地構造は前記InP基板の前記第2エリアに接合を成し、
    前記下地構造は、III−V化合物半導体と異なる無機化合物の絶縁体を備える、半導体変調器を作製する方法。
  2. 前記下地構造は、厚さ200nm以上のシリコン系無機絶縁膜を含む、請求項1に記載された半導体変調器を作製する方法。
  3. 前記変調器の前記光導波路の第1部分への電気的な接続のための第2開口を前記樹脂体に形成する工程と、
    前記第2開口に電極を形成する工程と、
    を更に備え、
    前記光導波路メサの前記第1部分は、第1導電型III−V化合物半導体の第1クラッド層と、III−V化合物半導体のコア層と、第2導電型III−V化合物半導体の第2クラッド層と、を含み、
    前記パッド電極は、前記第2開口の前記電極に金属配線を介して接続されており、
    前記金属配線は前記光導波路メサの第2部分上を通過する、請求項1又は請求項2に記載された半導体変調器を作製する方法。
  4. 前記光導波路メサの前記第2部分は、前記第1クラッド層、前記コア層、及び前記第2クラッド層を含み、
    前記コア層は前記第1クラッド層と前記第2クラッド層との間に設けられ、
    前記光導波路メサの前記第2部分上において、前記樹脂体の厚さは2マイクロメートル以上である、請求項3に記載された半導体変調器を作製する方法。
  5. 前記樹脂体を形成する前に、前記光導波路メサを覆うように第1絶縁膜を成長する工程と、
    前記樹脂体の前記第1開口において前記第1絶縁膜をエッチングする工程と、
    を更に備え、
    パッド電極のための下地構造を前記InP基板の前記第2エリアに形成する前記工程は、前記第1絶縁膜をエッチングした後に前記樹脂体及び前記InP基板上に第2絶縁膜を気相成長法で成長する工程を含み、
    前記第2絶縁膜は前記InP基板の前記第2エリアに接合を成し、
    前記下地構造は、前記第2エリアの前記第2絶縁膜を含む、請求項3又は請求項4に記載された半導体変調器を作製する方法。
  6. 前記下地構造としての前記第2絶縁膜を成長した後に、前記パッド電極及び前記金属配線のためのパターンを有するシード層を前記樹脂体及び前記InP基板上に形成する工程と、
    を備え、
    前記InP基板の前記第2エリア上において前記樹脂体に第1開口を形成する工程は、
    前記第1開口を規定するレジストマスクを前記樹脂体に形成する工程と、
    前記レジストマスクを用いて前記樹脂体の第1エッチングを行う工程と、
    前記樹脂体の前記第1エッチングの後に、前記レジストマスクのエッチングにより前記第1開口を拡大する工程と、
    前記レジストマスクの前記エッチングの後に、前記樹脂体の第2エッチングを行う工程と、
    を含み、
    前記シード層は前記第2絶縁膜に接触を成し、
    前記パッド電極及び前記金属配線は、前記シード層を用いてメッキ法により形成される、請求項5に記載された半導体変調器を作製する方法。
  7. 前記樹脂体は、BCB樹脂を備え、
    前記第2絶縁膜は、シリコン酸化物及びシリコン窒化物の少なくともいずれかを備える、請求項5又は請求項6に記載された半導体変調器を作製する方法。
  8. 前記下地構造を前記InP基板の前記第2エリアに形成する前記工程は、
    前記樹脂体を形成する前に、前記光導波路メサを覆うように第1絶縁膜を成長する工程と、
    前記樹脂体を形成する前に、前記InP基板の前記第2エリアにおいて前記第1絶縁膜上に金属体を形成する工程と、
    を含み、
    前記パッド電極は、前記樹脂体の前記第1開口に露出されており、
    前記金属体は前記パッド電極を支持する、請求項1〜請求項4のいずれか一項に記載された半導体変調器を作製する方法。
  9. 前記樹脂体は前記金属体の縁の少なくとも一部分上に設けられ、
    前記金属体の前記縁は前記第1絶縁膜と前記樹脂体との間に挟まれ、
    前記金属体の上面は前記樹脂体に接触する、請求項8に記載された半導体変調器を作製する方法。
  10. 前記金属体上及び前記樹脂体上に第3絶縁膜を気相成長法で成長する工程と、
    前記第3絶縁膜にパターン形成して、前記金属体上に開口を形成する工程と、
    を備え、
    前記金属体の上面は前記第3絶縁膜に接触し、
    前記樹脂体の前記第1開口は前記金属体上において前記第3絶縁膜の開口のサイズより大きなサイズを有する、請求項8又は請求項9に記載された半導体変調器を作製する方法。
  11. 前記樹脂体は、BCB樹脂を備え、
    前記第3絶縁膜は、シリコン酸化物又はシリコン窒化物を備える、請求項10に記載された半導体変調器を作製する方法。
  12. 半導体変調器であって、
    第1エリア及び第2エリアを含む主面を有する半絶縁性のInP基板と、
    前記InP基板の前記第1エリア上に設けられた変調用の光導波路メサと、
    前記光導波路メサに電気信号を供給する電極と、
    前記InP基板の前記第1エリアにおいて前記光導波路メサを埋め込む樹脂体と、
    前記InP基板の前記第1エリア上の前記光導波路メサを覆う第1部分、及び前記InP基板の前記第2エリアに接触を成す第2部分を有する無機絶縁層と、
    前記InP基板の前記第2エリア上に設けられ前記電気信号を受けるパッド電極と、
    前記電極を前記パッド電極に接続する金属配線層と、
    を備え、
    前記パッド電極は、下地構造上に設けられ、
    前記下地構造は、前記無機絶縁層の前記第2部分と、前記無機絶縁層の前記第2部分に接触を成す金属体とを含み、
    前記下地構造は、前記InP基板の前記第2エリアに接触を成すと共に、前記パッド電極を支持する、半導体変調器。
  13. 前記パッド電極の位置に合わせた開口を有すると共に前記樹脂体上に設けられたシリコン系無機絶縁膜を更に備え、
    前記樹脂体は前記金属体の縁の少なくとも一部分上に設けられ、
    前記金属体の上面は前記樹脂体に接触すると共に前記シリコン系無機絶縁膜に接触する、請求項12に記載された半導体変調器。
  14. 半導体変調器であって、
    第1エリア及び第2エリアを有する主面を有する半絶縁性のInP基板と、
    前記InP基板の前記第1エリア上に設けられた変調用の光導波路メサと、
    前記光導波路メサに電気信号を供給する電極と、
    前記InP基板の前記第1エリアにおいて前記光導波路メサを埋め込む樹脂体と、
    前記InP基板の前記第1エリア上の前記樹脂体を覆う第1部分、及び前記InP基板の前記第2エリアに接触を成す第2部分を有する無機絶縁層と、
    前記InP基板の前記第2エリア上に設けられ前記電気信号を受けるパッド電極と、
    前記電極を前記パッド電極に接続する金属配線層と、
    を備え、
    前記パッド電極は、下地構造上に設けられ、
    前記下地構造は、前記無機絶縁層の前記第2部分を含み、
    前記下地構造は、前記InP基板の前記第2エリアに接触を成すと共に、前記パッド電極を支持し、
    前記光導波路は第1部分及び第2部分を有し、
    前記光導波路メサの前記第1部分は、第1導電型III−V化合物半導体の第1クラッド層と、III−V化合物半導体のコア層と、第2導電型III−V化合物半導体の第2クラッド層と、を含み、
    前記コア層は前記第1クラッド層と前記第2クラッド層との間に設けられ、
    前記樹脂体は、前記光導波路の前記第1部分上に設けられた第2開口を有し、
    前記光導波路メサの前記第2部分は、前記第1クラッド層、前記コア層、及び前記第2クラッド層を含み、
    前記パッド電極は、前記第2開口の前記電極に金属配線を介して接続されており、
    前記金属配線は前記光導波路メサの前記第2部分上を通過し、前記樹脂体は、前記金属配線と前記光導波路メサとの間に設けられている、半導体変調器。
JP2013073342A 2013-03-29 2013-03-29 半導体変調器を作製する方法、半導体変調器 Active JP6209843B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013073342A JP6209843B2 (ja) 2013-03-29 2013-03-29 半導体変調器を作製する方法、半導体変調器
US14/229,089 US9280004B2 (en) 2013-03-29 2014-03-28 Method for manufacturing semiconductor modulator and semiconductor modulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013073342A JP6209843B2 (ja) 2013-03-29 2013-03-29 半導体変調器を作製する方法、半導体変調器

Publications (2)

Publication Number Publication Date
JP2014197150A true JP2014197150A (ja) 2014-10-16
JP6209843B2 JP6209843B2 (ja) 2017-10-11

Family

ID=51620921

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013073342A Active JP6209843B2 (ja) 2013-03-29 2013-03-29 半導体変調器を作製する方法、半導体変調器

Country Status (2)

Country Link
US (1) US9280004B2 (ja)
JP (1) JP6209843B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017068163A (ja) * 2015-10-01 2017-04-06 住友電気工業株式会社 半導体光素子を作製する方法、半導体光素子
JP2017207587A (ja) * 2016-05-17 2017-11-24 日本電信電話株式会社 半導体光変調器及びその作成方法
JP2017227801A (ja) * 2016-06-23 2017-12-28 日本電信電話株式会社 半導体光変調器
JP2018097199A (ja) * 2016-12-14 2018-06-21 住友電気工業株式会社 半導体素子及び半導体素子の製造方法
JP2020166158A (ja) * 2019-03-29 2020-10-08 住友大阪セメント株式会社 光導波路素子、及び光導波路デバイス

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6610044B2 (ja) * 2014-07-14 2019-11-27 住友電気工業株式会社 半導体光変調器および半導体光変調器の製造方法
US9859213B2 (en) * 2015-12-07 2018-01-02 Dyi-chung Hu Metal via structure
US10761396B2 (en) 2017-03-03 2020-09-01 Neophotonics Corporation High frequency optical modulator with laterally displaced conduction plane relative to modulating electrodes
JP7176837B2 (ja) * 2017-09-06 2022-11-22 住友電気工業株式会社 マッハツェンダ変調器、光変調装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0428232A (ja) * 1990-05-23 1992-01-30 Nec Corp 半導体装置
JPH1126886A (ja) * 1997-07-08 1999-01-29 Canon Inc リッジ型半導体光デバイス及びその作製方法
JP2002261331A (ja) * 2001-02-28 2002-09-13 Kyocera Corp Ledアレイ
JP2003015096A (ja) * 2001-07-04 2003-01-15 Hitachi Ltd 光変調器

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55117295A (en) * 1979-03-02 1980-09-09 Hitachi Ltd Semiconductor light emitting element and fabricating the same
JP2594895B2 (ja) * 1983-07-08 1997-03-26 株式会社日立製作所 光集積回路素子の製造方法
JPH02228089A (ja) * 1989-02-28 1990-09-11 Omron Tateisi Electron Co リッジ導波路型半導体レーザ
JPH0332080A (ja) * 1989-06-29 1991-02-12 Omron Corp 半導体発光素子およびその製造方法
US5135606A (en) * 1989-12-08 1992-08-04 Canon Kabushiki Kaisha Process for preparing electrical connecting member
US5473120A (en) * 1992-04-27 1995-12-05 Tokuyama Corporation Multilayer board and fabrication method thereof
JP2606079B2 (ja) * 1993-06-25 1997-04-30 日本電気株式会社 光半導体素子
JPH0878785A (ja) * 1994-08-31 1996-03-22 Sharp Corp 半導体レーザ素子およびその製造方法
US7024057B2 (en) * 2002-09-16 2006-04-04 Triquint Technology Holding Co. Optical device having dual microstrip transmission lines with a low-k material and a method of manufacture thereof
US7174059B2 (en) * 2004-03-26 2007-02-06 Sumitomo Osaka Cement Co., Ltd. Optical device
FR2868171B1 (fr) * 2004-03-29 2006-09-15 Univ Paris Sud Modulateur optoelectronique haute frequence integre sur silicium
JP2005332928A (ja) * 2004-05-19 2005-12-02 Sumitomo Heavy Ind Ltd プリント配線板の製造方法
JP2006261340A (ja) * 2005-03-16 2006-09-28 Fujitsu Ltd 半導体デバイス及びその製造方法
JP2006286809A (ja) * 2005-03-31 2006-10-19 Fujitsu Ltd 光半導体デバイス及びその製造方法
JP2008205025A (ja) * 2007-02-16 2008-09-04 Fujitsu Ltd 光半導体素子及びその製造方法
JP2008244264A (ja) * 2007-03-28 2008-10-09 Fujitsu Ltd 半導体光デバイス及びその製造方法
JP5493853B2 (ja) * 2007-04-10 2014-05-14 住友ベークライト株式会社 エポキシ樹脂組成物、プリプレグ、積層板、多層プリント配線板、半導体装置、絶縁樹脂シート、多層プリント配線板の製造方法
JP5347236B2 (ja) * 2007-05-08 2013-11-20 三菱電機株式会社 半導体光素子の製造方法
US8483524B2 (en) * 2008-08-14 2013-07-09 Gigoptix, Inc. Integrated electro-optic device and method of making
JPWO2009078248A1 (ja) * 2007-12-14 2011-04-28 日本電気株式会社 導波路型光デバイス
EP2405725A1 (en) * 2009-02-12 2012-01-11 Sumitomo Bakelite Company Limited Resin composition for wiring board, resin sheet for wiring board, composite body, method for producing composite body, and semiconductor device
JP4856204B2 (ja) * 2009-03-24 2012-01-18 株式会社東芝 固体撮像装置の製造方法
FR2943802B1 (fr) * 2009-03-24 2011-09-30 Univ Paris Sud Modulateur optique a haut debit en semi-conducteur sur isolant
JP5418887B2 (ja) * 2009-05-27 2014-02-19 住友電気工業株式会社 半導体レーザ素子の製造方法及び半導体レーザ素子
US8643929B2 (en) * 2010-01-12 2014-02-04 Alcatel Lucent Nested Mach-Zehnder modulator
JP5505226B2 (ja) * 2010-09-21 2014-05-28 富士通株式会社 半導体光増幅器
JP2012119522A (ja) * 2010-12-01 2012-06-21 Sumitomo Electric Ind Ltd 回折格子を有する半導体レーザ素子の製造方法
JP5598297B2 (ja) * 2010-12-08 2014-10-01 住友電気工業株式会社 半導体光変調素子及びその製造方法
JP5767864B2 (ja) * 2011-06-07 2015-08-26 日本オクラロ株式会社 光素子、光素子を含む変調器モジュール、光素子を含むレーザ集積変調器モジュール、及び、光素子の製造方法
JP5817273B2 (ja) * 2011-07-12 2015-11-18 三菱電機株式会社 光デバイス

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0428232A (ja) * 1990-05-23 1992-01-30 Nec Corp 半導体装置
JPH1126886A (ja) * 1997-07-08 1999-01-29 Canon Inc リッジ型半導体光デバイス及びその作製方法
JP2002261331A (ja) * 2001-02-28 2002-09-13 Kyocera Corp Ledアレイ
JP2003015096A (ja) * 2001-07-04 2003-01-15 Hitachi Ltd 光変調器

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017068163A (ja) * 2015-10-01 2017-04-06 住友電気工業株式会社 半導体光素子を作製する方法、半導体光素子
JP2017207587A (ja) * 2016-05-17 2017-11-24 日本電信電話株式会社 半導体光変調器及びその作成方法
JP2017227801A (ja) * 2016-06-23 2017-12-28 日本電信電話株式会社 半導体光変調器
JP2018097199A (ja) * 2016-12-14 2018-06-21 住友電気工業株式会社 半導体素子及び半導体素子の製造方法
JP2020166158A (ja) * 2019-03-29 2020-10-08 住友大阪セメント株式会社 光導波路素子、及び光導波路デバイス
JP7151593B2 (ja) 2019-03-29 2022-10-12 住友大阪セメント株式会社 光導波路素子、及び光導波路デバイス

Also Published As

Publication number Publication date
JP6209843B2 (ja) 2017-10-11
US9280004B2 (en) 2016-03-08
US20140294335A1 (en) 2014-10-02

Similar Documents

Publication Publication Date Title
JP6209843B2 (ja) 半導体変調器を作製する方法、半導体変調器
US9523871B2 (en) Semiconductor optical modulator and method for manufacturing semiconductor optical modulator
JP2010263153A (ja) 半導体集積光デバイス及びその作製方法
JP6364830B2 (ja) 半導体光集積素子
JP2012123184A (ja) 半導体光変調素子及びその製造方法
US8946842B2 (en) Method for manufacturing optical waveguide receiver and optical waveguide receiver
US9158139B2 (en) Method for manufacturing mach-zehnder modulator, method for manufacturing optical waveguide, and optical waveguide
US9583644B2 (en) Semiconductor optical device
JP2020155715A (ja) 光半導体素子およびその製造方法
JP6205826B2 (ja) 半導体光素子の製造方法
US9176360B2 (en) Method for producing spot-size convertor
JP5257281B2 (ja) 半導体装置及びその製造方法
US9885936B2 (en) Mach-Zehnder modulator, method for fabricating Mach-Zehnder modulator
US11791341B2 (en) Radio-frequency loss reduction for integrated devices
JP2013250527A (ja) 半導体マッハツェンダ変調器および半導体マッハツェンダ変調器の製造方法
JP7110879B2 (ja) 半導体装置およびその製造方法
JP6589530B2 (ja) 半導体光素子を作製する方法、半導体光素子
WO2019026943A1 (ja) 光半導体素子の製造方法および光半導体素子
JP2013044794A (ja) 光半導体素子の製造方法
JP5096271B2 (ja) 半導体マッハツェンダ型光回路およびその製造方法、並びにその半導体マッハツェンダ型光回路を備えた光変調器、光スイッチ、光フィルタ
JP2011175216A (ja) 半導体光素子、半導体マッハツェンダー型光変調器および半導体光素子の製造方法
JP2023033780A (ja) 半導体光素子およびその製造方法
JP2019016626A (ja) 導波路型受光素子の製造方法及び導波路型受光素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160317

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170302

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170815

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170828

R150 Certificate of patent or registration of utility model

Ref document number: 6209843

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250