JPH0428232A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0428232A
JPH0428232A JP13484690A JP13484690A JPH0428232A JP H0428232 A JPH0428232 A JP H0428232A JP 13484690 A JP13484690 A JP 13484690A JP 13484690 A JP13484690 A JP 13484690A JP H0428232 A JPH0428232 A JP H0428232A
Authority
JP
Japan
Prior art keywords
wiring
semiconductor device
organic resin
resin film
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP13484690A
Other languages
English (en)
Other versions
JP2924088B2 (ja
Inventor
Noriaki Oda
典明 小田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP13484690A priority Critical patent/JP2924088B2/ja
Publication of JPH0428232A publication Critical patent/JPH0428232A/ja
Application granted granted Critical
Publication of JP2924088B2 publication Critical patent/JP2924088B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置、特に、選択的にビアホルを含む
溝を開口したポリイミド系有機樹脂膜よりなる層間絶縁
膜と配線とから構成された多層配線構造を有する半導体
装置に利用する。
〔概要〕
本発明は、層間絶縁膜としての有機樹脂膜と、配線と、
有機樹脂膜を貫通して形成され配線金属が埋め込まれた
溝とを備えた多層配線構造の半導体装置において、 溝が直接有機樹脂膜と接する溝の周辺部には無機系絶縁
膜を設け、直接溝内の配線金属が有機樹脂膜と接触しな
いようにし、かつ、溝内に埋め込まれた配線金属の断面
が下部に向かうほど断面の幅は狭くかつ側壁が鉛直に近
づくようにし、配線間の実際の間隔を広げるようにする
ことにより、有機樹脂膜、無機系絶縁膜および配線の剥
がれを防止するとともに、配線容量および配線抵抗を減
少できるようにしたものである。
〔従来の技術〕 従来の選択的にピアホールを含む溝を開[コしたポリイ
ミド系有機樹脂膜よりなる層間絶縁膜と、金属配線とか
ら構成された多層配線構造を有する半導体装置は、第6
図に示す第一従来例のように、その多層配線構造が、ポ
リイミド系有機樹脂膜5および5aが、配線6および6
aに直接接した構造か、または、第7図に示す第二従来
例のように、配線6および6aの上面と側面、および配
線間隔部を覆う、無機系絶縁膜3.3dおよび3eを有
し、その上にポリイミド系有機樹脂膜5および5aを有
する構造となっていた。
さらに、断面積が、2μm2以下であり、かつ、配線ピ
ッチが4μm以下の配線を有する多層配線構造を有する
半導体装置は、第6図または第7図に示したものと同じ
構造となっており、該当する配線の高さ対幅の比(アス
ペクト比)は、概ね、1.4以下であった。
なお、第6図および第7図において、1は半導体基板で
ある。
〔発明が解決しようとする課題〕
前述した従来の半導体装置では、第6図のような、ポリ
イミド系有機樹脂膜と配線とが直接接した横曲となって
いる場合は、ポリイミド系有機樹脂膜と配線との間の密
着性が悪いため、ポリイミド系有機樹脂膜や配線に剥が
れが生じる欠点があった。
また、第7図のような、配線の」二面と側面および配線
間隔部のポリイミド系有機樹脂膜の全体を覆う無機系絶
縁膜を有し、その1−にポリイミド系有機樹脂膜を有す
る構造となっている場合は、ポリイミド系有機樹脂膜に
含まれる水分が、上部を覆う無機系絶縁膜のために上部
に抜は出せないため、後工程の熱処理時にポリイミド系
有機樹脂膜にふくれや剥がれが生じやすく、上層の配線
が断線しやすい欠点があった。
さらに、配線形成時にスパック後に選択的エツチングを
施す方法の場合には、配線幅が細くなり、メツキ法の場
合には幅が広がりやすく、隣接配線間容量が増える。
また、断面積が2μm2以下であり、かつ、配線ピッチ
が4μm以下の配線を有する場合は、多層構造とするた
めに、平坦化する必要があるため、配線の膜厚を薄くす
る必要があり、配線の高さ対幅の比すなわちアスペクト
比は概ね1.4以下であった。このように、高さ対幅の
比が小さい場合、隣接する配線間容量および配線と基板
の間の容量(以下、対基板容量という。)が大きくなる
ため、配線系での信号伝搬遅延時間(以下、配線遅延時
間という。)が長くなり、回路動作が遅くなる欠点があ
った。
さらに、また、アスペクト比が1.4以上の配線は、従
来のように1回のフォトリソグラフィー工程で形成する
場合、配線を形成する方法がスパッタ後の選択的なエツ
チングである場合にも、メツキ法である場合にも、断面
形状が逆台形となりやすいた袷、断面積が小さくなって
しまい、抵抗が大きくなり、回路動作時の配線遅延時間
が長くなる欠点があった。このような抵抗の増加を防ご
うとすると、配線のパターニング時にマスクサイズを大
きくなる必要が生じ、配線間隔が配線の上部で狭まって
しまい、隣接配線間容量が増加する欠点もあった。
本発明の目的は、前記の欠点を除去することにより、ポ
リイミド系有機樹脂膜、および配線の剥がれを防止し、
かつ、各種容量および配線の抵抗を減少させた半導体装
置を提供することにある。
〔問題点を解決するための手段〕
本発明は、層間絶縁膜としての有機樹脂膜と、配線と、
前記有機樹脂膜を貫通して形成され配線金属が埋め込ま
れた溝とを備えた多層配線構造の半導体装置において、
前記溝が直接前記有機樹脂膜と接する溝の周辺部に形成
された無機系絶縁膜を含み、前記溝の配線金属が埋め込
まれる部分の断面は、下部に向かうほど断面の幅は狭く
かつ側壁が鉛直に近づくように形成されたことを特徴と
する。
また、本発明は、前記溝は、側壁が鉛直であり、側壁に
形成された前記無機系絶縁膜は、両側壁間の間隔が上へ
向かうほど広くなりかつ下へ向かうほど鉛直に近づくよ
うな傾斜を有することができる。
また、本発明は、前記溝は、側壁が下へ向かうほど溝の
幅が狭くなり上に向かうほど鉛直に近づくような傾斜を
有し、側壁に形成された前記無機系絶縁膜は、両側壁間
の間隔が上へ向かう程広くなりかつ下へ向かうほど鉛直
に近づくような傾斜を有することができる。
また、本発明は、前記半導体装置において、前記溝を介
して接続された上部配線および下部配線の二段構造から
構成された一つの配線を備えたことを特徴とする。
また、本発明は、この半導体装置において、前記配線は
、配線の断面積が2μm2以下、配線ピッチが4μm以
下、および配線の高さ対配線の平均幅の比が1.4以上
2.0以下であることが好ましい。
また、本発明は、有機樹脂膜はポリイミド系有機樹脂膜
であることが好ましい。
〔作用〕
溝が直接例えばポリイミド系の有機樹脂膜を接する溝の
周辺部(側壁のほかに有機樹脂膜と接する底部および上
部を含む)には、例えばシリコン酸化膜からなる無機系
絶縁膜が形成される。
これにより、有機樹脂膜と配線とが直接接することはな
(、間に無機系絶縁膜を有するため、密着性がよくなり
、有機樹脂膜や配線に剥がれが生じ配線の断線に至るこ
とはなくなる。
また、無機系絶縁膜は、溝内の配線の周囲にしか存在せ
ず、有機樹脂膜の全面を覆っているわけではないので、
後工程の熱処理時に有機樹脂膜中の水分が上部液は出せ
るため、有機樹脂膜にふくれや剥がれが生じて上層の配
線に断線を引き起こすことがない。
さらに、配線形成時のフォトリングラフィ工程に用いる
マスクパターンは、配線形成用の溝の側壁に形成された
無機系絶縁膜の分だけ、大きくとることができ余裕が生
じる。
しかも、溝内の配線の断面は、下に向かう程配線幅が狭
く、しかも下に向かう程鉛直に近づくような形状のため
、隣接する配線同士の間隔を大きくとることができ、隣
接配線間容量を減少させる。
また、配線の断面積が2μm2以下であり、かつ配線ピ
ッチが4μm以下である場合には、配線のアスペクト比
を1.4以上2.0以下とすることにより、配線容量は
最小となるので(第5図参照)、配線遅延時間が短くな
る。さらに、一つの層の配線を、上部と下部に別々に形
成しているので、断面形状が従来例よりは長方形に近く
、マスクサイズを大きくすることなしに断面積を大きく
とることができ、配線間隔が配線上部で狭まることに起
因する隣接配線間容量の増加も抑えることができる。
〔実施例〕
以下、本発明の実施例について図面を参照して説明する
第1図は本発明の第一実施例の要部を示す模式的断面図
である。
半導体基板1の上にコンタクト2を選択的に開口した例
えばシリコン酸化物からなる無機系絶縁膜3、およびそ
の上に配線形成用の溝4を選択的に開口したポリイミド
系有機樹脂膜5を有している。溝4の側壁は鉛直である
か、または溝幅が下へ向かう程狭くなり、かつ、上へ向
かう程鉛直に近づくような傾斜を有し、側壁に、対峙す
る例えばシリコン酸化物からなる無機系絶縁膜3aを有
し、この無機系絶縁膜3aは、対峙する間隔部が上へ向
かう程広くなるような、かつ、下へ向かう程鉛直に近づ
くような傾斜を有する。この間隔部を埋める例えば静か
らなる配線6を有し、配線6の上部にピアホール7の部
分を除いて、無機系絶縁膜3bを有し、さらに、選択的
にピアホール7を有する全体を覆うポリイミド系有機樹
脂膜5aを有し、上層の配線と電気的に接続されている
なお、コンタクト2にはへU膜9を介して配線材料と基
板材料との相互拡散を防ぐために、パリアメクルとして
のW膜8が埋設されている。また、図示されていないけ
れども、第二層配線より上の層も、第−層配線と同様に
形成されており、多層配線の最上層には、ポリイミド系
有機樹脂膜が表面保護用に形成されている。
本発明の特徴は、第1図において、ポリイミド系有機樹
脂膜5に形成された溝4が直接ポリイミド系有機樹脂膜
5および5aと接する溝の周辺部に形成された無機系絶
縁膜3aおよび3hを含み、溝4の配線金属が埋め込ま
れる部分の断面は、下部に向かうほど断面の幅は狭くか
つ側壁が鉛直に近づくように形成されたことにある。
次に、本第−実施例の製造方法について、第2図(a)
〜(d)に示す半導体装置の主要工程における模式的断
面図を参照して説明する。
まず、第2図(a)のように、半導体基板1の上に、コ
ンタクト2を選択的に開口した例えばシリコン酸化膜か
らなる無機系絶縁膜3を形成し、W膜8および配線6の
材料であるAuを用いたへu膜9を配線の厚さの10分
の1程度の厚さに全面に形成し、フォトリソグラフィ工
程、および反応性イオンエンチングにより、将来配線6
が形成される部分のみにAu膜9およびW膜8を残す。
次に、第2図(b)のように、ポリイミド系有機樹脂膜
5を全面に形成し、フォトリソグラフィ工程、および反
応性イオンエツチングにより、将来配線6が形成される
部分に溝4を形成する。溝4の側壁は、鉛直であるか、
または、溝幅が下へ向かう程狭くなり、かつ、上へ向か
う程鉛直に近づくような傾斜を有している。
次に、第2図(C)のように、無機系絶縁膜3aを全面
形成し、反応性イオンエツチングにより全面をエツチン
グし、溝4の側壁部のみに残す。この両側壁に残った無
機系絶縁膜3aは、対峙るす間隔部が上へ向かう程広く
なるような、かつ、下へ向かうほど鉛直に近づくような
傾斜を有している。
次に、第2図(d)のように、メツキ法により、溝4の
中にAuを材料とする配線6を埋設し、さらに無機系絶
縁膜3bを全面に形成し、フオ) IJソゲラフイエ程
、および反応性イオンエツチングにより、配線6の上部
を残して除去する。その上に、全面を覆うポリイミド系
有機樹脂膜5aを形成し、l ン 選択的にピアホール7を開口する。なお、第二層配線に
より上の配線については、将来、配線が形成される部分
に、選択的にピアホールを開口した無機系絶縁膜3およ
び配線材料であるへu膜9を形成し、その後、第2図(
b)から第2図(d)までの工程手順を繰り返すことに
なる。
本第−実施例では、配線とポリイミド系有機樹脂膜とが
直接触れることがなく、間に無機系絶縁膜を有しいるた
め、密着性がよい。また、無機系絶縁膜は、配線の回り
にのみ存在し、ポリイミド系有機樹脂膜全体を覆ってい
るわけではないので、後工程の熱処理時に、ポリイミド
系有機樹脂膜に含まれる水分が上に抜けるため、ふくれ
たり剥がれたりすることがなく、上層の配線が断線する
こともない。
さらに、配線形成時のフォ) +Jソゲラフイエ程に用
いるマスクパターンは、溝4の側壁に形成された無機系
絶縁膜3aの分だけ大きくとることができ、しかも、配
線の断面は、下に向かう程配線幅が狭く、しかも下に向
かう程鉛直に近づくような形状のため、隣接する配線同
士の間隔を大きくとることができ、隣接配線間容量が増
えることもない。
第3図は本発明の第二実施例の要部を示すブロック構成
図である。
本第二実施例は、第1図の第一実施例において、本発明
の特徴とするところの、溝4を介して接続された上部配
線6bと下部配線6Cとの二段構造の一つの配線を備え
、(すなわち、第6図および第7図の従来例における配
線6aを配線6bおよび6Cの二段構造としたものであ
る。)さらに、配線6bおよび6Cは、配線の断面積が
2μm2以下、配線ピッチが4μm以下、および配線の
高さ対配線の平均幅の比(アスペクト比)が1.4以上
2.0以下に設計されたものである。
本第二実施例における溝4および4aの構造は実質的に
第1図の第一実施例と同じであり、溝4の上部に接して
ポリイミド系有機樹脂膜5b中に溝4上が形成され、溝
4の側壁には無機系絶縁膜3aが形成され、溝4aの側
壁および上部にはそれぞれ無機系絶縁膜3Cおよび3b
が形成される。
そして、溝4および4aにはそれぞれ下部配線6Cおよ
び上部配線6bが埋め込まれる。
次に、本第二実施例の製造方法について第4図(a)お
よびら)に示す主要工程における半導体装置の模式的断
面図を参照して説明する。
まず、第4図(a)のように、第一実施例の第2図(a
)から第2図(C)までの工程を経た後、メツキ法によ
り溝4の中に八uを材料とする下部配線6Cを埋設した
後、全面にポリイミド系有機樹脂膜5bを形成し、下部
配線6C上に選択的に溝4aを形成する。
次に、第4図(b)のように、無機系絶縁膜3Cを再び
全面形成し、反応性イオンエンチングにより全面をエツ
チングし、溝4aの側壁部のみに残す。
その後、第2図(d)と同じ工程を経ることにより、第
3図の第二実施例が形成される。
以上の工程を経ることにより、断面積が2μm2以下、
かつピッチが4μm以下のの配線で、アスペクト比1.
4以上2.0以下の配線系を構築できるため、配線遅延
時間が最小に抑えられる。この第二実施例では、配線を
2回のフォトリングラフィ工程で形成しているため、断
面形状が逆台形となることもないため、断面積が小さく
なり抵抗が増えることもない。また、マスクパターンは
、溝4および溝4aの側壁に残る無機系絶縁膜3aおよ
び3Cの分だけ大きくとることができ、しかも、配線上
部での配線間隔の挟まりも抑えられるため、隣接配線間
容量が大きくなることもない。
しかも、本第二実施例においては、配線6bおよび6C
の断面積を2μm2以下、配線のピッチ4μm以下、配
線のアスペクト比を1.4以上2.0以下に設計してい
るので、第5図に示すように配線容量は最小となるので
、配線遅延時間を短くすることができる。
さらに、一つの層の配線を上部と下部とに別々に形成し
ているので、断面形状が従来例よりも長方形に近く、マ
スクサイズを大きくとることなしに断面積を大きくとる
ことができ、配線間隔が配線上部で狭まることに起因す
る隣接配線間容量の増加も抑えることができる。
〔発明の効果〕
以上説明したように、本発明は、有機樹脂膜および配線
のふくれや剥がれを防止しそれによる配線の断線をなく
すことができる効果がある。
さらに、配線間容量などの配線容量ならびに配線抵抗を
減少させ、信号伝搬遅延時間を短くし、回路動作特性を
改善できる効果がある。
【図面の簡単な説明】
第1図は本発明の第一実施例の要部を示す模式第2図(
a)〜(d)はその主要製造工程における模式的断面図
。 第3図は本発明の第二実施例の要部を示す模式第4図(
a)および(b)はその主要製造工程における模式的断
面図。 第5図は配線容量対配線ピッチの関係を示す特性図。 第6図は第一従来例の要部を示す模式的断面図。 第7図は第二従来例の要部を示す模式的断面図。 1・・・半導体基板、2・・・コンタクト、3.3a、
3b 、3c 、3d 13e−・−無機系絶縁膜、4
.4a・・・溝、5.5a、5b・・・ポリイミド系有
機樹脂膜、6.6a・・・配線、6b・・・上部配線、
6C・・・下部配線、7・・・ピアホール、8・・・W
膜、9・・・Au膜。

Claims (1)

  1. 【特許請求の範囲】 1、層間絶縁膜としての有機樹脂膜と、配線と、前記有
    機樹脂膜を貫通して形成され配線金属が埋め込まれた溝
    とを備えた多層配線構造の半導体装置において、 前記溝が直接前記有機樹脂膜と接する溝の周辺部に形成
    された無機系絶縁膜を含み、 前記溝の配線金属が埋め込まれる部分の断面は、下部に
    向かうほど断面の幅は狭くかつ側壁が鉛直に近づくよう
    に形成された ことを特徴とする半導体装置。 2、前記溝は、側壁が鉛直であり、側壁に形成された前
    記無機系絶縁膜は、両側壁間の間隔が上へ向かうほど広
    くなりかつ下へ向かうほど鉛直に近づくような傾斜を有
    する請求項1記載の半導体装置、前記溝は、側壁が下へ
    向かうほど溝の幅が狭くなり上に向かうほど鉛直に近づ
    くような傾斜を有し、側壁に形成された前記無機系絶縁
    膜は、両側壁間の間隔が上へ向かう程広くなりかつ下へ
    向かうほど鉛直に近づくような傾斜を有する請求項1記
    載の半導体装置。 4、請求項1ないし請求項3のいずれかに記載の半導体
    装置において、 前記溝を介して接続された上部配線および下部配線の二
    段構造から構成された一つの配線を備えた ことを特徴とする半導体装置。 5、請求項4記載の半導体装置において、 前記配線は、配線の断面積が2μm^2以下、配線ピッ
    チが4μm以下、および配線の高さ対配線の平均幅の比
    が1.4以上2.0以下であることを特徴とする半導体
    装置。 6、前記有機樹脂膜はポリイミド系有機樹脂膜である請
    求項1ないし請求項5のいずれかに記載の半導体装置。
JP13484690A 1990-05-23 1990-05-23 半導体装置 Expired - Fee Related JP2924088B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13484690A JP2924088B2 (ja) 1990-05-23 1990-05-23 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13484690A JP2924088B2 (ja) 1990-05-23 1990-05-23 半導体装置

Publications (2)

Publication Number Publication Date
JPH0428232A true JPH0428232A (ja) 1992-01-30
JP2924088B2 JP2924088B2 (ja) 1999-07-26

Family

ID=15137838

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13484690A Expired - Fee Related JP2924088B2 (ja) 1990-05-23 1990-05-23 半導体装置

Country Status (1)

Country Link
JP (1) JP2924088B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1109219A2 (en) * 1999-12-15 2001-06-20 Shinko Electric Industries Co. Ltd. Semiconductor device having a wiring layer
US6274923B1 (en) 1998-06-12 2001-08-14 Nec Corporation Semiconductor device and method for making the same
EP1221381A2 (en) 2000-12-28 2002-07-10 Canon Kabushiki Kaisha Recorded matter, method of producing recorded matter, method for improving image fastness, image fastness-improving agent, image fastness improving kit, dispenser and applicator
JP2014197150A (ja) * 2013-03-29 2014-10-16 住友電気工業株式会社 半導体変調器を作製する方法、半導体変調器
JP2015021974A (ja) * 2013-07-16 2015-02-02 住友電気工業株式会社 半導体光素子を製造する方法、および半導体光素子
JP2017118110A (ja) * 2013-02-28 2017-06-29 株式会社村田製作所 半導体装置およびesd保護デバイス

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6274923B1 (en) 1998-06-12 2001-08-14 Nec Corporation Semiconductor device and method for making the same
US6383911B2 (en) 1998-06-12 2002-05-07 Nec Corporation Semiconductor device and method for making the same
EP1109219A2 (en) * 1999-12-15 2001-06-20 Shinko Electric Industries Co. Ltd. Semiconductor device having a wiring layer
EP1109219A3 (en) * 1999-12-15 2003-11-12 Shinko Electric Industries Co. Ltd. Semiconductor device having a wiring layer
EP1221381A2 (en) 2000-12-28 2002-07-10 Canon Kabushiki Kaisha Recorded matter, method of producing recorded matter, method for improving image fastness, image fastness-improving agent, image fastness improving kit, dispenser and applicator
US7297365B2 (en) 2000-12-28 2007-11-20 Canon Kabushiki Kaisha Recorded matter, method of producing recorded matter, method for improving image fastness, image fastness-improving agent, image fastness improving kit, dispenser, and applicator
JP2017118110A (ja) * 2013-02-28 2017-06-29 株式会社村田製作所 半導体装置およびesd保護デバイス
JP2014197150A (ja) * 2013-03-29 2014-10-16 住友電気工業株式会社 半導体変調器を作製する方法、半導体変調器
JP2015021974A (ja) * 2013-07-16 2015-02-02 住友電気工業株式会社 半導体光素子を製造する方法、および半導体光素子

Also Published As

Publication number Publication date
JP2924088B2 (ja) 1999-07-26

Similar Documents

Publication Publication Date Title
US4576900A (en) Integrated circuit multilevel interconnect system and method
US5707894A (en) Bonding pad structure and method thereof
JP3022565B2 (ja) 半導体装置
US6143639A (en) Methods of forming electrically conductive interconnections and electrically interconnected substrates
JP5426130B2 (ja) ストレージノードを有する半導体装置及びその形成方法
KR0169713B1 (ko) 집적회로에서 적층 배열된 배선 레벨에 포함된 소자간 결선들 사이에 콘택을 자기정렬방식으로 제조하는 방법
JPH0428232A (ja) 半導体装置
JP2919488B2 (ja) 半導体集積回路装置
US5924006A (en) Trench surrounded metal pattern
US6445071B1 (en) Semiconductor device having an improved multi-layer interconnection structure and manufacturing method thereof
US7164204B2 (en) Integrated circuit devices with an auxiliary pad for contact hole alignment
JP2508831B2 (ja) 半導体装置
JP3101252B2 (ja) 半導体集積回路装置
JPH09306992A (ja) 半導体装置およびその製造方法
KR100324341B1 (ko) 반도체 장치의 패드 형성방법
JP2534714B2 (ja) 半導体装置
JPH01140645A (ja) 半導体集積回路装置の製造方法
JP3435317B2 (ja) 半導体装置の製造方法及び半導体装置
JPH09283617A (ja) 半導体装置およびその製造方法
JPH04118932A (ja) 半導体装置
JPH03265140A (ja) 半導体装置およびその製造方法
JPS6148779B2 (ja)
JPH04209525A (ja) 多層配線のコンタクト構造
US8164197B2 (en) Semiconductor device having multilayer interconnection structure
KR100990587B1 (ko) 반도체 소자 및 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees