JP2014179656A - ３次元構造のメモリ素子を製造する装置 - Google Patents

３次元構造のメモリ素子を製造する装置 Download PDF

Info

Publication number
JP2014179656A
JP2014179656A JP2014117902A JP2014117902A JP2014179656A JP 2014179656 A JP2014179656 A JP 2014179656A JP 2014117902 A JP2014117902 A JP 2014117902A JP 2014117902 A JP2014117902 A JP 2014117902A JP 2014179656 A JP2014179656 A JP 2014179656A
Authority
JP
Japan
Prior art keywords
substrate
memory device
chamber
support
edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014117902A
Other languages
English (en)
Other versions
JP5836431B2 (ja
Inventor
Sung Kil Cho
キル チョ，ソン
Hai Won Kim
ウォン キム，ハイ
Sang Ho Woo
ホ ウ，サン
Seung Woo Shin
ウ シン，スン
Gil Sun Jang
ソン チャン，キル
Wan Su Oh
スク オ，ワン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Eugene Technology Co Ltd
Original Assignee
Eugene Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Eugene Technology Co Ltd filed Critical Eugene Technology Co Ltd
Publication of JP2014179656A publication Critical patent/JP2014179656A/ja
Application granted granted Critical
Publication of JP5836431B2 publication Critical patent/JP5836431B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4585—Devices at or outside the perimeter of the substrate support, e.g. clamping rings, shrouds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Abstract

【課題】３次元構造のメモリ素子を効率的に製造できる装置を提供する。
【解決手段】本発明の３次元構造のメモリ素子製造装置は，基板に対する工程が行われるチャンバ；前記チャンバ内に設けられ前記基板が載置され，昇降によって前記基板が前記チャンバの内部に出入する解除位置及び前記基板に対する工程が行われる工程位置に切り替えられる基板支持台；前記基板支持台が前記解除位置に位置する時，前記基板の上部に配置され，前記基板支持台が前記工程位置に切り替えられる時，前記基板支持台の上部に載置された前記基板のエッジ部を加圧する加圧面を有するエッジリングを含む。
【選択図】図９

Description

本発明は，メモリ素子を製造する装置に関し，さらに詳しくは３次元構造のメモリ素子を製造する装置に関する。
電子製品はその体積がますます小さくなる一方，高容量のデータ処理を必要としている。そのため，このような電子製品に使用されるメモリ素子の体積を減らすとともに，その集積度を高める必要があり，このような点から，従来の平面型構造の代わりに３次元構造を有するメモリ素子が検討されている。
本発明の目的は，メモリ素子の体積を減らすことができるメモリ素子を製造する装置を提供することにある。
本発明の他の目的は，３次元構造のメモリ素子を効率的に製造できる装置を提供することにある。
本発明のさらに他の目的は，複数の薄膜を蒸着する工程で薄膜の応力差によって生じる基板の変形を防止できるメモリ素子を製造する装置を提供することにある。
本発明のさらに他の目的は，次の詳細な説明と添付図面によって明確になる。
本発明の一実施形態による３次元構造のメモリ素子製造装置は，基板に対する工程が行われるチャンバ；前記チャンバ内に設けられ前記基板が載置され，昇降によって前記基板が前記チャンバの内部に出入する解除位置及び前記基板に対する工程が行われる工程位置に切り替えられる基板支持台；前記基板支持台が前記解除位置に位置する時，前記基板の上部に配置され，前記基板支持台が前記工程位置に切り替えられる時，前記基板支持台の上部に載置された前記基板のエッジ部を加圧する加圧面を有するエッジリングを含む。
前記基板のエッジ部は，前記基板の境界から内側に約０．５mm乃至３mmの範囲の幅を有するものとすることができる。
前記エッジリングは，セラミック材質とすることができる。
前記基板支持台は，前記基板の外側に位置するリング形状のエッジ部を有し，前記エッジリングは，前記基板支持台のエッジ部の上部に位置する支持部；前記支持部から前記基板のエッジ部に向かって延長され，前記加圧面を有する加圧部；前記支持部から前記チャンバの側壁に向かって延長され，前記基板支持台が解除位置にある時，前記チャンバの側壁に設けられた固定突起の上面に置かれる水平支持部；及び前記支持部から前記下部に向かって延長され，前記基板支持台が解除位置にある時，前記チャンバの側壁に設けられた固定突起の側面と接する垂直支持部を備えることができる。
本発明のメモリ素子製造装置は，前記基板上に前記絶縁層を積層する時，ＳｉＣＯ(Silicon Carbon Oxide)を積層するために前記基板にエチル系のガス及びメチル系のガスから成る群より選択された１つ以上のガスと共に，ＳｉＨ4，Ｓｉ2Ｈ6，Ｓｉ3Ｈ8，Ｓｉ4Ｈ10を含む群から選択された１つ以上のガスを供給し，前記基板上に前記犠牲層を積層する時，窒化膜を積層するために前記基板にＳｉＨ4，Ｓｉ2Ｈ6，Ｓｉ3Ｈ8，Ｓｉ4Ｈ10，ＳｉＣｌ2Ｈ2を含む群から選択された１つ以上のガスとアンモニア系のガスを供給するシャワーヘッドを含むものとしても良い。
また，本発明のメモリ素子製造装置は，前記基板上に前記絶縁層を積層する時，ＳｉＣＯ(Silicon Carbon Oxide)を積層するために前記基板にエチル系のガス及びメチル系のガスから成る群より選択された１つ以上のガスと共に，ＳｉＨ4，Ｓｉ2Ｈ6，Ｓｉ3Ｈ8，Ｓｉ4Ｈ10を含む群から選択された１つ以上のガスを供給し，前記基板上に前記犠牲層を積層する時，窒化膜を積層するために前記基板にＳｉＨ4，Ｓｉ2Ｈ6，Ｓｉ3Ｈ8，Ｓｉ4Ｈ10，ジクロロシラン（ＳｉＣｌ2Ｈ2）を含む群から選択された１つ以上のガスとアンモニア系のガス，そしてＢ2Ｈ6，ＰＨ3を含む群から選択された１つ以上のガスを供給するシャワーヘッドを含むものとしても良い。
本発明の実施形態によれば，メモリ素子を３次元構造に形成することによってメモリ素子の体積を減らすことができる。また，基板上に形成された絶縁層と犠牲層を交互に積層形成した後，半導体トランジスタのチャネルに用いられるポリシリコン薄膜のようなパターンによって絶縁層を支持した状態で犠牲層を効果的に除去できる。また，複数の薄膜を蒸着する工程で薄膜の応力差によって生じる基板の変形を防止できる。
本発明の一実施形態によるメモリ素子製造装置によって実行されるメモリ素子の製造方法を示す概略的な断面図である。 本発明の一実施形態によるメモリ素子製造装置によって実行されるメモリ素子の製造方法を示す概略的な断面図である。 本発明の一実施形態によるメモリ素子製造装置によって実行されるメモリ素子の製造方法を示す概略的な断面図である。 本発明の一実施形態によるメモリ素子製造装置によって実行されるメモリ素子の製造方法を示す概略的な断面図である。 本発明の一実施形態によるメモリ素子製造装置によって実行されるメモリ素子の製造方法を示す概略的な断面図である。 本発明の一実施形態によるメモリ素子製造装置によって実行されるメモリ素子の製造方法を示す概略的な断面図である。 エチル系のガスの供給量と蒸着された薄膜のエッチング率との関係を示すグラフである。 メモリ素子製造装置を概略的に示す図である。 本発明のメモリ素子製造装置を概略的に示す図である。 図９に示すエッジリングを概略的に示す斜視図である。 図９に示すエッジリングの動作を示す図である。 図９に示すエッジリングの動作を示す図である。
図１乃至図６は，メモリ素子の製造方法を示す概略的な断面図である。以下，図１乃至図６を参照してメモリ素子の製造方法を説明する。
まず，図１に示すように，基板１０５が提供され得る。基板１０５は，半導体物質，例えばIV族半導体，III−V族化合物半導体，又はII−VI族酸化物半導体を含むことができる。例えば，IV族半導体は，シリコン，ゲルマニウム又はシリコン−ゲルマニウムを含むことができる。基板１０５は，バルクウエハ又はエピタキシャル層に提供され得る。
次に，基板１０５の上部に不純物を注入して不純物領域１１０を限定できる。次に，基板１０５上に絶縁層１１５及び犠牲層１２０を交互に積層できる。絶縁層１１５と犠牲層１２０は，８×８や１８×１８，又はｎ×ｎの多重層をなすことができる。本実施形態では絶縁層１１５が先に積層され，犠牲層１２０が後で積層されるものとして説明しているが，必要に応じて絶縁層１１５と犠牲層１２０の積層順序は変えることができる。
絶縁層１１５は，シリコン酸化膜(Silicon Dioxide；ＳｉＯ2)であっても良く，基板１０５上に供給されたシラン（ＳｉＨ4）と酸化窒素（Ｎ2Ｏ）を反応させて形成され得る。シラン（ＳｉＨ4）は，Ｓｉ2Ｈ6，Ｓｉ3Ｈ8，Ｓｉ4Ｈ10などに代替され得る。また，犠牲層１２０は，窒化膜(Silicon Nitride；Si3NH4)であっても良く，基板１０５上に供給されたシランとアンモニア系のガスを反応させて形成できる。前記シリコン酸化膜と前記窒化膜は，互いに異なる厚さを有しても良い。一方，シランは，Ｓｉ2Ｈ6，Ｓｉ3Ｈ8，Ｓｉ4Ｈ10，ＳｉＣｌ2Ｈ2などに代替でき，アンモニア系のガスは，ＮＨ3であっても良い。また，本実施形態とは異なり，犠牲層１２０は，基板１０５上にＳｉＨ4， Ｓｉ2Ｈ6，Ｓｉ3Ｈ8，Ｓｉ4Ｈ10，ジクロロシラン（ＳｉＣｌ2Ｈ2）を含む群から選択された１つ以上のガスとアンモニア系のガス，そしてＢ2Ｈ6，ＰＨ3を含む群から選択された１つ以上のガスを供給して形成されたシリコン酸化膜であっても良く，この場合，窒化膜上にホウ素(boron)又は燐(phosphorus)（又はホウ素及び燐を同時に注入可能）が注入し得る。
次に，図２に示すように，絶縁層１１５及び犠牲層１２０をエッチングして複数の貫通孔１２５を形成することができ，貫通孔１２５は，絶縁層１１５及び犠牲層１２０を貫通する。貫通孔１２５は，公知のフォトリソグラフィ及びエッチング技術を利用して形成できる。次に，既に公知の半導体トランジスタを形成するためのチャネル形成工程（又はポリシリコン薄膜を形成する工程）を介して貫通孔１２５を埋めるようにパターン１３０を形成できる。この時，パターン１３０は，中空の円筒状であっても良く，同様に，パターン１３０は，絶縁層１１５及び犠牲層１２０を貫通する。例えば，パターン１３０は，多結晶構造に形成しても良く，又は，単結晶構造のエピタキシャル層のような薄膜形状であっても良い。
次に，図３に示すように，パターン１３０の間の絶縁層１１５及び犠牲層１２０をエッチングして開口１３５を形成できる。開口１３５は，フォトリソグラフィ及びエッチング技術を利用して形成できる。
次に，図４に示すように，犠牲層１２０を除去できる。上述のように，絶縁層１１５は，シリコン酸化膜で，犠牲層１２０は，窒化膜であるかＳｉＨ4， Ｓｉ2Ｈ6，Ｓｉ3Ｈ8，Ｓｉ4Ｈ10，ジクロロシラン（ＳｉＣｌ2Ｈ2）を含む群から選択された１つ以上のガスとＢ2Ｈ6，ＰＨ3を含む群から選択された１つ以上のガスを供給して形成されてホウ素(boron)又は燐(phosphorus)（又はホウ素及び燐を同時に注入可能）が注入された窒化膜であっても良い。犠牲層１２０は，絶縁層１１５に対してエッチング選択比(etch selectivity)を有し，犠牲層１２０のエッチング率は，絶縁層１１５のエッチング率に比べて５倍乃至３００倍以上の大きさを有しても良い。したがって，絶縁層１１５と犠牲層１２０が同じ時間の間エッチャントに露出された時，エッチングされた犠牲層１２０の大きさはエッチングされた絶縁層１１５の大きさの５倍乃至３００倍以上であることができ，絶縁層１１５のエッチング程度は非常に小さい。
上述の原理を利用して犠牲層１２０を除去できる。等方性エッチングを用いてエッチャントを開口１３５から絶縁層１１５の間に侵入させることができ，等方性エッチングは，ウェットエッチング又は化学的ドライエッチング(chemical dry etch)を含むことができる。エッチャントは，Ｈ3ＰＯ4，ＨＦ，ＢＯＥ(buffered oxide etch)を含む群から選択されたいずれか１つを含むことができる。これによって，絶縁層１１５の間の犠牲層１２０が除去されて開口１３５と連結されたトンネル１４０が形成され得る。トンネル１４０によってパターン１３０の側壁が露出され得る。
次に，図５に示すように，開口（図４の１３５）及びトンネル（図４の１４０）によって露出された絶縁層１１５及びパターン１３０の側壁上にストレージ媒体１５０を形成できる。ストレージ媒体１５０は，トンネル絶縁層１４２，電荷貯蔵層１４４及びブロック絶縁層１４６を順に形成できる。次に，ストレージ媒体１５０上に導電層１５５を形成できる。例えば，ストレージ媒体１５０及び導電層１５５は，ステップカバレッジの高い化学気相蒸着又はめっき法を用いて形成できる。
次に，図６に示すように，開口（図４の１３５）によって露出された導電層（図５の１５５）を選択的にエッチングして接地選択ゲート電極１６２，制御ゲート電極１６４及びストリング選択ゲート電極１６６を形成できる。
一方，本実施形態とは異なり，エチル系のガス（例えば，Ｃ2Ｈ4）又はメチル系のガス（例えば，ＣＨ3）がシラン（ＳｉＨ4）と共に供給されることができ，これによって絶縁層１１５は，ＳｉＣＯ(Silicon Carbon Oxide)薄膜であっても良い。ＳｉＣＯ薄膜からなる絶縁層１１５は，上述の犠牲層１２０に比べてさらに大きいエッチング選択比を有するため，犠牲層１２０の除去時に，共に損傷された絶縁層１１５の量を最小化できる。図７は，エチル系のガスの供給量と蒸着された薄膜のエッチング率との関係を示すグラフである。図７に示すように，エチル系のガスが供給されることによって，蒸着された薄膜のエッチング率は減少することがわかり，これにより犠牲層１２０とのエッチング選択比を要求に応じて調節できる。
図８は，メモリ素子製造装置を概略的に示す図である。図８に示すように，メモリ素子製造装置１０は，ソースガス又は反応ガスが導入されるための導入部１２を有し，ソースガス又は反応ガスは導入部１２を介して導入され，シャワーヘッド１３を介してチャンバ１１の内部に噴射される。工程進行時，シランは，１〜１０００sccm供給されることができ，反応ガス（例えば，Ｎ2Ｏ又はＮＨ3）は，１００〜５００００sccm供給されることができる。一方，上述のように，エチル系のガス（例えば，Ｃ2Ｈ4）又はメチル系のガス（例えば，ＣＨ3）が供給される場合，５０乃至１００００sccm供給されることができる。
工程の対象となる基板１００は，基板支持台１４の上部に置かれ，基板支持台１４は支持台１６によって支持される。ヒータ１４は，工程進行中に基板の温度を３００乃至７９０℃に維持でき，この時，チャンバ１１内部の圧力は，１０mTorr乃至２５０Torrを維持できる。工程が完了した基板１００は，排出部１７を介して外部に排出される。
図９は，本発明の実施形態によるメモリ素子製造装置を概略的に示す図で，図１０は，図９に示すエッジリングを概略的に示す斜視図である。以下，図８と区別される部分のみについて説明を行い，省略された説明は図８の説明に代替され得る。
図９に示すように，メモリ素子製造装置２１０は，チャンバ２１１の内部に設けられた基板支持台２１４を備え，基板支持台２１４は，支持台２１６によって支持される。後述のように，基板支持台２１４は，別途の駆動部（図示せず）によって支持台２１６とともに昇降し，これによって，基板２１５がチャンバ２１１の内部を出入できる解除位置（図９に図示）と基板２１５に対する工程が行われる工程位置（図１１に図示）に切り替えられる。
基板２１５は，チャンバ２１１の側壁に形成された排出部２１７を介してチャンバ２１１の内部を出入し，排出部２１７を介してチャンバ２１１の内部に移動した基板２１５は，基板支持台２１４の上部に位置する。基板支持台２１４は，基板２１５に比べて大きな直径を有し，基板２１５は，基板支持台２１４の中央に位置する。この時，基板２１５は，基板支持台２１４を貫通するリフトピン２２０によって支持され，基板支持台２１４から上昇離隔された状態を維持する。また，シャワーヘッド２１３は，基板支持台２１４の上部に設けられ，ソースガス又は反応ガスはシャワーヘッド２１３を介してチャンバ２１１の内部に噴射される。
一方，チャンバ２１１は，バキュームガイド(vacuum guide)２１２及びエッジリング２３０をさらに含む。バキュームガイド２１２は，円筒状で，チャンバ２１１の内部に設けられる。図１０に示すように，エッジリング２３０は，チャンバ２１１の内部形状に対応するリング形状で，エッジリング２３０は，支持部２３２，水平支持部２３４，垂直支持部２３６及び加圧面２３８ａを有する加圧部２３８を備える。エッジリング２３０は，基板支持台２１４とシャワーヘッド２１３の間に位置してバキュームガイド２１２の内側壁から突出した固定突起２１２ａ上に置かれる。図９に示すように，基板支持台２１４が解除位置に位置する時，エッジリング２３０は，固定突起２１２ａ上に位置し，後述のように，基板支持台２１４が工程位置に切り替えられる時，エッジリング２３０は，固定突起２１２ａから離脱して基板支持台２１４の上部に置かれる。
図１１及び図１２は，図９に示すエッジリングの動作を示す図である。上述のように，基板支持台２１４は，駆動部（図示せず）によって支持台２１６とともに昇降し，これによって，解除位置及び工程位置に切り替えられることができる。
図１２に示すように，水平支持部２３４は，支持部２３２からチャンバ２１１の側壁に向かって延長され，垂直支持部２３６は，支持部２３２から下部に向かって延長される。加圧部２３８は，支持部２３２からチャンバ２１１の内側に向かって下向きに傾斜して延長される。
図９に示すように，基板支持台２１４が解除位置にある時，エッジリング２３０は，水平支持部２３４及び垂直支持部２３６によって固定突起２１２ａ上に位置することができ，水平支持部２３４は，固定突起２１２ａの上面と接して垂直支持部２３６は，固定突起２１２ａの側面と接する。この時，支持部２３２及び加圧部２３８は，チャンバ２１１の内側に向かって突出した状態を維持する。
図１１に示すように，基板支持台２１４が工程位置に切り替えられる時，基板支持台２１４は，基板２１５の外側に位置するリング形状のエッジ部を用いてエッジリング２３０を持ち上げ，これにより，エッジリング２３０は，固定突起２１２ａから離脱して上昇する。この時，図１２に示すように，支持部２３２は，基板支持台２１４のエッジ部と隣接し，加圧部２３８は，基板支持台２１４に載置された基板２１５のエッジ部と接触して基板２１５のエッジ部を加圧する。すなわち，エッジリング２３０は，基板支持台２１４に置かれた状態で自重によって基板２１５のエッジ部を加圧し，加圧部２３８は，基板２１５のエッジ部と接触する加圧面２３８ａを有する。
以上，図１を参照して説明したように，基板上にシリコン酸化膜と窒化膜を交互に積層する場合，工程によって発生するシリコン酸化膜の応力と窒化膜の応力の間に差が発生し，これにより，基板の変形(warpage，反り又は歪み）が発生する。このような基板の変形によって基板のエッジ部は基板支持台から離隔され，基板は，基板のセンタ部が凹状の「Ｕ」字形状に変形される。これは基板内の温度分布（基板のセンタとエッジの間に）などに影響を及ぼすため，工程均一度（例えば，蒸着率）に大きな影響を及ぼす。実際，上述の工程を終えた後，基板のエッジ部で測定された蒸着率が基板のセンタ部で測定された蒸着率に比べて顕著に低いことが認められた。したがって，基板のエッジ部が基板支持台から離隔して基板が変形される現象を防止するためにエッジリング２３０の加圧部２３８を用いて基板２１５のエッジ部を加圧できる。
一方，図１２に示すように，エッジリング２３０の加圧部２３８によって加圧された基板２１５のエッジ部の幅ｗは，基板２１５の境界から内側に０．５mm乃至３mm程度であることができ，この部分は，実際の半導体工程において半導体素子に使用しない部分であるため，半導体素子の歩留まりに影響を及ぼさない。また，上述の加圧面２３８ａは，エッジ部に対応する幅ｗを有しても良い。
図１２に示すように，エッジリング２３０は，加圧部２３８だけで基板支持台２１４上に支持された状態を維持することができ，支持部２３２は，基板支持台２１４のエッジ部から離隔された状態ｄを維持できる。この場合，エッジリング２３０の全体重さが加圧部２３８の加圧面２３８ａを介して基板２１５のエッジ部に伝達されるため，エッジリング２３０の重さを最小化しても高い圧力を基板２１５のエッジ部に伝達できる。このような原理は，圧力の大きさが接触面積の大きさに反比例するという事実から理解され得る。
本発明は，様々な形態のメモリ素子を提供する方法及び装置に応用され得る。

Claims (6)

  1. 基板に対する工程が行われるチャンバ；
    前記チャンバ内に設けられ前記基板が載置され，昇降によって前記基板が前記チャンバの内部に出入する解除位置及び前記基板に対する工程が行われる工程位置に切り替えられる基板支持台；及び
    前記基板支持台が前記解除位置に位置する時，前記基板の上部に配置され，前記基板支持台が前記工程位置に切り替えられる時，前記基板支持台の上部に載置された前記基板のエッジ部を加圧する加圧面を有するエッジリングを含むことを特徴とする３次元構造のメモリ素子製造装置。
  2. 前記基板のエッジ部は，前記基板の境界から内側に約０．５mm乃至３mmの範囲の幅を有することを特徴とする請求項１記載の３次元構造のメモリ素子製造装置。
  3. 前記エッジリングは，セラミック材質であることを特徴とする請求項１又は２記載の３次元構造のメモリ素子製造装置。
  4. 前記基板支持台は，前記基板の外側に位置するリング形状のエッジ部を有し，
    前記エッジリングは，
    前記基板支持台のエッジ部の上部に位置する支持部；
    前記支持部から前記基板のエッジ部に向かって延長され，前記加圧面を有する加圧部；
    前記支持部から前記チャンバの側壁に向かって延長され，前記基板支持台が解除位置にある時，前記チャンバの側壁に設けられた固定突起の上面に置かれる水平支持部；及び
    前記支持部から前記下部に向かって延長され，前記基板支持台が解除位置にある時，前記チャンバの側壁に設けられた固定突起の側面と接する垂直支持部を備えることを特徴とする請求項１又は２記載の３次元構造のメモリ素子製造装置。
  5. 前記基板上に前記絶縁層を積層する時，ＳｉＣＯ(Silicon Carbon Oxide)を積層するために前記基板にエチル系のガス及びメチル系のガスから成る群より選択された１つ以上のガスと共に，ＳｉＨ4，Ｓｉ2Ｈ6，Ｓｉ3Ｈ8，Ｓｉ4Ｈ10を含む群から選択された１つ以上のガスを供給し，前記基板上に前記犠牲層を積層する時，窒化膜を積層するために前記基板にＳｉＨ4，Ｓｉ2Ｈ6，Ｓｉ3Ｈ8，Ｓｉ4Ｈ10，ＳｉＣｌ2Ｈ2を含む群から選択された１つ以上のガスとアンモニア系のガスを供給するシャワーヘッドを含むことを特徴とする請求項１又は２記載の３次元構造のメモリ素子製造装置。
  6. 前記基板上に前記絶縁層を積層する時，ＳｉＣＯ(Silicon Carbon Oxide)を積層するために前記基板にエチル系のガス及びメチル系のガスから成る群より選択された１つ以上のガスと共に，ＳｉＨ4，Ｓｉ2Ｈ6，Ｓｉ3Ｈ8，Ｓｉ4Ｈ10を含む群から選択された１つ以上のガスを供給し，前記基板上に前記犠牲層を積層する時，窒化膜を積層するために前記基板にＳｉＨ4，Ｓｉ2Ｈ6，Ｓｉ3Ｈ8，Ｓｉ4Ｈ10，ジクロロシラン（ＳｉＣｌ2Ｈ2）を含む群から選択された１つ以上のガスとアンモニア系のガス，そしてＢ2Ｈ6，ＰＨ3を含む群から選択された１つ以上のガスを供給するシャワーヘッドを含むことを特徴とする請求項１又は２記載の３次元構造のメモリ素子製造装置。
JP2014117902A 2010-10-14 2014-06-06 ３次元構造のメモリ素子を製造する装置 Active JP5836431B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2010-0100093 2010-10-14
KR1020100100093A KR101175148B1 (ko) 2010-10-14 2010-10-14 3차원 구조의 메모리 소자를 제조하는 방법 및 장치

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2013531512A Division JP5690406B2 (ja) 2010-10-14 2011-10-06 ３次元構造のメモリ素子を製造する方法

Publications (2)

Publication Number Publication Date
JP2014179656A true JP2014179656A (ja) 2014-09-25
JP5836431B2 JP5836431B2 (ja) 2015-12-24

Family

ID=45938775

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2013531512A Active JP5690406B2 (ja) 2010-10-14 2011-10-06 ３次元構造のメモリ素子を製造する方法
JP2014117902A Active JP5836431B2 (ja) 2010-10-14 2014-06-06 ３次元構造のメモリ素子を製造する装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2013531512A Active JP5690406B2 (ja) 2010-10-14 2011-10-06 ３次元構造のメモリ素子を製造する方法

Country Status (6)

Country Link
US (1) US9396954B2 (ja)
JP (2) JP5690406B2 (ja)
KR (1) KR101175148B1 (ja)
CN (2) CN104674192B (ja)
TW (2) TWI524508B (ja)
WO (1) WO2012050322A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018047595A1 (ja) * 2016-09-07 2018-03-15 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法及び半導体デバイスの製造方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101976393B1 (ko) * 2012-09-11 2019-05-09 주식회사 테스 에칭 방법
TWI550682B (zh) * 2014-12-31 2016-09-21 旺宏電子股份有限公司 記憶體元件及其製作方法
CN106586944B (zh) * 2016-11-28 2019-01-15 北京大学 一种二维通道结构及其制备方法
CN108538849B (zh) * 2018-01-24 2021-03-19 东芯半导体股份有限公司 一种三维堆叠的闪存结构及其制备方法
KR102536650B1 (ko) * 2018-03-16 2023-05-26 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
CN110289259B (zh) * 2019-06-27 2020-09-29 长江存储科技有限责任公司 3d存储器件及其制造方法
US11152388B2 (en) 2019-10-15 2021-10-19 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11335694B2 (en) 2019-12-03 2022-05-17 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11276701B2 (en) 2020-02-11 2022-03-15 Micron Technology, Inc. Memory arrays comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells
CN115669261A (zh) * 2020-06-28 2023-01-31 华为技术有限公司 三维存储器及三维存储器的制备方法
US11545430B2 (en) 2020-08-28 2023-01-03 Micron Technology, Inc. Integrated circuitry and method used in forming a memory array comprising strings of memory cells

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04268724A (ja) * 1990-12-05 1992-09-24 Applied Materials Inc 真空蒸着装置
JPH10150096A (ja) * 1996-07-30 1998-06-02 Applied Materials Inc ワークピースの縁部をシールドする装置
JP2008300643A (ja) * 2007-05-31 2008-12-11 Fujitsu Microelectronics Ltd 半導体装置の製造方法
JP2009117843A (ja) * 2007-11-08 2009-05-28 Samsung Electronics Co Ltd 垂直型半導体素子及びその製造方法
JP2010153795A (ja) * 2008-11-26 2010-07-08 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5304248A (en) * 1990-12-05 1994-04-19 Applied Materials, Inc. Passive shield for CVD wafer processing which provides frontside edge exclusion and prevents backside depositions
US5217567A (en) * 1992-02-27 1993-06-08 International Business Machines Corporation Selective etching process for boron nitride films
US6566278B1 (en) * 2000-08-24 2003-05-20 Applied Materials Inc. Method for densification of CVD carbon-doped silicon oxide films through UV irradiation
US6777764B2 (en) * 2002-09-10 2004-08-17 Macronix International Co., Ltd. ONO interpoly dielectric for flash memory cells and method for fabricating the same using a single wafer low temperature deposition process
JP2004319814A (ja) * 2003-04-17 2004-11-11 Renesas Technology Corp 半導体装置及びその製造方法
KR20040103648A (ko) * 2003-05-30 2004-12-09 삼성전자주식회사 반도체 기판지지 척 및 박막 증착 장치
KR100612557B1 (ko) * 2003-12-29 2006-08-11 에스티마이크로일렉트로닉스 엔.브이. 반도체 소자의 제조 방법
JP4664688B2 (ja) * 2005-01-14 2011-04-06 東芝メモリシステムズ株式会社 工業製品の製造方法
KR20080105525A (ko) * 2007-05-31 2008-12-04 주성엔지니어링(주) 실리콘을 포함한 박막 형성방법
US20110052810A1 (en) * 2008-02-19 2011-03-03 Tokyo Electron Limited Film forming method and storage medium
JP5416936B2 (ja) * 2008-09-02 2014-02-12 株式会社東芝 半導体装置およびその製造方法
KR20100059655A (ko) * 2008-11-25 2010-06-04 삼성전자주식회사 3차원 반도체 장치 및 그 동작 방법
US8148763B2 (en) 2008-11-25 2012-04-03 Samsung Electronics Co., Ltd. Three-dimensional semiconductor devices
US20100155818A1 (en) * 2008-12-24 2010-06-24 Heung-Jae Cho Vertical channel type nonvolatile memory device and method for fabricating the same
KR101200488B1 (ko) 2008-12-24 2012-11-12 에스케이하이닉스 주식회사 수직채널형 비휘발성 메모리 소자 및 그 제조 방법
KR101573697B1 (ko) * 2009-02-11 2015-12-02 삼성전자주식회사 수직 폴딩 구조의 비휘발성 메모리 소자 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04268724A (ja) * 1990-12-05 1992-09-24 Applied Materials Inc 真空蒸着装置
JPH10150096A (ja) * 1996-07-30 1998-06-02 Applied Materials Inc ワークピースの縁部をシールドする装置
JP2008300643A (ja) * 2007-05-31 2008-12-11 Fujitsu Microelectronics Ltd 半導体装置の製造方法
JP2009117843A (ja) * 2007-11-08 2009-05-28 Samsung Electronics Co Ltd 垂直型半導体素子及びその製造方法
JP2010153795A (ja) * 2008-11-26 2010-07-08 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018047595A1 (ja) * 2016-09-07 2018-03-15 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法及び半導体デバイスの製造方法
JP2018041829A (ja) * 2016-09-07 2018-03-15 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法及び半導体デバイスの製造方法
US10734220B2 (en) 2016-09-07 2020-08-04 Shin-Etsu Handotai Co., Ltd. Method for manufacturing silicon epitaxial wafer and method for manufacturing semiconductor device

Also Published As

Publication number Publication date
TW201432885A (zh) 2014-08-16
TWI570890B (zh) 2017-02-11
WO2012050322A2 (ko) 2012-04-19
WO2012050322A3 (ko) 2012-06-28
CN104674192A (zh) 2015-06-03
JP5690406B2 (ja) 2015-03-25
CN103155138B (zh) 2015-08-26
KR20120038578A (ko) 2012-04-24
US20130178066A1 (en) 2013-07-11
TWI524508B (zh) 2016-03-01
US9396954B2 (en) 2016-07-19
JP5836431B2 (ja) 2015-12-24
CN104674192B (zh) 2018-06-15
CN103155138A (zh) 2013-06-12
KR101175148B1 (ko) 2012-08-20
TW201232762A (en) 2012-08-01
JP2014500609A (ja) 2014-01-09

Similar Documents

Publication Publication Date Title
JP5705990B2 (ja) ３次元構造のメモリ素子を製造する方法
JP5836431B2 (ja) ３次元構造のメモリ素子を製造する装置
KR102417931B1 (ko) 기판 지지 장치 및 이를 포함하는 기판 처리 장치
US7622383B2 (en) Methods of forming conductive polysilicon thin films via atomic layer deposition and methods of manufacturing semiconductor devices including such polysilicon thin films
US8967082B2 (en) Plasma processing apparatus and gas supply device for plasma processing apparatus
US11515170B2 (en) 3D NAND etch
KR102072270B1 (ko) 오목부 내의 결정 성장 방법 및 처리 장치
US10006121B2 (en) Method and apparatus for manufacturing three-dimensional-structure memory device
US9797067B2 (en) Selective epitaxial growth method and film forming apparatus
CN112997272B (zh) 外延层和3d nand存储器的形成方法、退火设备
CN111883417B (zh) 一种三维存储器的制造方法
US20150175409A1 (en) Method for fabricating multi-trench structure
KR20200050662A (ko) 기판 처리 방법 및 기판 처리 장치
KR101281085B1 (ko) 3차원 구조의 메모리 소자를 제조하는 장치
US20220235462A1 (en) Film forming method and film forming apparatus
JP2008243938A (ja) 熱ｃｖｄ方法および熱ｃｖｄ装置
KR100940337B1 (ko) 반도체 소자의 제조 방법
JP2012243898A (ja) 半導体基板または半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140613

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150226

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150522

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150618

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151006

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151102

R150 Certificate of patent or registration of utility model

Ref document number: 5836431

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250