CN106586944B - 一种二维通道结构及其制备方法 - Google Patents

一种二维通道结构及其制备方法 Download PDF

Info

Publication number
CN106586944B
CN106586944B CN201611064839.7A CN201611064839A CN106586944B CN 106586944 B CN106586944 B CN 106586944B CN 201611064839 A CN201611064839 A CN 201611064839A CN 106586944 B CN106586944 B CN 106586944B
Authority
CN
China
Prior art keywords
dimensional channel
layer
sacrificial layer
bracket
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611064839.7A
Other languages
English (en)
Other versions
CN106586944A (zh
Inventor
袁竹君
王新强
王平
盛博文
李沫
张健
沈波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN201611064839.7A priority Critical patent/CN106586944B/zh
Publication of CN106586944A publication Critical patent/CN106586944A/zh
Application granted granted Critical
Publication of CN106586944B publication Critical patent/CN106586944B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)

Abstract

本发明公开了一种二维通道结构及其制备方法。本发明采用支架支撑隔离层,获得多种二维通道结构,适用材料范围广;各层的间距精确可控,二维通道结构设计约束少,适用众多图案;适合工业化生产,图案精度高且适用于多种工业化生产方法,制作方法简单,成本低,用途广泛;工艺约束小,适合多种工艺;可以在隔离层上设计电路,通过外接电源或电信号或光源,或通过调制不同入口压强,控制离子或分子走向,达到能量转换或药物合成等目的;图案配合适当的探测手段(如拉曼光谱,荧光谱等)能有效实现单分子探测或其他生物探测及化学探测,可配合的系统广泛。

Description

一种二维通道结构及其制备方法
技术领域
本发明涉及半导体制备技术,尤其涉及一种二维通道结构及其制备方法。
背景技术
二维材料如石墨烯、过渡金属硫族化物(如MoS2等)和III-V族量子阱结构都对其内电子形成有效的束缚从而有多种应用。而类比于空心的二维结构,则可以对离子、电解质、有机分子等形成很好的限制并可有效控制其输运。同时空心的二维层状结构有很大的表面积,可用于做气体吸附、颗粒吸附、化学合成、电池、电容等多种应用。现今绝大多数二维层状结构是用二维层状材料做隔离层制备而成,采用的是剥离-重构的方法。由此种方法制备出的二维通道结构可以形成连续且强韧的块材形式,有很大的空实心比(二维通道比隔离层的体积比),在流体实验中显示出非常好的电解液、离子控制性质,部分材料在较高温度下保持性质和结构不变。在制备过程中,加入化学表面活性剂或使用其他化学表面修饰过程可以使二维通道表面性质改变,或加入纳米管撑起层状结构,可一定程度上控制二维通道的层内间距,可改变对不同离子或电解液在二维通道内的移动能力。另有报道通过压印-刻蚀的方法制备有机单层二维通道,其单层厚度在200nm至10nm之间,也可以通过表面处理改变离子传输性质。
由于材料和制备工艺限制,剥离-重构法只适用于天然的层状材料,层间的间距也很难精细调控,即使用了化学表面修饰的方法。用毛细管-紧压的方法虽能有效控制二维通道平均间距,但涨落偏差较大,不能精确研究单二维通道内不同层内间距对离子输运、电解液、气体输运等的影响,且也只能用天然层状材料。同时天然层状材料很难用掺杂等方法精细控制表面电荷密度,现有方法的表面电荷密度控制都是通过后续表面加工才得以完成,且较难实现正表面电荷。扩展材料的范围,精确控制二维通道的层内间距,多种控制表面电荷的方法,实现正电荷表面密度等需求有重大价值。
发明内容
针对以上现有技术存在的问题和改良的需求,本发明提出了一种二维通道结构及其制备方法,可完成上述需求,并可以大规模工业化制备,精确控制结构、形貌,方便加工,适用多种材料且可制成器件,可依材料有不同工作温度区间。
本发明的一个目的在于提供一种二维通道结构。
本发明的二维通道结构为单层结构或多层结构。
二维通道结构为多层结构,本发明的二维通道结构包括:衬底、支架、隔离层和二维通道;其中,在衬底上生长隔离层和牺牲层,在衬底上形成多层结构,多层结构为隔离层和牺牲层的组合,但两层牺牲层不能相邻;根据设计好的二维通道的图形,在多层结构上刻蚀或腐蚀掉二维通道的图形的边缘,多层结构中保留下来的部分形成二维通道模板,二维通道的侧边缘落在二维通道模板的侧边缘,二维通道模板的边缘的部分或全部构成支架槽;在支架槽内形成支架,在去除牺牲层后支架能够支撑各层隔离层并且能够控制各隔离层之间的间距,如果多层结构的最上一层为牺牲层,则生长一层保护层覆盖最上层的牺牲层,保护层的材料与支架相同或不同;刻蚀或腐蚀支架或二维通道模板的部分区域,形成通口,通口使得牺牲层中要去除部分存在暴露在外的表面;除去牺牲层中需要被去除部分,形成二维通道,二维通道的边缘区域由支架连接,从而形成支撑。
二维通道结构为单层结构,本发明的二维通道结构包括:衬底、支架、保护层和二维通道;其中,在衬底上生长牺牲层;根据设计好的二维通道的图形,在牺牲层上刻蚀或腐蚀掉二维通道的图形的边缘,牺牲层中保留下来的部分形成二维通道模板,部分或全部二维通道模板的边缘构成支架槽;在支架槽内形成支架,在牺牲层上生长一层保护层覆盖牺牲层,保护层的材料与支架相同或不同;在去除牺牲层后支架能够支撑保护层并且能够控制保护层与衬底之间的距离;刻蚀或腐蚀支架或二维通道模板的部分区域,形成通口,通口使得牺牲层中要去除部分存在暴露在外的表面;除去牺牲层中需要被去除部分,形成二维通道,二维通道的边缘区域由支架连接,从而形成支撑。
进一步,去除支架槽边缘的牺牲层,将支架槽形成分支深入之牺牲层内,从而形成支型结构的支架,使得支架更加稳固地支撑隔离层及后面形成的二维通道。
牺牲层中保留的部分,用作支撑或隔离的作用。
支架、隔离层和牺牲层依材料具有伸缩、延展或弯曲形变能力。
连接各层隔离层的支架在形状、位置上相同或不同,支架连续或不连续。
多层的二维通道结构中,各层的二维通道结构、隔离层结构和支架依需求相同或不同。
支架具有功能性用途,压电伸缩、电信号导通、电导通、电线或光线限制等。
进一步,二维通道的图形采用相互连接形成大区域图形,不同层的二维通道具有相同或不同的垂直层面方向的通道连接。
隔离层由相同或不同种物质组成,有不同区域(层内水平方向和层间竖直方向)掺杂、化学修饰等,在隔离层上形成电池等能量转换器件,在隔离层上有功能图案,如绘制微纳电路等,不同隔离层不一定相同,丰富其应用范围。
进一步,二维通道具有水平方向或竖直方向的周期性,隔离层具有水平方向和竖直方向的周期性。周期性为单周期、多周期或准周期。
本发明采用清除牺牲层的方式形成空间上的单层或多层的二维通道结构,以及能支撑不同隔离层的支架,达到精确保持隔离层间的间距,并提供支撑的目的。
牺牲层和隔离层的材料的选择,III-V族二元或多元半导体合金形成的化合物的分解温度不同,且最高分解温度和最低分解温度相差很大,同时在高温和真空条件下,分解温度低于环境温度的产物会逐渐变成气体飞离,而分解温度高于环境温度的产物则基本保持不变,这样牺牲层就采用低分解温度材料层,隔离层就采用高分解温度材料层。同样对于不同的金属、有机物、绝缘体和陶瓷,由于化学性质和物理性质不同,通过刻蚀或腐蚀或高温分解也可以形成空间上牺牲-隔离区域,不同种材料依需求进行混合搭配。或者,牺牲层采用在化学环境中被腐蚀掉的材料,而隔离层采用不被腐蚀掉的材料。多种生长工艺能有效、精确的控制材料的结构。
本发明的另一个目的在于提供一种二维通道结构的制备方法。
本发明的二维通道结构的制备方法,多层结构的制备方法包括以下步骤:
1)提供衬底,并对衬底进行预处理;
2)设计二维通道的图形,并确定需要的隔离层和牺牲层的层数以及采用的材料;
3)在衬底上生长或铺上隔离层和牺牲层,在衬底上形成多层结构,多层结构为隔离层和牺牲层的组合,但两层牺牲层不能相邻;
4)根据设计好的二维通道的图形,刻蚀或腐蚀多层结构至衬底,在多层结构上刻蚀或腐蚀掉二维通道的图形的边缘,多层结构中保留下来的部分形成二维通道模板,二维通道的侧边缘落在二维通道模板的侧边缘,二维通道模板的边缘的部分或全部构成支架槽;
5)通过生长或注入的方式,在支架槽形成支架,在去除牺牲层后支架能够支撑各层隔离层并且能够控制各隔离层之间的间距,并且根据二维通道的图形,支架要至少覆盖牺牲层中需要保留部分的侧面,如果步骤3)中制备的多层结构的最上一层为牺牲层,则生长或注入一层保护层覆盖最上层的牺牲层,保护层的材料与支架相同或不同;
6)根据设计的二维通道的图形,刻蚀或腐蚀支架或二维通道模板的部分区域,暴露出牺牲层中需要去除部分的侧壁,形成通口;
7)用高温分解或者化学腐蚀的方法,从通口处向内分解掉或腐蚀掉牺牲层中需要去除部分,准确除去需要被去除的牺牲层,牺牲层中被除去的部分形成二维通道,二维通道的边缘由支架和牺牲层保留下来的部分支撑,二维通道、支架、隔离层或/和衬底形成二维通道结构;
8)采用化学或物理方法处理和清洗二维通道结构,修饰各个二维通道的接触面。
进一步,重复步骤1)~8),分别形成多个二维通道结构,依次将得到的二维通道结构叠加,形成多层次的二维通道结构。
多种已制成的相同或不同的二维通道结构叠加,形成新的二维通道结构。叠加的方式采用物理压紧或化学粘合。若为周期化的图案,拆成小块后拼装在一起作为新器件,依实际需求决定。
其中,在步骤1)中,对衬底的预处理包括:对衬底进行高温烘烤,保持一段时间;继续生长一层衬底物质,从而使得衬底的表面洁净;化学处理,清理表面;对衬底已有图案进行处理;重新掩膜;机械抛光。
进一步,衬底上包括图案、纳米线、凹槽、凸起和电路中的一种或多种,从而形成功能器件。
在步骤3)中,如果与衬底相连接的一层为牺牲层,并且在步骤7)中此牺牲层被清除,并且步骤4)支架槽没有伸入至衬底内,则二维通道结构能够与衬底分离。隔离层的材料采用不会被高温分解或化学腐蚀掉的材料。
进一步,在步骤3)中,在隔离层上通过调控隔离层的物质组成,或/并在隔离层上制备功能图案,功能图案包括不同区域掺杂、化学修饰、顶层上绘制微纳电路和绘制表面图案中的一种或多种,以实现附加功能,如探测、辅助探测、能量转换、离子或分子调控、水净化和生化反应调控等,丰富其应用范围。
在步骤4)中,刻蚀或腐蚀掉二维通道的图形的边缘保留下二维通道模板,根据需要,除去的区域为二维通道模板的边缘,或只保留二维通道模板而除去二维通道模板以外的全部区域,或保留二维通道模板以外的部分区域。根据支架的形状形成支架槽。
进一步,在步骤4)后,进一步清除支架槽边缘的部分牺牲层,使支架槽形成分支深入至牺牲层内,从而形成支型结构的支架,使得支架更加稳固地支撑隔离层及后面形成的二维通道。
在步骤5)中,生长或注入支架的方法具有多样性,采用分子束外延MBE、多种化学气相沉积CVD、物理气相沉积和液体直接注入固化等方法中的一种或多种,如MBE和CVD搭配,每种方法能用多次。使用方法由支架材料决定。支架的材料采用不会被高温分解或化学腐蚀掉的材料。
在步骤8)中,化学或物理方法包括采用高温退火、化学腐蚀、超声、电化学腐蚀、表面化学修饰和钝化等方法中的一种或多种的组合,依实际需求决定。
在步骤8)中进一步包括:在最上层的隔离层或保护层制备功能图案,功能图案包括不同区域掺杂、化学修饰、顶层上绘制微纳电路和绘制表面图案中的一种或多种,以实现附加功能,如探测、辅助探测、能量转换、离子或分子调控、水净化和生化反应调控等,丰富其应用范围。
本发明的二维通道结构的制备方法,单层结构的制备方法包括以下步骤:
1)提供衬底,并对衬底进行预处理;
2)设计二维通道的图形,以及牺牲层的厚度和采用的材料;
3)在衬底上生长或铺上牺牲层;
4)根据设计好的二维通道的图形,刻蚀或腐蚀牺牲层,牺牲层中保留下来的部分形成二维通道模板,二维通道的侧边缘落在二维通道模板的侧边缘,二维通道模板的边缘的部分或全部构成支架槽;
5)通过生长或注入的方式,在支架槽内形成支架,在牺牲层上生长一层保护层覆盖牺牲层,保护层的材料与支架相同或不同;在去除牺牲层后支架能够支撑保护层并且能够控制保护层与衬底之间的距离;
6)根据设计的二维通道的图形,刻蚀或腐蚀支架或二维通道模板的部分区域,暴露出牺牲层中需要去除部分的侧壁,形成通口;
7)用高温分解或者化学腐蚀的方法,从通口处向内分解掉或腐蚀掉牺牲层中需要去除部分,准确除去需要被去除的牺牲层,牺牲层中被除去的部分形成二维通道,二维通道的边缘由支架和牺牲层保留下来的部分支撑,二维通道、支架和衬底形成二维通道结构;
8)采用化学或物理方法处理和清洗二维通道结构,修饰各个二维通道的接触面。
本发明的优点:
(1)快速获得多种二维通道结构,适用材料范围广;
(2)各层的间距精确可控,二维通道结构设计约束少,适用众多图案;
(3)适合工业化生产,图案精度高且适用于多种工业化生产方法,制作方法简单,成本低,用途广泛;
(4)工艺约束小,适合多种工艺;
(5)可以在隔离层上设计电路,可通过外接电源或/和电信号或/和光源,或/和通过调制不同入口压强,控制离子或分子走向,达到能量转换或药物合成等目的;
(6)图案配合适当的探测手段(如拉曼光谱,荧光谱等)能有效实现单分子探测或其他生物探测及化学探测,可配合的系统广泛。
附图说明
图1至图5为根据本发明的二维通道结构的制备方法的实施例一的流程图,其中,(a)为剖视图,(b)为俯视图;
图6至图8为根据本发明的二维通道结构的制备方法的实施例二的流程图。
具体实施方式
下面结合附图,通过实施例对本发明做进一步说明。
实施例一
本实施例中,制备双层的矩形的二维通道结构,单层的二维通道的层面结构均为800nm*600nm的长矩形,厚度为10nm,开口两端尺寸为800nm*10nm。以Al2O3为衬底,采用MBE方法生长隔离层AlN和牺牲层GaN,生长过程在超高真空生长室中进行,高纯(7N)金属源通过K-Cell源炉产生,氮源采用射频等离子体氮源,生长过程用反射高能电子衍射仪RHEED原位监测,用化学气相沉积CVD制备SiO2的支架,刻蚀用光刻。
本实施例的二维通道结构的制备方法,包括以下步骤:
1)提供Al2O3作为衬底1,并对衬底进行预处理,使得表面洁净。
2)设计二维通道的图形,二维通道结构为双层,并确定隔离层采用AlN和牺牲层采用GaN,三层隔离层与两层牺牲层相间。
3)在衬底上依次生长30nm的隔离层3、10nm的牺牲层2、30nm的隔离层3、10nm的牺牲层2和30nm的隔离层3,得到多层结构如图1所示。
4)根据步骤2)中设计好的二维通道的图形,光刻多层结构至衬底,光刻掉二维通道的图形的边缘,形成间距为600nm、内宽100nm的两条平行沟槽作为支架槽,多层结构中保留下来的部分形成二维通道模板,如图2所示。
5)化学气相沉积CVD在支架槽中生长SiO2形成支架4,洗去光刻胶,如图3所示。
6)根据设计的二维通道的图形,光刻二维通道模板,刻蚀出间距为800nm内宽100nm的凹槽,在牺牲层的表面形成通口,刻蚀至Al2O3的衬底的上表面,洗去光刻胶,如图4所示。
7)在高真空退火炉内,高温分解GaN的牺牲层,保留隔离层和支架,如图5所示。
8)用稀盐酸清洗样品,再放置到高纯氮气炉内高温蒸干。
上述方法制备的双二维通道结构有高质量的二维通道,缺陷少,二维通道面平整,粘滞力较小,结构牢固,不易变形,间距控制准确。中间步骤加入其他工艺可很快变成高质量器件,应用广泛。
实施例二
本实施例中,制备双层二维通道结构,每一层的通道的形状为三叉口形,二维通道的层面结构为图6所示。生长步骤与实施例一基本相同,不同在于:步骤4)只保留图案,其余部分均刻蚀掉,此步骤后二维通道模板如图7所示;步骤6)中刻通口只刻图8中的凹槽31,刻蚀至Al2O3层,此步骤后二维通道模板如图8所示。
上述方法制备的双层三岔口二维通道结构,除了有实施例一的优点外,最大特点是可以从两个入口注入流体,从第三个通道出口流出。此种设计可用于实现生物制药合成,两个通道为原材料入口,第三个通道为产出口。同理可知,可以制备出四岔口,五岔口,多岔口等,即制备多层多岔口二维通道结构,实现多样化生物反应或化学反应。此外,此种图形可以周期性制备,多种组合排布,类似电路图,从而形成合成通道图案。如果在隔离层上通过工艺加入电路图,最后得出电路可控的生物制药芯片。由于二维通道的厚度很薄,配合探测系统可以进行生物探测,可降低干扰和噪声使探测灵敏度提高。
以上给出了两个多层二维通道结构的实施例,本发明的选材和制备方法不限于同类材料,图层结构可依需求设计,适用于芯片工艺、CMOS工艺等,与多种加工工艺匹配度高,用途十分广泛,能解决众多科研、工业难题和需求。本方法高效、稳定且成本低廉。
最后需要注意的是,公布实施方式的目的在于帮助进一步理解本发明,但是本领域的技术人员可以理解:在不脱离本发明及所附的权利要求的精神和范围内,各种替换和修改都是可能的。因此,本发明不应局限于实施例所公开的内容,本发明要求保护的范围以权利要求书界定的范围为准。

Claims (13)

1.一种二维通道结构,其特征在于,所述二维通道结构包括:衬底、支架、隔离层和二维通道;其中,在衬底上生长隔离层和牺牲层,在衬底上形成多层结构,所述多层结构为隔离层和牺牲层的组合,但两层牺牲层不能相邻;根据设计好的二维通道的图形,在多层结构上刻蚀或腐蚀掉二维通道的图形的边缘,所述多层结构中保留下来的部分形成二维通道模板,所述二维通道的侧边缘落在二维通道模板的侧边缘,二维通道模板的边缘的部分或全部构成支架槽;在支架槽内形成支架,在去除牺牲层后支架能够支撑各层隔离层并且能够控制各隔离层之间的间距,如果多层结构的最上一层为牺牲层,则生长一层保护层覆盖最上层的牺牲层,保护层的材料与支架相同或不同;刻蚀或腐蚀支架或二维通道模板的部分区域,形成通口,通口使得牺牲层中要去除部分存在暴露在外的表面;除去牺牲层中需要被去除部分,形成二维通道,二维通道的边缘区域由支架连接,从而形成支撑;二维通道除通道连接处外,两侧闭合,不存在半开放结构;二维通道不填实,能实现流体定向输运。
2.如权利要求1所述的二维通道结构,其特征在于,进一步,所述隔离层上具有不同区域组分变化或掺杂或化学修饰,或者具有能量转换器件,或者绘制功能图案,实现附加功能。
3.如权利要求1所述的二维通道结构,其特征在于,进一步,所述二维通道具有水平方向或竖直方向的周期性,隔离层具有水平方向和竖直方向的周期性;周期性为单周期或多周期。
4.如权利要求1所述的二维通道结构,其特征在于,牺牲层的材料采用分解温度低于隔离层的分解温度,或牺牲层采用在化学环境中被腐蚀掉的材料,而隔离层采用不被腐蚀掉的材料。
5.如权利要求1所述的二维通道结构,其特征在于,形成支架槽时,进一步去除支架槽边缘的部分牺牲层,将支架槽形成分支深入之牺牲层内,从而形成支型结构的支架,使得支架更加稳固地支撑隔离层及后面形成的二维通道。
6.一种二维通道结构,其特征在于,所述二维通道结构包括:衬底、支架、保护层和二维通道;其中,在衬底上生长牺牲层;根据设计好的二维通道的图形,在牺牲层上刻蚀或腐蚀掉二维通道的图形的边缘,所述牺牲层中保留下来的部分形成二维通道模板,部分或全部二维通道模板的边缘构成支架槽;在支架槽内形成支架,在牺牲层上生长一层保护层覆盖牺牲层,所述保护层的材料与支架相同或不同;在去除牺牲层后支架能够支撑保护层并且能够控制保护层与衬底之间的距离;刻蚀或腐蚀支架或二维通道模板的部分区域,形成通口,通口使得牺牲层中要去除部分存在暴露在外的表面;除去牺牲层中需要被去除部分,形成二维通道,二维通道的边缘区域由支架连接,从而形成支撑;二维通道除通道连接处外,两侧闭合,不存在半开放结构;二维通道不填实,能实现流体定向输运。
7.一种二维通道结构的制备方法,其特征在于,所述制备方法包括以下步骤:
1)提供衬底,并对衬底进行预处理;
2)设计二维通道的图形,并确定需要的隔离层和牺牲层的层数以及采用的材料;
3)在衬底上生长或铺上隔离层和牺牲层,在衬底上形成多层结构,多层结构为隔离层和牺牲层的组合,但两层牺牲层不能相邻;
4)根据设计好的二维通道的图形,刻蚀或腐蚀多层结构至衬底,在多层结构上刻蚀或腐蚀掉二维通道的图形的边缘,多层结构中保留下来的部分形成二维通道模板,二维通道的侧边缘落在二维通道模板的侧边缘,二维通道模板的边缘的部分或全部构成支架槽;
5)通过生长或注入的方式,在支架槽形成支架,在去除牺牲层后支架能够支撑各层隔离层并且能够控制各隔离层之间的间距,并且根据二维通道的图形,支架要至少覆盖牺牲层中需要保留部分的侧面,如果步骤3)中制备的多层结构的最上一层为牺牲层,则生长或注入一层保护层覆盖最上层的牺牲层,保护层的材料与支架相同或不同;
6)根据设计的二维通道的图形,刻蚀或腐蚀支架或二维通道模板的部分区域,暴露出牺牲层中需要去除部分的侧壁,形成通口;
7)用高温分解或者化学腐蚀的方法,从通口处向内分解掉或腐蚀掉牺牲层中需要去除部分,准确除去需要被去除的牺牲层,牺牲层中被除去的部分形成二维通道,二维通道的边缘由支架和牺牲层保留下来的部分支撑,二维通道、支架、隔离层或/和衬底形成二维通道结构;二维通道除通道连接处外,两侧闭合,不存在半开放结构;二维通道不填实,能实现流体定向输运;
8)采用化学或物理方法处理和清洗二维通道结构,修饰各个二维通道的接触面。
8.如权利要求7所述的制备方法,其特征在于,在步骤1)中,衬底上进一步包括图案、纳米线、凹槽、凸起和电路中的一种或多种,从而形成功能器件。
9.如权利要求7所述的制备方法,其特征在于,进一步,重复步骤1)~8),分别形成多个二维通道结构,依次将得到的二维通道结构叠加,形成多层次的二维通道结构。
10.如权利要求7所述的制备方法,其特征在于,在步骤3)中,进一步,在隔离层上通过调控隔离层的物质组成,或/并在隔离层上制备功能图案,以实现附加功能;功能图案包括不同区域掺杂、化学修饰、顶层上绘制微纳电路和绘制表面图案中的一种或多种。
11.如权利要求7所述的制备方法,其特征在于,在步骤4)后,进一步清除支架槽边缘的部分牺牲层,使支架槽形成分支深入至牺牲层内,从而形成支型结构的支架,使得支架更加稳固地支撑隔离层及后面形成的二维通道。
12.如权利要求7所述的制备方法,其特征在于,在步骤8)中进一步包括:在最上层的隔离层或保护层制备功能图案,以实现附加功能;功能图案包括不同区域掺杂、化学修饰、顶层上绘制微纳电路和绘制表面图案中的一种或多种。
13.一种二维通道结构的制备方法,其特征在于,所述制备方法包括以下步骤:
1)提供衬底,并对衬底进行预处理;
2)设计二维通道的图形,以及牺牲层的厚度和采用的材料;
3)在衬底上生长或铺上牺牲层;
4)根据设计好的二维通道的图形,刻蚀或腐蚀牺牲层,牺牲层中保留下来的部分形成二维通道模板,二维通道的侧边缘落在二维通道模板的侧边缘,二维通道模板的边缘的部分或全部构成支架槽;
5)通过生长或注入的方式,在支架槽内形成支架,在牺牲层上生长或铺上一层保护层覆盖牺牲层,保护层的材料与支架相同或不同;在去除牺牲层后支架能够支撑保护层并且能够控制保护层与衬底之间的距离;
6)根据设计的二维通道的图形,刻蚀或腐蚀支架或二维通道模板的部分区域,暴露出牺牲层中需要去除部分的侧壁,形成通口;
7)用高温分解或者化学腐蚀的方法,从通口处向内分解掉或腐蚀掉牺牲层中需要去除部分,准确除去需要被去除的牺牲层,牺牲层中被除去的部分形成二维通道,二维通道的边缘由支架和牺牲层保留下来的部分支撑,二维通道、支架和衬底形成二维通道结构;二维通道除通道连接处外,两侧闭合,不存在半开放结构;二维通道不填实,能实现流体定向输运;
8)采用化学或物理方法处理和清洗二维通道结构,修饰各个二维通道的接触面。
CN201611064839.7A 2016-11-28 2016-11-28 一种二维通道结构及其制备方法 Active CN106586944B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611064839.7A CN106586944B (zh) 2016-11-28 2016-11-28 一种二维通道结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611064839.7A CN106586944B (zh) 2016-11-28 2016-11-28 一种二维通道结构及其制备方法

Publications (2)

Publication Number Publication Date
CN106586944A CN106586944A (zh) 2017-04-26
CN106586944B true CN106586944B (zh) 2019-01-15

Family

ID=58595108

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611064839.7A Active CN106586944B (zh) 2016-11-28 2016-11-28 一种二维通道结构及其制备方法

Country Status (1)

Country Link
CN (1) CN106586944B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103155138A (zh) * 2010-10-14 2013-06-12 株式会社Eugene科技 制造三维结构存储元件的方法及装置
US20150099337A1 (en) * 2012-04-05 2015-04-09 SK Hynix Inc. Nonvolatile memory device and method for fabricating the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110120536A (ko) * 2010-04-29 2011-11-04 주식회사 하이닉스반도체 비휘발성 메모리 장치 제조 방법
KR20140020145A (ko) * 2012-08-08 2014-02-18 에스케이하이닉스 주식회사 불휘발성 메모리 소자의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103155138A (zh) * 2010-10-14 2013-06-12 株式会社Eugene科技 制造三维结构存储元件的方法及装置
US20150099337A1 (en) * 2012-04-05 2015-04-09 SK Hynix Inc. Nonvolatile memory device and method for fabricating the same

Also Published As

Publication number Publication date
CN106586944A (zh) 2017-04-26

Similar Documents

Publication Publication Date Title
Singh Synthesis and growth of ZnO nanowires
CN102557017B (zh) 石墨烯结构及其制造方法
Cossuet et al. Polarity-dependent growth rates of selective area grown ZnO nanorods by chemical bath deposition
Hong et al. Controlled van der Waals heteroepitaxy of InAs nanowires on carbon honeycomb lattices
Ekthammathat et al. Characterization and antibacterial activity of nanostructured ZnO thin films synthesized through a hydrothermal method
Wang et al. A patterned ZnO nanorod array/gas sensor fabricated by mechanoelectrospinning-assisted selective growth
Hu et al. Modulating the phase transition between metallic and semiconducting single-layer MoS 2 and WS 2 through size effects
CN104766910B (zh) 一种GaN纳米线及其制备方法
CN103199004A (zh) 一种iii族氮化物纳米结构的制作方法
CN101807518A (zh) 基于阳极氧化铝的GaN基图形衬底模板的制作方法
CN106384763B (zh) 非极性InGaN/GaN多量子阱纳米柱及其制法
CN102290435A (zh) 一种大面积完美量子点及其阵列制造方法
CN106586944B (zh) 一种二维通道结构及其制备方法
Wang et al. Surface engineering of synthetic nanopores by atomic layer deposition and their applications
CN106298450B (zh) 一种纳米级图形化蓝宝石衬底及其制备方法和应用
Makarona et al. Controllable fabrication of bioinspired three-dimensional ZnO/Si nanoarchitectures
CN106220237A (zh) 一种单层有序二氧化硅纳米球阵列的制备方法
CN108394857A (zh) 一种核壳GaN纳米线阵列的制备方法
Nayak et al. Edge enhanced growth induced shape transition in the formation of GaN nanowall network
Ranjith et al. Control of interconnected ZnO nanowires to vertically aligned ZnO nanorod arrays by tailoring the underlying spray deposited ZnO seed layer
CN206116446U (zh) 生长在铝酸锶钽镧衬底上的GaN纳米柱
Chereau et al. Importance of As and Ga Balance in Achieving Long GaAs Nanowires by Selective Area Epitaxy
Zhao et al. Controlled growth of aligned GaN nanostructures: from nanowires and needles to micro-rods on a single substrate
CN108550521A (zh) 一种自组装纳米级金属岛状掩膜的制备方法
Ottone et al. ZnO nanowires: Synthesis approaches and electrical properties

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant