CN108550521A - 一种自组装纳米级金属岛状掩膜的制备方法 - Google Patents
一种自组装纳米级金属岛状掩膜的制备方法 Download PDFInfo
- Publication number
- CN108550521A CN108550521A CN201810316910.9A CN201810316910A CN108550521A CN 108550521 A CN108550521 A CN 108550521A CN 201810316910 A CN201810316910 A CN 201810316910A CN 108550521 A CN108550521 A CN 108550521A
- Authority
- CN
- China
- Prior art keywords
- self
- preparation
- film layer
- nanometer grade
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 22
- 239000002184 metal Substances 0.000 claims abstract description 51
- 229910052751 metal Inorganic materials 0.000 claims abstract description 51
- 238000000034 method Methods 0.000 claims abstract description 12
- 238000009826 distribution Methods 0.000 claims abstract description 6
- 238000010438 heat treatment Methods 0.000 claims abstract description 6
- 239000004065 semiconductor Substances 0.000 claims description 9
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims description 8
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 8
- 238000012876 topography Methods 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052737 gold Inorganic materials 0.000 claims description 5
- 229910052681 coesite Inorganic materials 0.000 claims description 4
- 229910052906 cristobalite Inorganic materials 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 239000012528 membrane Substances 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 229910052682 stishovite Inorganic materials 0.000 claims description 4
- 229910052905 tridymite Inorganic materials 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 3
- 229910002601 GaN Inorganic materials 0.000 claims description 2
- 229910005540 GaP Inorganic materials 0.000 claims description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 2
- 229910004205 SiNX Inorganic materials 0.000 claims description 2
- 239000000956 alloy Substances 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 2
- 239000012298 atmosphere Substances 0.000 claims description 2
- 238000005229 chemical vapour deposition Methods 0.000 claims description 2
- 229910052593 corundum Inorganic materials 0.000 claims description 2
- 238000005566 electron beam evaporation Methods 0.000 claims description 2
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 2
- 239000002086 nanomaterial Substances 0.000 claims description 2
- 229910052759 nickel Inorganic materials 0.000 claims description 2
- 230000008569 process Effects 0.000 claims description 2
- 229910052709 silver Inorganic materials 0.000 claims description 2
- 238000002207 thermal evaporation Methods 0.000 claims description 2
- 238000007669 thermal treatment Methods 0.000 claims description 2
- 229910001845 yogo sapphire Inorganic materials 0.000 claims description 2
- 238000005516 engineering process Methods 0.000 abstract description 4
- 239000010408 film Substances 0.000 description 36
- 230000000694 effects Effects 0.000 description 12
- 238000005530 etching Methods 0.000 description 7
- 238000010894 electron beam technology Methods 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 239000012299 nitrogen atmosphere Substances 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 239000002061 nanopillar Substances 0.000 description 2
- 230000002269 spontaneous effect Effects 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000011031 large-scale manufacturing process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000001338 self-assembly Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Inorganic Chemistry (AREA)
- Nanotechnology (AREA)
- Crystallography & Structural Chemistry (AREA)
- Led Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明提供一种自组装纳米级金属岛状掩膜的制备方法。一种自组装纳米级金属岛状掩膜的制备方法，其中，包括如下步骤：S1.在待加工样品表面覆盖一层预铺膜层，预铺膜层的厚度为5~200nm；S2.在预铺膜层上制作一层金属薄层，金属薄层的厚度为3~20nm；S3.快速高温热处理使金属薄层转化为纳米级的金属岛状分布，成为掩膜。本发明的方法可以有效地控制金属纳米岛的大小与间隔，降低工艺难度要求，提高产品的一致性。
Description
技术领域
本发明涉及半导体技术领域，更具体地，涉及一种自组装纳米级金属岛状掩膜的制备方法。
背景技术
纳米柱阵列LED器件是指发光体为纳米级别的柱体阵列组成的LED器件。由于发光体纳米级别的效应，纳米柱阵列LED器件有更高的内量子效率，更高的光萃取率和更高的调制带宽,这使得纳米柱阵列LED器件对比传统的LED器件有明显的优势。
纳米柱GaN发光体的制备，主要可以分为直接生长和刻蚀成型两种方向。其中刻蚀成型方法需要制作纳米阵列图形的掩膜，用于GaN纳米柱刻蚀。制作纳米阵列图形的掩膜的常用方法，有电子束曝光、自组装纳米岛、纳米压印、激光全息相干曝光等方法。其中自组装纳米岛掩膜是当中成本最低的方法。其工作原理是，覆盖在样品表面的金属薄层在高温退火处理后，自发团聚收缩成相互间隔的纳米级的金属小岛，可以作为掩膜使用。但是由于退火自发成型的金属纳米岛的间隔和大小的随机性很强，要得到效果较好的阵列掩膜，其工艺要求十分高，不适合大规模生产。
发明内容
本发明的目的是提供一种自组装纳米级金属岛状掩膜的制备方法，本发明的方法可以有效地控制金属纳米岛的大小与间隔，降低工艺难度要求，提高产品的一致性。
为解决上述技术问题，本发明采用的技术方案是：一种自组装纳米级金属岛状掩膜的制备方法，其中，包括如下步骤：
S1. 在待加工样品表面覆盖一层预铺膜层，预铺膜层的厚度为5~200nm；
S2. 在预铺膜层上制作一层金属薄层，金属薄层的厚度为3~20nm；
S3. 快速高温热处理使金属薄层转化为纳米级的金属岛状分布，成为掩膜。
由于受到预铺膜层的表面形貌，晶格排列，以及分子力的影响，经快速高温热处理后的纳米级的金属岛尺寸与间隔会因此而不同。可以通过控制预铺膜层的材料、生长环境，改变预铺膜层的形貌特征，从而改变纳米级金属岛状掩膜的效果。
进一步的，所述步骤S1中，预铺膜层为SiO2、SiNx、ITO或ZnO的透明薄膜。
进一步的，所述步骤S1中，待加工样品为Si、GaN、GaAs、GaP或Al2O3半导体材料。
进一步的，所述步骤S2中，金属薄层由Ni、Ag、Al和Au的单金属材料或合金材料制成。
进一步的，所述步骤S1中，预铺膜层的制作方法采用的是金属化学气相沉积（MOCVD）或 等离子体增强化学气相沉积（PECVD），且预铺膜层在高温环境下其表面形貌不会受到破坏。
进一步的，采用金属化学气相沉积（MOCVD）制作的预铺膜层为多晶薄膜，表面形貌成多晶纳米结构形貌。
进一步的，采用等离子体增强化学气相沉积（PECVD）制作的预铺膜层为非晶薄膜，表面形貌平坦。
进一步的，所述步骤S2中，金属薄层的制作方法采用的是电子束蒸发、热蒸发或者磁控溅射。
进一步的，所述步骤S3中，快速高温热处理的工艺条件是：温度600~1000℃，时间0.5~5min，气氛：氮气或氩气等惰性气体。
本发明中，使用PECVD的方法沉积10~200nm的SiO2薄膜作为预铺膜层时，由于SiO2的非晶结构，可制作出尺寸300~700纳米的纳米级金属岛。使用MOCVD的方法沉积10~200nm的ITO薄膜作为预铺膜层时，控制ITO多晶体的晶粒大小，可制作出尺寸小于300nm的纳米级金属岛。使用MOCVD的方法沉积10~200nm的ZnO薄膜作为预铺膜层时，控制ZnO多晶体的晶粒大小，可制作出尺寸小于100nm的金属纳米岛。
与现有技术相比，本发明的有益效果：
本发明的方法可以有效地控制纳米级金属岛的大小与间隔，降低工艺难度要求，提高产品的一致性。
附图说明
图1是本发明的制备方法中步骤2得到的待加工样品表面结构示意图。
图2是本发明的制备方法中步骤3得到的待加工样品表面结构示意图。
图3是本发明实施例1中形成纳米级金属岛状掩膜的效果图。
图4是本发明实施例1中使用形成的纳米级金属岛状掩膜对GaN进行Cl2的ICP蚀刻的蚀刻效果图。
图5是本发明实施例2中形成纳米级金属岛状掩膜的效果图。
图6是本发明实施例2中使用形成的纳米级金属岛状掩膜对GaN进行Cl2的ICP蚀刻的蚀刻效果图。
图7是本发明实施例3中形成纳米级金属岛状掩膜的效果图。
图8是本发明实施例3中使用形成的纳米级金属岛状掩膜对GaN进行Cl2的ICP蚀刻的蚀刻效果图。
具体实施方式
附图仅用于示例性说明，不能理解为对本专利的限制；为了更好说明本实施例，附图某些部件会有省略、放大或缩小，并不代表实际产品的尺寸；对于本领域技术人员来说，附图中某些公知结构及其说明可能省略是可以理解的。附图中描述位置关系仅用于示例性说明，不能理解为对本专利的限制。
实施例1
如图1和图2所示，一种自组装纳米级金属岛状掩膜的制备方法，其中，包括如下步骤：
S1. 在待加工样品1表面覆盖一层预铺膜层2，预铺膜层2的厚度为5~200nm；具体的，用PECVD在GaN半导体材料上沉积SiO2预铺膜层，SiO2预铺膜层的厚度为5~200nm；
S2. 在预铺膜层上制作一层金属薄层3，金属薄层3的厚度为3~20nm；具体的，用电子束蒸镀在SiO2预铺膜层上蒸镀Ni金属薄层，Ni金属薄层的厚度为3~20nm；
S3. 快速高温热处理使金属薄层转化为纳米级的金属岛状分布，成为掩膜4；具体的，氮气氛围下，GaN半导体材料上的Ni金属薄层在800℃下快速高温热处理60s，形成纳米级金属岛状掩膜。
本实施例中，形成纳米级金属岛状掩膜的效果如图3所示。使用该掩膜对GaN进行Cl2的ICP蚀刻，可得到图4的蚀刻效果。
实施例2
如图1和图2所示，一种自组装纳米级金属岛状掩膜的制备方法，其中，包括如下步骤：
S1. 在待加工样品1表面覆盖一层预铺膜层2，预铺膜层2的厚度为5~200nm；具体的，用MOCVD在GaN半导体材料上沉积ITO预铺膜层，ITO预铺膜层的厚度为5~200nm；
S2. 在预铺膜层上制作一层金属薄层3，金属薄层3的厚度为3~20nm；具体的，用电子束蒸镀在ITO预铺膜层上蒸镀Ni金属薄层，Ni金属薄层的厚度为3~20nm；
S3. 快速高温热处理使金属薄层转化为纳米级的金属岛状分布，成为掩膜4；具体的，氮气氛围下，GaN半导体材料上的Ni金属薄层在800℃下快速高温热处理60s，形成纳米级金属岛状掩膜。
本实施例中，形成纳米级金属岛状掩膜的效果如图5所示。使用该掩膜对GaN进行Cl2的ICP蚀刻，可得到图6的蚀刻效果。
实施例3
如图1和图2所示，一种自组装纳米级金属岛状掩膜的制备方法，其中，包括如下步骤：
S1. 在待加工样品1表面覆盖一层预铺膜层2，预铺膜层2的厚度为5~200nm；具体的，用MOCVD在GaN半导体材料上沉积ZnO预铺膜层，ZnO预铺膜层的厚度为5~200nm；
S2. 在预铺膜层上制作一层金属薄层3，金属薄层3的厚度为3~20nm；具体的，用电子束蒸镀在ZnO预铺膜层上蒸镀Ni金属薄层，Ni金属薄层的厚度为3~20nm；
S3. 快速高温热处理使金属薄层转化为纳米级的金属岛状分布，成为掩膜4；具体的，氮气氛围下，GaN半导体材料上的Ni金属薄层在800℃下快速高温热处理60s，形成纳米级金属岛状掩膜。
本实施例中，形成纳米级金属岛状掩膜的效果如图7所示。使用该掩膜对GaN进行Cl2的ICP蚀刻，可得到图8的蚀刻效果。
显然，本发明的上述实施例仅仅是为了清楚地说明本发明所作的举例，而并非是对本发明的实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明权利要求的保护范围之内。
Claims (9)
1.一种自组装纳米级金属岛状掩膜的制备方法，其特征在于，包括如下步骤：
S1. 在待加工样品（1）表面覆盖一层预铺膜层（2），预铺膜层（2）的厚度为5~200nm；
S2. 在预铺膜层（2）上制作一层金属薄层（3），金属薄层（3）的厚度为3~20nm；
S3. 快速高温热处理使金属薄层（3）转化为纳米级的金属岛状分布，成为掩膜（4）。
2.根据权利要求1所述的一种自组装纳米级金属岛状掩膜的制备方法，其特征在于，所述步骤S1中，预铺膜层（2）为SiO2、SiNx、ITO或ZnO的透明薄膜。
3.根据权利要求1所述的一种自组装纳米级金属岛状掩膜的制备方法，其特征在于，所述步骤S1中，待加工样品（1）为Si、GaN、GaAs、GaP或Al2O3半导体材料。
4.根据权利要求1所述的一种自组装纳米级金属岛状掩膜的制备方法，其特征在于，所述步骤S2中，金属薄层（3）由Ni、Ag、Al和Au的单金属材料或合金材料制成。
5. 根据权利要求1所述的一种自组装纳米级金属岛状掩膜的制备方法，其特征在于，所述步骤S1中，预铺膜层（2）的制作方法采用的是金属化学气相沉积（MOCVD）或 等离子体增强化学气相沉积（PECVD），且预铺膜层（2）在高温环境下其表面形貌不会受到破坏。
6.根据权利要求5所述的一种自组装纳米级金属岛状掩膜的制备方法，其特征在于，采用金属化学气相沉积（MOCVD）制作的预铺膜层（2）为多晶薄膜，表面形貌成多晶纳米结构形貌。
7.根据权利要求5所述的一种自组装纳米级金属岛状掩膜的制备方法，其特征在于，采用等离子体增强化学气相沉积（PECVD）制作的预铺膜层（2）为非晶薄膜，表面形貌平坦。
8.根据权利要求1所述的一种自组装纳米级金属岛状掩膜的制备方法，其特征在于，所述步骤S2中，金属薄层（3）的制作方法采用的是电子束蒸发、热蒸发或者磁控溅射。
9.根据权利要求1所述的一种自组装纳米级金属岛状掩膜的制备方法，其特征在于，所述步骤S3中，快速高温热处理的工艺条件是：温度600~1000℃，时间0.5~5min，气氛：惰性气体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810316910.9A CN108550521A (zh) | 2018-04-10 | 2018-04-10 | 一种自组装纳米级金属岛状掩膜的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810316910.9A CN108550521A (zh) | 2018-04-10 | 2018-04-10 | 一种自组装纳米级金属岛状掩膜的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108550521A true CN108550521A (zh) | 2018-09-18 |
Family
ID=63514701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810316910.9A Pending CN108550521A (zh) | 2018-04-10 | 2018-04-10 | 一种自组装纳米级金属岛状掩膜的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108550521A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109411582A (zh) * | 2018-10-31 | 2019-03-01 | 扬州乾照光电有限公司 | 一种表面粗化的led芯片及其制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101295636A (zh) * | 2007-04-25 | 2008-10-29 | 中国科学院半导体研究所 | 高晶体质量氮化物外延生长所用图形衬底的制备方法 |
| CN103035788A (zh) * | 2012-12-11 | 2013-04-10 | 映瑞光电科技(上海)有限公司 | 一种纳米级图形化衬底的制造方法 |
| CN103035806A (zh) * | 2012-12-28 | 2013-04-10 | 湘能华磊光电股份有限公司 | 用于制备氮化物外延生长的纳米图形衬底的方法 |
| CN106365117A (zh) * | 2015-07-23 | 2017-02-01 | 中国人民解放军国防科学技术大学 | 金属纳米颗粒结构阵列及其制备方法 |
-
2018
- 2018-04-10 CN CN201810316910.9A patent/CN108550521A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101295636A (zh) * | 2007-04-25 | 2008-10-29 | 中国科学院半导体研究所 | 高晶体质量氮化物外延生长所用图形衬底的制备方法 |
| CN103035788A (zh) * | 2012-12-11 | 2013-04-10 | 映瑞光电科技(上海)有限公司 | 一种纳米级图形化衬底的制造方法 |
| CN103035806A (zh) * | 2012-12-28 | 2013-04-10 | 湘能华磊光电股份有限公司 | 用于制备氮化物外延生长的纳米图形衬底的方法 |
| CN106365117A (zh) * | 2015-07-23 | 2017-02-01 | 中国人民解放军国防科学技术大学 | 金属纳米颗粒结构阵列及其制备方法 |
Non-Patent Citations (1)
| Title |
|---|
| HUNG-WEN HUANG ET.AL.: "Fabrication of GaN-based nanorod light emitting diodes using self-assemble nickel nano-mask and inducitively coupled plasma reactive ion etching", 《MATERIALS SCIENCE AND ENGINEERING B》 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109411582A (zh) * | 2018-10-31 | 2019-03-01 | 扬州乾照光电有限公司 | 一种表面粗化的led芯片及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108156828A (zh) | 用于在石墨基板上生长纳米线或纳米角锥体的方法 | |
| Huang et al. | Fabrication of GaN-based nanorod light emitting diodes using self-assemble nickel nano-mask and inductively coupled plasma reactive ion etching | |
| TW201301554A (zh) | 於一基材上形成奈米結構的方法及其之用途 | |
| Zhou et al. | Surface patterning by nanosphere lithography for layer growth with ordered pores | |
| CN103199004A (zh) | 一种iii族氮化物纳米结构的制作方法 | |
| CN108374153A (zh) | 一种磁控溅射生长大面积、高度有序纳米颗粒的方法 | |
| TW200947519A (en) | Method for separating semiconductor and substrate | |
| Kovalenko et al. | Solid state dewetting of polycrystalline Mo film on sapphire | |
| CN108550521A (zh) | 一种自组装纳米级金属岛状掩膜的制备方法 | |
| CN102345096B (zh) | 一种铜纳米线/铜膜复合结构及其制备方法 | |
| CN101104509A (zh) | 一种在孔洞结构中制作单个纳米材料的方法 | |
| Cimalla et al. | Growth of AlN nanowires by metal organic chemical vapour deposition | |
| CN108394857A (zh) | 一种核壳GaN纳米线阵列的制备方法 | |
| CN104701137B (zh) | AlN缓冲层及具有该缓冲层的芯片的制备方法 | |
| CN109524511B (zh) | 一种纳米线耦合量子点结构及其制备方法 | |
| CN109652770A (zh) | 一种利用半导体基体来调控气相沉积金属薄膜织构的方法 | |
| RU2753399C1 (ru) | Способ создания квантовых точек для элементной базы радиотехники | |
| CN108346721A (zh) | 一种发光二极管的制作方法 | |
| CN109713099A (zh) | 一种图形化蓝宝石衬底结构及其制作工艺 | |
| CN102456786B (zh) | 发光二极管及其制作方法 | |
| CN112002632A (zh) | 一种GaN基异质结构纳米线及其制备方法 | |
| CN208293077U (zh) | 用于制备多孔模板的衬底 | |
| CN107424912B (zh) | 一种氮化镓基纳米柱阵列的制备方法 | |
| CN100459046C (zh) | 一种在硅晶片上制备硅化镁薄膜的方法 | |
| CN106115617B (zh) | 一种聚合物纳米柱阵列的无模板制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180918 |
|
| RJ01 | Rejection of invention patent application after publication |