JP2014179618A5

JP2014179618A5 -

Info

Publication number: JP2014179618A5
Application number: JP2014051606A
Authority: JP
Filing date: 2014-03-14
Publication date: 2017-04-06
Anticipated expiration: 2034-03-14

Claims

複数のメモリアレイタイル（ＭＡＴｓ）と、
前記複数のメモリアレイタイルと共に読出し動作及び書込み動作を制御する中間回路と、
前記複数のメモリアレイタイルの一部分に各々対応する複数のグローバルビットラインと、
前記読出し動作及び前記書込み動作のために前記複数のグローバルビットラインの一部分を選択し、駆動するグローバル回路と、を含み、
前記複数のメモリアレイタイルは、各々複数のビットライン、複数のワードライン、及び複数の磁気格納セルを含み、
前記複数の磁気格納セルの各々は、少なくとも１つの磁気接合、少なくとも１つの選択装置、及び前記少なくとも１つの磁気接合に隣接するスピン軌道ＳＯ相互作用活性層の少なくとも一部を含み、
前記スピン軌道ＳＯ相互作用活性層の少なくとも一部には少なくとも１つのスピン軌道電流を前記スピン軌道ＳＯ相互作用活性層の少なくとも一部分を通じて通過させることによって、スピン軌道トルクが加えられ、
前記少なくとも１つの磁気接合は、前記少なくとも１つの磁気接合を通じて駆動された少なくとも１つの書込み電流及び前記スピン軌道ＳＯ相互作用活性層の少なくとも一部に提供される少なくとも１つのスピン軌道電流を利用してプログラムされ、
前記複数のビットライン及び前記複数のワードラインは、前記複数の磁気メモリセルに対応する磁気メモリ。
前記少なくとも１つの磁気接合は、各々基準層、非磁気空間層、及び自由層を含み、
前記自由層は、磁気的であり、
前記非磁気空間層は、前記基準層及び前記自由層の間に位置し、
前記スピン軌道ＳＯ相互作用活性層の少なくとも一部は、前記自由層に隣接する請求項１に記載の磁気メモリ。
前記メモリアレイタイルの各々は、複数の共通バスを含み、
前記複数の共通バスの各々は、前記複数の磁気接合の一部に接続され、前記スピン軌道ＳＯ相互作用活性層の一部を含み、前記スピン軌道電流を伝送する請求項１に記載の磁気メモリ。
前記スピン軌道電流は、プリコンディショニング（ｐｒｅｃｏｎｄｉｔｉｏｎｉｎｇ）電流である請求項３に記載の磁気メモリ。
前記プリコンディショニング電流は、前記複数の磁気接合の一部に書き込まれるデータに基礎方向を有する両方向電流である請求項４に記載の磁気メモリ。
前記プリコンディショニング電流は、一方向電流である請求項４に記載の磁気メモリ。
前記複数の共通バスは、複数のソースラインに対応し、
前記複数のワードラインは、前記複数の選択装置及び前記複数の選択装置に接続された前記複数のビットラインに接続された請求項３に記載の磁気メモリ。
複数のメモリアレイタイルと、
少なくとも１つの磁気接合と、
中間回路と、
複数のグローバルビットラインと、
グローバル回路と、を含み、
前記複数のメモリアレイタイルの各々は、複数の磁気格納セル、複数のビットライン、複数のワードライン、及びプリコンディショニング（ｐｒｅｃｏｎｄｉｔｉｏｎｉｎｇ）電流を伝送するための複数の共通バスを含み、
前記複数の磁気格納セルの各々は、少なくとも１つの磁気接合、少なくとも１つの選択装置、及び前記少なくとも１つの磁気接合に隣接するスピン軌道相互作用ＳＯ活性層を含み、
前記スピン軌道相互作用ＳＯ活性層の少なくとも一部は、前記プリコンディショニング電流を前記スピン軌道相互作用ＳＯ活性層の前記少なくとも一部を通じて通過させることによって、前記少なくとも１つの磁気接合にスピン軌道相互作用を加え、
前記複数の共通バスの各々は、前記複数の磁気接合の一部と接続され、前記プリコンディショニング電流を通過させるために前記スピン軌道相互作用ＳＯ活性層の前記一部を含み、
プログラム可能である前記少なくとも１つの磁気接合は、前記少なくとも１つの磁気接合を通じて駆動される少なくとも１つの書込み電流及び前記スピン軌道相互作用ＳＯ活性層の前記少なくとも一部に提供される前記プリコンディショニング電流を利用し、
前記複数のビットライン及び前記複数のワードラインは、前記複数の磁気格納セルに対応し、
前記中間回路は、前記複数のメモリアレイタイルでの読出し動作及び書込み動作を制御し、前記中間回路は、中間駆動及び感知回路とローカルデコーディング回路とをさらに含み、
前記複数のグローバルビットラインの各々は、前記複数のメモリアレイタイルの一部に対応し、前記複数のグローバルビットラインは、第１抵抗を有し、前記複数のワードラインは、第２抵抗を有し、前記複数のビットラインは、第３抵抗を有し、前記第１抵抗は、前記第２及び第３抵抗より小さく、
前記グローバル回路は、読出し動作及び書込み動作のために前記複数のグローバルビットラインの一部を選択し、駆動する磁気メモリ。
複数のメモリアレイタイルを提供する段階と、
前記複数のメモリアレイタイルでの読出し動作及び書込み動作を制御するために中間回路を提供する段階と、
各々前記複数のメモリアレイタイルに対する複数のグローバルビットラインを提供する段階と、
前記読出し動作及び前記書込み動作のために前記複数のグローバルビットラインの一部を選択し、駆動するグローバル回路を提供する段階と、を含み、
前記複数のメモリアレイタイルの各々は、複数のビットライン、複数のワードライン、及び複数の磁気格納セルを含み、
前記複数の磁気格納セルの各々は、少なくとも１つの磁気接合、少なくとも１つの選択装置及び前記少なくとも１つの磁気接合に隣接するスピン軌道相互作用ＳＯ活性層を含み、
前記スピン軌道相互作用ＳＯ活性層の少なくとも一部は、スピン軌道相互作用電流を前記スピン軌道相互作用ＳＯ活性層の前記少なくとも一部を通じて通過させることによって、前記少なくとも１つの磁気接合の一部にスピン軌道相互作用トルクを加え、
プログラム可能である前記少なくとも１つの磁気接合は、前記少なくとも１つの磁気接合を通じて駆動される少なくとも１つの書込み電流及び前記スピン軌道相互作用ＳＯ活性層の前記少なくとも一部に提供される前記スピン軌道相互作用電流を利用し、
前記複数のビットライン及び前記複数のワードラインは、前記複数の磁気格納セルに対応する磁気メモリを提供する方法。
複数の磁気接合を含む磁気メモリのプログラム方法において、
前記複数の磁気接合の各々は、磁化可能であるデータ格納層を含み、前記方法は、
複数のメモリアレイタイルの中で少なくとも１つのメモリアレイタイル内の複数の共通バスの中で少なくとも１つの共通バスを通じてプリチャージ電流を駆動する段階と、
少なくとも１つの選択された磁気メモリセルの少なくとも１つの磁気接合を通じて少なくとも１つの書込み電流を駆動する段階と、を含み、
前記複数のメモリアレイ他これらの各々は、複数の共通バス、複数のビットライン、複数のワードライン、及び複数の磁気格納セルを含み、
前記複数の共通バスの各々は、前記磁気接合に隣接する少なくとも１つのスピン軌道相互作用活性層を含み、
前記複数の磁気格納セルの各々は、少なくとも１つの磁気接合、少なくとも１つの選択装置、及び前記磁気接合に隣接するスピン軌道相互作用活性層の少なくとも一部を含み、
前記スピン軌道相互作用ＳＯ活性層の少なくとも一部は、プリコンディショニング電流を前記スピン軌道相互作用ＳＯ活性層の前記少なくとも一部を通じて通過させることによって、前記磁気接合の少なくとも一部にスピン軌道相互作用トルクを加え、
プログラム可能である前記少なくとも１つの磁気接合は、前記少なくとも１つの磁気接合を通じて駆動される少なくとも１つの書込み電流及び前記スピン軌道相互作用ＳＯ活性層の前記少なくとも一部に提供される前記プリコンディショニング電流を利用し、
前記複数のビットライン及び前記複数のワードラインは、前記複数の磁気格納セルに対応し、
前記複数の共通バスの中で前記少なくとも１つの共通バスは、前記複数の磁気格納セルの中で前記少なくとも１つの選択された磁気格納セルに対応する磁気メモリのプログラム方法。