JP2014179618A - スピン軌道相互作用基礎のスイッチングを利用する磁気トンネル接合を含む磁気メモリ構造 - Google Patents

Abstract

【課題】スピントランスファートルクに基づくメモリの性能を改善する。
【解決手段】複数のメモリアレイタイル（ＭＡＴｓ）と、前記複数のメモリアレイタイルと共に読出し動作及び書込み動作を制御する中間回路と、前記複数のメモリアレイタイルの一部分に各々対応する複数のグローバルビットラインと、前記読出し動作及び前記書込み動作のために前記複数のグローバルビットラインの一部分を選択し、駆動するグローバル回路と、を含み、前記複数のメモリアレイタイルは、各々複数のビットライン、複数のワードライン、及び複数の磁気格納セルを含み、前記複数の磁気格納セルの各々は、少なくとも１つの磁気接合、少なくとも１つの選択装置、及び前記少なくとも１つの磁気接合に隣接するスピン軌道ＳＯ相互作用活性層の少なくとも一部を含む。
【選択図】図３

Description

本発明は半導体メモリ装置に関する。

磁気メモリ（ｍａｇｎｅｔｉｃ ｍｅｍｏｒｙ）、特にＭＲＡＭ（ｍａｇｎｅｔｉｃ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）は動作の時に速い読出し及び書込み速度、強い耐久性、不揮発性、低いパワー消費特性を有しているので、これに対する関心が増加されている。ＭＲＡＭは記録媒体に磁気素子（ｍａｇｎｅｔｉｃ ｍａｔｅｒｉａｌ）を使用して情報を格納することができる。ＭＲＡＭの一種類としてＳＴＴ−ＲＡＭ（ｓｐｉｎ ｔｒａｎｓｆｅｒ ｔｏｒｑｕｅ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）がある。ＳＴＴ−ＲＡＭは磁気接合（ｍａｇｎｅｔｉｃ ｊｕｎｃｔｉｏｎ）を利用し、磁気接合を通じるように電流を誘導することによって少なくとも一部の書込み動作を遂行する。磁気接合を通じるように誘導されたスピン極性電流（ｓｐｉｎ ｐｏｌａｒｉｚｅｄ ｃｕｒｒｅｎｔ）は磁気接合の磁気モーメント（ｍａｇｎｅｔｉｃ ｍｏｍｅｎｔ）にスピントルク（ｓｐｉｎ ｔｏｒｑｕｅ）を加える。結果的に、スピントルクに応答する磁気モーメントを有するレイヤー（ｌａｙｅｒ）は望む状態（ｓｔａｔｅ）にスイッチ（ｓｗｉｔｃｈ）される。一般的なＳＴＴ−ＲＡＭはＳＲＡＭの速い読出し及び書込み速度とＤＲＡＭの低い費用利益、及びフラッシュ（ｆｌａｓｈ）の不揮発性を組合せながら、実質的に半永久的な特性（例えば、１０^１５サイクル以上）を有することが要求されてきた。以下で説明されるように、ＳＴＴ−ＲＡＭはデータを書き込むために両方向の電流を使用する。このような書込み動作は磁気フィールド（ｍａｇｎｅｔｉｃ ｆｉｅｌｄ）、熱（ｈｅａｔ）、又は他のエネルギー源の助け無しで遂行される。結果的に、ＳＴＴ−ＲＡＭは次世代メモリ技術の中で最も低い書込みエネルギー特性を有する。

例えば、図１及び２は一般的なＳＴＴ−ＲＡＭ５０に使用される磁気トンネル接合（ｍａｇｎｅｔｉｃ ｔｕｎｎｅｌｉｎｇ ｊｕｎｃｔｉｏｎ；ＭＴＪ）１０を示す図面である。図１は一般的なＭＴＪ１０に関する図面であり、図２は一般的なＭＴＪ１０を含む一般的なＳＴＴ−ＲＡＭ５０の一部回路を示す図面である。一般的なＭＴＪ１０は典型的に下部コンタクト（ｂｏｔｔｏｍ ｃｏｎｔａｃｔ）１１の上に位置し、シード層（ｓｅｅｄ ｌａｙｅｒ）１２を使用し、反強磁性層（ａｎｔｉｆｅｒｒｏｍａｇｎｅｔｉｃ ｌａｙｅｒ；ＡＦＭ）１４、固定又は基準層１６、トンネルバリアー層１８、自由層２０、及びキャッピング層（ｃａｐｐｉｎｇ ｌａｙｅｒ）２２を含む。また、上部コンタクト（ｔｏｐ ｃｏｎｔａｃｔ）２４が図示されている。上部及び下部コンタクトは図２で図示された選択装置６２に結合され得る。

一般的なＳＴＴ−ＲＡＭ５０は一般的なＭＴＪ１０を含む一般的な磁気格納セル（ｍａｇｎｅｔｉｃ ｓｔｏｒａｇｅ ｃｅｌｌ）６０と選択装置６２とを含む。選択装置６２は普通ドレーン６６、ソース６４、ゲート６８を有するＮＭＯＳトランジスターのようなトランジスターである。また、ワードライン７２、ビットライン７４、ソースライン７０が図示されている。ワードライン７２はビットライン７４と直角になるように配置される。ソースライン７０は一般的なＳＴＴ−ＲＡＭ５０が使用される具体的な構造にしたがって典型的にビットライン７４と平行であるか、或いは垂直になるように配置される。ビットライン７４はＭＴＪ１０に連結され、ソースライン７０は選択装置６２のソース６４に連結される。ワードライン７２はゲート６８に連結される。

一般的なＳＴＴ−ＲＡＭ５０は両方向の電流がセル６０を流れるように駆動させることによって、磁気メモリセル６０をプログラムする。具体的に、ＭＴＪ１０は高い抵抗状態と低い抵抗状態とで一般的なＭＴＪ１０を通じて流れる電流によって変化され得る特性を有する。例えば、ＭＴＪ１０はスピントランスファー効果（ｓｐｉｎ ｔｒａｎｓｆｅｒ ｅｆｆｅｃｔ）を利用して書込みが可能である磁気トンネル接合ＭＴＪ又は他の磁気構造であり得る。典型的に、このようなことは、例えばＭＴＪ１０がスピントランジスター効果を利用してスイッチング（ｓｗｉｔｃｈｉｎｇ）が可能するように十分に小さい横断面（ｃｒｏｓｓ−ｓｅｃｔｉｏｎａｌ ａｒｅａ）を有し、他の要求される特性を有することによって、達成され得る。電流密度（ｃｕｒｒｅｎｔ ｄｅｎｓｉｔｙ）が十分に大きい時、ＭＴＪ１０を通じて誘導される電流キャリヤー（ｃａｒｒｉｅｒｓ）はＭＴＪ１０の状態が変化するように充分なトルクを伝達する。書込み電流が一方向に誘導される時、状態は低い抵抗状態から高い抵抗状態に変更される。書込み電流がＭＴＪ１０を通じて反対方向に流れれば、状態は高い抵抗状態から低い抵抗状態に変更される。

書込み動作のうちに、ワードライン７２はハイ（ｈｉｇｈ）であり、選択装置６２をターンオンさせる。書込み電流は磁気メモリセル６０に書き込まれる状態にしたがって、ビットライン７４からソースライン７０に流れるか、その反対方向に流れる。したがって、一般的な自由層２０の磁気モーメント２１は変更される。読出し動作の間に、カラムデコーダー（ｃｏｌｕｍｎ ｄｅｃｏｄｅｒ）（図示せず）は望むビットライン７４を選択する。ローデコーダー（ｒｏｗ ｄｅｃｏｄｅｒ）（図２では図示せず）はまた適当なワードライン７２を活性化する。したがって、ワードライン７２はハイであり、選択装置６２を活性化する。結果的に、読出し電流はビットライン７４からソースライン７０に流れる。読出し動作のためにセルに流れる読出し電流（Ｉｄａｔａ、図２）に加えて、基準電流が基準レジスター（図２で図示せず）を通じて流れるように駆動される。出力信号は感知増幅器（図示せず）に提供される。

たとえ、一般的なＭＴＪ１０及びＳＴＴ−ＲＡＭ５０がスピントランスファー（ｓｐｉｎ ｔｒａｎｓｅｒ）を使用して書き込まれたとしても、ここには短所がある。例えば、書込みエラー発生率は収容可能であるパルス幅を有するメモリに要求されることより高い。書込みエラー発生率ＷＥＲは、例えば典型的なスイッチング電流（ｓｗｉｔｃｈｉｎｇ ｃｕｒｒｅｎｔ）と最小限に同一の電流が提供された時、セル６０の一般的な磁気接合の自由層２０の磁化２１がスイッチされない可能性である。書込みエラー発生率は１０^−９又はその以下であることが要求される。また、１０^−２１の書込みエラー発生率はＤＲＡＭでもやはり要求される。しかし、このような書込みエラー発生率値では一般的な自由層２０をスイッチングするために非常に高い電流が要求される。さらに、書込みエラー発生率は段々短い書込み電流パルスのために改善されることが要求されている。高いパルス幅（ｐｕｌｓｅ ｗｉｄｔｈ）で、書込みエラー発生率はＭＴＪ１０に提供される電圧に比べて高い傾斜を有する。したがって、同一のパルス幅のためにさらに高い電圧を提供することは書込みエラー発生率の相当な減少をもたらす。しかし、パルス幅が短くなることにしたがって、書込みエラー発生率曲線の傾斜は減少する。減少するパルス幅で、電圧及び／又は電流の増加は書込みエラー発生率の減少は低くなる。相当に短いパルスでは、たとえ高い電圧及び／又は電流であるとしてもエラー発生率はあまり低くないはずである。結果的に、ＭＴＪ１０を使用するメモリは電圧の増加によっても解決できないので、収容できない高い書込みエラー発生率を有する。

さらに、たとえ図１で１つの磁気トンネル接合が図示されているとしても、デュアル磁気トンネル接合（ｄｕａｌ ｍａｇｎｅｔｉｃ ｔｕｎｎｅｌｉｎｇ ｊｕｎｃｔｉｏｎｓ）がしばしばスイッチングするための十分に高いスピントランスファートルクを得るために使用される。デュアル磁気トンネル接合は２つのトンネルバリアー層によって１つの自由層がサンドイッチ（ｓａｎｄｗｉｔｃｈ）されている。各トンネルバリアー層は自由層と基準層との間にある。デュアル磁気トンネル接合の第２トンネルバリアー（又は上位バリアー）は適当な結晶構造を成長されなければならない。さらに、このような高いトルクを得るために、基準層はそれらの磁気モーメントを反対方向に固定する。結果的に、磁気抵抗（ｍａｇｎｅｔｏｒｅｓｉｓｔａｎｃｅ）の取消が存在し、これは読出し信号を低くするようになる。信号でのこのような減衰は意図しないことである。

さらに、次世代不揮発性メモリとしての発展を継続するために、拡張可能であり、速い接近時間（ａｃｃｅｓｓ ｔｉｍｅ）を有するＳＴＴ−ＲＡＭが要求される。上から説明された制約がある状況下でこのようなメモリを提供することは非常に難しいか、あるいは不可能なことである。

したがって、必要であることはスピントランスファートルクに基づくメモリの性能を改善する方法及びシステムである。このような方法及びシステムが以下で説明される。

米国特許第８，０５７，９２５号公報

本発明はスピントランスファートルクに基づくメモリの性能を改善する方法及びそのシステムを提供することにその目的がある。

本発明による磁気メモリは、複数のメモリアレイタイル（ＭＡＴｓ）と、前記複数のメモリアレイタイルと共に読出し動作及び書込み動作を制御する中間回路と、前記複数のメモリアレイタイルの一部分に各々対応する複数のグローバルビットラインと、前記読出し動作及び前記書込み動作のために前記複数のグローバルビットラインの一部分を選択し、駆動するグローバル回路と、を含み、前記複数のメモリアレイタイルは、各々複数のビットライン、複数のワードライン、及び複数の磁気格納セルを含み、前記複数の磁気格納セルの各々は、少なくとも１つの磁気接合、少なくとも１つの選択装置、及び前記少なくとも１つの磁気接合に隣接するスピン軌道ＳＯ相互作用活性層の少なくとも一部を含み、前記スピン軌道ＳＯ相互作用活性層の少なくとも一部には少なくとも１つのスピン軌道電流を前記スピン軌道ＳＯ相互作用活性層の少なくとも一部分を通じて通過させることによって、スピン軌道トルクが加えられ、前記少なくとも１つの磁気接合は、前記少なくとも１つの磁気接合を通じて駆動された少なくとも１つの書込み電流及び前記スピン軌道ＳＯ相互作用活性層の少なくとも一部に提供される少なくとも１つのスピン軌道電流を利用してプログラムされ、前記複数のビットライン及び前記複数のワードラインは、前記複数の磁気メモリセルに対応する。

本発明の一態様として前記少なくとも１つの磁気接合は、各々基準層、非磁気空間層、及び自由層を含み、前記自由層は、磁気的であり、前記非磁気空間層は、前記基準層及び前記自由層の間に位置し、前記スピン軌道ＳＯ相互作用活性層の少なくとも一部は、前記自由層に隣接する。

本発明の一態様として、前記メモリアレイタイルの各々は、複数の共通バスを含み、前記複数の共通バスの各々は、前記複数の磁気接合の一部に接続され、前記スピン軌道ＳＯ相互作用活性層の一部を含み、前記スピン軌道電流を伝送する。

本発明の一態様として、前記スピン軌道電流は、プリコンディショニング（ｐｒｅｃｏｎｄｉｔｉｏｎｉｎｇ）電流である。

本発明の一態様として、前記プリコンディショニング電流は、前記複数の磁気接合の一部に書き込まれるデータに基礎方向を有する両方向電流である。

本発明の一態様として、前記プリコンディショニング電流は、一方向電流である。

本発明の一態様として、前記複数の共通バスは、複数のソースラインに対応し、前記複数のワードラインは、前記複数の選択装置及び前記複数の選択装置に接続された前記複数のビットラインに接続される。

本発明の一態様として、前記複数のビットラインは、前記複数の共通バスと垂直である。

本発明の一態様として、前記複数のビットラインは、前記複数の共通バスに平行である。

本発明の一態様として、前記複数のビットライン、前記複数のワードライン、及び前記複数の共通バスは、前記複数の磁気格納セルの中で所定の磁気格納セルを個別的に読出し及び書込みのために選択するのに使用される。

本発明の一態様として、前記複数のビットライン、前記複数のワードライン、及び前記複数の共通バスは、前記複数の磁気格納セルの中で所定個数のセルを読出し及び書込み動作をグループに遂行するために選択するのに使用される。

本発明の一態様として、前記中間回路、前記複数のビットライン、前記複数のワードライン、及び前記複数の共通バスは、前記複数の磁気格納セルの中で一部に対する読出し、調整、再書込み動作を遂行するために使用される。

本発明の一態様として、前記中間回路は、磁気−調整−書込みマスク回路をさらに含む。

本発明の一態様として、前記中間回路、前記複数のビットライン、前記複数のワードライン、及び前記複数の共通バスは、前記複数の磁気格納セルの一部に対する読出し及びリフレッシュ動作を遂行するために使用される。

本発明の一態様として、前記中間回路はリフレッシュ及び書込みマスク回路をさらに含む。

本発明の一態様として、前記中間回路は、複数の中間駆動及び感知回路、及びローカルデコーディング回路をさらに含み、前記複数の中間駆動及び感知回路は、前記複数のメモリアレイタイルでの読出し動作及び書込み動作を駆動するために使用され、前記複数の中間駆動及び感知回路の各々は、前記複数のメモリアレイタイルの第３部分に対応し、前記ローカルデコーディング回路は、前記複数のメモリアレイタイルの中で少なくとも１つの選択されたアレイタイル及び前記少なくとも１つの選択されたメモリアレイタイルでの少なくとも１つの格納セルを選択するために使用される。

本発明の一態様として、前記中間回路は、複数の中間読出し駆動器及び複数の中間書込み駆動器をさらに含み、前記複数の読出し駆動器の各々は、前記複数のメモリアレイタイルの第３部分での読出し動作を制御し、前記複数の書込み駆動器の各々は、前記複数のメモリアレイタイルでの第４部分での書込み動作を制御する。

本発明の一態様として、前記複数のグローバルビットラインは、第１抵抗を有し、前記複数のワードラインは、第２抵抗を有し、前記複数のビットラインは、第３抵抗を有し、前記第１抵抗は、前記第２及び第３抵抗に比べて小さい。

本発明の一態様として、前記複数のメモリアレイタイルは、第１バンク及び前記第２バンクと区別される第２バンクを有する。

本発明の一態様として、前記複数の格納セルの少なくとも一部は、１つのシングルトランジスター及び１つのシングル磁気接合を含む。

本発明による磁気メモリは、複数のメモリアレイタイルと、少なくとも１つの磁気接合と、中間回路と、複数のグローバルビットラインと、グローバル回路と、を含み、前記複数のメモリアレイタイルの各々は、複数の磁気格納セル、複数のビットライン、複数のワードライン、及びプリコンディショニング（ｐｒｅｃｏｎｄｉｔｉｏｎｉｎｇ）電流を伝送するための複数の共通バスを含み、前記複数の磁気格納セルの各々は、少なくとも１つの磁気接合、少なくとも１つの選択装置、及び前記少なくとも１つの磁気接合に隣接するスピン軌道相互作用ＳＯ活性層を含み、前記スピン軌道相互作用活性層の少なくとも一部は、前記プリコンディショニング電流を前記スピン軌道相互作用活性層の前記少なくとも一部を通じて通過させることによって、前記少なくとも１つの磁気接合にスピン軌道相互作用を加え、前記複数の共通バスの各々は、前記複数の磁気接合の一部と接続され、前記プリコンディショニング電流を通過させるために前記スピン軌道相互作用活性層の前記一部を含み、プログラム可能である前記少なくとも１つの磁気接合は、前記少なくとも１つの磁気接合を通じて駆動される少なくとも１つの書込み電流及び前記スピン軌道相互作用活性層の前記少なくとも一部に提供される前記プリコンディショニング電流を利用し、前記複数のビットライン及び前記複数のワードラインは、前記複数の磁気格納セルに対応し、前記中間回路は、前記複数のメモリアレイタイルでの読出し動作及び書込み動作を制御し、前記中間回路は、中間駆動及び感知回路とローカルデコーディング回路とをさらに含み、前記複数のグローバルビットラインの各々は、前記複数のメモリアレイタイルの一部に対応し、前記複数のグローバルビットラインは、第１抵抗を有し、前記複数のワードラインは、第２抵抗を有し、前記複数のビットラインは、第３抵抗を有し、前記第１抵抗は、前記第２及び第３抵抗より小さく、前記グローバル回路は、読出し動作及び書込み動作のために前記複数のグローバルビットラインの一部を選択し、駆動する。

本発明による磁気メモリの提供方法は、複数のメモリアレイタイルを提供する段階と、前記複数のメモリアレイタイルでの読出し動作及び書込み動作を制御するために中間回路を提供する段階と、各々前記複数のメモリアレイタイルに対する複数のグローバルビットラインを提供する段階と、前記読出し動作及び前記書込み動作のために前記複数のグローバルビットラインの一部を選択し、駆動するグローバル回路を提供する段階と、を含み、前記複数のメモリアレイタイルの各々は、複数のビットライン、複数のワードライン、及び複数の磁気格納セルを含み、前記複数の磁気格納セルの各々は、少なくとも１つの磁気接合、少なくとも１つの選択装置及び前記少なくとも１つの磁気接合に隣接するスピン軌道相互作用ＳＯ活性層を含み、前記スピン軌道相互作用活性層の少なくとも一部は、スピン軌道相互作用電流を前記スピン軌道相互作用活性層の前記少なくとも一部を通じて通過させることによって、前記少なくとも１つの磁気接合の一部にスピン軌道相互作用トルクを加え、プログラム可能である前記少なくとも１つの磁気接合は、前記少なくとも１つの磁気接合を通じて駆動される少なくとも１つの書込み電流及び前記スピン軌道相互作用活性層の前記少なくとも一部に提供される前記スピン軌道相互作用電流を利用し、前記複数のビットライン及び前記複数のワードラインは、前記複数の磁気格納セルに対応する磁気メモリを提供する。

本発明による磁気接合を含む磁気メモリのプログラム方法は、前記複数の磁気接合の各々は、磁化可能であるデータ格納層を含み、前記方法は、複数のメモリアレイタイルの中で少なくとも１つのメモリアレイタイル内の複数の共通バスの中で少なくとも１つの共通バスを通じてプリチャージ電流を駆動する段階と、少なくとも１つの選択された磁気メモリセルの少なくとも１つの磁気接合を通じて少なくとも１つの書込み電流を駆動する段階と、を含み、前記複数のメモリアレイ他これらの各々は、複数の共通バス、複数のビットライン、複数のワードライン、及び複数の磁気格納セルを含み、前記複数の共通バスの各々は、前記磁気接合に隣接する少なくとも１つのスピン軌道相互作用活性層を含み、前記複数の磁気格納セルの各々は、少なくとも１つの磁気接合、少なくとも１つの選択装置、及び前記磁気接合に隣接するスピン軌道相互作用活性層の少なくとも一部を含み、前記スピン軌道相互作用活性層の少なくとも一部は、プリコンディショニング電流を前記スピン軌道相互作用活性層の前記少なくとも一部を通じて通過させることによって、前記磁気接合の少なくとも一部にスピン軌道相互作用トルクを加え、プログラム可能である前記少なくとも１つの磁気接合は、前記少なくとも１つの磁気接合を通じて駆動される少なくとも１つの書込み電流及び前記スピン軌道相互作用活性層の前記少なくとも一部に提供される前記プリコンディショニング電流を利用し、前記複数のビットライン及び前記複数のワードラインは、前記複数の磁気格納セルに対応し、前記複数の共通バスの中で前記少なくとも１つの共通バスは、前記複数の磁気格納セルの中で前記少なくとも１つの選択された磁気格納セルに対応する。

本発明の一態様として、前記少なくとも１つの選択された磁気格納セルを選択する段階をさらに含む。

本発明の一態様として、前記少なくとも１つの選択された磁気格納セルを選択する段階は、前記複数のメモリアレイタイルの中で少なくとも１つのメモリアレイタイルに対する中間回路を使用して遂行され、前記少なくとも１つのメモリアレイタイルは、選択された磁気格納セルを含む。

本発明によれば、スピントランスファートルクに基づくメモリの性能が改善され得る。

一般的なＭＴＪに関する図面である。 一般的なＭＴＪを含む一般的なＳＴＴ−ＲＡＭの一部回路を示す図面である。 本発明の技術的思想の実施形態によるスイッチングにおいて、スピン−軌道相互作用（ｓｐｉｎ−ｏｒｂｉｔ ｉｎｔｅｒａｃｔｉｏｎ）を使用する磁気メモリの一部を示す図面である。 スピン−軌道相互作用を利用して書込み動作を遂行する磁気メモリの一部分に対する一例を示す図面である。 スピン−軌道相互作用を利用して書込み動作を遂行する磁気メモリの一部分に対する一例を示す図面である。 中間回路の一実施形態を示す図面である。 スイッチングのためにスピン−軌道相互作用と関連されたスピントランスファー効果を使用する磁気メモリの一部に対する実施形態を示す図面である。 スイッチングのためにスピン−軌道相互作用と関連されたスピントランスファー効果を使用する磁気メモリの一部を示す他の実施形態に対する図面である。 スイッチングのためにスピン−軌道相互作用と関連されたスピントランスファー効果を使用する磁気メモリの一部を示す他の実施形態に対する図面である。 磁気メモリの一部分に対する実施形態のタイミング図である。 スイッチングのためにスピン−軌道相互作用と関連されたスピントランスファー効果を使用する磁気メモリの一部を示す他の実施形態に対する図面である。 磁気メモリの一部分に対する実施形態のタイミング図である。 スイッチングのためにスピン−軌道相互作用と関連されたスピントランスファー効果を使用する磁気メモリの一部を示す他の実施形態に対する図面である。 磁気メモリ対する実施形態のタイミング図である。 スイッチングのためにスピン−軌道相互作用と関連されたスピントランスファー効果を使用する磁気メモリの一部を示す他の実施形態に対する図面である。 磁気メモリ対する実施形態のタイミング図である。 スイッチングのためにスピン−軌道相互作用と関連されたスピントランスファー効果を使用する磁気メモリの一部を示す他の実施形態に対する図面である。 磁気メモリ対する実施形態のタイミング図である。 スイッチングのためにスピン−軌道相互作用と関連されたスピントランスファー効果を使用する磁気メモリの一部を示す他の実施形態に対する図面である。 スイッチングのためにスピン−軌道相互作用と関連されたスピントランスファー効果を使用する磁気メモリの一部を示す他の実施形態に対する図面である。 スイッチングのためにスピン−軌道相互作用と関連されたスピントランスファー効果を使用する磁気メモリの一部を示す他の実施形態に対する図面である。 磁気メモリ対する実施形態のタイミング図である。 スイッチングのためにスピン−軌道相互作用と関連されたスピントランスファー効果を使用する磁気メモリの一部を示す他の実施形態に対する図面である。 磁気メモリ対する実施形態のタイミング図である。 スイッチングのためにスピン−軌道相互作用と関連されたスピントランスファー効果を使用する磁気メモリの一部を示す他の実施形態に対する図面である。 スイッチングのためにスピン−軌道相互作用と関連されたスピントランスファー効果を使用する磁気メモリの一部を示す他の実施形態に対する図面である。 スピン−軌道相互作用を使用してスイッチングされた磁気接合を有する磁気メモリを提供する方法の一実施形態を示す順序図である。 スピン−軌道相互作用を使用してスイッチングされた磁気接合をプログラムする方法の一実施形態を示す順序図である。

本出願は２０１３年３月１４日に米国で出願された出願番号“６１／７８５、９０８”出願（ｐｒｏｖｉｓｉｏｎａｌ ｐａｔｅｎｔ ａｐｐｌｉｃａｔｉｏｎ）と２０１３年３月１５日に米国で出願された出願番号“６１／７９８、５７８”出願（ｐｒｏｖｉｓｉｏｎａｌ ｐａｔｅｎｔ ａｐｐｌｉｃａｔｉｏｎ）とを優先権主張の基礎とする。

図３は本発明の技術的思想の実施形態によるスイッチング（ｓｗｉｔｃｈｉｎｇ）において、スピン−軌道相互作用（ｓｐｉｎ−ｏｒｂｉｔ ｉｎｔｅｒａｃｔｉｏｎ）を使用する磁気メモリ（ｍａｇｎｅｔｉｃ ｍｅｍｏｒｙ）１００の一部を示す図面である。説明を明確にするために、図３はスケール（ｓｃａｌｅ）されない。さらにビットライン、ワードライン、ロー選択器（ｒｏｗ ｓｅｌｅｃｔｏｒ）、カラム選択器（ｃｏｌｕｍｎ ｓｅｌｅｃｔｏｒ）のような磁気メモリ１００の部分は示したように図示されないか、或いは表示されない。磁気メモリ１００は磁気格納セル１０２を含む。磁気格納セル１０２はアレイ（ａｒｒａｙ）内に配列された磁気格納セルの中で１つである。各磁気格納セルは選択装置１０４及び磁気接合（ｍａｇｎｅｔｉｃ ｊｕｎｃｔｉｏｎ）１１０を含む。実施形態において、複数の磁気接合１１０及び／又は複数の選択装置１０４は１つのセルとして使用され得る。また、スピン−軌道相互作用活性層（ｓｐｉｎ−ｏｒｂｉｔ ｉｎｔｅｒａｃｔｉｏｎ ａｃｔｉｖｅ ｌａｙｅｒ：ＳＯ活性層）１２２を含むバス１２０が図示されている。共通のバス１２０が複数の格納セルを通じて延長され、その中で１つの格納セルが図３に図示されている。実施形態に示したように、ＳＯ活性層１２２を形成する物質はただ格納セル１０２の付近内にある。したがって、より高い導電性を有するか、或いは又は非磁性の物質を含む他の物質はセル１０２の間に使用される。しかし、他の実施形態において、共通バス１２０はＳＯ活性層１２２で構成されることができる。また、他の実施形態において、ＳＯ活性層１２２は共通バス１２０から分離され得る。例えば、ＳＯ活性層１２２は磁気接合１１０と共通バス１２０との間に位置することができる。他の実施形態において、ＳＯ活性層１２２は格納セル１０２の一部に該当し、共通バス１２０は省略されることもあり得る。

図示された実施形態において、磁気接合１１０はデータ格納層（ｄａｔａ ｓｔｏｒａｇｅ ｌａｙｅｒ）１１２、非磁気空間層（ｎｏｎｍａｇｎｅｔｉｃ ｓｐａｃｅｒ ｌａｙｅｒ）１１４、基準層（ｒｅｆｅｒｅｎｃｅ ｌａｙｅｒ）１１６を含む。非磁気空間層１１４は非磁気状態である。幾つかの実施形態において、非磁気空間層１１４は、例えばトンネルバリアー（ｔｕｎｎｅｌｉｎｇ ｂａｒｒｉｅｒ）のような絶縁体であり得る。このような実施形態において、各非磁気空間層１１４は結晶（ｃｒｙｓｔａｌｌｉｎｅ）ＭｇＯを包含することができ、これはＴＲＭ及び磁気接合１１０のスピントランスファー効果及び／又は磁気接合１１０のスピン−軌道相互作用を強化する。他の実施形態において、非磁気空間層１１４はＣｕのような導体であり得る。他の実施形態において、非磁気空間層１１４は、例えば絶縁マトリックス（ｉｎｓｕｌａｔｉｎｇ ｍａｔｒｉｘ）内の導電チャンネルを含む果粒層（ｇｒａｎｕｌａｒ ｌａｙｅｒ）のような他の構造を有することもあり得る。

データ格納層１１２はスイッチされることができる磁気モーメントを有する自由層１１２である。磁気接合１１０が活動しない時（スイッチされない時）、自由層１１２の磁気モーメントは自由層１１２の容易軸（ｅａｓｙ ａｘｉｓ）に沿って置かれる。自由層１１２の磁気モーメントは磁気メモリ１１０の動作の間に実質的に固定されることが要求される。基準層１１６は１つの層に図示されている。しかし、他の実施形態において、基準層１１６はＲｕのような非磁性層によって分離された強磁性層（ｆｅｒｒｏｍａｇｎｅｔｉｃ ｌａｙｅｒｓ）を有する合成の反強磁性（ａｎｔｉｆｅｒｒｏｍａｇｎｅｔｉｃ）を含む複数の層であり得るが、これに限定されることではない。幾つかの実施形態において、磁気接合１１０は基準層１１６の磁気モーメントを決した位置に固定させる反強磁性層のような固定層（ｐｉｎｎｉｎｇ ｌａｙｅｒ）を包含することができる。他の実施形態において、基準層１１６の磁気モーメントは他の方法によって固定され得る。自由層１１２及び基準層１１６は強磁性であり、したがって１つ又はその以上のＦｅ、Ｎｉ、Ｃｏを包含することができる。たとえ磁気モーメントが図示されなかったが、自由層１１２及び基準層１１６の磁気モーメントは幾つかの実施形態において、平面と垂直であり得る。したがって、自由層１１２及び／又は基準層１１６の各々は面外磁気消去フィールド（ｏｕｔ−ｏｆ−ｐｌａｎｅ ｄｅｍａｇｎｅｔｉｚａｔｉｏｎ ｆｉｅｌｄ）（普通に４πＭｓの相当な部分）を超える直角の異方性磁気場（ａｎｉｓｏｔｒｏｐｙ ｆｉｅｌｄ）を有する。他の実施形態において、磁気モーメントは平面内にあり得る。

以下で説明されるように、自由層１１２の磁気モーメントはスピン−軌道相互作用効果を利用してスイッチされる。幾つかの実施形態において、自由層１１２は効果の組合を利用してスイッチされる。例えば、自由層１１２の磁気モーメントはスピン−軌道相互作用によって誘導されたトルクによって助けを受けたスピントランスファートルクを主な効果として使用してスイッチされ得る。しかし、他の実施形態において、主なスイッチングメカニズムはスピン−軌道相互作用によって誘導されたトルクであり得る。このような実施形態において、スピントランスファートルクのような他の効果は磁気接合１１０をスイッチングするか、又は選択するのに助けを与えられるが、これに限定されることではない。他の実施形態において、自由層１１２の磁気モーメントはただスピン−軌道相互作用効果のみを使用してスイッチされ得る。

ＳＯ活性層１２２は強いスピン−軌道相互作用を有する層であり、自由層１１２の磁気モーメントをスイッチングするのに使用され得る。ＳＯ活性層１１２はスピン−軌道フィールド（ｓｐｉｎ−ｏｒｂｉｔ ｆｉｅｌｄ）Ｈ_ＳＯを生成するのに使用される。さらに具体的に、電流がＳＯ活性層１２２を通じて平面内に誘導される。これは電流（例えば、Ｊ_ＳＯ）を共通バス１２０を通じて駆動することによって、なされ得る。ＳＯ活性層１２２を通じる電流はスピン−軌道フィールドＨ_ＳＯを発生させる関連されたスピン−軌道相互作用を有する。このようなスピン−軌道フィールドＨ_ＳＯは磁気モーメント１１５の上でスピン−軌道トルク（ｓｐｉｎ−ｏｒｂｉｔ ｔｏｒｑｕｅ）Ｔ_ＳＯと同一である。自由層１１２のスピン−軌道トルクはＴ_ＳＯ＝γ［ＭｘＨ_ＳＯ］によって示されるが、ここで、Ｍは磁気モーメント１１５の大きさ（ｍａｇｎｉｔｕｄｅ）である。したがって、相互に関連されたトルクとフィールドとはここで相互に交換的にスピン−軌道フィールド及びスピン−軌道トルクであると称され得る。これはスピン−軌道相互作用がスピン−軌道トルクとスピン−軌道フィールドからの元（ｏｒｇｉｎ）であることを意味する。また、このような記述は該当スピン−軌道ＳＯトルクを一般的なスピン−トランスファートルク（ｓｐｉｎ−ｔｒａｎｓｆｅｒ ｔｏｒｑｕｅ：ＳＴＴ）とさらに区別される。スピン−軌道トルクはＳＯ活性層１２２内の平面に誘導された電流を発生させ、スピン軌道相互作用をもたらす。例えば、図示された実施形態によれば、スピン−軌道トルクは電流密度Ｊ_ＳＯを発生させる。反対に、スピントランスファートルクは自由層１２２、非磁気空間層１１４、及び基準層１１６を通じて流れる面に対して垂直である電流によって、スピン極性チャージキャリヤー（ｓｐｉｎ ｐｏｌａｒｉｚｅｄ ｃｈａｒｇｅ ｃａｒｒｉｅｒｓ）を自由層１１２に書き込む。図示された実施形態において、スピントランスファートルクは電流密度Ｊ_ＳＴＴのために発生する。スピン−軌道トルクＴ_ＳＯ）は自由層１１２の磁気モーメントが平衡状態から容易軸（ｅａｓｙ ａｘｉｓ）に沿って平衡になるように速く方向を変わるようにする。スピン−軌道トルクＴ_ＳＯは類似な最大の大きさ（ｍａｇｎｉｔｕｄｅ）の一般的なＳＴＴトルクに比べて自由層の磁化を相当に速く傾くようにする。幾つかの実施形態において、スピントランスファーのような他のメカニズムがスイッチングを完成するために使用され得る。他の実施形態において、スイッチングはスピン−軌道トルクを使用して完成されることができる。したがって、発生されたスピン−軌道フィールド／スピントルクは自由層１１２の磁気モーメントをスイッチングするのに使用される。

幾つかの実施形態において、ＳＯ相互作用は、スピンホール効果（ｓｐｉｎ Ｈａｌｌ ｅｆｆｅｃｔ）とラシュバ効果（Ｒａｓｈｂａ ｅｆｆｅｃｔ）とのような、２つの効果の幾つかの組合を包含することができる。多いＳＯ活性層において、スピン−軌道相互作用はスピンホール効果とラシュバ効果（Ｒａｓｈｂａ ｅｆｆｅｃｔ）との全てを包含するが、２つの中でいずれか１つがさらに支配的な効果を有する。他のスピン−軌道効果がまた使用され得る。スピンホール効果は普通バルク効果（ｂｕｌｋ ｅｆｆｅｃｔ）として考慮される。スピンホール効果を示す物質はしばしば重金属（ｈｅａｖｙ ｍｅｔａｌ）や重金属によってドーピングされた物質を含む。例えば、このような物質はＡ及びＢによって、ドーピングされたＭから選択され得る。ここで、ＡはＹ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ｃｄ、Ｉｎ、Ｓｂ、Ｔｅ、Ｈｆ、Ｔａ（ｈｉｇｈ−ｒｅｓｉｓｔｉｖｅ ａｍｏｒｐｈｏｕｓ β−Ｔａ包含する）、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｈｇ、Ｔｌ、Ｐｂ、Ｂｉ、Ｐｏ、Ａｔ、及び／又はそれらの組合を包含することができる。ＭはＡｌ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｃｕ、Ｚｎ、Ａｇ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｐｔ、Ａｕ、Ｈｇ、Ｐｂ、Ｓｉ、Ｇａ、ＧａＭｎ、又はＧａＡｓの中で少なくとも１つを包含することができる。ＢはＶ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｐ、Ｓ、Ｚｎ、Ｇａ、Ｇｅ、Ａｓ、Ｓｅ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、ＩｎＳｂ、Ｔｅ、Ｉ、Ｌｕ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｈｇ、Ｔｌ、Ｐｂ、Ｂｉ、Ｐｏ、Ａｔ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂの中で少なくとも１つを包含することができる。幾つかの実施形態において、ＳＯ活性層１２２はＣｕによってドーピングされたＩｒ及び／又はＣｕによってドーピングされたＢｉを包含するか、或いはこれを利用して構成されることができる。ドーフィングは一般的に０．１〜１０原子％（ａｔｏｍｉｃ ｐｅｒｃｅｎｔ）の範囲内であり得る。他の実施形態において、他の物質が使用されることもあり得る。

ＳＯ活性層１２２内のスピン−軌道フィールドＨ_ＳＯの他のソース（ｓｏｕｒｃｅ）は接点（ｉｎｔｅｒｆａｃｅ）でのスピン−軌道相互作用と関連され得る。このような場合のスピン−軌道フィールドの大きさ（ｍａｇｎｉｔｕｄｅ）は接点でしばしば高い値を有する結晶フィールド（ｃｒｙｓｔａｌ ｆｉｅｌｄ）の大きさとしばしば連関され得る。隣接する層の格子整数（ｌａｔｔｉｃｅ ｐａｒａｍｅｔｅｒｓ）のミスマッチ（ｍｉｓｍａｔｃｈ）、接点での重金属の存在、及び他の効果のため、スピン−軌道相互作用は幾つかの接点で相当に大きくなり得る。インターフェイスプレーン（ｉｎｔｅｒｆａｃｅ ｐｌａｎｅ）方向と垂直の傾斜を有する結晶フィールドと関連された接点（ｉｎｔｅｒｆａｃｅ）での強力なスピン−軌道効果はしばしばラシュバ効果（Ｒａｓｈｂａ ｅｆｆｅｃｔ）であると称される。しかし、本説明で、ラシュバ効果はそれの起点（ｏｒｉｇｉｎ）及び方向に関わらずスピン−軌道相互作用を示す。幾つかの実施形態において、ＳＯ活性層１２２の接点は相当なラシュバ効果を得るために互いに異なり得る。例えば、ラシュバ効果は磁気接合１１０に隣接するＰｔ層を有するＳＯ活性層１１２、自由層１１２のためのＣｏ層、及び酸化アルミニウム（ａｌｕｍｉｎｕｍ ｏｘｉｄｅ）又はＭｇＯの非磁気層１１４のために発生することができる。他の実施形態において、他の物質が使用されることもあり得る。

磁化（ｍａｇｎｅｔｉｚａｉｏｎ）に対する接点でのスピン−軌道相互作用の効果（例えば、ラシュバ効果）は２つの部分に分けられる。先ず、スピン蓄積（ｓｐｉｎ ａｃｃｕｍｕｌａｔｉｏｎ）が接点で形成される。ラシュバ効果のためのスピン−蓄積のスピン−極性（ｓｐｉｎ−ｐｏｌａｒｉｚａｔｉｏｎ）のユニットベクトル（ｕｎｉｔ ｖｅｃｔｏｒ）Ｐ_ＳＯは典型的に結晶フィールド及び電流方向に垂直である。多いＳＯ活性層１２２は層１２０の平面と垂直である結晶フィールドを有する。これに、スピン−軌道極性は、例えば図３のＨ_ＳＯの方向のように平面内にある。その代わりに、ＳＯ活性層１２２は平面内にあるか、又は平面に傾いた結晶フィールドを有することができる。これに、ＳＯ活性層１２２は平面と垂直であるか、又は平面に傾いたスピン−軌道極性を有する。このような実施形態において、ＳＯ活性層１２２は表面合金（ｓｕｒｆａｃｅ ａｌｌｏｙ）であり得る。例えば、ＳＯ活性層１２２はＣｕ、Ｚｎ、Ｇａ、Ｇｅ、Ａｓ、Ｓｅ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｉｎ、８ｎ、８ｂ、Ｔｅ、Ｉ、Ｌｕ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｈｇ、Ｔｌ、Ｐｂ、Ｂｉ、Ｐｏ、Ａｔ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂの中で少なくとも１つを包含するか、或いはこれらの組合を包含することができる。他の実施形態において、ＳＯ活性層１２２はＡ／Ｂの表現合金、例えば、上部原子層（ｔｏｐ ａｔｏｍｉｃ ｌａｙｅｒ）がＡとＢの混合になるようにホスト物質であるＢ上に位置するＡの原子を包含することができる。ここで、ＡはＣｕ、Ｚｎ、Ｇａ、Ｇｅ、Ａｓ、Ｓｅ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｉｎ、８ｎ、８ｂ、Ｔｅ、Ｉ、Ｌｕ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｈｇ、Ｔｌ、Ｐｂ、Ｂｉ、Ｐｏ、Ａｔ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂの中で少なくとも１つを含む。ここで、ＢはＳｉ、Ｚｎ、Ｃｕ、Ａｇ、Ａｕ、Ｗ、Ｚｎ、Ｃｒ、Ｐｔ、Ｐｄの中で少なくとも１つを含む。多い実施形態において、Ａは２つ又は３つの互に異なる物質を含む。幾つかの実施形態において、少なくとも０．１乃至３つ以上の単分子層（ｍｏｎｏｌａｙｅｒ）を超過しないＡが蒸着される。幾つかの実施形態において、これは１つ又はその以上の置換Ｂｉ／Ａｇ、置換Ｐｂ／Ａｇ、置換Ｓｂ／Ａｇ、置換、Ｂｉ／Ｓｉ、置換Ａｇ／Ｐｔ、置換Ｐｂ／Ｇｅ、置換Ｂｉ／Ｃｕ、及びＡｕ、Ａｇ、Ｃｕ又はＳｉの表面上に位置するレイヤーを含む両分子層（ｂｉｌａｙｅｒ）を含む。他の実施形態において、ＳＯ活性層１２２はＩｎＧａＡｓ、ＨｇＣｄＴｅのような混合物又はＬａＡＩ０_３／ＳｒＴｉ０_３、ＬａＴｉ０_３／ＳｒＴｉ０_３の両分子層を含む。他の実施形態において、他の物質が使用され得る。例えば幾つかの実施形態において、ラシュバ効果は自由層１１２でスピン−軌道トルクＴ_ＳＯ及び対応するスピン−軌道フィールドＨ_ＳＯをもたらす。

仮にラシュバ効果によるユニット極性ベクトル（ｕｎｉｔ ｐｏｌａｒｉｚａｔｉｏｎ ｖｅｃｔｏｒ）Ｐ_ＳＯが自由層１１２の容易軸（ｅａｓｙ ａｘｉｓ）に平行であれば、ラシュバ効果は、スピンホール効果に対する説明と類似に磁気接合１１０をスイッチングするのに使用される。自由層１１２をスイッチングするために、平面内の電流パルスＪ_ＳＯがＳＯ活性層１２２を通じて誘導される。電流パルスは先に説明されたようにスピン−軌道フィールドＨ_ＳＯを発生させる。ＳＯトルクは磁気ダンピングトルク（ｍａｇｎｅｔｉｃ ｄａｍｐｉｎｇ ｔｏｒｑｕｅ）と反対であり、先に説明されたスピン−ホール効果と類似にＳＴＴと類似な方法に自由層の磁化をスイッチングすることができる。仮にスピン−軌道フィールドのホール及びラシュバ要素が全て存在すれば、２つの効果は互いに助けを与えられる。前者の実施形態で（Ｔ_ＳＯがダンピング（ｄａｍｐｉｎｇ）を圧倒）、スピン−軌道フィールドＨ_ＳＯは後者の実施形態（Ｈ_ＳＯが異方性磁気場（ａｎｉｓｏｔｒｏｐｙ ｆｉｅｌｄ）Ｈｋを圧倒）で必要とすることよりさい１／ａ倍であり得る（ここで、ａは自由層のギルバートダンピング定数（Ｇｉｌｂｅｒｔ ｄａｍｐｉｎｇ ｃｏｎｓｔａｎｔ）で、通常０．００１〜０／０５である）。

したがって、磁気メモリ１００は自由層１１２の磁気モーメントをスイッチングするのにＳＯ層１２０によって生成されたスピン−軌道相互作用及びスピン−軌道フィールドを使用する。幾つかの実施形態において、ＳＯ活性層１２２はスピン−軌道フィールドＨ_ＳＯを発生させるためにスピン−ホール効果及びラシュバ効果に全て依存するか、或いはその中でいずれか１つに依存することができる。結果的に、本説明で、“スピン−軌道効果”、“スピン−軌道フィール”、及び／又は“スピン−軌道相互作用”はラシュバ効果、スピンホール効果、この２つの結合及び／又は他のスピン−軌道相互作用又はスピン−軌道相互作用と類似な効果の中で少なくともいずれか１つと連関されたスピン−軌道を包含することができる。スピン−軌道フィールドはデータ格納／自由層１１２の磁気モーメントにトルクを加えることができる。このようなスピン−軌道トルクは自由層１２２の磁気モーメントをスイッチングするのに使用され得る。幾つかの実施形態において、スピン−軌道フィールドは自由層１１２の磁気モーメントがスイッチングすることを助ける。トランスファートルク（ｔｒａｎｓｆｅｒ ｔｏｒｑｕｅ）のような他のメカニズムは主要スイッチングメカニズムである。他の実施形態において、スピン−軌道トルクは自由層１１２の磁気モーメントに対する主要スイッチングメカニズムである。しかし、幾つかの実施形態において、スピン−軌道トルクはスピントランスファートルクのような他のメカニズムによって助けを受ける。このような助けは自由層１１２の磁気モーメントをスイッチングするか、及び／又はスイッチされる磁気接合を選択するのに助けを与える。

スピン−軌道トルクが自由層１１２の磁気モーメントをスイッチングするのに使用されるので、メモリ１００の性能は改善される。先に説明されたように、ＳＯ活性層１２２によって発生されたスピン−軌道トルクは磁気接合１１０のスイッチング時間を減少させる。スピン−軌道トルクは典型的に高い効率のＰ_ＳＯを有し、電流Ｊ_ＳＯに比例する。電流密度が平面内にあり、非磁気空間層１１４を通じて流れないので、スピン−軌道電流（ｓｐｉｎ−ｏｒｂｉｔ ｃｕｒｒｅｎｔ）は磁気接合１１０に損傷を与えなく、増加する。結果的に、スピン−軌道フィールド及びスピン−軌道トルクは増加する。したがって、書込み時間は減少され、書込みエラー発生率は改善される。したがって、メモリ１００の性能が改善される。

磁気メモリ１００の磁気接合１１０をスイッチングし、磁気格納セル１０２に書込み動作を遂行するのに利用するために、所定の回路が要求される。さらに、メモリ１００と連結されて使用される回路はスピン−軌道相互作用を使用するのみならず、他の効果また提供する。

図４及び図５はスピン−軌道相互作用を利用して書込み動作を遂行する磁気メモリ１５０の一部分に対する一例を示す図面である。図４はグローバル回路（ｇｌｏｂａｌ ｃｉｒｃｕｉｔｒｙ）１６０、サブアレイ（ｓｕｂ ａｒｒａｙｓ）１７０、メモリアレイタイル（ｍｅｍｏｒｙ ａｒｒａｙ ｔｉｌｅｓ：ＭＡＴｓ）１８０を含む磁気メモリ１５０を示す図面である。図５はサブアレイ１７０の中で１つを示す図面である。ＭＡＴｓ１８０はサブアレイ１７０内に組織される。各ＭＡＴ１８０は図３で説明されたセル１０２のような複数の格納セル及びＳＯ活性層１２２と類似なＳＯ活性層を含む。ＭＡＴ１８０内の格納セルはアレイ形態に組織される。再び図４及び図５を参照すれば、ＭＡＴ１８０はまたビットライン及びワードラインを含む。ビットライン及びワードラインは平行であるか、或いは垂直であり得る。幾つかの実施形態において、磁気格納セルはビットラインとワードラインとが交差する地点に位置する。幾つかの実施形態において、ビットラインとワードラインとはＤＲＡＭと類似にハーフピッチ（ｈａｌｆ−ｐｉｔｃｈ）で描かれている。ＭＡＴ１８０はまた図３に説明されたＳＯ活性層１２２を駆動するのに使用される共通バス１８２を包含する。たとえ図５で単なる１つの共通バス１８２が図示されていっても、ＭＡＴ１８０は複数のバスを有することができる。共通バス１８２は一方向又は両方向プリチャージ電流（ｐｒｅｃｈａｒｇｅ ｃｕｒｒｅｎｔ）を運搬するのに使用される。プリチャージ電流はそれのスタグネーション地点（ｓｔａｇｎａｔｉｏｎ ｐｏｉｎｔ）から磁気接合１１０を駆動するＳＯフィールドを生成するのに使用される。図示された実施形態において、共通バス１８２はグローバルビットライン１６２、１６４、１６６、１６８に平行になり、中間ビットライン（ｉｎｔｅｒｍｅｄｉａｔｅ ｂｉｔ ｌｉｎｅｓ）１７４と垂直である。しかし、他の実施形態において、共通バス１８２は他の方向に配置されることもあり得る。したがって、磁気メモリ１５０は階層的に構成される。幾つかの実施形態において、メモリ１５０は主な或いは補助書込みメカニズムとしてスピントランスファー効果を使用する。幾つかの実施形態において、スピン−軌道相互作用はデータ格納層の磁気モーメントをスタグネーション地点から遠くなるように駆動することによって、スイッチング速度を増加させるのに使用される。言い換えれば、スピン−軌道相互作用は容易軸（ｅａｓｙ ａｘｉｓ）から自由層の磁気モーメントを斜めにするのに使用される。その後、スピントランスファートルクは磁気接合をスイッチングするのに使用される。スピントランスファー効果が主なスイッチングメカニズムとして考慮されるので、磁気メモリ１５０はＳＴＴ−ＲＡＭとして考慮される。

グローバル回路１６０はグローバルビットライン１６２、１６４、１６６、１６８を通じてＭＡＴｓと連結される。幾つかの実施形態において、グローバルビットライン１６２、１６４、１６６、１６８は実質的にグローバルビットライン−ソースライン対に対応する。したがって、本説明で、グローバルビットラインは１つのシングルビットラインであり得、又はビットライン−ソースライン対であり得る。グローバル回路は１つ又はその以上のＭＡＴｓ１８０を選択するのに使用される１つ又はその以上のグローバルビットライン１６２、１６４、１６６、１６８を選択し、駆動する。グローバルビットライン１６２、１６４、１６６、１６８は各サブアレイ１７０内のＭＡＴｓ１８０の読出し及び書込み動作のために選択的に駆動される。たとえサブアレイ１７０当たり４つのグローバルビットライン１６２、１６４、１６６、１６８が図示されているが、他の数が使用され得る。さらに、たとえ所定の数の各サブアレイ１７０内のＭＡＴｓ１８０及びサブアレイ１７０が図示されているが、他の数が使用され得る。ＭＡＴｓ１８０に加えて、各サブアレイ１７０は中間ビットライン１７４を駆動する中間回路（ｉｎｔｅｒｍｅｄｉａｔｅ ｃｉｒｃｕｉｔｒｙ）１７２を包含する。幾つかの実施形態において、中間ビットライン１７４は実質的に中間ビットライン−ソースライン対に対応する。したがって、本説明で、１つの中間ビットラインは１つのシングルビットラインであり得、又はビットライン−ソースライン対であり得る。中間回路１４０は先に説明されたか、或いは以下で説明されるようにＭＡＴ１８０内の書込み動作をコントロールする。中間ビットライン１７４及びグローバルビットライン１６２、１６４、１６６、１６８の組合を利用して、適当なＭＡＴ１８０が選択される。

中間回路１７２は対応するＭＡＴｓ１８０の読出し動作及び書込み動作をコントロールする。例えば、図６に示したように、中間回路１７０は中間デコーディング回路１７９、駆動−感知回路１７３を含む。デコーディング回路１７９は所定のＭＡＴ１８０を選択するだけでなく、ＭＡＴ１８０内の各々のワードライン及びビットラインを選択するようにする（したがって、格納メモリセルが選択される）。書込み回路１７５は書込み電流を駆動するのに使用され、またＭＡＴ１８０内の書込み動作を制御するのに使用される。これと類似に、読出し回路１７７は読出し電流を駆動し、読出し動作が遂行されるＭＡＴ１８０から出力感知電流を受信し、及び／又は対応するＭＡＴ１８０内の読出し動作を制御する。

図３乃至図６を参照すれば、動作の間に、共通バス１２２はプリチャージ電流によって駆動される。プリチャージ電流は容易軸から自由層１１２の磁気モーメントを斜めに横たえるＳＯトルクを発生する。したがって、プリチャージ電流及びＳＯトルクは速い書込み動作のために磁気接合１１０を準備することと理解され得る。プリチャージ電流は平面内にあり、磁気接合を通じて移動しない。グローバル回路１６０及び中間回路１７２を利用して、スピントランスファー電流はその後、書込み動作のために選択されたメモリセル１０２内の磁気接合１１０を通じて駆動される。したがって、スピントランスファートルクはメモリ１００／１５０に対して書込み動作のための主なメカニズムとして看做される。しかし、ＳＯ相互作用が磁気メモリ１００／１５０内のセルに対する書込み動作を遂行するのに使用されることもあり得る。

メモリ１５０は階層的であり、モジュール式である。グローバルビットライン１６２、１６４、１６６、１６８、ＭＡＴｓ１８０、中間回路１７２、及び中間ビットライン１７４の組合（例えば、サブアレイ１７０）はさらに多い量のデータを格納するように磁気メモリ１５０を増加させるために反複され得る。言い換えれば、ＭＡＴｓ１８０のようなモジュール、中間回路１７２、及びグローバル回路は複製されて、さらに大きいメモリを形成するために追加され得る。したがって、メモリ１５０は本質的に階層的である。したがって、メモリ１５０は拡張可能であり、さらに集積されたメモリに拡張される。さらに、グローバルビットライン１６２、１６４、１６６、１６８は各ＭＡＴ１８０内のビットライン及びワードラインに比べて低い抵抗を有する。したがって、寄生抵抗は減少され、またＭＡＴｓ１８０に制限される。したがって、アレイ効率（ａｒｒａｙ ｅｆｆｉｃｉｅｎｃｙ）が増加する。感知増幅器はグローバル回路１６０内に位置する。複数のＭＡＴｓ１８０はグローバル回路１５０内のグローバル感知増幅器（ｇｌｏｂａｌ ｓｅｎｓｅ ａｍｐｌｉｆｉｅｒｓ）及びグローバル書込み駆動器（ｇｌｏｂａｌ ｗｒｉｔｅｒ ｄｒｉｖｅｒｓ）をまた共有する。他の実施形態において、さらにローカル化された感知増幅器及び／又は書込み駆動器が、例えば中間回路１７２内で、使用され得る。ＭＡＴｓ内の感知信号、電流駆動、デコーディングのために中間回路１７２を使用することは読出し及び／又は書込み動作のペナルティー（ｐｅｎａｌｔｙ）を減らし得る。結果的に、メモリ１５０は高い集積度のメモリとして使用可能である。

図７はスイッチングのためにスピン−軌道相互作用と関連されたスピントランスファー効果を使用する磁気メモリの一部に対する実施形態を示す図面である。具体的に、サブアレイ１７０’の一部が図示されている。サブアレイ１７０’はサブアレイ１７０と類似である。これに、類似な構成要素は類似な符号で表記される。サブアレイ１７０’はＭＡＴ１８０’及びアレイギャップ（ａｒｒａｙ ｇａｐｓ）にある中間回路１７２’を含む。説明を明確にするために単なる１つのＭＡＴ１８０’が図示されている。しかし、サブアレイ１７０’は普通に複数のＭＡＴｓ１８０’のみでなく、アレイギャップ内の複数の中間回路１７２’を包含することができる。また、中間回路１７２’に提供されるグローバルライン１６６’、１６８’が図示されている。グローバルビットライン１６６’、１６８’と信号ＣＳＯは中間回路を制御するのに使用される。

中間ビットライン１７４’ＩＳＬＡ、ＩＢＬＡ、ＩＳＬＢ、ＩＳＬＢはビットラインＩＢＬＡ、ＩＢＬＡとソースラインＩＳＬＡ、ＩＳＬＢとのペア（ｐａｉｒｓ）である。中間ビットライン１７４’は中間回路１７２’をＭＡＴ１８０’の一部に連結させる。中間回路１７２’は読出し又は書込みのためにＭＡＴ１８０’の２つのカラム１８１、１８３の中でいずれか１つを選択するようにビットライン１７４’を制御する。ＭＡＴ１８０’は磁気格納セル１９０、ビットライン１８２’、ソースライン１８４を含む。説明を明確にするために、１つの格納セル１９０のみが符号で表記される。格納セル１９０は各々磁気接合１１０及び選択装置１０４に対する磁気接合１９２及び選択装置１９４を含む。ビットライン１８２’は磁気接合１９２に連結される。したがって、ビットライン１８２’は図３に示したように共通バス１８２に対応する。ビットライン１８２’はＳＯ活性層（図７では図示せず）を包含するか、或いはＳＯ活性層に隣接し、ＳＯ活性層はＳＯトルクを通じて磁気接合１９２に書込み動作を遂行するのに使用される。

セル１９０に書き込むために、選択装置１８６がＰＲＥ信号及びＣＳＯ信号によって選択され、駆動される。したがって、ＳＯ電流がライン１８２’を通じて面に駆動され、磁気接合１９２の自由層のＳＯトルクを生じる。幾つかの実施形態において、ＳＯ電流は速いスイッチングのために平衡状態から磁気接合１９２の自由層の状態を摂動させるのに使用されるプリチャージ電流（ｐｒｅｃｈａｒｇｅ ｃｕｒｒｅｎｔ）であり得る。ワードライン信号ＷＬｉ（ｉは０からｎまでの整数）を通じて適当な格納セル１９０が選択される。仮にスピントランスファーがセル１９０に対する書込み動作に使用されれば、スピントランスファー電流（ｓｐｉｎ ｔｒａｎｓｆｅｒ ｃｕｒｒｅｎｔ）がビットライン１８２’及びソースライン１８４を経由して磁気接合１９２を通じて駆動される。したがって、磁気接合１９２はＳＯ相互作用及びＳＴＴの組合を使用して書き込まれる。

サブアレイ１７０’はメモリ１００、１５０の利得を共有する。具体的に、ＳＯトルクを使用することは磁気接合１９２をスイッチングすることに使用される。ＳＯトルクは別に使用でき、又は少なくとも幾つかの実施形態においてはＳＴＴと共に使用されることもあり得る。スピン−軌道トルクスイッチング（ｓｐｉｎ−ｏｒｂｉｔ ｔｏｒｑｕｅ ｓｗｉｔｃｈｉｎｇ）、具体的にＳＴＴスイッチングとの結合はスイッチング時間と書込みエラー率とを減少させる。サブアレイ１７０’は階層的であり、したがってより大きいサイズ及び／又は高い集積度を有するように拡張され得る。また、サブアレイ１７０’は階層的であり、モジュール式であり得る。したがって、より大きいメモリを構成するために回路が複製されるか、或いは付加され得る。結局、サブアレイ１７０’は高い集積度のメモリで使用可能になる。

図８はスイッチングのためにスピン−軌道相互作用と関連されたスピントランスファー効果を使用する磁気メモリ２００の一部を示す他の実施形態に対する図面である。メモリ２００はＭＡＴ２０１を含む。サブアレイ内の他のＭＡＴのようにメモリ２００の他の部分、中間回路、及びグローバル回路は図示されない。メモリ２００はメモリ１００、１５０と類似である。したがって、メモリ２００は図示せずが、サブアレイ１７０、１７０’、中間回路１７２、１７２’、中間ビットライン１７４、１７４’、グローバルビットライン１６２、１６４、１６６、１６８、１６６’、１６８’、グローバル回路１６０と類似なサブアレイ、中間回路、中間ビットライン、グローバルビットライン、及びグローバル回路を各々包含する。メモリ２００はＭＡＴｓ１８０、１８０’に対するＭＡＴ２０１を含む。説明を明確にするために、単なる１つのＭＡＴ２０１のみが図示されている。ＭＡＴ２０１は磁気接合２１２と選択装置２１４をと含むメモリセル２１０を含み、これは各々メモリセル１０２、１９０、磁気接合１１０、１９２、選択装置１０４、１９４と類似である。図示せずが、ＭＡＴ２０１はＳＯ活性層１２２と類似なＳＯ活性層をまた含む。ＳＯ活性層は磁気接合２１２の自由層に隣接する。ＭＡＴ２０１は共通バス（プリチャージラインＰＬｉ、ｉは０からｍの間の整数）２２０及びビットラインＢＬｉ２３０を含み、これは各々共通バス１８２、１８２’及びソースライン１８４と類似である。共通バス２２０は該当ラインが磁気接合２１２にカップリングされるので、共通バスであると称される。したがって、共通バス２２０はＳＯトルクを通じて磁気接合１９２に書き込むのに使用されるＳＯ活性層を包含するか、隣接するか、及び／又は駆動する。メモリ２００は信号ＣＳｉ（ｉは０、１、・・・、ｍ）によって駆動されるゲート２０２、２０４をまた含む。メモリ２００において、共通バス２２０はビットライン２３０に平行になり、ワードライン２１８と垂直である。

セル２１０にデータを書き込むために、選択装置２０２、２０４がＣＳＯ信号を使用して選択され駆動される。したがって、ＳＯ電流がライン２２０を通じて面に駆動され、磁気接合２１２の自由層のＳＯトルクを生じる。幾つかの実施形態において、ＳＯ電流は速いスイッチングのために平衡状態から磁気接合２１２の自由層の状態を摂動させるのに使用されるプリチャージ電流であり得る。ワードライン信号ＷＬｉ（ｉは０からｎまでの整数）によって適当な格納セル２１０が選択されワードライン２１８を通じて駆動される。仮にスピントランスファーがセル２１０に対する書込み動作に使用されれば、スピントランスファー電流はビットライン２３０を経由して磁気接合２１２を通じて駆動される。したがって、磁気接合２１２はＳＯ相互作用及びＳＴＴの結合を使用して書込み動作が遂行される。

メモリ２００はメモリ１００、１５０、１７０’の利得を共有する。具体的に、ＳＯトルクを使用することは磁気接合２１２をスイッチングすることに使用される。ＳＯトルクはＳＴＴと共に使用されるか、或いは別に使用され得る。スピン−軌道トルクスイッチング、具体的にＳＴＴスイッチングとの結合はスイッチング時間と書込みエラー率とを減少させる。メモリ２００は階層的であり、したがって、より大きいサイズ及び／又は高い集積度を有するように拡張され得る。また、メモリ２００はモジュール式であり得る。したがって、より大きいメモリを構成するために回路が複製されるか、或いは付加され得る。結局、メモリ２００は高い集積度のメモリで使用可能になる。

図９はスイッチングのためにスピン−軌道相互作用と関連されたスピントランスファー効果を使用する磁気メモリ２００’の一部を示す他の実施形態に対する図面である。図１０は磁気メモリ２００’の一部分に対する実施形態のタイミング図である。メモリ２００’はメモリ１００、１５０、２００と類似である。したがって、類似な構成要素は類似な符号を使用して表記される。メモリ２００’はサブアレイの一部であるＭＡＴ２０１’、中間回路２４０、及び中間ビットラインＩＳＬ、ＩＢＩを含み、これはＭＡＴｓ１８０、１８０’、２００、中間回路１７２、１７２’、及び中間ビットライン１７４、１７４’と類似である。サブアレイ内のＭＡＴｓのようなメモリ２００’の他の部分及びグローバル回路は図示されない。たとえ図示されなくても、メモリ２００’はサブアレイ１７０、１７０’、グローバルビットライン１６２、１６４、１６６、１６８、１６６’、１６８’、グローバル回路１６０と各々類似なサブアレイ、グローバルビットライン、グローバル回路を包含する。説明を明確にするために、単なる１つのＭＡＴ２０１’のみが図示されている。ＭＡＴ２０１’は少なくとも１つの磁気接合２１２’と少なくとも１つの選択装置２１４’を含むメモリセル２１０’を含み、これは各々メモリセル１０２、１９０、２１０、磁気接合１１０、１９２、２１２、選択装置１０４、１９４、２１４と類似である。図示せずが、ＭＡＴ２０１’はＳＯ活性層１２２と類似なＳＯ活性層をまた含む。ＳＯ活性層は磁気接合２１２’の自由層に隣接する。ＭＡＴ２０１’は共通バス（ビットライン）２２０及びソースライン２３０を含み、これは各々共通バス１８２、１８２’、２２０及びソースライン１８４、２３０と類似である。共通バス２２０’は該当ラインが磁気接合２１２’にカップリングされるので、共通バスであると称される。したがって、共通バス２２０はＳＯトルクを通じて磁気接合２１２’に書き込むのに使用されるＳＯ活性層を包含するか、隣接するか、及び／又は駆動する。メモリ２００’は信号ＣＳｉ（ｉは０、１、・・・、ｍ）によって駆動されるゲート２０２’、２０４’をまた含む。メモリ２００’において、共通バス２２０’はソースライン２３０’に平行になり、ワードライン２１８’と垂直である。

図９及び図１０を参照すれば、中間回路２４０’はグローバルビットラインを通じて提供される信号ＤＷ、ＥＮＷによって制御される。信号ＣＳＰＡ、ＣＳＰＢはセル２１０’に書き込むデータに基づいて選択的に活性化される。信号ＣＳ、ＷＬはセル２１０’に対する書込み動作のために共通バス２２０’及びソースライン２３０’を活性化するのに使用される。さらに具体的に、共通バス２２０’は共通バス２２０’を通じてプリチャージ電流を駆動するために活性化される。タイミング図２５０及びメモリ２００’から分かるように、書き込まれるデータに基づいて、電流は共通バス２２０’を通じて他の方向に駆動される。したがって、プリチャージ／ＳＯ電流は両方向電流であり得る。このようなプリチャージ電流は容易軸から自由層の磁気モーメントを摂動させる。ワードライン２１８’及びソースライン２３０’はその後、ソースライン２３０’、磁気接合２１２’、共通バス２２０’を通じてＳＴＴ電流を駆動するために活性化される。書込み電流が構成要素２３０’、２１２’、２２０’を通過する順序は書き込まれるデータに基づく。幾つかの実施形態において、書込み電流は磁気電流が平衡状態に戻って来る前に磁気接合を通じて面と垂直の方向に駆動される。したがって、ＳＯ相互作用及びＳＴＴの結合を利用して磁気接合２１２’に対する書込み動作が遂行される。

メモリ２００’はメモリ１００、１５０、１７０’、２００の利得を共有する。具体的に、ＳＯトルクを使用することは磁気接合２１２’をスイッチングすることに使用される。ＳＴＴスイッチングと結合するスピン−軌道トルクスイッチングはスイッチング時間と書込みエラー率とを減少させる。メモリ２００’は階層的であり、モジュール式であり得る。したがって、メモリ２００’は容易にさらに大きいサイズ及び／又は高い集積度に拡張され得る。より大きいメモリを構成するために回路が複製されるか、或いは付加され得る。結局、メモリ２００’は高い集積度のメモリで使用可能になる。

図１１はスイッチングのためにスピン−軌道相互作用と関連されたスピントランスファー効果を使用する磁気メモリ２００’’の一部を示す他の実施形態に対する図面である。図１２は磁気メモリ２００’’の一部分に対する実施形態のタイミング図である。メモリ２００’’はメモリ１００、１５０、２００、２００’と類似である。したがって、類似な構成要素は類似な符号を使用して表記される。メモリ２００’’はサブアレイの一部であるＭＡＴ２０１’’、中間回路２４０’’、及び中間ビットラインＩＰＬ、ＩＢＬを含み、これはＭＡＴｓ１８０、１８０’、２００、２００’、中間回路１７２、１７２’、及び中間ビットライン１７４、１７４’と類似である。サブアレイ内のＭＡＴｓのようなメモリ２００’’の他の部分及びグローバル回路は図示されない。たとえ図示されないが、メモリ２００’’はサブアレイ１７０、１７０’、グローバルビットライン１６２、１６４、１６６、１６８、１６６’、１６８’、グローバル回路１６０と各々類似なサブアレイ、グローバルビットライン、グローバル回路を包含する。説明を明確にするために、単なる１つのＭＡＴ２０１’’のみが図示されている。ＭＡＴ２０１’’は少なくとも１つの磁気接合２１２’’と少なくとも１つの選択装置２１４’’を含むメモリセル２１０’を含み、これは各々メモリセル１０２、１９０、２１０’、磁気接合１１０、１９２、２１２、２１２’、選択装置１０４、１９４、２１４、２１４’と類似である。図示しないが、ＭＡＴ２０１’’はＳＯ活性層１２２と類似なＳＯ活性層をまた含む。ＳＯ活性層は磁気接合２１２’’の自由層に隣接する。ＭＡＴ２０１’’は共通バス（ビットライン）２２０’’及びソースライン２３０’’を含み、これは各々共通バス１８２、１８２’、２２０、２２０’及びソースライン１８４、２３０、２３０’と類似である。共通バス２２０’’は該当ラインが磁気接合２１２’’にカップリングされるので、共通バスであると称される。したがって、共通バス２２０’’はＳＯトルクを通じて磁気接合２１２’’に書き込むのに使用されるＳＯ活性層を包含するか、隣接するか、及び／又は駆動する。メモリ２００’’は信号ＣＳによって駆動されるゲート２０２’’、２０４’’をまた含む。メモリ２００’’において、共通バス２２０’’はビットライン２３０’’に平行になり、ワードライン２１８’’と垂直である。

図１１及び図１２を参照すれば、中間回路２４０’’は書込み制御ロジックによって提供される信号ＰＲ、／ＰＲ、ＷＲ０、／ＷＲ１によって制御される。信号ＣＳはセル２１０’’に対する書込み動作のために中間ビットラインＩＢＬ２２０’’及び中間ソースラインＩＳＬ２３０’’を活性化するのに使用される。さらに具体的に、共通バスＰＬ２２０’’は共通バス２２０’’を通じてプリチャージ電流を駆動するために活性化される。タイミング図２５０’及びメモリ２００’’から分かるように、書き込まれるデータに関わらず、電流は共通バスＰＬ２２０’’を通じて同一の方向に駆動される。したがって、プリチャージ／ＳＯ電流は一方向電流であり得る。このようなプリチャージ電流は容易軸から自由層の磁気モーメントを摂動させる。ワードライン２１８’’及びビットライン２３０’’はその後、ビットライン２３０’’、磁気接合２１２’’、共通バス２２０’’を通じてＳＴＴ電流を駆動するために活性化される。書込み電流が構成要素２３０’’、２１２’’、２２０’’を通過する順序は書き込まれるデータに基づく。幾つかの実施形態において、書込み電流は磁気電流が平衡状態に戻って来る前に磁気接合を通じて面と垂直の方向に駆動される。したがって、ＳＯ相互作用及びＳＴＴの結合を利用して磁気接合２１２’’に対する書込み動作が遂行される。

メモリ２００’’はメモリ１００、１５０、１７０’、２００、２００’の利得を共有する。具体的に、ＳＯトルクを使用することは磁気接合２１２’’をスイッチングすることに使用される。ＳＴＴスイッチングと結合するスピン−軌道トルクスイッチングはスイッチング時間と書込みエラー率とを減少させる。メモリ２００’’は階層的であり、モジュール式であり得る。したがって、メモリ２００’’は容易にさらに大きいサイズ及び／又は高い集積度に拡張され得る。より大きいメモリを構成するために回路が複製されるか、或いは付加され得る。結局、メモリ２００’’は高い集積度のメモリで使用可能になる。

図１３はスイッチングのためにスピン−軌道相互作用と関連されたスピントランスファー効果を使用する磁気メモリ２００’’’の一部を示す他の実施形態に対する図面である。図１４は磁気メモリ２００’’’に対する実施形態のタイミング図である。メモリ２００’’’はメモリ１００、１５０、２００、２００’、２００’’と類似である。したがって、類似な構成要素は類似な符号を使用して表記される。メモリ２００’’’はサブアレイの一部であるＭＡＴ２０１’’’、中間回路２４０’’、及び中間ビットラインＩＰＬ、ＩＢＬを含み、これはＭＡＴｓ１８０、１８０’、２００、２００’、２００’’、中間回路１７２、１７２’、２４０、２４０’、及び中間ビットライン１７４、１７４’と類似である。サブアレイ内のＭＡＴｓのようなメモリ２００’’’の他の部分及びグローバル回路は図示されない。たとえ図示されないが、メモリ２００’’’はサブアレイ１７０、１７０’、グローバルビットライン１６２、１６４、１６６、１６８、１６６’、１６８’、グローバル回路１６０と各々類似なサブアレイ、グローバルビットライン、グローバル回路を包含する。説明を明確にするために、単なる１つのＭＡＴ２０１’’’のみが図示されている。ＭＡＴ２０１’’’は少なくとも１つの磁気接合２１２’’’と少なくとも１つの選択装置２１４’’’を含むメモリセル２１０’’’を含み、これは各々メモリセル１０２、１９０、２１０’、２１０’’、磁気接合１１０、１９２、２１２、２１２’、２１２’’、選択装置１０４、１９４、２１４、２１４’、２１４’’と類似である。図示せずが、ＭＡＴ２０１’’’はＳＯ活性層１２２と類似なＳＯ活性層をまた含む。ＳＯ活性層は磁気接合２１２’’’の自由層に隣接する。ＭＡＴ２０１’’’は共通バスＰＬ２１０’’’及びビットラインＢＬ２３０’’を含み、これは各々共通バス１８２、１８２’、２２０、２２０’、２２０’’及びライン１８４、２３０、２３０’、２３０’’と類似である。共通バス２１０’’’は該当ラインが磁気接合２１２’’’にカップリングされるので、共通バスであると称される。したがって、共通バス２１０’’’はＳＯトルクを通じて磁気接合２１２’’’に書き込むのに使用されるＳＯ活性層を包含するか、隣接するか、及び／又は駆動する。メモリ２００’’’は信号ＣＳによって駆動されるゲート２０２’’’、２０４’’’をまた含む。メモリ２００’’’において、共通バス２１０’’’はビットライン２３０’’’に平行になり、ワードライン２１８’’’と垂直である。

図１３及び図１４を参照すれば、中間回路２４０’’は書込み制御ロジックによって提供される信号ＰＲ０、／ＰＲ０、ＰＲ１、／ＰＲ１、ＷＲ０、／ＷＲ１によって制御される。信号ＣＳはセル２１０’’に対する書込み動作のために共通バス２２０’’及びビットラインＩＳＬ２３０’’を活性化するのに使用される。さらに具体的に、共通バス２２０’’は共通バス２２０’’を通じてプリチャージ電流を駆動するために活性化される。タイミング図２５０’’及びメモリ２００’’’から分かるように、書き込まれるデータに基づいて、電流は共通バス２２０’’を通じて１つの方向に駆動される。したがって、プリチャージ／ＳＯ電流は両方向電流であり得る。このようなプリチャージ電流は容易軸から自由層の磁気モーメントを摂動させる。ワードライン２１８’’はその後、ＳＴＴ電流がビットライン２３０’’’、磁気接合２１２’’’、共通バス２２０’’’を通じるか、或いはその反対の方向に通じて駆動されるように活性化される。ＳＴＴ電流が構成要素２３０’’’、２１２’’’、２２０’’’を通過する順序は書き込まれるデータに基づく。幾つかの実施形態において、書込み電流は磁気電流が平衡状態に戻って来る前に磁気接合を通じて面と垂直の方向に駆動される。したがって、ＳＯ相互作用及びＳＴＴの結合を利用して磁気接合２１２’’’に対する書込み動作が遂行される。

メモリ２００’’’はメモリ１００、１５０、１７０’、２００、２００’、２００’’の利得を共有する。具体的に、ＳＯトルクを使用することは磁気接合２１２’’’をスイッチングすることに使用される。ＳＴＴスイッチングと結合するスピン−軌道トルクスイッチングはスイッチング時間と書込みエラー率とを減少させる。メモリ２００’’’は階層的であり、モジュール式であり得る。したがって、メモリ２００’’’は容易にさらに大きいサイズ及び／又は高い集積度に拡張され得る。より大きいメモリを構成するために回路が複製されるか、或いは付加され得る。結局、メモリ２００’’’は高い集積度のメモリで使用可能になる。

図１５はスイッチングのためにスピン−軌道相互作用と関連されたスピントランスファー効果を使用する磁気メモリ２００’’’’の一部を示す他の実施形態に対する図面である。図１６は磁気メモリ２００’’’に対する実施形態のタイミング図２５０’’’であるメモリ２００’’’’はメモリ１００、１５０、２００、２００’、２００’’、２００’’’と類似である。したがって、類似な構成要素は類似な符号を使用して表記される。メモリ２００’’’’はサブアレイの一部であるＭＡＴ２０１’’’’、中間回路２４０’’’、及び中間ビットラインを含み、これはＭＡＴｓ１８０、１８０’、２００、２００’、２００’’、２００’’’、中間回路１７２、１７２’、２４０、２４０’、２４０’’、２４０’’’、及び中間ビットライン１７４、１７４’と類似である。サブアレイ内のＭＡＴｓのようなメモリ２００’’’’の他の部分及びグローバル回路は図示されない。たとえ図示されないが、メモリ２００’’’’はサブアレイ１７０、１７０’、グローバルビットライン１６２、１６４、１６６、１６８、１６６’、１６８’、グローバル回路１６０と各々類似なサブアレイ、グローバルビットライン、グローバル回路を包含する。説明を明確にするために、単なる１つのＭＡＴ２０１’’’’のみが図示されている。ＭＡＴ２０１’’’’は少なくとも１つの磁気接合２１２’’’’と少なくとも１つの選択装置２１４’’’’を含むメモリセル２１０’’’’を含み、これは各々メモリセル１０２、１９０、２１０’、２１０’’、２１０’’’、磁気接合１１０、１９２、２１２、２１２’、２１２’’、２１２’’’、選択装置１０４、１９４、２１４、２１４’、２１４’’、２１４’’’と類似である。図示せずが、ＭＡＴ２０１’’’’はＳＯ活性層１２２と類似なＳＯ活性層をまた含む。ＳＯ活性層は磁気接合２１２’’’’の自由層に隣接する。ＭＡＴ２０１’’’’は共通バスＰＬ２２０’’’’及びビットライン２３０’’’を含み、これは各々共通バス１８２、１８２’、２２０、２２０’、２２０’’、２２０’’’及びライン１８４、２３０、２３０’、２３０’’、２３０’’’と類似である。共通バス２２０’’’’は該当ラインが磁気接合２１２’’’’にカップリングされるので、共通バスであると称される。したがって、共通バス２２０’’’’はＳＯトルクを通じて磁気接合２１２’’’’に書き込むのに使用されるＳＯ活性層を包含するか、隣接するか、及び／又は駆動する。メモリ２００’’’’は信号ＣＳによって駆動されるゲート２０２’’’’、２０４’’’’をまた含む。メモリ２００’’’’において、共通バス２２０’’’’はビットライン２３０’’’’に平行になり、ワードライン２１８’’’’と垂直である。中間回路２４０’’’はまたローカル感知増幅器（ｌｏｃａｌ ｓｅｎｓｅ ａｍｐｌｉｆｉｅｒ）ＳＡ及び書込み駆動回路（ｗｒｉｔｅ ｄｉｒｖｅｒ ｃｉｒｃｕｉｔｒｙ）を含む。他の実施形態において、感知増幅器及び／又は書込み駆動回路はグローバル回路（図１５では図示せず）内に包含される。

図１５及び図１６を参照すれば、中間回路２４０’’’’は書込み制御ロジックによって提供される信号ＰＲ、ＷＲ０、／ＷＲ１によって制御される。実施形態に示したように、ＶＣＰは接地と供給電圧との間での中間（ｈａｌｆ ｗａｙ）であり得る。信号ＣＳ）はセル２１０’’’’に対する書込み動作のために選択された共通バス２２０’’’’及びビットライン２３０’’’’を活性化するのに使用される。共通バス２２０’’’’は共通バス２２０’’’’を通じてプリチャージ電流を駆動するために活性化される。タイミング図２５０’’’及びメモリ２００’’’’から分かるように、書き込まれるデータに関わらず、電流は共通バス２２０’’’’を通じて同一の方向に駆動される。したがって、プリチャージ／ＳＯ電流は一方向電流であり得る。しかし、他の実施形態において、メモリ２００’’’’の部分は両方向プリチャージ電流のためのＣＭＯＳで変更されることもあり得る。このようなプリチャージ電流は容易軸から自由層の磁気モーメントを摂動させる。ワードライン２１８’’’’及びビットライン２３０’’’’はその後、ＳＴＴ電流がビットライン２３０’’’’、磁気接合２１２’’’’、共通バス２２０’’’’を通じて駆動されるように活性化される。ＳＴＴ電流が構成要素２３０’’’’、２１２’’’’、２２０’’’’を通過する順序は書き込まれるデータ及び信号ＷＲ０、／ＷＲ１に基づく。幾つかの実施形態において、書込み電流は磁気電流が平衡状態に戻って来る前に磁気接合を通じて面と垂直の方向に駆動される。したがって、ＳＯ相互作用及びＳＴＴの結合を利用して磁気接合２１２’’’に対する書込み動作が遂行される。

メモリ２００’’’’はメモリ１００、１５０、１７０’、２００、２００’、２００’’の利得を共有する。具体的に、ＳＯトルクを使用することは磁気接合２１２’’’’をスイッチングすることに使用される。ＳＴＴスイッチングと結合するスピン−軌道トルクスイッチングはスイッチング時間と書込みエラー率とを減少させる。メモリ２００’’’’は階層的であり、モジュール式であり得る。したがって、メモリ２００’’’’は容易にさらに大きいサイズ及び／又は高い集積度に拡張され得る。より大きいメモリを構成するために回路が複製されるか、或いは付加され得る。結局、メモリ２００’’’’は高い集積度のメモリで使用可能になる。

図１７はスイッチングのためにスピン−軌道相互作用と関連されたスピントランスファー効果を使用する磁気メモリ２００’’’’’の一部を示す他の実施形態に対する図面である。図１８は磁気メモリ２００’’’に対する実施形態のタイミング図２５０’’’’であるメモリ２００’’’’’はメモリ１００、１５０、２００、２００’、２００’’、２００’’’、２００’’’’と類似である。したがって、類似な構成要素は類似な符号を使用して表記される。メモリ２００’’’’はサブアレイの一部であるＭＡＴ２０１’’’’’、中間回路２４０’’’’、及び中間ビットラインを含み、これはＭＡＴｓ１８０、１８０’、２００、２００’、２００’’、２００’’’、２００’’’’、中間回路１７２、１７２’、２４０、２４０’、２４０’’、２４０’’’、２４０’’’’、及び中間ビットライン１７４、１７４’と類似である。サブアレイ内のＭＡＴｓのようなメモリ２００’’’’’の他の部分及びグローバル回路は図示されない。たとえ図示されないが、メモリ２００’’’’’はサブアレイ１７０、１７０’、グローバルビットライン１６２、１６４、１６６、１６８、１６６’、１６８’、グローバル回路１６０と各々類似なサブアレイ、グローバルビットライン、グローバル回路を包含する。説明を明確にするために、単なる１つのＭＡＴ２０１’’’’’のみが図示されている。ＭＡＴ２０１’’’’’は少なくとも１つの磁気接合２１２’’’’’と少なくとも１つの選択装置２１４’’’’’を含むメモリセル２１０’’’’’を含み、これは各々メモリセル１０２、１９０、２１０’、２１０’’、２１０’’’、２１０’’’’、磁気接合１１０、１９２、２１２、２１２’、２１２’’、２１２’’’、２１２’’’’、選択装置１０４、１９４、２１４、２１４’、２１４’’、２１４’’’、２１４’’’’と類似である。図示せずが、ＭＡＴ２０１’’’’’はＳＯ活性層１２２と類似なＳＯ活性層をまた含む。ＳＯ活性層は磁気接合２１２’’’’’の自由層に隣接する。ＭＡＴ２０１’’’’’は共通バス（ソースライン）２２０’’’’’及びビットライン２３０’’’’’を含み、これは各々共通バス１８２、１８２’、２２０、２２０’、２２０’’、２２０’’’、２２０’’’’及びライン１８４、２３０、２３０’、２３０’’、２３０’’’、２３０’’’’と類似である。共通バス２２０’’’’’は該当ラインが磁気接合２１２’’’’’にカップリングされるので、共通バスであると称される。したがって、共通バス２２０’’’’’はＳＯトルクを通じて磁気接合２１２’’’’に書き込むのに使用されるＳＯ活性層を包含するか、隣接するか、及び／又は駆動する。メモリ２００’’’’’は信号ＣＳによって駆動されるゲート２０２’’’’’、２０４’’’’’をまた含む。メモリ２００’’’’’において、共通バス２２０’’’’’はビットライン２３０’’’’’に平行になりワードライン２１８’’’’’と垂直である。

図１７及び図１８を参照すれば、中間回路２４０’’’’’は書込み制御ロジックによって提供される信号ＷＲ０、／ＷＲ１によって制御される。信号ＣＳはセル２１０’’’’’に対する書込み動作のために選択された共通バス２２０’’’’’及びビットライン２３０’’’’’を活性化するのに使用される。共通バス２２０’’’’’は共通バス２２０’’’’’を通じてプリチャージ電流を駆動するために活性化される。タイミング図２５０’’’’及びメモリ２００’’’’’から分かるように、書き込まれるデータに関わらず、電流は共通バス２２０’’’’を通じて同一の方向に駆動される。したがって、プリチャージ／ＳＯ電流は一方向電流であり得る。このようなプリチャージ電流は容易軸から自由層の磁気モーメントを摂動させる。ワードライン２１８’’’’’及びビットライン２３０’’’’’はその後、ＳＴＴ電流がビットライン２３０’’’’’、磁気接合２１２’’’’’、共通バス２２０’’’’’を通じて駆動されるように活性化される。ＳＴＴ電流が構成要素２３０’’’’’、２１２’’’’’、２２０’’’’’を通過する順序は書き込まれるデータ及び信号ＷＲ０、／ＷＲ１に基づく。幾つかの実施形態において、書込み電流は磁気電流が平衡状態に戻って来る前に磁気接合を通じて面と垂直の方向に駆動される。したがって、ＳＯ相互作用及びＳＴＴの結合を利用して磁気接合２１２’’’’に対する書込み動作が遂行される。

メモリ２００’’’’’はメモリ１００、１５０、１７０’、２００、２００’、２００’’、２００’’’、２００’’’’の利得を共有する。具体的に、ＳＯトルクを使用することは磁気接合２１２’’’’’をスイッチングすることに使用される。ＳＴＴスイッチングと結合するスピン−軌道トルクスイッチングはスイッチング時間と書込みエラー率とを減少させる。メモリ２００’’’’’は階層的であり、モジュール式であり得る。したがって、メモリ２００’’’’’は容易にさらに大きいサイズ及び／又は高い集積度に拡張され得る。より大きいメモリを構成するために回路が複製されるか、或いは付加され得る。結局、メモリ２００’’’’’は高い集積度のメモリで使用可能になる。

図１９はスイッチングのためにスピン−軌道相互作用と関連されたスピントランスファー効果を使用する磁気メモリ２００’’’’’’の一部を示す他の実施形態に対する図面である。メモリ２００’’’’’’はメモリ１００、１５０、２００、２００’、２００’’、２００’’’、２００’’’’、２００’’’’’と類似である。したがって、類似な構成要素は類似な符号を使用して表記される。メモリ２００’’’’’’はサブアレイの一部であるＭＡＴ２０１’’’’’’、中間回路２４０’’’’’’、及び中間ビットラインを含み、これはＭＡＴｓ１８０、１８０’、２００、２００’、２００’’、２００’’’、２００’’’’、２００’’’’、中間回路１７２、１７２’、２４０、２４０’、２４０’’、２４０’’’、２４０’’’’、及び中間ビットライン１７４、１７４’と類似である。サブアレイ内のＭＡＴｓのようなメモリ２００’’’’’’の他の部分及びグローバル回路は図示されない。たとえ図示されないが、メモリ２００’’’’’’はサブアレイ１７０、１７０’、グローバルビットライン１６２、１６４、１６６、１６８、１６６’、１６８’、グローバル回路１６０と各々類似なサブアレイ、グローバルビットライン、グローバル回路を包含する。説明を明確にするために、単なる１つのＭＡＴ２０１’’’’’’のみが図示されている。ＭＡＴ２０１’’’’’’は少なくとも１つの磁気接合２１２’’’’’’と少なくとも１つの選択装置２１４’’’’’’を含むメモリセル２１０’’’’’’を含み、これは各々メモリセル１０２、１９０、２１０’、２１０’’、２１０’’’、２１０’’’’、２１０’’’’’、磁気接合１１０、１９２、２１２、２１２’、２１２’’、２１２’’’、２１２’’’’、２１２’’’’’、選択装置１０４、１９４、２１４、２１４’、２１４’’、２１４’’’、２１４’’’’、２１４’’’’’と類似である。図示せずが、ＭＡＴ２０１’’’’’’はＳＯ活性層１２２と類似なＳＯ活性層をまた含む。ＳＯ活性層は磁気接合２１２’’’’’’の自由層に隣接する。ＭＡＴ２０１’’’’’’は共通バスＰＬｉ（ｉは０からｍの間の整数）２２０’’’’’’及びビットライン２３０’’’’’’を含み、これは各々共通バス１８２、１８２’、２２０、２２０’、２２０’’、２２０’’’、２２０’’’’、２２０’’’’’及びライン１８４、２３０、２３０’、２３０’’、２３０’’’、２３０’’’’、２３０’’’’’と類似である。共通バス２２０’’’’’’は該当ラインが磁気接合２１２’’’’’’にカップリングされるので、共通バスであると称される。したがって、共通バス２２０’’’’’’はＳＯトルクを通じて磁気接合２１２’’’’’に書き込むのに使用されるＳＯ活性層を包含するか、隣接するか、及び／又は駆動する。メモリ２００’’’’’’は信号ＣＳによって駆動されるゲート２０２’’’’’’、２０４’’’’’’をまた含む。メモリ２００’’’’’’において、共通バス２２０’’’’’’はビットライン２３０’’’’’’に平行になり、ワードライン２１８’’’’’’と垂直である。

さらに、中間回路２４０’’’’’’は読出し活性化ＥＮＲ信号によって駆動される電流ミラー（ｃｕｒｒｅｎｔ ｍｉｒｒｏｒ）感知スキームを含む。信号ＣＳは信号ＣＳはセル２１０’’’’’’に対する書込み動作のために選択された共通バス２２０’’’’’’及びビットライン２３０’’’’’’を活性化するのに使用される。共通バス２２０’’’’’’は共通バス２２０’’’’’’を通じてプリチャージ電流を駆動するために活性化される。プリチャージ電流は容易軸から自由層の磁気モーメントを摂動させる。ワードライン２１８’’’’’’及びビットライン２３０’’’’’’はその後、ＳＴＴ電流がビットライン２３０’’’’’’、磁気接合２１２’’’’’’、共通バス２２０’’’’’’を通じて駆動されるように活性化される。ＳＴＴ電流が構成要素２３０’’’’’’、２１２’’’’’’、２２０’’’’’’を通過する順序は書き込まれるデータに基づく。幾つかの実施形態において、書込み電流は磁気電流が平衡状態に戻って来る前に磁気接合を通じて面と垂直の方向に駆動される。したがって、ＳＯ相互作用及びＳＴＴの結合を利用して磁気接合２１２’’’’’に対する書込み動作が遂行される。

メモリ２００’’’’’’はメモリ１００、１５０、１７０’、２００、２００’、２００’’、２００’’’、２００’’’’、２００’’’’’の利得を共有する。具体的に、ＳＯトルクを使用することは磁気接合２１２’’’’’’をスイッチングすることに使用される。ＳＴＴスイッチングと結合するスピン−軌道トルクスイッチングはスイッチング時間と書込みエラー率とを減少させる。メモリ２００’’’’’’は階層的であり、モジュール式であり得る。したがって、メモリ２００’’’’’’は容易にさらに大きいサイズ及び／又は高い集積度に拡張され得る。より大きいメモリを構成するために回路が複製されるか、或いは付加され得る。結局、メモリ２００’’’’’’は高い集積度のメモリで使用可能になる。

図２０はスイッチングのためにスピン−軌道相互作用と関連されたスピントランスファー効果を使用する磁気メモリ３００の一部を示す他の実施形態に対する図面である。メモリ３００はＭＡＴ３０１を含む。サブアレイ内の他のＭＡＴｓ、中間回路、グローバル回路のような、メモリ３００の他の部分は図示されない。メモリ３００はメモリ１００、１５０、２００、２００’、２００’’、２００’’’、２００’’’’、２００’’’’’、２００’’’’’’と類似である。したがって、たとえ図示されないが、メモリ３００はサブアレイ１７０、１７０’、中間回路１７２、１７２’、中間ビットライン１７４、１７４’、グローバルビットライン１６２、１６４、１６６、１６８、１６６’、１６８’、グローバル回路１６０と各々類似なサブアレイ、中間回路、中間ビットライン、グローバルビットライン、グローバル回路を包含する。メモリ３００はＭＡＴｓ１８０、１８０’に対するＭＡＴ３０１を含む。説明を明確にするために、単なる１つのＭＡＴ３０１のみが図示されている。ＭＡＴ３０１は１つの磁気接合３１２と１つの選択装置３１４を含むメモリセル３１０を含み、これは各々メモリセル１０２、１９０、２１０、磁気接合１１０、１９２、２１２、選択装置１０４、１９４、２１４と類似である。図示せずが、ＭＡＴ３０１はＳＯ活性層１２２と類似なＳＯ活性層をまた含む。ＳＯ活性層は磁気接合３１２の自由層に隣接する。ＭＡＴ２０１’’’’’’は共通バス（プリチャージライン）ＰＬ３２０及びビットライン３３０を含み、これは各々共通バス１８２、１８２’、２２０及びソース／ビットライン１８４、２３０と類似である。共通バス３２０は該当ラインが磁気接合３１２にカップリングされるので、共通バスであると称される。したがって、共通バス３２０はＳＯトルクを通じて磁気接合３１２に書き込むのに使用されるＳＯ活性層を包含するか、隣接するか、及び／又は駆動する。メモリ３００は信号ＣＳｉ（ｉ＝０、１、・・・、ｍ）によって駆動されるゲート３０２、３０４をまた含む。メモリ３００において、共通バス３２０はビットライン２３０’’’’’’と垂直であり、ワードライン３１８に平行になる。

セル３１０にデータを書き込むために、電流はＰＢ信号を利用して駆動される。したがって、ＳＯ電流がライン３２０を通じて面に駆動され、磁気接合３１２の自由層のＳＯトルクを生じる。幾つかの実施形態において、ＳＯ電流は平衡状態から磁気接合３１２の自由層の状態を摂動させて速いスイッチングを可能であるようにするのに使用されるプリチャージ電流であり得る。図２０に示したように、全体の行（ｒｏｗ）に沿って配列された磁気セル３０は共通バス３２０によってプレコンディション（ｐｒｅｃｏｎｄｉｔｉｏｎ）される。ワードライン３１８を通じて駆動される信号ＷＬｉ及びビットラインのために適当な選択装置３０２を選択するための信号ＣＳｊを通じて適当なセル３１０が選択される。ここで、ｉは０からｎまで、ｊは１からｍまでであり得る。仮にスピントランスファーがセル３１０に対する書込み動作に使用されれば、スピントランスファー電流はビットライン３３０を経由して磁気接合３１２を通じて駆動される。したがって、ＳＯ相互作用及びＳＴＴの結合を使用して磁気接合３１２に書込み動作が遂行される。さらに、ビットライン３３０を活性化することによって行に沿って配列されたメモリセル３１０に対する書込み動作が遂行される。

メモリ３００はメモリ１００、１５０、１７０’、２００ｓの利得を共有する。具体的に、ＳＯトルクを使用することは磁気接合３１２をスイッチングすることに使用される。ＳＯトルクはＳＴＴと共に使用されるか、或いは別に使用され得る。スピン−軌道トルクスイッチング、具体的にＳＴＴスイッチングとの結合はスイッチング時間と書込みエラー率とを減少させる。メモリ３００は階層的であり、したがって、より大きいサイズ及び／又は高い集積度を有するように拡張され得る。また、メモリ３００はモジュール式であり得る。したがって、より大きいメモリを構成するために回路が複製されるか、或いは付加され得る。結局、メモリ３００は高い集積度のメモリで使用可能になる。全体の行は１つのパス（ｐａｓｓ）内で書き込まれ得る。結果的に、メモリ３００に対する読出しディスターブが防止され得る。

図２１はスイッチングのためにスピン−軌道相互作用と関連されたスピントランスファー効果を使用する磁気メモリ３００’の一部を示す他の実施形態に対する図面である。図２２は磁気メモリ３００’に対する実施形態のタイミング図３５０である。メモリ３００’はメモリ１００、１５０、２００ｓ、３００と類似である。したがって、類似な構成要素は類似な符号を使用して表記される。メモリ３００’はサブアレイの一部であるＭＡＴ３０１’、中間回路３４０、及び中間ビットラインＲＥＦを含み、これはＭＡＴｓ１８０、１８０’、２０１ｓ、３０１、中間回路１７２、１７２’、２４０、２４０ｓ）、及び中間ビットライン１７４、１７４’と類似である。サブアレイ内のＭＡＴｓのようなメモリ３００’の他の部分及びグローバル回路は図示されない。たとえ図示されないが、メモリ３００’はサブアレイ１７０、１７０’、グローバルビットライン１６２、１６４、１６６、１６８、１６６’、１６８’、グローバル回路１６０と各々類似なサブアレイ、グローバルビットライン、グローバル回路を包含する。説明を明確にするために、単なる１つのＭＡＴ３０１’のみが図示されている。ＭＡＴ３０１’は少なくとも１つの磁気接合３１２’と少なくとも１つの選択装置３１４’を含むメモリセル３１０’を含み、これは各々メモリセル１０２、１９０、２１０ｓ、３１０、磁気接合１１０、１９２、２１２、３１２、選択装置１０４、１９４、２１４ｓ、３１４と類似である。

図示せずが、ＭＡＴ３０１’はＳＯ活性層１２２と類似なＳＯ活性層をまた含む。ＳＯ活性層は磁気接合３１２’の自由層に隣接する。ＭＡＴ３０１’は共通バスＰＬｉ（ｉは０からｎ）３２０’及びビットライン３３０を含み、これは各々共通バス１８２、１８２’、２２０ｓ、３２０及びビット／ソースライン１８４、２３０ｓ、３３０と類似である。共通バス３２０’は該当ラインが磁気接合３１２’にカップリングされるので、共通バスであると称される。したがって、共通バス３２０’はＳＯトルクを通じて磁気接合３１２’に書き込むのに使用されるＳＯ活性層を包含するか、隣接するか、及び／又は駆動する。メモリ３００’は信号ＣＳによって駆動されるゲート３０２’をまた含む。メモリ３００’において、共通バス３２０’はビットライン３３０’と垂直であり、ワードライン３１８’に平行になる。

図２１及び図２２を参照すれば、中間回路３４０’はグローバルビットラインを通じて提供される信号によって制御される。さらに、ローカル感知増幅器ＳＡはデータを読み出すのに使用される。信号ＰＲ−Ｗ０、ＰＲ−Ｗ１は共通バス３２０’を活性化するのに使用される。信号ＣＳはセル３１０’に対する書込み動作のためにビットライン３３０’を活性化するのに使用される。さらに具体的に、共通バス３２０’は共通バス３２０’を通じてプリチャージ電流を駆動するために活性化される。信号ＰＲ−Ｗ０、ＰＲ−Ｗ１とＶＣＰ、接地、及び共通バス３２０’の間の連結から分かるように、電流は書き込まれるデータに基づいて他の方向に共通バス３２０’を通じて駆動される。したがって、プリチャージ／ＳＯ電流は両方向電流であり得る。このようなプリチャージ電流は容易軸から自由層の磁気モーメントを摂動させる。ワードライン３１８’及びビットライン３３０’はその後、ＳＴＴ電流がビットライン３３０’、磁気接合３１２’、共通バス３２０’を通じて駆動されるように活性化される。書込み電流が構成要素３３０’、３１２’、３２０’を通過する順序は書き込まれるデータに基づく。幾つかの実施形態において、書込み電流は磁気電流が平衡状態に戻って来る前に磁気接合を通じて面と垂直の方向に駆動される。したがって、ＳＯ相互作用及びＳＴＴの結合を利用して磁気接合３１２’に対する書込み動作が遂行される。さらに、行に沿って配列されたメモリセル３１０’は列（ｃｏｌｕｍｎ）／ビットライン３３０’を活性化させることを通じたサイクリング（ｃｙｃｌｉｎｇ）によって書き込まれる。

メモリ３００’はメモリ１００、１５０、１７０’、２００ｓ、３００の利得を共有する。具体的に、ＳＯトルクを使用することは磁気接合３１２’をスイッチングすることに使用される。ＳＴＴスイッチングと結合するスピン−軌道トルクスイッチングはスイッチング時間と書込みエラー率とを減少させる。メモリ３００’は階層的であり、モジュール式であり得る。したがって、メモリ３００’は容易にさらに大きいサイズ及び／又は高い集積度に拡張され得る。より大きいメモリを構成するために回路が複製されるか、或いは付加され得る。結局、メモリ３００’は高い集積度のメモリで使用可能になる。さらに全体の行は１つのパス（ｐａｓｓ）内で書き込まれ得る。結果的に、メモリ３００’に対する読出しディスターブは減少されるか、或いは防止され得る。

図２３はスイッチングのためにスピン−軌道相互作用と関連されたスピントランスファー効果を使用する磁気メモリ３００’’の一部を示す他の実施形態に対する図面である。図２４は磁気メモリ３００’’に対する実施形態のタイミング図３５０’である。メモリ３００’’はメモリ１００、１５０、２００ｓ、３００、３００’と類似である。したがって、類似な構成要素は類似な符号を使用して表記される。メモリ３００’’はサブアレイの一部であるＭＡＴ３０１’’、中間回路３４０’、及び中間ビットライン（例えば、ＲＥＦ信号を伝送）を含み、これはＭＡＴｓ１８０、１８０’、２０１ｓ、３０１、３０１’、中間回路１７２、１７２’、２４０ｓ、３４０、３４０’、及び中間ビットライン１７４、１７４’と類似である。サブアレイ内のＭＡＴｓのようなメモリ３００’’の他の部分及びグローバル回路は図示されない。たとえ図示されないが、メモリ３００’’はサブアレイ１７０、１７０’、グローバルビットライン１６２、１６４、１６６、１６８、１６６’、１６８’、グローバル回路１６０と各々類似なサブアレイ、グローバルビットライン、グローバル回路を包含する。説明を明確にするために、単なる１つのＭＡＴ３０１’’のみが図示されている。ＭＡＴ３０１’’は少なくとも１つの磁気接合３１２’’と少なくとも１つの選択装置３１４’’を含むメモリセル３１０’’を含み、これは各々メモリセル１０２、１９０、２１０ｓ、３１０、３１０’、磁気接合１１０、１９２、２１２ｓ、３１２、３１２’、選択装置１０４、１９４、２１４ｓ、３１４、３１４’と類似である。図示せずが、ＭＡＴ３０１’’はＳＯ活性層１２２と類似なＳＯ活性層をまた含む。ＳＯ活性層は磁気接合３１２’’の自由層に隣接する。ＭＡＴ３０１’’は共通バスＰＬ３２０’’及びビットライン３３０’’を含み、これは各々共通バス１８２、１８２’、２２０ｓ、３２０、３２０’及びビット／ソースライン１８４、２３０ｓ、３３０、３３０’と類似である。共通バス３２０’’は該当ラインが磁気接合３１２’’にカップリングされるので、共通バスであると称される。したがって、共通バス３２０’’はＳＯトルクを通じて磁気接合３１２’’に書き込むのに使用されるＳＯ活性層を包含するか、隣接するか、及び／又は駆動する。メモリ３００’’は信号ＣＳによって駆動されるゲート３０２’’をまた含む。メモリ３００’’において、共通バス３２０’’はビットライン３３０’’と垂直であり、ワードライン３１８’’に平行になる。

図２３及び図２４を参照すれば、中間回路３４０’’はグローバルビットライン（図示せず）を通じて提供される信号によって制御される。さらに、ローカル感知増幅器ＳＡはデータを読み出すのに使用される。信号ＰＲ−Ｗは共通バス３２０’’を活性化するのに使用される。信号ＣＳはセル３１０’’に対する書込み動作のためにビットライン３３０’’を活性化するのに使用される。さらに具体的に、共通バス３２０’’は信号ＰＲ−Ｗを通じてプリチャージ電流を伝送するために活性化される。タイミング図３５０内の信号ＰＲ−ＷとＶＣＰ、及び共通バス３２０’’との間の連結から分かるように、電流はたとえ互に異なるデータが書かれたとしても同一の方向に共通バス３２０’’を通じて駆動される。したがって、プリチャージ／ＳＯ電流は一方向電流であり得る。このようなプリチャージ電流は容易軸から自由層の磁気モーメントを摂動させる。ワードライン３１８’’及びビットライン３３０’’はその後、ＳＴＴ電流がビットライン３３０’’、磁気接合３１２’’、共通バス３２０’’を通じて駆動されるように活性化される。書込み電流が構成要素３３０’’、３１２’’、３２０’’を通過する順序は書き込まれるデータに基づく。幾つかの実施形態において、書込み電流は磁気電流が平衡状態に戻って来る前に磁気接合を通じて面と垂直の方向に駆動される。したがって、ＳＯ相互作用及びＳＴＴの結合を利用して磁気接合３１２’’に対する書込み動作が遂行される。さらに、行に沿って配列されたメモリセル３１０’は列（ｃｏｌｕｍｎ）／ビットライン３３０’を活性化させることを通じたサイクリング（ｃｙｃｌｉｎｇ）によって書き込まれる。

メモリ３００’’はメモリ１００、１５０、１７０’、２００ｓ、３００、３００’の利得を共有する。具体的に、ＳＯトルクを使用することは磁気接合３１２’’をスイッチングすることに使用される。ＳＴＴスイッチングと結合するスピン−軌道トルクスイッチングはスイッチング時間と書込みエラー率とを減少させる。メモリ３００’’は階層的であり、モジュール式であり得る。したがって、メモリ３００’’は容易にさらに大きいサイズ及び／又は高い集積度に拡張され得る。より大きいメモリを構成するために回路が複製されるか、或いは付加され得る。結局、メモリ３００’’は高い集積度のメモリで使用可能になる。さらに全体行は１つのパス（ｐａｓｓ）内で書き込まれ得る。結果的に、メモリ３００’’に対する読出しディスターブは減少されるか、或いは防止され得る。さらに、例えば、メモリ３００’に比べてさらに少ないトランジスターが使用される。

図２５はスイッチングのためにスピン−軌道相互作用と関連されたスピントランスファー効果を使用する磁気メモリ３００’’の一部を示す他の実施形態に対する図面である。メモリ３００’’はメモリ１００、１５０、２００ｓ、３００、３００’、３００’’と類似である。したがって、類似な構成要素は類似な符号で表記された。メモリ３００’’は本実施形態に示したように２つのバンク（ｂａｎｋ）で形成されたＭＡＴ３０１’’を含む。各バンクはｎワードライン深さ（例えば、ｎ個の行）と４ビットライン幅（例えば、４つの列）を有する。しかし、他の実施形態において、各バンク／ＭＡＴ３０１’’は他の個数の行及び列を有することができる。メモリ３００’’’はまたＭＡＴｓ１８０、１８０’、２０１ｓ、３０１、３０１’、中間回路１７２、１７２’、２４０ｓ、３４０、３４０’、中間ビットライン１７４、１７４’と類似な中間回路３４０’’、中間ビットラインＩＢＬＯ、ＩＢＬ１、ＩＢＬ２、ＩＢＬ３を有する。他のＭＡＴｓのようなメモリ３００’’’の他の部分及びグローバル回路は図示されない。結局、メモリ３００’’’はサブアレイ１７０、１７０’、グローバルビットライン１６２、１６４、１６６、１６８、１６６’、１６８’、グローバル回路１６０と各々類似なサブアレイ、グローバルビットライン（図示せず）、グローバル回路（図示せず）を包含する。説明を明確にするために、単なる１つのＭＡＴ３０１’’’のみが図示されている。各ＭＡＴ３０１’’’は少なくとも１つの磁気接合３１２’’’と少なくとも１つの選択装置３１２’’’を含むメモリセル３１０’’’を含み、これは各々メモリセル１０２、１９０、２１０ｓ、３１０、３１０’、３１０’’、磁気接合１１０、１９２、２１２ｓ、３１２、３１２’、３１２’’、選択装置１０４、１９４、２１４ｓ、３１４、３１４’、３１４’’と類似である。図示せずが、ＭＡＴ３０１’’’はＳＯ活性層１２２と類似なＳＯ活性層をまた含む。ＳＯ活性層は磁気接合３１２’’’の自由層に隣接する。ＭＡＴ３０１’’’は共通バス３２０’’’ＰＬｉ（ｉは０からｎ）及びビットライン３３０’’’を含み、これは各々共通バス１８２、１８２’、２２０ｓ、３２０、３２０’、３２０’’及びソース／ビットライン１８４、２３０ｓ、３３０、３３０’、３３０’’と類似である。共通バス３２０’’’は該当ラインが磁気接合３１２’’’にカップリングされるので、共通バスであると称される。したがって、共通バス３２０’’’はＳＯトルクを通じて磁気接合３１２’’’に書き込むのに使用されるＳＯ活性層を包含するか、隣接するか、及び／又は駆動する。メモリ３００’’’は信号ＣＳによって駆動されるゲート３０２’’’をまた含む。メモリ３００’’’において、共通バス３２０’’’はビットライン３３０’’’と垂直であり、ワードライン３１８’’’に平行になる。

中間回路３４０’’’はグローバルビットライン（図示せず）を通じて提供される信号によって制御される。メモリ３００、３００’、３００’’と類似に、共通バス３２０’’’はプリチャージ電流を伝送するために活性化される。電流はたとえ互に異なるデータが書かれたとしても同一の方向に共通バス３２０’’’を通じて駆動される。したがって、プリチャージ／ＳＯ電流は一方向電流であり得る。このようなプリチャージ電流は容易軸から自由層の磁気モーメントを摂動させる。ワードライン３１８’’’及びビットライン３３０’’’はその後、ＳＴＴ電流が書き込まれるデータにしたがって磁気接合３１２’’’を通じて適当な方向に駆動されるように活性化される。したがって、ＳＯ相互作用及びＳＴＴの結合を利用して磁気接合３１２’’’に対する書込み動作が遂行される。さらに、行（ｒｏｗ）に沿って配列されたメモリセル３１０’’’は列（ｃｏｌｕｍｎ）／ビットライン３３０’’’を活性化させることを通じたサイクリング（ｃｙｃｌｉｎｇ）によって書き込まれる。

メモリ３００’’’はメモリ１００、１５０、１７０’、２００ｓ、３００、３１０’、３００’’の利得を共有する。具体的に、ＳＯトルクを使用することは磁気接合３１２’’’をスイッチングすることに使用される。スピン−軌道トルクスイッチング、具体的にＳＴＴスイッチングとの結合はスイッチング時間と書込みエラー率とを減少させる。メモリ３００’’’は階層的であり、モジュール式であり得る。したがって、メモリ３００’’’はより大きいサイズ及び／又は高い集積度を有するように拡張され得る。より大きいメモリを構成するために回路が複製されるか、或いは付加され得る。結局、メモリ３００’’’は高い集積度のメモリで使用可能になる。さらに、幾つかの実施形態において、全体の行は１つのパス（ｐａｓｓ）内で書き込まれ得る。結果的に、メモリ３００’’’に対する読出しディスターブが防止され得る。

図２６はスイッチングのためにスピン−軌道相互作用と関連されたスピントランスファー効果を使用する磁気メモリ３００’’’’の一部を示す他の実施形態に対する図面である。メモリ３００’’’’はメモリ１００、１５０、２００ｓ、３００、３００’、３００’’、３００’’’と類似である。したがって、類似な構成要素は類似な符号で表記された。メモリ３００’’’’は図２０に図示されたＭＡＴ３０１と類似なＭＡＴ３０１’’’’を含む。しかし、他の実施形態において、ＭＡＴｓ１８０、１８０’、２０１ｓ、３０１、３０１’、３０１’’のようなＭＡＴが使用でき、またこれに限定されることではない。ＭＡＴｓ、所定の中間回路及びグローバル回路のようなメモリ３００’’’’の他の部分は図示されない。各ＭＡＴ３０１’’’’は少なくとも１つの磁気接合３１２’’’’と少なくとも１つの選択装置３１２’’’を含むメモリセル３１０’’’’を含み、これは各々メモリセル１０２、１９０、２１０ｓ、３１０、３１０’、３１０’’、３１０’’’、磁気接合１１０、１９２、２１２ｓ、３１２、３１２’、３１２’’、３１２’’’、選択装置１０４、１９４、２１４ｓ、３１４、３１４’、３１４’’、３１４’’’と類似である。図示せずが、ＭＡＴ３０１’’’’はＳＯ活性層１２２と類似なＳＯ活性層をまた含む。ＳＯ活性層は磁気接合３１２’’’’の自由層に隣接する。ＭＡＴ３０１’’’’は共通バス３２０’’’’及びビットライン３３０’’’’を含み、これは各々共通バス１８２、１８２’、２２０ｓ、３２０、３２０’、３２０’’、３２０’’’及びソース／ビットライン１８４、２３０ｓ、３３０、３３０’、３３０’’、３３０’’’と類似である。共通バス３２０’’’’はＳＯトルクを通じて磁気接合３１２’’’’に書き込むのに使用されるＳＯ活性層を包含するか、隣接するか、及び／又は駆動する。メモリ３００’’’’は信号ＣＳによって駆動されるゲート３０２’’’’をまた含む。メモリ３００’’’’において、共通バス３２０’’’’はビットライン３３０’’’’と垂直であり、ワードライン３１８’’’’に平行になる。

一般的に、メモリ３００’’’’はメモリ３００、３００’、３００’’、３００’’’と類似な方式に機能する。しかし、メモリ３００’’’’はまたリフレッシュ（ｒｅｆｒｅｓｈ）及び書込みマスキング（ｗｒｉｔｅ ｍａｓｋｉｎｇ）機能３６０、３７０を有する書込み駆動回路（ｗｒｉｔｅ ｄｒｉｖｅ ｃｉｒｃｕｉｔ）を含む。書込み駆動器３６０、３７０はメモリ３００’’’’に対する書込み動作と関連して使用される。幾つかの実施形態において、回路３６０、３７０はメモリ１００、１５０、２００ｓ、３００、３００’、３００’’、３００’’’のような他のメモリと共に使用でき、これに限定されることではない。回路３６０はＤＭ及び／ＤＭを適当にトグリング（ｔｏｇｇｌｉｎｇ）することによって、書込み動作を伴う読出し動作（読出し−調整−書込み）又はリフレッシュを伴う読出し動作（同一のデータの再書込み）に使用され得る。回路３７０はＤＭを活性化させることによって書込み動作をマスク（ｍａｓｋ）するのに使用され得る。ｎ−ビット幅平行メモリアクセス（ｎ−ｂｉｔ ｗｉｄｅ ｐａｒａｌｌｅｌ ｍｅｍｏｒｙ ａｃｃｅｓｓ）で読出し動作は書込み動作を後続ける（読出し−調整−書込み）。各ＤＭ信号をビットに活性化させることによって、１つ又はその以上のビットが調整されることからマスクされ得る。これと類似に、ＤＭは書込み動作の間に活性化され得る。ＤＭが活性化されたビットはマスクされ、調整されなかったまま残される。ｎ−ビットにおいて、ＤＭ＜０〉、ＤＭ＜１〉ＤＭ＜２〉、・・・、ＤＭ＜ｎ−１＞が各書込みドライバー回路を制御するために使用され得る。

メモリ３００’’’’はメモリ１００、１５０、１７０’、２００ｓ、３００、３１０’、３００’’、３００’’’の利得を共有する。具体的に、ＳＯトルクを使用することは磁気接合３１２’’’’をスイッチングすることに使用される。スピン−軌道トルクスイッチング、具体的にＳＴＴスイッチングとの結合はスイッチング時間と書込みエラー率とを減少させる。メモリ３００’’’’は階層的であり、モジュール式であり得る。したがって、メモリ３００’’’’はより大きいサイズ及び／又は高い集積度を有するように拡張され得る。より大きいメモリを構成するために回路が複製されるか、或いは付加され得る。結局、メモリ３００’’’’は高い集積度のメモリで使用可能になる。さらに、幾つかの実施形態において、全体の行は１つのパス（ｐａｓｓ）内で書き込まれ得る。結果的に、メモリ３００’’’’に対する読出しディスターブが防止され得る。さらに、マスク３６０、３７０はデータが書き込まれるセルを制御するのに使用される。

図２７はスピン−軌道相互作用を使用してスイッチングされた磁気接合を有する磁気メモリを提供する方法４００の一実施形態を示す順序図である。簡略説明をするために、幾つかの段階は省略されるか、結合されるか又は挿入され得る。方法４００は例示的に磁気メモリ１００を使用する例を利用して説明される。しかし、方法４００は他の磁気メモリを使用することができる。例えば、方法４００には磁気メモリ２００、２００’、２００’’、２００’’’、２００’’’’、２００’’’’’、２００’’’’’’、３００、３００’、３００’’、３００’’’、３００’’’’が使用でき、これに限定されることではない。

段階４０２で、メモリのためにＭＡＴｓ１８０が提供される。段階４０２はメモリセル１９０、磁気接合１９２、共通バス１８２、ビットライン１８２を形成することを含む。ＭＡＴ１８０のためのワードライン及び他の回路がまた段階４０２で提供される。回路１７２’のような中間回路が段階４０４で提供される。グローバルビットライン及びグローバル回路が以後の段階４０６及び段階４０８で各々提供される。

したがって、方法４００を使用すれば、１つ又はその以上の磁気メモリ２００、２００’、２００’’、２００’’’、２００’’’’、２００’’’’’、２００’’’’’’、３００、３００’、３００’’、３００’’’、３００’’’’の長所が結合され得る。結果的に、１つ又はその以上のメモリ２００、２００’、２００’’、２００’’’、２００’’’’、２００’’’’’、２００’’’’’’、３００、３００’、３００’’、３００’’’、３００’’’’の長所が獲得され得る。

図２８はスピン−軌道相互作用を使用してスイッチングされた磁気接合をプログラムする方法４５０の一実施形態を示す順序図である。方法４５０は例えば１つ又はその以上のメモリ２００、２００’、２００’’、２００’’’、２００’’’’、２００’’’’’、２００’’’’’’、３００、３００’、３００’’、３００’’’、３００’’’’と使用され得る。簡略説明をするために、幾つかの段階は省略されるか、結合されるか、又は挿入され得る。方法４５０は例示的に磁気メモリ１００を使用する例を利用して説明される。しかし、方法４５０は他の磁気接合を使用することができる。例えば、方法４５０には磁気メモリ２００、２００’、２００’’、２００’’’、２００’’’’、２５０、３００、３００’、３００’’、３００’’’、３００’’’’が使用でき、これに限定されることではない。

段階４５２で、書込み動作が遂行される磁気接合が選択される。幾つかの実施形態において、段階４５２はデコーディング回路、中間回路、グローバル回路、及び／又はマスクの幾つかの結合によって遂行されることができる。したがって、プログラムされるＭＡＴ（ｓ）の望む部分が段階４０２で決定される。

段階４５４で、選択された磁気接合のための共通バスを通じてプリチャージ電流が駆動される。プリチャージ電流は一般的にスピン−軌道書込み電流の平面内にある。段階４５４は適当なゲートに信号を与えて共通バスを活性化させ、共通バスを通じて電流を駆動することを包含する。幾つかの実施形態において、段階４５４で駆動されるプリチャージ電流は一方向（ｕｎｉｄｉｒｅｃｔｉｏｎａｌ）電流であり得、他の幾つかの実施形態で段階４５４で駆動されるプリチャージ電流は両方向（ｂｉｄｉｒｅｃｔｉｏｎａｌ）電流であり得る。プリチャージ電流はパルスとして提供される。スピン−軌道相互作用によるスイッチングのために、パルスの持続及び上昇は短いことが要求され、例えば、０．１−３ナノ秒（ｎａｎｏｓｅｃｏｎｄ）より大きくない。他の実施形態において、他のパルス持続時間が使用され得る。段階４５４のプリチャージ電流は平衡状態から選択された磁気接合を摂動させるのに使用される。

段階４５６で、スピントランスファートルク書込み電流が磁気接合を通じて選択的に駆動される。段階４５６での電流はまたパルスで提供される。段階４５６は適当なビット／ソースライン及びワードラインを活性化することによって遂行されることができる。したがって、セルの書込みは段階４５２及び４５４を利用して完成できる。

したがって、段階４５０を使用して、磁気メモリ２００、２００’、２００’’、２００’’’、２００’’’’、２００’’’’’、２００’’’’’’、３００、３００’、３００’’、３００’’’、３００’’’’がプログラムされることができる。したがって、磁気メモリ２００、２００’、２００’’、２００’’’、２００’’’’、２００’’’’’、２００’’’’’’、３００、３００’、３００’’、３００’’’、３００’’’’の長所が獲得され得る。

ＳＯ相互作用を使用する磁気メモリを提供する方法及びシステムは階層的であり、及び／又はモジュール式であることと先に説明された。しかし、磁気メモリ２００、２００’、２００’’、２００’’’、２００’’’’、２００’’’’’、２００’’’’’’、３００、３００’、３００’’、３００’’’、３００’’’’の特性が結合されることができる。上述したように、本発明の技術的思想を図示された実施形態を通じて説明した。但し、これは例示的なことに過ぎないし、本発明の技術的思想は本説明の実施形態に限定されない。本発明の技術的思想は多様に適用及び応用されることができ、このような適用例及び応用例は全ての本発明の技術的思想の範疇に包含されることが理解できる。

１１・・・従来の下部コンタクト
１２・・・従来のシード層
１４・・・従来の反強磁性層
１６・・・従来の固定層
１８・・・従来のトンネルバリアー層
２０・・・従来の自由層
２２・・・従来のキャッピング層
２４・・・従来の上部コンタクト
１２２・・・ＳＯ活性層
１１２・・・データ格納層／自由層
１１４・・・非磁気空間層
１１６・・・基準層
１７３・・・駆動／感知回路
１７５・・・書込み回路
１７７・・・読出し回路
１７９・・・中間デコーディング回路

Claims (25)

1. 複数のメモリアレイタイル（ＭＡＴｓ）と、
   前記複数のメモリアレイタイルと共に読出し動作及び書込み動作を制御する中間回路と、
   前記複数のメモリアレイタイルの一部分に各々対応する複数のグローバルビットラインと、
   前記読出し動作及び前記書込み動作のために前記複数のグローバルビットラインの一部分を選択し、駆動するグローバル回路と、を含み、
   前記複数のメモリアレイタイルは、各々複数のビットライン、複数のワードライン、及び複数の磁気格納セルを含み、
   前記複数の磁気格納セルの各々は、少なくとも１つの磁気接合、少なくとも１つの選択装置、及び前記少なくとも１つの磁気接合に隣接するスピン軌道ＳＯ相互作用活性層の少なくとも一部を含み、
   前記スピン軌道ＳＯ相互作用活性層の少なくとも一部には少なくとも１つのスピン軌道電流を前記スピン軌道ＳＯ相互作用活性層の少なくとも一部分を通じて通過させることによって、スピン軌道トルクが加えられ、
   前記少なくとも１つの磁気接合は、前記少なくとも１つの磁気接合を通じて駆動された少なくとも１つの書込み電流及び前記スピン軌道ＳＯ相互作用活性層の少なくとも一部に提供される少なくとも１つのスピン軌道電流を利用してプログラムされ、
   前記複数のビットライン及び前記複数のワードラインは、前記複数の磁気メモリセルに対応する磁気メモリ。
2. 前記少なくとも１つの磁気接合は、各々基準層、非磁気空間層、及び自由層を含み、
   前記自由層は、磁気的であり、
   前記非磁気空間層は、前記基準層及び前記自由層の間に位置し、
   前記スピン軌道ＳＯ相互作用活性層の少なくとも一部は、前記自由層に隣接する請求項１に記載の磁気メモリ。
3. 前記メモリアレイタイルの各々は、複数の共通バスを含み、
   前記複数の共通バスの各々は、前記複数の磁気接合の一部に接続され、前記スピン軌道ＳＯ相互作用活性層の一部を含み、前記スピン軌道電流を伝送する請求項１に記載の磁気メモリ。
4. 前記スピン軌道電流は、プリコンディショニング（ｐｒｅｃｏｎｄｉｔｉｏｎｉｎｇ）電流である請求項３に記載の磁気メモリ。
5. 前記プリコンディショニング電流は、前記複数の磁気接合の一部に書き込まれるデータに基礎方向を有する両方向電流である請求項４に記載の磁気メモリ。
6. 前記プリコンディショニング電流は、一方向電流である請求項４に記載の磁気メモリ。
7. 前記複数の共通バスは、複数のソースラインに対応し、
   前記複数のワードラインは、前記複数の選択装置及び前記複数の選択装置に接続された前記複数のビットラインに接続された請求項３に記載の磁気メモリ。
8. 前記複数のビットラインは、前記複数の共通バスと垂直である請求項７に記載の磁気メモリ。
9. 前記複数のビットラインは、前記複数の共通バスに平行である請求項７に記載の磁気メモリ。
10. 前記複数のビットライン、前記複数のワードライン、及び前記複数の共通バスは、前記複数の磁気格納セルの中で所定の磁気格納セルを個別的に読出し及び書込みのために選択するのに使用される請求項３に記載の磁気メモリ。
11. 前記複数のビットライン、前記複数のワードライン、及び前記複数の共通バスは、前記複数の磁気格納セルの中で所定個数のセルを読出し及び書込み動作をグループに遂行するために選択するのに使用される請求項３に記載の磁気メモリ。
12. 前記中間回路、前記複数のビットライン、前記複数のワードライン、及び前記複数の共通バスは、前記複数の磁気格納セルの中で一部に対する読出し、調整、再書込み動作を遂行するために使用される請求項３に記載の磁気メモリ。
13. 前記中間回路は、磁気−調整−書込みマスク回路をさらに含む請求項１２に記載の磁気メモリ。
14. 前記中間回路、前記複数のビットライン、前記複数のワードライン、及び前記複数の共通バスは、前記複数の磁気格納セルの一部に対する読出し及びリフレッシュ動作を遂行するために使用される請求項３に記載の磁気メモリ。
15. 前記中間回路は、リフレッシュ及び書込みマスク回路をさらに含む請求項１４に記載の磁気メモリ。
16. 前記中間回路は、複数の中間駆動及び感知回路、及びローカルデコーディング回路をさらに含み、
    前記複数の中間駆動及び感知回路は、前記複数のメモリアレイタイルでの読出し動作及び書込み動作を駆動するために使用され、前記複数の中間駆動及び感知回路の各々は、前記複数のメモリアレイタイルの第３部分に対応し、
    前記ローカルデコーディング回路は、前記複数のメモリアレイタイルの中で少なくとも１つの選択されたアレイタイル及び前記少なくとも１つの選択されたメモリアレイタイルでの少なくとも１つの格納セルを選択するために使用される請求項１に記載の磁気メモリ。
17. 前記中間回路は、複数の中間読出し駆動器及び複数の中間書込み駆動器をさらに含み、
    前記複数の読出し駆動器の各々は、前記複数のメモリアレイタイルの第３部分での読出し動作を制御し、前記複数の書込み駆動器の各々は、前記複数のメモリアレイタイルでの第４部分での書込み動作を制御する請求項１５に記載の磁気メモリ。
18. 前記複数のグローバルビットラインは、第１抵抗を有し、前記複数のワードラインは、第２抵抗を有し、前記複数のビットラインは、第３抵抗を有し、前記第１抵抗は、前記第２及び第３抵抗に比べて小さい請求項１に記載の磁気メモリ。
19. 前記複数のメモリアレイタイルは、第１バンク及び第２バンクと区別される第２バンクを有する請求項１に記載の磁気メモリ。
20. 前記複数の格納セルの少なくとも一部は、１つのシングルトランジスター及び１つのシングル磁気接合を含む請求項２に記載の磁気メモリ。
21. 複数のメモリアレイタイルと、
    少なくとも１つの磁気接合と、
    中間回路と、
    複数のグローバルビットラインと、
    グローバル回路と、を含み、
    前記複数のメモリアレイタイルの各々は、複数の磁気格納セル、複数のビットライン、複数のワードライン、及びプリコンディショニング（ｐｒｅｃｏｎｄｉｔｉｏｎｉｎｇ）電流を伝送するための複数の共通バスを含み、
    前記複数の磁気格納セルの各々は、少なくとも１つの磁気接合、少なくとも１つの選択装置、及び前記少なくとも１つの磁気接合に隣接するスピン軌道相互作用ＳＯ活性層を含み、
    前記スピン軌道相互作用ＳＯ活性層の少なくとも一部は、前記プリコンディショニング電流を前記スピン軌道相互作用ＳＯ活性層の前記少なくとも一部を通じて通過させることによって、前記少なくとも１つの磁気接合にスピン軌道相互作用を加え、
    前記複数の共通バスの各々は、前記複数の磁気接合の一部と接続され、前記プリコンディショニング電流を通過させるために前記スピン軌道相互作用ＳＯ活性層の前記一部を含み、
    プログラム可能である前記少なくとも１つの磁気接合は、前記少なくとも１つの磁気接合を通じて駆動される少なくとも１つの書込み電流及び前記スピン軌道相互作用ＳＯ活性層の前記少なくとも一部に提供される前記プリコンディショニング電流を利用し、
    前記複数のビットライン及び前記複数のワードラインは、前記複数の磁気格納セルに対応し、
    前記中間回路は、前記複数のメモリアレイタイルでの読出し動作及び書込み動作を制御し、前記中間回路は、中間駆動及び感知回路とローカルデコーディング回路とをさらに含み、
    前記複数のグローバルビットラインの各々は、前記複数のメモリアレイタイルの一部に対応し、前記複数のグローバルビットラインは、第１抵抗を有し、前記複数のワードラインは、第２抵抗を有し、前記複数のビットラインは、第３抵抗を有し、前記第１抵抗は、前記第２及び第３抵抗より小さく、
    前記グローバル回路は、読出し動作及び書込み動作のために前記複数のグローバルビットラインの一部を選択し、駆動する磁気メモリ。
22. 複数のメモリアレイタイルを提供する段階と、
    前記複数のメモリアレイタイルでの読出し動作及び書込み動作を制御するために中間回路を提供する段階と、
    各々前記複数のメモリアレイタイルに対する複数のグローバルビットラインを提供する段階と、
    前記読出し動作及び前記書込み動作のために前記複数のグローバルビットラインの一部を選択し、駆動するグローバル回路を提供する段階と、を含み、
    前記複数のメモリアレイタイルの各々は、複数のビットライン、複数のワードライン、及び複数の磁気格納セルを含み、
    前記複数の磁気格納セルの各々は、少なくとも１つの磁気接合、少なくとも１つの選択装置及び前記少なくとも１つの磁気接合に隣接するスピン軌道相互作用ＳＯ活性層を含み、
    前記スピン軌道相互作用ＳＯ活性層の少なくとも一部は、スピン軌道相互作用電流を前記スピン軌道相互作用ＳＯ活性層の前記少なくとも一部を通じて通過させることによって、前記少なくとも１つの磁気接合の一部にスピン軌道相互作用トルクを加え、
    プログラム可能である前記少なくとも１つの磁気接合は、前記少なくとも１つの磁気接合を通じて駆動される少なくとも１つの書込み電流及び前記スピン軌道相互作用ＳＯ活性層の前記少なくとも一部に提供される前記スピン軌道相互作用電流を利用し、
    前記複数のビットライン及び前記複数のワードラインは、前記複数の磁気格納セルに対応する磁気メモリを提供する方法。
23. 複数の磁気接合を含む磁気メモリのプログラム方法において、
    前記複数の磁気接合の各々は、磁化可能であるデータ格納層を含み、前記方法は、
    複数のメモリアレイタイルの中で少なくとも１つのメモリアレイタイル内の複数の共通バスの中で少なくとも１つの共通バスを通じてプリチャージ電流を駆動する段階と、
    少なくとも１つの選択された磁気メモリセルの少なくとも１つの磁気接合を通じて少なくとも１つの書込み電流を駆動する段階と、を含み、
    前記複数のメモリアレイ他これらの各々は、複数の共通バス、複数のビットライン、複数のワードライン、及び複数の磁気格納セルを含み、
    前記複数の共通バスの各々は、前記磁気接合に隣接する少なくとも１つのスピン軌道相互作用活性層を含み、
    前記複数の磁気格納セルの各々は、少なくとも１つの磁気接合、少なくとも１つの選択装置、及び前記磁気接合に隣接するスピン軌道相互作用活性層の少なくとも一部を含み、
    前記スピン軌道相互作用ＳＯ活性層の少なくとも一部は、プリコンディショニング電流を前記スピン軌道相互作用ＳＯ活性層の前記少なくとも一部を通じて通過させることによって、前記磁気接合の少なくとも一部にスピン軌道相互作用トルクを加え、
    プログラム可能である前記少なくとも１つの磁気接合は、前記少なくとも１つの磁気接合を通じて駆動される少なくとも１つの書込み電流及び前記スピン軌道相互作用ＳＯ活性層の前記少なくとも一部に提供される前記プリコンディショニング電流を利用し、
    前記複数のビットライン及び前記複数のワードラインは、前記複数の磁気格納セルに対応し、
    前記複数の共通バスの中で前記少なくとも１つの共通バスは、前記複数の磁気格納セルの中で前記少なくとも１つの選択された磁気格納セルに対応する磁気メモリのプログラム方法。
24. 前記少なくとも１つの選択された磁気格納セルを選択する段階をさらに含む請求項２３に記載の磁気メモリのプログラム方法。
25. 前記少なくとも１つの選択された磁気格納セルを選択する段階は、前記複数のメモリアレイタイルの中で少なくとも１つのメモリアレイタイルに対する中間回路を使用して遂行され、前記少なくとも１つのメモリアレイタイルは、選択された磁気格納セルを含む請求項２４に記載の磁気メモリのプログラム方法。

Images