JP2014165319A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2014165319A
JP2014165319A JP2013034718A JP2013034718A JP2014165319A JP 2014165319 A JP2014165319 A JP 2014165319A JP 2013034718 A JP2013034718 A JP 2013034718A JP 2013034718 A JP2013034718 A JP 2013034718A JP 2014165319 A JP2014165319 A JP 2014165319A
Authority
JP
Japan
Prior art keywords
wiring board
semiconductor device
wiring
terminal
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013034718A
Other languages
English (en)
Other versions
JP6161918B2 (ja
JP2014165319A5 (ja
Inventor
Tomoji Fujii
朋治 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2013034718A priority Critical patent/JP6161918B2/ja
Priority to US14/169,191 priority patent/US9214422B2/en
Publication of JP2014165319A publication Critical patent/JP2014165319A/ja
Publication of JP2014165319A5 publication Critical patent/JP2014165319A5/ja
Application granted granted Critical
Publication of JP6161918B2 publication Critical patent/JP6161918B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Combinations Of Printed Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】高周波信号の伝送に好適な接続端子を有する半導体装置を提供する。
【解決手段】本半導体装置は、第１の配線基板と、前記第１の配線基板の上方に配置された第２の配線基板と、前記第１の配線基板と前記第２の配線基板との間に設けられ、前記第１の配線基板と前記第２の配線基板とを電気的に接続する複数の接続端子と、前記第１の配線基板及び前記第２の配線基板の少なくとも一方に設けられた電子部品と、を有し、複数の前記接続端子は、信号端子と、前記信号端子の両側に配置された接地端子と、を含み、隣接する前記信号端子と前記接地端子は、平面視において、前記信号端子と前記接地端子の対向する辺の間隔が一定となるように配置されている。
【選択図】図１

Description

本発明は、半導体装置に関する。
従来より、半導体チップ等の電子部品を搭載する配線基板を、はんだボール等の接続端子を介して積層した半導体装置が知られている。一例として、表面に半導体チップがフリップチップ実装され、表面と裏面にそれぞれ電極パッドが設けられた配線基板を複数個作製し、上下に隣接する配線基板の電極パッド間をはんだボールで接合した半導体装置を挙げることができる（例えば、特許文献１参照）。
特開平１１−８４７４号公報
しかしながら、上記の半導体装置では、はんだボール等の略球状の接続端子を用いているため、接続端子を介して上下に隣接する配線基板間に高周波信号を伝送しようとすると、接続端子の部分でインピーダンス不整合が生じる。そのため、接続端子を介して高周波信号を伝送することが困難であった。
本発明は、上記の点に鑑みてなされたものであり、高周波信号の伝送に好適な接続端子を有する半導体装置を提供することを課題とする。
本半導体装置は、第１の配線基板と、前記第１の配線基板の上方に配置された第２の配線基板と、前記第１の配線基板と前記第２の配線基板との間に設けられ、前記第１の配線基板と前記第２の配線基板とを電気的に接続する複数の接続端子と、前記第１の配線基板及び前記第２の配線基板の少なくとも一方に設けられた電子部品と、を有し、複数の前記接続端子は、信号端子と、前記信号端子の両側に配置された接地端子と、を含み、隣接する前記信号端子と前記接地端子は、平面視において、前記信号端子と前記接地端子の対向する辺の間隔が一定となるように配置されていることを要件とする。
開示の技術によれば、高周波信号の伝送に好適な接続端子を有する半導体装置を提供できる。
第１の実施の形態に係る半導体装置を例示する図である。 第１の実施の形態に係る半導体装置を実装基板に搭載した様子を例示する断面図である。 第１の実施の形態に係る接続端子を例示する図である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その１）である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その２）である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その３）である。 接続端子の配置を説明する平面図である。 第１の実施の形態の変形例１に係る半導体装置を例示する断面図である。 第１の実施の形態の変形例２に係る半導体装置を例示する断面図である。 第２の実施の形態に係る半導体装置を例示する断面図である。 第３の実施の形態に係る半導体装置を例示する断面図である。 第３の実施の形態に係る接続端子を例示する図である。
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
〈第１の実施の形態〉
［第１の実施の形態に係る半導体装置の構造］
図１は、第１の実施の形態に係る半導体装置を例示する図であり、図１（ａ）は断面図、図１（ｂ）は図１（ａ）の一部（主に接続端子３０の配列）を示す平面図である。図１を参照するに、半導体装置１は、配線基板１０Ａと、配線基板１０Ｂと、接合部２１及び２２と、接続端子３０と、樹脂部４０とを有する。
半導体装置１において、配線基板１０Ａの上方に配線基板１０Ｂが配置され、配線基板１０Ａと配線基板１０Ｂとの間に、配線基板１０Ａと配線基板１０Ｂとを電気的に接続する複数の接続端子３０が設けられている。配線基板１０Ａと配線基板１０Ｂとの間には、配線基板１０Ａの電子部品１８や接続端子３０を封止する樹脂部４０が設けられている。配線基板１０Ａは本発明に係る第１の配線基板の代表的な一例であり、配線基板１０Ｂは本発明に係る第２の配線基板の代表的な一例である。
なお、半導体装置１において、便宜上、配線基板１０Ｂの電子部品１８側を一方の側（一方の面）、配線基板１０Ａのソルダーレジスト層１６側を他方の側（他方の面）と称する場合がある。
配線基板１０Ａは、絶縁層１１と、配線層１２と、配線層１３と、貫通配線１４と、ソルダーレジスト層１５と、ソルダーレジスト層１６と、接合部１７と、電子部品１８とを有する。
配線基板１０Ａにおいて、絶縁層１１としては、例えば、ガラスクロスにエポキシ系樹脂等の絶縁性樹脂を含浸させた所謂ガラスエポキシ基板等を用いることができる。絶縁層１１として、ガラス繊維、炭素繊維、アラミド繊維等の織布や不織布にエポキシ系樹脂等の絶縁性樹脂を含浸させた基板等を用いてもよい。なお、各図において、ガラスクロス等の図示は省略されている。
絶縁層１１として、シリコンやセラミックスを主成分とする基板等を用いてもよい。なお、シリコンを用いた場合には、表面や貫通孔内壁を絶縁膜（ＳｉＯ２等）で被覆することにより、絶縁性を持たせることができる。絶縁層１１の厚さは、例えば、６０〜２００μｍ程度とすることができる。
配線層１２は、絶縁層１１の一方の面に形成されている。配線層１３は、絶縁層１１の他方の面に形成されている。配線層１２は、絶縁層１１を貫通する貫通孔１１ｘ内に設けられた貫通配線１４を介して、配線層１３と電気的に接続されている。配線層１２、配線層１３、及び貫通配線１４の材料としては、例えば、銅（Ｃｕ）等を用いることができる。配線層１２及び１３の厚さは、例えば、１０〜２０μｍ程度とすることができる。貫通孔１１ｘの平面形状は、例えば、直径が５０μｍ程度の円形とすることができる。なお、配線層１２、配線層１３、及び貫通配線１４は、一体に形成されたものでもよい。
ソルダーレジスト層１５は、絶縁層１１の一方の面に、配線層１２を覆うように形成されている。ソルダーレジスト層１５は、例えば、感光性樹脂等から形成できる。ソルダーレジスト層１５の厚さは、例えば１５〜３５μｍ程度とすることができる。ソルダーレジスト層１５は、開口部１５ｘ及び１５ｙを有し、開口部１５ｘ及び１５ｙ内には各々配線層１２の一部が露出している。開口部１５ｘ及び１５ｙ内に露出する配線層１２は、各々パッド１２ａ及び１２ｂを構成している。開口部１５ｘ及び開口部１５ｙの各々の平面形状は、例えば、円形状とすることができる。開口部１５ｘ及び開口部１５ｙの各々の直径は、接続対象に合わせて任意に設計できる。
ソルダーレジスト層１５は、パッド１２ａ及び１２ｂを完全に露出するように設けてもよい。この場合、パッド１２ａ及び１２ｂの各々の側面とソルダーレジスト層１５の側面とが接するようにソルダーレジスト層１５を設けてもよい。又、パッド１２ａ及び１２ｂの各々の側面とソルダーレジスト層１５の側面との間に隙間ができるようにソルダーレジスト層１５を設けてもよい。
必要に応じ、パッド１２ａ及び１２ｂの各々の一方の面に金属層を形成したり、ＯＳＰ（Organic Solderability Preservative）処理等の酸化防止処理を施したりしてもよい。金属層の例としては、Ａｕ層や、Ｎｉ／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ／Ｐｄ／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）等を挙げることができる。
ソルダーレジスト層１６は、絶縁層１１の他方の面に、配線層１３を覆うように形成されている。ソルダーレジスト層１６の材料や厚さは、例えば、ソルダーレジスト層１５と同様とすることができる。ソルダーレジスト層１６は、開口部１６ｘを有し、開口部１６ｘ内には配線層１３の一部が露出している。開口部１６ｘ内に露出する配線層１３は、パッド１３ａを構成している。開口部１６ｘの平面形状は、例えば、円形状とすることができる。開口部１６ｘの直径は、接続対象に合わせて任意に設計できる。パッド１３ａは、マザーボード等の実装基板等（図示せず）と電気的に接続されるパッドとして機能する。パッド１３ａの他方の面に、はんだボール等の外部接続端子を形成してもよい。
ソルダーレジスト層１６は、パッド１３ａを完全に露出するように設けてもよい。この場合、パッド１３ａの側面とソルダーレジスト層１６の側面とが接するようにソルダーレジスト層１６を設けてもよいし、パッド１３ａの側面とソルダーレジスト層１６の側面との間に隙間ができるようにソルダーレジスト層１６を設けてもよい。必要に応じ、パッド１３ａの他方の面に、前述の金属層を形成したり、ＯＳＰ（Organic Solderability Preservative）処理等の酸化防止処理を施したりしてもよい。
ソルダーレジスト層１５上には、パッド１２ａの一方の面に形成された接合部１７を介して、電子部品１８が実装されている。接合部１７としては、例えば、Ｐｂを含む合金、ＳｎとＣｕの合金、ＳｎとＳｂの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等のはんだ材料を用いることができる。接合部１７として、例えば、銀ペースト等の導電性ペーストを用いてもよい。電子部品１８は、例えば、半導体チップ、センサ、キャパシタ、インダクタ、抵抗等である。但し、電子部品１８は１つでなくてよく、これらのうちから任意に選択した部品が混在してもよい。
配線基板１０Ｂは、ソルダーレジスト層１５に開口部１５ｙが設けられていない点（パッド１２ｂが設けられていない点）を除いて、配線基板１０Ａと同様の構造である。従って、配線基板１０Ｂについての詳細な説明は省略する。なお、配線基板１０Ａ又は配線基板１０Ｂに搭載又は内蔵された電子部品１８のうち少なくとも一方は、半導体チップである。
配線基板１０Ａは、複数の接続端子３０を介して、配線基板１０Ｂと電気的に接続されている。具体的には、各接続端子３０の一方の端部である固定部３１は、接合部２１を介して配線基板１０Ａのパッド１２ｂに接合されている。又、配線基板１０Ａのパッド１２ｂの直下には貫通配線１４が設けられている。このように、接続端子３０が接合されるパッド１２ｂの直下に貫通配線１４を設けることにより、高周波信号をロスなく伝送できる。
又、各接続端子３０の他方の端部である固定部３２は、接合部２２を介して配線基板１０Ｂのパッド１３ａに接合されている。又、配線基板１０Ｂのパッド１３ａの直上には貫通配線１４が設けられている。このように、接続端子３０が接合されるパッド１３ａの直上に貫通配線１４を設けることにより、高周波信号をロスなく伝送できる。
接合部２１及び２２としては、例えば、Ｐｂを含む合金、ＳｎとＣｕの合金、ＳｎとＳｂの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等のはんだ材料を用いることができる。
接続端子３０は、例えば、配線基板１０Ａの電子部品１８の周囲にペリフェラル状に配置されている。接続端子３０のピッチは、例えば、０．４〜１．５ｍｍ程度とすることができる。なお、図１では、接続端子３０は、配線基板１０Ａの電子部品１８の周囲に一列のみ設けられているが、適宜複数列とすることができる。
複数の接続端子３０は、信号が伝送される信号端子Ｓと、接地される（ＧＮＤと接続される）接地端子Ｇとを含んでいる。信号端子Ｓの両側には接地端子Ｇが配置されている。平面視において、信号端子Ｓと接地端子Ｇの形状は各々略矩形状であり、信号端子Ｓと接地端子Ｇは互いの長辺が対向するように配置されている。又、隣接する信号端子Ｓと接地端子Ｇは、平面視において、信号端子Ｓと接地端子Ｇの対向する辺の間隔が一定となるように配置されている。すなわち、信号端子Ｓ及びそれに隣接して配置される接地端子Ｇにより、半導体装置１の厚さ方向（Ｚ方向）にコプレナー構造を形成している。なお、平面視とは、図１等のＺ方向（複数の接続端子３０が設けられている平面に垂直な方向）から対象物を視認することをいう。
図１（ｂ）では、一部の接続端子３０のみにＳ又はＧの符号を付したが、符号を付していない接続端子３０についても、同様に、信号端子Ｓの両側に接地端子Ｇが配置されている。但し、高周波信号を伝送する領域が限定されている場合には、その領域に配置された接続端子３０のみをコプレナー構造としても構わない。
又、一部の接続端子３０には、信号や接地（ＧＮＤ）以外の必要な要素、例えば電源等を割り当てて構わない。この際、信号端子Ｓの両側に電源端子を配置してコプレナー構造としてもよい。なお、電源端子は高周波的には接地端子と同等であるから、本発明における『信号端子の両側に配置された接地端子』には、信号端子の両側に電源端子等の高周波的に接地端子と同等と見なせる他の端子を設ける場合も含むものとする。
樹脂部４０は、例えば、接続端子３０の弾性変形を許容する材料（弾性変形を妨げない材料）により構成することができる。弾性変形を許容する材料の一例としては、エラストマーを挙げることができる。エラストマーの一例としては、シリコーン系の絶縁性樹脂を挙げることができる。樹脂部４０を設けることにより、半導体装置１の強度や耐湿性を向上することができるが、樹脂部４０の材料として柔軟性を有するエラストマーを選択することにより、これらの効果を実現すると共に、接続端子３０の弾性変形を許容することができる。
例えば、配線基板１０Ａと配線基板１０Ｂの一方が絶縁性樹脂を主成分とする基板、他方がシリコンやセラミックスを主成分とする基板等の場合には、配線基板１０Ａと配線基板１０Ｂは互いに熱膨張係数が異なるため、配線基板間に熱応力が発生する場合がある。樹脂部４０の材料として柔軟性を有するエラストマーを用いることにより、接続端子３０が弾性変形できるため、配線基板間の熱膨張係数の相違に起因して生じる熱応力をばね性を有する接続端子３０により吸収可能となる。その結果、配線基板１０Ａと配線基板１０Ｂとの間の接続信頼性を向上できる。
なお、配線基板間の熱膨張係数が略同等である場合等、熱応力が問題とならない場合には、樹脂部４０の材料として、フィラーを含有した熱硬化性のエポキシ系樹脂等の絶縁性樹脂（所謂モールド樹脂）を用いてもよい。樹脂部４０を設けることにより、半導体装置１の強度を向上することや、耐湿性を向上することができる。但し、接続端子３０は樹脂部４０に固定されるため、弾性変形することはできない。
図２に示すように、半導体装置１は、例えば、外部接続端子２００を介して、マザーボード等の実装基板３００に搭載することができる。実装基板３００において、絶縁層３１０の一方の面には配線層の一部であるパッド３２０が形成され、パッド３２０の一部はソルダーレジスト層３３０の開口部３３０ｘから露出している。半導体装置１のパッド１３ａと実装基板３００のパッド３２０とは、はんだボール等の外部接続端子２００を介して、電気的に接続されている。
ここで、図３を参照しながら、接続端子３０の詳細な構造について説明する。図３は、第１の実施の形態に係る接続端子を例示する図であり、図３（ａ）が側面図、図３（ｂ）が平面図である。図３を参照するに、接続端子３０は、ばね性（弾力性）を有する導電性の部材であり、固定部３１と、固定部３２と、ばね部３３と、第１支持部３４と、第２支持部３５とを有する。
固定部３１は、接続端子３０の一端に形成されている。固定部３１は、板状とされている。固定部３１の厚さ（Ｚ方向）は、例えば０．０８〜０．１ｍｍ程度とすることができる。固定部３１の横幅（Ｙ方向）は、例えば０．３〜０．４ｍｍ程度とすることができる。固定部３１の縦幅（Ｘ方向）は、例えば０．４〜０．５ｍｍ程度とすることができる。
固定部３２は、接続端子３０の他端に形成され、固定部３１と略対向するように配置されている。固定部３２は、ばね部３３、第１支持部３４、及び第２支持部３５を介して、固定部３１と電気的に接続されている。固定部３２は、当接部３８と、突出部３９とを有する。固定部３２の厚さは、例えば０．０８〜０．１ｍｍ程度とすることができる。固定部３２の横幅（Ｙ方向）は、例えば、０．２〜０．３ｍｍ程度とすることができる。なお、ばね部３３、第１支持部３４、及び第２支持部３５を、接続端子３０の湾曲部と称する場合がある。
当接部３８は、被接続物のパッドと当接する部分である。当接部３８はラウンド形状とされており、接続端子３０が押圧された際、主にＺ方向に移動する。このように、当接部３８をラウンド形状とすることにより、当接部３８が押圧されて被接続物のパッドと当接する際、当接部３８により被接続物のパッドが破損することを防止できる。
又、当接部３８は、Ｚ方向に押圧された際、ばね部３３の変形により、固定部３２が固定部３１に近づく方向（Ｚ方向）に移動した状態で、被接続物のパッドと当接する。これにより、被接続物のパッドと固定部３２とが当接した際、固定部３２が、被接続物のパッドが形成された面と平行な方向に大きく移動することがなくなるため、被接続物のパッドを狭ピッチに配置できる。被接続物のパッドのピッチ（当接部３８のピッチ）としては、例えば、０．４〜１．５ｍｍ程度とすることができる。
突出部３９は、一方の端部が第２支持部３５と一体的に形成されており、他方の端部が当接部３８と一体的に形成されている。突出部３９は、第２支持部３５から被接続物のパッドに向かう方向（固定部３１から離間する方向）に突出している。
被接続物のパッドと固定部３２とが当接していない状態における固定部３２の突出量Ｄ（第２支持部３５と突出部３９との接続部分を基準としたときの突出量）は、例えば、０．３ｍｍとすることができる。
ばね部３３は、第１支持部３４と第２支持部３５との間に配置されており、第１支持部３４及び第２支持部３５と一体的に形成されている。ばね部３３は、湾曲した形状（例えば、Ｃ字型）とされており、ばね性を有する。
ばね部３３は、固定部３２がＺ方向に押圧された際、固定部３２を被接続物のパッドに向かう方向に反発させるためのものである。ばね部３３の横幅（Ｙ方向）及び厚さは、例えば、固定部３２の横幅（Ｙ方向）及び厚さと同じにすることができる。
なお、本実施の形態に係る接続端子３０は、実際には、第１支持部３４、ばね部３３、第２支持部３５、及び固定部３２が一体的にばねとして機能する。第１支持部３４、ばね部３３、第２支持部３５、及び固定部３２に対応する部分の接続端子３０のばね定数は、例えば、０．６〜０．８Ｎ／ｍｍとすることができる。
第１支持部３４は、ばね部３３と固定部３１との間に配置されている。第１支持部３４の一方の端部は、ばね部３３の一方の端部と一体的に形成されており、第１支持部３４の他方の端部は、固定部３１と一体的に形成されている。第１支持部３４は、板状とされている。
第１支持部３４は、固定部３１の下面を含む平面Ｅと、配線基板１０Ａと対向する側の第１支持部３４の面３４ａとが成す角度θ１が鋭角となるように形成されている。角度θ１は、例えば、５〜１５度とすることができる。
このように、角度θ１を鋭角にすることで、当接部３８がＺ方向に押圧された際のばね部３３の変形による被接続物と第１支持部３４との接触を防止することが可能となるため、接続端子３０及び被接続物の破損を防止できる。第１支持部３４の横幅（Ｙ方向）及び厚さは、例えば、固定部３２の横幅（Ｙ方向）及び厚さと同じにすることができる。
第２支持部３５は、ばね部３３と固定部３２との間に配置されている。第２支持部３５の一方の端部は、ばね部３３の他方の端部と一体的に形成されており、第２支持部３５の他方の端部は、固定部３２の突出部３９と一体的に形成されている。第２支持部３５は、板状とされている。第２支持部３５の横幅（Ｙ方向）及び厚さは、例えば、固定部３２の横幅（Ｙ方向）及び厚さと同じにすることができる。図３に示す状態（接続端子３０の固定部３２が押圧されていない状態）における接続端子３０の高さＨは、例えば、１．５〜２ｍｍ程度とすることができる。
なお、本実施の形態では、複数の接続端子３０が各々の湾曲部が外側を向くように配置されているが、この形態には限定されない。
［第１の実施の形態に係る半導体装置の製造方法］
次に、第１の実施の形態に係る半導体装置の製造方法について説明する。図４〜図６は、第１の実施の形態に係る半導体装置の製造工程を例示する図である。
まず、図４（ａ）及び図４（ｂ）に示す工程では、パッド１２ｂ上に接合部２１が形成された配線基板１０Ａを作製する。具体的には、図４（ａ）に示す工程では、前述のような所謂ガラスエポキシ基板等を用いた絶縁層１１を準備し、ＣＯ２レーザを用いたレーザ加工法等により、絶縁層１１を貫通する貫通孔１１ｘを形成する。そして、絶縁層１１の一方の面に配線層１２、他方の面に配線層１３、貫通孔１１ｘ内に配線層１２と配線層１３とを電気的に接続する貫通配線１４を形成する。
配線層１２、配線層１３、及び貫通配線１４は、例えば、以下のようにして形成できる。まず、無電解めっき法等により、絶縁層１１の一方の面及び他方の面並びに貫通孔１１ｘの内壁面を連続的に被覆する銅等からなるシード層を形成し、シード層上に配線層１２、配線層１３、及び貫通配線１４に対応する開口部を有するレジストを形成する。そして、シード層を給電層とする電解めっき法等により、開口部内のシード層上に銅等からなる導電層を形成し、レジストを除去後、導電層に覆われていない部分のシード層を除去する。これにより、各々がシード層及び導電層を含む配線層１２、配線層１３、及び貫通配線１４が完成する。
次に、絶縁層１１の一方の面に配線層１２を被覆するソルダーレジスト層１５を、絶縁層１１の他方の面に配線層１３を被覆するソルダーレジスト層１６を形成する。ソルダーレジスト層１５は、例えば、液状又はペースト状の感光性のエポキシ系樹脂等の絶縁性樹脂を、配線層１２を被覆するように絶縁層１１の一方の面にスクリーン印刷法、ロールコート法、又は、スピンコート法等で塗布することにより形成できる。
同様に、ソルダーレジスト層１６は、例えば、液状又はペースト状の感光性のエポキシ系樹脂等の絶縁性樹脂を、配線層１３を被覆するように絶縁層１１の他方の面に同様の方法で塗布することにより形成できる。或いは、液状又はペースト状の樹脂の塗布に代えて、例えば、フィルム状の感光性のエポキシ系樹脂等の絶縁性樹脂をラミネートしてもよい。
そして、塗布又はラミネートした絶縁性樹脂を露光及び現像することでソルダーレジスト層１５及び１６に開口部１５ｘ、開口部１５ｙ、及び開口部１６ｘを形成し、パッド１２ａ、パッド１２ｂ、及びパッド１３ａを形成する（フォトリソグラフィ法）。そして、パッド１２ａ上に接合部１７を形成し、パッド１２ｂ上に接合部２１を形成する。接合部１７及び２１は、この時点では、未硬化のはんだペースト等であり、例えば、印刷法等により形成できる。
なお、開口部１５ｘ、開口部１５ｙ、及び開口部１６ｘは、レーザ加工法やブラスト処理により形成してもよい。開口部１５ｘ、開口部１５ｙ、及び開口部１６ｘの各々の平面形状は、例えば、円形状とすることができる。開口部１５ｘ、開口部１５ｙ、及び開口部１６ｘの各々の直径は、接続対象に合わせて任意に設計できる。
次に、図４（ｂ）に示す工程では、半導体チップ等の電子部品１８を、パッド１２ａ上に形成された接合部１７を介して載置し、リフロー等により接合部１７を溶融後硬化させて、電子部品１８の電極（図示せず）とパッド１２ａとを接合する。パッド１２ｂ上の接合部２１も接合部１７と同時に溶融後硬化する。これにより、パッド１２ｂ上に接合部２１が形成された配線基板１０Ａが完成する。
次に、図４（ｃ）に示す工程では、接続端子３０を配列する治具５００を準備する。治具５００には、接続端子３０を挿入する溝５００ｘが、図１（ｂ）の接続端子３０に対応する位置に形成されている。溝５００ｘの深さは、接続端子３０の高さよりも浅く形成されている。そして、複数の接続端子３０を作製し、各接続端子３０の固定部３２が各溝５００ｘの底面側に位置し固定部３１が溝５００ｘから突出すると共に、湾曲部が治具５００の外縁部側を向くように、溝５００ｘ内に接続端子３０を挿入する。
接続端子３０は、例えば、以下のようにして作製できる。すなわち、図示していない金属板（例えば、Ｃｕ系合金）を準備する。そして、準備した金属板を所定の形状に打ち抜き加工する。この際、例えば、長尺状に打ち抜く。その後、打ち抜き加工された金属板の表面全体にＮｉめっき膜（例えば、厚さ１〜３μｍ）を形成する。そして、更に、固定部３１及び当接部３８に対応する部分に形成されたＮｉめっき膜に、Ａｕめっき膜（例えば、厚さ０．３〜０．５μｍ）を積層形成（Ａｕめっき膜を部分的に形成）する。その後、Ｎｉめっき膜及びＡｕめっき膜が形成された金属板を曲げ加工することで作製できる。
上記金属板の材料となるＣｕ系合金としては、例えば、リン青銅やベリリウム銅、コルソン系の銅合金等を用いることができる。なお、接続端子３０は、図示していない金属板（例えば、Ｃｕ系合金）を所定の形状にエッチング加工した後、エッチング加工された金属板を曲げ加工することで形成してもよい。
次に、図５（ａ）に示す工程では、図４（ａ）及び図４（ｂ）に示す工程で作製した、パッド１２ｂ上に接合部２１が形成された配線基板１０Ａを、図４（ｂ）とは上下を反転させた状態で、溝５００ｘ内に接続端子３０が挿入された治具５００上に載置する。この際、各接合部２１が各接続端子３０の固定部３１と対向する位置に来るようにアライメントし、配線基板１０Ａを治具５００上に載置する。これにより、各接合部２１は、各接続端子３０の固定部３１に当接する。
次に、図５（ｂ）に示す工程では、リフロー等によりパッド１２ｂ上の接合部２１を溶融後硬化させて、各接続端子３０の固定部３１とパッド１２ｂとを接合する。その後、各パッド１２ｂに接続端子３０が接合された配線基板１０Ａを治具５００から取り外す。なお、各接続端子３０の固定部３１とパッド１２ｂとを接合する際に、隣接する接続端子３０の間隔が設計値（例えば、１ｍｍ程度）に対して１０μｍ程度ずれる場合があるが、コプレナー構造のインピーダンス調整値には殆ど影響がない。
次に、図６（ａ）に示す工程では、図４（ａ）及び図４（ｂ）に示す工程と同様にして、パッド１３ａ上に接合部２２が形成され、かつ、電子部品１８が搭載された配線基板１０Ｂを作製する。接合部２２は、この時点では、未硬化のはんだペースト等である。そして、各パッド１２ｂに接続端子３０が接合された配線基板１０Ａを図５（ｂ）とは上下を反転させた状態とし、その上にパッド１３ａ上に接合部２２が形成された配線基板１０Ｂを載置する。
この際、配線基板１０Ｂの各接合部２２が各接続端子３０の固定部３２と対向する位置に来るようにアライメントし、配線基板１０Ｂを接続端子３０を介して配線基板１０Ａ上に載置する。これにより、各接合部２２は、各接続端子３０の固定部３２に当接する。なお、接続端子３０は、配線基板１０Ｂの重量により、やや圧縮された状態となる。
次に、図６（ｂ）に示す工程では、リフロー等により配線基板１０Ｂのパッド１３ａ上の接合部２２を溶融後硬化させて、各接続端子３０の固定部３２と配線基板１０Ｂのパッド１３ａとを接合する。その後、配線基板１０Ａと配線基板１０Ｂとの間に、例えば、トランスファーモールド等により樹脂を充填して樹脂部４０を形成することにより、図１に示す半導体装置１が完成する。
ここで、比較例を示しながら、半導体装置１の有する特有の効果について説明する。図７は、接続端子の配置を説明する平面図であり、図７（ａ）は比較例に係る接続端子３０Ｘを示し、図７（ｂ）は本実施の形態に係る接続端子３０を示している。
ここでは、比較例として、図１に示す半導体装置１において、接続端子３０を、はんだボール等からなる接続端子３０Ｘに置換した場合を考える。この場合、図７（ａ）に示すように、信号端子Ｓに隣接して接地端子Ｇが配される。接続端子３０Ｘは球状であるため、信号端子Ｓと接地端子Ｇとの間隔（Ｘ方向）は、Ｙ方向及びＺ方向の位置により異なり一定とはならない。すなわち、信号端子Ｓと接地端子Ｇとの間隔（Ｘ方向）は最短でＬ１、最長でＬ２となり、Ｙ方向及びＺ方向の位置によりＬ１からＬ２の間で変化し一定とはならない。
信号端子Ｓと接地端子Ｇとの間隔（距離）によりインピーダンスの調整が可能であるが、比較例に係る接続端子３０Ｘのように信号端子Ｓと接地端子Ｇとの間隔が一定とならない場合には、インピーダンスの調整は困難である。従って、接続端子３０Ｘの部分でインピーダンス不整合が生じ、高周波信号を伝送することが困難となる。なお、接続端子３０Ｘとして、略球状の樹脂コアの周囲をはんだ材料で被覆した樹脂コアボールや、略球状の銅コアの周囲をはんだ材料で被覆した銅コアボール等を用いた場合にも同様の問題を生じる。
一方、本実施の形態に係る接続端子３０は、球状ではなく、平面形状が略矩形状である。そのため、図７（ｂ）に示すように、隣接する信号端子Ｓと接地端子Ｇでは、平面視において、信号端子Ｓと接地端子Ｇの対向する辺の間隔（Ｘ方向）が、Ｙ方向及びＺ方向の位置によらず一定（Ｌ３）となる。その結果、信号端子Ｓと接地端子Ｇとの間隔（距離）により、容易にインピーダンスの調整が可能となる。
つまり、接続端子３０の部分でインピーダンス整合がとれるので、高周波信号を伝送することが可能となる。これにより、半導体装置１に搭載（内蔵）可能な電子部品の選択範囲が大きくなると共に、半導体装置１内における電子部品の配置の自由度を向上できる。
例えば、数Ｇ〜数１０ＧＨｚの高周波信号を伝送する場合、信号端子Ｓと接地端子Ｇとの間隔（距離）Ｌ３を１ｍｍ程度とすることで、インピーダンスを５０Ω程度に調整できる。但し、信号端子Ｓと接地端子Ｇが樹脂部４０に封止されている場合には、樹脂部４０を構成する樹脂材料の誘電率によりインピーダンスが変化するため、樹脂材料の誘電率を考慮して、信号端子Ｓと接地端子Ｇとの間隔（距離）を決定する必要がある。
なお、本願において、間隔が一定とは、厳密に間隔が一定である場合のみならず、本願の所定の効果を損なわない範囲内で若干間隔が変動した場合も含むものとする。例えば、前述のように、各接続端子３０の固定部３１とパッド１２ｂとを接合する際に、隣接する接続端子３０の間隔が設計値（例えば、１ｍｍ程度）に対して１０μｍ程度ずれる場合があるが、コプレナー構造のインピーダンス調整値には殆ど影響がない。つまり、隣接する接続端子３０の間隔が１０μｍ程度変動する場合も、『間隔が一定』に含まれる。
又、はんだボール等からなる接続端子３０Ｘを構成する材料（例えば、Ｐｂを含む合金等のはんだ材料）は、高周波特性に優れていなく、高周波信号の伝送には不向きである。一方、接続端子３０を構成するＣｕ系合金（例えば、リン青銅やベリリウム銅、コルソン系の銅合金等）は高周波特性に優れており、この点においても、接続端子３０を用いた伝送路は、高周波信号の伝送に好適である。
このように、第１の実施の形態では、平面形状が略矩形状の複数の接続端子３０を長手方向が同一方向を向くように配列し、一の接続端子３０を信号端子Ｓに、一の接続端子３０の両側の他の接続端子３０を接地端子Ｇに割り当てる。これにより、信号端子Ｓが一定の間隔（距離）をあけて隣接する接地端子Ｇに挟まれたコプレナー構造を実現できる。その結果、信号端子Ｓと接地端子Ｇとの間隔（距離）を変えることにより、容易にインピーダンスの調整が可能となり、信号端子Ｓを介して高周波（例えば、数Ｇ〜数１０ＧＨｚ程度）の電流を供給できる。
又、信号端子Ｓ間には必ず接地端子Ｇが配され、信号端子Ｓ同士が隣接しないため、信号端子Ｓ間にクロストークが発生することを抑制できる。
又、樹脂部４０に柔軟性を有する材料（例えば、シリコーン樹脂）を用いた場合には、配線基板１０Ａと配線基板１０Ｂとの熱膨張係数の相違に起因して生じる熱応力を、ばね性を有する接続端子３０が弾性変形することにより吸収可能となる。その結果、配線基板１０Ａと配線基板１０Ｂとの間の接続信頼性を向上できる。
〈第１の実施の形態の変形例１〉
第１の実施の形態の変形例１では、樹脂部を設けない半導体装置の例を示す。なお、第１の実施の形態の変形例１において、既に説明した実施の形態と同一構成部品についての説明は省略する。
図８は、第１の実施の形態の変形例１に係る半導体装置を例示する断面図である。図８を参照するに、第１の実施の形態の変形例１に係る半導体装置１Ａは、樹脂部４０が設けられていない点が第１の実施の形態に係る半導体装置１（図１参照）と相違する。
このように、接続端子３０を介して上下に隣接する配線基板間に樹脂を充填せずに中空としてもよい。この場合も、配線基板間の熱膨張係数の相違に起因して生じる熱応力を、ばね性を有する接続端子３０が弾性変形することで吸収できる。
〈第１の実施の形態の変形例２〉
第１の実施の形態の変形例２では、接続端子の向きを変えた半導体装置の例を示す。なお、第１の実施の形態の変形例２において、既に説明した実施の形態と同一構成部品についての説明は省略する。
図９は、第１の実施の形態の変形例２に係る半導体装置を例示する断面図である。図９を参照するに、第１の実施の形態の変形例２に係る半導体装置１Ｂは、複数の接続端子３０が各々の湾曲部が内側を向くように配置された点が第１の実施の形態に係る半導体装置１（図１参照）と相違する。
このように、複数の接続端子３０が各々の湾曲部が内側を向くように配置しても、複数の接続端子３０が各々の湾曲部が外側を向くように配置した第１の実施の形態と同様の効果を奏する。
〈第２の実施の形態〉
第２の実施の形態では、接続端子を複数層に設けた半導体装置の例を示す。なお、第２の実施の形態において、既に説明した実施の形態と同一構成部品についての説明は省略する。
図１０は、第２の実施の形態に係る半導体装置を例示する断面図である。図１０を参照するに、第２の実施の形態に係る半導体装置１Ｃは、配線基板１０Ａと、配線基板１０Ｃと、配線基板１０Ｄと、接合部２１及び２２と、接続端子３０Ａ及び３０Ｂと、樹脂部４０とを有する。
半導体装置１Ｃにおいて、配線基板１０Ｃ上に、接続端子３０Ａを介して、配線基板１０Ａが積層されている。更に、配線基板１０Ａ上に、接続端子３０Ｂを介して、配線基板１０Ｄが積層されている。配線基板１０Ｃと配線基板１０Ａとの間、及び、配線基板１０Ａと配線基板１０Ｄとの間には、樹脂部４０が設けられている。なお、接続端子３０Ａと接続端子３０Ｂは、便宜上、別符号としているが、何れも既に説明した接続端子３０と同一部品である。
配線基板１０Ｃは、絶縁層１１がエポキシ系樹脂等を主成分とする３層の絶縁層６１に置換され、絶縁層６１の中央の層に二次電池６２が内蔵され、二次電池６２のパッドと配線層１２が貫通配線６３で接続された点が配線基板１０Ａと相違する。二次電池６２としては、例えば、リチウム系電池等を内蔵することができる。
又、配線基板１０Ｃは、ソルダーレジスト層１６の開口部１６ｙ内に配線層１３と接続される発電装置６４が実装された点、及び、電子部品１８が半導体チップ６８に置換された点が配線基板１０Ａと相違する。発電装置６４としては、例えば、光発電装置、熱電発電装置、振動発電装置等を実装することができる。
配線基板１０Ｃは、複数の接続端子３０Ａを介して、配線基板１０Ａと電気的に接続されている。具体的には、各接続端子３０Ａの固定部３１は、接合部２１を介して配線基板１０Ｃのパッド１２ｂに接合されている。又、各接続端子３０Ａの固定部３２は、接合部２２を介して配線基板１０Ａのパッド１３ａに接合されている。
配線基板１０Ｄは、配線層１２がアンテナ５２ａと配線５２ｂを含む配線層５２に置換された点、及び、電子部品１８がセンサ５８に置換された点が配線基板１０Ａと相違する。センサ５８としては、例えば、気温センサや照度センサ等の各種センサを搭載することができる。
配線基板１０Ｄは、複数の接続端子３０Ｂを介して、配線基板１０Ａと電気的に接続されている。具体的には、各接続端子３０Ｂの固定部３１は、接合部２１を介して配線基板１０Ａのパッド１２ｂに接合されている。又、各接続端子３０Ｂの固定部３２は、接合部２２を介して配線基板１０Ｄのパッド１３ａに接合されている。
半導体装置１Ｃは、センサ５８で検出した気温や照度等の各種データを、アンテナ５２ａを用いて無線でホストに送信するセンサモジュールである。半導体装置１Ｃにおいて、電子部品１８は半導体チップであり、例えば、無線用のＲＦＩＣやＣＰＵとしての機能を有する。又、半導体装置１Ｃにおいて、半導体チップ６８は、例えば、二次電池６２及び発電装置６４を管理する電源管理用ＩＣとしての機能を有する。
半導体装置１Ｃには二次電池６２及び発電装置６４が組み込まれている。そのため、発電装置６４で発電した電力を二次電池６２に蓄電し、二次電池６２に蓄電された電力を半導体チップである電子部品１８や半導体チップ６８等に供給することにより、自立的に作動することができる。
配線基板１０Ｃに内蔵されている二次電池６２は内部に電解質を有し、二次電池６２が充放電する際に電解質が膨張したり収縮したりする。二次電池６２の熱膨張係数は、各配線基板を構成する絶縁層や配線層等の材料の熱膨張係数と大きく異なるため、配線基板１０Ｃ全体の熱膨張係数も配線基板１０Ａ全体の熱膨張係数と異なる。
従って、二次電池６２の充放電にともない配線基板１０Ｃが膨張や収縮すると、配線基板１０Ｃと配線基板１０Ａを接続する部分に大きな熱応力がかかる。仮に、配線基板１０Ｃと配線基板１０Ａを接続する部分が、はんだバンプ等であるとすると、はんだバンプ等に大きな熱応力がかかり、はんだバンプ等にクラックや断線が生じる。
しかしながら、本実施の形態では、配線基板１０Ｃと配線基板１０Ａを接続する部分は、はんだバンプ等ではなく、ばね性を有する接続端子３０Ａである。そのため、配線基板１０Ｃと配線基板１０Ａの熱膨張係数の相違に起因して生じる熱応力を接続端子３０Ａで吸収することができる。その結果、配線基板１０Ｃと配線基板１０Ａとの接続信頼性を向上可能となる。
このように、第２の実施の形態では、第１の実施の形態において奏する効果に加えて以下の効果を奏する。すなわち、第２の実施の形態に係る半導体装置は、動作にともなって膨張や収縮する電子部品を内蔵する配線基板を含むため、配線基板間の熱膨張係数が相違する。このような場合であっても、配線基板の材料が異なるために配線基板間の熱膨張係数が相違する場合と同様に、配線基板間の熱膨張係数の相違に起因して生じる熱応力を、ばね性を有する接続端子が弾性変形することにより吸収可能となる。その結果、配線基板間の接続信頼性を向上できる。但し、樹脂部４０に柔軟性を有する材料（例えば、シリコーン樹脂）を用いる必要がある。
〈第３の実施の形態〉
第３の実施の形態では、第１の実施の形態とは異なる接続端子を設けた半導体装置の例を示す。なお、第３の実施の形態において、既に説明した実施の形態と同一構成部品についての説明は省略する。
図１１は、第３の実施の形態に係る半導体装置を例示する断面図である。図１２は、第３の実施の形態に係る接続端子を例示する図であり、図１２（ａ）が断面図、図１２（ｂ）が平面図である。なお、図１２は、図１１に示すように湾曲させる前の接続端子の形状を示している。
図１１及び図１２を参照するに、第３の実施の形態に係る半導体装置１Ｄは、接続端子３０が接続端子８０に置換された点が第１の実施の形態に係る半導体装置１（図１参照）と相違する。
複数の接続端子８０は、絶縁フィルム９０上に並設されており、柔軟性を有するフレキシブル基板１００を構成している。接続端子８０は、第１パッド８１と、第２パッド８２と、第１パッド８１と第２パッド８２とを接続する配線パターン８３とを有する。第１パッド８１、第２パッド８２、及び配線パターン８３は、一体に形成できる。
図１２（ｂ）に示すように、複数の配線パターン８３は絶縁フィルム９０上に略同一幅で略平行に配置されている。つまり、平面視において、各配線パターン８３の形状は略矩形状（細長状）であり、隣接する配線パターン８３は互いの長辺が対向するように配置されている。又、隣接する配線パターン８３は、平面視において、対向する辺の間隔が一定となるように配置されている。これにより、接続端子８０（配線パターン８３）は、接続端子３０と同様にコプレナー構造を実現できる。
接続端子８０のピッチ（配線パターン８３のピッチ）は、例えば、０．４〜１．５ｍｍ程度とすることができる。なお、接続端子８０の配線パターン８３を被覆するソルダーレジスト層を設けてもよい。この場合、接続端子８０の第１パッド８１及び第２パッド８２のみがソルダーレジスト層から露出する。
フレキシブル基板１００は、絶縁フィルム９０上に並設された複数の接続端子８０が、絶縁フィルム９０を内側にして略Ｃ字形状に湾曲された状態で、配線基板１０Ａと配線基板１０Ｂとの間に配置されている。そして、接続端子８０の第１パッド８１は、接合部２１を介して配線基板１０Ａのパッド１２ｂに接合されている。又、接続端子８０の第２パッド８２は、接合部２２を介して配線基板１０Ｂのパッド１３ａに接合されている。このように、接続端子８０の第１パッド８１が接続端子３０の固定部３１に相当し、接続端子８０の第２パッド８２が接続端子３０の固定部３２に相当する。
フレキシブル基板１００において、接続端子８０としては、例えば、銅箔等の金属箔を用いることができる。接続端子８０の厚さは、例えば、１８〜３５μｍ程度とすることができる。接続端子８０の第１パッド８１及び第２パッド８２、或いは接続端子８０の全体に金めっき等を施してもよい。絶縁フィルム９０としては、例えば、ポリイミド系樹脂、エポキシ系樹脂、ポリエステル系樹脂等の絶縁性樹脂を用いることができる。絶縁フィルム９０の厚さは、例えば、５０〜１２５μｍ程度とすることができる。
フレキシブル基板１００を製造するには、例えば、上記絶縁性樹脂からなる絶縁フィルム９０を準備し、絶縁フィルム９０上に銅箔等の金属箔を接着する。そして、サブトラクティブ法等により金属箔をパターニングして接続端子８０を形成する。必要に応じ、接続端子８０を選択的に被覆するソルダーレジスト層を形成する。これにより、柔軟性を有するフレキシブル基板１００が完成する。
このように、金属からなる複数の接続端子３０に代えて、複数の接続端子８０が並設されたフレキシブル基板１００を設けてもよい。この場合にも、第１の実施の形態と同様に、平面形状が略矩形状の複数の接続端子８０（配線パターン８３）を長手方向が同一方向を向くように配列し、一の接続端子８０（配線パターン８３）を信号端子Ｓに割り当てることができる。又、一の接続端子８０（配線パターン８３）の両側の他の接続端子８０（配線パターン８３）を接地端子Ｇに割り当てることができる。従って、高周波に関して第１の実施の形態と同様の効果を奏する。
又、樹脂部４０に柔軟性を有する材料を用いた場合には、配線基板１０Ａと配線基板１０Ｂとの熱膨張係数の相違に起因して生じる熱応力を、柔軟性を有するフレキシブル基板１００（接続端子８０及び絶縁フィルム９０）が弾性変形することで吸収可能となる。その結果、配線基板１０Ａと配線基板１０Ｂとの間の接続信頼性を向上できる。
以上、好ましい実施の形態及びその変形例について詳説したが、上述した実施の形態及びその変形例に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態及びその変形例に種々の変形及び置換を加えることができる。
例えば、上記実施の形態では、接続端子を電子部品の周囲（電子部品の４辺に対応する位置）に配置する例を示したが、接続端子は、例えば、電子部品の対向する２辺に対応する位置等に配置してもよい。
又、上記実施の形態では、湾曲部を有する接続端子の例を示したが、例えば、湾曲部に代えて鋭角の屈曲部を有する接続端子（くの字型の接続端子）等を用いてもよい。
又、上記実施の形態では、接続端子の両端の固定部を対応するパッドにはんだ等で接合する例を示したが、何れか一方の固定部のみを対応するパッドにはんだ等で接合し、他方は対応するパッドに固定せずに当接させるようにしてもよい。但し、この場合には、接続端子を介して上下に隣接する配線基板間を位置決め及び保持する部材（例えば、枠状部材等）が別途必要となる。
又、各実施の形態や変形例は、適宜組み合わせることができる。例えば、第２の実施の形態や第３の実施の形態において、接続端子を介して上下に隣接する配線基板間に樹脂を充填せずに中空としてもよい。又、第２の実施の形態や第３の実施の形態において、複数の接続端子を各々の湾曲部が内側を向くように配置してもよい。
１、１Ａ、１Ｂ、１Ｃ、１Ｄ 半導体装置
１０Ａ、１０Ｂ、１０Ｃ、１０Ｄ 配線基板
１１、６１ 絶縁層
１１ｘ 貫通孔
１２、１３、５２ 配線層
１２ａ、１２ｂ、１３ａ パッド
１４、６３ 貫通配線
１５、１６ ソルダーレジスト層
１５ｘ、１５ｙ、１６ｘ、１６ｙ 開口部
１７、２１、２２ 接合部
１８ 電子部品
３０、３０Ａ、３０Ｂ、８０ 接続端子
３１、３２ 固定部
３３ ばね部
３４ 第１支持部
３５ 第２支持部
３８ 当接部
３９ 突出部
４０ 樹脂部
５２ａ アンテナ
５２ｂ 配線
５８ センサ
６２ 二次電池
６４ 発電装置
６８ 半導体チップ
８１ 第１パッド
８２ 第２パッド
８３ 配線パターン
９０ 絶縁フィルム
１００ フレキシブル基板
５００ 治具
５００ｘ 溝
Ｄ 突出量
Ｅ 平面
Ｈ 高さ
θ１ 角度

Claims (11)

  1. 第１の配線基板と、
    前記第１の配線基板の上方に配置された第２の配線基板と、
    前記第１の配線基板と前記第２の配線基板との間に設けられ、前記第１の配線基板と前記第２の配線基板とを電気的に接続する複数の接続端子と、
    前記第１の配線基板及び前記第２の配線基板の少なくとも一方に設けられた電子部品と、を有し、
    複数の前記接続端子は、信号端子と、前記信号端子の両側に配置された接地端子と、を含み、
    隣接する前記信号端子と前記接地端子は、平面視において、前記信号端子と前記接地端子の対向する辺の間隔が一定となるように配置されている半導体装置。
  2. 平面視において、前記信号端子と前記接地端子の形状は各々矩形状であり、前記信号端子と前記接地端子は互いの長辺が対向するように配置されている請求項１記載の半導体装置。
  3. 前記接続端子は、弾力性を有する請求項１又は２記載の半導体装置。
  4. 前記接続端子の端部は、前記第１の配線基板のパッドに接合され、
    前記第１の配線基板のパッドの直下には貫通配線が設けられている請求項１乃至３の何れか一項記載の半導体装置。
  5. 前記接続端子の端部は、前記第２の配線基板のパッドに接合され、
    前記第２の配線基板のパッドの直上には貫通配線が設けられている請求項１乃至４の何れか一項記載の半導体装置。
  6. 前記第１の配線基板と前記第２の配線基板とは互いに熱膨張係数が異なる請求項１乃至５の何れか一項記載の半導体装置。
  7. 前記第１の配線基板と前記第２の配線基板との間に、複数の前記接続端子を封止する樹脂部が設けられている請求項１乃至６の何れか一項記載の半導体装置。
  8. 前記樹脂部は、前記接続端子の弾性変形を許容する材料により構成されている請求項７記載の半導体装置。
  9. 前記材料は、エラストマーである請求項８記載の半導体装置。
  10. 前記接続端子は、弾力性を有する湾曲部と、前記湾曲部の両端部に配置された固定部と、を備え、
    前記固定部の一方は、接合部を介して、前記第１の配線基板のパッドに接合され、
    前記固定部の他方は、他の接合部を介して、前記第２の配線基板のパッドに接合されている請求項１乃至９の何れか一項記載の半導体装置。
  11. 発電装置と、前記発電装置で発電した電力を蓄電する二次電池と、を有し、
    前記電子部品は、前記二次電池に蓄電された電力を供給されて動作する請求項１乃至１０の何れか一項記載の半導体装置。
JP2013034718A 2013-02-25 2013-02-25 半導体装置 Active JP6161918B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013034718A JP6161918B2 (ja) 2013-02-25 2013-02-25 半導体装置
US14/169,191 US9214422B2 (en) 2013-02-25 2014-01-31 Semiconductor apparatus having signal and ground terminals arranged on vertically adjacent wiring substrates

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013034718A JP6161918B2 (ja) 2013-02-25 2013-02-25 半導体装置

Publications (3)

Publication Number Publication Date
JP2014165319A true JP2014165319A (ja) 2014-09-08
JP2014165319A5 JP2014165319A5 (ja) 2016-02-04
JP6161918B2 JP6161918B2 (ja) 2017-07-12

Family

ID=51387317

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013034718A Active JP6161918B2 (ja) 2013-02-25 2013-02-25 半導体装置

Country Status (2)

Country Link
US (1) US9214422B2 (ja)
JP (1) JP6161918B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016149445A (ja) * 2015-02-12 2016-08-18 アンリツ株式会社 電源配線用部材および当該部材を用いたプリント基板配線構造
JP2021106331A (ja) * 2019-12-26 2021-07-26 太陽誘電株式会社 無線ユニット

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9991550B2 (en) * 2015-02-27 2018-06-05 Verily Life Sciences Llc Methods and devices associated with bonding of solid-state lithium batteries
EP3356286B1 (en) * 2015-09-30 2022-12-21 TDK Corporation Resiliently mounted sensor system with damping
US9754911B2 (en) * 2015-10-05 2017-09-05 Globalfoundries Inc. IC structure with angled interconnect elements
US9875958B1 (en) 2016-11-09 2018-01-23 International Business Machines Corporation Trace/via hybrid structure and method of manufacture
US10438907B2 (en) * 2016-12-11 2019-10-08 Cyntec Co., Ltd. Wireless package with antenna connector and fabrication method thereof
WO2019004264A1 (ja) * 2017-06-30 2019-01-03 株式会社村田製作所 電子部品モジュール及びその製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0855881A (ja) * 1994-07-07 1996-02-27 Tessera Inc マイクロエレクトロニクス素子の実装構造及びその製造方法
JP2001068621A (ja) * 1999-06-21 2001-03-16 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2002176239A (ja) * 2000-12-06 2002-06-21 Agilent Technologies Japan Ltd 高周波回路基板の接続装置及び接続方法
JP2005286181A (ja) * 2004-03-30 2005-10-13 Nec Corp 半導体装置及びその製造方法及び携帯型電子機器
JP2006324393A (ja) * 2005-05-18 2006-11-30 Alps Electric Co Ltd 半導体装置及びその製造方法
JP2007313594A (ja) * 2006-05-24 2007-12-06 Omron Corp 積層デバイス、およびその製造方法
JP2011009505A (ja) * 2009-06-26 2011-01-13 Sony Corp ３次元実装基板および３次元実装基板の製法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5917707A (en) * 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
US5293145A (en) * 1989-09-19 1994-03-08 Onan Corporation Switch battery charger with reduced electromagnetic emission
US6835898B2 (en) * 1993-11-16 2004-12-28 Formfactor, Inc. Electrical contact structures formed by configuring a flexible wire to have a springable shape and overcoating the wire with at least one layer of a resilient conductive material, methods of mounting the contact structures to electronic components, and applications for employing the contact structures
JPH118474A (ja) 1997-06-16 1999-01-12 Nec Corp 多層基板の製造方法
US6625881B2 (en) * 2001-09-11 2003-09-30 Xytrans, Inc. Solderless method for transferring high frequency, radio frequency signals between printed circuit boards
SG104279A1 (en) * 2001-11-02 2004-06-21 Inst Of Microelectronics Enhanced chip scale package for flip chips
US7456046B2 (en) * 2005-02-23 2008-11-25 International Business Machines Corporation Method to create flexible connections for integrated circuits
WO2007079534A1 (en) * 2006-01-12 2007-07-19 Para Kanagasabai Segaram A subsystem for computing devices
US8004093B2 (en) * 2008-08-01 2011-08-23 Stats Chippac Ltd. Integrated circuit package stacking system
JP5809509B2 (ja) * 2011-09-29 2015-11-11 新光電気工業株式会社 スプリング端子付配線基板及びその実装構造とソケット
US8686552B1 (en) * 2013-03-14 2014-04-01 Palo Alto Research Center Incorporated Multilevel IC package using interconnect springs

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0855881A (ja) * 1994-07-07 1996-02-27 Tessera Inc マイクロエレクトロニクス素子の実装構造及びその製造方法
JP2001068621A (ja) * 1999-06-21 2001-03-16 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2002176239A (ja) * 2000-12-06 2002-06-21 Agilent Technologies Japan Ltd 高周波回路基板の接続装置及び接続方法
JP2005286181A (ja) * 2004-03-30 2005-10-13 Nec Corp 半導体装置及びその製造方法及び携帯型電子機器
JP2006324393A (ja) * 2005-05-18 2006-11-30 Alps Electric Co Ltd 半導体装置及びその製造方法
JP2007313594A (ja) * 2006-05-24 2007-12-06 Omron Corp 積層デバイス、およびその製造方法
JP2011009505A (ja) * 2009-06-26 2011-01-13 Sony Corp ３次元実装基板および３次元実装基板の製法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016149445A (ja) * 2015-02-12 2016-08-18 アンリツ株式会社 電源配線用部材および当該部材を用いたプリント基板配線構造
JP2021106331A (ja) * 2019-12-26 2021-07-26 太陽誘電株式会社 無線ユニット
JP7386697B2 (ja) 2019-12-26 2023-11-27 加賀Ｆｅｉ株式会社 無線ユニット

Also Published As

Publication number Publication date
JP6161918B2 (ja) 2017-07-12
US20140239492A1 (en) 2014-08-28
US9214422B2 (en) 2015-12-15

Similar Documents

Publication Publication Date Title
JP6161918B2 (ja) 半導体装置
JP5713598B2 (ja) ソケット及びその製造方法
JP4602208B2 (ja) 電子部品実装構造体及びその製造方法
JP4716038B2 (ja) 電子部品及びその製造方法
JP5582995B2 (ja) ソケット
JP5756515B2 (ja) チップ部品内蔵樹脂多層基板およびその製造方法
JP5663379B2 (ja) 接続端子構造及びソケット並びに電子部品パッケージ
JP5788166B2 (ja) 接続端子構造及びその製造方法、並びにソケット
JP6139653B2 (ja) 部品内蔵樹脂多層基板
US9391052B2 (en) Semiconductor device
JP2011258364A (ja) ソケット
KR101139084B1 (ko) 다층 프린트 기판 및 그 제조 방법
US6410366B1 (en) Semiconductor device and manufacturing method thereof, circuit board and electronic equipment
KR101565690B1 (ko) 회로기판, 회로기판 제조방법, 전자부품 패키지 및 전자부품 패키지 제조방법
US20060091511A1 (en) Chip-on-board package having flip chip assembly structure and manufacturing method thereof
JP5794833B2 (ja) 接続端子及びその製造方法、並びにソケット
JP6674284B2 (ja) 実装構造及びモジュール
JPWO2006082745A1 (ja) 接続部品、積層基板
JP2004087936A (ja) 半導体装置及び半導体装置の製造方法並びに電子機器
JP4172433B2 (ja) 基板接続部材とそれを用いた三次元接続構造体並びに三次元接続構造体の製造方法
WO2023243271A1 (ja) 半導体装置
KR20190117789A (ko) 박막 캐패시터 구조, 및 당해 박막 캐패시터 구조를 구비한 반도체 장치
JP2006253580A (ja) 電子機能部品実装体及び電子機器
JP4328978B2 (ja) 半導体装置の製造方法
JP4273352B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151211

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151211

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161101

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170606

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170614

R150 Certificate of patent or registration of utility model

Ref document number: 6161918

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150