JP2014160731A - 光学素子用基板及び光学素子パッケージの製造方法並びに光学素子用基板及び光学素子パッケージ - Google Patents

光学素子用基板及び光学素子パッケージの製造方法並びに光学素子用基板及び光学素子パッケージ Download PDF

Info

Publication number
JP2014160731A
JP2014160731A JP2013030291A JP2013030291A JP2014160731A JP 2014160731 A JP2014160731 A JP 2014160731A JP 2013030291 A JP2013030291 A JP 2013030291A JP 2013030291 A JP2013030291 A JP 2013030291A JP 2014160731 A JP2014160731 A JP 2014160731A
Authority
JP
Japan
Prior art keywords
optical element
metal
substrate
ceramic substrate
metal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013030291A
Other languages
English (en)
Other versions
JP6172966B2 (ja
JP2014160731A5 (ja
Inventor
Mizue Fukushima
福島  瑞惠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Holdings Co Ltd
Citizen Electronics Co Ltd
Original Assignee
Citizen Holdings Co Ltd
Citizen Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Holdings Co Ltd, Citizen Electronics Co Ltd filed Critical Citizen Holdings Co Ltd
Priority to JP2013030291A priority Critical patent/JP6172966B2/ja
Publication of JP2014160731A publication Critical patent/JP2014160731A/ja
Publication of JP2014160731A5 publication Critical patent/JP2014160731A5/ja
Application granted granted Critical
Publication of JP6172966B2 publication Critical patent/JP6172966B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Abstract

【課題】高反射率を維持し、なおかつ、セラミックス基板とその上に形成された配線パターンとの密着性の高い光学素子用基板を得ること、及び、セラミックス基板上にフリップチップ実装により光学素子を実装した信頼性の高い光学素子パッケージを得ること。
【解決手段】多孔質セラミックス基板10を用意する工程と、多孔質セラミックス基板10上に、その酸化物が透明かつ絶縁性を有する金属膜13を形成する工程と、金属膜13上又は金属膜13上に形成されたメッキシード層120上に貴金属でない金属メッキ層121を形成する工程と、金属メッキ層121を部分的に除去する工程と、金属膜13をセ氏600度以下の温度で酸化させ、透明かつ絶縁性を有する金属酸化物層を形成する工程と、を有する光学素子用基板の製造方法。
【選択図】図3D

Description

本発明は、光学素子用基板及び光学素子パッケージの製造方法並びに光学素子用基板及び光学素子パッケージに関する。
発光ダイオード等の光学素子のパッケージに用いられる光学素子用基板は、光線が透過しその背面側に漏えいすると光線の利用効率が低下しエネルギーロスとなるため、反射率が高い方が好ましい。そのような基板材料として、多孔質アルミナセラミックス等のセラミックス基板が知られている。
しかしながら、多孔質セラミックス基板上に直接メッキ下地層をスパッタリング等により形成した後エッチング、メッキにより配線パターンを形成すると、多孔質セラミックス基板の表面は凹凸が多いためエッチングが完全でなく、意図しない部分に導体パターンが形成されてしまい、短絡を起こしかねない。
そこで、配線パターンを導電性ペーストを用いて形成することとすると、形成された配線パターンと多孔質セラミックス基板との密着性が低く剥離しやすい。本来、光学素子に関して言えば、完成するパッケージ自体のサイズを小型化し、また、発熱を光学素子用基板へ効率よく逃がすため、フリップチップ実装による実装を採用したいところ、フリップチップ実装では、素子と基板の配線パターンとが剛に接続されるため、特に発熱量の多い光学素子の場合、昇温による変形などにより接続部に負荷が生じる。すなわち、光学素子をセラミックス基板に実装する際に、導電性ペーストを用いて形成した配線パターンにフリップチップ実装を用いると、配線パターンが剥離する恐れがあり、これを採用することができなかった。そのため、光学素子を多孔質セラミックス基板上に導電性ペーストを用いて形成した配線パターンと接続する場合には、ワイヤボンディングの方法によらなければならない。
例えば、特許文献1には、多孔質アルミナセラミックスを基板として用い、発光ダイオードをワイヤーボンディングによりベース体と接続した発光ダイオード用パッケージが記載されている。
また、セラミックス基板と配線パターンとの密着性を向上する技術として、次のようなものが知られている。
特許文献2には、アルミナを主成分とする耐熱性絶縁基板上にチタン、ジルコニウム又はアルミニウム等の密着用金属とパラジウム又は白金等のメッキ下地用金属の膜を形成し、金メッキにより配線パターンを形成した後、メッキ下地金属をエッチングし、さらにフォトレジストを用いた金メッキによりビアフィルを形成した後、高温焼成によりフォトレジストの焼却及び密着用金属の酸化を同時に行う高密度配線パターンの製造方法が記載されている。
特許文献3には、アルミナ及びベリリヤなどからなる耐熱性絶縁基板上にチタン、銅又はアルミなどの密着金属層及びパラジウム又はプラチナなどのメッキ下地金属層を形成し、ホトレジストを用いた金、金合金又はロジウムなどの貴金属メッキにより導体回路を形成した後、高温焼成によりホトレジストの除去及び密着金属層の酸化を同時に行う回路基板の導体層の形成方法が記載されている。
特開2007−201156号公報 特開昭56−116656号公報 特開昭56−118396号公報
セラミックス基板と配線パターンとの密着性を向上させる上掲特許文献2、特許文献3に開示の技術を用いれば、光学素子のフリップチップ実装が可能になると予想される。しかしながら、当該技術は高温焼成を行う都合上、配線パターンを貴金属で形成しなければならないため、低価格であることが求められる光学素子に適用することは現実には困難である。
本発明は、かかる事情に鑑みてなされたものであり、その課題は、高反射率を維持し、なおかつ、セラミックス基板とその上に形成された配線パターンとの密着性の高い光学素子用基板を得ること、及び、セラミックス基板上にフリップチップ実装により光学素子を実装した信頼性の高い光学素子パッケージを得ることである。
上記課題を解決すべく本出願において開示される発明は種々の側面を有しており、それら側面の代表的なものの概要は以下のとおりである。
(1)多孔質セラミックス基板を用意する工程と、前記多孔質セラミックス基板上に、その酸化物が透明かつ絶縁性を有する金属膜を形成する工程と、前記金属膜上又は前記金属膜上に形成されたメッキシード層上に貴金属でない金属メッキ層を形成する工程と、前記金属メッキ層を部分的に除去する工程と、前記金属膜をセ氏600度以下の温度で酸化させ、透明かつ絶縁性を有する金属酸化物層を形成する工程と、を有する光学素子用基板の製造方法。
(2)(1)において、前記金属酸化物層は、実質的に、前記セラミックス基板の全面を覆う光学素子用基板の製造方法。
(3)(1)又は(2)において、前記金属膜は、チタン、タングステン、アルミニウム又はこれらの混合物膜である光学素子用基板の製造方法。
(4)(1)乃至(3)のいずれかにおいて、前記金属メッキ層は銅メッキにより形成される光学素子用基板の製造方法。
(5)(1)乃至(4)のいずれかにおいて、前記多孔質セラミックス基板は、多孔質アルミナセラミックス基板である光学素子用基板の製造方法。
(6)多孔質セラミックス基板を用意する工程と、前記セラミックス基板上に、その酸化物が透明かつ絶縁性を有する金属膜を形成する工程と、前記金属膜上又は前記金属膜上に形成されたメッキシード層上に貴金属でない金属メッキ層を形成する工程と、前記金属メッキ層を部分的に除去する工程と、前記金属膜をセ氏600度以下の温度で酸化させ、透明かつ絶縁性を有する金属酸化物層を形成する工程と、フリップチップ実装により前記金属メッキ層に光学素子を接続する工程と、を有する光学素子パッケージの製造方法。
(7)多孔質セラミックス基板と、前記多孔質セラミックス基板上に形成された透明かつ絶縁性を有する金属酸化物層と、前記金属酸化物層上に貴金属でない金属により形成された配線パターンと、を有する光学素子用基板。
(8)(7)の光学素子用基板と、フリップチップ実装により前記配線パターンに接続された光学素子と、を有する光学素子パッケージ。
上記(1)乃至(5)及び(7)のいずれかの側面によれば、高反射率を維持し、なおかつ、セラミックス基板とその上に形成された配線パターンとの密着性の高い光学素子用基板が得られる。
上記(6)又は(8)の側面によれば、セラミックス基板上にフリップチップ実装により光学素子を実装した信頼性の高い光学素子パッケージが得られる。
本発明の実施形態に係る光学素子用基板の製造方法により製造される光学素子用基板の概略断面図である。 本発明の実施形態に係る光学素子パッケージの製造方法により製造される光学素子パッケージの概略断面図である。 本発明の実施形態に係る光学素子用基板の製造方法を説明する図である。 本発明の実施形態に係る光学素子用基板の製造方法を説明する図である。 本発明の実施形態に係る光学素子用基板の製造方法を説明する図である。 本発明の実施形態に係る光学素子用基板の製造方法を説明する図である。 本発明の実施形態に係る光学素子用基板の製造方法を説明する図である。
以下、本発明の一実施形態である光学素子用基板の製造方法について図面を参照して説明する。
ここで、光学素子とは、発光ダイオードに代表される発光素子の他、フォトカプラやフォトダイオード等、電子−光子間の変換を何らかの形で行う素子を意味するものとする。また、素子とは、電子部品のうち、実装基板、封止樹脂や接続端子等の取扱いのために付加される部分を除く、その部品の機能を発現する基幹部分を指す。光学素子用基板は、基板のうち特に光学素子を実装するに適したものであり、光線利用率(すなわち、エネルギー効率)が高くなるよう反射率の高いものが選択される。光学素子が発光ダイオード等の発光素子である場合には、さらに、熱特性(耐熱性、熱伝導率、熱膨張率等)やコストが考慮される。
図1は、本発明の実施形態に係る光学素子用基板の製造方法により製造される光学素子用基板1の概略断面図である。光学素子用基板1は、多孔質セラミックス基板10と、多孔質セラミックス基板10上に形成された金属酸化物層11、さらにその上に形成されたメッキシード層120及び金属メッキ層121からなる配線パターン12からなる。
多孔質セラミックス基板10の母材の材質は、光学素子用基板1の用途や要求諸元に応じて選択すればよいが、ここでは、アルミナである。
金属酸化物層11は、多孔質セラミックス基板10と配線パターン12との間に介在し、両者の間の密着性を高める働きをする層であり、透明で且つ絶縁性の金属酸化物がその材質として選択される。金属酸化物層11を構成する金属酸化物は、例えば、酸化チタン、酸化タングステン、酸化アルミニウム又はこれらの混合物である。
配線パターン12は、平面視において所望のパターンとなるよう形成された導体膜であり、本実施形態では、メッキシード層120とその上に形成された金属メッキ層121からなっている。金属メッキ層121の材質は、コストの点から貴金属でない任意の金属が選択され、本実施形態では銅である。なお、本明細書において貴金属とは、標準状態において空気中で酸化を受けない金属を指し、イオン化傾向が水銀以下のもの(標準酸化還元電位が0.796V以上のもの)を意味している。あるいは、標準状態において固相となる単体金属のうち、金、銀、白金、パラジウム、ロジウム、イリジウム、ルテニウム及びオスミウムを指すものとしてもよい。メッキシード層120の材質は特に限定されないが、金属メッキ層121と同様にコストの点から貴金属でない金属が好ましく、より好ましくは金属メッキ層121と同じ金属が選択される。本実施形態では金属メッキ層121と同様に、銅である。なお、後述するように、メッキシード層120は不要であれば省略してもよい。
図示の通り、金属酸化物層11は、本実施形態では、多孔質セラミックス基板10の上面の全面を覆うように形成されている。しかしながら、金属酸化物層11に対してもエッチングなどによるパターニングを行い、配線パターン12同様のパターンとなるようにしてもよいが、多孔質セラミックス基板10の表面には多数の凹凸が形成されているため、完全にエッチングを行うことは難しい。そのため、多孔質セラミックス基板10の上面において配線パターン12が形成されていない領域には金属酸化物層11の一部分が残存するものと考えられる。
なお、製造上の観点からは、金属酸化物層11は本実施形態のように実質的に多孔質セラミックス基板10の上面の全面を覆うことが望ましい。すなわち、後ほど述べるように、金属酸化物層11はスパッタリングやイオンプレーティング等のドライプロセスを用いて形成されるところ、金属酸化物層11が多孔質セラミックス基板10の実質的に上面の全面を覆う形状であれば、パターンマスクが必要ないので、その製造が容易でかつ低コストとなる。ここで「実質的に」とは、配線パターン12と技術的関連がない多孔質セラミックス基板10の周縁部等で部分的に金属酸化物層11が形成されない部分がある場合を含むことを意味している。
図2は、本発明の実施形態に係る光学素子パッケージの製造方法により製造される光学素子パッケージ2の概略断面図である。光学素子パッケージ2は、先に説明した光学素子用基板1の配線パターン12上にフリップチップ実装により光学素子20を接続し、全体を透明の封止樹脂21により覆ったものである。そのため、配線パターン12と光学素子20とはバンプ22により接合される。なお、本実施形態では光学素子20は発光ダイオードである。また、配線パターン12には光学素子パッケージ2を外部機器と電気的に接続するための端子が設けられるが、図2には示されていない。
図2に示す光学素子パッケージ2では、光学素子20から光学素子パッケージ2の背面側に向けて、すなわち、多孔質セラミックス基板10側に向けて出射した光線は、図中矢印Aで示すように、金属酸化物層11に入射する。ここで、金属酸化物層11は透明であるので、光線は金属酸化物層11を透過し、多孔質セラミックス基板10の表面(もしくはその近傍)で反射され、光学素子パッケージ2の上面側へと取り出されることとなり、光線の利用効率が金属酸化物層11を原因として低下することはない。
続いて、本発明の実施形態に係る光学素子用基板1の製造方法を図3A乃至3Eを参照して説明する。
まず、多孔質セラミックス基板10を用意し、その表面にスパッタやイオンプレーティング等の適宜の手法で、金属膜13を形成する。この金属膜13は、酸化され酸化物となった際に、透明かつ絶縁性を有する前述の金属酸化物層11となる材質が選択される。例えば、チタン、タングステン、アルミニウム又はこれらの合金である。この時点では金属膜13は金属酸化物ではない。この状態を示しているのが図3Aである。なお、金属膜13を形成する際に適宜のマスクを用いてパターニングを行ってもよいが、後述するようにこの金属膜13は酸化により金属酸化物膜へと変化し、透明且つ絶縁性を有することとなるので、パターニングをする必要はなく、従って高価なマスクは不要である。
続いて、金属膜13上にスパッタリング、イオンプレーティング等の適宜のドライプロセスによりメッキシード層120を形成し、その後メッキシード層120をメッキ下地として金属メッキを行い、金属メッキ層121を形成する。メッキシード層120は、金属メッキ層121を一般的なメッキ液に浸漬して行う電解メッキにより形成するために積層される層であるが、金属膜13をメッキ下地として利用可能である場合にはこれを省略してもよい。この状態は図3Bに示されている。
さらに、図3Cに示すように、金属メッキ層121上にレジストパターン3を形成する。レジストパターン3は最終的に配線パターンと平面形状が同一であり、次工程において金属メッキ層121及びメッキシード層120をエッチングする際のエッチングマスクとして機能する層である。レジストパターン3の作成方法はどのようなものであってもよい。例えば、感光性レジスト液を金属メッキ層121上に塗布しキュアしたのち、フォトリソグラフィの手法により露光・現像することにより作成してもよいし、スクリーン印刷や転写により作成してもよい。
そして、金属メッキ層121及びメッキシード層120をエッチングし部分的に除去し、図3Dに示すように配線パターン12を得る。このとき、メッキシード層120は金属膜13上に形成されており、多孔質セラミックス基板10の凹部に入り込まないため、エッチング不良による残存は生じにくい。また、この工程で金属膜13をも同時にエッチングしても差し支えはないが、多孔質セラミックス基板10は表面に多数の凹凸を有するため、完全にエッチングをすることは難しく、エッチング不良による残存が生じやすい。なお、前述の通り、メッキシード層120を省略している場合には、この工程では金属メッキ層121のみ又は金属メッキ層121と金属膜13を部分的に除去することとなる。本実施形態では、同に対する選択エッチングを行っているため、金属メッキ層121及びメッキシード層120に対するエッチングのみが行われ、金属膜13はエッチングされることなく残存する。
続いて、レジストパターン3を剥離する。これにより、図3Eに示すように、金属酸化物層11が金属膜13である他は図1に示したと同様の構造が得られる。
最後に、基板を低温にて焼成し、金属膜13を酸化させ、透明かつ絶縁性の金属酸化物層11へと変化させる。この焼成は通常の酸化雰囲気中で行われる。又、その焼成温度は、金属膜13を完全に酸化させるに足るが、配線パターン12、特に金属メッキ層121をその内部まで酸化させ、導電性を損なうには足りない程度のものが選択される。その温度はセ氏600度以下とすることが好ましく、より好ましくはセ氏500度以下とする。焼成温度をあまりに高温にすると、配線パターン12は貴金属でない金属により構成されているため、酸化により導電性を失ってしまう。また、この焼成の下限値は実用的な焼成時間内で金属膜13を酸化させることができる最低温度として定まるが、好ましくはセ氏120度以上、より好ましくはセ氏150度以上とする。金属膜13が薄膜であるほど焼成温度を下げることができるが、金属膜13の厚みを多孔質セラミックス基板10表面の凹凸より薄くすると金属メッキ層121及びメッキシード層120のエッチング不良を生じやすくなるため、ある程度の厚みは必要であり、それにより焼成温度の下限値が定まる。この焼成の結果、図1に示す光学素子用基板1が得られる。
また、本発明の実施形態に係る光学素子パッケージ2の製造方法は、図3A乃至3Eにて説明した方法にて得られた光学素子用基板1の配線パターン12にフリップチップ実装により光学素子20を接続するとともに必要な端子を作成し、さらに全体を封止樹脂21で覆い硬化させるというものである。
以上説明した実施形態に示した具体的な構成は例示として示したものであり、本明細書にて開示される発明をこれら具体例の構成そのものに限定するものではない。当業者はこれら開示された実施形態に種々の変形、例えば、各部材あるいはその部分の形状や数、配置等を適宜変更してもよく、本明細書にて開示される発明の技術的範囲は、そのようになされた変形をも含むものと理解すべきである。
1 光学素子用基板、10 多孔質セラミックス基板、11 金属酸化物層、12 配線パターン、120 メッキシード層、121 金属メッキ層、13 金属膜、2 光学素子パッケージ、20 光学素子、21 封止樹脂、22 バンプ、3 レジストパターン。

Claims (8)

  1. 多孔質セラミックス基板を用意する工程と、
    前記多孔質セラミックス基板上に、その酸化物が透明かつ絶縁性を有する金属膜を形成する工程と、
    前記金属膜上又は前記金属膜上に形成されたメッキシード層上に貴金属でない金属メッキ層を形成する工程と、
    前記金属メッキ層を部分的に除去する工程と、
    前記金属膜をセ氏600度以下の温度で酸化させ、透明かつ絶縁性を有する金属酸化物層を形成する工程と、
    を有する光学素子用基板の製造方法。
  2. 前記金属酸化物層は、実質的に、前記セラミックス基板の全面を覆う請求項1記載の光学素子用基板の製造方法。
  3. 前記金属膜は、チタン、タングステン、アルミニウム又はこれらの混合物膜である請求項1又は2記載の光学素子用基板の製造方法。
  4. 前記金属メッキ層は銅メッキにより形成される請求項1乃至3のいずれかに記載の光学素子用基板の製造方法。
  5. 前記多孔質セラミックス基板は、多孔質アルミナセラミックス基板である請求項1乃至4のいずれかに記載の光学素子用基板の製造方法。
  6. 多孔質セラミックス基板を用意する工程と、
    前記セラミックス基板上に、その酸化物が透明かつ絶縁性を有する金属膜を形成する工程と、
    前記金属膜上又は前記金属膜上に形成されたメッキシード層上に貴金属でない金属メッキ層を形成する工程と、
    前記金属メッキ層を部分的に除去する工程と、
    前記金属膜をセ氏600度以下の温度で酸化させ、透明かつ絶縁性を有する金属酸化物層を形成する工程と、
    フリップチップ実装により前記金属メッキ層に光学素子を接続する工程と、
    を有する光学素子パッケージの製造方法。
  7. 多孔質セラミックス基板と、
    前記多孔質セラミックス基板上に形成された透明かつ絶縁性を有する金属酸化物層と、
    前記金属酸化物層上に貴金属でない金属により形成された配線パターンと、
    を有する光学素子用基板。
  8. 請求項7に記載の光学素子用基板と、
    フリップチップ実装により前記配線パターンに接続された光学素子と、
    を有する光学素子パッケージ。
JP2013030291A 2013-02-19 2013-02-19 光学素子用基板及び光学素子パッケージの製造方法並びに光学素子用基板及び光学素子パッケージ Active JP6172966B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013030291A JP6172966B2 (ja) 2013-02-19 2013-02-19 光学素子用基板及び光学素子パッケージの製造方法並びに光学素子用基板及び光学素子パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013030291A JP6172966B2 (ja) 2013-02-19 2013-02-19 光学素子用基板及び光学素子パッケージの製造方法並びに光学素子用基板及び光学素子パッケージ

Publications (3)

Publication Number Publication Date
JP2014160731A true JP2014160731A (ja) 2014-09-04
JP2014160731A5 JP2014160731A5 (ja) 2016-04-07
JP6172966B2 JP6172966B2 (ja) 2017-08-02

Family

ID=51612233

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013030291A Active JP6172966B2 (ja) 2013-02-19 2013-02-19 光学素子用基板及び光学素子パッケージの製造方法並びに光学素子用基板及び光学素子パッケージ

Country Status (1)

Country Link
JP (1) JP6172966B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106910417A (zh) * 2015-12-22 2017-06-30 德国贺利氏公司 用于对金属‑陶瓷基底进行单独编码的方法
JP2017220663A (ja) * 2016-06-02 2017-12-14 パナソニック株式会社 電子部品パッケージおよびその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006287126A (ja) * 2005-04-04 2006-10-19 Toyoda Gosei Co Ltd Ledランプ、およびそのユニット板の製造方法
JP2007227868A (ja) * 2006-01-30 2007-09-06 Kyocera Corp 発光装置および照明装置
JP2007300109A (ja) * 2006-04-28 2007-11-15 Taida Electronic Ind Co Ltd 発光装置
JP2008091831A (ja) * 2006-10-05 2008-04-17 Toshiba Corp Led用サブマウント基板およびそれを用いた発光装置並びにled用サブマウント基板の製造方法
JP2010186814A (ja) * 2009-02-10 2010-08-26 Nichia Corp 半導体発光装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006287126A (ja) * 2005-04-04 2006-10-19 Toyoda Gosei Co Ltd Ledランプ、およびそのユニット板の製造方法
JP2007227868A (ja) * 2006-01-30 2007-09-06 Kyocera Corp 発光装置および照明装置
JP2007300109A (ja) * 2006-04-28 2007-11-15 Taida Electronic Ind Co Ltd 発光装置
JP2008091831A (ja) * 2006-10-05 2008-04-17 Toshiba Corp Led用サブマウント基板およびそれを用いた発光装置並びにled用サブマウント基板の製造方法
JP2010186814A (ja) * 2009-02-10 2010-08-26 Nichia Corp 半導体発光装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106910417A (zh) * 2015-12-22 2017-06-30 德国贺利氏公司 用于对金属‑陶瓷基底进行单独编码的方法
CN106910417B (zh) * 2015-12-22 2022-10-25 德国贺利氏公司 用于对金属-陶瓷基底进行单独编码的方法
JP2017220663A (ja) * 2016-06-02 2017-12-14 パナソニック株式会社 電子部品パッケージおよびその製造方法

Also Published As

Publication number Publication date
JP6172966B2 (ja) 2017-08-02

Similar Documents

Publication Publication Date Title
JP5093840B2 (ja) 発光素子実装用多層配線基板とその製造方法
JP5710915B2 (ja) 半導体発光装置
JP2015144147A (ja) Ledモジュール
JP4926789B2 (ja) 発光素子実装用多層配線基板とその製造方法
JP2008091459A (ja) Led照明装置及びその製造方法
JP5985201B2 (ja) 発光装置および照明装置
CN105742469A (zh) 半导体发光芯片
JP2006190888A (ja) 表面実装型led
JP6172966B2 (ja) 光学素子用基板及び光学素子パッケージの製造方法並びに光学素子用基板及び光学素子パッケージ
JP2007250564A (ja) セラミック回路モジュールおよびその製造方法
JP6030244B2 (ja) 発光装置用基板、発光装置、および発光装置用基板の製造方法
JP2011096970A (ja) Led素子載置部材、led素子載置基板およびその製造方法、ならびにled素子パッケージおよびその製造方法
JPH1050734A (ja) チップ型半導体
JP2010206034A (ja) 光半導体装置用リードフレーム,光半導体装置用パッケージ,光半導体装置,光半導体装置用リードフレームの製造方法,光半導体装置用パッケージの製造方法および光半導体装置の製造方法
JP6413001B2 (ja) 光学素子用基板及び光学素子パッケージ
JP4501464B2 (ja) 厚膜回路基板、その製造方法および集積回路装置
JP6230795B2 (ja) 光学素子用基板及び光学素子パッケージの製造方法
JP2008159671A (ja) プリント配線基板および電子装置
WO2012147299A1 (ja) 静電気対策部品およびその製造方法
JP2005191065A (ja) 発光素子収納用パッケージ及びその製造方法
KR101533068B1 (ko) 인쇄 회로 기판 및 이를 구비하는 전자 소자 조립체
KR101098549B1 (ko) Led 기판 제조 방법
CN105742465A (zh) 半导体发光芯片
JP2009076666A (ja) 半導体装置の製造方法
WO2011104967A1 (ja) 電子デバイス

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160219

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170613

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170704

R150 Certificate of patent or registration of utility model

Ref document number: 6172966

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250