JP2014160731A - 光学素子用基板及び光学素子パッケージの製造方法並びに光学素子用基板及び光学素子パッケージ - Google Patents
光学素子用基板及び光学素子パッケージの製造方法並びに光学素子用基板及び光学素子パッケージ Download PDFInfo
- Publication number
- JP2014160731A JP2014160731A JP2013030291A JP2013030291A JP2014160731A JP 2014160731 A JP2014160731 A JP 2014160731A JP 2013030291 A JP2013030291 A JP 2013030291A JP 2013030291 A JP2013030291 A JP 2013030291A JP 2014160731 A JP2014160731 A JP 2014160731A
- Authority
- JP
- Japan
- Prior art keywords
- optical element
- metal
- substrate
- ceramic substrate
- metal film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Abstract
【解決手段】多孔質セラミックス基板10を用意する工程と、多孔質セラミックス基板10上に、その酸化物が透明かつ絶縁性を有する金属膜13を形成する工程と、金属膜13上又は金属膜13上に形成されたメッキシード層120上に貴金属でない金属メッキ層121を形成する工程と、金属メッキ層121を部分的に除去する工程と、金属膜13をセ氏600度以下の温度で酸化させ、透明かつ絶縁性を有する金属酸化物層を形成する工程と、を有する光学素子用基板の製造方法。
【選択図】図3D
Description
Claims (8)
- 多孔質セラミックス基板を用意する工程と、
前記多孔質セラミックス基板上に、その酸化物が透明かつ絶縁性を有する金属膜を形成する工程と、
前記金属膜上又は前記金属膜上に形成されたメッキシード層上に貴金属でない金属メッキ層を形成する工程と、
前記金属メッキ層を部分的に除去する工程と、
前記金属膜をセ氏600度以下の温度で酸化させ、透明かつ絶縁性を有する金属酸化物層を形成する工程と、
を有する光学素子用基板の製造方法。 - 前記金属酸化物層は、実質的に、前記セラミックス基板の全面を覆う請求項1記載の光学素子用基板の製造方法。
- 前記金属膜は、チタン、タングステン、アルミニウム又はこれらの混合物膜である請求項1又は2記載の光学素子用基板の製造方法。
- 前記金属メッキ層は銅メッキにより形成される請求項1乃至3のいずれかに記載の光学素子用基板の製造方法。
- 前記多孔質セラミックス基板は、多孔質アルミナセラミックス基板である請求項1乃至4のいずれかに記載の光学素子用基板の製造方法。
- 多孔質セラミックス基板を用意する工程と、
前記セラミックス基板上に、その酸化物が透明かつ絶縁性を有する金属膜を形成する工程と、
前記金属膜上又は前記金属膜上に形成されたメッキシード層上に貴金属でない金属メッキ層を形成する工程と、
前記金属メッキ層を部分的に除去する工程と、
前記金属膜をセ氏600度以下の温度で酸化させ、透明かつ絶縁性を有する金属酸化物層を形成する工程と、
フリップチップ実装により前記金属メッキ層に光学素子を接続する工程と、
を有する光学素子パッケージの製造方法。 - 多孔質セラミックス基板と、
前記多孔質セラミックス基板上に形成された透明かつ絶縁性を有する金属酸化物層と、
前記金属酸化物層上に貴金属でない金属により形成された配線パターンと、
を有する光学素子用基板。 - 請求項7に記載の光学素子用基板と、
フリップチップ実装により前記配線パターンに接続された光学素子と、
を有する光学素子パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013030291A JP6172966B2 (ja) | 2013-02-19 | 2013-02-19 | 光学素子用基板及び光学素子パッケージの製造方法並びに光学素子用基板及び光学素子パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013030291A JP6172966B2 (ja) | 2013-02-19 | 2013-02-19 | 光学素子用基板及び光学素子パッケージの製造方法並びに光学素子用基板及び光学素子パッケージ |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2014160731A true JP2014160731A (ja) | 2014-09-04 |
JP2014160731A5 JP2014160731A5 (ja) | 2016-04-07 |
JP6172966B2 JP6172966B2 (ja) | 2017-08-02 |
Family
ID=51612233
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013030291A Active JP6172966B2 (ja) | 2013-02-19 | 2013-02-19 | 光学素子用基板及び光学素子パッケージの製造方法並びに光学素子用基板及び光学素子パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6172966B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106910417A (zh) * | 2015-12-22 | 2017-06-30 | 德国贺利氏公司 | 用于对金属‑陶瓷基底进行单独编码的方法 |
JP2017220663A (ja) * | 2016-06-02 | 2017-12-14 | パナソニック株式会社 | 電子部品パッケージおよびその製造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006287126A (ja) * | 2005-04-04 | 2006-10-19 | Toyoda Gosei Co Ltd | Ledランプ、およびそのユニット板の製造方法 |
JP2007227868A (ja) * | 2006-01-30 | 2007-09-06 | Kyocera Corp | 発光装置および照明装置 |
JP2007300109A (ja) * | 2006-04-28 | 2007-11-15 | Taida Electronic Ind Co Ltd | 発光装置 |
JP2008091831A (ja) * | 2006-10-05 | 2008-04-17 | Toshiba Corp | Led用サブマウント基板およびそれを用いた発光装置並びにled用サブマウント基板の製造方法 |
JP2010186814A (ja) * | 2009-02-10 | 2010-08-26 | Nichia Corp | 半導体発光装置 |
-
2013
- 2013-02-19 JP JP2013030291A patent/JP6172966B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006287126A (ja) * | 2005-04-04 | 2006-10-19 | Toyoda Gosei Co Ltd | Ledランプ、およびそのユニット板の製造方法 |
JP2007227868A (ja) * | 2006-01-30 | 2007-09-06 | Kyocera Corp | 発光装置および照明装置 |
JP2007300109A (ja) * | 2006-04-28 | 2007-11-15 | Taida Electronic Ind Co Ltd | 発光装置 |
JP2008091831A (ja) * | 2006-10-05 | 2008-04-17 | Toshiba Corp | Led用サブマウント基板およびそれを用いた発光装置並びにled用サブマウント基板の製造方法 |
JP2010186814A (ja) * | 2009-02-10 | 2010-08-26 | Nichia Corp | 半導体発光装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106910417A (zh) * | 2015-12-22 | 2017-06-30 | 德国贺利氏公司 | 用于对金属‑陶瓷基底进行单独编码的方法 |
CN106910417B (zh) * | 2015-12-22 | 2022-10-25 | 德国贺利氏公司 | 用于对金属-陶瓷基底进行单独编码的方法 |
JP2017220663A (ja) * | 2016-06-02 | 2017-12-14 | パナソニック株式会社 | 電子部品パッケージおよびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6172966B2 (ja) | 2017-08-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5093840B2 (ja) | 発光素子実装用多層配線基板とその製造方法 | |
JP5710915B2 (ja) | 半導体発光装置 | |
JP2015144147A (ja) | Ledモジュール | |
JP4926789B2 (ja) | 発光素子実装用多層配線基板とその製造方法 | |
JP2008091459A (ja) | Led照明装置及びその製造方法 | |
JP5985201B2 (ja) | 発光装置および照明装置 | |
CN105742469A (zh) | 半导体发光芯片 | |
JP2006190888A (ja) | 表面実装型led | |
JP6172966B2 (ja) | 光学素子用基板及び光学素子パッケージの製造方法並びに光学素子用基板及び光学素子パッケージ | |
JP2007250564A (ja) | セラミック回路モジュールおよびその製造方法 | |
JP6030244B2 (ja) | 発光装置用基板、発光装置、および発光装置用基板の製造方法 | |
JP2011096970A (ja) | Led素子載置部材、led素子載置基板およびその製造方法、ならびにled素子パッケージおよびその製造方法 | |
JPH1050734A (ja) | チップ型半導体 | |
JP2010206034A (ja) | 光半導体装置用リードフレーム,光半導体装置用パッケージ,光半導体装置,光半導体装置用リードフレームの製造方法,光半導体装置用パッケージの製造方法および光半導体装置の製造方法 | |
JP6413001B2 (ja) | 光学素子用基板及び光学素子パッケージ | |
JP4501464B2 (ja) | 厚膜回路基板、その製造方法および集積回路装置 | |
JP6230795B2 (ja) | 光学素子用基板及び光学素子パッケージの製造方法 | |
JP2008159671A (ja) | プリント配線基板および電子装置 | |
WO2012147299A1 (ja) | 静電気対策部品およびその製造方法 | |
JP2005191065A (ja) | 発光素子収納用パッケージ及びその製造方法 | |
KR101533068B1 (ko) | 인쇄 회로 기판 및 이를 구비하는 전자 소자 조립체 | |
KR101098549B1 (ko) | Led 기판 제조 방법 | |
CN105742465A (zh) | 半导体发光芯片 | |
JP2009076666A (ja) | 半導体装置の製造方法 | |
WO2011104967A1 (ja) | 電子デバイス |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160219 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160219 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161122 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170120 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170613 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170704 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6172966 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |