JP6230795B2 - 光学素子用基板及び光学素子パッケージの製造方法 - Google Patents

光学素子用基板及び光学素子パッケージの製造方法 Download PDF

Info

Publication number
JP6230795B2
JP6230795B2 JP2013030290A JP2013030290A JP6230795B2 JP 6230795 B2 JP6230795 B2 JP 6230795B2 JP 2013030290 A JP2013030290 A JP 2013030290A JP 2013030290 A JP2013030290 A JP 2013030290A JP 6230795 B2 JP6230795 B2 JP 6230795B2
Authority
JP
Japan
Prior art keywords
optical element
ceramic substrate
substrate
intermediate layer
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013030290A
Other languages
English (en)
Other versions
JP2014160730A5 (ja
JP2014160730A (ja
Inventor
瑞惠 福島
福島  瑞惠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Electronics Co Ltd
Citizen Watch Co Ltd
Original Assignee
Citizen Electronics Co Ltd
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Electronics Co Ltd, Citizen Watch Co Ltd filed Critical Citizen Electronics Co Ltd
Priority to JP2013030290A priority Critical patent/JP6230795B2/ja
Publication of JP2014160730A publication Critical patent/JP2014160730A/ja
Publication of JP2014160730A5 publication Critical patent/JP2014160730A5/ja
Application granted granted Critical
Publication of JP6230795B2 publication Critical patent/JP6230795B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Led Device Packages (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Wire Bonding (AREA)

Description

本発明は、光学素子用基板及び光学素子パッケージ並びにこれらの製造方法に関する。
発光ダイオード等の光学素子のパッケージに用いられる光学素子用基板は、光線が透過しその背面側に漏えいすると光線の利用効率が低下しエネルギーロスとなるため、反射率が高い方が好ましい。そのような基板材料として、多孔質アルミナセラミックス等のセラミックス基板が知られている。
かかるセラミックス基板を光学素子用基板として用いるためには、当然のその表面に配線パターンを形成しなければならない。一般的に用いられる配線パターンの形成方法には種々のものがあるが、導電性ペーストをスクリーン印刷等の方法で印刷し、焼成する方法は、工程が簡単で、材料の歩留まりも高い等メリットが多い。しかしながら、セラミックス基板上に配線パターンを導電性ペーストを用いて形成すると、形成されたパターンと基板との密着性が低く剥離しやすい欠点がある。
一方で、素子を基板に実装する方法には大きく分けて、ワイヤボンディングとフリップチップ実装の2種類がある。光学素子に関して言えば、完成するパッケージ自体のサイズを小型化し、また、発熱を光学素子用基板へ効率よく逃がすためには、フリップチップ実装のほうが優れているといえる。そこで、セラミックス基板上に光学素子を実装する際にもフリップチップ実装を採用したい。しかしながら、フリップチップ実装では、ワイヤボンディングと異なり、素子と基板の配線パターンとが剛に接続されるため、特に発熱量の多い光学素子の場合、昇温による変形などにより接続部に負荷が生じ、配線パターンが剥離する恐れがある。そのため、光学素子をセラミックス基板に実装する際に、導電性ペーストを用いて形成した配線パターンにフリップチップ実装を用いることができなかった。
例えば、特許文献1には、多孔質アルミナセラミックスを基板として用いた発光ダイオード用パッケージが記載されている。同文献記載の発光ダイオード用パッケージでは、発光ダイオード素子とベース体とは、金線でワイヤーボンディングされている。
一方、特許文献2には、セラミックス基板上にAg及びAlからなる金属層をスパッタリング法により所望の電子回路パターンで形成した後、導体ペーストを同じ電子回路パターンで塗布した後焼成することにより、セラミックス基板と導体膜との密着性を高める技術が開示されている。しかしながら、同文献においては、かかるセラミックス基板を光学素子に適用することについては何ら考慮されていない。また、金属層と導体ペーストを正確に同じ電子回路パターンとなるように形成するのは技術的に困難が予想され、微細なパターンには適用が難しいと思われる。
特開2007−201156号公報 特開平6−204656号公報
本発明は、かかる事情に鑑みてなされたものであり、その課題は、高反射率を維持し、なおかつ、セラミックス基板とその上に導電ペーストにより形成された配線パターンとの密着性の高い光学素子用基板を得ること、及び、セラミックス基板上にフリップチップ実装により光学素子を実装した信頼性の高い光学素子パッケージを得ることである。
上記課題を解決すべく本出願において開示される発明は種々の側面を有しており、それら側面の代表的なものの概要は以下のとおりである。
(1)光線を表面で反射するセラミックス基板を用意する工程と、前記セラミックス基板上に、その酸化物が透明かつ絶縁性を有する金属膜を形成する工程と、前記金属膜上に、導電ペーストによりパターンを形成する工程と、前記セラミックス基板を焼成することにより、前記金属膜を酸化させて透明かつ絶縁性の中間層へと変化させ、前記中間層を透過した光線を前記セラミックス基板の表面で反射させることで前記セラミックス基板の反射率を維持するとともに、前記導電ペーストを焼結して配線パターンを得る工程と、を有する光学素子用基板の製造方法。
(2)光線を表面で反射するセラミックス基板を用意する工程と、前記セラミックス基板上に、その酸化物が透明かつ絶縁性を有する金属膜を形成する工程と、前記金属膜上に、導電ペーストによりパターンを形成する工程と、前記セラミックス基板を焼成することにより、前記金属膜を酸化させて透明かつ絶縁性の中間層へと変化させ、前記中間層を透過した光線を前記セラミックス基板の表面で反射させることで前記セラミックス基板の反射率を維持するとともに、前記導電ペーストを焼結して配線パターンを得る工程と、フリップチップ実装により前記配線パターンに光学素子を接続する工程と、を有する光学素子パッケージの製造方法。
上記()の側面によれば、高反射率を維持し、なおかつ、セラミックス基板とその上
導電ペーストにより形成された配線パターンとの密着性の高い光学素子用基板が製造できる。
上記()の側面によれば、セラミックス基板上にフリップチップ実装により光学素子
を実装した信頼性の高い光学素子パッケージが製造できる。
本発明の実施形態に係る光学素子用基板1概略断面図である。 本発明の実施形態に係る光学素子パッケージの概略断面図である。 本発明の実施形態に係る光学素子用基板の製造方法を説明する図である。 本発明の実施形態に係る光学素子用基板の製造方法を説明する図である。 本発明の実施形態に係る光学素子用基板の製造方法を説明する図である。
以下、本発明の一実施形態である光学素子用基板について図面を参照して説明する。
ここで、光学素子とは、発光ダイオードに代表される発光素子の他、フォトカプラやフォトダイオード等、電子−光子間の変換を何らかの形で行う素子を意味するものとする。また、素子とは、電子部品のうち、実装基板、封止樹脂や接続端子等の取扱いのために付加される部分を除く、その部品の機能を発現する基幹部分を指す。光学素子用基板は、基板のうち特に光学素子を実装するに適したものであり、光線利用率(すなわち、エネルギー効率)が高くなるよう反射率の高いものが選択される。光学素子が発光ダイオード等の発光素子である場合には、さらに、熱特性(耐熱性、熱伝導率、熱膨張率等)やコストが考慮される。
図1は、本発明の実施形態に係る光学素子用基板1の概略断面図である。光学素子用基板1は、セラミックス基板10と、セラミックス基板10上に形成された中間層11、さらにその上に形成された配線パターン12からなる。
セラミックス基板10は、光学素子用基板1の用途や要求諸元に応じてその材質を選択すればよいが、ここでは、多孔質アルミナセラミックス基板である。
中間層11は、セラミックス基板10と配線パターン12との間に介在し、両者の間の密着性を高める働きをする層であり、透明で且つ絶縁性の金属酸化物膜が選択される。中間層11を構成する金属酸化物は、例えば、酸化チタン、酸化タングステン、酸化アルミニウム又はこれらの混合物である。
配線パターン12は、平面視において所望のパターンとなるよう形成された導体膜であり、本実施形態では、金属粉末の焼結体を含む焼結体層120とその上に形成されたメッキ層121からなっている。焼結体層120は、銅或いは銀粉末等の金属粉末を適宜のバインダーや溶媒、補助剤と混合した導電ペーストを焼成することにより得られる導電性の層である。また、メッキ層121は、銅、銀、アルミニウム等の適宜の金属メッキにより得られる層である。なお、メッキ層121は不要であれば省略してもよい。
図示の通り、中間層11は、本実施形態では、セラミックス基板10の上面の全面を覆うように形成されている。そして、配線パターン12はセラミックス基板10の上面に部分的に形成されている。この構造において重要な点は、少なくとも配線パターン12の強度を有する部分(すなわち、セラミックス基板10との密着性が要求される部分)は中間層11を介してセラミックス基板10上に配置されている点と、中間層11の平面形状と配線パターン12の平面形状は一致せず、平面視において、少なくともセラミックス基板10の配線パターン12が形成されていない領域に中間層11の一部分が形成される点である。製造上の観点からは、中間層11は本実施形態のように実質的にセラミックス基板10の上面の全面を覆うことが望ましい。また、配線パターン12の強度の観点からは、中間層11はその平面形状が配線パターン12より大きく、配線パターン12を包含するものであることが望ましい。なお、ここで「実質的に」とは、配線パターン12と技術的関連がないセラミックス基板10の周縁部等で部分的に中間層11が形成されない部分がある場合を含むことを意味している。
すなわち、後ほど述べるように、中間層11はスパッタリングやイオンプレーティング等の方法を用いて形成されるところ、中間層11がセラミックス基板10の実質的に上面の全面を覆う形状であれば、パターンマスクが必要ないので、その製造が容易でかつ低コストとなる。また、中間層11の平面形状が配線パターン12より大きく、配線パターン12を包含するものであれば、配線パターン12はその全ての領域が中間層11の上にあることとなり、中間層11を介してセラミックス基板10に強固に密着することとなる。これに対し、配線パターン12の一部分が中間層11からはみ出しており、中間層11を介することなくセラミックス基板10に密着していると、密着性が低いかかる部分を起点として配線パターン12が剥離する可能性がある。
図2は、本発明の実施形態に係る光学素子パッケージ2の概略断面図である。光学素子パッケージ2は、先に説明した光学素子用基板1の配線パターン12上にフリップチップ実装により光学素子20を接続し、全体を透明の封止樹脂21により覆ったものである。そのため、配線パターン12と光学素子20とはバンプ22により接合される。なお、本実施形態では光学素子20は発光ダイオードである。また、配線パターン12には光学素子パッケージ2を外部機器と電気的に接続するための端子が設けられるが、図2には示されていない。
図2に示す光学素子パッケージ2では、光学素子20から光学素子パッケージ2の背面側に向けて、すなわち、セラミックス基板10側に向けて出射した光線は、図中矢印Aで示すように、中間層11に入射する。ここで、中間層11は透明であるので、光線は中間層11を透過し、セラミックス基板10の表面(もしくはその近傍)で反射され、光学素子パッケージ2の上面側へと取り出されることとなる。
続いて、本発明の実施形態に係る光学素子用基板1の製造方法を図3A乃至3Cを参照して説明する。
まず、セラミックス基板10を用意し、その表面にスパッタやイオンプレーティング等の適宜の手法で、金属膜13を形成する。この金属膜13は、酸化され酸化物となった際に、透明かつ絶縁性を有する前述の中間層11となる材質が選択される。例えば、チタン、タングステン、アルミニウム又はこれらの合金である。この時点では金属膜13は金属酸化物ではない。この状態を示しているのが図3Aである。なお、金属膜13を形成する際に適宜のマスクを用いてパターニングを行ってもよいが、特段その必要はない。
続いて、金属膜13上に導電ペーストによりパターン14を形成する。ここでパターン14の形成方法には特に限定はなく、一般的なウェットプロセスを用いてよいが、版を使用する、いわゆる印刷による形成が簡便さとコストの点で望ましい。印刷の方法にも特に限定はなく、スクリーン印刷、凸/凹版印刷、グラビア印刷等の各種の方式を用いてよいが、図3Bでは、スクリーン3、スキージ4を使用するいわゆるスクリーン印刷によりパターン14を形成する様子を模式的に示している。もちろん、導電ペーストに感光性を付与し、或いは感光性レジストをさらに用いて露光・現像を行ういわゆるフォトリソグラフィの手法によりパターン14を形成してもよい。
そして、セラミックス基板10を焼成する。この焼成は通常の酸化雰囲気中で行われ、これにより、金属膜13は酸化して透明かつ絶縁性の中間層11へと変化する。また、パターン14を形成する導電ペーストに含まれる溶媒・有機物等が蒸発・焼失し、金属粉末の粒子同士が結合して焼結体となることにより、パターン14は焼結体層120へと変化する。この結果が図3Cに示されている。焼成の条件、例えば温度や時間は、この金属膜13の中間層11への変化及びパターン14の焼結体層120への変化が確実になされるように選択される。この過程で、中間層11はセラミックス基板10とパターン14の双方と強く結び付き、焼結体層120のセラミックス基板10への密着性を高める働きをする。また、パターン14が形成されていない部分における金属膜13は透明且つ絶縁性の中間層11へと変化するため、隣接する焼結体層120間での短絡を起こすことはないし、セラミックス基板10の反射率を低下させることもない。
最後に、焼結体層120に適宜の金属によりメッキを施し、メッキ層121を形成し、配線パターン12を完成されることにより、図1に示す光学素子用基板1が得られる。
また、本発明の実施形態に係る光学素子パッケージ2の製造方法は、図3A乃至3Cにて説明した方法にて得られた光学素子用基板1の配線パターン12にフリップチップ実装により光学素子20を接続するとともに必要な端子を作成し、さらに全体を封止樹脂21で覆い硬化させるというものである。
以上説明した実施形態に示した具体的な構成は例示として示したものであり、本明細書にて開示される発明をこれら具体例の構成そのものに限定するものではない。当業者はこれら開示された実施形態に種々の変形、例えば、各部材あるいはその部分の形状や数、配置等を適宜変更してもよく、本明細書にて開示される発明の技術的範囲は、そのようになされた変形をも含むものと理解すべきである。
1 光学素子用基板、10 セラミックス基板、11 中間層、12 配線パターン、120 焼結体層、121 メッキ層、13 金属膜、14 パターン、2 光学素子パッケージ、20 光学素子、21 封止樹脂、22 バンプ、3 スクリーン、4 スキージ。

Claims (2)

  1. 光線を表面で反射するセラミックス基板を用意する工程と、
    前記セラミックス基板上に、その酸化物が透明かつ絶縁性を有する金属膜を形成する工程と、
    前記金属膜上に、導電ペーストによりパターンを形成する工程と、
    前記セラミックス基板を焼成することにより、前記金属膜を酸化させて透明かつ絶縁性の中間層へと変化させ、前記中間層を透過した光線を前記セラミックス基板の表面で反射させることで前記セラミックス基板の反射率を維持するとともに、前記導電ペーストを焼結して配線パターンを得る工程と、
    を有する光学素子用基板の製造方法。
  2. 光線を表面で反射するセラミックス基板を用意する工程と、
    前記セラミックス基板上に、その酸化物が透明かつ絶縁性を有する金属膜を形成する工程と、
    前記金属膜上に、導電ペーストによりパターンを形成する工程と、
    前記セラミックス基板を焼成することにより、前記金属膜を酸化させて透明かつ絶縁性の中間層へと変化させ、前記中間層を透過した光線を前記セラミックス基板の表面で反射させることで前記セラミックス基板の反射率を維持するとともに、前記導電ペーストを焼結して配線パターンを得る工程と、
    フリップチップ実装により前記配線パターンに光学素子を接続する工程と、
    を有する光学素子パッケージの製造方法。
JP2013030290A 2013-02-19 2013-02-19 光学素子用基板及び光学素子パッケージの製造方法 Active JP6230795B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013030290A JP6230795B2 (ja) 2013-02-19 2013-02-19 光学素子用基板及び光学素子パッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013030290A JP6230795B2 (ja) 2013-02-19 2013-02-19 光学素子用基板及び光学素子パッケージの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017201722A Division JP6413001B2 (ja) 2017-10-18 2017-10-18 光学素子用基板及び光学素子パッケージ

Publications (3)

Publication Number Publication Date
JP2014160730A JP2014160730A (ja) 2014-09-04
JP2014160730A5 JP2014160730A5 (ja) 2016-04-07
JP6230795B2 true JP6230795B2 (ja) 2017-11-15

Family

ID=51612232

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013030290A Active JP6230795B2 (ja) 2013-02-19 2013-02-19 光学素子用基板及び光学素子パッケージの製造方法

Country Status (1)

Country Link
JP (1) JP6230795B2 (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5662393A (en) * 1979-10-26 1981-05-28 Nippon Electric Co Method of forming high density wering pattern
JPS5691494A (en) * 1979-12-25 1981-07-24 Nippon Electric Co Method of forming conductor pattern
WO2009119603A1 (ja) * 2008-03-25 2009-10-01 パナソニック電工株式会社 酸化層を有する窒化アルミニウム基板、窒化アルミニウム焼結体、それらの製造方法、回路基板、及びledモジュール
WO2011018942A1 (ja) * 2009-08-13 2011-02-17 昭和電工株式会社 半導体発光素子、半導体発光装置、半導体発光素子の製造方法、半導体発光装置の製造方法、半導体発光装置を用いた照明装置および電子機器
JP2011249476A (ja) * 2010-05-25 2011-12-08 Kyocera Corp 半導体発光装置
JP2012216602A (ja) * 2011-03-31 2012-11-08 Rohm Co Ltd Led光源基板およびledランプ

Also Published As

Publication number Publication date
JP2014160730A (ja) 2014-09-04

Similar Documents

Publication Publication Date Title
JP5710915B2 (ja) 半導体発光装置
US10359181B2 (en) Substrate for light emitting device and manufacturing method of substrate for light emitting device
JP5848976B2 (ja) 配線基板、発光装置及び配線基板の製造方法
JP5496072B2 (ja) 半導体発光装置及びその製造方法
CN103227272A (zh) 布线基板、发光器件以及布线基板的制造方法
JP4926789B2 (ja) 発光素子実装用多層配線基板とその製造方法
JP4822883B2 (ja) 発光素子収納用パッケージの製造方法
CN106663732A (zh) 倒装芯片led封装
JP2013143517A (ja) 電子部品素子搭載用基板
JP6030370B2 (ja) 配線基板および電子装置
JP6622812B2 (ja) 発光素子搭載用基板、発光装置および発光モジュール
JP6423141B2 (ja) 発光素子搭載用部品および発光装置
JP2007250564A (ja) セラミック回路モジュールおよびその製造方法
JP2004228549A (ja) 発光素子収納用パッケージおよび発光装置
JP6720887B2 (ja) 発光装置の製造方法
JP2014157949A (ja) 配線基板および電子装置
WO2011037185A1 (ja) 実装用基板、発光体、および実装用基板の製造方法
JP2004207258A (ja) 発光素子収納用パッケージおよび発光装置
JP6413001B2 (ja) 光学素子用基板及び光学素子パッケージ
WO2015033700A1 (ja) 発光装置用基板、発光装置、および発光装置用基板の製造方法
JP6172966B2 (ja) 光学素子用基板及び光学素子パッケージの製造方法並びに光学素子用基板及び光学素子パッケージ
JP6230795B2 (ja) 光学素子用基板及び光学素子パッケージの製造方法
JP2023010799A (ja) 発光モジュール及び発光モジュールの製造方法
KR102518646B1 (ko) 세라믹 기판 제조 방법 및 이 제조방법으로 제조된 세라믹 기판
KR101098549B1 (ko) Led 기판 제조 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160219

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170327

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170726

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170919

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171018

R150 Certificate of patent or registration of utility model

Ref document number: 6230795

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250