JP2014150182A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2014150182A
JP2014150182A JP2013018640A JP2013018640A JP2014150182A JP 2014150182 A JP2014150182 A JP 2014150182A JP 2013018640 A JP2013018640 A JP 2013018640A JP 2013018640 A JP2013018640 A JP 2013018640A JP 2014150182 A JP2014150182 A JP 2014150182A
Authority
JP
Japan
Prior art keywords
lead frame
frame material
film material
mask
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013018640A
Other languages
English (en)
Other versions
JP5907084B2 (ja
Inventor
Makoto Araki
誠 荒木
Seiichiro Otake
精一郎 大竹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2013018640A priority Critical patent/JP5907084B2/ja
Publication of JP2014150182A publication Critical patent/JP2014150182A/ja
Application granted granted Critical
Publication of JP5907084B2 publication Critical patent/JP5907084B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Abstract

【課題】製造工程を簡略化することができる半導体装置の製造方法を提供する。
【解決手段】リードフレーム材100の一面100aに第1マスク110を形成すると共に他面100bに第2マスク120を形成する。そして、第2マスク120をパターニングしてリードフレーム材100の他面100b側からハーフエッチングを行う。次に、ハーフエッチングで除去された部分を埋め込むように、リードフレーム材100の他面100bに接着力を変更可能なフィルム材130を配置する。その後、第1マスク110をパターニングしてリードフレーム材100の一面100a側からエッチングを行い、搭載部10および端子部11を形成する。そして、搭載部10に半導体素子20を搭載し、フィルム材130が露出するように、半導体素子20をモールド樹脂30にて封止した後、フィルム材130の接着力を弱めて当該フィルム材130を除去する。
【選択図】図2

Description

本発明は、半導体素子が端子部と電気的に接続され、半導体素子がモールド樹脂にて覆われた半導体装置の製造方法に関するものである。
従来より、この種の半導体装置の製造方法として、例えば、特許文献1に次の製造方法が提案されている。
すなわち、まず、一面および他面を有するリードフレーム材を用意し、リードフレーム材の一面に第1フォトレジストを配置すると共に他面に第2フォトレジストを配置する。そして、第1、第2フォトレジストを所定形状にパターニングした後、リードフレーム材のうち第1、第2フォトレジストから露出する部分にメッキ膜を形成する。続いて、第2フォトレジストを除去し、リードフレーム材の他面に形成されたメッキ膜をマスクとしてリードフレーム材の他面からハーフエッチングを行う。
次に、第1フォトレジストを除去した後、リードフレーム材の厚さを確保するために、ハーフエッチングにて除去された部分に樹脂を配置する。具体的には、リードフレーム材の一面を金型の内面に押し付けた状態で液状樹脂を注入し、当該液状樹脂を硬化させることによって形成する。
続いて、リードフレーム材の一面に形成されたメッキ膜をマスクとしてリードフレーム材の一面からエッチングを行って端子部および搭載部を形成する。次に、搭載部に半導体素子を搭載し、端子部の一部が露出するように半導体素子をモールド樹脂にて封止する。
特開2007−157846号公報
しかしながら、上記特許文献1の製造方法では、ハーフエッチングにて除去された部分に樹脂を配置する際、リードフレーム材の厚みを確保するためだけに必要な樹脂を金型を用いて配置しており、製造工程が複雑になるという問題がある。
本発明は上記点に鑑みて、製造工程を簡略化することができる半導体装置の製造方法を提供することを目的とする。
上記目的を達成するため、請求項1に記載の発明では、一面(100a)および一面と反対側の他面(100b)を有するリードフレーム材(100)を用意する工程と、リードフレーム材の一面に第1マスク(110)を形成する工程と、リードフレーム材の他面に第2マスク(120)を形成する工程と、第2マスクを所定形状にパターニングする工程と、第2マスクを用いてリードフレーム材の他面側からハーフエッチングを行う工程と、ハーフエッチングで除去された部分を埋め込むように、リードフレーム材の他面に接着力を変更可能なフィルム材(130)を配置する工程と、第1マスクを所定形状にパターニングする工程と、第1マスクを用いてリードフレーム材の一面側からエッチングを行い、搭載部(10)および端子部(11)を形成する工程と、搭載部に半導体素子(20)を搭載する工程と、フィルム材が露出するように、半導体素子をモールド樹脂(30)にて封止する工程と、フィルム材の接着力を弱めて当該フィルム材を搭載部および端子部から除去する工程と、を行うことを特徴としている。
これによれば、ハーフエッチングされた部分が埋め込まれるようにリードフレーム材の他面にフィルム材を配置している。このため、リードフレーム材の厚さを確保するためのみに金型を用いて樹脂を注入する必要がなく、製造工程の簡略化を図ることができる。
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
本発明の第1実施形態における半導体装置の断面図である。 図1に示す半導体装置の製造工程を示す断面図である。 図2に続く半導体装置の製造工程を示す断面図である。 リードフレーム材、供給ロール、巻取りロールの関係を示す模式図である。 リードフレーム材とフィルム材との圧接方法を示す模式図である。 リードフレーム材から1チップ分のアイランドおよび端子部を切り出したときの平面図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
(第1実施形態)
本発明の第1実施形態について図面を参照しつつ説明する。図1に示されるように、半導体装置は、アイランド10上に半導体素子20が搭載され、半導体素子20が端子部11と電気的に接続されると共にモールド樹脂30に封止されて構成されている。なお、本実施形態では、アイランド10が本発明の搭載部に相当している。
アイランド10および端子部11は、Cuや42アロイ等で構成された後述するリードフレーム材がエッチングされることによって形成されるものである。なお、端子部11は、アイランド10の周囲に複数配置されており、Cuや41アロイ等の基材の表面にNi/Auメッキ膜が形成されたものである。
半導体素子20は、例えば、所定の半導体製造プロセスによって形成されたICチップ等であり、ダイマウント材40を介してアイランド10に搭載されている。そして、複数の端子部11とそれぞれボンディングワイヤ50を介して電気的に接続されている。
モールド樹脂30は、エポキシ系樹脂等の通常のモールド材料がトランスファーモールド法等によって形成されたものである。そして、半導体素子20、アイランド10のうち半導体素子20が搭載される側の面、端子部11のうちボンディングワイヤ50と接続される側の面を封止している。つまり、アイランド10のうち半導体素子20が搭載される側の面と反対側の面および端子部11のうちボンディングワイヤ50と接続される側の面と反対側の面は、モールド樹脂30から露出している。
以上が本実施形態における半導体装置の構成である。次に、上記半導体装置の製造方法について図2〜図6を参照しつつ説明する。なお、図2および図3は、リードフレーム材のうちの1チップ分の断面図である。
まず、図2(a)に示されるように、Cuや42アロイ等で構成されたリードフレーム材100を用意する。本実施形態では、リードフレーム材100は、図4に示されるように、供給ロール60aから供給されて巻取りロール60bで巻取られるようになっており、供給ロール60aと巻取りロール60bとの間に配置された処置室70を通過する際に、図2の工程から図3(b)の工程までが行われるようになっている。また、図2の工程から図3(b)の工程は、リードフレーム材100のうち1チップ分の領域に対してそれぞれ順番に行われる。
処置室70では、まず、図2(b)に示されるように、リードフレーム材100の一面100aに第1フォトレジスト110を配置すると共にリードフレーム材100の他面100bに第2フォトレジスト120を配置する。なお、本実施形態では、第1フォトレジスト110が本発明の第1マスクに相当し、第2フォトレジスト120が本発明の第2マスクに相当している。
そして、図2(c)に示されるように、所定領域が開口された露光マスクを用いて第2フォトレジスト120を露光し、当該第2フォトレジスト120を現像して所定形状にパターニングする。
その後、図2(d)に示されるように、リードフレーム材100の他面100b側からハーフエッチングを行う。このハーフエッチングは、本実施形態では、酸やアルカリを用いたウェットエッチングにて行っているが、ドライエッチングによって行うこともできる。
次に、図2(e)に示されるように、第2フォトレジスト120を除去した後、ハーフエッチングにて除去された部分が埋め込まれるように、リードフレーム材100の他面100bにフィルム材130を配置する。本実施形態では、図5に示されるように、供給ロール60aと巻取りロール60bとの間(処置室70内)に一対の押し付けロール80a、80bを配置する。そして、リードフレーム材100の他面100bにフィルム材130を重ねた状態で押し付けロール80a、80bによってリードフレーム材100の他面100bにフィルム材130を押し付ける(圧接する)。これにより、ハーフエッチングにて除去された部分が埋め込まれるように、リードフレーム材100の他面100bにフィルム材130が配置される。
フィルム材130としては、リードフレーム材100との接着力を容易に変更可能なものが用いられ、本実施形態では、紫外線硬化性樹脂フィルムが用いられる。
続いて、図2(f)に示されるように、所定箇所が開口された露光マスクを用いて第1フォトレジスト110を露光し、当該第1フォトレジスト110を現像して所定形状にパターニングする。
その後、図3(a)に示されるように、リードフレーム材100の一面100a側からエッチングを行い、アイランド10と複数の端子部11とを分離する。本実施形態では、エッチングを上記ハーフエッチングと同様にウェットエッチングにて行っているが、ドライエッチングによって行うこともできる。
なお、この工程が終了した後は、アイランド10と複数の端子部11とは切り離されているが、フィルム材130によって連結されている。
続いて、図3(b)に示されるように、第1フォトレジスト110を除去する。その後、リードフレーム材100から1チップ分のアイランド10および端子部11をプレス加工等で切り出す。本実施形態では、図6に示されるように、複数の端子部11が外枠部100cにて一体化された状態となるように、1チップ分のアイランド10および端子部11を切り出す。そして、電解メッキを行い、端子部11のうちフィルム材130から露出している部分にNi/Auメッキ膜(図示せず)を形成する。
次に、図3(c)に示されるように、アイランド10上にダイマウント材40を介して半導体素子20を搭載する。そして、端子部11と半導体素子20との間でワイヤボンディングを行い、端子部11と半導体素子20とをボンディングワイヤ50を介して電気的に接続する。
なお、ボンディングワイヤ50の形成は、例えば、金やアルミニウム等のワイヤを用いたボールボンディング、ウェッジボンディング等のワイヤボンディングにより行うことができる。
次に、上記図3(c)の工程まで行ったものを樹脂成型用の図示しない金型に設置する。そして、図3(d)に示されるように、トランスファーモールド成形等を行い、フィルム材130から露出するアイランド10および端子部11、半導体素子20、ボンディングワイヤ50をモールド樹脂30にて封止する。言い換えると、フィルム材130の下面(フィルム材130のうち半導体素子20側と反対側の面)を金型の内面に押し付けた状態で樹脂を充填し、フィルム材130の下面が露出するようにモールド樹脂30を形成する。
続いて、図3(e)に示されるように、フィルム材130に紫外線を照射し、フィルム材130を硬化させてアイランド10、端子部11、モールド樹脂30から剥離する。その後は特に図示しないが、外枠部100cと端子部11とを切り離すことにより、上記図1に示す半導体装置が製造される。なお、フィルム材130を剥離した後、モールド樹脂30から露出する端子部11にNi/Auメッキ膜を形成してもよい。
以上説明したように、本実施形態では、ハーフエッチングを行った後、ハーフエッチングされた部分が埋め込まれるようにリードフレーム材100の他面100bにフィルム材130を圧接している。このため、リードフレーム材の厚さを確保するためのみに金型を用いて樹脂を注入する必要がなく、製造工程の簡略化を図ることができる。
また、本実施形態では、供給ロール60aと巻取りロール60bとの間に配置された処置室70を通過する際に、図2の工程から図3(b)の工程までを行っている。このため、処理が行われた部分の剛性が小さくなってもその部分の剛性を他の部分で確保することができ、1チップ毎に各処理を行う場合と比較して、搬送工程を容易にすることができる。
さらに、半導体装置は図3(d)の工程にて形成されるモールド樹脂30のみによって封止されている。このため、従来の半導体装置では、リードフレーム材の厚さを確保するための樹脂と、半導体素子を封止する樹脂との間に界面が形成されていたが、本実施形態の半導体装置では、モールド樹脂30内に界面が形成されることがない。したがって、外部環境の温度が変化したときに界面から剥離が発生することを抑制することもできる。
(他の実施形態)
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
例えば、上記第1実施形態では、供給ロール60aから供給されたリードフレーム材100が巻取りロール60bに巻き取られる前に図2の工程から図3(b)の工程まで行うものを説明したが、リードフレーム材100は予め1チップ分に切断されていてもよい。この場合、ハーフエッチングにて除去された部分を埋め込むようフィルム材130を配置する場合には、例えば、フィルム材130をリードフレーム材100に押し付けて圧接すればよい。
また、上記第1実施形態では、アイランド10を備える半導体装置について説明したが、アイランド10を備えない次のような半導体装置に本発明を適用することもできる。例えば、複数の端子部11にはんだバンプを介して半導体素子20が搭載されるような半導体装置に本発明を適用することもできる。この場合、端子部11のうちの半導体素子20が搭載される部分が本発明の搭載部となる。つまり、端子部11と搭載部とは一体化されていてもよい。
10 アイランド(搭載部)
11 端子部
20 半導体素子
30 モールド樹脂
100 リードフレーム材
100a 一面
100b 他面
110 第1フォトレジスト(第1マスク)
120 第2フォトレジスト(第2マスク)
130 フィルム材

Claims (3)

  1. 一面(100a)および前記一面と反対側の他面(100b)を有するリードフレーム材(100)を用意する工程と、
    前記リードフレーム材の一面に第1マスク(110)を形成する工程と、
    前記リードフレーム材の他面に第2マスク(120)を形成する工程と、
    前記第2マスクを所定形状にパターニングする工程と、
    前記第2マスクを用いて前記リードフレーム材の他面側からハーフエッチングを行う工程と、
    前記ハーフエッチングで除去された部分を埋め込むように、前記リードフレーム材の他面に接着力を変更可能なフィルム材(130)を配置する工程と、
    前記第1マスクを所定形状にパターニングする工程と、
    前記第1マスクを用いて前記リードフレーム材の一面側からエッチングを行い、搭載部(10)および端子部(11)を形成する工程と、
    前記搭載部に前記半導体素子(20)を搭載する工程と、
    前記フィルム材が露出するように、前記半導体素子をモールド樹脂(30)にて封止する工程と、
    前記フィルム材の接着力を弱めて当該フィルム材を前記搭載部および前記端子部から除去する工程と、を行うことを特徴とする半導体装置の製造方法。
  2. 前記リードフレーム材は供給ロール(60a)から供給されて巻取りロール(60b)で巻取られるようになっており、
    前記フィルム材を配置する工程では、前記リードフレーム材と前記フィルム材とを重ねた状態で、前記供給ロールと前記巻取りロールとの間に配置された一対の押し付けロール(80a、80b)の間を通過させる際に前記フィルム材を前記リードフレーム材に押し付けることによって圧接し、
    前記半導体素子を搭載する工程の前に、前記リードフレーム材から前記フィルム材にて連結された1チップ分の前記端子部および前記搭載部を切り出すことを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記フィルム材として紫外線硬化性樹脂フィルムを用い、
    前記除去する工程では、前記フィルム材に紫外線を照射して当該フィルム材の接着力を弱めることを特徴とする請求項1または2に記載の半導体装置の製造方法。

JP2013018640A 2013-02-01 2013-02-01 半導体装置の製造方法 Expired - Fee Related JP5907084B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013018640A JP5907084B2 (ja) 2013-02-01 2013-02-01 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013018640A JP5907084B2 (ja) 2013-02-01 2013-02-01 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2014150182A true JP2014150182A (ja) 2014-08-21
JP5907084B2 JP5907084B2 (ja) 2016-04-20

Family

ID=51572931

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013018640A Expired - Fee Related JP5907084B2 (ja) 2013-02-01 2013-02-01 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5907084B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102564558B1 (ko) * 2021-11-30 2023-08-08 해성디에스 주식회사 프리 몰드 기판 및 프리 몰드 기판의 제조 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000346810A (ja) * 1999-06-03 2000-12-15 Apic Yamada Corp リードフレームばたつき防止機構及びリードフレーム検査装置
JP2002198480A (ja) * 2000-12-27 2002-07-12 Matsushita Electric Ind Co Ltd リードフレームへのテープ貼り付け方法
JP2002222911A (ja) * 2001-01-29 2002-08-09 Nitto Denko Corp リードフレーム積層物および半導体装置の製造方法
JP2006210807A (ja) * 2005-01-31 2006-08-10 Mitsui High Tec Inc 半導体装置の製造方法
JP2007157846A (ja) * 2005-12-01 2007-06-21 Mitsui High Tec Inc 半導体装置の製造方法
JP2007242698A (ja) * 2006-03-06 2007-09-20 Nitto Denko Corp 半導体装置の製造方法
JP2010086983A (ja) * 2008-09-29 2010-04-15 Toppan Printing Co Ltd リードフレーム型基板の製造方法と半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000346810A (ja) * 1999-06-03 2000-12-15 Apic Yamada Corp リードフレームばたつき防止機構及びリードフレーム検査装置
JP2002198480A (ja) * 2000-12-27 2002-07-12 Matsushita Electric Ind Co Ltd リードフレームへのテープ貼り付け方法
JP2002222911A (ja) * 2001-01-29 2002-08-09 Nitto Denko Corp リードフレーム積層物および半導体装置の製造方法
JP2006210807A (ja) * 2005-01-31 2006-08-10 Mitsui High Tec Inc 半導体装置の製造方法
JP2007157846A (ja) * 2005-12-01 2007-06-21 Mitsui High Tec Inc 半導体装置の製造方法
JP2007242698A (ja) * 2006-03-06 2007-09-20 Nitto Denko Corp 半導体装置の製造方法
JP2010086983A (ja) * 2008-09-29 2010-04-15 Toppan Printing Co Ltd リードフレーム型基板の製造方法と半導体装置
US20110169145A1 (en) * 2008-09-29 2011-07-14 Toppan Printing Co., Ltd. Manufacturing method of lead frame substrate and semiconductor apparatus

Also Published As

Publication number Publication date
JP5907084B2 (ja) 2016-04-20

Similar Documents

Publication Publication Date Title
US20200144167A1 (en) Method for fabricating carrier-free semiconductor package
US20150076675A1 (en) Leadframe package with wettable sides and method of manufacturing same
US20090102063A1 (en) Semiconductor package and method for fabricating the same
US20080191324A1 (en) Chip package structure and method of fabricating the same
TWI455269B (zh) 晶片封裝結構及其製作方法
US7683462B2 (en) Chip package structure
JP5930843B2 (ja) リードフレーム及びその製造方法
KR101085185B1 (ko) 회로 기판 구조, 패키징 구조 및 이들의 제조 방법
JP6537144B2 (ja) 多列型リードフレーム及びその製造方法
KR101674537B1 (ko) 리드프레임 제조방법과 그에 따른 리드프레임 및 반도체 패키지 제조방법과 그에 따른 반도체 패키지
US9202712B2 (en) Lead frame and a method of manufacturing thereof
JP5907084B2 (ja) 半導体装置の製造方法
CN106298650A (zh) 使用牺牲材料而分离的半导体封装体
US5984699A (en) Method of fabricating a semiconductor device
US20020048851A1 (en) Process for making a semiconductor package
JP2010010634A (ja) リードフレーム及び半導体装置の製造方法
KR101774004B1 (ko) 반도체 패키지 제조방법
JP6780903B2 (ja) リードフレーム
JP2008060160A (ja) 樹脂封止型半導体装置の製造方法
US20140202736A1 (en) Lead frame and a method of fabrication thereof
US9293395B2 (en) Lead frame with mold lock structure
KR101297662B1 (ko) 리드프레임의 제조방법
JP2014138155A (ja) 半導体素子搭載用基板及び半導体装置
JP2010267850A (ja) 半導体装置および半導体装置の製造方法
JP2011176030A (ja) 樹脂封止型半導体装置、リードフレーム、および樹脂封止型半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150326

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160223

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160307

R151 Written notification of patent or utility model registration

Ref document number: 5907084

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees