JP2014120490A - バンプ形成装置とその方法、配線形成装置とその方法、および、配線構造体 - Google Patents

バンプ形成装置とその方法、配線形成装置とその方法、および、配線構造体 Download PDF

Info

Publication number
JP2014120490A
JP2014120490A JP2012271920A JP2012271920A JP2014120490A JP 2014120490 A JP2014120490 A JP 2014120490A JP 2012271920 A JP2012271920 A JP 2012271920A JP 2012271920 A JP2012271920 A JP 2012271920A JP 2014120490 A JP2014120490 A JP 2014120490A
Authority
JP
Japan
Prior art keywords
wiring
workpiece
bump
nozzle
liquid agent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012271920A
Other languages
English (en)
Inventor
Kazuhiko Kobayashi
一彦 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apic Yamada Corp
Original Assignee
Apic Yamada Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Apic Yamada Corp filed Critical Apic Yamada Corp
Priority to JP2012271920A priority Critical patent/JP2014120490A/ja
Priority to PCT/JP2013/006611 priority patent/WO2014083782A1/ja
Priority to CN201380062908.9A priority patent/CN105493233B/zh
Priority to US14/648,587 priority patent/US9831187B2/en
Priority to TW104124726A priority patent/TW201546878A/zh
Priority to TW102142089A priority patent/TWI570772B/zh
Publication of JP2014120490A publication Critical patent/JP2014120490A/ja
Priority to PH12015501217A priority patent/PH12015501217A1/en
Priority to US15/362,258 priority patent/US20170077042A1/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241Disposition
    • H01L2224/24135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/146Mixed devices
    • H01L2924/1461MEMS

Abstract

【課題】ワーク上に微細なバンプを形成するバンプ形成装置を提供する。
【解決手段】バンプ形成装置は、静電塗布によりワークにバンプを形成するバンプ形成装置であって、パルス電圧が印加されることにより、バンプの原料となる液剤をワークに塗布するノズルと、液剤の粒子を用いてワークにバンプを形成するように制御する制御手段とを有する。
【選択図】図5

Description

本発明は、静電噴霧または静電塗布によりワーク上にバンプまたは配線を形成する装置およびその方法に関する。
従来から、基板や半導体チップ上にバンプを形成することが行われている。例えば特許文献1には、溶融金属をパルス的に加圧して複数のノズル穴から液滴にして吐出させる加圧手段を備え、複数のノズル穴の中心軸が吐出方向の延長線上で集束するように配置されている溶融金属吐出装置が開示されている。このような構成により、吐出させた溶融金属の液滴同士が飛翔中に衝突するため、ノズル穴の個数に応じた所望量の液滴を吐出させることができる。
また従来から、金属微粒子などの導電性物質を含む溶剤を、ノズルから細いビーム状にして噴出させて、断線した配線パターンの修復箇所に塗布させる方法が知られている。例えば特許文献2には、所望のビーム径に導電性粒子を収束させて配線の形成や修復を行うことが可能な配線形成装置が開示されている。
特開2007−105739号公報 特開2009−016490号公報
しかしながら、特許文献1に開示されている溶融金属吐出装置は、所望量の半田を短時間で吐出することができるが、微細なバンプを形成することは困難である。また、特許文献2に開示されている配線形成装置は、所望のビーム径に導電性粒子を収束させることができるが、段差部を有する基板などの表面に均一かつ微細な配線を立体的に形成することは困難である。
そこで本発明は、ワーク上に微細なバンプを形成するバンプ形成装置およびバンプ形成方法を提供する。また、ワーク上に均一かつ微細な配線を形成する配線形成装置および配線形成方法を提供する。また、そのようなバンプや配線が形成された配線構造を有する配線構造体を提供する。
本発明の一側面としてのバンプ形成装置は、静電塗布によりワークにバンプを形成するバンプ形成装置であって、パルス電圧が印加されることにより、前記バンプの原料となる液剤を前記ワークに塗布するノズルと、前記液剤を用いて前記ワークに前記バンプを形成するように制御する制御手段とを有する。
本発明の他の側面としてのバンプ形成方法は、静電塗布によりワークにバンプを形成するバンプ形成方法であって、ノズルと前記ワークとの間にパルス電圧を印加するステップと、前記パルス電圧に応じた静電塗布により前記バンプの原料となる液剤を前記ワークの所定の位置に塗布し、前記ワークに3〜50μmの直径を有する前記バンプを形成するステップとを有する。
本発明の他の側面としての配線形成装置は、静電噴霧および静電塗布の少なくとも一方によりワークに配線を形成する配線形成装置であって、第1の電圧が印加されることにより、前記配線の第1の原料となる第1の液剤を前記ワークに向けて噴霧する第1のノズルと、前記第1の液剤を用いて前記ワークに前記配線を立体的に形成するように制御する制御手段とを有する。
本発明の他の側面としての配線形成方法は、静電噴霧および静電塗布の少なくとも一方によりワークに配線を形成する配線形成方法であって、第1のノズルと前記ワークとの間に第1の電圧を印加するステップと、前記第1の電圧に応じて前記配線の第1の原料となる第1の液剤を前記ワークに向けて噴霧し、該第1の液剤を用いて前記ワークに絶縁膜を形成するステップと、第2のノズルと前記ワークとの間に第2の電圧を印加するステップと、前記第2の電圧に応じて前記配線の第2の原料となる第2の液剤を前記ワークに塗布し、該第2の液剤を用いて前記ワークに導電膜を形成するステップとを有する。
本発明の他の側面としての配線構造体は、静電噴霧および静電塗布の少なくとも一方によりバンプおよび配線の少なくとも一方の配線構造が形成されている。
本発明の他の目的及び特徴は、以下の実施例において説明される。
本発明によれば、ワーク上に微細なバンプを形成するバンプ形成装置およびバンプ形成方法を提供することができる。また、ワーク上に均一かつ微細な配線を形成する配線形成装置および配線形成方法を提供することができる。また、そのようなバンプや配線が形成された配線構造体を提供することができる。
各実施例における静電噴霧装置(静電塗布装置)の概略構成図である。 各実施例の静電噴霧装置により印加される直流電圧の説明図である。 各実施例の静電塗布装置により印加されるパルス電圧の説明図である。 各実施例の静電噴霧装置(静電塗布装置)におけるノズルの位置制御を示す図である。 実施例1において、静電塗布を利用したバンプ形成方法の説明図である。 実施例2において、静電噴霧を利用した3次元配線形成方法の説明図である。 実施例2において、静電塗布を利用した3次元配線形成方法の説明図である。 実施例2において、静電塗布を利用した3次元配線形成方法の説明図である。 実施例3において、静電塗布を利用した3次元配線形成方法の説明図である。 実施例3において、静電塗布を利用した3次元配線形成方法の説明図である。 実施例3において、静電塗布を利用した3次元配線形成方法の説明図である。 実施例3において、静電塗布を利用した3次元配線形成方法の説明図である。 実施例3において、静電塗布を利用した3次元配線形成方法の説明図である。 実施例3において、静電塗布を利用した3次元配線形成方法の説明図である。 実施例3において、静電塗布を利用した3次元配線形成方法の説明図である。 実施例4において、静電塗布を利用した3次元配線形成方法の説明図である。 実施例4において、静電塗布を利用した3次元配線形成方法の説明図である。 実施例4において、静電塗布を利用した3次元配線形成方法の説明図である。 実施例4において、静電塗布を利用した3次元配線形成方法の説明図である。 各実施例における静電塗布の説明図である。
以下、本発明の実施例について、図面を参照しながら詳細に説明する。各図において、同一の部材については同一の参照番号を付し、重複する説明は省略する。
まず、図1を参照して、本実施例における静電噴霧および静電塗布の装置構成の概要について説明する。図1は、本実施例の静電噴霧装置32(静電塗布装置)の概略構成図である。静電噴霧装置32は、静電噴霧によりワーク5にバンプや配線(3次元配線)を立体的に形成する。本実施例において、ワーク5は、複数のバンプを互いに狭い間隔で配置するように構成された基板、または、段差部を有する基板などであるが、これらに限定されるものではない。ワーク5としては、基板以外にも、ガラスや半導体チップでもよい。本実施例の静電噴霧または静電塗布をワーク5に対して利用することにより、半導体装置やMEMSなどを製造することができる。バンプは、例えば、AgバンプやAuバンプやCuバンプやNiやハンダである。また配線は、例えばポリイミド膜(PI膜)などの絶縁膜、または、Au配線などの導電膜である。
静電噴霧装置32は、主に、ノズル2、および、制御手段10、および、ワーク5を載置するためのテーブル7を備えて構成される。制御手段10は、ノズルに所定の電圧を印加する電圧制御装置を含む。ノズル2には、図1中の矢印Aの方向から液剤が供給される。液剤は、ワーク5上に形成される薄膜(絶縁膜、導電膜配線)の種類に応じて適宜選択される。すなわち、ワーク5に形成する膜の原料を液剤として選択する。
制御手段10は、ノズル2の電極2aとテーブル7の電極7aとの間に所定の電圧を印加する。ワーク5は、ノズル2の先端部21(ノズル先端部)に対向するようにテーブル7の上に載置されている。ノズル先端部の径(液剤が通過する内径)は、例えば5μm〜400μm程度に設定される。
制御手段10により所定の電圧が印加されると、ノズル2の先端部2bからワーク5に向けて液剤が噴霧される。このとき、ノズル2の内部における液剤は、印加電圧により生じる静電力で反発し、ノズル2の先端部2bにおける液面の表面張力を破って微粒子化する。微粒子化された液剤は、正又は負のいずれかに帯電しているため、互いの粒子は反発し合い、凝集することなく噴霧することができる。このように、液剤はノズル2の先端部2bから噴霧され、最初は比較的大きな径を有する粒子31aの状態にあり、その後、比較的小さな径を有する粒子31bとなってワーク5の上に形成される(堆積する)。そして、堆積した粒子31b(液剤)を硬化させることにより、ワーク5の表面に液剤の薄膜(絶縁膜、導電膜)が形成されることになる。
また本実施例において、ワーク5に形成される薄膜(絶縁膜、導電膜)の厚さは、例えば0.2〜30μmであり、均一かつ薄い配線を形成することができる。なお、ワーク5に形成されるバンプや配線の厚さは、原料(絶縁膜や導電膜の種類)に応じて適宜設定可能である。このように、本実施例の静電噴霧方法によれば、従来の噴霧手法では形成できないような薄い配線を形成することができる。また静電噴霧によれば、ワーク5が段差部(凸部)を有する場合でも、ワーク5に(ワーク5の側面を含めて)液剤の膜を均一に形成することができる。
ここで、図20を参照して、本実施例における静電塗布の概要について説明する。静電塗布では、静電噴霧とは異なり、ワーク5に近接されたノズル2に、例えばパルス電圧を印加しながら液剤を噴霧させずに直線的にワーク5に射出する。具体的には、液剤はパルス電圧が印加されたときに発生する静電気力によりノズル2の先端部21における液面の表面張力を破り微小な液滴31cとなる。この液滴はパルス電圧により印加されており噴霧可能な電圧まで帯電していないために、微細化することなくワーク5に引き寄せられる。これにより、この液滴は、噴霧されることなく直線的にワーク5に射出され、液滴の大きさでの塗布が可能となっている。
したがって、ノズル2を移動させず液滴を点状に塗布することにより微細なバンプを形成し、また、ノズル2を移動させながら液滴を繰り返し塗布することで線状に塗布することにより微細な配線を形成することも可能となる。
続いて、図2および図3を参照して、静電噴霧装置32により印加される電圧(静電気を発生させるための電圧)について説明する。図2は、静電噴霧装置32により印加される直流電圧の説明図である。図3は、静電噴霧装置32により印加されるパルス電圧の説明図である。図2のように直流電圧を印加しながらノズル2からワーク5に向けて液剤を噴霧することで、静電噴霧が行われる。一方、図3のようにパルス電圧を印加しながらノズル2からワーク5に液剤を塗布することで、静電噴霧または静電塗布が行われる。
図2には、ワーク5(テーブル7)を接地し(GND接続)、ノズル2に正(+)の直流電圧を印加した状態(静電噴霧を行う場合)が示されている。ただし本実施例はこれに限定されるものではなく、ノズル2に負(−)の直流電圧を印加してもよい。正又は負のいずれの電圧を用いるかは、液剤やワーク5の材料などに応じて適宜設定される。また、極性を変えることなく一方の極性のみの電圧を印加するように構成すればよいから、直流電圧に限定されるものではなく、噴霧中に極性を維持しながら電圧の大きさを変化するように制御してもよい。さらに、極性が正のみ又は負のみの電圧高低差の変化で構成されたパルス電圧を印加してもよい。このようなパルス電圧を印加する場合、0Vを含むように設定することができるが、0Vを含まないように設定してもよい。本実施例において、ノズル2の先端部2bとワーク5の表面との間の距離dは、例えば0.5mm〜20mm程度に設定される。
図3には、静電噴霧装置32の制御手段10が、ワーク5(テーブル7)に対する極性を正と負の交互に変化させたパルス電圧をノズル2に印加している(パルス発振させる)状態が示されている。なお、パルス電圧を用いて行われる静電塗布は、ワーク5の表面に選択的にバンプまたは配線を形成する場合に適して用いられる。これは、パルス電圧の極性に応じて、ノズル2から液剤の噴霧させずに塗布することができるためである。
パルス電圧を印加する場合、まず図3(a)に示されるように、ノズル2に正電圧(+電圧)を印加する。このとき、ワーク5の表面(ノズル2側の面)には正電荷(+電荷)が集まり、この表面が正(+)に帯電する。続いて図3(b)に示されるように、ノズル2に負電圧(−電圧)を印加する。このとき、ノズル2から静電噴霧された粒子31bは負(−)に帯電しており、正(+)に帯電したワーク5の表面上に付着(着弾)する。続いて図3(c)に示されるように、ノズル2に正電圧(+電圧)を印加する。このとき、ノズル2から静電噴霧された粒子31bは正(+)に帯電しており、ワーク5の表面上に付着する。
そして、図3(b)に示されるような負電圧を印加する状態と図3(c)に示されるような正電圧を印加する状態とを繰り返す(パルス電圧を印加する)ことにより、ワーク5の上に粒子31bが堆積される。パルス電圧の大きさは、例えば0.5kV〜10kV程度に設定され、パルス幅(噴霧スピード)は例えば5Hz〜1kHz程度に設定される。また、ノズル2の先端部2bとワークの表面との間の距離dは、例えば0.5mm〜20mm程度に設定される。
また本実施例では、ワーク5の上に到達する粒子31bの粒子径を制御するため、噴霧距離すなわちノズル2の位置(高さ)を制御することができる。図4は、静電噴霧装置32におけるノズル2(ノズル先端部)の位置制御(高さ制御)を示す図である。図4に示されるように、静電噴霧装置32にはカメラ8が設けられている。カメラ8は、ワーク5の表面に到達した粒子31bを観察可能に配置されている。このように、カメラ8を用いて粒子31bの粒子径または粒子31bによる塗布状態を観察し、その観察結果に応じてノズル2を所望の位置に移動させるように制御する。例えば図4に示されるように、噴霧中において、ノズル先端部とワーク5の表面との距離d1を、距離d2に変更することが可能である。
このような制御は画像処理により自動的に実行することができ、または手動で行うこともできる。なお、粒子径を制御する場合、ノズル2の高さや左右方向の位置を移動させる構成に限定されるものではなく、例えばノズルの径や、印加電圧の大きさ又はパルス幅を変更する構成を採用してもよい。ワーク5の上にバンプや配線を形成する間にワーク5の静電気特性が変化する場合に効果的である。
また本実施例において、ノズル2は、複数のノズル部を備えて構成することもできる。このとき、ワーク5の上に液剤(バンプや配線)を均一に形成するため、複数のノズル部のそれぞれに印加される電圧(パルス電圧)を独立に制御することができる。また、複数のノズル部の配置を、所定の領域ごとに変更するように構成してもよい。電圧の大きさを設定することによって、バンプや配線の厚さをより均一に形成することが可能となる。
以下、静電塗布を利用してバンプを形成する方法、および、静電噴霧および静電塗布の両方を利用して3次元配線を形成する方法のそれぞれについて具体的に説明する。
まず、図5を参照して、本発明の実施例1について説明する。図5は、本実施例におけるバンプ形成方法の説明図であり、バンプ形成装置100の概略を示している。本実施例は、ワーク5に微細なバンプ43を形成する方法に関し、上述の静電塗布方法を利用して行われる。
図5に示されるように、バンプ形成装置100は、電圧制御装置を含む制御手段10により所定のパルス電圧が印加されることでバンプ(導電体)の原料となる液剤の液滴41を塗布するノズル2aを有する。制御手段10は、液剤の液滴41を用いてワーク5にバンプ43を形成するように制御する。本実施例において、バンプはAgバンプやAuバンプなどが適して用いられるため、バンプの原料となる液剤としては、溶媒中にAg、Auなどの金属を溶融させた液剤(AgナノインクやAuナノインク)が用いられる。
本実施例において、ワーク5は、基板51および基板51上に設けられたパッド部52を備えて構成されている。例えば、パッド部52の間隔が10μm程度のように非常に高密度な配線構造を有する半導体装置の製造においては、それぞれのパッド部52の上には、この間隔よりも小さなバンプ43を搭載する必要がある。従来の印刷法を用いたバンプ形成方法では、例えば200〜300μm程度の直径を有する比較的大きなバンプが形成されており、図6に示されるような高密度構造に適用可能な微細なバンプを形成することができなかった。
そこで本実施例では、静電塗布を利用して、微細なバンプを形成する。具体的には、パッド部52の上部にノズル2aを配置して、ノズル2aとワーク5との間にパルス電圧を印加する。パルス電圧が印加されると、このパルス電圧に応じた静電塗布によりバンプ43の原料となる液剤が吐出され、一つの塊(粒子42)となってワーク5の所定の位置(パッド部52の上)に塗布される。このような静電塗布方法により、3〜10μm程度の直径を有する微細なバンプ43を形成することができる。
なお、バンプ43を接続する外部装置のパッド部及びパッド部52との密着性を向上させるために、バンプ43の形成の前後にNi膜を静電噴霧または静電塗布により形成することもできる。また、バンプ43を乾燥させるため、ワーク5にバンプ43を形成した後にフラックス噴霧を行ってもよい。フラックス噴霧とは、蟻酸などをノズルからワーク5上に形成したバンプ43に向けて噴霧し金属表面の酸化物を化学的に除去することである。
以上のとおり、本実施例によれば、静電塗布方法を用いて高密度構造に適用可能な微細なバンプを容易に形成することができる。
また、バンプ43は、前述のワーク5のように一面のみに形成するだけでなく、ワーク5の両面に形成することもできる。具体的には、ワーク5の縁部を保持した状態で、ワーク5の上下にワークに向けて配置したノズル2aからワーク5の両面に配置したパッド部52の上に液剤(液滴41)を吐出する。この場合、静電塗布方法によりバンプ43を形成しているため、ワーク5の下面であってもバンプ43を成形可能である。これによれば、ワーク5の両面にバンプ43を形成することができるため、ワーク5を用いた積層構造を容易に構成することができる。
また、静電塗布方法を用いているため、ワーク5における1つの平面のみならず、コ字状やL字状といった複数の平面が組み合わされた面の有するワーク5であっても各側面にバンプ43を形成することができる。
次に、図6乃至図8を参照して、本発明の実施例2について説明する。図6乃至図8は、本実施例における3次元配線形成方法の説明図であり、3次元配線形成装置200の概略を示している。本実施例は、段差部を有するワーク60に3次元配線を形成する方法に関し、上述の静電噴霧方法および静電塗布方法を利用して行われる。ワーク60は、基板61の上にダイアタッチ材63および半導体チップ(ダイ)64の構造体を3層積層させて構成されている。また、各層の構造体の端部はそれぞれずれており、結果として、3段の段差部69a、69b、69cが形成されている。
図6は、静電噴霧によりポリイミド膜65(絶縁膜)を形成する場合を示している。本実施例の3次元配線形成装置は、第1の電圧が印加されることにより、ポリイミド膜65の原料(第1の原料)となる液剤65a(第1の液剤)をワーク60に向けて噴霧するノズル2b(第1のノズル)を有する。ノズル2bは複数のノズル部を備えたマルチノズルであってもよい。そして制御手段10は、液剤65aを用いてワーク60に3次元配線を形成する部位を覆うように制御する。
本実施例では、比較的広い範囲にポリイミド膜65を形成するため、制御手段10は、ノズル2bとワーク60との間に所定の直流電圧を印加して、ポリイミド膜65の原料の液剤65aをワーク60に向けて噴霧する。このように、図6に示されるような段差部69a、69b、69cを有するワーク60に対しても、静電噴霧により均一で薄いポリイミド膜65を形成することができる。これにより、レジスト膜(絶縁膜)として機能するポリイミド膜65を形成することができる。
半導体チップ64には後述のAu配線と電気的接続するための電極部70が形成されている。このため、電極部70に向けては液剤65aを噴霧せず、ポリイミド膜65が充填されていない孔部71を形成する。同様に、基板61には後述のAu配線と電気的接続するための電極部62が形成されている。このため、電極部62に向けては液剤65aを噴霧せず、ポリイミド膜65は充填されていない孔部66を形成する。
図7は、静電塗布によりAu配線67(金属配線)を形成する場合を示している。本実施例の3次元配線形成装置は、第2の電圧が印加されることにより、Au配線67の原料(第2の原料)となる液剤67a(第2の液剤)をワーク60に塗布するノズル2c(第2のノズル)を有する。ノズル2cは、複数のノズル部を備えたマルチノズルであってもよい。そして制御手段10は、液剤67aを用いてワーク60に3次元配線を形成するように制御する。なお、段差部69a、69b、69cにおいてはAu配線67を形成する面に対してノズル2cが平行した状態となり塗布が困難となるため、必要に応じてノズル2cを傾斜させながら塗布を行うことができる。
本実施例において、Au配線67は、ポリイミド膜65が形成されている領域のうち一部の領域(例えば局所的に)に選択的に形成される。このため、Au配線67は、静電噴霧ではなく静電塗布により形成されることが好ましい。このため制御手段10は、ノズル2c(第2のノズル)とワーク60との間に所定のパルス電圧を印加して、Au配線67の原料(第2の原料)の液剤67a(第2の液剤)をワーク60に塗布する。本実施例によれば、例えば、3〜10μm程度の線幅を有する微細なAu配線を形成することができる。またこのとき、電極部62の上部に設けられた孔部66及び電極部70の上部に設けられた孔部71にも液剤67aを塗布するため、孔部66と孔部71にはAu層68が形成され、Au配線67は電極部62と電極部70とを電気的に接続する。これにより、例えば他のチップが挟まれてワイヤでの配線が必要になる構成であっても、立体的に形成したAu配線67で電気的に接続することができる。したがって、配線距離を短縮して半導体チップの処理速度の高速化することもできる。また、Au配線67はワーク5の面に付着した状態となっているため、ワーク5の撓みによって破断されることはないため、可撓性を有するワーク5への配線の形成が可能である。
図8は、段差部69a、69b、69cの側面にAu配線67を形成する場合を示している。静電塗布を用いて段差部69a、69b、69cの側面にAu配線67を形成する場合には、図8に示されるようにノズル2cを適切な角度だけ傾斜させた状態で液剤67aを塗布することが好ましい。例えば、ワーク60の平面部に対して静電塗布を行う場合のノズル2cの位置を基準として、ノズル2cを角度αだけ傾斜させる。静電噴霧とは異なり、静電塗布は、ノズル2cから液剤67aを局所的に塗布される。このため、ノズル2cを所定の角度αだけ傾斜させた状態でノズル2cの傾斜を変えることなく静電塗布を行うことで、段差部69a、69b、69cの側面にも均一なAu配線67を形成することができる。なお、ノズル2b(第1のノズル)は、液剤65aを段差部69a、69b、69cの側面に向けて噴霧する場合、ワーク60に対して直交する方向から噴霧するが、ノズル2c(第2のノズル)と同様に、段差部の側面に向けて噴霧する際に所定の角度だけ傾斜させてもよい。
本実施例では、ポリイミド膜65およびAu配線67により立体的に構成された3次元配線について説明している。ただし本実施例はこれに限定されるものではなく、ポリイミド膜以外の絶縁膜およびAu以外の金属配線により3次元配線を構成することもできる。また、他の絶縁膜または金属配線を含めて3次元配線を構成してもよい。さらに、絶縁膜は形成せずに金属配線のみを3次元配線として構成してもよい。
また、Au配線67を形成した後にワーク60上にポリイミド膜65を形成することにより、Au配線67を保護する保護膜を静電噴霧により形成してもよい。また、この保護膜の上面に静電噴霧により導電膜もしくは導電メッシュを形成することにより、電磁波を遮断する電磁シールドを形成してもよい。
上記各実施例によれば、ワーク上に微細なバンプを形成するバンプ形成装置およびバンプ形成方法を提供することができる。また、段差部を有するワーク上に均一なサイズ(厚さ、幅)を有する微細な3次元配線を形成する3次元配線形成装置および3次元配線形成方法を提供することができる。
次に、図9乃至図15を参照して、本発明の実施例3について説明する。本実施例では、複数の3次元配線を積層して形成する。まず、図9に示されるように、電極部62、70の上に、前述のAu層68と同様に機能するバンプ68aを静電塗布により形成する。次いで、図10に示されるように、電極部62、70を避けるようにしてポリイミド膜65を形成した後、基板61に設けられた電極部62のバンプ68aと1段目の半導体チップ64に形成された電極部70のバンプ68aとを電気的に接続するAu配線67を形成し、3次元配線を形成する。
続いて、図11に示されるように、基板61のバンプ68aと2段目の半導体チップ64に形成された電極部70のバンプ68aとを接続する3次元配線を形成する。次いで、図12に示されるように、基板61のバンプ68aと3段目の半導体チップ64に形成された電極部70のバンプ68aとを接続する3次元配線を形成する。このように、ポリイミド膜65とAu配線67とを交互に成形し、複数の3次元配線を積層して形成することで、複数の半導体チップ64と基板61とを個別に電気的接続可能な配線構造を成形することができる。このような構成によれば、極めて狭い面積内(極小範囲内)に立体的な3次元配線構造を積層して設けることができ、3次元配線構造の高密度化が可能となる。
また、積層された半導体チップ64間を接続する3次元配線を形成することもできる。このとき、図13に示されるように、電極部62、70の上にバンプ68aを静電塗布により形成する。次いで、図14に示されるように、基板61のバンプ68aと1段目の半導体チップ64のバンプ68aとをAu配線67で電気的に接続しながら、積層された1段目と2段目の半導体チップ64のそれぞれにおける電極部70のバンプ68a間をAu配線67で電気的に接続する。なお、図15に示されるように、2段目の半導体チップ64が挟まれてバンプなどによるワイヤを用いなければ電気的接続が困難な1段目と3段目の半導体チップ64であっても、電極部70のバンプ68a間をAu配線67で電気的に接続することが可能であり、配線距離を短縮して半導体チップの処理速度を高速化することができる。また、このような構成によれば、配線構造を自由に形成することが可能である。
次に、図16乃至図19を参照して、本発明の実施例4について説明する。本実施例では、図16乃至図19に示されるように、一面を露出させるように樹脂封止されることで段差部なく形成された半導体チップにおいて、この面に形成された端子の端子間隔を拡げるファンアウト型の再配線層を立体的に形成する。図16に示されるように、ワーク80は、例えば熱硬化性などの樹脂81を用いて半導体チップ82の一面側を除いて樹脂封止するとともに、露出させた一面側に電極83が形成された構成を有する。
図16に示されるように、ワーク80の電極83にバンプ68aを静電塗布により形成する。次いで、図17に示されるように、バンプ68aを避けるようにしてレジスト膜(絶縁膜)であるポリイミド膜65を形成し、バンプ68aから半導体チップ82の外側に向けて延在させるようにAu配線67を形成する。続いて、図18に示されるように、Au配線67の先端側にバンプ68aを静電塗布により形成する。また、バンプ68aを避けるようにしてポリイミド膜65を形成することにより、半導体チップ82の外側に端子を形成して端子間隔を拡げることができる。このとき、半導体チップ82の縁部に隣接して(近接して)設けられた複数の電極83からそれぞれのAu配線67が平面視で外側に延びた状態となっている。これにより、Au配線67が放射状(扇状)に拡げられて端子間隔が拡げられたファンアウト型の再配線層を立体的に形成することができる。
なお、図19に示されるように、形成された再配線層のバンプ68aの上に、外部への接続のためのバンプ68aを静電塗布によりさらに形成してもよい。ワーク80から個別の半導体装置を製造する場合、外部接続用のバンプ68aの間(同図における中心位置)をダイシングすることにより、ファンアウト型の半導体装置を製造することができる。なお、上記実施例では、Au配線67とバンプ68aとにより立体的な配線構造を形成する例を説明したが、バンプ68aを形成せずに電極83にAu配線67を直接接続して立体的な配線構造を形成してもよい。
以上、本発明の実施例について具体的に説明した。ただし、本発明は上記実施例として記載された事項に限定されるものではなく、本発明の技術思想を逸脱しない範囲内で適宜変更が可能である。
例えば、1つのワークに対して、バンプ43および3次元配線の両方を形成することにより、他の配線構造体を形成することもできる。例えば、複数の半導体チップを積層したインタポーザ基板に対して、半導体チップが積層された一方の面(上面)に3次元配線を構成し、インタポーザ基板を実装する対象物に向けられる他方の面(下面)にバンプ43を形成することもできる。このとき、同一の液剤でバンプ43と3次元配線を形成する場合には同じノズルで形成することができ、複雑な配線構造を安価な構成で形成することが可能である。なお各実施例において、配線構造体は立体的な3次元配線構を有するものに限定されるものではなく、例えば半導体チップや基板などの基材に平面的な2次元配線構造を有する配線構造体であってもよい。また、金属配線間に誘電体層を形成して容量を有する配線構造体を形成してもよい。
また、静電噴霧または静電塗布により液剤を合成してワークの上にバンプや3次元配線などの配線構造体(バンプおよび配線の少なくとも一方を有する配線構造)を形成してもよい。この場合、一対のノズルに正電圧及び負電圧の異なる極性の電圧をそれぞれ印加するとともにワークを接地する。そして、各ノズルから吐出された液剤をワークに到達する前にそれぞれの液剤を噴霧させながら合成し、ワーク上に膜を形成することにより、バンプ43や絶縁膜または金属配線を形成することができる。例えば、主剤と硬化剤とが混合されることで硬化する硬化性樹脂を用いて絶縁膜を形成することができる。また、積層される各膜の組成を必要に応じて調整しながら合成することで線膨張係数を近づけ、配線構造体の反りや膜の破損を防止してもよい。
また、静電塗布によりノズルから吐出された液滴同士を衝突させて合成してから塗布してもよい。例えば、バンプとして半田バンプを成形する際に、スズと鉛との吐出量の割合を可変とし、含有率を変えることで性能を異ならせることも可能である。また、半田に用いられる錫(Sn)、銀(Ag)、銅(Cu)、亜鉛(Zn)、ビスマス(Bi)及びインジウム(In)などの材質を、要求される性能に応じてノズルからの吐出量を異ならせることで、高品位な配線構造体を自由に形成することができる。
2 ノズル
5 ワーク
7 テーブル
8 カメラ
10 制御手段
32 静電噴霧装置
43 バンプ
51 基板
52 パッド部
100 バンプ形成装置
200 3次元配線形成装置

Claims (15)

  1. 静電塗布によりワークにバンプを形成するバンプ形成装置であって、
    パルス電圧が印加されることにより、前記バンプの原料となる液剤を前記ワークに塗布するノズルと、
    前記液剤を用いて前記ワークに前記バンプを形成するように制御する制御手段と、を有することを特徴とするバンプ形成装置。
  2. 前記バンプの原料は、AgナノインクまたはAuナノインクであることを特徴とする請求項1または2に記載のバンプ形成装置。
  3. 前記バンプの直径は、3〜10μmであることを特徴とする請求項1乃至3のいずれか1項に記載のバンプ形成装置。
  4. 静電塗布によりワークにバンプを形成するバンプ形成方法であって、
    ノズルと前記ワークとの間にパルス電圧を印加するステップと、
    前記パルス電圧に応じた静電塗布により前記バンプの原料となる液剤を前記ワークの所定の位置に塗布し、前記ワークに3〜10μmの直径を有する前記バンプを形成するステップと、を有することを特徴とするバンプ形成方法。
  5. 前記ワークに前記バンプを形成してから前記バンプを乾燥させるステップを更に有することを特徴とする請求項4に記載のバンプ形成方法。
  6. 静電噴霧および静電塗布の少なくとも一方によりワークに配線を形成する配線形成装置であって、
    第1の電圧が印加されることにより、前記配線の第1の原料となる第1の液剤を前記ワークに向けて噴霧する第1のノズルと、
    前記第1の液剤を用いて前記ワークに前記配線を立体的に形成するように制御する制御手段と、を有することを特徴とする配線形成装置。
  7. 第2の電圧が印加されることにより、前記配線の第2の原料となる第2の液剤を前記ワークに塗布する第2のノズルと、
    前記制御手段は、前記第1の液剤を塗布する前に前記第2の液剤を用いて前記ワークに前記配線を形成するように制御することを特徴とする請求項6に記載の配線形成装置。
  8. 前記第1の電圧はパルス電圧であり、前記第2の電圧は直流電圧であることを特徴とする請求項7に記載の配線形成装置。
  9. 前記第1の液剤は、前記配線を構成する金属配線を形成する液剤であり、
    前記第2の液剤は、前記配線を構成する絶縁膜を形成する液剤であることを特徴とする請求項7または8に記載の配線形成装置。
  10. 前記絶縁膜はポリイミド膜であり、前記金属配線はAu配線であることを特徴とする請求項9に記載の配線形成装置。
  11. 前記金属配線の線幅は3〜10μmであることを特徴とする請求項9または10に記載の配線形成装置。
  12. 前記第1のノズルは、前記第1の液剤を前記ワークの段差部の側面に向けて噴霧する場合、前記ワークに対して直交する方向から噴霧し、
    前記第2のノズルは、前記第2の液剤を前記段差部の側面に対して塗布する場合、前記ワークに対して傾斜した状態で塗布することを特徴とする請求項7乃至11のいずれか1項に記載の配線形成装置。
  13. 静電噴霧および静電塗布の少なくとも一方によりワークに配線を形成する配線形成方法であって、
    第1のノズルと前記ワークとの間に第1の電圧を印加するステップと、
    前記第1の電圧に応じて前記配線の第1の原料となる第1の液剤を前記ワークに向けて噴霧し、該第1の液剤を用いて前記ワークに絶縁膜を形成するステップと、
    第2のノズルと前記ワークとの間に第2の電圧を印加するステップと、
    前記第2の電圧に応じて前記配線の第2の原料となる第2の液剤を前記ワークに塗布し、該第2の液剤を用いて前記ワークに導電膜を形成するステップと、を有することを特徴とする配線形成方法。
  14. 前記ワークの段差部の側面に前記第2の液剤を塗布する際に、前記第2のノズルを該ワークに対して傾斜させることを特徴とする請求項13に記載の配線形成方法。
  15. 静電噴霧および静電塗布の少なくとも一方によりバンプおよび配線の少なくとも一方の配線構造が形成されていることを特徴とする配線構造体。
JP2012271920A 2012-11-30 2012-12-13 バンプ形成装置とその方法、配線形成装置とその方法、および、配線構造体 Pending JP2014120490A (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2012271920A JP2014120490A (ja) 2012-12-13 2012-12-13 バンプ形成装置とその方法、配線形成装置とその方法、および、配線構造体
PCT/JP2013/006611 WO2014083782A1 (ja) 2012-11-30 2013-11-11 レジスト膜形成装置とその方法、導電膜形成および回路形成装置とその方法、電磁波シールド形成装置とその方法、短波長高透過率絶縁膜の成膜装置とその方法、蛍光体の成膜装置とその方法、微量材料合成装置とその方法、樹脂モールド装置、樹脂モールド方法、薄膜形成装置、有機el素子、バンプ形成装置とその方法、配線形成装置とその方法、および、配線構造体
CN201380062908.9A CN105493233B (zh) 2012-11-30 2013-11-11 抗蚀膜、导电膜、ptfe膜、荧光体成膜、以及绝缘膜的 形成装置及其方法
US14/648,587 US9831187B2 (en) 2012-11-30 2013-11-11 Apparatus and method for electrostatic spraying or electrostatic coating of a thin film
TW104124726A TW201546878A (zh) 2012-11-30 2013-11-19 光阻膜形成裝置及其方法、導電膜形成及電路形成裝置及其方法、電磁波遮罩形成裝置及其方法、短波長高透過率絕緣膜之成膜裝置及其方法、螢光體之成膜裝置及其方法、微量材料合成裝置及其方法、樹脂模封裝置、樹脂模封方法、薄膜形成裝置、有機el元件、凸塊形成裝置及其方法、配線形成裝置及其方法、以及配線構造體
TW102142089A TWI570772B (zh) 2012-11-30 2013-11-19 Photoresist film forming apparatus and method thereof, conductive film forming and circuit forming apparatus and method thereof, electromagnetic wave mask forming apparatus and method thereof, film forming apparatus and method for short wavelength high transmittance insulating film, film forming of phosphor Device and method thereof, micro-material synthesizing device and method thereof, resin mold sealing device, resin sealing method, film forming apparatus, organic EL element, bump forming apparatus and method thereof, wiring forming apparatus and method thereof, and wiring structure
PH12015501217A PH12015501217A1 (en) 2012-11-30 2015-05-29 Resist film forming device and method, conductive film forming and circuit forming device and method, electromagnetic wave shield forming device and method, shortwave high-transmissibility insulation film forming device and method, fluorescent light body film forming device and method, trace material combining device and method, resin molding device, resin molding method, thin film forming device, organic electroluminescence element, bump forming device and method, wiring forming device and ...
US15/362,258 US20170077042A1 (en) 2012-11-30 2016-11-28 Apparatus and method for electrostatic spraying or electrostatic coating of a thin film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012271920A JP2014120490A (ja) 2012-12-13 2012-12-13 バンプ形成装置とその方法、配線形成装置とその方法、および、配線構造体

Publications (1)

Publication Number Publication Date
JP2014120490A true JP2014120490A (ja) 2014-06-30

Family

ID=51175116

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012271920A Pending JP2014120490A (ja) 2012-11-30 2012-12-13 バンプ形成装置とその方法、配線形成装置とその方法、および、配線構造体

Country Status (1)

Country Link
JP (1) JP2014120490A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180031335A (ko) * 2016-09-20 2018-03-28 (주)에이피텍 유연기판의 미세 패터닝 인쇄를 위한 ehd 방식의 배선용 3d 프린터
JP2019091810A (ja) * 2017-11-15 2019-06-13 Tdk株式会社 電子部品の製造方法
JP2019160995A (ja) * 2018-03-13 2019-09-19 凸版印刷株式会社 積層構造体および印刷方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003225591A (ja) * 2002-02-05 2003-08-12 Fuji Photo Film Co Ltd 静電塗布装置および静電塗布方法
JP2004181665A (ja) * 2002-11-29 2004-07-02 Noritsu Koki Co Ltd 静電方式液体吐出装置
JP2005040665A (ja) * 2003-07-23 2005-02-17 Fuji Photo Film Co Ltd パターン形成方法およびパターン形成装置
JP2009183874A (ja) * 2008-02-06 2009-08-20 Hamamatsu Photonics Kk ナノ材料固定化方法及び固定化装置
WO2009136468A1 (ja) * 2008-05-09 2009-11-12 パナソニック株式会社 半導体装置、およびその製造方法
WO2010001715A1 (ja) * 2008-06-30 2010-01-07 コニカミノルタホールディングス株式会社 配線形成方法
JP2010247065A (ja) * 2009-04-15 2010-11-04 Microjet:Kk 吐出装置
WO2012157249A1 (ja) * 2011-05-18 2012-11-22 パナソニック株式会社 回路基板の製造方法、並びに、その製造方法で得られる回路基板

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003225591A (ja) * 2002-02-05 2003-08-12 Fuji Photo Film Co Ltd 静電塗布装置および静電塗布方法
JP2004181665A (ja) * 2002-11-29 2004-07-02 Noritsu Koki Co Ltd 静電方式液体吐出装置
JP2005040665A (ja) * 2003-07-23 2005-02-17 Fuji Photo Film Co Ltd パターン形成方法およびパターン形成装置
JP2009183874A (ja) * 2008-02-06 2009-08-20 Hamamatsu Photonics Kk ナノ材料固定化方法及び固定化装置
WO2009136468A1 (ja) * 2008-05-09 2009-11-12 パナソニック株式会社 半導体装置、およびその製造方法
WO2010001715A1 (ja) * 2008-06-30 2010-01-07 コニカミノルタホールディングス株式会社 配線形成方法
JP2010247065A (ja) * 2009-04-15 2010-11-04 Microjet:Kk 吐出装置
WO2012157249A1 (ja) * 2011-05-18 2012-11-22 パナソニック株式会社 回路基板の製造方法、並びに、その製造方法で得られる回路基板

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180031335A (ko) * 2016-09-20 2018-03-28 (주)에이피텍 유연기판의 미세 패터닝 인쇄를 위한 ehd 방식의 배선용 3d 프린터
KR101908635B1 (ko) * 2016-09-20 2018-12-18 (주)에이피텍 유연기판의 미세 패터닝 인쇄를 위한 ehd 방식의 배선용 3d 프린터
JP2019091810A (ja) * 2017-11-15 2019-06-13 Tdk株式会社 電子部品の製造方法
JP2019160995A (ja) * 2018-03-13 2019-09-19 凸版印刷株式会社 積層構造体および印刷方法
JP7047496B2 (ja) 2018-03-13 2022-04-05 凸版印刷株式会社 積層構造体および印刷方法

Similar Documents

Publication Publication Date Title
WO2014083782A1 (ja) レジスト膜形成装置とその方法、導電膜形成および回路形成装置とその方法、電磁波シールド形成装置とその方法、短波長高透過率絶縁膜の成膜装置とその方法、蛍光体の成膜装置とその方法、微量材料合成装置とその方法、樹脂モールド装置、樹脂モールド方法、薄膜形成装置、有機el素子、バンプ形成装置とその方法、配線形成装置とその方法、および、配線構造体
EP2917931B1 (en) Method for bonding bare chip dies
KR20100069669A (ko) 펄스형 디스펜스에 의해 형성되는 전기적 인터커넥트
JP6983123B2 (ja) 粘着性基材、粘着性基材を有する転写装置及び粘着性基材の製造方法
WO2000069235A1 (en) Manufacturing electronic components in a direct-write process using precision spraying and laser irradiation
KR100691708B1 (ko) 회로 소자의 제조 방법, 전자 소자의 제조 방법, 회로기판, 전자 기기, 및 전기 광학 장치
JP4798557B2 (ja) プローブカード、およびその製造方法。
JP2014120490A (ja) バンプ形成装置とその方法、配線形成装置とその方法、および、配線構造体
CN100521879C (zh) 层形成方法和配线基板
CN114303231A (zh) 防止焊接点之间的桥接
JP2004228375A (ja) バンプの形成方法、デバイス、及び電子機器
JP4735177B2 (ja) 溶融金属吐出装置及び溶融金属吐出方法並びにバンプ形成方法
JPH09312295A (ja) バンプ形成体及びバンプの形成方法
JP2003218149A (ja) 電子部品製造方法及び電子部品、半導体装置の製造方法並びに電子機器
JP2014017360A (ja) 配線形成方法および配線形成装置
US20080171450A1 (en) Wafer Bump Manufacturing Using Conductive Ink
JP2000349416A (ja) 基板の加工方法
KR102461932B1 (ko) 이방성 도전 필름, 그리고 전기수력학적 인쇄 기술을 이용한 이방성 도전 필름 제조 장치
JP2018114433A (ja) 静電塗布装置および静電塗布方法
CN117769150A (zh) 一种高分辨率曲面共形电路的制造方法及系统
CN117810099A (zh) 一种重布线层和微凸点制备工艺及电子器件
TWI567840B (zh) Fabrication process and its welding method
JP2019202240A (ja) 金属部品の製造方法、及び金属部品の製造装置
JPH06103702B2 (ja) 電極端子の相互接続方法及び電気接続構造体の製造方法
JP2017201624A (ja) 異方性導電フィルムの製造方法、及び異方性導電フィルム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160823

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170328

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170526

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20171114