JP2014099483A - 炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
JP2014099483A
JP2014099483A JP2012249763A JP2012249763A JP2014099483A JP 2014099483 A JP2014099483 A JP 2014099483A JP 2012249763 A JP2012249763 A JP 2012249763A JP 2012249763 A JP2012249763 A JP 2012249763A JP 2014099483 A JP2014099483 A JP 2014099483A
Authority
JP
Japan
Prior art keywords
gas
silicon carbide
sic
carbide semiconductor
epitaxial film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012249763A
Other languages
English (en)
Other versions
JP6036200B2 (ja
Inventor
Yasuyuki Kawada
泰之 河田
Yoshiyuki Yonezawa
喜幸 米澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2012249763A priority Critical patent/JP6036200B2/ja
Priority to DE112013005403.5T priority patent/DE112013005403T5/de
Priority to KR1020157008931A priority patent/KR20150082202A/ko
Priority to PCT/JP2013/076435 priority patent/WO2014077039A1/ja
Priority to CN201380052050.8A priority patent/CN104704609B/zh
Publication of JP2014099483A publication Critical patent/JP2014099483A/ja
Priority to US14/682,600 priority patent/US10026610B2/en
Application granted granted Critical
Publication of JP6036200B2 publication Critical patent/JP6036200B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/10—Heating of the reaction chamber or the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】化学気相成長法によりＳｉＣ単結晶基板を作製した後に追加工程を行うことなく、キャリアライフタイムの長い炭化珪素半導体装置の製造方法を提供すること。
【解決手段】反応炉内の温度を１７００℃に調整する（ステップＳ５）。次に、反応炉内に、原料ガス、添加ガス、ドーピングガスおよびキャリアガスを導入する（ステップＳ６）。次に、ＣＶＤ法により４Ｈ−ＳｉＣ基板の表面にＳｉＣエピタキシャル膜を成長させる（ステップＳ７）。次に、反応炉内の温度が１７００℃から１３００℃に低下するまで、水素ガスで希釈したメチルメタンガス雰囲気下で、ＳｉＣエピタキシャル膜が積層された４Ｈ−ＳｉＣ基板を冷却する（ステップＳ８）。次に、反応炉内の温度が１３００℃よりも低い温度に低下するまで、水素ガス雰囲気下で、ＳｉＣエピタキシャル膜が積層された４Ｈ−ＳｉＣ基板を冷却する（ステップＳ９）。
【選択図】図１−１

Description

この発明は、炭化珪素半導体装置の製造方法に関する。
半導体材料として炭化珪素の四層周期六方晶（４Ｈ−ＳｉＣ）などの化合物半導体が公知である。半導体材料として４Ｈ−ＳｉＣを用いてパワー半導体装置を作製するにあたって、４Ｈ−ＳｉＣからなる半導体基板（以下、４Ｈ−ＳｉＣ基板とする）上に４Ｈ−ＳｉＣ単結晶膜（以下、ＳｉＣエピタキシャル膜とする）をエピタキシャル成長させてＳｉＣ単結晶基板を作製する。従来、エピタキシャル成長方法として、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法が公知である。
具体的には、化学気相成長法によるＳｉＣエピタキシャル膜が積層されたＳｉＣ単結晶基板は、反応炉（チャンバー）内に流した原料ガスをキャリアガス中で熱分解し、４Ｈ−ＳｉＣ基板の結晶格子に倣ってシリコン（Ｓｉ）原子を連続的に堆積させることで作製される。一般的に、原料ガスとしてモノシラン（ＳｉＨ4）ガスおよびジメチルメタン（Ｃ3Ｈ8）ガスが用いられ、キャリアガスとして水素（Ｈ2）ガスが用いられる。また、ドーピングガスとして窒素（Ｎ2）ガスやトリメチルアルミニウム（ＴＭＡ）ガスが適宜添加される。
従来のエピタキシャル成長方法では、一般的に成長速度が数μｍ／ｈ程度であるため、エピタキシャル膜を高速に成長させることができない。したがって、高耐圧デバイスを作製するのに必要な１００μｍ以上の厚さのエピタキシャル膜を成長させるには、多大な時間がかかるため、工業生産的にはエピタキシャル成長速度の高速化が求められる。また、高耐圧デバイスでは、１００μｍ以上の厚さのエピタキシャル膜をドリフト層として設けるため、高耐圧化を図るほど導通損失が増大する。
導通損失を低減させるには、ドリフト層のキャリアライフタイムを長くすることで、少数キャリア注入による伝導度変調を起こしオン電圧を低下させる必要がある。したがって、ドリフト層のキャリアライフタイムを長くするために、エピタキシャル膜中に存在するライフタイムキラーとなる結晶欠陥を低減する必要がある。例えば、ｎ型のＳｉＣエピタキシャル膜中に存在しライフタイムキラーとなる結晶欠陥として、伝導帯の底（Ｅｃ＝０）よりも低いエネルギー位置（深い準位）に存在するＺ1/2センターおよびＥＨ6/7センターという点欠陥が公知である。
こられＺ1/2センターおよびＥＨ6/7センターは、ＳｉＣエピタキシャル膜中の炭素（Ｃ）空孔に起因する結晶欠陥であることが報告されている（例えば、下記非特許文献１参照。）。したがって、ＳｉＣエピタキシャル膜中の結晶欠陥を低減するには、炭素空孔の少ないＳｉＣエピタキシャル膜を形成する必要がある。ＳｉＣエピタキシャル膜中の炭素空孔を低減させる方法として、化学気相成長法によりＳｉＣエピタキシャル膜を形成した後、さらに、炭素のイオン注入および熱処理や、長時間の犠牲酸化を行う方法が提案されている（例えば、下記非特許文献２，３参照。）。
エル・ストラスタ（Ｌ．Ｓｔｏｒａｓｔａ）、外４名、ディープ レベルス クリエイティド バイ ロー エナジー エレクトロン イラジエーション イン ４Ｈ−ＳｉＣ（Ｄｅｅｐ Ｌｅｖｅｌｓ Ｃｒｅａｔｅｄ ｂｙ Ｌｏｗ Ｅｎｅｒｇｙ Ｅｌｅｃｔｒｏｎ Ｉｒｒａｄｉａｔｉｏｎ ｉｎ ４Ｈ−ＳｉＣ）、ジャーナル オブ アプライド フィジクス（ＡＩＰ：Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ）、（米国）、アメリカン インスティテュート オブ フィジクス（Ａｍｅｒｉｃａｎ Ｉｎｓｔｉｔｕｔｅ ｏｆ Ｐｈｙｓｉｃｓ）、２００４年１１月１日、第９６巻、第９号、ｐ．４９０９−４９１５ エル・ストラスタ（Ｌ．Ｓｔｏｒａｓｔａ）、外１名、リダクション オブ トラップス アンド インプルーブメント オブ キャリア ライフタイム イン ４Ｈ−ＳｉＣ エピレイヤーズ バイ イオン インプランテイション（Ｒｅｄｕｃｔｉｏｎ ｏｆ Ｔｒａｐｓ ａｎｄ Ｉｍｐｒｏｖｅｍｅｎｔ ｏｆ Ｃａｒｒｉｅｒ Ｌｉｆｅｔｉｍｅ ｉｎ ４Ｈ−ＳｉＣ Ｅｐｉｌａｙｅｒｓ ｂｙ Ｉｏｎ Ｉｍｐｌａｎｔａｔｉｏｎ）、アプライド フィジクス レターズ（ＡＩＰ：Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ）、（米国）、アメリカン インスティテュート オブ フィジクス（Ａｍｅｒｉｃａｎ Ｉｎｓｔｉｔｕｔｅ ｏｆ Ｐｈｙｓｉｃｓ）、２００７年、第９０巻、ｐ．０６２１１６−１〜０６２１１６−３ ティー・ヒヨシ（Ｔ．Ｈｉｙｏｓｈｉ）、外１名、リダクション オブ ディープ レベルス アンド インプルーブメント オブ キャリア ライフタイム イン ｎ−タイプ ４Ｈ−ＳｉＣ バイ サーマル オキシデーション（Ｒｅｄｕｃｔｉｏｎ ｏｆ Ｄｅｅｐ Ｌｅｖｅｌｓ ａｎｄ Ｉｍｐｒｏｖｅｍｅｎｔ ｏｆ Ｃａｒｒｉｅｒ Ｌｉｆｅｔｉｍｅ ｉｎ ｎ−Ｔｙｐｅ ４Ｈ−ＳｉＣ ｂｙ Ｔｈｅｒｍａｌ Ｏｘｉｄａｔｉｏｎ）、アプライド フィジクス エクスプレス（ＡＰＥＸ：Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｅｘｐｒｅｓｓ）、応用物理学、２００９年、第２巻、ｐ．０４１１０１−１〜０４１１０１−３
しかしながら、上記非特許文献２，３では、４Ｈ−ＳｉＣ基板上にＳｉＣエピタキシャル膜が積層されたＳｉＣ単結晶基板を作製した後、ＳｉＣ単結晶基板に素子構造を形成する工程の他に、ＳｉＣエピタキシャル膜中の炭素空孔を低減させるための追加工程を行う必要があり、スループットが低下するという問題がある。
この発明は、上述した従来技術による問題点を解消するため、化学気相成長法により炭化珪素単結晶基板を作製した後に追加工程を行うことなく、キャリアライフタイムの長い炭化珪素半導体装置の製造方法を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置の製造方法は、次の特徴を有する。まず、化学気相成長により、炭化珪素半導体基板上に第１温度で炭化珪素単結晶膜を成長させる成長工程を行う。次に、前記成長工程後、炭素を含むガス雰囲気下で、前記第１温度から前記第１温度よりも低い第２温度になるまで前記炭化珪素半導体基板を冷却する第１冷却工程を行う。次に、前記第１冷却工程後、水素ガス雰囲気下で、前記第２温度よりも低い第３温度になるまで前記炭化珪素半導体基板を冷却する第２冷却工程を行う。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第１冷却工程は、炭素および塩素を含むガス雰囲気下で行うことを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第１冷却工程は、水素ガスに炭素および塩素を含むガスを添加した混合ガス雰囲気下で行うことを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記混合ガス雰囲気は、前記水素ガスに対して０．１％〜０．３％の割合で前記炭素を含むガスが添加されていることを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記混合ガス雰囲気は、前記水素ガスに対して０．５％〜１．０％の割合で前記塩素を含むガスが添加されていることを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第２冷却工程では、前記炭化珪素単結晶膜中に存在するＺ1/2センターの密度を６．７×１０12ｃｍ-3とし、前記炭化珪素単結晶膜中に存在するＥＨ6/7センターの密度を２．７×１０12ｃｍ-3とすることを特徴とする。
上述した発明によれば、炭化珪素半導体基板上に炭化珪素単結晶膜を成長させた後、水素ガスに炭素を含むガスを添加した混合ガス雰囲気下で冷却することで、炭素を含むガス中の炭素原子によって炭化珪素単結晶膜中の炭素空孔が埋められ、炭化珪素単結晶膜中の炭素空孔を低減することができる。このため、炭化珪素単結晶膜中の炭素空孔を起因として発生するライフタイムキラーとなるＺ1/2センターおよびＥＨ6/7センターを低減することができる。これにより、炭化珪素単結晶膜のキャリアライフタイムを長くすることができる。このように、化学気相成長法により炭化珪素単結晶基板を作製するための工程中、すなわち反応炉内で行う炭化珪素単結晶膜の形成工程中に、炭化珪素単結晶膜中の炭素空孔を低減することができる。
本発明にかかる炭化珪素半導体装置の製造方法によれば、化学気相成長法により炭化珪素単結晶基板を作製した後に追加工程を行うことなく、キャリアライフタイムが長い炭化珪素半導体装置を提供することができるという効果を奏する。
実施の形態１にかかる炭化珪素半導体装置の製造方法の概要を示すフローチャートである。 実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。 比較例の炭化珪素半導体装置の製造方法の冷却時のガス添加量とエピタキシャル膜中の結晶欠陥密度との関係を示す図表である。 実施の形態１にかかる炭化珪素半導体装置の製造方法の冷却時のガス添加量とエピタキシャル膜中の結晶欠陥密度との関係を示す図表である。 実施の形態２にかかる炭化珪素半導体装置の製造方法の冷却時のガス添加量とエピタキシャル膜中の結晶欠陥密度との関係を示す図表である。 実施の形態２にかかる炭化珪素半導体装置の製造方法の冷却時のガス添加量とエピタキシャル膜の膜厚との関係を示す特性図である。 実施の形態２にかかる炭化珪素半導体装置の製造方法によって作製された炭化珪素半導体装置のキャリアライフタイムを示す図表である。
以下に添付図面を参照して、この発明にかかる炭化珪素半導体装置の製造方法の好適な実施の形態を詳細に説明する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
（実施の形態１）
実施の形態１にかかる炭化珪素半導体装置の製造方法について、半導体材料として炭化珪素の四層周期六方晶（４Ｈ−ＳｉＣ）を用いた半導体装置を作製（製造）する場合を例に説明する。図１−１は、実施の形態１にかかる炭化珪素半導体装置の製造方法の概要を示すフローチャートである。図１−２は、実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。まず、４Ｈ−ＳｉＣからなる基板（４Ｈ−ＳｉＣ基板）１を用意し、一般的な有機洗浄法やＲＣＡ洗浄法により洗浄する（ステップＳ１）。４Ｈ−ＳｉＣ基板１の主面は、例えば（０００１）Si４度オフ面としてもよい。
次に、化学気相成長（ＣＶＤ）法による４Ｈ−ＳｉＣ単結晶膜（以下、ＳｉＣエピタキシャル膜（炭化珪素単結晶膜）とする）２を成長させるための反応炉（チャンバー、不図示）内に、４Ｈ−ＳｉＣ基板１を挿入する（ステップＳ２）。次に、反応炉内を例えば１×１０-3Ｐａ以下の真空度になるまで真空排気する。次に、反応炉内に一般的な精製器で精製した水素（Ｈ2）ガスを例えば２０Ｌ／分の流量で１５分間導入し、反応炉内の雰囲気をＨ2雰囲気に置換する（ステップＳ３）。
次に、Ｈ2ガスによる化学的なエッチングにより、４Ｈ−ＳｉＣ基板１の表面を清浄化する（ステップＳ４）。具体的には、Ｈ2ガスを２０Ｌ／分で導入したまま、例えば高周波誘導により反応炉を加熱する。そして、反応炉内を１６００℃にまで上昇させ、この温度で１０分間保持する。これによって、４Ｈ−ＳｉＣ基板１の表面が清浄化される。反応炉内の温度は、例えば放射温度計で計測され、図示省略する制御手段によって制御される。
次に、反応炉内の温度を、ＳｉＣエピタキシャル膜２を成長させるための第１温度、具体的には例えば１７００℃に調整する（ステップＳ５）。次に、ステップＳ３で導入した水素ガスを２０Ｌ／分の流量でキャリアガスとして導入した状態で、原料ガス、原料ガスへ添加するガス（以下、添加ガスとする）およびドーピングガスを反応炉内に導入する（ステップＳ６）。図１−２では、原料ガス、添加ガス、ドーピングガスおよびキャリアガスをまとめて矢印３で示す。
ステップＳ６では、原料ガスとして、珪素（Ｓｉ）を含むガスおよび炭素（Ｃ）を含むガスを用いる。珪素を含むガスは、例えば水素で希釈したモノシラン（以下、ＳｉＨ4／Ｈ2とする）ガスであってもよい。炭素を含むガス（以下、第１の炭素を含むガスとする）は、例えば、水素で希釈したジメチルメタン（以下、Ｃ3Ｈ8／Ｈ2とする）ガスであってもよい。第１の炭素を含むガスは、例えば、珪素を含むガス中の珪素原子の数に対して炭素原子の数の比（以下、Ｃ／Ｓｉ比とする）が１．０となるように調整されてもよい。
添加ガスとして、例えば、塩素（Ｃｌ）を含むガスを用いてもよい。すなわち、後述するステップＳ７では、ハロゲン化合物を用いたハライドＣＶＤ法によりエピタキシャル成長される。塩素を含むガスは、例えば塩化水素（ＨＣｌ）ガスであってもよい。塩素を含むガスは、例えば、珪素を含むガス中の珪素原子の数に対して塩素原子の数の比（以下、Ｃｌ／Ｓｉ比とする）が３．０となるように調整されてもよい。ドーピングガスとして、例えば、窒素（Ｎ2）ガスを用いてもよい。
次に、ステップＳ６で導入した原料ガス、添加ガス、ドーピングガスおよびキャリアガスを用いて、化学気相成長（ＣＶＤ）法により４Ｈ−ＳｉＣ基板１の表面にＳｉＣエピタキシャル膜２を成長させる（ステップＳ７）。具体的には、反応炉内の温度を１７００℃（第１温度）の温度に維持し、原料ガスをキャリアガスで熱分解することにより４Ｈ−ＳｉＣ基板１上にＳｉＣエピタキシャル膜２を例えば３０分間成長させる。
次に、反応炉内の温度が第１温度よりも低い第２温度に低下（降温）するまで、水素ガスで希釈した炭素を含むガス（以下、第２の炭素を含むガスとする）の雰囲気下で、ＳｉＣエピタキシャル膜２が積層された４Ｈ−ＳｉＣ基板１を冷却する（ステップＳ８）。さらに、反応炉内の温度が第２温度よりも低い第３温度に低下するまで、水素ガス雰囲気下で、ＳｉＣエピタキシャル膜２が積層された４Ｈ−ＳｉＣ基板１を冷却する（ステップＳ９）。ここまでの工程によって、４Ｈ−ＳｉＣ基板１上にＳｉＣエピタキシャル膜２が積層されたＳｉＣ単結晶基板１０が作製される。
具体的には、ステップＳ８において、反応炉内にキャリアガスとして水素ガスを２０Ｌ／分の流量で導入した状態で、第２の炭素を含むガスとして例えばＣ3Ｈ8ガスを添加する（すなわちＣ3Ｈ8／Ｈ2ガス雰囲気）。このＣ3Ｈ8／Ｈ2ガス雰囲気に、反応炉内の温度が例えば１３００℃（第２温度）になるまで、ＳｉＣエピタキシャル膜２が積層された４Ｈ−ＳｉＣ基板１を曝す。第２の炭素を含むガスの添加量は、例えば、水素ガス（２０Ｌ／分）に対して０．１％以上０．３％以下、好ましくは０．２％以上０．３％以下の範囲内であるのがよい。その理由は後述する。
第２温度は、１３００℃以上１５００℃以下であるのがよい。その理由は、成長温度から例えば１３００℃まで降温させることで第２の炭素を含むガスでの冷却時間が長くなり、炭素（Ｃ）を含むガスの供給時間を長くすることができるからである。好ましくは、第２温度は、１３００℃であるのがよい。その理由は、上記のとおり第２の炭素を含むガスでの冷却時間を長くするためであり、かつ、第２温度が１３００℃以下になるとＣが析出して成長炉（反応炉）内の内部部材が変色するのを防ぐためである。
また、ステップＳ９において、反応炉内にキャリアガスとして水素ガスを２０Ｌ／分の流量で導入した状態で、反応炉内の温度が例えば室温（２５℃：第３温度）になるまで、ＳｉＣエピタキシャル膜２が積層された４Ｈ−ＳｉＣ基板１を冷却する。ステップＳ８，Ｓ９の工程において、ＳｉＣエピタキシャル膜２中の炭素空孔が低減され、ライフタイムキラーとなる結晶欠陥の少ないＳｉＣエピタキシャル膜２を備えたＳｉＣ単結晶基板１０が作製される。その後、ＳｉＣ単結晶基板１０を反応炉内から取り出し、所望の素子構造（不図示）を形成することによって（ステップＳ１０）、ＳｉＣ半導体装置が完成する。
次に、ステップＳ８の工程における第２の炭素を含むガスの添加量について検証した。図２は、比較例の炭化珪素半導体装置の製造方法の冷却時のガス添加量とエピタキシャル膜中の結晶欠陥密度との関係を示す図表である。図３は、実施の形態１にかかる炭化珪素半導体装置の製造方法の冷却時のガス添加量とエピタキシャル膜中の結晶欠陥密度との関係を示す図表である。まず、上述した実施の形態１にしたがい、４Ｈ−ＳｉＣ基板１上にＳｉＣエピタキシャル膜２が積層されたＳｉＣ単結晶基板１０を作製した（以下、第１実施例とする）。
第１実施例では、キャリアガスとして、水素ガスを２０Ｌ／分の流量で反応炉内に導入した。珪素を含むガスとして、水素で５０％希釈したＳｉＨ4／Ｈ2ガスを用い、第１の炭素および水素で２０％希釈したＣ3Ｈ8／Ｈ2ガスを用いた。Ｃ／Ｓｉ比を１．０とした。添加ガスとして、ＨＣｌガスを用い、Ｃｌ／Ｓｉ比を３．０とした。具体的には、ＳｉＨ4／Ｈ2ガス、Ｃ3Ｈ8／Ｈ2ガスおよびＨＣｌガスの流量をそれぞれ２００ｓｃｃｍ、１６６ｓｃｃｍおよび３００ｓｃｃｍとした。ドーピングガスとして窒素ガスを用い、ＳｉＣエピタキシャル膜２のキャリア濃度が２×１０15／ｃｍ-3となるように窒素ガスの流量を調整した。
ＳｉＣエピタキシャル膜２を成長させるための第１温度を１７００℃とし、ＳｉＣエピタキシャル膜２の成長時間を３０分間とした。ステップＳ８において、水素ガス（２０Ｌ／分）を導入し、第２の炭素を含むガスとしてＣ3Ｈ8ガスを添加し（すなわちＣ3Ｈ8／Ｈ2ガス雰囲気）、反応炉内の温度を１７００℃から１３００℃にまで下げた。ステップＳ９においては、反応炉内に水素ガスを２０Ｌ／分の流量で導入した。また、ステップＳ８おいて、水素ガスに対するＣ3Ｈ8ガスの添加量を種々変更し、複数の第１実施例を作製した（以下、第１−１〜１−４試料とする）。
具体的には、第１−１〜１−４試料は、ステップＳ８において、水素ガス（２０Ｌ／分）に対するＣ3Ｈ8ガスの添加量を、それぞれ０．１％（２０ｓｃｃｍ相当）、０．２％（４０ｓｃｃｍ相当）、０．３％（６０ｓｃｃｍ相当）および０．４％（８０ｓｃｃｍ相当）としている。括弧内は、Ｃ3Ｈ8ガスの添加量である。そして、第１−１〜１−４試料について、等温容量過渡分光法（ＩＣＴＳ：Ｉｓｏｔｈｅｒｍａｌ Ｃａｐａｃｉｔａｎｃｅ Ｔｒａｎｓｉｅｎｔ Ｓｐｅｃｔｒｏｓｃｏｐｙ）によって、８０Ｋ〜６８０Ｋの温度範囲で、ＳｉＣエピタキシャル膜２中に明瞭に観察されるＺ1/2センター密度を測定した。その結果を図３に示す。図３において、水素ガスに対するＣ3Ｈ8ガスの添加量が０％とは、後述する比較例である。
比較として、ステップＳ８において、Ｃ3Ｈ8ガスを導入せずに、ＳｉＣエピタキシャル膜が積層された４Ｈ−ＳｉＣ基板を冷却した試料を作製した（以下、比較例とする）。すなわち、比較例では、反応炉内に水素ガスのみを２０Ｌ／分の流量で導入した状態で、ステップＳ８の工程からステップＳ９の工程までを行っている。比較例を作製する際のそれ以外の条件は、第１実施例と同様である。比較例においては、等温容量過渡分光法によって、８０Ｋ〜６８０Ｋの温度範囲で、ＳｉＣエピタキシャル膜２中に明瞭に観察されるＺ1/2センター密度およびＥＨ6/7センター密度を測定した。その結果を図２に示す。
図２，３に示す結果より、比較例におけるＺ1/2センター密度が６．２×１０13ｃｍ-3であるのに対し、第１実施例におけるＺ1/2センター密度は１．４×１０13ｃｍ-3以下であった。したがって、第１実施例は、比較例よりもＺ1/2センター密度を低下させることができることが確認された。この理由は、Ｃ3Ｈ8ガス中の炭素原子がＳｉＣエピタキシャル膜２に取り込まれ、この取り込まれた炭素原子によってＳｉＣエピタキシャル膜２中の炭素空孔が埋められ、ＳｉＣエピタキシャル膜２中の炭素空孔が低減されるからである。ＳｉＣエピタキシャル膜２中の炭素空孔が低減されることで、Ｚ1/2センターと同じく炭素空孔に起因して生じるＥＨ6/7センターも低減される。このため、第１実施例は、比較例よりもＥＨ6/7センター密度を低下させることができる。
さらに、図３に示す結果より、ステップＳ８におけるＣ3Ｈ8ガスの添加量が多いほど、Ｚ1/2センター密度が低下することが確認された。また、水素ガスに対するＣ3Ｈ8ガスの添加量が０．４％であるときのＺ1/2センター密度は、水素ガスに対するＣ3Ｈ8ガスの添加量が０．２％〜０．３％であるときのＺ1/2センター密度とほぼ同程度であった。すなわち、水素ガスに対するＣ3Ｈ8ガスの添加量を０．４％以上とした場合の、Ｚ1/2センター密度のこれ以上の低下は認められない。このため、ステップＳ８において、水素ガスに対するＣ3Ｈ8ガスの添加量は、０．１％〜０．３％であるのがよく、好ましくは０．２％〜０．３％であるのがよい。
以上、説明したように、実施の形態１によれば、４Ｈ−ＳｉＣ基板上にＳｉＣエピタキシャル膜を成長させた後、水素ガスに第２の炭素を含むガスを添加した混合ガス雰囲気下で冷却することで、第２の炭素を含むガス中の炭素原子によってＳｉＣエピタキシャル膜中の炭素空孔が埋められ、ＳｉＣエピタキシャル膜中の炭素空孔を低減することができる。このため、ＳｉＣエピタキシャル膜中の炭素空孔を起因として発生するライフタイムキラーとなるＺ1/2センターおよびＥＨ6/7センターを低減することができる。これにより、ＳｉＣエピタキシャル膜のキャリアライフタイムを長くすることができる。このように、化学気相成長法によりＳｉＣ単結晶基板を作製するための工程中、すなわち反応炉内で行うＳｉＣエピタキシャル膜の形成工程中に、ＳｉＣエピタキシャル膜中の炭素空孔を低減することができる。このため、ＳｉＣ単結晶基板を作製した後に従来のようにイオン注入や犠牲酸化などの追加工程を行うことなく、キャリアライフタイムの長い炭化珪素半導体装置を提供することができる。したがって、キャリアライフタイムの長い炭化珪素半導体装置を作製するにあたって、スループットを向上させることができる。
（実施の形態２）
次に、実施の形態２にかかる炭化珪素半導体装置の製造方法について説明する。実施の形態２にかかる炭化珪素半導体装置の製造方法が実施の形態１にかかる炭化珪素半導体装置の製造方法と異なる点は、次の３点である。第１の相違点は、原料ガスのＣ／Ｓｉ比を１．２５とした点である。第２の相違点は、ＳｉＣエピタキシャル膜２を成長させるための第１温度を１６４０℃とした点である。第３の相違点は、ステップＳ８において、さらに塩素を含むガス（以下、第２の塩素を含むガスとする）を添加する点である。
具体的には、ステップＳ５において、反応炉内の温度を１６４０℃（第１温度）に調整する。ステップＳ６において、Ｃ／Ｓｉ比が１．２５となるように原料ガスを導入する。ステップＳ７において、ＳｉＣエピタキシャル膜２の成長温度１６４０℃とする。ステップＳ８において、反応炉内の温度を１６４０℃から第２温度（例えば１３００℃）に下げる。このときの反応炉内の雰囲気を、水素ガスで希釈された第２の炭素を含むガスおよび第２の塩素を含むガスの雰囲気とする。
第２の塩素を含むガスとして、例えばＨＣｌガスを用いてもよい。第２の塩素を含むガスの添加量は、例えば、水素ガス（２０Ｌ／分）に対して０．５％以上１．０％以下の範囲内であるのがよい。その理由は後述する。第１温度は、１５５０℃以上１７００℃以下であるのがよい。その理由は、低温では３Ｃ−ＳｉＣが形成され、１７００℃以上の高温では表面にステップバンチングが起こり、表面凹凸が発生するからである。好ましくは、第１温度は、１６４０℃であるのがよい。その理由は、ステップバンチングの発生なしに確実に４Ｈ−ＳｉＣを成長させるためである。実施の形態２のそれ以外の条件は、実施の形態１と同様である。
次に、ステップＳ８の工程における第２の塩素を含むガスの添加量について検証した。図４は、実施の形態２にかかる炭化珪素半導体装置の製造方法の冷却時のガス添加量とエピタキシャル膜中の結晶欠陥密度との関係を示す図表である。上述した実施の形態２にしたがい、４Ｈ−ＳｉＣ基板１上にＳｉＣエピタキシャル膜２が積層されたＳｉＣ単結晶基板１０を作製した（以下、第２実施例とする）。
第２実施例においては、Ｃ／Ｓｉ比を１．２５とした。ＳｉＣエピタキシャル膜２を成長させるための第１温度を１６４０℃とした。ステップＳ８において、水素ガス（２０Ｌ／分）を導入し、第２の炭素を含むガスとしてＣ3Ｈ8ガスを、第２の塩素を含むガスとしてＨＣｌガスを添加し（すなわちＣ3Ｈ8／ＨＣｌ／Ｈ2ガス雰囲気）、反応炉内の温度を１６４０℃から１３００℃にまで下げた。また、ステップＳ８において、水素ガスに対するＣ3Ｈ8ガスの添加量を０．２％（４０ｓｃｃｍ相当）とし、水素ガスに対するＨＣｌガスの添加量を種々変更して、複数の第２実施例を作製した（以下、第２−１〜２−４試料とする）。
具体的には、第２−１〜２−４試料は、ステップＳ８において、水素ガス（２０Ｌ／分）に対するＨＣｌガスの添加量をそれぞれ０．０％（すなわちＣ3Ｈ8ガス０．２％のみでありほぼ第１実施例に相当）、０．５％（１００ｓｃｃｍ相当）、１．０％（２００ｓｃｃｍ相当）および１．５％（３００ｓｃｃｍ相当）としている。括弧内は、ＨＣｌガスの添加量である。第２実施例のそれ以外の構成は、第１実施例と同様である。そして、第２−１〜２−４試料について、等温容量過渡分光法によって、８０Ｋ〜６８０Ｋの温度範囲で、ＳｉＣエピタキシャル膜２中に明瞭に観察されるＺ1/2センター密度を測定した。その結果を図４に示す。
図４に示す結果より、ＨＣｌガスを添加していない第２−１試料におけるＺ1/2センター密度が９．９×１０12ｃｍ-3であるのに対し、ＨＣｌガスを添加した第２−２〜２−４試料におけるＺ1/2センター密度は７．９×１０12ｃｍ-3以下であった。したがって、第２実施例の第２−２〜２−４試料は、第１実施例よりもＺ1/2センター密度を低下させることができることが確認された。その理由は、次のとおりである。Ｃ3Ｈ8ガスを添加することにより、第１実施例と同様の効果が得られる。さらに、ＨＣｌガスによってＳｉＣエピタキシャル膜２中の珪素原子が蒸発され、ＳｉＣエピタキシャル膜２中に未結合の炭素原子が残る。この残った炭素原子によってＳｉＣエピタキシャル膜２中の炭素空孔が埋められ、ＳｉＣエピタキシャル膜２中の炭素空孔が低減されるからである。また、水素ガスに対するＨＣｌガスの添加量が多いほど、Ｚ1/2センター密度が低下することが確認された。その理由は、第１実施例よりもＣ／Ｓｉ比を高くし、かつ第１実施例よりも第１温度を６０℃低下させたことで、Ｃの膜中への取り込みが多くなり、第１実施例よりもＳｉＣエピタキシャル膜２中の炭素空孔を低減することができるからである。
次に、第２−１〜２−４試料において、それぞれＳｉＣ単結晶基板１０の完成後にＳｉＣエピタキシャル膜２の膜厚を測定し、水素ガスに対するＨＣｌガスの添加量とＳｉＣエピタキシャル膜２の膜厚との関係について検証した結果を図５に示す。図５は、実施の形態２にかかる炭化珪素半導体装置の製造方法の冷却時のガス添加量とエピタキシャル膜の膜厚との関係を示す特性図である。図５に示す結果より、水素ガスに対するＨＣｌガスの添加量が多いほど、ＳｉＣエピタキシャル膜２の膜厚が薄くなることが確認された。この理由は、ＨＣｌガス中の塩素原子によってＳｉＣエピタキシャル膜２がエッチングされるからである。特に、第２−４試料（水素ガスに対するＨＣｌガスの添加量１．５％）において、ＳｉＣエピタキシャル膜２の膜厚が大きく減少した。したがって、ＳｉＣエピタキシャル膜２の膜厚を所望の減少量に抑え、かつＳｉＣエピタキシャル膜２中の炭素空孔を低減するためには、水素ガスに対するＨＣｌガスの添加量を０．５％〜１．０％とするのが好ましい。
また、第２実施例の第２−２〜２−４試料では、ＳｉＣエピタキシャル膜２中の炭素空孔を第１実施例よりも低減することができるため、Ｚ1/2センターと同じく炭素空孔に起因して生じるＥＨ6/7センターも第１実施例よりも低減される。したがって、第２実施例の第２−２〜２−４試料は、第１実施例よりもＥＨ6/7センター密度を低下させることができる。例えば、第２−３試料（水素ガスに対するＨＣｌガスの添加量１．０％）において、ＥＨ6/7センター密度は２．７×１０-12ｃｍ-3であることが確認された。
この第２−２試料および上述した比較例におけるキャリアライフタイムをマイクロ波光導電減衰（μ−ＰＣＤ：Ｐｈｏｔｏ−Ｃｏｎｄｕｃｔｉｖｅ−Ｄｅｃａｙ）法によって測定した結果を図６に示す。図６は、実施の形態２にかかる炭化珪素半導体装置の製造方法によって作製された炭化珪素半導体装置のキャリアライフタイムを示す図表である。比較例におけるキャリアライフタイムは、０．１μｓ〜０．１８μｓであった。それに対して、第２実施例（第２−２試料）におけるキャリアライフタイムは、４．０μｓ〜１０μｓであり、比較例よりもキャリアライフタイムを長くすることができることが確認された。
以上、説明したように、実施の形態２によれば、実施の形態１と同様の効果を得ることができる。また、実施の形態２によれば、ＳｉＣエピタキシャル膜が積層された４Ｈ−ＳｉＣ基板の冷却中のガス雰囲気にさらに第２の塩素を含むガスを添加することで、ＳｉＣエピタキシャル膜中の珪素原子が溶解されて残る炭素原子により、ＳｉＣエピタキシャル膜中の炭素空孔が埋められる。このため、第２の炭素を含むガスのみを添加した場合と比べて、ＳｉＣエピタキシャル膜中の炭素空孔を低減することができる。
以上において本発明は種々変更可能であり、上述した各実施の形態において、例えば原料ガス、添加ガス、キャリアガス、ドーピングガス、第２の炭素を含むガスおよび第２の塩素を含むガスの種類や、第１〜３温度等は要求される仕様等に応じて種々設定される。
以上のように、本発明にかかる炭化珪素半導体装置の製造方法は、ＳｉＣ基板上にＳｉＣ単結晶膜を成膜してなるＳｉＣ単結晶基板を用いて作製された半導体装置に有用である。
１ ４Ｈ−ＳｉＣ基板
２ ＳｉＣエピタキシャル膜

Claims (6)

  1. 化学気相成長により、炭化珪素半導体基板上に第１温度で炭化珪素単結晶膜を成長させる成長工程と、
    前記成長工程後、炭素を含むガス雰囲気下で、前記第１温度から前記第１温度よりも低い第２温度になるまで前記炭化珪素半導体基板を冷却する第１冷却工程と、
    前記第１冷却工程後、水素ガス雰囲気下で、前記第２温度よりも低い第３温度になるまで前記炭化珪素半導体基板を冷却する第２冷却工程と、
    を含むことを特徴とする炭化珪素半導体装置の製造方法。
  2. 前記第１冷却工程は、炭素および塩素を含むガス雰囲気下で行うことを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
  3. 前記第１冷却工程は、水素ガスに炭素および塩素を含むガスを添加した混合ガス雰囲気下で行うことを特徴とする請求項１または２に記載の炭化珪素半導体装置の製造方法。
  4. 前記混合ガス雰囲気は、前記水素ガスに対して０．１％〜０．３％の割合で前記炭素を含むガスが添加されていることを特徴とする請求項３に記載の炭化珪素半導体装置の製造方法。
  5. 前記混合ガス雰囲気は、前記水素ガスに対して０．５％〜１．０％の割合で前記塩素を含むガスが添加されていることを特徴とする請求項３または４に記載の炭化珪素半導体装置の製造方法。
  6. 前記第２冷却工程では、前記炭化珪素単結晶膜中に存在するＺ1/2センターの密度を６．７×１０12ｃｍ-3とし、前記炭化珪素単結晶膜中に存在するＥＨ6/7センターの密度を２．７×１０12ｃｍ-3とすることを特徴とする請求項１〜５のいずれか一つに記載の炭化珪素半導体装置の製造方法。
JP2012249763A 2012-11-13 2012-11-13 炭化珪素半導体装置の製造方法 Expired - Fee Related JP6036200B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2012249763A JP6036200B2 (ja) 2012-11-13 2012-11-13 炭化珪素半導体装置の製造方法
DE112013005403.5T DE112013005403T5 (de) 2012-11-13 2013-09-27 Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung
KR1020157008931A KR20150082202A (ko) 2012-11-13 2013-09-27 탄화규소 반도체 장치의 제조 방법
PCT/JP2013/076435 WO2014077039A1 (ja) 2012-11-13 2013-09-27 炭化珪素半導体装置の製造方法
CN201380052050.8A CN104704609B (zh) 2012-11-13 2013-09-27 碳化硅半导体装置的制造方法
US14/682,600 US10026610B2 (en) 2012-11-13 2015-04-09 Silicon carbide semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012249763A JP6036200B2 (ja) 2012-11-13 2012-11-13 炭化珪素半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2014099483A true JP2014099483A (ja) 2014-05-29
JP6036200B2 JP6036200B2 (ja) 2016-11-30

Family

ID=50730962

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012249763A Expired - Fee Related JP6036200B2 (ja) 2012-11-13 2012-11-13 炭化珪素半導体装置の製造方法

Country Status (6)

Country Link
US (1) US10026610B2 (ja)
JP (1) JP6036200B2 (ja)
KR (1) KR20150082202A (ja)
CN (1) CN104704609B (ja)
DE (1) DE112013005403T5 (ja)
WO (1) WO2014077039A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016018861A (ja) * 2014-07-07 2016-02-01 株式会社東芝 半導体装置の製造方法および半導体装置
CN106716596A (zh) * 2014-07-29 2017-05-24 美国道康宁公司 通过升华制造大直径碳化硅晶体及相关半导体sic晶片的方法
JP2017117907A (ja) * 2015-12-24 2017-06-29 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法
WO2020012605A1 (ja) * 2018-07-12 2020-01-16 三菱電機株式会社 半導体装置及び半導体装置の製造方法
JP2020191386A (ja) * 2019-05-22 2020-11-26 住友電気工業株式会社 炭化珪素エピタキシャル基板、炭化珪素半導体チップおよび炭化珪素半導体モジュール
WO2021085078A1 (ja) * 2019-10-29 2021-05-06 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2022086804A (ja) * 2020-11-30 2022-06-09 昭和電工株式会社 ＳｉＣエピタキシャルウェハ、ＳｉＣエピタキシャルウェハの製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6458677B2 (ja) * 2015-08-05 2019-01-30 三菱電機株式会社 炭化珪素エピタキシャルウエハの製造方法及び製造装置
CN109690292A (zh) * 2016-09-15 2019-04-26 株式会社堀场Stec 吸光光度计和使用该吸光光度计的半导体制造装置
US20200135489A1 (en) * 2018-10-31 2020-04-30 Atomera Incorporated Method for making a semiconductor device including a superlattice having nitrogen diffused therein
JP7516200B2 (ja) * 2020-10-09 2024-07-16 株式会社東芝 エッチング方法、半導体チップの製造方法及び物品の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07183231A (ja) * 1993-12-21 1995-07-21 Mitsubishi Materials Corp 半導体基板およびその製造方法
JPH0952796A (ja) * 1995-08-18 1997-02-25 Fuji Electric Co Ltd ＳｉＣ結晶成長方法およびＳｉＣ半導体装置
JP2000150393A (ja) * 1998-11-12 2000-05-30 Matsushita Electric Ind Co Ltd 炭化珪素膜の製造方法
JP2006321696A (ja) * 2005-05-20 2006-11-30 Hitachi Cable Ltd 炭化珪素単結晶の製造方法
JP2010095431A (ja) * 2008-10-20 2010-04-30 Toyota Motor Corp ＳｉＣ薄膜形成装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6063186A (en) * 1997-12-17 2000-05-16 Cree, Inc. Growth of very uniform silicon carbide epitaxial layers
US7230274B2 (en) * 2004-03-01 2007-06-12 Cree, Inc Reduction of carrot defects in silicon carbide epitaxy
WO2009048997A1 (en) * 2007-10-12 2009-04-16 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Producing epitaxial layers with low basal plane dislocation concentrations
DE112010000953B4 (de) * 2009-03-05 2017-08-24 Mitsubishi Electric Corporation Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung
JP4959763B2 (ja) * 2009-08-28 2012-06-27 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
US8574528B2 (en) * 2009-09-04 2013-11-05 University Of South Carolina Methods of growing a silicon carbide epitaxial layer on a substrate to increase and control carrier lifetime

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07183231A (ja) * 1993-12-21 1995-07-21 Mitsubishi Materials Corp 半導体基板およびその製造方法
JPH0952796A (ja) * 1995-08-18 1997-02-25 Fuji Electric Co Ltd ＳｉＣ結晶成長方法およびＳｉＣ半導体装置
JP2000150393A (ja) * 1998-11-12 2000-05-30 Matsushita Electric Ind Co Ltd 炭化珪素膜の製造方法
JP2006321696A (ja) * 2005-05-20 2006-11-30 Hitachi Cable Ltd 炭化珪素単結晶の製造方法
JP2010095431A (ja) * 2008-10-20 2010-04-30 Toyota Motor Corp ＳｉＣ薄膜形成装置

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10177009B2 (en) 2014-07-07 2019-01-08 Kabushiki Kaisha Toshiba Manufacturing method for semiconductor device including first and second thermal treatments
JP2016018861A (ja) * 2014-07-07 2016-02-01 株式会社東芝 半導体装置の製造方法および半導体装置
US9786513B2 (en) 2014-07-07 2017-10-10 Kabushiki Kaisha Toshiba Manufacturing method for semiconductor device including first and second thermal treatments
CN106716596A (zh) * 2014-07-29 2017-05-24 美国道康宁公司 通过升华制造大直径碳化硅晶体及相关半导体sic晶片的方法
CN106716596B (zh) * 2014-07-29 2020-11-17 Sk硅德荣有限公司 通过升华制造大直径碳化硅晶体及相关半导体sic晶片的方法
KR102071161B1 (ko) 2015-12-24 2020-01-29 쇼와 덴코 가부시키가이샤 SiC 에피택셜 웨이퍼의 제조 방법
KR20180090814A (ko) * 2015-12-24 2018-08-13 쇼와 덴코 가부시키가이샤 SiC 에피택셜 웨이퍼의 제조 방법
WO2017110550A1 (ja) * 2015-12-24 2017-06-29 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法
US10774444B2 (en) 2015-12-24 2020-09-15 Showa Denko K.K. Method for producing SiC epitaxial wafer including forming epitaxial layer under different conditions
JP2017117907A (ja) * 2015-12-24 2017-06-29 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法
WO2020012605A1 (ja) * 2018-07-12 2020-01-16 三菱電機株式会社 半導体装置及び半導体装置の製造方法
JPWO2020012605A1 (ja) * 2018-07-12 2020-12-17 三菱電機株式会社 半導体装置及び半導体装置の製造方法
JP2020191386A (ja) * 2019-05-22 2020-11-26 住友電気工業株式会社 炭化珪素エピタキシャル基板、炭化珪素半導体チップおよび炭化珪素半導体モジュール
JP7451881B2 (ja) 2019-05-22 2024-03-19 住友電気工業株式会社 炭化珪素エピタキシャル基板、炭化珪素半導体チップおよび炭化珪素半導体モジュール
WO2021085078A1 (ja) * 2019-10-29 2021-05-06 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2022086804A (ja) * 2020-11-30 2022-06-09 昭和電工株式会社 ＳｉＣエピタキシャルウェハ、ＳｉＣエピタキシャルウェハの製造方法
JP7113882B2 (ja) 2020-11-30 2022-08-05 昭和電工株式会社 ＳｉＣエピタキシャルウェハ、ＳｉＣエピタキシャルウェハの製造方法
US11600538B2 (en) 2020-11-30 2023-03-07 Showa Denko K.K. SiC epitaxial wafer and method for producing SiC epitaxial wafer

Also Published As

Publication number Publication date
WO2014077039A1 (ja) 2014-05-22
US20150214049A1 (en) 2015-07-30
CN104704609B (zh) 2017-03-08
US10026610B2 (en) 2018-07-17
CN104704609A (zh) 2015-06-10
KR20150082202A (ko) 2015-07-15
JP6036200B2 (ja) 2016-11-30
DE112013005403T5 (de) 2015-08-13

Similar Documents

Publication Publication Date Title
JP6036200B2 (ja) 炭化珪素半導体装置の製造方法
JP5865777B2 (ja) 炭化珪素エピタキシャルウェハの製造方法
JP6269854B2 (ja) 炭化珪素エピタキシャル膜の成長方法
JP6149931B2 (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP2016063190A (ja) 炭化珪素エピタキシャル基板の製造方法、炭化珪素エピタキシャル基板および炭化珪素半導体装置
WO2014122854A1 (ja) 炭化珪素半導体基板の製造方法および炭化珪素半導体装置の製造方法
US20210399095A1 (en) Sic semiconductor substrate, and, production method therefor and production device therefor
JP2013018659A (ja) エピタキシャルウエハ及び半導体素子
JP2019121690A (ja) 炭化珪素半導体基板および炭化珪素半導体基板の製造方法
JP2013211500A (ja) 炭化珪素基板への成膜方法
US8802546B2 (en) Method for manufacturing silicon carbide semiconductor device
JP2016052961A (ja) 炭化珪素単結晶、及びその製造方法
JP2014053511A (ja) 炭化珪素半導体装置の製造方法
JP7009147B2 (ja) 炭化珪素半導体基板、炭化珪素半導体基板の製造方法および炭化珪素半導体装置
JP2014232799A (ja) 炭化珪素半導体基板の製造方法
JP4673528B2 (ja) 炭化珪素単結晶インゴットおよびその製造方法
JP4419409B2 (ja) Ｃｖｄエピタキシャル成長方法
CN110117814A (zh) 具有低密度c空位缺陷的碳化硅外延的制备方法
JPWO2019224953A1 (ja) ＳｉＣエピタキシャル基板の製造方法
CN111293037B (zh) 一种P型SiC外延及其生长方法
JP2014154587A (ja) 炭化珪素半導体基板の製造方法および炭化珪素半導体装置の製造方法
TW202126866A (zh) 碳化矽基板、碳化矽基板的製造方法、碳化矽半導體裝置以及碳化矽半導體裝置的製造方法
JP2005259994A (ja) ＳｉＣ半導体及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160712

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160912

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161017

R150 Certificate of patent or registration of utility model

Ref document number: 6036200

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees