JP2014096629A - 周波数変換回路、原子発振器、電子機器及び周波数変換回路の制御方法 - Google Patents

Abstract

【課題】回路規模や消費電力の増加を抑制しながら高い分解能で周波数変換が可能な周波数変換回路等を提供すること。
【解決手段】周波数変換回路１は、入力信号ＩＮ（第１の信号）に基づく基準信号ＲＥＦの位相と出力信号ＯＵＴ（第２の信号）に基づくフィードバック信号ＦＢの位相とを比較し、位相差に応じた信号を出力する位相比較器２０と、位相比較器２０の出力信号に応じた周波数で発振し、出力信号ＯＵＴを生成する電圧制御発振器５０と、位相の異なる複数の信号ＤＬＹ１，ＤＬＹ２を生成して出力する移相回路７０と、当該位相の異なる複数の信号ＤＬＹ１，ＤＬＹ２の中から１つの信号を選択し、フィードバック信号ＦＢとして出力する選択回路８０と、選択回路８０が位相の異なる複数の信号ＤＬＹ１，ＤＬＹ２の各々を順番に選択するように制御する制御回路９０と、を含む。
【選択図】図１

Description

本発明は、周波数変換回路、原子発振器、電子機器及び周波数変換回路の制御方法に関する。

近年、携帯電話やスマートフォン等の情報機器の高度化・多機能化が進み、データ通信に使用される発振器の周波数精度や周波数安定度に対する要求がますます厳しくなっている。このような高い要求を満たす発振器としてルビジウムやセシウム等の原子の共鳴現象を利用した原子発振器が広く利用されている。原子発振器としては、原子に共鳴周波数と一致する周波数差の２種類の共鳴光を同時に照射することで生じる電磁誘起透過（ＥＩＴ：Electromagnetically Induced Transparency）現象（ＣＰＴ（Coherent Population Trapping）と呼ばれることもある）を利用するものや原子に励起光を照射するとともに空洞共振器に原子の共鳴周波数と一致するマイクロ波を印加することで生じる光マイクロ２重共鳴現象を利用するものが知られている。いずれの場合も、原子セルを透過する光の強度に応じて電圧制御発振器の発振周波数を制御し、この発振信号を周波数変換することで原子の共鳴周波数の信号を得ている。ここで、例えば、電圧制御発振器の発振信号を原子発振器の出力信号として正確に所望の周波数（例えば１０ＭＨｚ）にしたい場合、ルビジウム原子の共鳴周波数は６．８３４６８２６１２８ＧＨｚであり、セシウム原子の共鳴周波数は９．１９２６３１７７０ＧＨｚであるため、原子の共鳴周波数は電圧制御発振器の発振周波数の整数倍の関係にはならない。そのため、従来の発振器では、周波数シンセサイザーと混合器を用いて電圧制御発振器の発振周波数を原子の共鳴周波数に変換する構成がとられていたが、回路が複雑になるといった問題があった。この問題を解決するために、特許文献１では、周波数変換回路をＰＬＬ（Phase Locked Loop）回路で構成し、そのフィードバックループ内にＫ／Ｌ分周を行うフラクショナル分周器を設けることで、回路構成を単純化するとともに調整箇所の削減と低消費電力化を実現した原子発振器が提案されている。この原子発振器によれば、個々の原子発振器毎に、フラクショナル分周器の分周比を適切に設定することで、出力周波数を一定の精度で調整することができる。

特開２０１１−２４４１２０号公報

しかしながら、周波数精度の要求が高くなるとフラクショナル分周器の分解能を高くする必要が生じ、回路規模や消費電力の増加が避けられず、ＰＬＬ回路のフィードバックループ内にフラクショナル分周器を用いた構成には限界があった。

本発明は、以上のような問題点に鑑みてなされたものであり、本発明のいくつかの態様によれば、回路規模や消費電力の増加を抑制しながら高い分解能で周波数変換が可能な周波数変換回路、当該周波数変換回路を用いることで高い周波数精度を実現可能な原子発振器、当該原子発振器を用いた電子機器、及び、当該周波数変換回路の制御方法を提供することができる。

本発明は前述の課題の少なくとも一部を解決するためになされたものであり、以下の態様または適用例として実現することが可能である。

［適用例１］
本適用例に係る周波数変換回路は、第１の信号が入力され、当該第１の信号の周波数が変換された第２の信号を生成する周波数変換回路であって、前記第１の信号に基づく基準信号の位相と前記第２の信号に基づくフィードバック信号の位相とを比較し、位相差に応じた信号を出力する位相比較器と、前記位相比較器の出力信号に応じた周波数で発振し、前記第２の信号を生成する発振器と、位相の異なる複数の信号を生成して出力する移相回路と、前記位相の異なる複数の信号の中から１つの信号を選択し、前記フィードバック信号又は前記基準信号として出力する選択回路と、前記選択回路が前記位相の異なる複数の信号の各々を順番に選択するように制御する制御回路と、を含む。

本適用例に係る周波数変換回路では、移相回路が生成する位相の異なる複数の信号が選択回路によって順番に選択されて基準信号又はフィードバック信号となり、位相比較器によって基準信号の位相とフィードバック信号の位相とが一致するようにフィードバック制御がかかる。これにより、移相回路の入力信号と選択回路の出力信号との周波数を変えることができ、周波数シンセサイザーやフラクショナル分周器を使用することなく、第１の信号を周波数変換した第２の信号を生成することができる。そして、この周波数変換率は、移相回路の移相量を適切に設定することで任意に選択することができるので、本適用例に係る周波数変換回路によれば、回路規模や消費電力の増加を抑制しながら高い分解能で周波数変換を実現することができる。

［適用例２］
上記適用例に係る周波数変換回路において、前記制御回路は、前記選択回路が、前記位相の異なる複数の信号の各々を、前記移相回路の入力信号との位相差が小さい順又は大きい順に選択するように制御するようにしてもよい。

［適用例３］
上記適用例に係る周波数変換回路において、前記移相回路は、移相量を変更可能な複数の可変移相器を含み、当該複数の可変移相器の出力信号を前記位相の異なる複数の信号として出力し、前記制御回路は、前記複数の可変移相器の各々の移相量を一定間隔で増加又は減少させるようにしてもよい。

本適用例に係る周波数変換回路によれば、可変移相器の移相量の設定を順次変えることで、位相の異なる信号の数を容易に変更することができる。これにより、回路規模を増加させることなく高い分解能で周波数変換を実現することができる。

［適用例４］
上記適用例に係る周波数変換回路において、前記移相回路は、前記第２の信号に基づいて前記位相の異なる複数の信号を生成し、前記選択回路は、前記基準信号に同期して前記位相の異なる複数の信号の中から１つの信号を選択して前記フィードバック信号として出力するようにしてもよい。

本適用例に係る周波数変換回路では、移相回路によって第２の信号に基づいて生成される位相の異なる複数の信号が選択回路によって順番に選択されてフィードバック信号となり、位相比較器によって基準信号の位相とフィードバック信号の位相とが一致するようにフィードバック制御がかかる。これにより、第１の信号を周波数変換した第２の信号を生成することができる。

［適用例５］
上記適用例に係る周波数変換回路において、前記移相回路の入力信号の周波数ｆ₁、前
記選択回路の出力信号の周波数をｆ₂、ΔＴ＝｜１／ｆ₁−１／ｆ₂｜とした時、前記移相回路は、前記位相の異なる複数の信号として、当該移相回路の入力信号に対する遅延量がΔＴずつ異なる複数の信号を生成し、前記選択回路は、ｆ₂＞ｆ₁の時は遅延量の小さい信号から順番に選択し、ｆ₂＜ｆ₁の時は遅延量の大きい信号から順番に選択するようにしてもよい。

本適用例に係る周波数変換回路によれば、基準信号に同期して、移相回路の入力信号に対する選択回路の出力信号（フィードバック信号）の遅延量をΔＴずつ増やしながら、基準信号の位相とフィードバック信号の位相とが一致するようにフィードバック制御することで、移相回路の入力信号の周波数を選択回路の出力信号の周波数よりも高くすることができる。これにより、第１の信号をより周波数の高い第２の信号に変換することができる。

逆に、基準信号に同期して、移相回路の入力信号に対する選択回路の出力信号（フィードバック信号）の遅延量をΔＴずつ減らしながら、基準信号の位相とフィードバック信号の位相とが一致するようにフィードバック制御することで、移相回路の入力信号の周波数を選択回路の出力信号の周波数よりも低くすることができる。これにより、第１の信号をより周波数の低い第２の信号に変換することができる。

［適用例６］
上記適用例に係る周波数変換回路において、前記移相回路は、第１の信号に基づいて前記位相の異なる複数の信号を生成し、前記選択回路は、前記フィードバック信号に同期して前記位相の異なる複数の信号の中から１つの信号を選択して前記基準信号として出力するようにしてもよい。

本適用例に係る周波数変換回路では、移相回路によって第１の信号に基づいて生成される位相の異なる複数の信号が選択回路によって順番に選択されて基準信号となり、位相比較器によって基準信号の位相とフィードバック信号の位相とが一致するようにフィードバック制御がかかる。これにより、第１の信号を周波数変換した第２の信号を生成することができる。

［適用例７］
上記適用例に係る周波数変換回路において、前記移相回路の入力信号の周波数ｆ₁、前記選択回路の出力信号の周波数をｆ₂、ΔＴ＝｜１／ｆ₂−１／ｆ₁｜とした時、前記移相回路は、前記位相の異なる複数の信号として、当該移相回路の入力信号に対する遅延量がΔＴずつ異なる複数の信号を生成し、前記選択回路は、ｆ₂＞ｆ₁の時は遅延量の大きい信号から順番に選択し、ｆ₂＜ｆ₁の時は遅延量の小さい信号から順番に選択するようにしてもよい。

本適用例に係る周波数変換回路によれば、フィードバック信号に同期して、移相回路の入力信号に対する選択回路の出力信号（基準信号）の遅延量をΔＴずつ減らしながら、基準信号の位相とフィードバック信号の位相とが一致するようにフィードバック制御することで、移相回路の入力信号の周波数を選択回路の出力信号の周波数よりも低くすることができる。これにより、第１の信号をより周波数の高い第２の信号に変換することができる。

逆に、フィードバック信号に同期して、移相回路の入力信号に対する選択回路の出力信号（基準信号）の遅延量をΔＴずつ増やしながら、基準信号の位相とフィードバック信号の位相とが一致するようにフィードバック制御することで、移相回路の入力信号の周波数を選択回路の出力信号の周波数よりも高くすることができる。これにより、第１の信号を
より周波数の低い第２の信号に変換することができる。

［適用例８］
上記適用例に係る周波数変換回路は、前記移相回路を第１の移相回路、前記選択回路を第１の選択回路とし、前記第１の信号に基づいて、位相の異なる複数の信号を生成して出力する第２の移相回路と、前記フィードバック信号に同期して、前記第２の移相回路が生成する前記位相の異なる複数の信号の中から１つの信号を選択して前記基準信号として出力する第２の選択回路と、をさらに含み、前記第１の移相回路は、前記第２の信号に基づいて前記位相の異なる複数の信号を生成し、前記第１の選択回路は、前記基準信号に同期して、前記第１の移相回路が生成する前記位相の異なる複数の信号の中から１つの信号を選択して前記フィードバック信号として出力し、前記制御回路は、前記第２の移相回路の入力信号の位相と前記第２の選択回路の出力信号の位相とを一致させるとともに前記第１の選択回路が前記第１の移相回路が生成する前記位相の異なる複数の信号の各々を順番に選択するように制御し、又は、前記第１の移相回路の入力信号の位相と前記第１の選択回路の出力信号の位相とを一致させるとともに前記第２の選択回路が前記第２の移相回路が生成する前記位相の異なる複数の信号の各々を順番に選択するように制御するようにしてもよい。

本適用例に係る周波数変換回路では、第１の移相回路によって第２の信号に基づいて生成される位相の異なる複数の信号が第１の選択回路によって順番に選択されてフィードバック信号となり、あるいは、これと排他的に、第２の移相回路によって第１の信号に基づいて生成される位相の異なる複数の信号が第２の選択回路によって順番に選択されて基準信号となり、位相比較器によって基準信号の位相とフィードバック信号の位相とが一致するようにフィードバック制御がかかる。これにより、第１の信号を周波数変換した第２の信号を生成することができる。

［適用例９］
本適用例に係る原子発振器は、上記のいずれかの周波数変換回路を含む。

例えば、本適用例に係る原子発振器は、原子が封入されている原子セルと、所望の波長の光を発生させ、前記原子セルに照射する光発生部と、前記原子セルを透過した光を検出する光検出部と、前記光検出部の検出信号に応じた周波数で発振する発振器と、前記発振器の出力信号に基づいて、前記原子セルを透過する光の強度を制御する制御部と、をさらに含むようにしてもよい。

本適用例に係る原子発振器によれば、出力周波数と原子の共鳴周波数との比に応じて、周波数変換回路の周波数変換率を適切に設定することで、所望の出力周波数を高精度で得ることができる。

［適用例１０］
本適用例に係る電子機器は、上記の原子発振器を備える。

［適用例１１］
本適用例に係る周波数変換回路の制御方法は、第１の信号に基づく基準信号の位相と第２の信号に基づくフィードバック信号の位相とを比較し、位相差に応じた信号を出力する位相比較器と、前記位相比較器の出力信号に応じた周波数で発振し、前記第２の信号を生成する発振器と、位相の異なる複数の信号を生成して出力する移相回路と、前記位相の異なる複数の信号の中から１つの信号を選択し、前記フィードバック信号又は前記基準信号として出力する選択回路と、を含む周波数変換回路の制御方法であって、前記選択回路が前記位相の異なる複数の信号の各々を順番に選択するように制御する。

第１実施形態の周波数変換回路の構成例を示す図。 可変移相器の構成例を示す図。 第１実施形態における制御回路の処理例を示すフローチャート図。 第１実施形態におけるタイミングチャートの一例を示す図。 第１実施形態におけるタイミングチャートの一例を示す図。 第２実施形態の周波数変換回路の構成例を示す図。 第２実施形態における制御回路の処理例を示すフローチャート図。 第２実施形態におけるタイミングチャートの一例を示す図。 第２実施形態におけるタイミングチャートの一例を示す図。 第３実施形態の周波数変換回路の構成例を示す図。 第３実施形態における制御回路の処理例を示すフローチャート図。 第３実施形態におけるタイミングチャートの一例を示す図。 第３実施形態におけるタイミングチャートの一例を示す図。 セシウム原子のエネルギー準位を模式的に示す図。 ＥＩＴ信号の一例を示す概略図。 第１実施形態の原子発振器の構成例を示す図。 第１実施形態における半導体レーザーの出射光の周波数スペクトルを示す概略図。 光マイクロ２重共鳴現象による原子セルの光透過特性を示す概略図。 第２実施形態の原子発振器の構成例を示す図。 本実施形態の電子機器の機能ブロック図。 本実施形態の電子機器の模式図。 変形例の原子発振器の構成例を示す図。 変形例の原子発振器の構成例を示す図。 変形例の原子発振器の構成例を示す図。 変形例の原子発振器の構成例を示す図。

以下、本発明の好適な実施形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。

１．周波数変換回路
１−１．第１実施形態
図１は、第１実施形態の周波数変換回路の構成例を示す図である。図１に示すように、第１実施形態の周波数変換回路１は、分周器１０、位相比較器２０、チャージポンプ３０、ループフィルター４０、電圧制御発振器（ＶＣＯ）５０、分周器６０、移相回路７０、選択回路８０及び制御回路９０を含むＰＬＬ回路として構成されている。

分周器１０は、入力信号ＩＮ（第１の信号の一例）の周波数を１／Ｒに分周して出力する。分周比１／Ｒは、不図示のレジスタの設定値により所定の範囲で可変に設定される。

位相比較器２０は、分周器１０の出力信号（分周信号ＤＩＶＩ）である基準信号ＲＥＦの位相と選択回路８０の出力信号であるフィードバック信号ＦＢの位相とを比較し、その位相差に応じた信号を出力する。具体的には、位相比較器２０は、基準信号ＲＥＦの位相がフィードバック信号ＦＢの位相よりも早い時はその位相差に応じたパルス幅の正パルス信号を出力し、基準信号ＲＥＦの位相がフィードバック信号ＦＢの位相よりも遅い時はその位相差に応じたパルス幅の負パルス信号を出力する。

チャージポンプ３０は、位相比較器２０の出力信号に応じて、ループフィルター４０内の不図示のコンデンサーをチャージ／ディスチャージする。具体的には、チャージポンプ３０は、位相比較器２０が正パルス信号を出力する時はそのパルス幅に応じた電荷を当該コンデンサーにチャージし、位相比較器２０が負パルス信号を出力する時はそのパルス幅に相当する電荷を当該コンデンサーからディスチャージする。

ループフィルター４０は、不図示の抵抗やコンデンサーを用いて構成された積分回路であり、チャージポンプ３０により発生するパルス状の電流を平滑化する。従って、位相比較器２０が正パルス信号を出力する時（基準信号ＲＥＦの位相がフィードバック信号ＦＢの位相よりも早い時）はループフィルター４０の出力電圧が上昇し、位相比較器２０が負パルス信号を出力する時（基準信号ＲＥＦの位相がフィードバック信号ＦＢの位相よりも遅い時）はループフィルター４０の出力電圧が低下する。

電圧制御発振器（ＶＣＯ）５０は、ループフィルター４０の電圧に応じた（従って、位相比較器２０の出力信号に応じた）周波数で発振する発振器である。具体的には、基準信号ＲＥＦの位相がフィードバック信号ＦＢの位相よりも早い時はループフィルター４０の電圧が上昇し、電圧制御発振器（ＶＣＯ）５０の周波数も上昇する。逆に、基準信号ＲＥＦの位相がフィードバック信号ＦＢの位相よりも遅い時はループフィルター４０の電圧が低下し、電圧制御発振器（ＶＣＯ）５０の周波数も低下する。この電圧制御発振器（ＶＣＯ）５０の出力信号が、周波数変換回路１の出力信号ＯＵＴ（第２の信号の一例）となっている。

分周器６０は、電圧制御発振器（ＶＣＯ）５０の出力信号の周波数を１／Ｋに分周して出力する。分周比１／Ｋは、不図示のレジスタの設定値により所定の範囲で可変に設定される。

移相回路７０は、電圧制御発振器（ＶＣＯ）５０の出力信号（実際には分周器６０の出力信号（分周信号ＤＩＶＯ））に基づいて、位相の異なる複数の信号を生成する。本実施形態では、移相回路７０は、２つの可変移相器７２Ａ，７２Ｂを含んで構成されており、位相の異なる２つの信号（遅延信号ＤＬＹ１，ＤＬＹ２）を出力する。可変移相器７２Ａ，７２Ｂは、例えば、図２に示すように、２つの移相器７４，７６を直列に接続して分周信号ＤＩＶＯを移相器７４に入力し、移相器７６の出力信号を矩形波生成回路７８により矩形波に変換する回路構成で実現することができる。図２の例では、移相器７４，７６にそれぞれ含まれる可変抵抗素子（デジタルポテンショメーター等）の抵抗値を設定信号ＳＥＴ１又はＳＥＴ２（電圧や制御コード）に応じて変化させることで、所定の範囲で移相量を変化させることができる。なお、可変移相器７２Ａ，７２Ｂは、この他にも、例えば、複数個のデジタルバッファー回路を直列接続し、設定信号ＳＥＴ１又はＳＥＴ２に応じて当該複数個のデジタルバッファー回路の出力信号から１つを選択して出力する回路構成で実現することもできる。

選択回路８０は、移相回路７０が出力する位相の異なる複数の信号の中から１つの信号を選択し、選択した信号をフィードバック信号ＦＢとして出力する。本実施形態では、選択回路８０は、選択信号ＤＳＥＬに応じて、可変移相器７２Ａの出力信号（遅延信号ＤＬＹ１）と可変移相器７２Ｂの出力信号（遅延信号ＤＬＹ２）のいずれかを選択してフィードバック信号ＦＢとして出力する。具体的には、選択回路８０は、選択信号ＤＳＥＬがハイレベルであれば遅延信号ＤＬＹ１を選択し、選択信号ＤＳＥＬがローレベルであれば遅延信号ＤＬＹ２を選択する。

制御回路９０は、移相回路７０が出力する位相の異なる複数の信号の各々が順番に選択
されるように選択回路５０を制御する。本実施形態では、制御回路９０は、基準信号ＲＥＦに同期して、可変移相器７２Ａの移相量の設定と可変移相器７２Ｂの移相量の設定を所定の規則に従って順次変更しながら、選択回路５０に遅延信号ＤＬＹ１と遅延信号ＤＬＹ２を順番に選択して出力させるための選択信号ＤＳＥＬを生成する。本実施形態では、分周器６０の出力信号（分周信号ＤＩＶＯ）の周波数ｆ_DIVO（＝ｆ_OUT×１／Ｋ）と分周器１０の出力信号（分周信号ＤＩＶＩ（＝基準信号ＲＥＦ））の周波数ｆ_DIVI（＝ｆ_IN×１／Ｒ）との大小関係に応じて、制御回路９０の処理が異なる。そのため、制御回路９０にはｆ_DIVIの情報とｆ_DIVOの情報が入力される。なお、移相回路７０の入力信号の周波数ｆ₁、選択回路８０の出力信号の周波数をｆ₂とした時、ｆ₁＝ｆ_DIVO、ｆ₂＝ｆ_DIVIであるから、ｆ₁とｆ₂との大小関係はｆ_DIVOとｆ_DIVIとの大小関係と等価である。

図３は、第１実施形態における制御回路９０の処理例を示すフローチャート図である。図３に示すように、制御回路９０は、まず、入力されるｆ_DIVIとｆ_DIVOの情報から、分周信号ＤＩＶＩ（基準信号ＲＥＦ）の周期Ｔ_DIVIと分周信号ＤＩＶＯの周期Ｔ_DIVOを計算し、さらに、Ｔ_DIVOとＴ_DIVIとの差の絶対値ΔＴを計算する（Ｓ１０）。なお、移相回路７０の入力信号の周波数ｆ₁、選択回路８０の出力信号の周波数をｆ₂とした時、ｆ₁＝ｆ_DIVO、ｆ₂＝ｆ_DIVIであるから、ΔＴ＝｜１／ｆ₁−１／ｆ₂｜である。

次に、ｆ_DIVO＞ｆ_DIVIの場合（Ｓ２０のＹ）は、制御回路９０はステップＳ３０〜Ｓ３７の処理を行う。図４は、ｆ_DIVO＝ｆ_DIVI×６／５の場合のタイミングチャートの一例であり、以下、ステップＳ３０〜Ｓ３７の処理について図４を参照しながら説明する。なお、図４の例では、分周器１０の分周比１／Ｒ及び分周器６０の分周比１／Ｋはともに１に設定されており、周波数変換回路１の出力周波数ｆ_OUTは入力周波数ｆ_INの６／５倍となる。

まず、制御回路９０は、基準信号ＲＥＦの立ち下がり（ハイレベルからローレベルへの遷移）のタイミングで（Ｓ３０のＹ）、設定信号ＳＥＴ１をΔＴにセットするとともに選択信号ＤＳＥＬをロー（Ｌ）レベルにする（Ｓ３１）。これにより、遅延信号ＤＬＹ１が分周信号ＤＩＶＯに対してΔＴ遅れた信号になるとともに、フィードバック信号ＦＢとして遅延信号ＤＬＹ２が選択される。図４の例では、ΔＴ＝１／６×ｆ_DIVI＝１／５×ｆ_DIVOであり、遅延信号ＤＬＹ１のパルス１は、分周信号ＤＩＶＯのパルス１に対してΔＴ遅れている。

次に、制御回路９０は、基準信号ＲＥＦの次の立ち下がりのタイミングで（Ｓ３２のＹ）、設定信号ＳＥＴ２を２ΔＴにセットするとともに選択信号ＤＳＥＬをハイ（Ｈ）レベルにする（Ｓ３３）。これにより、遅延信号ＤＬＹ２が分周信号ＤＩＶＯに対して２ΔＴ遅れた信号になるとともに、フィードバック信号ＦＢとして遅延信号ＤＬＹ１（分周信号ＤＩＶＯに対してΔＴ遅れた信号）が選択される。図４の例では、遅延信号ＤＬＹ２のパルス１、パルス２は、それぞれ分周信号ＤＩＶＯのパルス１、パルス２に対して２ΔＴ遅れている。また、ＤＳＥＬがハイレベルなので、ＤＬＹ１のパルス１が選択されてフィードバック信号ＦＢに伝搬している。

次に、制御回路９０は、基準信号ＲＥＦの次の立ち下がりのタイミングで（Ｓ３４のＹ）、設定信号ＳＥＴ１を（ＳＥＴ１＋２ΔＴ）％Ｔ_DIVO（％はモジュロ演算子）にセットするとともに選択信号ＤＳＥＬをロー（Ｌ）レベルにする（Ｓ３５）。これにより、遅延信号ＤＬＹ１は、分周信号ＤＩＶＯに対して３ΔＴ％Ｔ_DIVO遅れた信号になるとともに、フィードバック信号ＦＢとして遅延信号ＤＬＹ２（分周信号ＤＩＶＯに対して２ΔＴ遅れた信号）が選択される。図４の例では、遅延信号ＤＬＹ１のパルス２、パルス３は、それぞれ分周信号ＤＩＶＯのパルス２、パルス３に対して３ΔＴ遅れている。また、ＤＳＥＬがローレベルなので、ＤＬＹ２のパルス２が選択されてフィードバック信号ＦＢに伝搬し
ている。

次に、制御回路９０は、基準信号ＲＥＦの次の立ち下がりのタイミングで（Ｓ３６のＹ）、設定信号ＳＥＴ２を（ＳＥＴ２＋２ΔＴ）％Ｔ_DIVOにセットするとともに選択信号ＤＳＥＬをハイ（Ｈ）レベルにする（Ｓ３７）。これにより、遅延信号ＤＬＹ２は、分周信号ＤＩＶＯに対して４ΔＴ％Ｔ_DIVO遅れた信号になるとともに、フィードバック信号ＦＢとして遅延信号ＤＬＹ１（分周信号ＤＩＶＯに対して３ΔＴ％Ｔ_DIVO遅れた信号）が選択される。図４の例では、遅延信号ＤＬＹ２のパルス３、パルス４は、それぞれ分周信号ＤＩＶＯのパルス３、パルス４に対して４ΔＴ遅れている。また、ＤＳＥＬがハイレベルなので、ＤＬＹ１のパルス３が選択されてフィードバック信号ＦＢに伝搬している。

以降は、制御回路９０は、ステップＳ３４〜Ｓ３７の処理を繰り返し行う。これにより、基準信号ＲＥＦの立ち下がりのタイミング毎に、遅延信号ＤＬＹ１と分周信号ＤＩＶＯとの遅延差あるいは遅延信号ＤＬＹ２と分周信号ＤＩＶＯとの遅延差がΔ２Ｔずつ増えていく（ただし、遅延差が分周信号ＤＩＶＯの１周期以上になると遅延信号ＤＬＹ１又は遅延信号ＤＬＹ２の遅延量を１周期分減らす）とともに、フィードバック信号ＦＢとして遅延信号ＤＬＹ１と遅延信号ＤＬＹ２が交互に選択される。これにより、基準信号ＲＥＦの立ち下がりのタイミング毎に、分周信号ＤＩＶＯに対する遅延量がΔＴずつ増えていく信号がフィードバック信号ＦＢに現れる。図４の例では、ＤＬＹ２のパルス４（分周信号ＤＩＶＯのパルス４に対して４ΔＴ遅れている）、ＤＬＹ１のパルス６（分周信号ＤＩＶＯのパルス６と同じ位相）、ＤＬＹ２のパルス７（分周信号ＤＩＶＯのパルス７に対してΔＴ遅れている）、ＤＬＹ１のパルス８（分周信号ＤＩＶＯのパルス８に対して２ΔＴ遅れている）、・・・、ＤＬＹ１のパルス１５（分周信号ＤＩＶＯのパルス１５に対して３ΔＴ遅れている）が順番に選択されてフィードバック信号ＦＢに伝搬している。

ステップＳ３４〜Ｓ３７の処理を繰り返すことにより、図４の例では、分周信号ＤＩＶＯのパルス５とパルス１１はフィードバック信号ＦＢに伝搬していない。すなわち、分周信号ＤＩＶＯのパルスが、ΔＴずつ遅延量を変えながら５／６の割合でフィードバック信号ＦＢに伝搬している。これにより、基準信号ＲＥＦの周波数とフィードバック信号ＦＢの周波数が一致し、分周信号ＤＩＶＯの周波数（＝出力信号ＯＵＴの周波数ｆ_OUT）が基準信号ＲＥＦ（分周信号ＤＩＶＩ）の周波数（＝入力信号ＩＮの周波数ｆ_IN）の６／５倍になっている。

一方、ｆ_DIVO≦ｆ_DIVIの場合（Ｓ２０のＮ）は、制御回路９０はステップＳ４０〜Ｓ４７の処理を行う。図５は、ｆ_DIVO＝ｆ_DIVI×５／６の場合のタイミングチャートの一例であり、以下、ステップＳ４０〜Ｓ４７の処理について図５を参照しながら説明する。なお、図５の例では、分周器１０の分周比１／Ｒ及び分周器６０の分周比１／Ｋはともに１に設定されており、周波数変換回路１の出力周波数ｆ_OUTは入力周波数ｆ_INの５／６倍となる。

まず、制御回路９０は、基準信号ＲＥＦの立ち下がりのタイミングで（Ｓ４０のＹ）、設定信号ＳＥＴ２をＭ×ΔＴ（Ｍは、Ｔ_DIVO／ΔＴ未満の最大の整数）にセットするとともに選択信号ＤＳＥＬをハイ（Ｈ）レベルにする（Ｓ４１）。これにより、遅延信号ＤＬＹ２が分周信号ＤＩＶＯに対してＭ×ΔＴ遅れた信号になるとともに、フィードバック信号ＦＢとして遅延信号ＤＬＹ１が選択される。図５の例では、ΔＴ＝１／５×ｆ_DIVI＝１／６×ｆ_DIVOであり、Ｍ＝５であるので、遅延信号ＤＬＹ２のパルス０は、分周信号ＤＩＶＯのパルス０に対して５ΔＴ遅れている。

次に、制御回路９０は、基準信号ＲＥＦの次の立ち下がりのタイミングで（Ｓ４２のＹ）、設定信号ＳＥＴ１を（Ｍ−１）×ΔＴにセットするとともに選択信号ＤＳＥＬをロー
（Ｌ）レベルにする（Ｓ４３）。これにより、遅延信号ＤＬＹ１が分周信号ＤＩＶＯに対して（Ｍ−１）×ΔＴ遅れた信号になるとともに、フィードバック信号ＦＢとして遅延信号ＤＬＹ２（分周信号ＤＩＶＯに対して（Ｍ−１）×ΔＴ遅れた信号）が選択される。図５の例では、遅延信号ＤＬＹ１のパルス１は、分周信号ＤＩＶＯのパルス１に対して４ΔＴ遅れている。また、ＤＳＥＬがローレベルなので、ＤＬＹ２のパルス０が選択されてフィードバック信号ＦＢに伝搬している。

次に、制御回路９０は、基準信号ＲＥＦの次の立ち下がりのタイミングで（Ｓ４４のＹ）、設定信号ＳＥＴ２を（ＳＥＴ２−２ΔＴ＋Ｔ_DVIO）％Ｔ_DIVO（％はモジュロ演算子）にセットするとともに選択信号ＤＳＥＬをハイ（Ｈ）レベルにする（Ｓ４５）。これにより、遅延信号ＤＬＹ２は、分周信号ＤＩＶＯに対して（（Ｍ−２）×ΔＴ＋Ｔ_DVIO）％Ｔ_DIVO遅れた信号になるとともに、フィードバック信号ＦＢとして遅延信号ＤＬＹ１（分周信号ＤＩＶＯに対して（Ｍ−１）×ΔＴ遅れた信号）が選択される。図５の例では、遅延信号ＤＬＹ２のパルス２は、分周信号ＤＩＶＯのパルス２に対して３ΔＴ遅れている。また、ＤＳＥＬがハイレベルなので、ＤＬＹ１のパルス１が選択されてフィードバック信号ＦＢに伝搬している。

次に、制御回路９０は、基準信号ＲＥＦの次の立ち下がりのタイミングで（Ｓ４６のＹ）、設定信号ＳＥＴ１を（ＳＥＴ１−２ΔＴ＋Ｔ_DVIO）％Ｔ_DIVOにセットするとともに選択信号ＤＳＥＬをロー（Ｌ）レベルにする（Ｓ４７）。これにより、遅延信号ＤＬＹ１は、分周信号ＤＩＶＯに対して（（Ｍ−３）×ΔＴ＋Ｔ_DVIO）％Ｔ_DIVO遅れた信号になるとともに、フィードバック信号ＦＢとして遅延信号ＤＬＹ２（分周信号ＤＩＶＯに対して（（Ｍ−２）×ΔＴ＋Ｔ_DVIO）％Ｔ_DIVO遅れた信号）が選択される。図５の例では、遅延信号ＤＬＹ１のパルス２、パルス３は、それぞれ分周信号ＤＩＶＯのパルス２、パルス３に対して２ΔＴ遅れている。また、ＤＳＥＬがローレベルなので、ＤＬＹ２のパルス２が選択されてフィードバック信号ＦＢに伝搬している。

以降は、制御回路９０は、ステップＳ４４〜Ｓ４７の処理を繰り返し行う。これにより、基準信号ＲＥＦの立ち下がりのタイミング毎に、遅延信号ＤＬＹ１と分周信号ＤＩＶＯとの遅延差あるいは遅延信号ＤＬＹ２と分周信号ＤＩＶＯとの遅延差がΔ２Ｔずつ減っていく（ただし、遅延差が０未満になると遅延信号ＤＬＹ１又は遅延信号ＤＬＹ２の遅延量を分周信号ＤＩＶＯの１周期分増やす）とともに、フィードバック信号ＦＢとして遅延信号ＤＬＹ１と遅延信号ＤＬＹ２が交互に選択される。これにより、基準信号ＲＥＦの立ち下がりのタイミング毎に、分周信号ＤＩＶＯに対する遅延量がΔＴずつ減っていく信号がフィードバック信号ＦＢに現れる。図５の例では、ＤＬＹ１のパルス３（分周信号ＤＩＶＯのパルス３に対して２ΔＴ遅れている）、ＤＬＹ２のパルス４（分周信号ＤＩＶＯのパルス４に対してΔＴ遅れている）、ＤＬＹ１のパルス５（分周信号ＤＩＶＯのパルス５と同じ位相）、ＤＬＹ２のパルス５（分周信号ＤＩＶＯのパルス５に対して５ΔＴ遅れている）、ＤＬＹ１のパルス６（分周信号ＤＩＶＯのパルス６に対して４ΔＴ遅れている）、・・・、ＤＬＹ１のパルス１３（分周信号ＤＩＶＯのパルス１３に対して２ΔＴ遅れている）が順番に選択されてフィードバック信号ＦＢに伝搬している。

ステップＳ４４〜Ｓ４７の処理を繰り返すことにより、図５の例では、分周信号ＤＩＶＯのパルス５とパルス１０はフィードバック信号ＦＢに２回伝搬している。すなわち、分周信号ＤＩＶＯのパルスが、ΔＴずつ遅延量を変えながら６／５の割合でフィードバック信号ＦＢに伝搬している。これにより、基準信号ＲＥＦの周波数とフィードバック信号ＦＢの周波数が一致し、分周信号ＤＩＶＯの周波数（＝出力信号ＯＵＴの周波数ｆ_OUT）が基準信号ＲＥＦ（分周信号ＤＩＶＩ）の周波数（＝入力信号ＩＮの周波数ｆ_IN）の５／６倍になっている。

以上に説明したように、第１実施形態の周波数変換回路によれば、分周信号ＤＩＶＯに対して遅延量がΔＴずつ異なるパルスが順番に選択されてフィードバック信号ＦＢとなり、基準信号ＲＥＦの位相とフィードバック信号ＦＢの位相とが一致するようにフィードバック制御がかかることで、入力信号ＩＮを周波数変換した出力信号ＯＵＴを生成することができる。従って、第１実施形態の周波数変換回路によれば、周波数シンセサイザーやフラクショナル分周器を使用する必要がなく、かつ、この周波数変換率は、移相回路７０の移相量（遅延量）を適切に設定することで任意に選択することができるので、回路規模や消費電力の増加を抑制しながら高い分解能で周波数変換を実現することができる。

１−２．第２実施形態
図６は、第２実施形態の周波数変換回路の構成例を示す図である。図６に示すように、第２実施形態の周波数変換回路１は、第１実施形態と同様に、分周器１０、位相比較器２０、チャージポンプ３０、ループフィルター４０、電圧制御発振器（ＶＣＯ）５０、分周器６０、移相回路７０、選択回路８０及び制御回路９０を含むＰＬＬ回路として構成されている。

分周器１０、位相比較器２０、チャージポンプ３０、ループフィルター４０、電圧制御発振器（ＶＣＯ）５０、分周器６０、移相回路７０及び選択回路８０の各構成は、第１実施形態と同様であるため、その説明を省略する。ただし、第２実施形態の周波数変換回路１では、第１実施形態（図１）に対して、移相回路７０（可変移相器７２Ａ，７２Ｂ）及び選択回路８０の位置が分周器６０の後段から分周器１０の後段に移動している。

従って、可変移相器７２Ａと可変移相器７２Ｂにはともに分周器１０の出力信号（分周信号ＤＩＶＩ）が入力され、それぞれ、設定信号ＳＥＴ１に応じた移相量の信号（遅延信号ＤＬＹ１）と設定信号ＳＥＴ２に応じた移相量の信号（遅延信号ＤＬＹ２）を出力する。

選択回路８０は、選択信号ＤＳＥＬに応じて、遅延信号ＤＬＹ１と遅延信号ＤＬＹ２のいずれかを選択して出力し、選択回路８０の出力信号は、基準信号ＲＥＦとして位相比較器２０に入力される。一方、分周器６０の出力信号（分周信号ＤＩＶＯ）は、フィードバック信号ＦＢとして位相比較器２０に入力される。

また、第２実施形態の周波数変換回路１では、制御回路９０の処理が第１実施形態と異なる。本実施形態では、制御回路９０は、フィードバック信号ＦＢに同期して、可変移相器７２Ａの移相量の設定と可変移相器７２Ｂの移相量の設定を所定の規則に従って順次変更しながら、選択回路５０に遅延信号ＤＬＹ１と遅延信号ＤＬＹ２を順番に選択して出力させるための選択信号ＤＳＥＬを生成する。本実施形態では、分周器１０の出力信号（分周信号ＤＩＶＩ）の周波数ｆ_DIVI（＝ｆ_IN×１／Ｒ）と分周器６０の出力信号（分周信号ＤＩＶＯ（＝フィードバック信号ＦＢ））の周波数ｆ_DIVO（＝ｆ_OUT×１／Ｋ）との大小関係に応じて、制御回路９０の処理が異なる。そのため、制御回路９０にはｆ_DIVIの情報とｆ_DIVOの情報が入力される。なお、移相回路７０の入力信号の周波数ｆ₁、選択回路８０の出力信号の周波数をｆ₂とした時、ｆ₁＝ｆ_DIVI、ｆ₂＝ｆ_DIVOであるから、ｆ₁とｆ₂との大小関係はｆ_DIVIとｆ_DIVOとの大小関係と等価である。

図７は、第２実施形態における制御回路９０の処理例を示すフローチャート図である。図７に示すように、制御回路９０は、まず、入力されるｆ_DIVIとｆ_DIVOの情報から、分周信号ＤＩＶＩの周期Ｔ_DIVIと分周信号ＤＩＶＯ（フィードバック信号ＦＢ）の周期Ｔ_DIVOを計算し、さらに、Ｔ_DIVOとＴ_DIVIとの差の絶対値ΔＴを計算する（Ｓ１００）。なお、移相回路７０の入力信号の周波数ｆ₁、選択回路８０の出力信号の周波数をｆ₂とした時、ｆ₁＝ｆ_DIVI、ｆ₂＝ｆ_DIVOであるから、ΔＴ＝｜１／ｆ₂−１／ｆ₁｜である。

次に、ｆ_DIVO＞ｆ_DIVIの場合（Ｓ１１０のＹ）は、制御回路９０はステップＳ１２０〜Ｓ１２７の処理を行う。図８は、ｆ_DIVO＝ｆ_DIVI×６／５の場合のタイミングチャートの一例であり、以下、ステップＳ１２０〜Ｓ１２７の処理について図８を参照しながら説明する。なお、図８の例では、分周器１０の分周比１／Ｒ及び分周器６０の分周比１／Ｋはともに１に設定されており、周波数変換回路１の出力周波数ｆ_OUTは入力周波数ｆ_INの６／５倍となる。

まず、制御回路９０は、フィードバック信号ＦＢの立ち下がりのタイミングで（Ｓ１２０のＹ）、設定信号ＳＥＴ２をＭ×ΔＴ（Ｍは、Ｔ_DIVO／ΔＴ未満の最大の整数）にセットするとともに選択信号ＤＳＥＬをハイ（Ｈ）レベルにする（Ｓ１２１）。これにより、遅延信号ＤＬＹ２が分周信号ＤＩＶＩに対してＭ×ΔＴ遅れた信号になるとともに、基準信号ＲＥＦとして遅延信号ＤＬＹ１が選択される。図８の例では、ΔＴ＝１／５×ｆ_DIVI＝１／６×ｆ_DIVOであり、Ｍ＝５であるので、遅延信号ＤＬＹ２のパルス０は、分周信号ＤＩＶＩのパルス０に対して５ΔＴ遅れている。

次に、制御回路９０は、フィードバック信号ＦＢの次の立ち下がりのタイミングで（Ｓ１２２のＹ）、設定信号ＳＥＴ１を（Ｍ−１）×ΔＴにセットするとともに選択信号ＤＳＥＬをロー（Ｌ）レベルにする（Ｓ１２３）。これにより、遅延信号ＤＬＹ１が分周信号ＤＩＶＩに対して（Ｍ−１）×ΔＴ遅れた信号になるとともに、基準信号ＲＥＦとして遅延信号ＤＬＹ２（分周信号ＤＩＶＩに対して（Ｍ−１）×ΔＴ遅れた信号）が選択される。図８の例では、遅延信号ＤＬＹ１のパルス１は、分周信号ＤＩＶＩのパルス１に対して４ΔＴ遅れている。また、ＤＳＥＬがローレベルなので、ＤＬＹ２のパルス０が選択されて基準信号ＲＥＦに伝搬している。

次に、制御回路９０は、フィードバック信号ＦＢの次の立ち下がりのタイミングで（Ｓ１２４のＹ）、設定信号ＳＥＴ２を（ＳＥＴ２−２ΔＴ＋Ｔ_DIVO）％Ｔ_DIVO（％はモジュロ演算子）にセットするとともに選択信号ＤＳＥＬをハイ（Ｈ）レベルにする（Ｓ１２５）。これにより、遅延信号ＤＬＹ２は、分周信号ＤＩＶＩに対して（（Ｍ−２）×ΔＴ＋Ｔ_DIVO）％Ｔ_DIVO遅れた信号になるとともに、基準信号ＲＥＦとして遅延信号ＤＬＹ１（分周信号ＤＩＶＩに対して（Ｍ−１）×ΔＴ遅れた信号）が選択される。図８の例では、遅延信号ＤＬＹ２のパルス２は、分周信号ＤＩＶＩのパルス２に対して３ΔＴ遅れている。また、ＤＳＥＬがハイレベルなので、ＤＬＹ１のパルス１が選択されて基準信号ＲＥＦに伝搬している。

次に、制御回路９０は、フィードバック信号ＦＢの次の立ち下がりのタイミングで（Ｓ１２６のＹ）、設定信号ＳＥＴ１を（ＳＥＴ１−２ΔＴ＋Ｔ_DIVO）％Ｔ_DIVOセットするとともに選択信号ＤＳＥＬをロー（Ｌ）レベルにする（Ｓ１２７）。これにより、遅延信号ＤＬＹ１は、分周信号ＤＩＶＩに対して（（Ｍ−３）×ΔＴ＋Ｔ_DIVO）％Ｔ_DIVO遅れた信号になるとともに、基準信号ＲＥＦとして遅延信号ＤＬＹ２（分周信号ＤＩＶＩに対して（（Ｍ−２）×ΔＴ＋Ｔ_DIVO）％Ｔ_DIVO遅れた信号）が選択される。図８の例では、遅延信号ＤＬＹ１のパルス２、パルス３は、それぞれ分周信号ＤＩＶＩのパルス２、パルス３に対して２ΔＴ遅れている。また、ＤＳＥＬがローレベルなので、ＤＬＹ２のパルス２が選択されて基準信号ＲＥＦに伝搬している。

以降は、制御回路９０は、ステップＳ１２４〜Ｓ１２７の処理を繰り返し行う。これにより、フィードバック信号ＦＢの立ち下がりのタイミング毎に、遅延信号ＤＬＹ１と分周信号ＤＩＶＩとの遅延差あるいは遅延信号ＤＬＹ２と分周信号ＤＩＶＩとの遅延差がΔ２Ｔずつ減っていく（ただし、遅延差が０未満になると遅延信号ＤＬＹ１又は遅延信号ＤＬＹ２の遅延量を分周信号ＤＩＶＩの１周期分増やす）とともに、基準信号ＲＥＦとして遅
延信号ＤＬＹ１と遅延信号ＤＬＹ２が交互に選択される。これにより、フィードバック信号ＦＢの立ち下がりのタイミング毎に、分周信号ＤＩＶＩに対する遅延量がΔＴずつ減っていく信号が基準信号ＲＥＦに現れる。図８の例では、ＤＬＹ１のパルス３（分周信号ＤＩＶＩのパルス３に対して２ΔＴ遅れている）、ＤＬＹ２のパルス４（分周信号ＤＩＶＩのパルス４に対してΔＴ遅れている）、ＤＬＹ１のパルス５（分周信号ＤＩＶＩのパルス５と同じ位相）、ＤＬＹ２のパルス５（分周信号ＤＩＶＩのパルス５に対して５ΔＴ遅れている）、ＤＬＹ１のパルス６（分周信号ＤＩＶＩのパルス６に対して４ΔＴ遅れている）、・・・、ＤＬＹ１のパルス１３（分周信号ＤＩＶＩのパルス１３に対して２ΔＴ遅れている）が順番に選択されて基準信号ＲＥＦに伝搬している。

ステップＳ１２４〜Ｓ１２７の処理を繰り返すことにより、図８の例では、分周信号ＤＩＶＩのパルス５とパルス１０は基準信号ＲＥＦに２回伝搬している。すなわち、分周信号ＤＩＶＩのパルスが、ΔＴずつ遅延量を変えながら６／５の割合で基準信号ＲＥＦに伝搬している。これにより、基準信号ＲＥＦの周波数とフィードバック信号ＦＢの周波数が一致し、フィードバック信号ＦＢ（分周信号ＤＩＶＯ）の周波数（＝出力信号ＯＵＴの周波数ｆ_OUT）が分周信号ＤＩＶＩの周波数（＝入力信号ＩＮの周波数ｆ_IN）の６／５倍になっている。

一方、ｆ_DIVO≦ｆ_DIVIの場合（Ｓ１１０のＮ）は、制御回路９０はステップＳ１３０〜Ｓ１３７の処理を行う。図９は、ｆ_DIVO＝ｆ_DIVI×５／６の場合のタイミングチャートの一例であり、以下、ステップＳ１３０〜Ｓ１３７の処理について図９を参照しながら説明する。なお、図９の例では、分周器１０の分周比１／Ｒ及び分周器６０の分周比１／Ｋはともに１に設定されており、周波数変換回路１の出力周波数ｆ_OUTは入力周波数ｆ_INの５／６倍となる。

まず、制御回路９０は、フィードバック信号ＦＢの立ち下がりのタイミングで（Ｓ１３０のＹ）、設定信号ＳＥＴ１をΔＴにセットするとともに選択信号ＤＳＥＬをロー（Ｌ）レベルにする（Ｓ１３１）。これにより、遅延信号ＤＬＹ１が分周信号ＤＩＶＩに対してΔＴ遅れた信号になるとともに、基準信号ＲＥＦとして遅延信号ＤＬＹ２が選択される。図９の例では、ΔＴ＝１／６×ｆ_DIVI＝１／５×ｆ_DIVOであり、遅延信号ＤＬＹ１のパルス１は、分周信号ＤＩＶＩのパルス１に対してΔＴ遅れている。

次に、制御回路９０は、フィードバック信号ＦＢの次の立ち下がりのタイミングで（Ｓ１３２のＹ）、設定信号ＳＥＴ２を２ΔＴにセットするとともに選択信号ＤＳＥＬをハイ（Ｈ）レベルにする（Ｓ１３３）。これにより、遅延信号ＤＬＹ２が分周信号ＤＩＶＩに対して２ΔＴ遅れた信号になるとともに、基準信号ＲＥＦとして遅延信号ＤＬＹ１（分周信号ＤＩＶＩに対してΔＴ遅れた信号）が選択される。図９の例では、遅延信号ＤＬＹ２のパルス１、パルス２は、それぞれ分周信号ＤＩＶＩのパルス１、パルス２に対して２ΔＴ遅れている。また、ＤＳＥＬがハイレベルなので、ＤＬＹ１のパルス１が選択されて基準信号ＲＥＦに伝搬している。

次に、制御回路９０は、フィードバック信号ＦＢの次の立ち下がりのタイミングで（Ｓ１３４のＹ）、設定信号ＳＥＴ１を（ＳＥＴ１＋２ΔＴ）％Ｔ_DIVO（％はモジュロ演算子）にセットするとともに選択信号ＤＳＥＬをロー（Ｌ）レベルにする（Ｓ１３５）。これにより、遅延信号ＤＬＹ１は、分周信号ＤＩＶＩに対して３ΔＴ％Ｔ_DIVO遅れた信号になるとともに、基準信号ＲＥＦとして遅延信号ＤＬＹ２（分周信号ＤＩＶＩに対して２ΔＴ遅れた信号）が選択される。図９の例では、遅延信号ＤＬＹ１のパルス２、パルス３は、それぞれ分周信号ＤＩＶＩのパルス２、パルス３に対して３ΔＴ遅れている。また、ＤＳＥＬがローレベルなので、ＤＬＹ２のパルス２が選択されて基準信号ＲＥＦに伝搬している。

次に、制御回路９０は、フィードバック信号ＦＢの次の立ち下がりのタイミングで（Ｓ１３６のＹ）、設定信号ＳＥＴ２を（ＳＥＴ２＋２ΔＴ）％Ｔ_DIVOにセットするとともに選択信号ＤＳＥＬをハイ（Ｈ）レベルにする（Ｓ１３７）。これにより、遅延信号ＤＬＹ２は、分周信号ＤＩＶＩに対して４ΔＴ％Ｔ_DIVO遅れた信号になるとともに、基準信号ＲＥＦとして遅延信号ＤＬＹ１（分周信号ＤＩＶＩに対して３ΔＴ％Ｔ_DIVO遅れた信号）が選択される。図９の例では、遅延信号ＤＬＹ２のパルス３、パルス４は、それぞれ分周信号ＤＩＶＩのパルス３、パルス４に対して４ΔＴ遅れている。また、ＤＳＥＬがハイレベルなので、ＤＬＹ１のパルス３が選択されて基準信号ＲＥＦに伝搬している。

以降は、制御回路９０は、ステップＳ１３４〜Ｓ１３７の処理を繰り返し行う。これにより、フィードバック信号ＦＢの立ち下がりのタイミング毎に、遅延信号ＤＬＹ１と分周信号ＤＩＶＩとの遅延差あるいは遅延信号ＤＬＹ２と分周信号ＤＩＶＩとの遅延差がΔ２Ｔずつ増えていく（ただし、遅延差が分周信号ＤＩＶＩの１周期以上になると遅延信号ＤＬＹ１又は遅延信号ＤＬＹ２の遅延量を１周期分減らす）とともに、基準信号ＲＥＦとして遅延信号ＤＬＹ１と遅延信号ＤＬＹ２が交互に選択される。これにより、フィードバック信号ＦＢの立ち下がりのタイミング毎に、分周信号ＤＩＶＩに対する遅延量がΔＴずつ増えていく信号が基準信号ＲＥＦに現れる。図９の例では、ＤＬＹ２のパルス４（分周信号ＤＩＶＩのパルス４に対して４ΔＴ遅れている）、ＤＬＹ１のパルス６（分周信号ＤＩＶＩのパルス６と同じ位相）、ＤＬＹ２のパルス７（分周信号ＤＩＶＩのパルス７に対してΔＴ遅れている）、ＤＬＹ１のパルス８（分周信号ＤＩＶＩのパルス８に対して２ΔＴ遅れている）、・・・、ＤＬＹ１のパルス１５（分周信号ＤＩＶＩのパルス１５に対して３ΔＴ遅れている）が順番に選択されて基準信号ＲＥＦに伝搬している。

ステップＳ１３４〜Ｓ１３７の処理を繰り返すことにより、図９の例では、分周信号ＤＩＶＩのパルス５とパルス１１は基準信号ＲＥＦに伝搬していない。すなわち、分周信号ＤＩＶＩのパルスが、ΔＴずつ遅延量を変えながら５／６の割合で基準信号ＲＥＦに伝搬している。これにより、基準信号ＲＥＦの周波数とフィードバック信号ＦＢの周波数が一致し、フィードバック信号ＦＢ（分周信号ＤＩＶＯ）の周波数（＝出力信号ＯＵＴの周波数ｆ_OUT）が分周信号ＤＩＶＩの周波数（＝入力信号ＩＮの周波数ｆ_IN）の５／６倍になっている。

以上に説明したように、第２実施形態の周波数変換回路によれば、分周信号ＤＩＶＩに対して遅延量がΔＴずつ異なるパルスが順番に選択されて基準信号ＲＥＦとなり、基準信号ＲＥＦの位相とフィードバック信号ＦＢの位相とが一致するようにフィードバック制御がかかることで、入力信号ＩＮを周波数変換した出力信号ＯＵＴを生成することができる。従って、第２実施形態の周波数変換回路によれば、周波数シンセサイザーやフラクショナル分周器を使用する必要がなく、かつ、この周波数変換率は、移相回路７０の移相量（遅延量）を適切に設定することで任意に選択することができるので、回路規模や消費電力の増加を抑制しながら高い分解能で周波数変換を実現することができる。

１−３．第３実施形態
図１０は、第３実施形態の周波数変換回路の構成一例を示す図である。図１０に示すように、第３実施形態の周波数変換回路１は、分周器１０、位相比較器２０、チャージポンプ３０、ループフィルター４０、電圧制御発振器（ＶＣＯ）５０、分周器６０、移相回路７０、選択回路８０、制御回路９０、移相回路１７０及び選択回路１８０を含むＰＬＬ回路として構成されている。

分周器１０、位相比較器２０、チャージポンプ３０、ループフィルター４０、電圧制御発振器（ＶＣＯ）５０、分周器６０、移相回路７０及び選択回路８０の各構成は、第１実
施形態と同様であるため、その説明を省略する。また、移相回路１７０及び選択回路１８０の構成は、それぞれ第２実施形態の移相回路７０及び選択回路８０と同様であるため、その説明を省略する。

第３実施形態の周波数変換回路１では、第１実施形態（図１）と同様に、分周器６０の後段に移相回路７０（可変移相器７２Ａ，７２Ｂ）及び選択回路８０が設けられているとともに、第２実施形態（図６）の移相回路７０及び選択回路８０と同様に、分周器１０の後段に移相回路１７０（可変移相器１７２Ａ，１７２Ｂ）及び選択回路１８０が設けられている。

従って、移相回路７０及び選択回路８０は、第１実施形態の移相回路７０及び選択回路８０と同様の動作を行ってフィードバック信号ＦＢを生成し、移相回路１７０及び選択回路１８０は、第２実施形態の移相回路７０及び選択回路８０と同様の動作を行って基準信号ＲＥＦを生成する。

ただし、第３実施形態の周波数変換回路１では、制御回路９０の処理が第１実施形態及び第２実施形態と異なる。本実施形態では、制御回路９０は、分周器６０の出力信号（分周信号ＤＩＶＯ）の周波数ｆ_DIVO（＝ｆ_OUT×１／Ｋ）が分周器１０の出力信号（分周信号ＤＩＶＩ）の周波数ｆ_DIVI（＝ｆ_IN×１／Ｒ）よりも高い時は、基準信号ＲＥＦが分周信号ＤＩＶＩと同じ位相になるように、設定信号ＳＥＴ１＿ＲＥＦ，ＳＥＴ２＿ＲＥＦにより、可変移相器１７２Ａ，１７２Ｂの各移相量を０に設定するとともに、設定信号ＳＥＴ１＿ＦＢ，ＳＥＴ２＿ＦＢ及び選択信号ＤＳＥＬ＿ＦＢを第１実施形態の設定信号ＳＥＴ１，ＳＥＴ２及び選択信号ＤＳＥＬと同じ規則で変更する。

一方、ｆ_DIVOがｆ_DIVIよりも低い時は、制御回路９０は、フィードバック信号ＦＢが分周信号ＤＩＶＯと同じ位相になるように、設定信号ＳＥＴ１＿ＦＢ，ＳＥＴ２＿ＦＢにより、可変移相器７２Ａ，７２Ｂの各移相量を０に設定するとともに、設定信号ＳＥＴ１＿ＲＥＦ，ＳＥＴ２＿ＲＥＦ及び選択信号ＤＳＥＬ＿ＲＥＦを第２実施形態の設定信号ＳＥＴ１，ＳＥＴ２及び選択信号ＤＳＥＬと同じ規則で変更する。

この制御回路９０の制御により、本実施形態の周波数変換回路１は、ｆ_DIVOがｆ_DIVIよりも高い時は第１実施形態の周波数変換回路１と同様の動作を行い、ｆ_DIVOがｆ_DIVIよりも低い時は第２実施形態の周波数変換回路１と同様の動作を行う。

図１１は、第３実施形態における制御回路９０の処理例を示すフローチャート図である。図１１に示すように、制御回路９０は、まず、入力されるｆ_DIVIとｆ_DIVOの情報から、分周信号ＤＩＶＩの周期Ｔ_DIVIと分周信号ＤＩＶＯの周期Ｔ_DIVOを計算し、さらに、Ｔ_DIVOとＴ_DIVIとの差の絶対値ΔＴを計算する（Ｓ２００）。

次に、ｆ_DIVO＞ｆ_DIVIの場合（Ｓ２１０のＹ）は、制御回路９０はステップＳ２２０〜Ｓ２２８の処理を行う。

まず、制御回路９０は、設定信号ＳＥＴ１＿ＲＥＦ及びＳＥＴ２＿ＲＥＦを０にセットするとともに選択信号ＤＳＥＬ＿ＲＥＦをハイ（Ｈ）レベルに設定する（Ｓ２２０）。ただし、制御回路９０は、選択信号ＤＳＥＬ＿ＲＥＦをロー（Ｌ）レベルに設定してもよい。これにより、可変移相器１７２Ａの出力信号（遅延信号ＤＬＹ１＿ＲＥＦ）及び可変移相器１７２Ｂの出力信号（遅延信号ＤＬＹ２＿ＲＥＦ）が、ともに分周信号ＤＩＶＩと同じ位相の信号になり、その結果、基準信号ＲＥＦが分周信号ＤＩＶＩと同じ位相の信号になる。

そして、制御回路９０は、基準信号ＲＥＦの立ち下がりに同期して、第１実施形態のステップＳ３０〜Ｓ３３の処理と同様にステップＳ２２１〜Ｓ２２４の処理を行った後、第１実施形態のステップＳ３４〜Ｓ３７と同様にステップＳ２２５〜Ｓ２２８の処理を繰り返し行い、設定信号ＳＥＴ１＿ＦＢ，ＳＥＴ２＿ＦＢ及び選択信号ＤＳＥＬ＿ＦＢを順次変更する。これにより、基準信号ＲＥＦの立ち下がりのタイミング毎に、分周信号ＤＩＶＯに対する遅延量がΔＴずつ増えていく信号がフィードバック信号ＦＢに現れる。

図１２は、ｆ_DIVO＝ｆ_DIVI×６／５の場合のタイミングチャートの一例である。なお、図１２の例では、分周器１０の分周比１／Ｒ及び分周器６０の分周比１／Ｋはともに１に設定されており、周波数変換回路１の出力周波数ｆ_OUTは入力周波数ｆ_INの６／５倍となる。図１２の例では、ＤＬＹ１＿ＦＢのパルス１（分周信号ＤＩＶＯのパルス１に対してΔＴ遅れている）、ＤＬＹ２＿ＦＢのパルス２（分周信号ＤＩＶＯのパルス２に対して２ΔＴ遅れている）、ＤＬＹ１＿ＦＢのパルス３（分周信号ＤＩＶＯのパルス３に対して３ΔＴ遅れている）、ＤＬＹ２＿ＦＢのパルス４（分周信号ＤＩＶＯのパルス４に対して４ΔＴ遅れている）、ＤＬＹ１＿ＦＢのパルス６（分周信号ＤＩＶＯのパルス６と同じ位相）、・・・、ＤＬＹ１＿ＦＢのパルス１５（分周信号ＤＩＶＯのパルス１５に対して３ΔＴ遅れている）が順番に選択されてフィードバック信号ＦＢに伝搬している。ステップＳ２２５〜Ｓ２２８の処理を繰り返すことにより、図１２の例では、分周信号ＤＩＶＯのパルス５とパルス１１はフィードバック信号ＦＢに伝搬していない。すなわち、分周信号ＤＩＶＯのパルスが、ΔＴずつ遅延量を変えながら５／６の割合でフィードバック信号ＦＢに伝搬している。これにより、基準信号ＲＥＦの周波数とフィードバック信号ＦＢの周波数が一致し、分周信号ＤＩＶＯの周波数（＝出力信号ＯＵＴの周波数ｆ_OUT）が基準信号ＲＥＦ（分周信号ＤＩＶＩ）の周波数（＝入力信号ＩＮの周波数ｆ_IN）の６／５倍になっている。

一方、ｆ_DIVO≦ｆ_DIVIの場合（Ｓ２１０のＮ）は、制御回路９０はステップＳ２３０〜Ｓ２３８の処理を行う。

まず、制御回路９０は、設定信号ＳＥＴ１＿ＦＢ及びＳＥＴ２＿ＦＢを０にセットするとともに選択信号ＤＳＥＬ＿ＦＢをハイ（Ｈ）レベルに設定する（Ｓ２３０）。ただし、制御回路９０は、選択信号ＤＳＥＬ＿ＦＢをロー（Ｌ）レベルに設定してもよい。これにより、可変移相器７２Ａの出力信号（遅延信号ＤＬＹ１＿ＦＢ）及び可変移相器７２Ｂの出力信号（遅延信号ＤＬＹ２＿ＦＢ）が、ともに分周信号ＤＩＶＯと同じ位相の信号になり、その結果、フィードバック信号ＦＢが分周信号ＤＩＶＯと同じ位相の信号になる。

そして、制御回路９０は、フィードバック信号ＦＢの立ち下がりに同期して、第２実施形態のステップＳ１３０〜Ｓ１３３の処理と同様にステップＳ２３１〜Ｓ２３４の処理を行った後、第２実施形態のステップＳ１３４〜Ｓ１３７と同様にステップＳ２３５〜Ｓ２３８の処理を繰り返し行い、設定信号ＳＥＴ１＿ＲＥＦ，ＳＥＴ２＿ＲＥＦ及び選択信号ＤＳＥＬ＿ＲＥＦを順次変更する。これにより、フィードバック信号ＦＢの立ち下がりのタイミング毎に、分周信号ＤＩＶＩに対する遅延量がΔＴずつ減っていく信号が基準信号ＲＥＦに現れる。

図１３は、ｆ_DIVO＝ｆ_DIVI×５／６の場合のタイミングチャートの一例である。なお、図１３の例では、分周器１０の分周比１／Ｒ及び分周器６０の分周比１／Ｋはともに１に設定されており、周波数変換回路１の出力周波数ｆ_OUTは入力周波数ｆ_INの５／６倍となる。図１３の例では、ＤＬＹ１＿ＲＥＦのパルス１（分周信号ＤＩＶＩのパルス１に対してΔＴ遅れている）、ＤＬＹ２＿ＲＥＦのパルス２（分周信号ＤＩＶＩのパルス２に対して２ΔＴ遅れている）、ＤＬＹ１＿ＲＥＦのパルス３（分周信号ＤＩＶＩのパルス３に対して３ΔＴ遅れている）、ＤＬＹ２＿ＲＥＦのパルス４（分周信号ＤＩＶＩのパルス４に
対して４ΔＴ遅れている）、ＤＬＹ１＿ＲＥＦのパルス６（分周信号ＤＩＶＩのパルス６と同じ位相）、・・・、ＤＬＹ１＿ＲＥＦのパルス１５（分周信号ＤＩＶＩのパルス１５に対して３ΔＴ遅れている）が順番に選択されて基準信号ＲＥＦに伝搬している。ステップＳ２３５〜Ｓ２３８の処理を繰り返すことにより、図１３の例では、分周信号ＤＩＶＩのパルス５とパルス１１は準信号ＲＥＦに伝搬していない。すなわち、分周信号ＤＩＶＩのパルスが、ΔＴずつ遅延量を変えながら５／６の割合で準信号ＲＥＦに伝搬している。これにより、基準信号ＲＥＦの周波数とフィードバック信号ＦＢの周波数が一致し、分周信号ＤＩＶＯの周波数（＝出力信号ＯＵＴの周波数ｆ_OUT）が基準信号ＲＥＦ（分周信号ＤＩＶＩ）の周波数（＝入力信号ＩＮの周波数ｆ_IN）の５／６倍になっている。

以上に説明したように、第３実施形態の周波数変換回路によれば、分周信号ＤＩＶＩの周波数と分周信号ＤＩＶＯの周波数の大小関係に応じて、分周信号ＤＩＶＯに対して遅延量がΔＴずつ異なるパルスが順番に選択されてフィードバック信号ＦＢとなり、あるいは、これと排他的に、分周信号ＤＩＶＩに対して遅延量がΔＴずつ異なるパルスが順番に選択されて基準信号ＲＥＦとなり、基準信号ＲＥＦの位相とフィードバック信号ＦＢの位相とが一致するようにフィードバック制御がかかることで、入力信号ＩＮを周波数変換した出力信号ＯＵＴを生成することができる。従って、第３実施形態の周波数変換回路によれば、周波数シンセサイザーやフラクショナル分周器を使用する必要がなく、かつ、この周波数変換率は、移相回路７０や移相回路１７０の移相量（遅延量）を適切に設定することで任意に選択することができるので、回路規模や消費電力の増加を抑制しながら高い分解能で周波数変換を実現することができる。

２．原子発振器
２−１．第１実施形態
アルカリ金属原子の一種であるセシウム原子は、図１４に示すように、６Ｓ_1/2の基底準位と、６Ｐ_1/2、６Ｐ_3/2の２つの励起準位とを有することが知られている。さらに、６Ｓ_1/2、６Ｐ_1/2、６Ｐ_3/2の各準位は、複数のエネルギー準位に分裂した超微細構造を有している。具体的には、６Ｓ_1/2はＦ＝３，４の２つの基底準位を持ち、６Ｐ_1/2はＦ＝３，４の２つの励起準位を持ち、６Ｐ_3/2はＦ＝２，３，４，５の４つの励起準位を持っている。

例えば、６Ｓ_1/2のＦ＝３の基底準位にあるセシウム原子は、Ｄ２線を吸収することで、６Ｐ_3/2のＦ＝２，３，４のいずれかの励起準位に遷移することができるが、Ｆ＝５の励起準位に遷移することはできない。６Ｓ_1/2のＦ＝４の基底準位にあるセシウム原子は、Ｄ２線を吸収することで、６Ｐ_3/2のＦ＝３，４，５のいずれかの励起準位に遷移することができるが、Ｆ＝２の励起準位に遷移することはできない。これらは、電気双極子遷移を仮定した場合の遷移選択則による。逆に、６Ｐ_3/2のＦ＝３，４のいずれかの励起準位にあるセシウム原子は、Ｄ２線を放出して６Ｓ_1/2のＦ＝３又はＦ＝４の基底準位（元の基底準位又は他方の基底準位のいずれか）に遷移することができる。ここで、６Ｓ_1/2のＦ＝３，４の２つの基底準位と６Ｐ_3/2のＦ＝３，４のいずれかの励起準位からなる３準位（２つの基底準位と１つの励起準位からなる）は、Ｄ２線の吸収・発光によるΛ型の遷移が可能であることからΛ型３準位と呼ばれる。同様に、６Ｓ_1/2のＦ＝３，４の２つの基底準位と６Ｐ_1/2のＦ＝３，４のいずれかの励起準位からなる３準位は、Ｄ１線の吸収・発光によるΛ型の遷移が可能であるからΛ型３準位を形成する。なお、セシウム原子以外のルビジウム等のアルカリ金属原子も、同様に、Λ型３準位を形成する２つの基底準位と励起準位を有することが知られている。

ところで、気体状のアルカリ金属原子に、Λ型３準位を形成する第１の基底準位（セシウム原子の場合、６Ｓ_1/2のＦ＝３の基底準位）と励起準位（セシウム原子の場合、例えば６Ｐ_3/2のＦ＝４の励起準位）とのエネルギー差に相当する周波数（振動数）を有する
共鳴光（共鳴光１とする）と、第２の基底準位（セシウム原子の場合、６Ｓ_1/2のＦ＝４の基底準位）と励起準位とのエネルギー差に相当する周波数（振動数）を有する共鳴光（共鳴光２とする）とを同時に照射すると、２つの基底準位の重ね合わせ状態、即ち量子コヒーレンス状態（暗状態）になり、励起準位への励起が停止する電磁誘起透過（ＥＩＴ）現象（ＣＰＴと呼ばれることもある）が起こることが知られている。このＥＩＴ現象を起こす共鳴光対（共鳴光１と共鳴光２）の周波数差はアルカリ金属原子の２つの基底準位のエネルギー差ΔＥ₁₂に相当する周波数（共鳴周波数）と正確に一致する。例えば、セシウム原子の場合、共鳴周波数は９．１９２６３１７７０ＧＨｚであるので、セシウム原子に、周波数差が９．１９２６３１７７０ＧＨｚの２種類のＤ１線又はＤ２線のレーザー光を同時に照射すると、ＥＩＴ現象が起こる。

従って、図１５に示すように、周波数がｆ₁の光と周波数がｆ₂の光を気体状のアルカリ金属原子が封入されている原子セル（ガスセル）に同時に照射したとき、この２光波が共鳴光対となってアルカリ金属原子の各々がＥＩＴ現象を起こすか否かで原子セルを透過する光の強度が急峻に変化する。この急峻に変化する透過光の強度を示す信号はＥＩＴ信号（共鳴信号）と呼ばれ、共鳴光対の周波数差ｆ₁−ｆ₂がΔＥ₁₂に相当する周波数（共鳴周波数）ｆ₁₂と正確に一致するときにＥＩＴ信号のレベルがピーク値を示す。そこで、アルカリ金属原子のＥＩＴ現象を利用し、原子セルに２光波を照射して光検出器によりＥＩＴ信号のピークトップを検出するように、すなわち、２光波の周波数差ｆ₁−ｆ₂がΔＥ₁₂に相当する周波数（共鳴周波数）ｆ₁₂と正確に一致するように制御することで、高精度な発振器を実現することができる。

図１６は、アルカリ金属原子のＥＩＴ現象を利用した第１実施形態の原子発振器の構成例を示す図である。図１６に示すように、第１実施形態の原子発振器２００は、駆動回路２１０、半導体レーザー２２０、ガスセル２３０、光検出器２４０、検波回路２５０、変調回路２５２、低周波発振器２５４、検波回路２６０、変調回路２６２、低周波発振器２６４、電圧制御水晶発振器（ＶＣＸＯ）２７０、ＰＬＬ回路２８０、周波数変換回路２９０及びメモリー３００を含んで構成されている。なお、本実施形態の原子発振器は、適宜、図１６の構成要素（各部）の一部を省略又は変更したり、他の構成要素を付加した構成としてもよい。

ガスセル（原子セル）２３０は、ガラス等の透明部材でできた容器中に気体状のアルカリ金属原子（ナトリウム（Ｎａ）原子、ルビジウム（Ｒｂ）原子、セシウム（Ｃｓ）原子等）が封入されたものである。

半導体レーザー２２０は、ガスセル２３０に含まれるアルカリ金属原子にＥＩＴ現象を起こさせる共鳴光対となる２光波を含む光を発生させる。半導体レーザー２２０としては、端面発光レーザー（Edge Emitting Laser）や、垂直共振器面発光レーザー（ＶＣＳＥＬ：Vertical Cavity Surface Emitting Laser）等の面発光レーザーなどを用いることができる。半導体レーザー２２０が発生させた光は、ガスセル２３０に入射する。

光検出器２４０は、ガスセル２３０を透過した光が入射し、入射した光の強度に応じた検出信号を出力する。光検出器２４０は、例えば、受光した光の強度に応じた検出信号を出力するフォトダイオード（ＰＤ：Photo Diode）を用いて実現することができる。光検出器２４０の出力信号は検波回路２５０と検波回路２６０に入力される。

検波回路２５０は、数Ｈｚ〜数百Ｈｚ程度の低い周波数で発振する低周波発振器２５４の発振信号を用いて光検出器２４０の出力信号を同期検波する。変調回路２５２は、検波回路２５０による同期検波を可能とするために、低周波発振器２５４の発振信号（検波回路２５０に供給される発振信号と同じ信号）を変調信号として検波回路２５０の出力信号
を変調して駆動回路２１０に出力する。変調回路２５２は、周波数混合器（ミキサー）、周波数変調（ＦＭ：Frequency Modulation）回路、振幅変調（ＡＭ：Amplitude Modulation）回路等により実現することができる。

検波回路２６０は、数Ｈｚ〜数百Ｈｚ程度の低い周波数で発振する低周波発振器２６４の発振信号を用いて光検出器２４０の出力信号を同期検波する。そして、検波回路２６０の出力信号の大きさに応じて、電圧制御水晶発振器（ＶＣＸＯ）２７０の発振周波数が微調整される。電圧制御水晶発振器（ＶＣＸＯ）２７０は、例えば、数ＭＨｚ〜数１０ＭＨｚ程度で発振する。

変調回路２６２は、検波回路２６０による同期検波を可能とするために、低周波発振器２６４の発振信号（検波回路２６０に供給される発振信号と同じ信号）を変調信号として電圧制御水晶発振器（ＶＣＸＯ）２７０の出力信号を変調する。変調回路２６２は、周波数混合器（ミキサー）、周波数変調（ＦＭ）回路、振幅変調（ＡＭ）回路等により実現することができる。

ＰＬＬ回路２８０は、一定の周波数変換率で変調回路２６２の出力信号を周波数変換して駆動回路２１０に出力する。

駆動回路２１０は、半導体レーザー２２０のバイアス電流を設定するとともに、変調回路２５２の出力信号に応じて当該バイアス電流を微調整して半導体レーザー２２０に供給する。すなわち、半導体レーザー２２０、ガスセル２３０、光検出器２４０、検波回路２５０、変調回路２５２、駆動回路２１０を通るフィードバックループ（第１のフィードバックループ）により、半導体レーザー２２０が発生させる光の中心波長λ₀（中心周波数ｆ₀）が微調整される。具体的には、第１のフィードバックループにより、ガスセル２３０に封入されているアルカリ金属原子の励起準位と一方の基底準位とのエネルギー差に相当する波長λ₁（＝ｖ／ｆ₁：ｖは光の速度）、励起準位と他方の基底準位とのエネルギー差に相当する波長λ₂（＝ｖ／ｆ₂）に対して、半導体レーザー２２０の出射光の中心波長λ₀（＝ｖ／ｆ₀）が（λ₁＋λ₂）／２とほぼ一致する（中心周波数ｆ₀が（ｆ₁＋ｆ₂）／２とほぼ一致する）ようにフィードバック制御がかかる。

駆動回路２１０は、さらに、バイアス電流に、ＰＬＬ回路２８０の出力周波数成分（変調周波数ｆ_m）の電流（変調電流）を重畳して半導体レーザー２２０に供給する。この変調電流により、半導体レーザー２２０に周波数変調がかかり、中心周波数ｆ₀の光とともに、その両側にそれぞれ周波数がｆ_mだけずれた周波数ｆ₀±ｆ_m、ｆ₀±２ｆ_m、・・・の光を発生させる。そして、半導体レーザー２２０、ガスセル２３０、光検出器２４０、検波回路２６０、電圧制御水晶発振器（ＶＣＸＯ）２７０、変調回路２６２、ＰＬＬ回路２８０、駆動回路２１０を通るフィードバックループ（第２のフィードバックループ）により、周波数ｆ₀＋ｆ_mの光と周波数ｆ₀−ｆ_mの光がガスセル１１０に封入されているアルカリ金属原子にＥＩＴ現象を発生させる共鳴光対となるように、すなわち、ＰＬＬ回路２８０の出力周波数ｆ_mがΔＥ₁₂に相当する周波数（共鳴周波数）ｆ₁₂の１／２に正確に一致するように微調整される。例えば、アルカリ金属原子がセシウム原子であれば、共鳴周波数ｆ₁₂が９．１９２６３１７７０ＧＨｚなので、ＰＬＬ回路２８０の出力周波数ｆ_mが４．５９６３１５８８５ＧＨｚと一致した状態で安定する。図１７に、半導体レーザー２２０の出射光の周波数スペクトラムの一例を示す。図１７において、横軸は光の周波数であり、縦軸は光の強度である。

周波数変換回路２９０は、例えば、前述した実施形態のいずれかの周波数変換回路１であり、メモリー３００に記憶されている情報（ｆ_DIVI，ｆ_DIVO）に応じた周波数変換率で電圧制御水晶発振器（ＶＣＸＯ）２７０の出力信号を周波数変換する。本実施形態では、
周波数変換回路２９０の出力信号が原子発振器２００の出力信号となっている。

メモリー３００は、不揮発性のメモリーであり、周波数変換回路３８０に含まれる２つの分周信号ＤＩＶＩ，ＤＩＶＯの各周波数ｆ_DIVI，ｆ_DIVOの情報が記憶されている。

本実施形態の原子発振器によれば、所望の出力周波数Ｆ（例えば１０ＭＨｚ）に対して、電圧制御水晶発振器（ＶＣＸＯ）２７０の発振周波数がわずかにずれたＦ＋ΔＦであったとしても、ｆ_DIVI，ｆ_DIVOを適切に設定して周波数変換回路２９０の周波数変換率をＦ／（Ｆ＋ΔＦ）にすることにより、出力周波数を所望の周波数Ｆに正確に一致させることができる。従って、周波数精度の高い原子発振器を実現することができる。

２−１．第２実施形態
ＥＩＴ現象を利用する方式以外の他の方式として、アルカリ金属原子を封入した原子セルに、励起準位と一方の基底準位とのエネルギー差に相当する周波数の励起光を照射するとともに、原子セルを収容した空洞共振器にアルカリ金属原子の共鳴周波数と一致するマイクロ波を印加することで生じる光マイクロ２重共鳴現象を利用するものが知られている。

例えば、通常の熱平衡状態ではセシウム原子は６Ｓ_1/2，Ｆ＝３の基底準位と６Ｓ_1/2，Ｆ＝４の基底準位に等しい確率で存在している。この状態で、例えば、６Ｐ_3/2，Ｆ＝３の励起準位と６Ｓ_1/2，Ｆ＝３の基底準位とのエネルギー差に相当する周波数の励起光がセシウム原子に照射されると、６Ｐ_3/2，Ｆ＝３の基底準位のセシウム原子のみが励起光を吸収して光ポンピングされ、６Ｐ_3/2，Ｆ＝３の励起準位へ励起される 。しかし、この励起準位は不安定なエネルギー準位であるので、自然放出によって６Ｓ_1/2，Ｆ＝３の基底準位と６Ｓ_1/2，Ｆ＝４の基底準位に等しい確率で遷移する。このように、６Ｓ_1/2，Ｆ＝３の基底準位のセシウム原子の光ポンピングによる６Ｐ_3/2，Ｆ＝３の励起準位への励起と、自然放出による６Ｐ_3/2，Ｆ＝３の励起準位から６Ｓ_1/2，Ｆ＝３の基底準位あるいは６Ｓ_1/2，Ｆ＝４の基底準位への等確率での遷移が繰り返される。これによって、セシウム原子は６Ｓ_1/2，Ｆ＝４の基底準位にのみ存在する状態となる。この状態で、セシウム原子の共鳴周波数（９．１９２６３１７７０ＧＨｚ）と一致するマイクロ波によって空洞共振器が励振されると、６Ｓ_1/2，Ｆ＝４の基底準位にあるセシウム原子は誘導放出によって６Ｓ_1/2，Ｆ＝３の基底準位に遷移する。

一方、前述の光ポンピングのときに、セシウム原子は励起光のエネルギーを吸収するので、原子セルを透過する光の強度が低下する。そして、セシウムルビジウム原子が誘導放出によって６Ｓ_1/2，Ｆ＝４の基底準位から６Ｓ_1/2，Ｆ＝３の基底準位に遷移する確率は、マイクロ波の周波数がセシウム原子の共鳴周波数に一致した時に最大になり、マイクロ波の周波数と共鳴周波数との差が大きくなる程低下する。この現象は、光マイクロ２重共鳴現象と呼ばれ、セシウム原子以外のルビジウム等のアルカリ金属原子についても、同様の現象が生じる。

従って、図１８に示すように、空洞共振器をマイクロ波によって励振したとき、原子セル（ガスセル）に封入されているアルカリ金属原子の各々が光マイクロ２重共鳴現象を起こすか否かで原子セルを透過する光の強度が急峻に変化する。そこで、アルカリ金属原子の光マイクロ２重共鳴現象を利用し、原子セルに励起光を照射するとともに空洞共振器をマイクロ波で励振し、光検出器の検出強度が極小となるように、すなわち、マイクロ波の周波数が共鳴周波数ΔＥ₁₂に相当する周波数（共鳴周波数）ｆ₁₂と正確に一致するように制御することで、高精度な発振器を実現することができる。

図１９は、アルカリ金属原子の光マイクロ２重共鳴現象を利用した第２実施形態の原子
発振器の構成例を示す図である。図１９に示すように、第２実施形態の原子発振器２００は、ランプ励振部３１０、ランプ３２０、マイクロ波共振器３３０、ガスセル３３２、放射用アンテナ３３４、光検出器３４０、検波回路３５０、変調回路３５２、低周波発振器３５４、電圧制御水晶発振器（ＶＣＸＯ）３６０、ＰＬＬ回路３７０、周波数変換回路３８０及びメモリー３９０を含んで構成されている。なお、本実施形態の原子発振器は、適宜、図１９の構成要素（各部）の一部を省略又は変更したり、他の構成要素を付加した構成としてもよい。

ガスセル（原子セル）３３２は、ガラス等の透明部材でできた容器中に気体状のアルカリ金属原子（ナトリウム（Ｎａ）原子、ルビジウム（Ｒｂ）原子、セシウム（Ｃｓ）原子等）が封入されたものである。ガスセル３３２は、マイクロ波共振器３３０に収容されている。

マイクロ波共振器（空洞共振器）３３０は、放射用アンテナ３３４から放射されるマイクロ波の周波数で励振する。

ランプ３２０は、ランプ励振部３１０によって点灯し、ガスセル３３２に封入されているアルカリ金属原子を励起するための共鳴光を発生させる。具体的には、ランプ３２０は、ガスセル３３２に封入されているアルカリ金属原子の励起準位と一方の基底準位とのエネルギー差に相当する波長λ₁の光を発生させる。例えば、ガスセル３３２にルビジウム（Ｒｂ）原子が封入されている場合はランプ３２０としてルビジウムランプが用いられる。

光検出器３４０は、ガスセル３３２を透過した光が入射し、入射した光の強度に応じた検出信号を出力する。光検出器３４０は、例えば、受光した光の強度に応じた検出信号を出力するフォトダイオード（ＰＤ）を用いて実現することができる。光検出器３４０の出力信号は検波回路３５０に入力される。

検波回路３５０は、数Ｈｚ〜数百Ｈｚ程度の低い周波数で発振する低周波発振器３５４の発振信号を用いて光検出器３４０の出力信号を同期検波する。そして、検波回路３５０の出力信号の大きさに応じて、電圧制御水晶発振器（ＶＣＸＯ）３６０の発振周波数が微調整される。電圧制御水晶発振器（ＶＣＸＯ）３６０は、例えば、数ＭＨｚ〜数１０ＭＨｚ程度で発振する。

変調回路３５２は、検波回路３５０による同期検波を可能とするために、低周波発振器３５４の発振信号（検波回路３５０に供給される発振信号と同じ信号）を変調信号として電圧制御水晶発振器（ＶＣＸＯ）３６０の出力信号を変調する。変調回路３５２は、周波数混合器（ミキサー）、周波数変調（ＦＭ）回路、振幅変調（ＡＭ）回路等により実現することができる。

ＰＬＬ回路３７０は、一定の周波数変換率で変調回路３５２の出力信号を周波数変換して放射用アンテナ３３４に出力する。

放射用アンテナ３３４は、ＰＬＬ回路３７０の出力周波数に応じたマイクロ波を放射する。

そして、ガスセル３３２、光検出器３４０、検波回路３５０、電圧制御水晶発振器（ＶＣＸＯ）３６０、変調回路３５２、ＰＬＬ回路３７０、放射用アンテナ３３４を通るフィードバックループにより、マイクロ波共振器３３０が、ガスセル３３２に封入されているアルカリ金属原子の２つの基底準位のエネルギー差ΔＥ₁₂に相当する周波数（共鳴周波数
）ｆ₁₂で励振するように微調整される。例えば、アルカリ金属原子がルビジウム原子であれば、共鳴周波数ｆ₁₂が６．８３４６８２６１２８ＧＨｚなので、ＰＬＬ回路３７０の出力周波数が６．８３４６８２６１２８ＧＨｚと一致した状態で安定する。

周波数変換回路３８０は、例えば、前述した実施形態のいずれかの周波数変換回路１であり、メモリー３９０に記憶されている情報（ｆ_DIVI，ｆ_DIVO）に応じた周波数変換率で電圧制御水晶発振器（ＶＣＸＯ）３６０の出力信号を周波数変換する。本実施形態では、周波数変換回路３８０の出力信号が原子発振器２００の出力信号となっている。

メモリー３９０は、不揮発性のメモリーであり、周波数変換回路３８０に含まれる２つの分周信号ＤＩＶＩ，ＤＩＶＯの各周波数ｆ_DIVI，ｆ_DIVOの情報が記憶されている。

本実施形態の原子発振器によれば、所望の出力周波数Ｆ（例えば１０ＭＨｚ）に対して、電圧制御水晶発振器（ＶＣＸＯ）３６０の発振周波数がわずかにずれたＦ＋ΔＦであったとしても、ｆ_DIVI，ｆ_DIVOを適切に設定して周波数変換回路３８０の周波数変換率をＦ／（Ｆ＋ΔＦ）にすることにより、出力周波数を所望の周波数Ｆに正確に一致させることができる。従って、周波数精度の高い原子発振器を実現することができる。

３．電子機器
図２０は、本実施形態の電子機器の機能ブロック図である。本実施形態の電子機器４００は、クロック生成部４１０、ＭＰＵ（Micro Processing Unit）４２０、操作部４３０、ＲＯＭ（Read Only Memory）４４０、ＲＡＭ（Random Access Memory）４５０、通信部４６０、表示部４７０、音出力部４８０を含んで構成されている。なお、本実施形態の電子機器は、図２０の構成要素（各部）の一部を省略又は変更したり、他の構成要素を付加した構成としてもよい。

クロック生成部４１０は、原子発振器４１２の発振信号を原振クロックとして、各種のクロック信号を生成する。原子発振器４１２は、例えば、前述した原子発振器２００である。

ＭＰＵ４２０は、ＲＯＭ４４０等に記憶されているプログラムに従い、クロック生成部４１０が生成する各種のクロック信号を用いて各種の計算処理や制御処理を行う。具体的には、ＭＰＵ４２０は、操作部４３０からの操作信号に応じた各種の処理、外部とデータ通信を行うために通信部４６０を制御する処理、表示部４７０に各種の情報を表示させるための表示信号を送信する処理、音出力部４８０に各種の音を出力させる処理等を行う。

操作部４３０は、操作キーやボタンスイッチ等により構成される入力装置であり、ユーザーによる操作に応じた操作信号をＭＰＵ４２０に出力する。

ＲＯＭ４４０は、ＭＰＵ４２０が各種の計算処理や制御処理を行うためのプログラムやデータ等を記憶している。

ＲＡＭ４５０は、ＭＰＵ４２０の作業領域として用いられ、ＲＯＭ４４０から読み出されたプログラムやデータ、操作部４３０から入力されたデータ、ＣＰＵ４２０が各種プログラムに従って実行した演算結果等を一時的に記憶する。

通信部４６０は、ＣＰＵ４２０と外部装置との間のデータ通信を成立させるための各種制御を行う。

表示部４７０は、ＬＣＤ（Liquid Crystal Display）等により構成される表示装置であ
り、ＭＰＵ４２０から入力される表示信号に基づいて各種の情報を表示する。

音出力部４８０は、スピーカー等の音を出力する装置である。

原子発振器４１２として本実施形態の原子発振器２００を組み込むことにより、信頼性の高い電子機器をより従来よりも低コストで実現することができる。

図２１に、本実施形態の電子機器の一例として原子発振器を搭載した電子機器（携帯端末）の模式図を示す。図２１において、携帯端末５００（ＰＨＳ、スマートフォンを含む）（電子機器４００の一例）は、複数の操作ボタン５０２（操作部４３０の一例）、受話口５０４及び送話口５０６を備え、操作ボタン５０２と受話口５０４との間には表示部５０８（表示部４７０の一例）が配置されている。最近では、このような携帯端末５００においてもＧＰＳ機能を備えている。そこで、携帯端末５００には、ＧＰＳ回路のクロック源として本実施形態の原子発振器が内蔵されている。

本実施形態の電子機器としては、この他にも種々の電子機器が考えられ、例えば、パーソナルコンピューター（例えば、モバイル型パーソナルコンピューター、ラップトップ型パーソナルコンピューター、タブレット型パーソナルコンピューター）、携帯電話機などの移動体端末、ディジタルスチールカメラ、インクジェット式吐出装置（例えば、インクジェットプリンター）、ルーターやスイッチなどのストレージエリアネットワーク機器、ローカルエリアネットワーク機器、テレビ、ビデオカメラ、ビデオテープレコーダー、カーナビゲーション装置、ページャー、電子手帳（通信機能付も含む）、電子辞書、電卓、電子ゲーム機器、ゲーム用コントローラー、ワードプロセッサー、ワークステーション、テレビ電話、防犯用テレビモニター、電子双眼鏡、ＰＯＳ端末、医療機器（例えば電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡）、魚群探知機、各種測定機器、計器類（例えば、車両、航空機、船舶の計器類）、フライトシュミレーター、ヘッドマウントディスプレイ、モーショントレース、モーショントラッキング、モーションコントローラー、ＰＤＲ（歩行者位置方位計測）等が挙げられる。

４．変形例
本発明は本実施形態に限定されず、本発明の要旨の範囲内で種々の変形実施が可能である。

［変形例１］
第３実施形態の周波数変換回路において、制御回路９０が、ｆ_DIVO＞ｆ_DIVIの時は、フィードバック信号ＦＢが分周信号ＤＩＶＯと同じ位相になるように、図１１のステップＳ２２０に代えて、設定信号ＳＥＴ１＿ＦＢ，ＳＥＴ２＿ＦＢにより、可変移相器１７２Ａ，１７２Ｂの各移相量を０に設定するとともに、図１１のステップＳ２２１〜Ｓ２２８に代えて、設定信号ＳＥＴ１＿ＲＥＦ，ＳＥＴ２＿ＲＥＦ及び選択信号ＤＳＥＬ＿ＲＥＦを第２実施形態の設定信号ＳＥＴ１，ＳＥＴ２及び選択信号ＤＳＥＬと同じ規則で変更する（図７のステップＳ１２０〜Ｓ１２７と同様の処理を行う）ように変形してもよい。

同様に、第３実施形態の周波数変換回路において、制御回路９０が、ｆ_DIVO≦ｆ_DIVIの時は、基準信号ＲＥＦが分周信号ＤＩＶＩと同じ位相になるように、図１１のステップＳ２３０に代えて、設定信号ＳＥＴ１＿ＲＥＦ，ＳＥＴ２＿ＲＥＦにより、可変移相器１７２Ａ，１７２Ｂの各移相量を０に設定するとともに、図１１のステップＳ２３１〜Ｓ２３８に代えて、設定信号ＳＥＴ１＿ＦＢ，ＳＥＴ２＿ＦＢ及び選択信号ＤＳＥＬ＿ＦＢを第１実施形態の設定信号ＳＥＴ１，ＳＥＴ２及び選択信号ＤＳＥＬと同じ規則で変更する（図３のステップＳ４０〜Ｓ４７と同様の処理を行う）ように変形してもよい。

［変形例２］
第３実施形態の周波数変換回路において、制御回路９０は、ｆ_DIVO＞ｆ_DIVIの時は、移相回路１７０の動作を停止させるとともに、移相回路１７０及び選択回路１８０をバイパスして分周器１０の出力信号（分周信号ＤＩＶＩ）を基準信号ＲＥＦとしてもよい。

同様に、第３実施形態の周波数変換回路において、制御回路９０は、ｆ_DIVO≦ｆ_DIVIの時は、移相回路７０の動作を停止させるとともに、移相回路７０及び選択回路８０をバイパスして分周器６０の出力信号（分周信号ＤＩＶＯ）をフィードバック信号ＦＢとしてもよい。

これらのようにすれば、ｆ_DIVOとｆ_DIVIの大小関係に応じて、移相回路７０と移相回路１７０のいずれかが動作を停止するので、消費電流を削減することができる。

［変形例３］
図２２に示すように、第１実施形態の原子発振器において、周波数変換回路２９０を第２のフィードバックループ内に設けてもよい。図２２の例では、電圧制御水晶発振器（ＶＣＸＯ）２７０と変調回路２６２の間に周波数変換回路２９０が設けられ、電圧制御水晶発振器（ＶＣＸＯ）２７０の出力信号が原子発振器２００の出力信号となっている。第２のフィードバックループによりＰＬＬ回路２８０の出力周波数が原子の共鳴周波数ｆ₁₂の１／２に正確に一致するように制御がかかるので、ＰＬＬ回路２８０の設定分解能の限界によってＰＬＬ回路２８０の入力周波数は原子発振器２００の所望の周波数Ｆ（例えば１０ＭＨｚ）からわずかにずれたＦ＋ΔＦで安定する。本変形例の原子発振器では、ｆ_DIVI，ｆ_DIVOを適切に設定することにより、周波数変換回路２９０の周波数変換率を（Ｆ＋ΔＦ）／Ｆにすることができるので、電圧制御水晶発振器（ＶＣＸＯ）２７０の発振周波数を所望の出力周波数Ｆ（例えば１０ＭＨｚ）に正確に一致させることができる。従って、周波数精度の高い原子発振器を実現することができる。

同様に、図２３に示すように、第２実施形態の原子発振器において、周波数変換回路３８０をフィードバックループ内に設けてもよい。図２３の例では、電圧制御水晶発振器（ＶＣＸＯ）３６０と変調回路３５２の間に周波数変換回路３８０が設けられ、電圧制御水晶発振器（ＶＣＸＯ）３６０の出力信号が原子発振器２００の出力信号となっている。フィードバックループによりＰＬＬ回路３７０の出力周波数が原子の共鳴周波数ｆ₁₂に正確に一致するように制御がかかるので、ＰＬＬ回路３７０の設定分解能の限界によってＰＬＬ回路３７０の入力周波数は原子発振器２００の所望の周波数Ｆ（例えば１０ＭＨｚ）からわずかにずれたＦ＋ΔＦで安定する。本変形例の原子発振器では、ｆ_DIVI，ｆ_DIVOを適切に設定することにより、周波数変換回路３８０の周波数変換率を（Ｆ＋ΔＦ）／Ｆにすることができるので、電圧制御水晶発振器（ＶＣＸＯ）３６０の発振周波数を所望の出力周波数Ｆ（例えば１０ＭＨｚ）に正確に一致させることができる。従って、周波数精度の高い原子発振器を実現することができる。

［変形例４］
図２４に示すように、第１実施形態の原子発振器において、ＰＬＬ回路２８０を周波数変換回路２９０に置き換えてもよい。図２４の例では、電圧制御水晶発振器（ＶＣＸＯ）２７０の出力信号が原子発振器２００の出力信号となっている。第２のフィードバックループにより周波数変換回路２９０の出力周波数が原子の共鳴周波数ｆ₁₂の１／２に正確に一致するように制御がかかるので、電圧制御水晶発振器（ＶＣＸＯ）２７０の発振周波数を所望の周波数Ｆ（例えば１０ＭＨｚ）に一致させるためには周波数変換回路２９０の周波数変換率はｆ₁₂／（２Ｆ）でなければいけない。本変形例の原子発振器では、ｆ_DIVI，ｆ_DIVOを適切に設定することにより、周波数変換回路２９０の周波数変換率をｆ₁₂／（２Ｆ）にすることができるので、電圧制御水晶発振器（ＶＣＸＯ）２７０の発振周波数を所
望の出力周波数Ｆ（例えば１０ＭＨｚ）に正確に一致させることができる。従って、周波数精度の高い原子発振器を実現することができる。

同様に、図２５に示すように、第２実施形態の原子発振器において、ＰＬＬ回路３７０を周波数変換回路３８０に置き換えてもよい。図２５の例では、電圧制御水晶発振器（ＶＣＸＯ）３６０の出力信号が原子発振器２００の出力信号となっている。フィードバックループにより周波数変換回路３８０の出力周波数が原子の共鳴周波数ｆ₁₂に正確に一致するように制御がかかるので、電圧制御水晶発振器（ＶＣＸＯ）３６０の発振周波数を所望の周波数Ｆ（例えば１０ＭＨｚ）に一致させるためには周波数変換回路２９０の周波数変換率はｆ₁₂／Ｆでなければいけない。本変形例の原子発振器では、ｆ_DIVI，ｆ_DIVOを適切に設定することにより、周波数変換回路３８０の周波数変換率をｆ₁₂／Ｆにすることができるので、電圧制御水晶発振器（ＶＣＸＯ）３６０の発振周波数を所望の出力周波数Ｆ（例えば１０ＭＨｚ）に正確に一致させることができる。従って、周波数精度の高い原子発振器を実現することができる。

５．応用例
本実施形態又は変形例の原子発振器の構成は、共鳴光によって原子に量子干渉状態を生じさせる様々な量子干渉装置に応用することができる。

［応用例１］
例えば、本実施形態又は変形例の原子発振器において、ガスセル２３０又はガスセル３３２の周辺の磁場の変化に追従して電圧制御水晶発振器（ＶＣＸＯ）２７０又は電圧制御水晶発振器（ＶＣＸＯ）３６０の発振周波数が変化する。従って、ガスセル２３０又はガスセル３３２の近傍に磁気測定対象物を配置することで磁気センサー（量子干渉装置の一例）を実現することができる。

［応用例２］
また、例えば、本実施形態又は変形例の原子発振器と同様の構成により、極めて安定した金属原子の量子干渉状態（量子コヒーレンス状態）を作り出すことができるので、ガスセル２３０又はガスセル３３２に入射する共鳴光対を取り出すことで、量子コンピュータ、量子メモリー、量子暗号システム等の量子情報機器に用いる光源（量子干渉装置の一例）を実現することもできる。

上述した実施形態および変形例は一例であって、これらに限定されるわけではない。例えば、各実施形態および各変形例を適宜組み合わせることも可能である。

本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。

１ 周波数変換回路、１０ 分周器、２０ 位相比較器、３０ チャージポンプ、４０ ループフィルター、５０ 電圧制御発振器（ＶＣＯ）、６０ 分周器、７０ 移相回路、７２Ａ 可変移相器、７２Ｂ 可変移相器、７４ 移相器、７６ 移相器、７８ 矩形波生成回路、８０ 選択回路、９０ 制御回路、１７０ 移相回路、１７２Ａ 可変移相器、１７２Ｂ 可変移相器、１８０ 選択回路、２００ 原子発振器、２１０ 駆動回路、２２０ 半導体レーザー、２３０ ガスセル（原子セル）、２４０ 光検出器、２５０
検波回路、２５２ 変調回路、２５４ 低周波発振器、２６０ 検波回路、２６２ 変調回路、２６４ 低周波発振器、２７０ 電圧制御水晶発振器（ＶＣＸＯ）、２８０ ＰＬＬ回路、２９０ 周波数変換回路、３００ メモリー、３１０ ランプ励振部、３２０ ランプ、３３０ マイクロ波共振器（空洞共振器）、３３２ ガスセル（原子セル）、３３４ 放射用アンテナ、３４０ 光検出器、３５０ 検波回路、３５２ 変調回路、３５４ 低周波発振器、３６０ 電圧制御水晶発振器（ＶＣＸＯ）、３７０ ＰＬＬ回路、３８０ 周波数変換回路、３９０ メモリー、４００ 電子機器、４１０ クロック生成部、４１２ 原子発振器、４２０ ＭＰＵ、４３０ 操作部、４４０ ＲＯＭ、４５０ ＲＡＭ、４６０ 通信部、４７０ 表示部、４８０ 音出力部、５００ 携帯端末、５０２
操作ボタン、５０４ 受話口、５０６ 送話口、５０８ 表示部

Claims (11)

1. 第１の信号が入力され、当該第１の信号の周波数が変換された第２の信号を生成する周波数変換回路であって、
   前記第１の信号に基づく基準信号の位相と前記第２の信号に基づくフィードバック信号の位相とを比較し、位相差に応じた信号を出力する位相比較器と、
   前記位相比較器の出力信号に応じた周波数で発振し、前記第２の信号を生成する発振器と、
   位相の異なる複数の信号を生成して出力する移相回路と、
   前記位相の異なる複数の信号の中から１つの信号を選択し、前記フィードバック信号又は前記基準信号として出力する選択回路と、
   前記選択回路が前記位相の異なる複数の信号の各々を順番に選択するように制御する制御回路と、を含む、周波数変換回路。
2. 請求項１において、
   前記制御回路は、
   前記選択回路が、前記位相の異なる複数の信号の各々を、前記移相回路の入力信号との位相差が小さい順又は大きい順に選択するように制御する、周波数変換回路。
3. 請求項１又は２において、
   前記移相回路は、
   移相量を変更可能な複数の可変移相器を含み、当該複数の可変移相器の出力信号を前記位相の異なる複数の信号として出力し、
   前記制御回路は、
   前記複数の可変移相器の各々の移相量を一定間隔で増加又は減少させる、周波数変換回路。
4. 請求項１乃至３のいずれか一項において、
   前記移相回路は、
   前記第２の信号に基づいて前記位相の異なる複数の信号を生成し、
   前記選択回路は、
   前記基準信号に同期して前記位相の異なる複数の信号の中から１つの信号を選択して前記フィードバック信号として出力する、周波数変換回路。
5. 請求項４において、
   前記移相回路の入力信号の周波数ｆ₁、前記選択回路の出力信号の周波数をｆ₂、ΔＴ＝｜１／ｆ₁−１／ｆ₂｜とした時、
   前記移相回路は、
   前記位相の異なる複数の信号として、当該移相回路の入力信号に対する遅延量がΔＴずつ異なる複数の信号を生成し、
   前記選択回路は、
   ｆ₂＞ｆ₁の時は遅延量の小さい信号から順番に選択し、ｆ₂＜ｆ₁の時は遅延量の大きい信号から順番に選択する、周波数変換回路。
6. 請求項１乃至３のいずれか一項において、
   前記移相回路は、
   第１の信号に基づいて前記位相の異なる複数の信号を生成し、
   前記選択回路は、
   前記フィードバック信号に同期して前記位相の異なる複数の信号の中から１つの信号を選択して前記基準信号として出力する、周波数変換回路。
7. 請求項６において、
   前記移相回路の入力信号の周波数ｆ₁、前記選択回路の出力信号の周波数をｆ₂、ΔＴ＝｜１／ｆ₂−１／ｆ₁｜とした時、
   前記移相回路は、
   前記位相の異なる複数の信号として、当該移相回路の入力信号に対する遅延量がΔＴずつ異なる複数の信号を生成し、
   前記選択回路は、
   ｆ₂＞ｆ₁の時は遅延量の大きい信号から順番に選択し、ｆ₂＜ｆ₁の時は遅延量の小さい信号から順番に選択する、周波数変換回路。
8. 請求項１乃至３のいずれか一項において、
   前記移相回路を第１の移相回路、前記選択回路を第１の選択回路とし、
   前記第１の信号に基づいて、位相の異なる複数の信号を生成して出力する第２の移相回路と、
   前記フィードバック信号に同期して、前記第２の移相回路が生成する前記位相の異なる複数の信号の中から１つの信号を選択して前記基準信号として出力する第２の選択回路と、をさらに含み、
   前記第１の移相回路は、
   前記第２の信号に基づいて前記位相の異なる複数の信号を生成し、
   前記第１の選択回路は、
   前記基準信号に同期して、前記第１の移相回路が生成する前記位相の異なる複数の信号の中から１つの信号を選択して前記フィードバック信号として出力し、
   前記制御回路は、
   前記第２の移相回路の入力信号の位相と前記第２の選択回路の出力信号の位相とを一致させるとともに前記第１の選択回路が前記第１の移相回路が生成する前記位相の異なる複数の信号の各々を順番に選択するように制御し、又は、前記第１の移相回路の入力信号の位相と前記第１の選択回路の出力信号の位相とを一致させるとともに前記第２の選択回路が前記第２の移相回路が生成する前記位相の異なる複数の信号の各々を順番に選択するように制御する、周波数変換回路。
9. 請求項１乃至８のいずれか一項に記載の周波数変換回路を含む、原子発振器。
10. 請求項９に記載の原子発振器を備えた、電子機器。
11. 第１の信号に基づく基準信号の位相と第２の信号に基づくフィードバック信号の位相とを比較し、位相差に応じた信号を出力する位相比較器と、前記位相比較器の出力信号に応じた周波数で発振し、前記第２の信号を生成する発振器と、位相の異なる複数の信号を生成して出力する移相回路と、前記位相の異なる複数の信号の中から１つの信号を選択し、前記フィードバック信号又は前記基準信号として出力する選択回路と、を含む周波数変換回路の制御方法であって、
    前記選択回路が前記位相の異なる複数の信号の各々を順番に選択するように制御する、周波数変換回路の制御方法。

Images