JPS58164327A - 周波数逓倍回路 - Google Patents
周波数逓倍回路Info
- Publication number
- JPS58164327A JPS58164327A JP57047577A JP4757782A JPS58164327A JP S58164327 A JPS58164327 A JP S58164327A JP 57047577 A JP57047577 A JP 57047577A JP 4757782 A JP4757782 A JP 4757782A JP S58164327 A JPS58164327 A JP S58164327A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- phase
- frequency
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010363 phase shift Effects 0.000 claims description 8
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 230000005540 biological transmission Effects 0.000 claims 1
- 230000008878 coupling Effects 0.000 claims 1
- 230000010355 oscillation Effects 0.000 abstract description 2
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 210000000887 face Anatomy 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 210000000554 iris Anatomy 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
- 230000037303 wrinkles Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
- H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
- H03L7/185—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using a mixer in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は周波数逓倍−路に関し、％にフエーズロツタド
ループＣＰＬＬ）を基本１１１＃としたものにおいて出
力信号の周波数を細かい周波数ステップで選定し得るよ
うＫしたものである。
ループＣＰＬＬ）を基本１１１＃としたものにおいて出
力信号の周波数を細かい周波数ステップで選定し得るよ
うＫしたものである。
例えばビデオテープレコーダ（ＶＴＲ） においては、
色信号を低い周波ＩＩ［′９Ｉ１１ｉＲに低域変換して
記録する低域変換色信号記会方式が採用されているが、
記録信号會復勇してビデオ信号を得る際に低域変換色信
号Ｏ混ｆｌｌ［分がビデオ信号の妨害波にならないよう
に、この妨害波の周波数が水平向期周妓数ｆｉｔ ｏ”
／２０奇数倍になるように低域変換色信号のｊＩ１１波
数ｆ８ を胸＃１数逓倍回路において逓倍して作や、
かくしてビデオ信号に対する色信号のクロストーク管イ
ンターリーブ効来によって防でように７＆されている。
色信号を低い周波ＩＩ［′９Ｉ１１ｉＲに低域変換して
記録する低域変換色信号記会方式が採用されているが、
記録信号會復勇してビデオ信号を得る際に低域変換色信
号Ｏ混ｆｌｌ［分がビデオ信号の妨害波にならないよう
に、この妨害波の周波数が水平向期周妓数ｆｉｔ ｏ”
／２０奇数倍になるように低域変換色信号のｊＩ１１波
数ｆ８ を胸＃１数逓倍回路において逓倍して作や、
かくしてビデオ信号に対する色信号のクロストーク管イ
ンターリーブ効来によって防でように７＆されている。
しかるＫこのような条件゛管満足させるために従来、迦
倍出力信号０ｊＩｌｌ波数ｆ。とじて選定できる周波数
ステップ−Ｊｆ管、゛ Δｆｘ−ｆＭ ・・・・・・・・・・・・・
・・・・・（１）で表わされる値にし得る第１図及び第
２図のｊｉｉｌＩＩＲ数シンセサイザ方式の構成が用い
られている ここでＮｔｉ！数値である。
倍出力信号０ｊＩｌｌ波数ｆ。とじて選定できる周波数
ステップ−Ｊｆ管、゛ Δｆｘ−ｆＭ ・・・・・・・・・・・・・
・・・・・（１）で表わされる値にし得る第１図及び第
２図のｊｉｉｌＩＩＲ数シンセサイザ方式の構成が用い
られている ここでＮｔｉ！数値である。
第１−の周波数愈倍回路は基準周波［が１．の入力信号
８１ （拘肢似かｆ８ の水平ｌＷ１期信号に相当
する）が妹分周回路（ｉ）Ｖこおいて分局さｎて位相比
較回路（２）に比軟入力Ｓ２として与えられ、その比較
出力Ｓ３が電圧制伽発振卸蕗（ＶＣＯ） （３１に対し
てｆｉｌｌ Ｔｈ電圧入力として与えられる。このＶＣ
Ｏ（３）の出力、８４は周波数逓倍出力信号として送出
されると共に１／Ｍ分周回路（４）によって分局されて
位相比較回路（２）Ｋフィードバックされ、１−＜して
ＰＬＬが形成される。従ってＶＣＯ（３）の出力端から
送出される周波数逓倍出力信号Ｓ４のＪｉｉ１妓数ｆ０
は・・・・・・・・・・・・・・・（２）ｆＯ＝；
ｆｒ となる。
８１ （拘肢似かｆ８ の水平ｌＷ１期信号に相当
する）が妹分周回路（ｉ）Ｖこおいて分局さｎて位相比
較回路（２）に比軟入力Ｓ２として与えられ、その比較
出力Ｓ３が電圧制伽発振卸蕗（ＶＣＯ） （３１に対し
てｆｉｌｌ Ｔｈ電圧入力として与えられる。このＶＣ
Ｏ（３）の出力、８４は周波数逓倍出力信号として送出
されると共に１／Ｍ分周回路（４）によって分局されて
位相比較回路（２）Ｋフィードバックされ、１−＜して
ＰＬＬが形成される。従ってＶＣＯ（３）の出力端から
送出される周波数逓倍出力信号Ｓ４のＪｉｉ１妓数ｆ０
は・・・・・・・・・・・・・・・（２）ｆＯ＝；
ｆｒ となる。
（２）式から明らかなように出力信号Ｓ４の周波数ｆｏ
ｒ）＠を選定するに当って＝ｆｒ（ｚΔｆ）を最小ステ
ップとしてそのＭ倍（Ｍ＝１．２，３・・・・・・）の
愉を選定することができる。従って整数Ｎ及びＭを会費
に応じて任意に選定すれば、基準周波数ｆｒに対して最
適な比の信管もつ周波数逓倍出力信号８４を得ることが
できる。
ｒ）＠を選定するに当って＝ｆｒ（ｚΔｆ）を最小ステ
ップとしてそのＭ倍（Ｍ＝１．２，３・・・・・・）の
愉を選定することができる。従って整数Ｎ及びＭを会費
に応じて任意に選定すれば、基準周波数ｆｒに対して最
適な比の信管もつ周波数逓倍出力信号８４を得ることが
できる。
とζろが第１図の従来の′ｌ１４敗によれば、位相比較
回路（２）Ｋ対する比較入力５２ｔｉ鳳分周回路（１）
［ｊＰいて分周されて得られるので、そのＪＩＩ！１波
歓ｌ ｔ、が低く＆ｔ）、そのため位相比較回路（２）
の差出力８ ＄ ０８／Ｎが劣化するのを避は得ない。
回路（２）Ｋ対する比較入力５２ｔｉ鳳分周回路（１）
［ｊＰいて分周されて得られるので、そのＪＩＩ！１波
歓ｌ ｔ、が低く＆ｔ）、そのため位相比較回路（２）
の差出力８ ＄ ０８／Ｎが劣化するのを避は得ない。
また比較入力８２０１１皺数が低いためこれに対応させ
てＰＬＪ、に設けられていｈ）ｙ−プフィルタ（ｆｉＩ
ｌえばＶＣＯ（３）Ｋ内置されている）のカットオフ周
ＩＩｔ数を下げることＫｔ！ｌ、従ってＰＩ、Ｌの応ｆ
Ｆ特性を向上させるにつき−ｙ；ｔａｕｎｔがある。
てＰＬＪ、に設けられていｈ）ｙ−プフィルタ（ｆｉＩ
ｌえばＶＣＯ（３）Ｋ内置されている）のカットオフ周
ＩＩｔ数を下げることＫｔ！ｌ、従ってＰＩ、Ｌの応ｆ
Ｆ特性を向上させるにつき−ｙ；ｔａｕｎｔがある。
この間電点を鴨滅するため纂２図に示すように、基準信
号としてＯ入力信号８１ ｔＩｉｌに位相比較回路φ）
Ｋ比較入力として与えると共に、ＶＣＯ（２）のめ力８
ｓ１１／Ｎ分周回路α）において分周して周波数逓倍出
力信号８４として送出する構成が用いられている。
号としてＯ入力信号８１ ｔＩｉｌに位相比較回路φ）
Ｋ比較入力として与えると共に、ＶＣＯ（２）のめ力８
ｓ１１／Ｎ分周回路α）において分周して周波数逓倍出
力信号８４として送出する構成が用いられている。
第２図のＩｓ欣によれば、ＰＬＬＫ与えられる入力信号
の周波数は基準信号ｆ、にまで高められるので、位相比
較回路（５）におけるいのｆ化及びＰＬＬのループフィ
ルタにおける応答特性の劣化の問題はｂ＊できるか、Ｖ
Ｃｕ（３１の出力Ｓ５の周波数か＾くなる六め分動回路
（１）及び（４）として製作周波数が高い牲別仕悼のも
のを用いなければならない間馳かある。因みに４□分周
同Ｔｈ（４）及び４分局回鮎（１）Ｆｉ笑除上７リツグ
７０ッグ回し倉多縁に法絖すると共ＶＣ必賛に応じてリ
セットルーズを設けた構成のものを用いるため、特別仕
様のフリップフロラ１回路を多数必要となり望ましくな
い。
の周波数は基準信号ｆ、にまで高められるので、位相比
較回路（５）におけるいのｆ化及びＰＬＬのループフィ
ルタにおける応答特性の劣化の問題はｂ＊できるか、Ｖ
Ｃｕ（３１の出力Ｓ５の周波数か＾くなる六め分動回路
（１）及び（４）として製作周波数が高い牲別仕悼のも
のを用いなければならない間馳かある。因みに４□分周
同Ｔｈ（４）及び４分局回鮎（１）Ｆｉ笑除上７リツグ
７０ッグ回し倉多縁に法絖すると共ＶＣ必賛に応じてリ
セットルーズを設けた構成のものを用いるため、特別仕
様のフリップフロラ１回路を多数必要となり望ましくな
い。
本発明は以上の点を専属して従来の構成の間聴會有効Ｋ
ｐｓ決できるようにしたもので、ＰＬＬのルーフに＠数
の位相シックを設け、この、位相シフタを縮重の周期で
順次切換えて行くようにすることにより崗＆数ステップ
ー４ｆｔ細かく選定できるようにしたものである。
ｐｓ決できるようにしたもので、ＰＬＬのルーフに＠数
の位相シックを設け、この、位相シフタを縮重の周期で
順次切換えて行くようにすることにより崗＆数ステップ
ー４ｆｔ細かく選定できるようにしたものである。
以下図ＩｆＩＫついて本発明の一実施例を詳述しよう。
第３図において、入力基準信号５１１ ｑ位相比較回路
（１１） Ｋ比較入力として与えられ、その比較出力８
１２がＶＣＯ（１２）に餉御電圧入方として与えられる
。しかるＫ ＶＣＯ（１２）の発揚出力ｓ１３は位相シ
フタ回路（１３） １通じて移相されて鴇分劉回路（１
４） Ｋ４見られ、この１／Ｍ分周回路（１４） Ｋ
＞いて分周され友後位相比較１絡（１１） Ｋフィード
バックされ、かくしてＰＬＬが無敗されている。
（１１） Ｋ比較入力として与えられ、その比較出力８
１２がＶＣＯ（１２）に餉御電圧入方として与えられる
。しかるＫ ＶＣＯ（１２）の発揚出力ｓ１３は位相シ
フタ回路（１３） １通じて移相されて鴇分劉回路（１
４） Ｋ４見られ、この１／Ｍ分周回路（１４） Ｋ
＞いて分周され友後位相比較１絡（１１） Ｋフィード
バックされ、かくしてＰＬＬが無敗されている。
位相Ｖ７ｆｉ＠路（１３）はＶＣＯ（１２） Ｏ出力信
号８１３を受ける複＃ＮＩ＠０位相シフタ（１３Ａ ）
・・・・・・（１３Ｊ）・・・・・・（１３Ｎ）を有す
る。纂１−・−纂Ｊ・・曲第り番目の位相シック（１３
ム）−−−（１３Ｊ）−・−（１３Ｎ ＞は基準信号Ｓ
ｌｌ Ｏｉｌｌ勘ＴｒＫＩＩＡｌｌｋする位相２πをＮ
部分しＮ倍の位相臀−臀Ｊ−−臀Ｎ友けＶＣＯ（セ）の
出力信号８１３を位相シフトさせる。各位相シフ１ （
１３Ａ） −−−−−（１３Ｊ） −−−（１３Ｎ）
０出力は切換スイッチ−路（Ｉｓ） ０対応スル１１１
１−−−−−− ＩＩ Ｊ −−−嬉Ｎ１１の入力端子
（１５ム） −−（１５Ｊ ）−・・・・・（１５Ｎ）
Ｋ ＩＩ続される。
号８１３を受ける複＃ＮＩ＠０位相シフタ（１３Ａ ）
・・・・・・（１３Ｊ）・・・・・・（１３Ｎ）を有す
る。纂１−・−纂Ｊ・・曲第り番目の位相シック（１３
ム）−−−（１３Ｊ）−・−（１３Ｎ ＞は基準信号Ｓ
ｌｌ Ｏｉｌｌ勘ＴｒＫＩＩＡｌｌｋする位相２πをＮ
部分しＮ倍の位相臀−臀Ｊ−−臀Ｎ友けＶＣＯ（セ）の
出力信号８１３を位相シフトさせる。各位相シフ１ （
１３Ａ） −−−−−（１３Ｊ） −−−（１３Ｎ）
０出力は切換スイッチ−路（Ｉｓ） ０対応スル１１１
１−−−−−− ＩＩ Ｊ −−−嬉Ｎ１１の入力端子
（１５ム） −−（１５Ｊ ）−・・・・・（１５Ｎ）
Ｋ ＩＩ続される。
切換スイッチ回路（Ｉｓ）＃ｉ基拳信号８１１によって
切換動作をし、基準信号８１１の各周期ごとＫｍｌ・・
・・・・第Ｊ・・・・・・第Ｎ番目の入力端子（１５Ａ
）・・・・・・（１５Ｊ ）・・・・・・（１５Ｎ
）の出力を順次遇択して出力端子（１５Ｍ）から−分周
回路（１４）へ送出する。この切換歩進動作が一巡する
と切換スイッチ回＃ （１５）は以後この一巡動作を繰
返す。
切換動作をし、基準信号８１１の各周期ごとＫｍｌ・・
・・・・第Ｊ・・・・・・第Ｎ番目の入力端子（１５Ａ
）・・・・・・（１５Ｊ ）・・・・・・（１５Ｎ
）の出力を順次遇択して出力端子（１５Ｍ）から−分周
回路（１４）へ送出する。この切換歩進動作が一巡する
と切換スイッチ回＃ （１５）は以後この一巡動作を繰
返す。
以上の構成において基準信号８１１の各周期ｒ（おいて
位相シフタ回ｔ（（３３）の切換スイッチ回路（１５）
は第１・・・・・・第Ｊ・・・・・・第Ｎ番目の位相７
フタ（１３Ａ）・・・・・・（１３Ｊ）・・・・・・・
（１３Ｎ ）の出力全順次出力して行く。
位相シフタ回ｔ（（３３）の切換スイッチ回路（１５）
は第１・・・・・・第Ｊ・・・・・・第Ｎ番目の位相７
フタ（１３Ａ）・・・・・・（１３Ｊ）・・・・・・・
（１３Ｎ ）の出力全順次出力して行く。
従ってＶＣＯ（１２）は位相シフター路（１３）の出力
が切換わるごとにその位相シフ）ｉｉ［相当する分だけ
補償動作をして位相比較回路（１１）の差出力５Ｌ２ｔ
−υにする。しかるに位相シック回路（１３）の出力８
１４が切換わるごとにこの出力８１４ Ｋ生ずる位相シ
フト量の変化分Δθやは出力信号８１３の絢期に基づい
て常に増加して とな９、位相比較回路（１１）の比軟入力Ｓｌｌの位相
リ と４分周回路（１４）の出力８１５の位相０ｖ
との馬体が ＃、 −＃、 ＝＝ Ｑ ・・・・・・・
・・・・・・・−・・・（４）となった状態ては １ ＝ｆ 、２π−Ｔ ・・曲・・曲・・曲（５
）ｒ ｒ ｒ となってＰＬＬがロック状１１になる。従って（５）
、 （６）式ｔ（４）弐に代入すると、 ・・・・・・・・・・・・−・・（７）となり、従って ０）式よ） ｆＯ＝Ｍｆ、−、−ｆ。
が切換わるごとにその位相シフ）ｉｉ［相当する分だけ
補償動作をして位相比較回路（１１）の差出力５Ｌ２ｔ
−υにする。しかるに位相シック回路（１３）の出力８
１４が切換わるごとにこの出力８１４ Ｋ生ずる位相シ
フト量の変化分Δθやは出力信号８１３の絢期に基づい
て常に増加して とな９、位相比較回路（１１）の比軟入力Ｓｌｌの位相
リ と４分周回路（１４）の出力８１５の位相０ｖ
との馬体が ＃、 −＃、 ＝＝ Ｑ ・・・・・・・
・・・・・・・−・・・（４）となった状態ては １ ＝ｆ 、２π−Ｔ ・・曲・・曲・・曲（５
）ｒ ｒ ｒ となってＰＬＬがロック状１１になる。従って（５）
、 （６）式ｔ（４）弐に代入すると、 ・・・・・・・・・・・・−・・（７）となり、従って ０）式よ） ｆＯ＝Ｍｆ、−、−ｆ。
ここで俤）弐において、逓倍出力信号８１３の周波数ｆ
。＃′ｉ基準信号８１１０８波数ｆ、に対して、；ｆｒ
ｉ最小ステップとして選定し得るＪｌｌＩｉ波数遥倍
波数全倍回路とができることを意味じている。
。＃′ｉ基準信号８１１０８波数ｆ、に対して、；ｆｒ
ｉ最小ステップとして選定し得るＪｌｌＩｉ波数遥倍
波数全倍回路とができることを意味じている。
また（９）式は、逓倍出力信号８１３の絢肢個ｆ。は位
相シフタ回路（１３）が存在しないと考えた４！１曾に
電１分周回路（１４）の動作によって侍られるＪ＃１鼓
酢ＭｆｒＫ対して、位相シフタ［ｇｌＩｋｌＬＩ（１３
）ＶＣよるｍｍｈの変化分に与たけ低くなることを表わ
している。
相シフタ回路（１３）が存在しないと考えた４！１曾に
電１分周回路（１４）の動作によって侍られるＪ＃１鼓
酢ＭｆｒＫ対して、位相シフタ［ｇｌＩｋｌＬＩ（１３
）ＶＣよるｍｍｈの変化分に与たけ低くなることを表わ
している。
因みに位相シフタ回路（１３）が存在しないと考え九場
合に嬬 ｅ 、＝ｔ・２ｆ−Ｔ ・・・・・・・・−
・・・・・−・・（ｌＯ）ｒ ｒ ｒ であるから（４）式よ） ・・・・−・・・・・・・・・・・（１２）となるから ｆＯｗＭｆｒ回・面相・曲（１３） である。
合に嬬 ｅ 、＝ｔ・２ｆ−Ｔ ・・・・・・・・−
・・・・・−・・（ｌＯ）ｒ ｒ ｒ であるから（４）式よ） ・・・・−・・・・・・・・・・・（１２）となるから ｆＯｗＭｆｒ回・面相・曲（１３） である。
なおＰＬＩ、が６ツク状態にある場合の位相シック回路
（１３）の出力８１４０ＩＩＩ波数ｆＩＦｉこｏｍｍ数
ｆ１ と基準信号ａｌｌの［波数ｆｒ とのＩＭｌ
ｓは ｆｒ”Ｍ−ｆ” ・・リーーーーー間−
・（１５）となる。
（１３）の出力８１４０ＩＩＩ波数ｆＩＦｉこｏｍｍ数
ｆ１ と基準信号ａｌｌの［波数ｆｒ とのＩＭｌ
ｓは ｆｒ”Ｍ−ｆ” ・・リーーーーー間−
・（１５）となる。
上述においては位相シフタ回路（１３） ０切換スイツ
チ胞路（１５）１第１−・・第Ｊ・・・−ｇＮＩ目の位
相シｙ ／ （１３Ａ）−（１３Ｊ ）−＝（１３Ｎ）
ＯＩＩ序て繰返し切換えるようＫした場合について述
べ友が、これと鉱逆に第Ｎ・・・−第Ｊ−・・・第１番
目の位相シック（１３Ｎ ）・・・−・（１３Ｊ）−−
−（１３ム）の順序で繰返し切換えるようにした場合は
、位相シフタ回ｋ （１３）の出方８１４ Ｋ生ずる位
相シフト量の変化分ノ’ｐｍ ｉｔ常に減少して となシ、と九により（９）式に対応するｆｏ の値は
ｆ０＝ Ｍｆ、 十−、ｙ ｆｒ 〜ｌΦＮ＋１ ＝□・ｆ ・・・・・・・・・・・・・・・（１
７） ｒ となＬ従って逓倍出力信号８１３の周波数ｆ。祉基準信
号Ｓ１１の周波数ｆｒ に対して、−；ｆ、１１−最
／ＪＳステップとして一分周回路（１４） Ｋ基づいて
得られる周ｔ＆？！、Ｎムｆ、より位相シフタ（ロ）路
（１３）Ｋ基づいて得られる周波数Ｎ ｆｒだけ高くな
ることｔ表わしている４ （９）式及び（１７）式は切換スイッチ回路（１５）が
切換動作するごとに、位相シフタ回路（１３）の出力８
１４ｆ の位相がΔ＃Ｐ８＝±１ｖだけ位相シフトするようにし
た場−＆について述べたが、一般に第３園において切換
スイッチ回路（１５）を１番目おきに切換えるようにす
れば、（９）式及び（７）式に対応する周ａｎｔ＋ｆｏ
の式は ■ ’０＝Ｍｆｒ Ｎ ’ｒ 逓倍Ｉ！ｋを選定し得る周波数逓倍回路を実現できるこ
とが分ゐ。このようにするにつき第２図の従来の構成と
比較して１４分１４回路０）を用いる必要性をなくし得
る。
チ胞路（１５）１第１−・・第Ｊ・・・−ｇＮＩ目の位
相シｙ ／ （１３Ａ）−（１３Ｊ ）−＝（１３Ｎ）
ＯＩＩ序て繰返し切換えるようＫした場合について述
べ友が、これと鉱逆に第Ｎ・・・−第Ｊ−・・・第１番
目の位相シック（１３Ｎ ）・・・−・（１３Ｊ）−−
−（１３ム）の順序で繰返し切換えるようにした場合は
、位相シフタ回ｋ （１３）の出方８１４ Ｋ生ずる位
相シフト量の変化分ノ’ｐｍ ｉｔ常に減少して となシ、と九により（９）式に対応するｆｏ の値は
ｆ０＝ Ｍｆ、 十−、ｙ ｆｒ 〜ｌΦＮ＋１ ＝□・ｆ ・・・・・・・・・・・・・・・（１
７） ｒ となＬ従って逓倍出力信号８１３の周波数ｆ。祉基準信
号Ｓ１１の周波数ｆｒ に対して、−；ｆ、１１−最
／ＪＳステップとして一分周回路（１４） Ｋ基づいて
得られる周ｔ＆？！、Ｎムｆ、より位相シフタ（ロ）路
（１３）Ｋ基づいて得られる周波数Ｎ ｆｒだけ高くな
ることｔ表わしている４ （９）式及び（１７）式は切換スイッチ回路（１５）が
切換動作するごとに、位相シフタ回路（１３）の出力８
１４ｆ の位相がΔ＃Ｐ８＝±１ｖだけ位相シフトするようにし
た場−＆について述べたが、一般に第３園において切換
スイッチ回路（１５）を１番目おきに切換えるようにす
れば、（９）式及び（７）式に対応する周ａｎｔ＋ｆｏ
の式は ■ ’０＝Ｍｆｒ Ｎ ’ｒ 逓倍Ｉ！ｋを選定し得る周波数逓倍回路を実現できるこ
とが分ゐ。このようにするにつき第２図の従来の構成と
比較して１４分１４回路０）を用いる必要性をなくし得
る。
以上の原理の周波数逓倍回路を用いて■Ｒの低域変換色
信号を作る場合館４図の構成を過用し得る。第４図の場
合位相シック回路（１３） ＦｉＬ段のＤフリップスー
ツ１回路Ｆｌ 、Ｆ２−・・・・・ＦＬ ｔ−縦続接続
したシフトレジスタ回路で構成され、最終段の鯖り番目
のフリップフロップ回路ＦＬＯＱ出力がｖ１段Ｏ第１番
目のフリップフロップ回路ＦｌのＤ入力端にフィードバ
ッタされ、全てのフリップフロップ回路Ｆｌ〜ＰＬのク
ロック入力端ｃｉｃｖｃ。
信号を作る場合館４図の構成を過用し得る。第４図の場
合位相シック回路（１３） ＦｉＬ段のＤフリップスー
ツ１回路Ｆｌ 、Ｆ２−・・・・・ＦＬ ｔ−縦続接続
したシフトレジスタ回路で構成され、最終段の鯖り番目
のフリップフロップ回路ＦＬＯＱ出力がｖ１段Ｏ第１番
目のフリップフロップ回路ＦｌのＤ入力端にフィードバ
ッタされ、全てのフリップフロップ回路Ｆｌ〜ＰＬのク
ロック入力端ｃｉｃｖｃ。
（１２）の発振出力８Ｌ４（第５ｉ＠１ム）が与えられ
、かくしてアリツブツーツブ回路Ｆｌ 、Ｆ２＝ＦＬが
ＶＣＯ（１２）の出力８１３によって拳次竜ット又はリ
セットして行くようになさ、れている。
、かくしてアリツブツーツブ回路Ｆｌ 、Ｆ２＝ＦＬが
ＶＣＯ（１２）の出力８１３によって拳次竜ット又はリ
セットして行くようになさ、れている。
第１．第２・・・・・・第Ｌ１１目の７リツプ７０ツプ
ロ路Ｆｌ 、 Ｆ２・−・・・・ＦＬのＤ入力が切換ス
イッチ回路（１５）の第１．第２・・・・・・第り番目
の入力端子ｋｌ 。
ロ路Ｆｌ 、 Ｆ２・−・・・・ＦＬのＤ入力が切換ス
イッチ回路（１５）の第１．第２・・・・・・第り番目
の入力端子ｋｌ 。
ｋ２・・・・・・ ｋＬ［接続されると共に、第し、第
１°“。
１°“。
・・・第（Ｌ＝ ｔｅｌ七のフリップフロップ回路ＦＬ
、 Ｆｌ−・・−Ｆ（Ｌ−１）のり出力が切換スイッ
チ回路（１５）の第（Ｌ＋１）番目、第（Ｌ＋２）番目
・・・・・・第２Ｌ査目の入力端子ｋ（ｉ、＋１）、ｋ
（Ｌ＋２）・・・・・・ｋ２ＬＫ鴛絖され、かくして切
換スイッチ回路（１５）が基準信号８１１によってその
各周期ごとに切！１１！動作して入力端子ｋｌ 、に
２．・・・・・・・・ ｋＬ 、ｋ（Ｌ＋１）、ｋ（Ｌ
＋２）比較回路（１１）にフィードバックする。
、 Ｆｌ−・・−Ｆ（Ｌ−１）のり出力が切換スイッ
チ回路（１５）の第（Ｌ＋１）番目、第（Ｌ＋２）番目
・・・・・・第２Ｌ査目の入力端子ｋ（ｉ、＋１）、ｋ
（Ｌ＋２）・・・・・・ｋ２ＬＫ鴛絖され、かくして切
換スイッチ回路（１５）が基準信号８１１によってその
各周期ごとに切！１１！動作して入力端子ｋｌ 、に
２．・・・・・・・・ ｋＬ 、ｋ（Ｌ＋１）、ｋ（Ｌ
＋２）比較回路（１１）にフィードバックする。
第４図の帯域において、ＶＣＯ（校）の出力８１３はそ
の賦期ごへとに位相シフタ回路（１３）をシフト動作さ
せる。すなわち第５図の時点ｔ１ において全てのフリ
ップフロップ回路Ｆｌ〜ＦＬがリセット状ＩＩＩＫある
ときＶｅＯ（１２） Ｏ菖ｌ鵬期目の出力８１３（＠５
−ム）がクロツタ入力端ＣＫ与えられると、論理ｒＨＪ
レベルの最終段のフリップフロップ回路ＦＬＯＱ出力（
第５図８１及びＢ（Ｌ＋１））が初段７リツプ７ｐツブ
―路ＦｌのＤ入力端に与えられることＫよりこの初段の
回路Ｆｌがセットされ（ｊ１５１４Ｂ２及びＢ（Ｌ＋２
））、続イテＶＣＯ（１２） ｔｖ第２．第３−−−−
・第り周期目の出力Ｓ１３がクロック入力端ＣＫ与えら
れるととに拳次第２．第３・・・・・・第Ｌｌ目０７１
ｊッグ７−ツプ回路Ｆ２・・・・・・・−ＦＬが＊ツ）
すｔＬテ行＜（ｌＥＳＩＩＢ３及ヒＢ （Ｌ＋３ ）−
・・・・−・・・ＢＬ及びＢ２Ｌ＞。かくして＃５１１
０＃点ｔ。
の賦期ごへとに位相シフタ回路（１３）をシフト動作さ
せる。すなわち第５図の時点ｔ１ において全てのフリ
ップフロップ回路Ｆｌ〜ＦＬがリセット状ＩＩＩＫある
ときＶｅＯ（１２） Ｏ菖ｌ鵬期目の出力８１３（＠５
−ム）がクロツタ入力端ＣＫ与えられると、論理ｒＨＪ
レベルの最終段のフリップフロップ回路ＦＬＯＱ出力（
第５図８１及びＢ（Ｌ＋１））が初段７リツプ７ｐツブ
―路ＦｌのＤ入力端に与えられることＫよりこの初段の
回路Ｆｌがセットされ（ｊ１５１４Ｂ２及びＢ（Ｌ＋２
））、続イテＶＣＯ（１２） ｔｖ第２．第３−−−−
・第り周期目の出力Ｓ１３がクロック入力端ＣＫ与えら
れるととに拳次第２．第３・・・・・・第Ｌｌ目０７１
ｊッグ７−ツプ回路Ｆ２・・・・・・・−ＦＬが＊ツ）
すｔＬテ行＜（ｌＥＳＩＩＢ３及ヒＢ （Ｌ＋３ ）−
・・・・−・・・ＢＬ及びＢ２Ｌ＞。かくして＃５１１
０＃点ｔ。
において全てのフリップ７０ツブ１路Ｆｌ〜ＦＬがセッ
トされると、最終段の回路ＦＬのＱ出力が論理ｒＬＪＫ
なるので以ｉｌ第（Ｌ＋１）、菖（Ｌ＋２）・・・・−
第２Ｌ周期目の出力８１３がクロツタ入力端Ｃに与えら
れるどとにＪＩＩＩ 、８２・・・・−ｊｌｌＬＩ目の
回路Ｆｌ 、 Ｆ２−−−−− ＦＬがリセットされて
行く。かくして全てＯフリップフ■ツブ回路Ｆ１〜ＰＬ
がリセットされると、最終段の回路ＦＬのＱ出力が論１
１ｆＨＪ［戻って一巡一作が終了し、以後この−巡動作
を繰返す。
トされると、最終段の回路ＦＬのＱ出力が論理ｒＬＪＫ
なるので以ｉｌ第（Ｌ＋１）、菖（Ｌ＋２）・・・・−
第２Ｌ周期目の出力８１３がクロツタ入力端Ｃに与えら
れるどとにＪＩＩＩ 、８２・・・・−ｊｌｌＬＩ目の
回路Ｆｌ 、 Ｆ２−−−−− ＦＬがリセットされて
行く。かくして全てＯフリップフ■ツブ回路Ｆ１〜ＰＬ
がリセットされると、最終段の回路ＦＬのＱ出力が論１
１ｆＨＪ［戻って一巡一作が終了し、以後この−巡動作
を繰返す。
従って第５図の時点ｔ１ において第１．第２・・・
・・・・・・第り番目の回路Ｆｌ 、 Ｆ２ ・−・・
・・ＦＬがＶＣＯ（１２）から祷らｎるクロックＳ１３
（第５図Ａ）によって全てリセットさｎたとき第５図
ＢＩ Ｋ示す如−゛ 〈第り番目の回路ＦＬのＱ出力でなる第ｌ査目の入力端
子に１の信号ＦＬＱ がｌｌ１ｉ理ｒｉ−ＩＪに立上シ
（第５図Ｂｌ）、以＆ ＶＣＯ（１２） ｆｉ−らりｏ
ツク信号Ｓ１３が得らｎるごとに回路Ｆｌ 、Ｆ２ ・
・・・・・ＦＬが順次セットされて行くことＫより第２
．第３・・・・・・第り番目の入力端子に２ 、 ｋ３
・・・・・・ｋｌ、の信号ＦＩＱ、Ｆ２Ｑ・・・・・
・Ｆ（Ｌ−１）Ｑが論理ｒ）ｉＪ Ｋ立上って行＜１！
５図Ｂ２ 、 Ｂ３・・・・・・ＢＬ）。
・・・・・・第り番目の回路Ｆｌ 、 Ｆ２ ・−・・
・・ＦＬがＶＣＯ（１２）から祷らｎるクロックＳ１３
（第５図Ａ）によって全てリセットさｎたとき第５図
ＢＩ Ｋ示す如−゛ 〈第り番目の回路ＦＬのＱ出力でなる第ｌ査目の入力端
子に１の信号ＦＬＱ がｌｌ１ｉ理ｒｉ−ＩＪに立上シ
（第５図Ｂｌ）、以＆ ＶＣＯ（１２） ｆｉ−らりｏ
ツク信号Ｓ１３が得らｎるごとに回路Ｆｌ 、Ｆ２ ・
・・・・・ＦＬが順次セットされて行くことＫより第２
．第３・・・・・・第り番目の入力端子に２ 、 ｋ３
・・・・・・ｋｌ、の信号ＦＩＱ、Ｆ２Ｑ・・・・・
・Ｆ（Ｌ−１）Ｑが論理ｒ）ｉＪ Ｋ立上って行＜１！
５図Ｂ２ 、 Ｂ３・・・・・・ＢＬ）。
やがて時点ｔ２ において第１〜第Ｌｉｌ目の回路Ｆ
ＩＱＦＬ が全てセットされると、第Ｌｌｉ目の回路Ｆ
ＬのＱ出力でなる第（Ｌ＋１）１１目の入力端子ｋ（Ｌ
＋１）の信号ＦＬＱがｍ理ｒＨＪに立上〕（累５図Ｂ（
Ｌ＋１ ） ）、以＊ ＶＣＯ（１２） ２）−らクロ
ック信号Ｓ１３が得られるごとに回路Ｆｌ 、 Ｆ２・
・・・・・ＦＬが順次リセットされて行くことによシ第
（Ｌ＋２）。
ＩＱＦＬ が全てセットされると、第Ｌｌｉ目の回路Ｆ
ＬのＱ出力でなる第（Ｌ＋１）１１目の入力端子ｋ（Ｌ
＋１）の信号ＦＬＱがｍ理ｒＨＪに立上〕（累５図Ｂ（
Ｌ＋１ ） ）、以＊ ＶＣＯ（１２） ２）−らクロ
ック信号Ｓ１３が得られるごとに回路Ｆｌ 、 Ｆ２・
・・・・・ＦＬが順次リセットされて行くことによシ第
（Ｌ＋２）。
第（Ｌ＋３）・・・・・・第２Ｌ、９目の入力端子ｋ（
Ｌ＋２）。
Ｌ＋２）。
ｋ（Ｌ＋３）・・・・・・ｋ２Ｌの信号ＦＩＱ、Ｆ２Ｑ
・・曲Ｆ（Ｌ−１）Ｑが論理ｒＨＪＫ立上って行く（第
５囚Ｂ （Ｌ＋２）、Ｂ （Ｌ＋３）・・・・・・Ｂ２
Ｌ）。
・・曲Ｆ（Ｌ−１）Ｑが論理ｒＨＪＫ立上って行く（第
５囚Ｂ （Ｌ＋２）、Ｂ （Ｌ＋３）・・・・・・Ｂ２
Ｌ）。
このようＫして論理「ｈ」レベルに立上った各信号は、
全ての７リップフロラ１回路Ｆｌ−ＦＬがセット（又は
リセット）状態になるまで一巡した１ｋＫＩＩＡ次１つ
づつリセット（又はセット）されて行くようＫｅされて
いることにょ９、ＶＣＯ（１２）の出力８１３０周期Ｔ
１ の５個分の時−が経過した時順次「Ｌ」レベルに
立下って行く。かくして各入力端子ｋｌ 、 ｋ２−・
−に２Ｌの信号ＦＬＱ 、 ＦＩＱ−−−−・Ｆ（Ｌ−
１）Ｑ嬬ＶＣＯ（１２）の出方ｊＬ３ｆ：位相シフタ回
路（１３）の７リツプ７ａツブ囲路Ｃ）ＲＩＩＩＬの２
倍に＠幽する分数比皆で分周した鵬期Ｌ＠Ｔ１ｔ−もつ
と共に％順次ＶＣＯ（千の出力８１３０１周期Ｔ１に相
轟する位相量（２Ｌ分周された各信号の１周期の位相２
ｗをＭＬＱ分した値−２Ｌ になる）だけ順次位相シ
フトされることになる。
全ての７リップフロラ１回路Ｆｌ−ＦＬがセット（又は
リセット）状態になるまで一巡した１ｋＫＩＩＡ次１つ
づつリセット（又はセット）されて行くようＫｅされて
いることにょ９、ＶＣＯ（１２）の出力８１３０周期Ｔ
１ の５個分の時−が経過した時順次「Ｌ」レベルに
立下って行く。かくして各入力端子ｋｌ 、 ｋ２−・
−に２Ｌの信号ＦＬＱ 、 ＦＩＱ−−−−・Ｆ（Ｌ−
１）Ｑ嬬ＶＣＯ（１２）の出方ｊＬ３ｆ：位相シフタ回
路（１３）の７リツプ７ａツブ囲路Ｃ）ＲＩＩＩＬの２
倍に＠幽する分数比皆で分周した鵬期Ｌ＠Ｔ１ｔ−もつ
と共に％順次ＶＣＯ（千の出力８１３０１周期Ｔ１に相
轟する位相量（２Ｌ分周された各信号の１周期の位相２
ｗをＭＬＱ分した値−２Ｌ になる）だけ順次位相シ
フトされることになる。
従って＄１４１１０１に麹例の場合も第３閣の原理構成
について上述したようＫ（Ｉｌ＋）式及び（１１）式と
同様の形式の１式で表わし得るＪｔｄｆ＆数ｆ。Ｙｒ有
する嚢倍締＆数出カ５ａｄ（第５図Ｃ）を得ることがで
きる− 一のシフト信号ＦＬＱ−Ｆ（Ｌ−１）Ｑ ｔｌｔｌカす
るので、ＶＣＯ（１２）の出力８１３の周波数ｆ。１は
基準信号８１１の周波数ｆＫ対してＭｌ・２Ｌ倍の周波
数ｆｏ１＝ （Ｍｌ・２ Ｌ 十Ｉ ） ｆｒ−・・・
−曲・−曲（２１）をもつが、この出力’０１は位相シ
フタ回路（１：５）［おいて２Ｌ Ｋ分周される。
について上述したようＫ（Ｉｌ＋）式及び（１１）式と
同様の形式の１式で表わし得るＪｔｄｆ＆数ｆ。Ｙｒ有
する嚢倍締＆数出カ５ａｄ（第５図Ｃ）を得ることがで
きる− 一のシフト信号ＦＬＱ−Ｆ（Ｌ−１）Ｑ ｔｌｔｌカす
るので、ＶＣＯ（１２）の出力８１３の周波数ｆ。１は
基準信号８１１の周波数ｆＫ対してＭｌ・２Ｌ倍の周波
数ｆｏ１＝ （Ｍｌ・２ Ｌ 十Ｉ ） ｆｒ−・・・
−曲・−曲（２１）をもつが、この出力’０１は位相シ
フタ回路（１：５）［おいて２Ｌ Ｋ分周される。
第４図の構成の周波数逓倍回路Ｗｗｒｕ に適用する場
合、２Ｊｉｋｉ波法のとき＃１（２０）弐にｉいて、Ｍ
１＝４４，２Ｌ＝８．１＝＋１又は−ｌＫ選定すれば良
く、この場合のｊＩ１１波数運倍出方Ｓ加の周波数ｏＦ
ｉ ｆｏ＝ （４４±−） ・ｆＨ−＝−−−−−−（２２
）になる。またＰＩ法のときｔｒｉ （２０）弐におい
て、Ｍｌ−４４，２Ｌ−４、Ｉ諷ＩＫ選定し、又はＭ１
＝嘱、２Ｌ−８，Ｉ露２に選定すれば良く、この場合０
ｊｌｔｌＩ数逓倍出力８２００ｊｌｌｌｌ［ｉ［ｆ。紘
ｆ０”（４４−−）ｆＮ ・・・・川・曲
（る）になる。
合、２Ｊｉｋｉ波法のとき＃１（２０）弐にｉいて、Ｍ
１＝４４，２Ｌ＝８．１＝＋１又は−ｌＫ選定すれば良
く、この場合のｊＩ１１波数運倍出方Ｓ加の周波数ｏＦ
ｉ ｆｏ＝ （４４±−） ・ｆＨ−＝−−−−−−（２２
）になる。またＰＩ法のときｔｒｉ （２０）弐におい
て、Ｍｌ−４４，２Ｌ−４、Ｉ諷ＩＫ選定し、又はＭ１
＝嘱、２Ｌ−８，Ｉ露２に選定すれば良く、この場合０
ｊｌｔｌＩ数逓倍出力８２００ｊｌｌｌｌ［ｉ［ｆ。紘
ｆ０”（４４−−）ｆＮ ・・・・川・曲
（る）になる。
第４図のように構成すれば’２Ｌ’ｒ’最小ステップと
して逓倍数を顔かいステップで選定し得る周ＩＩＩ数造
倍回路管実現てきる。そしてと０実施例のように位相シ
アター１ｊｌｌ（１３）として被数０７リツプ７ｏツブ
紹路を単純ＫＩＩｌａｍ続して２８の分周【すればＡい
ような構成（途中和リセットをするためのフィードバッ
クループｔもたない）を採用できるので、ｙ９ツブ７′
ａツブ回路Ｆ１〜ＰＬとして低連動作の４のを用いるこ
とができる。因みに’ｉｌ、運の７ラップフルツブ回路
【用いなければならない場合は、回路内に存在する浮遊
容量を無視てきなくなるえめその充電のために大電流の
ＪＩＫＩＩＩ電ｔｅｔｔ−用意しなければならないがこ
の実施例のように構成すｎばそのような必要はない。ま
た第４図のように栴成丁れば摘１分周回路（１７）の入
力はＶＣＯ（１２）の出力全一に９崗しているので、こ
の９絢回路（１７）も低速７９ッ／７０ツブ回路でＪＩ
１１敗できる。
して逓倍数を顔かいステップで選定し得る周ＩＩＩ数造
倍回路管実現てきる。そしてと０実施例のように位相シ
アター１ｊｌｌ（１３）として被数０７リツプ７ｏツブ
紹路を単純ＫＩＩｌａｍ続して２８の分周【すればＡい
ような構成（途中和リセットをするためのフィードバッ
クループｔもたない）を採用できるので、ｙ９ツブ７′
ａツブ回路Ｆ１〜ＰＬとして低連動作の４のを用いるこ
とができる。因みに’ｉｌ、運の７ラップフルツブ回路
【用いなければならない場合は、回路内に存在する浮遊
容量を無視てきなくなるえめその充電のために大電流の
ＪＩＫＩＩＩ電ｔｅｔｔ−用意しなければならないがこ
の実施例のように構成すｎばそのような必要はない。ま
た第４図のように栴成丁れば摘１分周回路（１７）の入
力はＶＣＯ（１２）の出力全一に９崗しているので、こ
の９絢回路（１７）も低速７９ッ／７０ツブ回路でＪＩ
１１敗できる。
なお第４図のへ合Ｆｉ位相シフタ回路（１３）として位
相シフト出力の胸＆数を入力信号に対して９筒するよう
なものを用いたが、賛鉱位相シフトかで）た上述におい
てキ切換スイッチ回Ｎ （１５）を基準信号８１１によ
って切換動作させ喪鍮合について述べ良が、これに限ら
す喪＃ｉ所定の周期で切換“えるようにすれは良い。
相シフト出力の胸＆数を入力信号に対して９筒するよう
なものを用いたが、賛鉱位相シフトかで）た上述におい
てキ切換スイッチ回Ｎ （１５）を基準信号８１１によ
って切換動作させ喪鍮合について述べ良が、これに限ら
す喪＃ｉ所定の周期で切換“えるようにすれは良い。
以上のように本発明に依れは、高い周嗅載で比較回路を
動作させることができるのでＰＩ、Ｌの応答性の高い周
波数−倍回路を得ることができ、かくするにつきＰＬＬ
と直列に分周回路管介挿しないでも必費に応じ′Ｃ
細かい周波数ステップ−を選定できるようｌ−侍る゛。
動作させることができるのでＰＩ、Ｌの応答性の高い周
波数−倍回路を得ることができ、かくするにつきＰＬＬ
と直列に分周回路管介挿しないでも必費に応じ′Ｃ
細かい周波数ステップ−を選定できるようｌ−侍る゛。
菖１ｇ１１及び菖２図紘従来の周波数逓倍回路を示すブ
ロックＩＩ、＃Ｉ３−は本発明に依る周波数逓倍回路の
ｊＫｓ構成を示すブロック図、第４図はその具体的実施
鈎を示すブ四ツク図、第５図はその動作の奴ｆｊＡＫ供
する信号波形−である。
ロックＩＩ、＃Ｉ３−は本発明に依る周波数逓倍回路の
ｊＫｓ構成を示すブロック図、第４図はその具体的実施
鈎を示すブ四ツク図、第５図はその動作の奴ｆｊＡＫ供
する信号波形−である。
Claims (1)
- 【特許請求の範囲】 １、入力信号とフィードバック信号との位相を比較する
位相比較回路と、この位相比較回路の差出力に対応する
絢波似の出力を発生する電圧副−発振（ロ）鮎と、この
電圧−Ｊ御発伽（ロ）路の出力を縮重の分拘比で分周し
て上−記フ１−ドパツク信号として上記位相比較回路に
フィードバックす゛る分ｊｌ！１回路とを有する絢波数
逓倍回路において、上記電圧制＃発伽回路から上記位相
比較回路へのフィードバックルーフ−に予足の周期’ｆ
ｉ１次位相シフト量が変化する位相シフタ回路を設けた
こと１−％黴とする周波数遊倍回路。 ２、上記位相シフタ回路は上記入力信号の絢期で位相シ
フト貢を変化する％ＩＦＦ蹟求の範曲第１項に記載のｊ
！ｄ波数愈倍回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57047577A JPS58164327A (ja) | 1982-03-25 | 1982-03-25 | 周波数逓倍回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57047577A JPS58164327A (ja) | 1982-03-25 | 1982-03-25 | 周波数逓倍回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58164327A true JPS58164327A (ja) | 1983-09-29 |
| JPH0338777B2 JPH0338777B2 (ja) | 1991-06-11 |
Family
ID=12779095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57047577A Granted JPS58164327A (ja) | 1982-03-25 | 1982-03-25 | 周波数逓倍回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58164327A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6210927A (ja) * | 1985-07-08 | 1987-01-19 | Yaesu Musen Co Ltd | Ｐｌｌ発振回路 |
| JPH0946226A (ja) * | 1995-07-31 | 1997-02-14 | Nec Corp | Ｐｌｌ周波数シンセサイザ |
| JP2014096629A (ja) * | 2012-11-07 | 2014-05-22 | Seiko Epson Corp | 周波数変換回路、原子発振器、電子機器及び周波数変換回路の制御方法 |
-
1982
- 1982-03-25 JP JP57047577A patent/JPS58164327A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6210927A (ja) * | 1985-07-08 | 1987-01-19 | Yaesu Musen Co Ltd | Ｐｌｌ発振回路 |
| JPH0946226A (ja) * | 1995-07-31 | 1997-02-14 | Nec Corp | Ｐｌｌ周波数シンセサイザ |
| JP2014096629A (ja) * | 2012-11-07 | 2014-05-22 | Seiko Epson Corp | 周波数変換回路、原子発振器、電子機器及び周波数変換回路の制御方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0338777B2 (ja) | 1991-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3641442A (en) | Digital frequency synthesizer | |
| CN103780254B (zh) | 锁相回路和相位数字转换器 | |
| GB2149599A (en) | Signal generator | |
| US7012455B2 (en) | Frequency divider and related method of design | |
| JPS58121827A (ja) | パルス発生回路 | |
| US8149030B2 (en) | Clock generator to reduce long term jitter | |
| JPH07101847B2 (ja) | デジタルフェイズロックドループ装置 | |
| CN101015124A (zh) | Pll频率合成器 | |
| JPS58164327A (ja) | 周波数逓倍回路 | |
| US7535277B2 (en) | Frequency dividing phase shift circuit | |
| JPS5922406B2 (ja) | 同調装置 | |
| EP0066430A2 (en) | Television synchronous receiver | |
| CN100468973C (zh) | 一种改进的相位开关型预分频器 | |
| CN115333484A (zh) | 一种多倍频扫频方法 | |
| US5990811A (en) | Transfer clock converter for digital data | |
| US20080084955A1 (en) | Fast-locked clock and data recovery circuit and the method thereof | |
| CN115333483B (zh) | 一种任意波形扫频方法 | |
| SU1750032A1 (ru) | Цифровой многофазный генератор | |
| DE102022102496A1 (de) | Verfahren und vorrichtung einer ladungsaufteilungsverriegelung mit digital gesteuerten oszillatoren | |
| JPH0321119A (ja) | Ｐｌｌ回路 | |
| GB2100534A (en) | Frequency synthesiser | |
| SU1363458A1 (ru) | Цифровой синтезатор частоты | |
| JPH01133420A (ja) | フェーズ・ロックド・ループ | |
| JP2005191626A (ja) | 変調キャリア発生器 | |
| JPH05299988A (ja) | パルス幅変調回路 |