JP6094730B2 - 周波数変換回路、原子発振器、電子機器及び周波数変換回路の制御方法 - Google Patents
周波数変換回路、原子発振器、電子機器及び周波数変換回路の制御方法 Download PDFInfo
- Publication number
- JP6094730B2 JP6094730B2 JP2012245485A JP2012245485A JP6094730B2 JP 6094730 B2 JP6094730 B2 JP 6094730B2 JP 2012245485 A JP2012245485 A JP 2012245485A JP 2012245485 A JP2012245485 A JP 2012245485A JP 6094730 B2 JP6094730 B2 JP 6094730B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- phase
- frequency
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Pulse Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
本適用例に係る周波数変換回路は、第1の信号が入力され、当該第1の信号の周波数が変換された第2の信号を生成する周波数変換回路であって、前記第1の信号に基づく基準信号の位相と前記第2の信号に基づくフィードバック信号の位相とを比較し、位相差に応じた信号を出力する位相比較器と、前記位相比較器の出力信号に応じた周波数で発振し、前記第2の信号を生成する発振器と、位相の異なる複数の信号を生成して出力する移相回路と、前記位相の異なる複数の信号の中から1つの信号を選択し、前記フィードバック信号又は前記基準信号として出力する選択回路と、前記選択回路が前記位相の異なる複数の信号の各々を順番に選択するように制御する制御回路と、を含む。
上記適用例に係る周波数変換回路において、前記制御回路は、前記選択回路が、前記位相の異なる複数の信号の各々を、前記移相回路の入力信号との位相差が小さい順又は大きい順に選択するように制御するようにしてもよい。
上記適用例に係る周波数変換回路において、前記移相回路は、移相量を変更可能な複数の可変移相器を含み、当該複数の可変移相器の出力信号を前記位相の異なる複数の信号として出力し、前記制御回路は、前記複数の可変移相器の各々の移相量を一定間隔で増加又は減少させるようにしてもよい。
上記適用例に係る周波数変換回路において、前記移相回路は、前記第2の信号に基づいて前記位相の異なる複数の信号を生成し、前記選択回路は、前記基準信号に同期して前記位相の異なる複数の信号の中から1つの信号を選択して前記フィードバック信号として出力するようにしてもよい。
上記適用例に係る周波数変換回路において、前記移相回路の入力信号の周波数f1、前
記選択回路の出力信号の周波数をf2、ΔT=|1/f1−1/f2|とした時、前記移相回路は、前記位相の異なる複数の信号として、当該移相回路の入力信号に対する遅延量がΔTずつ異なる複数の信号を生成し、前記選択回路は、f2>f1の時は遅延量の小さい信号から順番に選択し、f2<f1の時は遅延量の大きい信号から順番に選択するようにしてもよい。
上記適用例に係る周波数変換回路において、前記移相回路は、第1の信号に基づいて前記位相の異なる複数の信号を生成し、前記選択回路は、前記フィードバック信号に同期して前記位相の異なる複数の信号の中から1つの信号を選択して前記基準信号として出力するようにしてもよい。
上記適用例に係る周波数変換回路において、前記移相回路の入力信号の周波数f1、前記選択回路の出力信号の周波数をf2、ΔT=|1/f2−1/f1|とした時、前記移相回路は、前記位相の異なる複数の信号として、当該移相回路の入力信号に対する遅延量がΔTずつ異なる複数の信号を生成し、前記選択回路は、f2>f1の時は遅延量の大きい信号から順番に選択し、f2<f1の時は遅延量の小さい信号から順番に選択するようにしてもよい。
より周波数の低い第2の信号に変換することができる。
上記適用例に係る周波数変換回路は、前記移相回路を第1の移相回路、前記選択回路を第1の選択回路とし、前記第1の信号に基づいて、位相の異なる複数の信号を生成して出力する第2の移相回路と、前記フィードバック信号に同期して、前記第2の移相回路が生成する前記位相の異なる複数の信号の中から1つの信号を選択して前記基準信号として出力する第2の選択回路と、をさらに含み、前記第1の移相回路は、前記第2の信号に基づいて前記位相の異なる複数の信号を生成し、前記第1の選択回路は、前記基準信号に同期して、前記第1の移相回路が生成する前記位相の異なる複数の信号の中から1つの信号を選択して前記フィードバック信号として出力し、前記制御回路は、前記第2の移相回路の入力信号の位相と前記第2の選択回路の出力信号の位相とを一致させるとともに前記第1の選択回路が前記第1の移相回路が生成する前記位相の異なる複数の信号の各々を順番に選択するように制御し、又は、前記第1の移相回路の入力信号の位相と前記第1の選択回路の出力信号の位相とを一致させるとともに前記第2の選択回路が前記第2の移相回路が生成する前記位相の異なる複数の信号の各々を順番に選択するように制御するようにしてもよい。
本適用例に係る原子発振器は、上記のいずれかの周波数変換回路を含む。
本適用例に係る電子機器は、上記の原子発振器を備える。
本適用例に係る周波数変換回路の制御方法は、第1の信号に基づく基準信号の位相と第2の信号に基づくフィードバック信号の位相とを比較し、位相差に応じた信号を出力する位相比較器と、前記位相比較器の出力信号に応じた周波数で発振し、前記第2の信号を生成する発振器と、位相の異なる複数の信号を生成して出力する移相回路と、前記位相の異なる複数の信号の中から1つの信号を選択し、前記フィードバック信号又は前記基準信号として出力する選択回路と、を含む周波数変換回路の制御方法であって、前記選択回路が前記位相の異なる複数の信号の各々を順番に選択するように制御する。
1−1.第1実施形態
図1は、第1実施形態の周波数変換回路の構成例を示す図である。図1に示すように、第1実施形態の周波数変換回路1は、分周器10、位相比較器20、チャージポンプ30、ループフィルター40、電圧制御発振器(VCO)50、分周器60、移相回路70、選択回路80及び制御回路90を含むPLL回路として構成されている。
されるように選択回路50を制御する。本実施形態では、制御回路90は、基準信号REFに同期して、可変移相器72Aの移相量の設定と可変移相器72Bの移相量の設定を所定の規則に従って順次変更しながら、選択回路50に遅延信号DLY1と遅延信号DLY2を順番に選択して出力させるための選択信号DSELを生成する。本実施形態では、分周器60の出力信号(分周信号DIVO)の周波数fDIVO(=fOUT×1/K)と分周器10の出力信号(分周信号DIVI(=基準信号REF))の周波数fDIVI(=fIN×1/R)との大小関係に応じて、制御回路90の処理が異なる。そのため、制御回路90にはfDIVIの情報とfDIVOの情報が入力される。なお、移相回路70の入力信号の周波数f1、選択回路80の出力信号の周波数をf2とした時、f1=fDIVO、f2=fDIVIであるから、f1とf2との大小関係はfDIVOとfDIVIとの大小関係と等価である。
ている。
(L)レベルにする(S43)。これにより、遅延信号DLY1が分周信号DIVOに対して(M−1)×ΔT遅れた信号になるとともに、フィードバック信号FBとして遅延信号DLY2(分周信号DIVOに対して(M−1)×ΔT遅れた信号)が選択される。図5の例では、遅延信号DLY1のパルス1は、分周信号DIVOのパルス1に対して4ΔT遅れている。また、DSELがローレベルなので、DLY2のパルス0が選択されてフィードバック信号FBに伝搬している。
図6は、第2実施形態の周波数変換回路の構成例を示す図である。図6に示すように、第2実施形態の周波数変換回路1は、第1実施形態と同様に、分周器10、位相比較器20、チャージポンプ30、ループフィルター40、電圧制御発振器(VCO)50、分周器60、移相回路70、選択回路80及び制御回路90を含むPLL回路として構成されている。
延信号DLY1と遅延信号DLY2が交互に選択される。これにより、フィードバック信号FBの立ち下がりのタイミング毎に、分周信号DIVIに対する遅延量がΔTずつ減っていく信号が基準信号REFに現れる。図8の例では、DLY1のパルス3(分周信号DIVIのパルス3に対して2ΔT遅れている)、DLY2のパルス4(分周信号DIVIのパルス4に対してΔT遅れている)、DLY1のパルス5(分周信号DIVIのパルス5と同じ位相)、DLY2のパルス5(分周信号DIVIのパルス5に対して5ΔT遅れている)、DLY1のパルス6(分周信号DIVIのパルス6に対して4ΔT遅れている)、・・・、DLY1のパルス13(分周信号DIVIのパルス13に対して2ΔT遅れている)が順番に選択されて基準信号REFに伝搬している。
図10は、第3実施形態の周波数変換回路の構成一例を示す図である。図10に示すように、第3実施形態の周波数変換回路1は、分周器10、位相比較器20、チャージポンプ30、ループフィルター40、電圧制御発振器(VCO)50、分周器60、移相回路70、選択回路80、制御回路90、移相回路170及び選択回路180を含むPLL回路として構成されている。
施形態と同様であるため、その説明を省略する。また、移相回路170及び選択回路180の構成は、それぞれ第2実施形態の移相回路70及び選択回路80と同様であるため、その説明を省略する。
対して4ΔT遅れている)、DLY1_REFのパルス6(分周信号DIVIのパルス6と同じ位相)、・・・、DLY1_REFのパルス15(分周信号DIVIのパルス15に対して3ΔT遅れている)が順番に選択されて基準信号REFに伝搬している。ステップS235〜S238の処理を繰り返すことにより、図13の例では、分周信号DIVIのパルス5とパルス11は準信号REFに伝搬していない。すなわち、分周信号DIVIのパルスが、ΔTずつ遅延量を変えながら5/6の割合で準信号REFに伝搬している。これにより、基準信号REFの周波数とフィードバック信号FBの周波数が一致し、分周信号DIVOの周波数(=出力信号OUTの周波数fOUT)が基準信号REF(分周信号DIVI)の周波数(=入力信号INの周波数fIN)の5/6倍になっている。
2−1.第1実施形態
アルカリ金属原子の一種であるセシウム原子は、図14に示すように、6S1/2の基底準位と、6P1/2、6P3/2の2つの励起準位とを有することが知られている。さらに、6S1/2、6P1/2、6P3/2の各準位は、複数のエネルギー準位に分裂した超微細構造を有している。具体的には、6S1/2はF=3,4の2つの基底準位を持ち、6P1/2はF=3,4の2つの励起準位を持ち、6P3/2はF=2,3,4,5の4つの励起準位を持っている。
共鳴光(共鳴光1とする)と、第2の基底準位(セシウム原子の場合、6S1/2のF=4の基底準位)と励起準位とのエネルギー差に相当する周波数(振動数)を有する共鳴光(共鳴光2とする)とを同時に照射すると、2つの基底準位の重ね合わせ状態、即ち量子コヒーレンス状態(暗状態)になり、励起準位への励起が停止する電磁誘起透過(EIT)現象(CPTと呼ばれることもある)が起こることが知られている。このEIT現象を起こす共鳴光対(共鳴光1と共鳴光2)の周波数差はアルカリ金属原子の2つの基底準位のエネルギー差ΔE12に相当する周波数(共鳴周波数)と正確に一致する。例えば、セシウム原子の場合、共鳴周波数は9.192631770GHzであるので、セシウム原子に、周波数差が9.192631770GHzの2種類のD1線又はD2線のレーザー光を同時に照射すると、EIT現象が起こる。
を変調して駆動回路210に出力する。変調回路252は、周波数混合器(ミキサー)、周波数変調(FM:Frequency Modulation)回路、振幅変調(AM:Amplitude Modulation)回路等により実現することができる。
周波数変換回路290の出力信号が原子発振器200の出力信号となっている。
EIT現象を利用する方式以外の他の方式として、アルカリ金属原子を封入した原子セルに、励起準位と一方の基底準位とのエネルギー差に相当する周波数の励起光を照射するとともに、原子セルを収容した空洞共振器にアルカリ金属原子の共鳴周波数と一致するマイクロ波を印加することで生じる光マイクロ2重共鳴現象を利用するものが知られている。
発振器の構成例を示す図である。図19に示すように、第2実施形態の原子発振器200は、ランプ励振部310、ランプ320、マイクロ波共振器330、ガスセル332、放射用アンテナ334、光検出器340、検波回路350、変調回路352、低周波発振器354、電圧制御水晶発振器(VCXO)360、PLL回路370、周波数変換回路380及びメモリー390を含んで構成されている。なお、本実施形態の原子発振器は、適宜、図19の構成要素(各部)の一部を省略又は変更したり、他の構成要素を付加した構成としてもよい。
)f12で励振するように微調整される。例えば、アルカリ金属原子がルビジウム原子であれば、共鳴周波数f12が6.8346826128GHzなので、PLL回路370の出力周波数が6.8346826128GHzと一致した状態で安定する。
図20は、本実施形態の電子機器の機能ブロック図である。本実施形態の電子機器400は、クロック生成部410、MPU(Micro Processing Unit)420、操作部430、ROM(Read Only Memory)440、RAM(Random Access Memory)450、通信部460、表示部470、音出力部480を含んで構成されている。なお、本実施形態の電子機器は、図20の構成要素(各部)の一部を省略又は変更したり、他の構成要素を付加した構成としてもよい。
り、MPU420から入力される表示信号に基づいて各種の情報を表示する。
本発明は本実施形態に限定されず、本発明の要旨の範囲内で種々の変形実施が可能である。
第3実施形態の周波数変換回路において、制御回路90が、fDIVO>fDIVIの時は、フィードバック信号FBが分周信号DIVOと同じ位相になるように、図11のステップS220に代えて、設定信号SET1_FB,SET2_FBにより、可変移相器172A,172Bの各移相量を0に設定するとともに、図11のステップS221〜S228に代えて、設定信号SET1_REF,SET2_REF及び選択信号DSEL_REFを第2実施形態の設定信号SET1,SET2及び選択信号DSELと同じ規則で変更する(図7のステップS120〜S127と同様の処理を行う)ように変形してもよい。
第3実施形態の周波数変換回路において、制御回路90は、fDIVO>fDIVIの時は、移相回路170の動作を停止させるとともに、移相回路170及び選択回路180をバイパスして分周器10の出力信号(分周信号DIVI)を基準信号REFとしてもよい。
図22に示すように、第1実施形態の原子発振器において、周波数変換回路290を第2のフィードバックループ内に設けてもよい。図22の例では、電圧制御水晶発振器(VCXO)270と変調回路262の間に周波数変換回路290が設けられ、電圧制御水晶発振器(VCXO)270の出力信号が原子発振器200の出力信号となっている。第2のフィードバックループによりPLL回路280の出力周波数が原子の共鳴周波数f12の1/2に正確に一致するように制御がかかるので、PLL回路280の設定分解能の限界によってPLL回路280の入力周波数は原子発振器200の所望の周波数F(例えば10MHz)からわずかにずれたF+ΔFで安定する。本変形例の原子発振器では、fDIVI,fDIVOを適切に設定することにより、周波数変換回路290の周波数変換率を(F+ΔF)/Fにすることができるので、電圧制御水晶発振器(VCXO)270の発振周波数を所望の出力周波数F(例えば10MHz)に正確に一致させることができる。従って、周波数精度の高い原子発振器を実現することができる。
図24に示すように、第1実施形態の原子発振器において、PLL回路280を周波数変換回路290に置き換えてもよい。図24の例では、電圧制御水晶発振器(VCXO)270の出力信号が原子発振器200の出力信号となっている。第2のフィードバックループにより周波数変換回路290の出力周波数が原子の共鳴周波数f12の1/2に正確に一致するように制御がかかるので、電圧制御水晶発振器(VCXO)270の発振周波数を所望の周波数F(例えば10MHz)に一致させるためには周波数変換回路290の周波数変換率はf12/(2F)でなければいけない。本変形例の原子発振器では、fDIVI,fDIVOを適切に設定することにより、周波数変換回路290の周波数変換率をf12/(2F)にすることができるので、電圧制御水晶発振器(VCXO)270の発振周波数を所
望の出力周波数F(例えば10MHz)に正確に一致させることができる。従って、周波数精度の高い原子発振器を実現することができる。
本実施形態又は変形例の原子発振器の構成は、共鳴光によって原子に量子干渉状態を生じさせる様々な量子干渉装置に応用することができる。
例えば、本実施形態又は変形例の原子発振器において、ガスセル230又はガスセル332の周辺の磁場の変化に追従して電圧制御水晶発振器(VCXO)270又は電圧制御水晶発振器(VCXO)360の発振周波数が変化する。従って、ガスセル230又はガスセル332の近傍に磁気測定対象物を配置することで磁気センサー(量子干渉装置の一例)を実現することができる。
また、例えば、本実施形態又は変形例の原子発振器と同様の構成により、極めて安定した金属原子の量子干渉状態(量子コヒーレンス状態)を作り出すことができるので、ガスセル230又はガスセル332に入射する共鳴光対を取り出すことで、量子コンピュータ、量子メモリー、量子暗号システム等の量子情報機器に用いる光源(量子干渉装置の一例)を実現することもできる。
検波回路、252 変調回路、254 低周波発振器、260 検波回路、262 変調回路、264 低周波発振器、270 電圧制御水晶発振器(VCXO)、280 PLL回路、290 周波数変換回路、300 メモリー、310 ランプ励振部、320 ランプ、330 マイクロ波共振器(空洞共振器)、332 ガスセル(原子セル)、334 放射用アンテナ、340 光検出器、350 検波回路、352 変調回路、354 低周波発振器、360 電圧制御水晶発振器(VCXO)、370 PLL回路、380 周波数変換回路、390 メモリー、400 電子機器、410 クロック生成部、412 原子発振器、420 MPU、430 操作部、440 ROM、450 RAM、460 通信部、470 表示部、480 音出力部、500 携帯端末、502
操作ボタン、504 受話口、506 送話口、508 表示部
Claims (13)
- 第1の信号が入力され、当該第1の信号の周波数が変換された第2の信号を生成する周波数変換回路であって、
前記第1の信号に基づく基準信号の位相と前記第2の信号に基づくフィードバック信号の位相とを比較し、位相差に応じた信号を出力する位相比較器と、
前記位相比較器の出力信号に応じた周波数で発振し、前記第2の信号を生成する発振器と、
位相の異なる複数の信号を生成して出力する移相回路と、
前記位相の異なる複数の信号の中から1つの信号を選択し、前記フィードバック信号又は前記基準信号として出力する選択回路と、
前記選択回路が前記位相の異なる複数の信号の各々を順番に選択するように制御する制御回路と、を含み、
前記移相回路は、
移相量を変更可能な複数の可変移相器を含み、当該複数の可変移相器の出力信号を前記位相の異なる複数の信号として出力し、
前記制御回路は、
前記複数の可変移相器の各々の移相量を一定間隔で増加又は減少させる、周波数変換回路。 - 請求項1において、
前記制御回路は、
前記選択回路が、前記位相の異なる複数の信号の各々を、前記移相回路の入力信号との位相差が小さい順又は大きい順に選択するように制御する、周波数変換回路。 - 請求項1又は2において、
前記移相回路は、
前記第2の信号に基づいて前記位相の異なる複数の信号を生成し、
前記選択回路は、
前記基準信号に同期して前記位相の異なる複数の信号の中から1つの信号を選択して前記フィードバック信号として出力する、周波数変換回路。 - 請求項3において、
前記移相回路の入力信号の周波数f1、前記選択回路の出力信号の周波数をf2、ΔT=|1/f1−1/f2|とした時、
前記移相回路は、
前記位相の異なる複数の信号として、当該移相回路の入力信号に対する遅延量がΔTずつ異なる複数の信号を生成し、
前記選択回路は、
f2>f1の時は遅延量の小さい信号から順番に選択し、f2<f1の時は遅延量の大きい信号から順番に選択する、周波数変換回路。 - 請求項1又は2において、
前記移相回路は、
第1の信号に基づいて前記位相の異なる複数の信号を生成し、
前記選択回路は、
前記フィードバック信号に同期して前記位相の異なる複数の信号の中から1つの信号を選択して前記基準信号として出力する、周波数変換回路。 - 請求項5において、
前記移相回路の入力信号の周波数f1、前記選択回路の出力信号の周波数をf2、ΔT=|1/f2−1/f1|とした時、
前記移相回路は、
前記位相の異なる複数の信号として、当該移相回路の入力信号に対する遅延量がΔTずつ異なる複数の信号を生成し、
前記選択回路は、
f2>f1の時は遅延量の大きい信号から順番に選択し、f2<f1の時は遅延量の小さい信号から順番に選択する、周波数変換回路。 - 請求項1又は2において、
前記移相回路を第1の移相回路、前記選択回路を第1の選択回路とし、
前記第1の信号に基づいて、位相の異なる複数の信号を生成して出力する第2の移相回路と、
前記フィードバック信号に同期して、前記第2の移相回路が生成する前記位相の異なる複数の信号の中から1つの信号を選択して前記基準信号として出力する第2の選択回路と、をさらに含み、
前記第1の移相回路は、
前記第2の信号に基づいて前記位相の異なる複数の信号を生成し、
前記第1の選択回路は、
前記基準信号に同期して、前記第1の移相回路が生成する前記位相の異なる複数の信号の中から1つの信号を選択して前記フィードバック信号として出力し、
前記制御回路は、
前記第2の移相回路の入力信号の位相と前記第2の選択回路の出力信号の位相とを一致させるとともに前記第1の選択回路が前記第1の移相回路が生成する前記位相の異なる複数の信号の各々を順番に選択するように制御し、又は、前記第1の移相回路の入力信号の位相と前記第1の選択回路の出力信号の位相とを一致させるとともに前記第2の選択回路が前記第2の移相回路が生成する前記位相の異なる複数の信号の各々を順番に選択するように制御する、周波数変換回路。 - 第1の信号が入力され、当該第1の信号の周波数が変換された第2の信号を生成する周波数変換回路であって、
前記第1の信号に基づく基準信号の位相と前記第2の信号に基づくフィードバック信号の位相とを比較し、位相差に応じた信号を出力する位相比較器と、
前記位相比較器の出力信号に応じた周波数で発振し、前記第2の信号を生成する発振器と、
前記第2の信号に基づいて、位相の異なる複数の信号を生成して出力する第1の移相回路と、
前記第1の信号に基づいて、位相の異なる複数の信号を生成して出力する第2の移相回路と、
前記基準信号に同期して、前記第1の移相回路が生成する前記位相の異なる複数の信号の中から1つの信号を選択し、前記フィードバック信号として出力する第1の選択回路と、
前記フィードバック信号に同期して、前記第2の移相回路が生成する前記位相の異なる複数の信号の中から1つの信号を選択して前記基準信号として出力する第2の選択回路と、
前記第2の移相回路の入力信号の位相と前記第2の選択回路の出力信号の位相とを一致させるとともに前記第1の選択回路が前記第1の移相回路が生成する前記位相の異なる複数の信号の各々を順番に選択するように制御し、又は、前記第1の移相回路の入力信号の位相と前記第1の選択回路の出力信号の位相とを一致させるとともに前記第2の選択回路が前記第2の移相回路が生成する前記位相の異なる複数の信号の各々を順番に選択するように制御する制御回路と、を含む、周波数変換回路。 - 請求項8において、
前記制御回路は、
前記第1の選択回路が、前記第1の移相回路が生成する前記位相の異なる複数の信号の各々を、前記第1の移相回路の入力信号との位相差が小さい順又は大きい順に選択するように制御する、周波数変換回路。 - 請求項1乃至9のいずれか一項に記載の周波数変換回路を含む、原子発振器。
- 請求項10に記載の原子発振器を備えた、電子機器。
- 第1の信号に基づく基準信号の位相と第2の信号に基づくフィードバック信号の位相とを比較し、位相差に応じた信号を出力する位相比較器と、前記位相比較器の出力信号に応じた周波数で発振し、前記第2の信号を生成する発振器と、位相の異なる複数の信号を生成して出力する移相回路と、前記位相の異なる複数の信号の中から1つの信号を選択し、前記フィードバック信号又は前記基準信号として出力する選択回路と、を含む周波数変換回路の制御方法であって、
前記移相回路は、
移相量を変更可能な複数の可変移相器を含み、当該複数の可変移相器の出力信号を前記位相の異なる複数の信号として出力し、
前記複数の可変移相器の各々の移相量を一定間隔で増加又は減少させ、前記選択回路が前記位相の異なる複数の信号の各々を順番に選択するように制御する、周波数変換回路の制御方法。 - 第1の信号に基づく基準信号の位相と第2の信号に基づくフィードバック信号の位相とを比較し、位相差に応じた信号を出力する位相比較器と、前記位相比較器の出力信号に応じた周波数で発振し、前記第2の信号を生成する発振器と、前記第2の信号に基づいて、位相の異なる複数の信号を生成して出力する第1の移相回路と、前記第1の信号に基づい
て、位相の異なる複数の信号を生成して出力する第2の移相回路と、前記基準信号に同期して、前記第1の移相回路が生成する前記位相の異なる複数の信号の中から1つの信号を選択し、前記フィードバック信号として出力する第1の選択回路と、前記フィードバック信号に同期して、前記第2の移相回路が生成する前記位相の異なる複数の信号の中から1つの信号を選択して前記基準信号として出力する第2の選択回路と、を含む周波数変換回路の制御方法であって、
前記第2の移相回路の入力信号の位相と前記第2の選択回路の出力信号の位相とを一致させるとともに前記第1の選択回路が前記第1の移相回路が生成する前記位相の異なる複数の信号の各々を順番に選択するように制御し、又は、前記第1の移相回路の入力信号の位相と前記第1の選択回路の出力信号の位相とを一致させるとともに前記第2の選択回路が前記第2の移相回路が生成する前記位相の異なる複数の信号の各々を順番に選択するように制御する、周波数変換回路の制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012245485A JP6094730B2 (ja) | 2012-11-07 | 2012-11-07 | 周波数変換回路、原子発振器、電子機器及び周波数変換回路の制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012245485A JP6094730B2 (ja) | 2012-11-07 | 2012-11-07 | 周波数変換回路、原子発振器、電子機器及び周波数変換回路の制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014096629A JP2014096629A (ja) | 2014-05-22 |
JP6094730B2 true JP6094730B2 (ja) | 2017-03-15 |
Family
ID=50939411
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012245485A Expired - Fee Related JP6094730B2 (ja) | 2012-11-07 | 2012-11-07 | 周波数変換回路、原子発振器、電子機器及び周波数変換回路の制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6094730B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6766427B2 (ja) * | 2016-04-25 | 2020-10-14 | セイコーエプソン株式会社 | 回路装置、発振器、電子機器及び移動体 |
JP6753232B2 (ja) * | 2016-09-07 | 2020-09-09 | セイコーエプソン株式会社 | 原子発振器、電子機器および移動体 |
JP2018101877A (ja) | 2016-12-20 | 2018-06-28 | セイコーエプソン株式会社 | 原子発振器および電子装置 |
CN106992767B (zh) * | 2017-04-27 | 2023-06-16 | 昆明理工大学 | 一种合成式心电信号发生器 |
EP3407497B1 (en) * | 2017-05-22 | 2024-01-17 | Stichting IMEC Nederland | Digital phase-locked loops using digital-to-time converters |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58164327A (ja) * | 1982-03-25 | 1983-09-29 | Sony Corp | 周波数逓倍回路 |
DE3826006C1 (ja) * | 1988-07-30 | 1989-10-12 | Wandel & Goltermann Gmbh & Co, 7412 Eningen, De | |
JP3361687B2 (ja) * | 1996-03-29 | 2003-01-07 | 三菱電機株式会社 | 小数点分周式周波数シンセサイザ |
DE19840241C1 (de) * | 1998-09-03 | 2000-03-23 | Siemens Ag | Digitaler PLL (Phase Locked Loop)-Frequenzsynthesizer |
SE0301005D0 (sv) * | 2003-04-03 | 2003-04-03 | Ericsson Telefon Ab L M | Method and system of jitter compensation |
TW201121246A (en) * | 2009-12-14 | 2011-06-16 | Univ Nat Taiwan | Frequency synthesizers |
JP2011244120A (ja) * | 2010-05-17 | 2011-12-01 | Seiko Epson Corp | 原子発振器 |
JP5799536B2 (ja) * | 2011-03-17 | 2015-10-28 | 株式会社リコー | フラクショナルpll回路 |
JP2012204883A (ja) * | 2011-03-23 | 2012-10-22 | Asahi Kasei Electronics Co Ltd | アキュムレータ型フラクショナルn−pllシンセサイザおよびその制御方法 |
-
2012
- 2012-11-07 JP JP2012245485A patent/JP6094730B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2014096629A (ja) | 2014-05-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6094730B2 (ja) | 周波数変換回路、原子発振器、電子機器及び周波数変換回路の制御方法 | |
JP5589166B2 (ja) | 原子発振器 | |
US9325328B2 (en) | Oscillation circuit, oscillator, electronic apparatus, moving object, and frequency adjustment method of oscillator | |
US6985043B2 (en) | Atomic oscillator | |
US9130579B2 (en) | Atomic oscillator and manufacturing method of the atomic oscillator | |
JP5954540B2 (ja) | 原子セルモジュール、量子干渉装置、電子機器及び原子セルの磁界制御方法 | |
JP6187758B2 (ja) | 原子発振器、電子機器及び移動体 | |
US11271575B2 (en) | Resonance generation method and atomic oscillator | |
US11320792B2 (en) | Circuit device, physical quantity measuring device, electronic apparatus, and vehicle | |
JP6753232B2 (ja) | 原子発振器、電子機器および移動体 | |
JP2014053842A (ja) | 量子干渉装置の製造方法、量子干渉装置、電子機器及び原子セルモジュール | |
JP7326730B2 (ja) | 距離速度測定装置 | |
JP6686442B2 (ja) | 量子干渉装置、原子発振器、および電子機器 | |
CN104518790A (zh) | 原子振荡器、电子设备、移动体及原子振荡器的制造方法 | |
JP2018101886A (ja) | 量子干渉装置、原子発振器、電子機器および移動体 | |
JP6686640B2 (ja) | 量子干渉装置、原子発振器、および電子機器 | |
JP2005303641A (ja) | ルビジウム原子発振器 | |
JP2017188712A (ja) | 量子干渉装置、原子発振器、電子機器および移動体 | |
JP6897493B2 (ja) | 原子発振器、電子機器及び移動体 | |
US20210075431A1 (en) | Frequency locked loop, electronic device, and frequency generation method | |
JP2018085591A (ja) | 原子発振器、原子発振器の周波数調整方法、および出力周波数調整システム | |
JP2015041726A (ja) | 量子干渉装置、原子発振器、電子機器、および移動体 | |
JP2018101877A (ja) | 原子発振器および電子装置 | |
KR102335998B1 (ko) | 주파수 변조 연속파 생성기 및 이를 포함하는 주파수 변조 연속파 레이더 시스템 | |
JP2010199779A (ja) | 原子発振器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD07 | Notification of extinguishment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7427 Effective date: 20140619 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151019 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160707 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160810 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161007 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170118 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170131 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6094730 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |