JPH02198224A - 分周回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は請求の範囲１の上位概念によるデジタル的に可
調整分周装置に関する。

この種分周装置は主に周波数シンセサイザにてＰＬＬル
ーゾ中に設けられている発振器の制御のため用いられる
。

従来技術 次に従来技術を第１〜第４図を用いて説明する。

第１図は上位概念による分周装置を有するシンセサイザ
の簡単化されたブロック接続図である。電圧制御される
発振器ｌ　（ｖｃりは所望の出力信号を生じる。この発
振器は分周器２（この分周器はたんに整数の分周係数ｍ
にのみ調整可能である）と、基準周波数ｆＲＦｉＦの供
給を受ける位相測定器３と、制御器はローパスフィルタ
４と共に、位相ロックループ（ＰＬＬ）中に設けられて
おり、このループには制御回路５が設けられてお夛この
制御回路の出力側は分周器２０制御卸入力側に接続され
ている。

分周器出力周波数ｆＴは分周器２によシ、ｖｃｏ　ｌよ
り送出される分周器入力周波数ｆＱから生ぜしめられ、
制御回路５をクロック制御する。

れる。

ｆＡ＝ｆ７ 制御回路５は各周波数分割（分周）サイクルに対して固
有の整数の分周係数ｍを決定し、分周器２を相応に調整
し、その際、分周系数の列（シーケンス）が時間平均の
点で、制御回路５に加えられる周波数調整情報Ｐに等し
いように調整される。

分周器出力周波数ｆＴは位相測定器３にょシ基準周波数
と比較される。測定された偏差は制御器４を介してＶＣ
Ｏ中に入力され、それにより、閉ループ制御回路が形成
される。立上り振動状態ではサンプリング、走査周波数
ｆＡは基準周波数ｆＲＫＦに等しい。要するに下式が成
立つ。

ｆＲｍｙ＝　ｆｈ　＝　ｆｏ／Ｆ　＝　ｆＴ制御回路５
に入力可能な周波数情報Ｆは基準周波数ｆＲＥＦにて規
格化された分周器入力周波数ｆＱを成す。

西独特許出願公開公報第５５４４３７１号及び第３２１
００４８号からは高いサンプリング、走査周波数ｆＡに
も拘らず分周係数の＋１又は−１だけの周期的調整によ
り、任意に細かい周波数分解を行なわせて、整数分周係
数ｍにのみ調整可能な分周器２により時間平均で端数の
分周を行なわせることが夫々公知である。このために必
要な分周係数ｍの計算が、西独国特許出願公開３５４４
３７１号から公知の装置では所謂位相アキュムレータを
用いて、また、西独特許出願公開公報第２２４０２１６
号から公知の装置では同期分周器縦続回路を用いて行な
われる。位相アキュムレータのオーバフローの際分周係
数の整数部分に＋１又は−１が加算される。

西独特許出願公開公報第２２４０２１６号から公知の装
置構成では＋１（又は−１）だけの分周係数の修正、変
更が、パルス抑圧回路（又はパルス挿入回路）によシ行
なわれ、上記回路は同期分周器縦続回路のオーバーフロ
ーごとに一度作動される。

＋１又は−１だけの分周係数ｍの周期的調整付きの分周
器は「端数分周器」と称せられ、そのような分周器を有
するＰＬＬは相応して「端数シンセサイザ」と称せられ
る。

第２図は任意の周波数分解のための位相アキュムレータ
を用いた公知の分周器制御回路を有する。周波数調整情
報Ｆ二ｆｏ／ｆＡｎ加算器６に入力される。その和は量
子化器７にて整数部と端数部とに分けられる。太字でマ
ーキングされた分岐中に現われる整数部分によシ瞬時の
分周係数ｍが定められ、この分周系数に上記分周器が調
整される。マーキングされていない分岐中に現われる端
数部分は遅延器８にて加算器６の第２入力端に供給され
、次の状態生起まで（分周器出力周波数ｆＴのタイミア
グ、り。ツクで）、分周調整情報Ｆの端数部分に加算さ
れる、即ち 当該端数部分によって（まるまるの）完全な振動が得ら
れそれにより１だけ増大された分周係数が生ぜしめられ
当該アキュムレータから上記端数部分が離脱するまで上
記の加算がなされる。

は 端数部分ｐ（ｉｒ周波数分割器（分周器）出力周波数ｆ
Ｔ中に含まれている所望の理想周波数ｆＡとの偏差を表
わす。当該位相は次のように補正される、即ち当該端数
部分が全うな１つの振動の値を決して超えないように補
正される。要するに、上記端数部分はピークからピーク
まで測って１つの振動に限られている。

規格化時間１として、１＝ｉ　、２．５・・・・・・＝
ｔｆｌ　、　２　ｔｆｈ　＊　５ｔｆｈ　ａ　　・・・
・・・とすると、第２図の分周器制御回路の作用が巡回
（再帰）式によシ定まる。

Ｆ　　＝ｆＯ／ｆＡ（規格化） ｐ（ｉ）＝（ｐ（ｉ−１）＋ｖ）ｍｏａ　１　　（位相
アキュムレータ）ｍ（１）＝（ｐ（ｉ−１）＋Ｆ）−（
（ｐ（１−１）ｎｏｄ　１）　　（分周値）上記遅延器
８は図には詳細してない形式で複数のＤフリップフロッ
プから成９これらフリップフロップは分周器出力周波数
ｆＴでクロック制御される。上記遅延器により、印加さ
れるデジタル信号が、サンプリング、走査周波数ｆＡの
１周期分だけ遅延せしめられ、もって、ｌ／ｆＡの遅延
（走行伝播時間）が生ぜしめられる。

取り極めの式 ％式％ Ｋよシ、遅延器８の伝達関数はフーリエ変換ないし２−
変換値（デジタルフィルタの表現の際通常行なわれるよ
うに） ｚ　Ｎ　＝ｅ　ｊ　２　ｐ　ｉ　ｆ／ｆＡ−として表わ
され、このことは遅延器８のブロック接続図にシンボル
として示されている。

第６図に示す表は順次連続するサンプリング、走査周期
ｌ／ｆＡにて現われる信号値を示し、この表から、第２
図に示す装置の機能制御の機能が明らかである。この例
及び後続するすべての例において、スタートにおける位
相アキュムレータの自答は零であシ、次の仮定（条件式
）が成立つ。

ｆＯ＝９．ｉ　ＭＨｚ　；　　ｆ７＝ｆＡ＝＝ｉ　ＭＨ
２；　　Ｆ＝９．１第４図は位相アキュムレータの幾ら
か異なった表示形態を示す。上記表示形態はデジタルフ
ィルタにおいて通常の表示法に拠っている。上記位相ア
キュムレータの作用は第２図及び第６図のそれと同じで
ある。周波数調整情報Ｆは伝達関数Ｉ　（Ｚ）を有する
積分器９において規格化位相ｐｈｉ　（ファイ）に換算
される。量子化器１０は上記位相の整数部分、すなわち
（まるくの）整数振動を分解する。整数部分は伝達関数
Ｄ（Ｚ）を有する微分器１１において再び規格化周波数
に換算され、分周係数ｍ＝ｍ（１）の列（シーケンス）
が生ぜしめられこれら分周係数列は直接的に分周器中に
入力される。微分の際当該値は整数のままに保持される
。周波数調整情報Ｆは各サンプリング、走査周期”／ｆ
Ａ６たり（規格化）位相増大分を表わす。積分器及び微
分器に対すグ、走査周波数に相応する。

積分器９は遅延器１２と加算器１３とから成り、人力信
号を加算して１計算クロツクだけ遅延された出力信号を
形成する。遅延クロック周波数は作用上サンシリング、
走査周波数ｆＡに相応する分周器出力周波数ｆＴである
。遅延器１２の伝達関数ｚ−１によシ積分器の伝達関数
が下記式 により得られ、この得られた伝達関数はｚ＝１において
伝達関数の極を有する（このことはｆ＝　ｋｆＡ、但し
に＝０．１・・・において極を有することと同義である
）。上記伝達関数は次のようにして得られる、すなわち
加算器にて入力信号ｘ（１）と出力信号ｙ（１）を有す
る下記式を立て、ｙ（ｉ）　＝　ｘ（１）　＋　ｙ（ｉ
−１）＝　ｘ（ｉ）　＋　ｚ−１ｙ（１） 商ｙ　（ｉ）　／　ｘ　（ｉ）を計算するものである。

伝達関数Ｄ（ｚ）を有する微分器１１は遅延器１５と加
算器１４とから成り、この加算器はその入力信号を加算
して、１計算クロツクだけ遅延された入力信号を極性を
負にして加算し出力する。伝達関数は次式 ％式％ により得られ、この伝達関数はｚ＝１において零点を有
する。微分器の伝達関数は積分関数のそれと逆である。

第４図の端数分周器の制御のための上記所謂デジタルフ
ィルタは次のような一連の等式において表わされ得る。

Ｆ　　　＝ｆＯ／ｆＡ　　　　　　　　　（規格化）ｐ
ｈｉ　（１）＝ｐｈｉ　（１−１）−）Ｐ　　　　　　
　（積　分）ｑ（ｉ）　　＝ｐｈｉ（１）−（ｐｈｉ（
ｉ）ｍｏａｌ）　　　（量子化）ｑ（ｉ）　＝ｑ（１）
−ｑ（１−１）　　　　　　　（微　分）ｍ（１）　　
＝ｄ（１）　　　　　　　　　　　（分周値）このこと
から、第５図の表が算出される。この場合も、ｐｈｌは
始めは零である。

第４図の分周器制御回路の具体的実現の場合、加算器及
び遅延器が十分大きな語幅な有しなければならない（正
の周波数の積分が単調に上昇するので）という欠点が起
こり得る。

多くの適用例では上述の端数方式により生ぜしめられる
位相変動が認容され得ない。特に不都合ないしノイズ原
因となるのは周波数情報のである、それというのは、ノ
イズの大部分は著して低周波であって、フィルタ２はＰ
ＬＬ　Ｋよってはノイズが殆ど抑圧され得す、よって当
該ノイズは妨げられずに分周器又はＶＣＯの出力信号中
に含まれているからである。端数位相ノイズｆＴがｆＡ
から比較的離れているという比較的クリティカルでない
場合についてはこれ以上考慮しない。

上述の位相ノイズを回避する異なる電子回路が公知であ
る。

西独符許出、願公告公報第２２４０２１６号からは位相
アキュムレータにて位相情報をＤ　／　Ａ変換器を介し
て補償電圧に変換し、この補償電圧によっては位相測定
器の出力側に現われるノイズ電圧が相応の徳性に応じた
加算によシ打消される。（補償される）。

西独特許出願公開公報第３２１００４８号からに位相ノ
イズを伴なう、端数分周器の出力パルスを位相測定器前
に被１制御遅延素子を用いて適当に遅延させ、もって、
等間隔にすることが公知である。

各サンプリング、走査用Ｊ／　Ｋ対して、Ｄ／Ａ変換器
の電圧について遅延素子が次のように調整される、即ち
、ＶＣＯから到来するパルスが位相測定器にて一様に到
来するように調整される。

所要遅延は位相アキュムレータの内容に比例する。可調
整遅延素子はプログラミング可能な分周器の前又は後に
挿入接続され得る。

２つの公知の装置では位相誤差はアナログ素子で補償さ
れる。従って補償の品質は作用構成素子の直線性及び急
峻度変動により制御される。

発明の目的 本発明の目的ないし課題とするところは、たんに整数の
分周係数にのみ調整可能な分周器を有する端数分周装置
を次のように改善する、すなわちサンプリング、走査周
波数ｆＡのすぐ近くのところで分周器出力信号ｆＴにお
いて高い周波数分解能を以ての端数分周にも拘らずわず
かな位相ノイズしか受けないように改善することにある
。

発明の構成 上記課題は請求範囲１の特徴事項を成す構成要件により
解決される。

このように、サンプリング、走査周波数ｆＡから一層遠
く隔っているスペクトル成分のみが、フィルタにより又
はＰＬＬのイナーシャを介して減衰されさえすればよい
ようになる。

本発明の利用する事項とはどのような平均の（端数の）
分周係数も、極数分周係数ｍの著しく多くの異なった列
（シーケンス）Ｋよシ実現され得るということである。

このような自由度は当該列（シーケンス）の、ｆＡのす
ぐ隣接するところに入るスペクトル成分ができるだけわ
ずかな列を生じさせ使用するために種々の規模、範囲で
利用され得る。

端数部分を有しない周波数調整情報、例えばＦ二１０．
０に所属する整数の平均の（中間の）分周係数ｍ＝１０
さえも、同じ整数分周係数１０．１０・・・等々の列に
よるｔｔかに、多数の他の列によっても生ぜしめられる
、例えば列９．１１゜９．１１等々、又は列８，１２，
８．１２等々、又は列１０，１０，９，１０．１０，１
１１０．１０．９，１０．１０，１１又は平均値１０を
有するそのような別の列によっても生ぜしめられ得る。

実際上無限に多数の可能性がある。同様のことが端数の
周波数情報Ｆに対しても成立つ。フィルタ又はＰＬＬは
そのようＫして生ずるす早い分周変動に対してたんに制
約的にしか追従しない。そのような分周切換えにより惹
起される位相誤差（これは位相測定器の出力側における
励振状態（度）に等しい）は分周器の簡単な端数制御は
公知装置構成において生じるような位相誤差に比して増
大する。但し、励蚕度の増大と共にスペクトルが一層有
利に分布され得、それにより、スペクトル線ｆＡのすぐ
近傍にて励振度の増大と共に益々（−層）弱いスペクト
ル成分が存在するようになる。ひきつづく（後続）スペ
クトル領域は後置接続のフィルタ、例えばＰＬＬルーゾ
フィルタによって容易に減少され得る。比較的大きな可
変性（バリエーションをこめての分周係数列によりゲイ
ン（利得）が得られるか否かはｆＴに対して可能なフィ
ルタリングに依存する。

端数シンセサイザにおいて、比較的に高い励振度での分
周係数の種々の列のもとでＶａＯの出力信号における生
成位相ノイズにとって、減衰領域にて基準−伝達関数の
精確な特性経過が規定的である。

本発明の２つの実施例が図示されており、以下詳述する
。

とを用いての分周係数ｍの計数のための分周回路のｉｂ
’ｌＪ御部を示す。

端数位相ｐ（ｉ）（これは位相アキュムレータ６゜７．
８によシ計算される）は両頂分器１６．１７にて積分さ
れ、量子化器１６にて整数値ｑ（１）に処理形成（ａｂ
ｓｃｈｎｅｉｄｅｎ）される。この整数値は微分器１９
〜２１を介して３重に微分され、位相アキュムレータの
整数部分ｍ。（１）と共に分周係数ｍ＝ｍ（１）の列を
成す。

これに対しては一連の式が成立つ。

Ｆ　　　＝ｆＯ／ｌＡ（規格化） ｐ（ｉ）＝　（ｐ（ｉ−ｉ）＋Ｆ）ｍｏａ　１　　（位
相アキュムレーション）８１（１）＝　８１（１１）＋
ｐ（１）　　　　　　（第１８積分）日ｚ（ｉ）＝　８
２（１１）＋８１（１）　　　　　　（第２．積分）ｑ
（ｉ）　＝　ｓ２（１）−（ｓ２（１）ｍｏｄ　１）　
　　（量子化）ａｘ（１）＝　ｑ（ｉ）　ｑ（１−１）
　　　　　　　（第１．微分）ｄ２（１）＝　４１（１
）−ａｌ（１−１）　　　　　　（第２．微分）ｄ３（
１）＝　（１２（１）−ｄ２（１１）　　　　　　（第
３．微分）ｍ（ｉ）　＝　（ｐ（１１）＋Ｆ）−（（ｐ
（ｉ　ｉ）＋Ｆ）ｍｏｄ　１）　＋ｄ３（ｉ）（分周値
） 第７図に示す表はＦ’＝９．１のとき第６図に示す装置
構成の作動の除虫じる語列な示す。最後の数値欄”位相
誤差”は分周器出力信号中に含まれている絶対的位相誤
差を示す。この位相誤差を得るため、量子化器にて分解
される端数部分子（１）を２度微分する、何となれば、
位相アキュムレーション（累積）の後では２度の積分と
２度の数分をしてから位相値が得られるからである。こ
の例では位相の絶対誤差は １．１−（−１，２）＝２．３の分周器周期に上昇増大
しているからである。

本発明の有利な構成例によれば減少された語長（分解能
）を有する積分値がその端数部分について計算されるの
である。積分の小数点より後の桁値における所与の有限
の計算精度によってｆＴにおいて惹起されるノイズは計
算されるべき積分が高くなればなるほどそれだけ小なも
のとなる。例えば５２（ｉ）はｓ、（ｉ）より少ない小
数点後桁を有し得る、それというのは、一般にｓ、（ｉ
）における丸めノイズはこれをｒ同機分すると（規格化
された）ノイズ位相を１丁にて生じさせるからである。

それらの微分の夫々はｆ＝ｋｆＡの周囲において減衰度
（ｋ＝０　、１．２．・・・・・・・・・）を有する。

そのような丸めは分周係数ｍの異なった列を生じさせ得
る。

本発明の異なる実施形態によれば積分値の端数部分の比
較的にウェイトの小さい桁が低減されたクロック周波数
で計算されるのである。これによシ部分係数の別の列（
シーケンス）が得られ、比較的高速の計算ロジックに対
する必要性ないしコストが低減される（付加的位相変動
が惹起されるものの）。

本発明のさらに別の構成形態によれば２つ以上の積分器
の代わシにｆ＝ｏないしｚ＝１のもとで伝達関数の少な
くとも２つの極を有するフィルタ関数が使用され、また
、３つ以上の微分器の代わ夛にｆ＝０ないしｚ＝１のも
とで伝達関数の少なくとも２つの零点と整数の係数を有
する別のフィルタ関数が使用されるのである。

分周係数ｍの予歪化（プレデイスト−ジョン）はＺＸＩ
において極のみならず零点を有する制御フィルタによっ
ても実現され得る。積分器及び微分器として例えば次の
ような式で表わされるものが同様に効果的に用いられ得
る。

但し、ｙ＊（ｉ　）＝Ｘ”　（ｉ　）＋Ｖ”　（ｆ−Ｑ
）＝　ｘ”（ｉ　）　＋　ｚ＝−Ｑ、、・ｙ＊　（＋　
）という積分器の巡回（再帰）式により表わされる関係
の特性を有するものが用いられ得る。

これらフィルタは単位回路ＩＺｌ＝１にてｑの極ないし
零点を有する。これらフィルタは分周係数ｍの別の列（
シーケンス）を生じる。その場合位相ノイズのピーク−
ビーク値は云うまでもなく、第６図の装置にて生じる値
より大である。

ここで言及すべきは積分器が出力側にて連続的に益々大
となる信号値をとるということである。これら信号値は
たんに内部的にのみ生じる。実際上、積分器が所定時間
後リセットされ（このこちは回路機能の短時間の遮断を
意味する）Ｘは整数部分に対する積分器及び微分器を集
約する。このことは簡約化ないし集約化に相当し、それ
により、益々大になる信号値は生じない。このことは本
発明の請求範囲の対象においても行なわれ得る。

所望の周波数の生成に必要な分周徐数列（シーケンス）
を１度計算し、これをメモリ中にファイルし、それにひ
きつづいてメモリから周期的に読出すことも可能であシ
、その際その分周係数列を絶えず実時間でデジタルフィ
ルタにより計算することは行なわれない。

第８図は後続の微分による積分値の蘭約化付きの本発明
の実施例の構成を示す。この構成では第６図の装置構成
における積分器１７．量子化器１８、微分器１９（これ
らはすべて第６図中に図示）がアキュムレータ２６．２
７．２８に置換されていて、それによシ、たんに２つの
微分器２９〜３２しか必要とされず、また、第６図の積
分器１６はアキュムレータ２３〜２５に置換されてお夛
、当該の整数成分は加算器２９にて効果的に人力供給さ
れる。加算器２９゜３１は夫々６０の入力側を有し、そ
れらのうちの１つは負の極性を有していて、遅延器３０
゜３２と共に微分機能を形成する。

ｍ１８図の装置構成の加算器及び加算器にてもっばら振
幅制限された信号値が生じ、それ故、上記装置構成は実
時間計算に適する。

第９図に示す表は？＝９．１の際第８図に示す装置構成
の作動のとき生じる数値列を示す。第７図及び第９図の
表値の比較から明らかなように、第６図及び第８図に示
す装置構成の作用が同じものである。第８図の装置構成
に生じる信号Ｐ２（ｉ）は第６図の装置構成にて生じる
信号ｒ（１）に等しく、それＫより、２重の微分の後再
び同を 段滌使用され得る。

発明の効果 本発明によれば、たんに整数の分周係数にのみ調整可能
な分周器を有する端数分周装置を改善して、サンプリン
グ、走査周波数のすぐ近くノイズしか受けないようにし
得る。

【図面の簡単な説明】

第１図は西独特許出願公開公報第３５４４３７１号から
公知の端数的分周器制御付シンセサイデのブロック接続
図、第２図は所謂位相アキュムレータ付分周制御回路の
ブロック接続図、第３図は第２図の装置構成において規
格化周波数調整？　＝　９．１の際生じる値の表を示す
図、第４図は積分器、微分器、量子化器から成る位相ア
キュムレータ付きの分周ＩＪ　ｌｌｉｌｌ回路のゾロツ
ク接続図、第５図は第４図の装置構成において規格化周
波数調整情報？　＝　９．１の際生じる値の表を示す図
、第６図はｎ二２の積分器を有する分周器制御回路付第
１実施例のブロック接続図、第７図は？　＝　９．１の
場合に対して第６図の装置構成において生じる信号値に
ついての表を示す図、第８図は微分による整数積分値の
藺約化付きの分周器制御回路を有する第２実施例のゾロ
ツク接続図、第９図はＦ＝９．１の例の場合の第８図の
装置構成にて生じる信号値の表を示す図である。 １・・・ｖｃｏ　、　２・・・分周器、３・・・位相測
定器、４・・・。−パスフィルタ、５・・・制御回路 第２図 第６図 第８図

Claims (1)

1. 【特許請求の範囲】 １、所定周波数ｆ＿Ｏから周波数ｆ＿Ｔを発生する分周
   回路装置であつてたんに整数分周係数ｍにのみ調整可能
   な分周器を有し、該分周器は周波数調整情報Ｆに相応し
   てｍの連続的な新たな調整によつて平均して整数又は端
   数の分周比を実現するように構成されており、更に制御
   回路を設け該制御回路は周波数調整情報Ｆの端数部分の
   供給を受ける位相アキュムレータを有し該位相アキュム
   レータは分周器出力信号ｆ＿Ｔ又はそれと同期する信号
   によりクロック制御され、上記制御回路は各分周サイク
   ルに対して新たな値ｍを送出し、その際分周係数ｍのシ
   ーケンスがこれが周期的である場合実時間で計算される
   か又はメモリから読出され、その際上記の分周係数のシ
   ーケンスの各要素ないし項は２つの部分から成りそのう
   ちの第１部分は周波数調整情報Ｐの整数部分の和と位相
   アキュムレータの桁上げ部分とから成り上記両部分のう
   ち第２部分は上記位相アキュムレータの内容から計算さ
   れるように構成されているものにおいて、上記第２部分
   は位相ノイズの、ｆ＿Ｔの平均値の周囲に入るスペクト
   ル成分の減少の目的で、比較的に離れているスペクトル
   成分の増大の認容のもとで且ピーク−ピークにわたつて
   の測定に際しての２（ｎ−１）の周期１／ｆ＿Ｏより大
   の値への位相ノイズの絶対値の上昇の認容のもとで以下
   の如く計算される、即ち 位相アキュムレータの内容が、当該入力（側）Ｘと当該
   出力（側）Ｙとを有するデジタル積分器においてｎ回、
   ｎ＝２、３、・・・積分され、上記積分器は巡回（再帰
   ）式 ｙ（ｉ）＝ｙ（ｉ−１）＋ｘ（ｉ） によつて規定されており、 上記積分の結果が整数値に処理生成され、 上記整数値は当該入力（側）Ｘと当該出力 （側）Ｙとを有するデジタル微分器によつてｎ＋１回微
   分され上記微分器は式 ｙ（ｉ）＝ｘ（ｉ）−ｘ（ｉ−１） によつて規定されており、 その際、積分器、微分器及び位相アキュム レータは同一の計算クロックを有していることを特徴と
   する分周回路装置。