以下、図面を用いて実施形態を説明する。信号が伝達される信号線には、信号名と同じ符号を使用する。先頭に”/”を付した信号は、負論理を示す。図中の二重の四角印は、外部端子を示す。外部端子は、例えば、半導体チップ上のパッド、あるいは半導体チップが収納されるパッケージのリードである。外部端子を介して供給される信号には、端子名と同じ符号を使用する。
図1は、一実施形態における半導体メモリMEMの例を示す。半導体メモリMEMは、セルアレイARY1、ARY2、センスアンプ領域SAAおよび電圧供給回路VSPLYを有する。セルアレイARY1は、ビット線BL1(BL10、BL11、BL12、BL13)にそれぞれ接続されたメモリセルMCを有する。セルアレイARY2は、ビット線/BL1(/BL10、/BL11、/BL12、/BL13)にそれぞれ接続されたメモリセルMCを有する。例えば、ビット線BL1、/BL1は、相補のビット線対であり、半導体メモリMEMは、オープンビット線構造を有する。
センスアンプ領域SAAは、セルアレイARY1、ARY2の間に配置され、複数組のセンスアンプSA1、SA2および複数組のプリチャージ回路PRE1、PRE2を有する。センスアンプSA1は、ビット線BL1の配列方向(図1の縦方向)に並び、ビット線BL1の1つとビット線/BL1の1つとにそれぞれ接続される。センスアンプSA2は、ビット線/BL1の配列方向に並び、対応するセンスアンプSA1のセルアレイARY2側に配置され、ビット線BL1の1つとビット線/BL1の1つとにそれぞれ接続される。
プリチャージ回路PRE1は、センスアンプSA1に隣接して配置され、対応するセンスアンプSA1に接続されるビット線BL1、/BL1をプリチャージ電圧線VBLP1に接続する。プリチャージ回路PRE2は、センスアンプSA2に隣接して配置され、対応するセンスアンプSA2に接続されるビット線BL1、/BL1をプリチャージ電圧線VBLP2に接続する。
電圧供給回路VSPLYは、通常動作モードを示す通常動作モード信号NORMおよびテストモードを示すテストモード信号TMを受けて動作する。電圧供給回路VSPLYは、通常動作モード中にビット線BL1、/BL1のプリチャージ電圧をプリチャージ電圧線VBLP1、VBLP2に供給する。
電圧供給回路VSPLYは、テストモード中に、プリチャージ電圧線VBLP1にハイレベル電圧またはロウレベル電圧の一方を供給し、プリチャージ電圧線VBLP2にハイレベル電圧またはロウレベル電圧の他方を供給する。これにより、ビット線BL10、/BL10、BL12、/BL12は、ハイレベル電圧またはロウレベル電圧の一方に設定され、ビット線BL11、/BL11、BL13、/BL13は、ハイレベル電圧またはロウレベル電圧の他方に設定される。
この実施形態では、一対のセンスアンプSA1、SA2および一対のプリチャージ回路PRE1、PRE2は、ビット線BL1、/BL1の配線方向(図1の横方向)に沿って配置される。この場合、センスアンプ領域SAA内で互いに隣接するビット線BL1、/BL1(例えば、BL11と/BL10)の配線長は長くなり、信頼度不良等の原因になる可能性がある。
しかしながら、この実施形態では、テストモード中に、センスアンプ領域SAA内で互いに隣接するビット線BL1、/BL1(例えば、BL11と/BL10)は、ハイレベル電圧およびロウレベル電圧にそれぞれ設定される。すなわち、センスアンプ領域SAA内で互いに隣接するビット線BL1、/BL1に電圧ストレスが印加される。これにより、ビット線BL1、/BL1間のショート不良等の加速テストを実行でき、半導体メモリMEMの信頼性を向上できる。
なお、テストモードは、半導体メモリMEMの製造工程におけるテスト工程で設定される。すなわち、テストモードによるビット線BL1、/BL1間のショート不良等の加速テストは、半導体メモリMEMの製造方法の一部に含まれる。
図2は、別の実施形態における半導体メモリMEMの例を示す。図1と同様または同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。
この実施形態では、セルアレイARY1は、互いに隣接する一対のビット線BL1(例えば、BL10とBL11)の間に配置されたビット線BL0(BL00、BL01、BL02)と、ビット線BL0にそれぞれ接続されたメモリセルMCとを有する。セルアレイARY2は、互いに隣接する一対のビット線/BL1(例えば、/BL10と/BL11)の間に配置されたビット線/BL2(/BL20、/BL21、/BL22)と、ビット線/BL2にそれぞれ接続されたメモリセルMCとを有する。
また、半導体メモリMEMは、図2において、セルアレイARY1の左側に配置されたセンスアンプ領域SAA0と、セルアレイARY2の右側に配置されたセンスアンプ領域SAA2とを有する。すなわち、半導体メモリMEMは、セルアレイARYとセンスアンプ領域SAAとが交互に配置される。
センスアンプ領域SAA0は、ビット線BL0にそれぞれ接続されたセンスアンプSA3と、ビット線BL0をプリチャージ電圧線VBLP3に接続するプリチャージ回路PRE3とを有する。各プリチャージ回路PRE3は、センスアンプSA3に隣接して配置される。なお、センスアンプ領域SAAと同様に、一対のセンスアンプSA3および一対のプリチャージ回路PRE3が、ビット線BL0の配線方向(図2の横方向)に沿って配置されてもよい。
センスアンプ領域SAA2は、ビット線/BL2にそれぞれ接続されたセンスアンプSA4と、ビット線/BL2をプリチャージ電圧線VBLP4に接続するプリチャージ回路PRE4とを有する。各プリチャージ回路PRE4は、センスアンプSA4に隣接して配置される。なお、センスアンプ領域SAAと同様に、一対のセンスアンプSA4および一対のプリチャージ回路PRE4が、ビット線/BL2の配線方向(図2の横方向)に沿って配置されてもよい。
電圧供給回路VSPLYは、通常動作モードを示す通常動作モード信号NORM、第1テストモードを示すテストモード信号TM1および第2テストモードを示すテストモード信号TM2を受けて動作する。電圧供給回路VSPLYは、通常動作モード中にプリチャージ電圧線VBLP1、VBLP2にビット線BL1、/BL1のプリチャージ電圧(例えば、半導体メモリMEM内の電源電圧の2分の1の値)を供給する。
電圧供給回路VSPLYは、第1テストモード中に、プリチャージ電圧線VBLP1、VBLP2にハイレベル電圧またはロウレベル電圧の一方を供給し、プリチャージ電圧線VBLP3、VBLP4にハイレベル電圧またはロウレベル電圧の他方を供給する。これにより、セルアレイARY1内で互いに隣接するビット線BL1、BL0(例えば、BL10とBL00、あるいはBL00とBL11)に電圧ストレスが印加される。また、セルアレイARY2内で互いに隣接するビット線/BL1、/BL2(例えば、/BL10と/BL20、あるいは/BL20と/BL11)に電圧ストレスが印加される。すなわち、第1テストモードでは、セルアレイARY1内のビット線BL0、BL1間のショート不良等の加速テストを実行でき、セルアレイARY2内のビット線/BL1、/BL2間のショート不良等の加速テストを実行できる。
電圧供給回路VSPLYは、第2テストモード中にプリチャージ電圧線VBLP1にハイレベル電圧またはロウレベル電圧の一方を供給し、プリチャージ電圧線VBLP2にハイレベル電圧またはロウレベル電圧の他方を供給する。第2テストモード中、プリチャージ電圧線VBLP3、VBLP4は、ハイレベル電圧またはロウレベル電圧のいずれに設定されてもよい。これにより、第2テストモード中、図1と同様に、センスアンプ領域SAA内で互いに隣接するビット線BL1、/BL1間のショート不良等の加速テストを実行できる。
なお、第1テストモードおよび第2テストモードは、半導体メモリMEMの製造工程におけるテスト工程で設定される。すなわち、第1テストモードおよび第2テストモードによるビット線間のショート不良等の加速テストは、半導体メモリMEMの製造方法の一部に含まれる。
図3は、別の実施形態における半導体メモリMEMの例を示す。図1および図2と同様または同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。半導体メモリMEMは、DRAMあるいは擬似SRAM(Static Random Access Memory)である。半導体メモリMEMは、コマンドデコーダ10、テスト制御部12、内部電圧生成部14、アドレスバッファ16、データ制御部18、動作制御部20およびメモリコア22を有する。
コマンドデコーダ10は、クロック信号CLKに同期してコマンド信号CMDを受け、受けたコマンド信号CMDをデコードする。例えば、コマンド信号CMDは、チップセレクト信号/CS、ロウアドレスストローブ信号/RAS、コラムアドレスストローブ信号/CASおよびライトイネーブル信号/WEを含む。コマンドデコーダ10は、デコード結果に応じて、メモリコア22のアクセス動作を実行させるために、アクティブコマンド信号ACT、読み出しコマンド信号RD、書き込みコマンド信号WR、リフレッシュコマンド信号REFおよびプリチャージコマンド信号PR等を出力する。また、コマンドデコーダ10は、半導体メモリMEMをテストするためのテストコマンドをデコードしたときに、テストコマンド信号TESZを出力する。
アクティブコマンド信号ACTは、コマンド端子CMDでアクティブコマンドを受けたときに生成される。アクティブコマンド信号ACTは、ワード線WLおよびセンスアンプSAを活性化する制御と、活性化するセンスアンプSAに対応するプリチャージ回路PREをオフする制御に使用される。読み出しコマンド信号RDは、コマンド端子CMDで読み出しコマンドを受けたときに生成される。読み出しコマンド信号RDは、読み出し動作の制御に使用される。書き込みコマンド信号WRは、コマンド端子CMDで書き込みコマンドを受けたときに生成される。書き込みコマンド信号WRは、書き込み動作の制御に使用される。リフレッシュコマンド信号REFは、コマンド端子CMDでリフレッシュコマンドを受けたときに生成される。
リフレッシュコマンド信号REFは、ワード線WLおよびセンスアンプSAを活性化する制御と、活性化するセンスアンプSAに対応するプリチャージ回路PREをオフする制御に使用される。プリチャージコマンド信号PRは、コマンド端子CMDでプリチャージコマンドを受けたときに生成される。プリチャージコマンド信号PRは、ワード線WLおよびセンスアンプSAを非活性化する制御と、非活性化するセンスアンプSAに対応するプリチャージ回路PREをオンする制御に使用される。
テスト制御部12は、テストコマンド信号TESZとともに受けるロウアドレス信号RAの値に応じて、テストモード信号TM1、TM2を出力する。また、テスト制御部12は、テストモード信号TM1、TM2とともに、プリチャージ制御信号VBLPH(VBLPH0、VBLPH1、VBLPH2、VBLPH3)、VBLPL(VBLPL0、VBLPL1、VBLPL2、VBLPL3)を出力する。なお、テスト制御部12は、テストコマンド信号TESZとともに受けるコラムアドレス信号CAの値またはデータ信号DQの値に応じて、テストモード信号TM1、TM2を出力してもよい。
テストモード信号TM1は、後述するセルアレイARY内のビット線BL、/BLの間に電圧ストレスを印加する第1テストモードTEST1中に出力される。テストモード信号TM2は、後述するセンスアンプ領域SAA内のビット線BL、/BLの間に電圧ストレスを印加する第2テストモードTEST2中に出力される。プリチャージ制御信号VBLPH、VBLPLは、図8に示すように、通常動作モードNORMおよび各テストモードTEST1、TEST2において所定の論理レベルに設定される。
なお、テスト制御部12は、半導体メモリMEMの動作モードを設定するモードレジスタに含まれてもよい。この場合、テストコマンド信号TESZは、モードレジスタの値を設定するコマンド信号としてモードレジスタに供給される。さらに、テスト制御部12が設けられる代わりに、テストモード信号TM1、TM2およびプリチャージ制御信号VBLPH、VBLPLをそれぞれ受ける外部端子(テスト端子)が半導体メモリMEMに設けられてもよい。
内部電圧生成部14は、通常動作モード中に、電源電圧VDDおよび接地電圧VSSを用いて内部電源電圧VII、VPP、VARYおよびプリチャージ電圧VBLP(VBLP0、VBLP1、VBLP2、VBLP3)を生成する。通常動作モードは、半導体メモリMEMに電源電圧VDDが供給されたときに最初に設定される動作モードであり、半導体メモリMEMがシステム上で動作するときの動作モードである。テストモードTEST1、TEST2は、通常動作モード中にコマンド端子CMDでテストコマンドを受けたときに設定される。
内部電圧生成部14は、電源電圧VDDを降圧または昇圧して電圧VIIを生成する。内部電圧生成部14は、通常動作モードNORM(図8)中、電源電圧VDDを昇圧して電源電圧VDDより高い内部電源電圧VPPを生成し、電源電圧VDDを降圧して電源電圧VDDより低い内部電源電圧VARYを生成する。内部電源電圧VIIは、外部端子に接続される回路を除く内部回路に供給される。内部電源電圧VPPは、後述するワード線WLのハイレベル電圧等に使用される。内部電源電圧VARYは、メモリコア22内で、センスアンプSA(図6)の電源電圧等に使用される。また、内部電源電圧VARYを抵抗分割等により降圧した電圧VARY/2は、ビット線BL、/BLのプリチャージ電圧に使用される。
内部電圧生成部14は、第1テストモードTEST1および第2テストモードTEST2(図8)中に、内部電源電圧VIIおよびプリチャージ電圧VBLPを生成し、外部端子で受けるハイレベル電圧EVPP、EVARYを、内部電源線VPP、VARYに供給する。ハイレベル電圧EVPPは、通常動作モードNORM中に内部電圧生成部14が生成する内部電源電圧VPPより高い。ハイレベル電圧EVARYは、通常動作モードNORM中に内部電圧生成部14が生成する内部電源電圧VARYより高い。なお、内部電圧生成部14は、第1テストモードTEST1および第2テストモードTEST2中に、ハイレベル電圧VPP、EVARYを生成してもよい。
アドレスバッファ16は、アドレス端子ADを介してアドレス信号ADを受け、受けたアドレス信号ADをロウアドレス信号RAおよびコラムアドレス信号CAとして出力する。半導体メモリMEMがDRAMの場合、アドレスバッファ16は、ロウアドレス信号RAおよびコラムアドレス信号CAを共通のアドレス端子ADを用いて時分割で受ける。半導体メモリMEMが擬似SRAMの場合、アドレスバッファ16は、ロウアドレス信号RAおよびコラムアドレス信号CAを異なるアドレス端子ADで同じクロックサイクルで受ける。
アドレスバッファ16は、ロウアドレス信号RAをワードデコーダWDECおよびテスト制御部12に出力し、コラムアドレス信号CAをコラムデコーダCDECに出力する。なお、アドレスバッファ16とワードデコーダWDECとの間にロウアドレス信号RAをプリデコードするプリデコーダが設けられてもよい。同様に、アドレスバッファ16とコラムデコーダCDECとの間にコラムアドレス信号CAをプリデコードするプリデコーダが設けられてもよい。
データ制御部18は、読み出し動作時に、メモリコア22から出力されるデータ信号を、データバスDBを介して受け、受けたデータ信号をデータ端子DQに出力する。データ端子DQは、1ビットでもよく、複数ビットでもよい。データ制御部18は、書き込み動作時に、データ端子DQを介して受けるデータ信号DQを、データバスDBを介してメモリコア22に出力する。
動作制御部20は、アクティブコマンド信号ACT、リフレッシュコマンド信号REFおよびプリチャージコマンド信号PRに応答して、ワード線制御信号WLON、イコライズ制御信号EQL、センスアンプ制御信号SAEを生成する。また、動作制御部20は、読み出しコマンド信号RDおよび書き込みコマンド信号WRに応答して、コラム制御信号CLEを生成する。
ワード線制御信号WLONは、ワードデコーダWDECに供給され、ワード線WLの活性化タイミングおよび非活性化タイミングに使用される。イコライズ制御信号EQLは、ワードデコーダWDECに供給され、図6に示すプリチャージ回路PREの制御タイミングに使用される。センスアンプ制御信号SAEは、ワードデコーダWDECに供給され、図6に示すセンスアンプSAの制御タイミングに使用される。コラム制御信号CLEは、コラムデコーダCDECに供給され、ビット線対BL、/BLの所定数を選択的にデータバスDBに接続するコラムスイッチ部CSWの制御タイミングに使用される。
メモリコア22は、ワードデコーダWDEC、コラムデコーダCDEC、コラムスイッチ部CSW、セルアレイARY(ARY0、ARY1、ARY2、ARY3、ARY4)およびセンスアンプ領域SAA(SAA0、SAA1、SAA2、SAA3)を有する。ワードデコーダWDECは、ロウアドレス信号RAにより示されるワード線WLを、ワード線制御信号WLONに応答して活性化し、プリチャージコマンド信号PRに応答して非活性化する。
また、ワードデコーダWDECは、ロウアドレス信号RAにより示されるセンスアンプ領域SAAのセンスアンプSA(図6)を、センスアンプ制御信号SAEに応答して活性化し、プリチャージコマンド信号PRに応答して非活性化する。ワードデコーダWDECは、ロウアドレス信号RAにより示されるセンスアンプ領域SAAのプリチャージ回路PRE(図6)をワード線制御信号WLONに応答してオフし、プリチャージコマンド信号PRに応答してオンする。
コラムデコーダCDECは、コラムアドレス信号CAにより示されるコラムスイッチ部CSW内の所定数のコラムスイッチを、コラム制御信号CLEに応答してオンする。
各セルアレイARYは、マトリックス状に配置された複数のダイナミックタイプのメモリセルMCと、図の横方向に並ぶメモリセルMCの列に接続された複数のワード線WLと、図の縦方向に並ぶメモリセルMCの列に接続されたビット線対BL、/BLとを有する。メモリセルMCは、データを電荷として保持するためのキャパシタと、このキャパシタの一端をビット線BL(または/BL)に接続するためのトランスファトランジスタとを有する。キャパシタの他端は、基準電圧線に接続される。セルアレイARYおよびセンスアンプ領域SAAの例は、図4から図6に示す。
図4は、図3に示したセルアレイARYおよびセンスアンプ領域SAAの例を示す。センスアンプ領域SAA0は、セルアレイARY0、ARY1の間に配置され、センスアンプ領域SAA1は、セルアレイARY1、ARY2の間に配置される。センスアンプ領域SAA2は、セルアレイARY2、ARY3の間に配置され、センスアンプ領域SAA3は、セルアレイARY3、ARY4の間に配置される。このように、セルアレイARYとセンスアンプ領域SAAは、交互に配置される。
なお、セルアレイARYおよびセンスアンプ領域SAAの数は、図4に限定されず、例えば、半導体メモリMEMは、5個以上のセンスアンプ領域SAAを有してもよい。また、図4では、5個のセルアレイARYの間に4個のセンスアンプ領域SAAを配置する例を示すが、5個のセンスアンプ領域SAAの間に4個のセルアレイARYを配置してもよい。
各センスアンプ領域SAAは、隣接する一対のセルアレイARYの一方に配線されるビット線BL(例えば、BL00)と、隣接する一対のセルアレイARYの他方に配線されるビット線/BL(例えば、/BL00)に接続される。すなわち、半導体メモリMEMは、相補のビット線BL、/BLが互いに異なるセルアレイARYに配線されるオープンビット線構造を有する。
なお、図4に示した符号SAは、図6に示すセンスアンプSAおよびプリチャージ回路PREを示す。また、各セルアレイARYにおいて、図4の上下方向に配列されるビット線BL(または/BL)は、各セルアレイARYの両側のセンスアンプ領域SAAのセンスアンプSAに交互に接続される。センスアンプ領域SAA0、SAA2は、プリチャージ電圧VBLP0、VBLP1を受け、センスアンプ領域SAA1、SAA3は、プリチャージ電圧VBLP2、VBLP3を受ける。
図4において、ビット線BL、/BLに付した2桁数字は、上位側が対応するセンスアンプ領域SAAの番号を示し、下位側がセルアレイARY内の並び順(位置)を示す。なお、セルアレイARY0内の符号DBL1(DBL10、DBL11、DBL12、DBL13)は、例えば、ダミービット線DBL1である。同様に、セルアレイARY4の符号ビット線DBL2(DBL20、DBL21、DBL22、DBL23)は、例えば、ダミービット線DBL1である。
例えば、各ダミービット線DBL10、DBL11、DBL12、DBL13は、対応するビット線BL10、BL11、BL12、BL13とそれぞれ同じ電圧に設定される。例えば、各ダミービット線DBL20、DBL21、DBL22、DBL23は、対応するビット線BL20、BL21、BL22、BL23とそれぞれ同じ電圧に設定される。
図5は、図4に示したセンスアンプ領域SAA2のビット線BL、/BLの配線の例を示す。センスアンプ領域SAA2において、例えば、2組のビット線対BL20、/BL20とBL21、/BL21に対応するセンスアンプSAおよびプリチャージ回路PREの領域は、ビット線BLの配線方向(図5の横方向)に沿って並んで配置される。すなわち、センスアンプSAおよびプリチャージ回路PREの領域は、図5の縦方向に2列に配置される。
これにより、センスアンプSAおよびプリチャージ回路PREの領域を図5の縦方向に一列に配置する場合に比べて、センスアンプSAおよびプリチャージ回路PREのレイアウト領域において、図5の縦方向の長さを増やすことができる。この結果、トランジスタやコンタクトの配置の自由度を増やすことができ、センスアンプSAおよびプリチャージ回路PREのレイアウトの制約を減らすことができる。
この実施形態では、ビット線BL20、/BL20は、センスアンプSAおよびプリチャージ回路PREのレイアウト領域における図5の上側に配線される。ビット線BL21、/BL21は、センスアンプSAおよびプリチャージ回路PREのレイアウト領域における図5の下側に配線される。ビット線BL22、/BL22、BL23、/BL23の配線も同様である。
センスアンプSAおよびプリチャージ回路PREのレイアウト領域が2列に配置される場合、例えば、ビット線/BL20は、図5の右側に配置されるセンスアンプSAおよびプリチャージ回路PREの領域を通って配線される。ビット線BL21は、図5の左側に配置されるセンスアンプSAおよびプリチャージ回路PREの領域を通って配線される。これにより、センスアンプSAおよびプリチャージ回路PREの領域内で、例えばビット線/BL20、BL21が隣接して配線される領域が発生する。
すなわち、センスアンプSAおよびプリチャージ回路PREのレイアウト領域が2列に配置される場合、センスアンプ領域SAA内で互いに隣接して配線されるビット線BL、/BLの長さは長くなる。センスアンプ領域SAAの両側にビット線BL、/BLが配線されるオープンビット線構造では、オープンビット線構造に比べて、互いに隣接して配線されるビット線BL、/BLの長さは長い。
このため、オープンビット線構造で、センスアンプSAおよびプリチャージ回路PREのレイアウト領域が2列に配置される場合、センスアンプ領域SAA内のビット線BL、/BLに対して電圧ストレスを印加することで、信頼性は向上する。なお、図5に示したセンスアンプSAおよびプリチャージ回路PREのレイアウト領域に配線されるビット線BL、/BLの形状は、一例であり、他の折れ曲がり形状でもよい。
図6は、図5に示したセンスアンプ領域SAA2に配置されるセンスアンプSAおよびプリチャージ回路PREの例を示す。センスアンプSAは、入力と出力とが互いに接続された一対のCMOSインバータを有する。各CMOSインバータの入力(トランジスタのゲート)は、ビット線BL(または/BL)に接続される。各CMOSインバータは、一対のnMOSトランジスタNTとpMOSトランジスタPTとを有する。
各CMOSインバータのpMOSトランジスタPTのソースは、ゲートでセンスアンプ活性化信号/SAE2を受けるpMOSトランジスタを介して内部電源電圧線VARYに接続される。各CMOSインバータのnMOSトランジスタNTのソースは、センスアンプ活性化信号SAE2を受けるnMOSトランジスタを介して接地線VSSに接続される。
センスアンプ活性化信号/SAE2は、図3に示したセンスアンプ制御信号SAEに応答してロウレベルに活性化され、pMOSトランジスPTのソースを内部電源電圧線VARYに接続する。センスアンプ活性化信号SAE2は、図3に示したセンスアンプ制御信号SAEに応答してハイレベルに活性化され、nMOSトランジスタNTのソースを接地線VSSに接続する。これにより、各CMOSインバータはイネーブルになり、センスアンプSAは、ビット線対BL、/BLの電圧差を差動増幅する。センスアンプSAが動作しないとき、センスアンプ活性化信号/SAE2、SAE2は、ハイレベル、ロウレベルにそれぞれ非活性化され、一対のCMOSインバータの各ノードは、ビット線BL(または/BL)に接続された出力ノードを除きフローティング状態に設定される。
プリチャージ回路PREは、相補のビット線BL、/BLをプリチャージ電圧線VBLP0(またはVBLP1)に接続する一対のnMOSトランジスタと、ビット線BL、/BLを互いに接続するためのイコライズ用のnMOSトランジスタとを有する。プリチャージ回路PREのnMOSトランジスタのゲートは、イコライズ制御信号EQL2を受ける。イコライズ制御信号EQL2は、図3に示したイコライズ制御信号EQLに応答してハイレベルからロウレベルに非活性化され、ビット線BL、/BLとプリチャージ電圧VBLP0(またはVBLP1)との接続を解除する。また、プリチャージ回路PREは、対応するメモリセルMCの非アクセス中に、ハイレベルのイコライズ制御信号EQL2を受けて、ビット線BL、/BLをプリチャージ電圧VBLP0(またはVBLP1)に接続し、かつビット線BL、/BLを互いに接続する。
なお、図6では、配線を分かりやすくするために、ビット線/BL0、BL1、/BL2、BL3を、横方向および縦方向に配線したが、実際のレイアウトでは、図5に示したように斜め方向に配線してもよい。
図7は、図3に示した内部電圧生成部14の例を示す。図7は、プリチャージ電圧VBLP(VBLP0−VBLP3)をそれぞれ生成するプリチャージ電圧生成回路VBLGEN(VBLGEN0−VBLGEN3)を示す。プリチャージ電圧生成回路VBLGEN0−VBLGEN3は、互いに同一または同様の回路であるため、プリチャージ電圧VBLP0を生成するプリチャージ電圧生成回路VBLGEN0について説明する。
プリチャージ電圧生成回路VBLGEN0は、コンパレータCMP1、CMP2、ノア回路NOR、ナンド回路NAND、pMOSトランジスタPT1およびnMOSトランジスタNT1を有する。
コンパレータCMP1は、テストモード信号TM12がロウレベルのとき、すなわち、通常動作モードNORM中に動作し、プリチャージ電圧VBLP0を基準電圧VREFHと比較する。コンパレータCMP1は、プリチャージ電圧VBLP0が基準電圧VREFHより低いときにハイレベルの検出信号LDETを出力し、プリチャージ電圧VBLP0が基準電圧VREFH以上のときにロウレベルの検出信号LDETを出力する。
コンパレータCMP1は、テストモード信号TM12がハイレベルのとき、すなわち、第1テストモードTEST1中または第2テストモードTEST2中に、プリチャージ電圧VBLP0と基準電圧VREFHとを比較する動作を停止する。コンパレータCMP1は、プリチャージ電圧VBLP0と基準電圧VREFHとを比較する動作の停止中、ロウレベルの検出信号LDETを出力する。
コンパレータCMP2は、テストモード信号TM12がロウレベルのとき、すなわち、通常動作モードNORM中に動作し、プリチャージ電圧VBLP0を基準電圧VREFLと比較する。コンパレータCMP2は、プリチャージ電圧VBLP0が基準電圧VREFLより高いときにロウレベルの検出信号HDETを出力し、プリチャージ電圧VBLP0が基準電圧VREFL以下のときにハイレベルの検出信号HDETを出力する。
コンパレータCMP2は、テストモード信号TM12がハイレベルのとき、すなわち、第1テストモードTEST1中または第2テストモードTEST2中に、プリチャージ電圧VBLP0と基準電圧VREFLとを比較する動作を停止する。コンパレータCMP2は、プリチャージ電圧VBLP0と基準電圧VREFLとを比較する動作の停止中、ハイレベルの検出信号HDETを出力する。
基準電圧VREFHは、基準電圧VREFLより高く、基準電圧VREFH、VREFLの中間値は、内部電源電圧VARYの2分の1の値(VARY/2)である。電圧VARY/2は、通常動作モードNORM中にビット線BL、/BLのプリチャージ電圧として使用される。テストモード信号TM12は、オア回路ORにより、テストモード信号TM1、TM2のいずれかがハイレベルのときにハイレベルに設定され、テストモード信号TM1、TM2がともにロウレベルのときにロウレベルに設定される。すなわち、テストモード信号TM12は、第1テストモードTEST1中または第2テストモードTEST2中にハイレベルに設定され、通常動作モードNORM中にロウレベルに設定される。
ノア回路NORは、プリチャージ制御信号VBLPH0またはコンパレータCMP1の出力のいずれかがハイレベルのときに、pMOSトランジスタPT1のゲートにロウレベルを出力する。換言すれば、ノア回路NORは、通常動作モードNORM中にプリチャージ電圧VBLP0が基準電圧VREFHより低いときにロウレベルを出力する。ノア回路NORは、第1テストモードTEST1中または第2テストモードTEST2中にプリチャージ制御信号VBLPH0がハイレベルのときにロウレベルを出力する。
ナンド回路NANDは、プリチャージ制御信号VBLPL0またはコンパレータCMP2の出力のいずれかがロウレベルのときに、nMOSトランジスタNT1のゲートにハイレベルを出力する。換言すれば、ナンド回路NANDは、通常動作モードNORM中にプリチャージ電圧VBLP0が基準電圧VREFLより高いときにハイレベルを出力する。ナンド回路NANDは、プリチャージ制御信号VBLPL0がロウレベルのときにハイレベルを出力する。
pMOSトランジスタPT1は、内部電源電圧線VARYに接続されたソースと、プリチャージ電圧線VBLP0に接続されたドレインと、ノア回路NORの出力に接続されたゲートとを有する。なお、内部電源電圧線VARYは、テストモードTEST1、TEST2中、半導体メモリMEMの外部から供給されるハイレベル電圧EVARYに設定される。nMOSトランジスタNT1は、接地線VSSに接続されたソースと、プリチャージ電圧線VBLP0に接続されたドレインと、ナンド回路NANDの出力に接続されたゲートとを有する。
各プリチャージ電圧生成回路VBLGEN0、VBLGEN2のNORゲートおよびpMOSトランジスタPT1は、第1スイッチ回路として機能する。第1スイッチ回路は、通常動作モードNORM中にハイレベルの検出信号LDETを受ける期間に、プリチャージ電圧線VBLP0、VBLP2を内部電源電圧線VARYに接続する。また、第1スイッチ回路は、第2テストモードTEST2中に検出信号LDETの論理レベルに拘わりなくプリチャージ電圧線VBLP0、VBLP2を内部電源電圧線VARYに接続する。
各プリチャージ電圧生成回路VBLGEN0、VBLGEN2のNANDゲートおよびnMOSトランジスタNT1は、第2スイッチ回路として機能する。第2スイッチ回路は、通常動作モードNORM中にロウレベルの検出信号HDETを受ける期間に、プリチャージ電圧線VBLP0、VBLP2を接地線VSSに接続する。また、第2スイッチ回路は、第2テストモードTEST2に検出信号HDETの論理レベルに拘わりなくプリチャージ電圧線VBLP0、VBLP2と接地線VSSとの接続を解除する。
各プリチャージ電圧生成回路VBLGEN1、VBLGEN3のNORゲートおよびpMOSトランジスタPT1は、第3スイッチ回路として機能する。第3スイッチ回路は、通常動作モードNORM中にハイレベルの検出信号LDETを受ける期間に、プリチャージ電圧線VBLP1、VBLP3を内部電源電圧線VARYに接続する。また、第3スイッチ回路は、第2テストモードTEST2中に検出信号LDETの論理レベルに拘わりなくプリチャージ電圧線VBLP1、VBLP3と内部電源電圧線VARYとの接続を解除する。
各プリチャージ電圧生成回路VBLGEN1、VBLGEN3のNANDゲートおよびnMOSトランジスタNT1は、第4スイッチ回路として機能する。第4スイッチ回路は、通常動作モードNORM中にロウレベルの検出信号HDETを受ける期間に、プリチャージ電圧線VBLP1、VBLP3を接地線VSSに接続する。また、第4スイッチ回路は、第2テストモードTEST2中に検出信号HDETの論理レベルに拘わりなくプリチャージ電圧線VBLP1、VBLP3を接地線VSSに接続する。
図8は、図7に示した内部電圧生成部14の動作の例を示す。通常動作モードNORM中、図3に示したテスト制御部12は、ロウレベルのプリチャージ制御信号VBLPH0、VBLPH1、VBLPH2、VBLPH3およびハイレベルのプリチャージ制御信号VBLPL0、VBLPL1、VBLPL2、VBLPL3を出力する。図7に示した各プリチャージ電圧生成回路VBLGEN0では、ノア回路NORは、コンパレータCMP1の出力を反転するインバータとして動作し、ナンド回路NANDは、コンパレータCMP2の出力を反転するインバータとして動作する。
例えば、プリチャージ電圧VBLP0を生成するプリチャージ電圧生成回路VBLGEN0では、プリチャージ電圧VBLP0が基準電圧VREFH以上のとき、nMOSトランジスタNT1がオンし、pMOSトランジスタPT1がオフする。これにより、プリチャージ電圧VBLP0は低下する。同様に、プリチャージ電圧VBLP0を生成するプリチャージ電圧生成回路VBLGEN0では、プリチャージ電圧VBLP0が基準電圧VREFLより低いとき、pMOSトランジスタPT1がオンし、nMOSトランジスタNT1がオフする。これにより、プリチャージ電圧VBLP0は上昇する。以上の動作を繰り返すことで、プリチャージ電圧VBLP0は、基準電圧VREFL、VREFHの間の電圧VARY/2に設定される。プリチャージ電圧VBLP1、VBLP2、VBLP3を生成する他のプリチャージ電圧生成回路VBLGEN1−VBLGEN3の動作も、同様である。
第1テストモードTEST1中、テスト制御部12は、ハイレベルのプリチャージ制御信号VBLPH0、VBLPL0、VBLPH1、VBLPL1およびロウレベルのプリチャージ制御信号VBLPH2、VBLPL2、VBLPH3、VBLPL3を出力する。また、第1テストモードTEST1中、テストモード信号TM12は、テスト制御部12からのハイレベルのテストモード信号TM1に応じて、ハイレベルに設定される。
ハイレベルのテストモード信号TM12により、各プリチャージ電圧生成回路VBLGEN0−VBLGEN3では、コンパレータCMP1は比較動作を停止してロウレベルを出力し、コンパレータCMP2は比較動作を停止してハイレベルを出力する。これにより、例えば、プリチャージ電圧VBLP0を生成するプリチャージ電圧生成回路VBLGEN0のノア回路NORは、プリチャージ制御信号VBLPH0の論理を反転するインバータとして動作する。プリチャージ電圧VBLP0を生成するプリチャージ電圧生成回路VBLGEN0のナンド回路NANDは、プリチャージ制御信号VBLPL0の論理を反転するインバータとして動作する。他のプリチャージ電圧生成回路VBLGEN1−VBLGEN3のノア回路NORおよびナンド回路NANDもインバータとして動作する。
プリチャージ電圧VBLP0を生成するプリチャージ電圧生成回路VBLGEN0は、ハイレベルのプリチャージ制御信号VBLPH0、VBLPL0を受け、pMOSトランジスタPT1をオンし、nMOSトランジスタNT1をオフする。これにより、プリチャージ電圧VBLP0は、ハイレベル電圧EVARYに設定される。同様に、プリチャージ電圧VBLP1を生成するプリチャージ電圧生成回路VBLGEN1は、ハイレベルのプリチャージ制御信号VBLPH1、VBLPL1を受け、プリチャージ電圧VBLP1をハイレベル電圧EVARYに設定する。
プリチャージ電圧VBLP2を生成するプリチャージ電圧生成回路VBLGEN2は、ロウレベルのプリチャージ制御信号VBLPH2、VBLPL2を受け、プリチャージ電圧VBLP2を接地電圧VSS(以下、ロウレベル電圧VSSとも称する)に設定する。プリチャージ電圧VBLP3を生成するプリチャージ電圧生成回路VBLGEN3は、ロウレベルのプリチャージ制御信号VBLPH3、VBLPL3を受け、プリチャージ電圧VBLP3をロウレベル電圧VSSに設定する。
第2テストモードTEST2中、テスト制御部12は、ハイレベルのプリチャージ制御信号VBLPH0、VBLPL0、VBLPH2、VBLPL2およびロウレベルのプリチャージ制御信号VBLPH1、VBLPL1、VBLPH3、VBLPL3を出力する。また、第2テストモードTEST2中、テストモード信号TM12は、テスト制御部12からのハイレベルのテストモード信号TM2に応じて、ハイレベルに設定される。
ハイレベルのテストモード信号TM12により、例えば、プリチャージ電圧VBLP0を生成するプリチャージ電圧生成回路VBLGEN0のノア回路NORは、プリチャージ制御信号VBLPH0の論理を反転するインバータとして動作する。プリチャージ電圧VBLP0を生成するプリチャージ電圧生成回路VBLGEN0のナンド回路NANDは、プリチャージ制御信号VBLPL0の論理を反転するインバータとして動作する。他のプリチャージ電圧生成回路VBLGEN1−VBLGEN3のノア回路NORおよびナンド回路NANDもインバータとして動作する。
プリチャージ電圧VBLP0を生成するプリチャージ電圧生成回路VBLGEN0は、第1テストモードTEST1と同様に、プリチャージ電圧VBLP0をハイレベル電圧EVARYに設定する。同様に、プリチャージ電圧VBLP3を生成するプリチャージ電圧生成回路VBLGEN3は、第1テストモードTEST1と同様に、プリチャージ電圧VBLP3をロウレベル電圧VSSに設定する。
プリチャージ電圧VBLP1を生成するプリチャージ電圧生成回路VBLGEN1は、ロウレベルのプリチャージ制御信号VBLPH1、VBLPL1を受け、プリチャージ電圧VBLP1をロウレベル電圧VSSに設定する。プリチャージ電圧VBLP2を生成するプリチャージ電圧生成回路VBLGEN2は、ハイレベルのプリチャージ制御信号VBLPH2、VBLPL2を受け、プリチャージ電圧VBLP2をハイレベル電圧EVARYに設定する。
図9は、図3に示した半導体メモリMEMにおける第1テストモードTEST1での動作の例を示す。図8に示したように、第1テストモードTEST1では、プリチャージ電圧VBLP0、VBLP1がハイレベル電圧EVARYに設定され、プリチャージ電圧VBLP2、VBLP3がロウレベル電圧VSSに設定される。また、第1テストモードTEST1中、図3に示したワードデコーダWDECは、センスアンプ領域SAA0に出力するイコライズ制御信号EQL0およびセンスアンプ制御信号/SAE0をハイレベルに設定し、センスアンプ制御信号SAE0をロウレベルに設定する。
同様に、ワードデコーダWDECは、センスアンプ領域SAA1に出力するイコライズ制御信号EQL1およびセンスアンプ制御信号/SAE1をハイレベルに設定し、センスアンプ制御信号SAE1をロウレベルに設定する。ワードデコーダWDECは、センスアンプ領域SAA2に出力するイコライズ制御信号EQL2およびセンスアンプ制御信号/SAE2をハイレベルに設定し、センスアンプ制御信号SAE2をロウレベルに設定する。ワードデコーダWDECは、センスアンプ領域SAA3に出力するイコライズ制御信号EQL3およびセンスアンプ制御信号/SAE3をハイレベルに設定し、センスアンプ制御信号SAE3をロウレベルに設定する。
これにより、全てのプリチャージ回路PREのnMOSトランジスタはオンし、全てのセンスアンプSAは非活性化される。例えば、イコライズ制御信号EQL0、EQL1、EQL2、EQL3のハイレベル電圧は、ハイレベル電圧EVARYにプリチャージ回路PREのnMOSトランジスタの閾値電圧VTを加えた値より高く設定される。これにより、ハイレベル電圧EVARYを受けるプリチャージ回路PREに接続されるビット線BL、/BLは、ハイレベル電圧EVARYに設定される。
そして、センスアンプ領域SAA0、SAA2に接続されたビット線BL、/BLは、ハイレベル電圧EVARYに設定され、センスアンプ領域SAA1、SAA3に接続されたビット線BL、/BLは、ロウレベル電圧VSSに設定される。図9では、ハイレベル電圧EVARYに設定されるビット線BL、/BLを実線で示し、ロウレベル電圧VSSに設定されるビット線BL、/BLを破線で示す。第1テストモードTEST1では、各セルアレイARY0−ARY4内の互いに隣接するビット線BL(または/BL)に逆レベルの電圧を印加することで、セルアレイARY0−ARY4内のバーンインテストが実施される。
図10は、図3に示した半導体メモリMEMにおける第1テストモードTEST1でのセンスアンプ領域SAA2の動作の例を示す。図9に示したように、各センスアンプ領域SAAに接続されるビット線BL、/BLは、第1テストモードTEST1中に同じ電圧に設定される。このため、第1テストモードTEST1では、センスアンプ領域SAA内で互いに隣接するビット線BL、/BLにストレスは印加されない。
図11は、図3に示した半導体メモリMEMにおける第2テストモードTEST2での動作の例を示す。図8に示したように、第2テストモードTEST2では、プリチャージ電圧VBLP0、VBLP2がハイレベル電圧EVARYに設定され、プリチャージ電圧VBLP1、VBLP3がロウレベル電圧VSSに設定される。イコライズ制御信号EQL0、EQL1、EQL2、EQLおよびセンスアンプ制御信号SAE0、/SAE0、SAE1、/SAE1、SAE2、/SAE2、SAE3、/SAE3のレベルは、第1テストモードTEST1中と同様である。これにより、全てのプリチャージ回路PREのnMOSトランジスタはオンし、全てのセンスアンプSAは非活性化される。
そして、第2テストモードTEST2では、末尾の数字が偶数のビット線BL、/BL(例えば、BL20、/BL20)がハイレベル電圧EVARYに設定され、末尾の数字が奇数のビット線BL、/BL(例えば、BL21、/BL21)がロウレベル電圧VSSに設定される。図11では、ハイレベル電圧EVARYに設定されるビット線BL、/BLを実線で示し、ロウレベル電圧VSSに設定されるビット線BL、/BLを破線で示す。
第2テストモードTEST2では、センスアンプ領域SAA内のビット線BL(または/BL)は、2本ごとに異なる電圧レベルに設定されるため、電圧ストレスが印加されないビット線BL、/BLが生じる。なお、第2テストモードTEST2では、図12に示すように、各センスアンプ領域SAA内の互いに隣接するビット線BL、/BLに逆レベルの電圧を印加することで、センスアンプ領域SAA内のバーンインテストが実施される。
なお、第2テストモードTEST2では、ダミービット線DBL1、DBL2は、ハイレベル電圧、ロウレベル電圧またはフローティング状態のいずれに設定されてもよい。
図12は、図3に示した半導体メモリMEMにおける第2テストモードTEST2でのセンスアンプ領域SAA2の動作の例を示す。図9に示したように、各センスアンプ領域SAAにおいて、末尾の数字が偶数のビット線BL、/BLは、ハイレベル電圧EVARYに設定され、末尾の数字が奇数のビット線BL、/BLは、ロウレベル電圧VSSに設定される。これにより、各センスアンプ領域SAA内の互いに隣接するビット線BL、/BLに逆レベルの電圧を印加でき、センスアンプ領域SAA内のバーンインテストを実施できる。
以上、この実施形態においても、図1および図2に示した実施形態と同様に、センスアンプ領域SAA内で互いに隣接するビット線BL、/BLに電圧ストレスを印加する。これにより、ビット線BL、/BL間のショート不良等の加速テストを実行でき、半導体メモリMEMの信頼性を向上できる。
さらに、通常動作モードNORM中のプリチャージ電圧である電圧VARY/2を生成するプリチャージ電圧生成回路VBLGENを利用して、第1および第2テストモードTEST1、TEST2中にプリチャージ回路PREに供給するハイレベル電圧およびロウレベル電圧を生成できる。換言すれば、通常動作モードNORM中に使用するプリチャージ電圧の生成と、第1および第2テストモードTEST1、TEST2中に使用するハイレベル電圧およびロウレベル電圧の生成を、1種類のプリチャージ電圧生成回路VBLGENにより生成できる。
図13は、別の実施形態における半導体メモリMEMの例を示す。図3と同様または同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。半導体メモリMEMは、DRAMあるいは疑似SRAMである。
この実施形態では、半導体メモリMEMは、図3に示したテスト制御部12および内部電圧生成部14の代わりに、テスト制御部12Aおよび内部電圧生成部14Aを有する。半導体メモリMEMのその他の構成は、図3と同一または同様である。
テスト制御部12Aは、図3に示したテスト制御部12におけるプリチャージ制御信号VBLPH0−VBLPH3、VBLPL0−VBLPL3を生成する機能を持たない。内部電圧生成部14Aは、テストモードTEST1、TEST2中に、プリチャージ制御信号VBLPH0−VBLPH3、VBLPL0−VBLPL3を受けることなくプリチャージ電圧VBLP0−VBLP3を生成することを除き、図3に示した内部電圧生成部14と同様に動作する。
図14は、図13に示した内部電圧生成部14Aの例を示す。内部電圧生成部14Aは、コンパレータCMP1、CMP2、pMOSトランジスタPT、nMOSトランジスタNT、スイッチ制御回路SWCNTおよびスイッチ回路SW0、SW1を有する。コンパレータCMP1、CMP2、pMOSトランジスタPTおよびnMOSトランジスタNTは、図7に示したコンパレータCMP1、CMP2、pMOSトランジスタPTおよびnMOSトランジスタNTと同一または同様である。
コンパレータCMP1は、電圧線VARY/2が基準電圧VREFHより低いときにハイレベルを出力し、電圧線VARY/2が基準電圧VREFH以上のときにロウレベルを出力する。コンパレータCMP2は、電圧線VARY/2が基準電圧VREFLより低いときにハイレベルを出力し、電圧線VARY/2が基準電圧VREFL以上のときにロウレベルを出力する。これにより、図7に示した内部電圧生成部14と同様に、電圧線VARY/2に電圧VARY/2が生成される。
なお、コンパレータCMP1は、第1および第2テストモードTEST1、TEST2中に、電圧の比較動作を停止し、ハイレベルを出力してもよい。同様に、コンパレータCMP2は、第1および第2テストモードTEST1、TEST2中に、電圧の比較動作を停止し、ロウレベルを出力してもよい。
スイッチ制御回路SWCNTは、テストモード信号TM1、TM2がともにロウレベルのときに通常動作モード信号NORMをハイレベルに設定する。スイッチ制御回路SWCNTは、テストモード信号TM1がハイレベル、テストモード信号TM2がロウレベルのときに、テストモード信号TEST1をハイレベルに設定する。スイッチ制御回路SWCNTは、テストモード信号TM1がロウレベル、テストモード信号TM2がハイレベルのときに、テストモード信号TEST2をハイレベルに設定する。
スイッチ回路SW0は、通常動作モード信号NORMおよびテストモード信号TEST1、TEST2の論理レベルに応じて、プリチャージ電圧VBLP0、VBLP1を電圧VARY/2、ハイレベル電圧EVARYまたはロウレベル電圧VSSのいずれかに設定する。スイッチ回路SW1は、通常動作モード信号NORMおよびテストモード信号TEST1、TEST2の論理レベルに応じて、プリチャージ電圧VBLP2、VBLP3を電圧VARY/2、ハイレベル電圧EVARYまたはロウレベル電圧VSSのいずれかに設定する。
図15は、図14に示したスイッチ制御回路SWCNTおよびスイッチ回路SW0、SW1の例を示す。スイッチ制御回路SWCNTは、ノア回路NOR1、アンド回路AND1、AND2を有する。ノア回路NOR1は、テストモード信号TM1、TM2を受け、通常動作モード信号NORMを出力する。アンド回路AND1は、テストモード信号TM1とテストモード信号TM2の反転論理とを受け、テストモード信号TEST1を出力する。アンド回路AND2は、テストモード信号TM1の反転論理とテストモード信号TM2とを受け、テストモード信号TEST2を出力する。
スイッチ回路SW0は、スイッチSWa、SWb、SWc、SWd、SWe、SWfを有する。例えば、スイッチSWa、SWb、SWc、SWd、SWe、SWfは、CMOS伝達ゲートである。スイッチSWaは、通常動作モード信号NORMがハイレベルのときに電圧線VARY/2をプリチャージ電圧線VBLP0に接続する。スイッチSWbは、通常動作モード信号NORMがハイレベルのときに電圧線VARY/2をプリチャージ電圧線VBLP1に接続する。
スイッチSWcは、テストモード信号TEST1がハイレベルのときにハイレベル電圧線EVARYをプリチャージ電圧線VBLP0に接続する。スイッチSWdは、テストモード信号TEST1がハイレベルのときにハイレベル電圧線EVARYをプリチャージ電圧線VBLP1に接続する。
スイッチSWeは、テストモード信号TEST2がハイレベルのときにハイレベル電圧線EVARYをプリチャージ電圧線VBLP0に接続する。スイッチSWfは、テストモード信号TEST2がハイレベルのときにロウレベル電圧線VSSをプリチャージ電圧線VBLP1に接続する。
スイッチ回路SW1は、スイッチSWg、SWh、SWi、SWj、SWk、SWlを有する。例えば、スイッチSWg、SWh、SWi、SWj、SWk、SWlは、CMOS伝達ゲートである。スイッチSWgは、通常動作モード信号NORMがハイレベルのときに電圧線VARY/2をプリチャージ電圧線VBLP2に接続する。スイッチSWhは、通常動作モード信号NORMがハイレベルのときに電圧線VARY/2をプリチャージ電圧線VBLP3に接続する。
スイッチSWiは、テストモード信号TEST1がハイレベルのときにロウレベル電圧線VSSをプリチャージ電圧線VBLP2に接続する。スイッチSWjは、テストモード信号TEST1がハイレベルのときにロウレベル電圧線VSSをプリチャージ電圧線VBLP3に接続する。
スイッチSWkは、テストモード信号TEST2がハイレベルのときにハイレベル電圧線EVARYをプリチャージ電圧線VBLP2に接続する。スイッチSWlは、テストモード信号TEST2がハイレベルのときにロウレベル電圧線VSSをプリチャージ電圧線VBLP3に接続する。
図15に示したスイッチ制御回路SWCNTおよびスイッチ回路SW0、SW1により、内部電圧生成部14Aは、図8と同じ動作を実行する。これにより、図13に示した半導体メモリMEMにおいても、図9から図12と同様のバーンインテストを実施できる。
図16は、図3および図14に示した半導体メモリMEMをテストするテストシステムTSYSの例を示す。テストシステムTSYSは、半導体メモリMEMの製造工程で使用される。半導体メモリMEMは、後述するテストが実施されることにより製造される。
まず、半導体製造工程により半導体ウエハWAF上に複数の半導体メモリMEMが形成される。半導体メモリMEMは、半導体ウエハWAFから切り出される前にテスタTSによりテストされる。テスタTSは制御信号だけでなく、電源電圧VDD、接地電圧VSSおよびハイレベル電圧EVPP、EVARYを半導体メモリMEMに出力する。テスタTSは、半導体メモリMEMのアクセスを制御するコントローラの一例である。
半導体メモリMEMは、例えば、プローブカードのプローブPRBを介してテスタTSに接続される。図15では、1つの半導体メモリMEMがテスタTSに接続されるが、複数の半導体メモリMEMをテスタTSに一度に接続してもよい。テスタTSに一度に接続する半導体メモリMEMの数は、テスタTSの端子数と半導体メモリMEMの端子数に依存する。テスタTSは、クロック信号CLK、コマンド信号CMD、アドレス信号ADおよびデータ信号DQを半導体メモリMEMに供給し、データ信号DQを半導体メモリMEMから受ける。
テスタTSは、半導体メモリMEMを通常動作モードNORMから第1テストモードTEST1に移行し、図9に示したセルアレイARY内のビット線BL、/BLのバーンインテストを実施する。また、テスタTSは、半導体メモリMEMを通常動作モードNORMから第2テストモードTEST2に移行し、図12に示したセンスアンプ領域SAA内のビット線BL、/BLのバーンインテストを実施する。なお、テスタTESTは、パッケージングされた半導体メモリMEMをテストするために使用されてもよい。
以上の詳細な説明により、実施形態の特徴点および利点は明らかになるであろう。これは、特許請求の範囲がその精神および権利範囲を逸脱しない範囲で前述のような実施形態の特徴点および利点にまで及ぶことを意図するものである。また、当該技術分野において通常の知識を有する者であれば、あらゆる改良および変更に容易に想到できるはずであり、発明性を有する実施形態の範囲を前述したものに限定する意図はなく、実施形態に開示された範囲に含まれる適当な改良物および均等物に拠ることも可能である。