KR20060038808A - 리던던시 워드라인 리프레쉬 장치 - Google Patents

리던던시 워드라인 리프레쉬 장치 Download PDF

Info

Publication number
KR20060038808A
KR20060038808A KR1020040087963A KR20040087963A KR20060038808A KR 20060038808 A KR20060038808 A KR 20060038808A KR 1020040087963 A KR1020040087963 A KR 1020040087963A KR 20040087963 A KR20040087963 A KR 20040087963A KR 20060038808 A KR20060038808 A KR 20060038808A
Authority
KR
South Korea
Prior art keywords
word line
redundancy word
redundancy
signal
refresh
Prior art date
Application number
KR1020040087963A
Other languages
English (en)
Other versions
KR101017812B1 (ko
Inventor
이종원
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040087963A priority Critical patent/KR101017812B1/ko
Publication of KR20060038808A publication Critical patent/KR20060038808A/ko
Application granted granted Critical
Publication of KR101017812B1 publication Critical patent/KR101017812B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/783—Masking faults in memories by using spares or by reconfiguring using programmable devices with refresh of replacement cells, e.g. in DRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명은 리던던시 워드라인 리프레쉬 장치에 관한 것으로서, 특히 정상 셀의 테스트시 리던던시 셀을 동시에 리프레쉬하여 메모리 칩의 테스트 불량 검출 능력을 개선할 수 있도록 하는 기술을 개시한다. 이를 위한 본 발명은 리프레쉬 모드시 리던던시 리프레쉬 신호의 활성화에 따라 리프레쉬 어드레스를 디코딩하여 서로 다른 센스앰프에 연결된 노말 셀과 리던던시 셀을 동시에 리프레쉬 하기 위한 리던던시 워드라인 선택신호를 출력하고, 리던던시 워드라인 선택신호에 따라 노말 셀과 리던던시 셀의 리프레쉬 동작을 제어하여 노말 셀과 리던던시 셀을 동시에 리프레쉬할 수 있도록 한다.

Description

리던던시 워드라인 리프레쉬 장치{Redundancy wordline refresh device}
도 1은 일반적인 반도체 메모리 장치의 개략적인 구성도.
도 2는 본 발명에 따른 리던던시 워드라인 리프레쉬 장치의 구성도.
도 3은 도 2의 로오 어드레스 디코더에 관한 상세 구성도.
도 4는 도 3의 X-어드레스 래치에 관한 상세 구성도.
도 5는 도 3의 워드라인 선택 제어부에 관한 상세 구성도.
도 6은 도 5의 워드라인 선택 구동부에 관한 상세 회로도.
도 7은 도 5의 매트 선택 구동부에 관한 상세 회로도.
도 8은 도 5의 리던던시 워드라인 선택 구동부에 관한 상세 회로도.
도 9는 도 3의 리던던시 워드라인 인에이블 제어부에 관한 상세 구성도.
본 발명은 리던던시 워드라인 리프레쉬 장치에 관한 것으로서, 특히 반도체 메모리 장치의 정상 셀의 테스트시 리던던시 셀을 동시에 리프레쉬하여 메모리 칩의 테스트 특성을 개선할 수 있도록 하는 기술이다.
일반적으로 디램 셀의 정상 동작 테스트는 각각의 셀들을 선택해서 데이타를 읽고 쓰는 과정을 포함한다. 그리고, 반도체 메모리가 점차적으로 대용량이 되면서 셀의 테스트를 수행하기 위한 시간이 점차로 증가하게 되고 테스트 아이템들도 증가하게 되었다.
이에 따라, 메모리를 효율적으로 테스트 하기 위한 방안들이 여러 가지로 제시되고 있다. 하지만, 여러 종류의 아이템들을 검증하기 위해서는 디램 셀들의 데이타 유지(Retention) 시간 보다 긴 시간이 소요되는 테스트들이 불가피하다.
또한, 디램은 제작 과정의 한계로 정상동작을 수행하지 않는 일부 셀들이 존재하게 되는데 디램 내부에는 이들을 대체할 수 있는 구제회로가 존재한다. 이러한 구제 작업을 수행하기 위해서는 패일 셀들의 정보와 구제할 셀들의 정보를 검출해야 하는데 이 정보는 상술된 테스트 과정에서 검출할 수 있다.
메모리 장치 중에 DRAM은 하나의 선택 트랜지스터와 하나의 저장 캐패시터로 구성되기 때문에 집적도(integration density)를 높일 수 있다. 그러나, DRAM은 저장 캐패시터에 저장된 전하가 선택 트랜지스터를 통해 누설되기 때문에 저장된 전하를 재충전(recharge)하는 리프레쉬를 주기적으로 수행해야 한다. 따라서, 상술된 테스트 동작의 수행 중에 각각의 셀들에 저장된 데이타들에 대하여 정해진 테스트 패턴으로 순차적인 리프레쉬 동작이 수행된다.
이러한 디램의 리프레쉬 동작은 내부적으로 생성되는 노말 어드레스를 입력받아서 해당 어드레스의 워드라인에 대한 로오 엑티브 및 프리 차지 동작을 수행하는 과정과 동일하다. 즉, 셀에 저장되어 있는 데이타를 센스앰프로 증폭한 이후에 이 데이타를 다시 셀에 저장시키는 일련의 과정을 포함한다.
도 1은 일반적인 반도체 메모리 장치의 데이타 입/출력 과정을 설명하기 위한 구성도이다.
반도체 메모리 장치는 로오 어드레스/명령 버퍼(1), 로오 엑티브 및 프리차지 제어부(2), 워드라인 구동부(3), 메모리 셀 어레이(4), 비트라인 분리제어신호(이하, BISO) 및 센스앰프 구동부(5), 센스앰프(6), 컬럼 어드레스 버퍼(7), 데이타 선택부(8), 메모리 셀 어레이(9), 및 출력 데이터 버퍼(10)를 구비한다.
여기서, 로오 어드레스/명령 버퍼(1)는 입력되는 로오 어드레스를 버퍼링하고, 버퍼링된 로오 어드레스, 로오 엑티브 명령신호 및 로오 프리차지 명령신호를 출력한다.
그리고, 로오 엑티브 및 프리차지 제어부(2)는 버퍼링된 로오 어드레스, 로오 엑티브 명령신호, 및 로오 프리차지 명령신호를 인가받아 BISO의 인에이블/디스에이블 타이밍을 제어하는 BISO 제어신호 BISO_CTRL와, 워드라인의 인에이블/디스에이블 타이밍을 제어하는 워드라인 제어신호 WL_CTRL, 및 센스앰프의 인에이블/디스에이블 타이밍을 제어하는 센스앰프 제어신호 SA_CTRL를 출력한다.
또한, 워드라인 구동부(3)는 로오 엑티브 및 프리차지 제어부(20)로부터 인가되는 워드라인 제어신호 WL_CTRL에 따라 메모리 셀 어레이(4)의 워드라인 중에서 하나를 선택하여 구동한다. 그리고, 메모리 셀 어레이(4)는 캐패시터(미도시)와 트랜지스터(미도시)로 구성되는 복수개의 셀을 구비하여 데이터를 저장한다.
BISO 제어 및 센스앰프 구동부(5)는 로오 엑티브 및 프리차지 제어부(20)로부터 인가되는 BISO 제어신호 BISO_CTRL 및 센스앰프 제어신호 SA_CTRL에 따라 비 트라인 분리 트랜지스터 및 센스앰프(6)를 제어한다.
센스앰프(6)는 BISO 제어 및 센스앰프 구동부(5)의 출력에 의해 제어되고, 워드라인 구동부(3)에 의해 선택된 워드라인에 연결되어 있는 메모리 셀 어레이(4)의 셀들의 데이터가 비트라인으로 실리게 되면 그 데이터를 증폭한다. 데이타 선택부(8)에 의해 선택된 비트라인의 데이터는 메모리 셀 어레이(9)에 의해 출력 데이터 버퍼(10)로 출력된다.
컬럼 어드레스 버퍼(7)는 컬럼 어드레스를 수신하여 버퍼링한다. 데이타 선택부(8)는 컬럼 어드레스 버퍼(70)로부터 인가된 컬럼 어드레스를 디코딩하여 해당 비트라인을 선택한다. 출력 데이터 버퍼(10)는 센스앰프(6)에서 증폭된 데이터를 외부로 출력한다.
이러한 구성을 갖는 종래의 반도체 메모리 장치는 칩의 외부에서 인가되는 명령에 따라 데이타가 입/출력되는 일련의 과정을 포함한다.
즉, 정상적인 동작시에는 메모리 외부에서 입력되는 명령 신호와 어드레스에 의해 로오 제어 블럭과 어드레스 제어 블럭이 거의 동시에 동작한다. 이에 따라 생성된 각종 제어신호들을 조합하여 특정한 센스앰프(6) 어레이들이 동작한다. 그리고, 각각의 센스앰프(6)에 연결되어 있는 셀들에 데이타를 라이트 하거나, 셀에 저장된 데이타가 정해진 동작 원리에 의해서 메모리 칩 외부로 출력된다.
이러한 반도체 메모리 장치는 정상 동작 여부를 검출하기 위한 테스트 모드시 노말 셀들 뿐만 아니라 패일 셀을 대체하기 위해 구제 회로에 연결된 리던던시 셀들도 테스트가 필요하다.
그런데, 종래의 반도체 메모리 장치는 리던던시 워드라인에 연결된 셀들의 리프레쉬 특성을 테스트 하기 위해서 노말 셀의 리프레쉬 특성 테스트 방법을 그대로 적용하지 못하게 된다. 따라서, 리던던시 셀들의 리프레쉬 특성을 테스트 하기 위해 추가적인 테스트 패턴을 별도로 구비해야 하므로 리던던시 셀의 효율적인 리프레쉬 마진 테스트에 한계가 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로, 특히 정상 셀의 테스트시 리던던시 셀을 동시에 리프레쉬하여 메모리 칩의 테스트 불량 검출 능력을 개선할 수 있도록 하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명에 따른 리던던시 워드라인 리프레쉬 장치는, 리프레쉬 모드시 리던던시 리프레쉬 신호의 활성화에 따라 리프레쉬 어드레스를 디코딩하여 서로 다른 센스앰프에 연결된 노말 셀과 리던던시 셀을 동시에 리프레쉬 하기 위한 리던던시 워드라인 선택신호를 출력하는 로오 어드레스 디코더; 및 로오 엑티브 제어신호, 로오 프리차지 제어신호 및 리던던시 워드라인 선택신호에 따라 노말 셀과 리던던시 셀의 리프레쉬 동작을 제어하기 위한 워드라인 제어신호와 리던던시 워드라인 제어신호를 출력하는 워드라인 제어신호 출력부를 구비함을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
도 2는 본 발명에 따른 리던던시 워드라인 리프레쉬 장치의 구성도이다.
본 발명은 로오 엑티브 제어부(100), 로오 어드레스 디코더(200), 로오 프리차지 제어부(300), BISO 제어신호 출력부(400), 워드라인 제어신호 출력부(410) 및 센스앰프 제어신호 출력부(420)를 구비한다.
본 발명의 실시예에 따른 도 2의 구성은 리던던시 워드라인의 리프레쉬 동작을 수행하기 위해 도 1의 로오 엑티브 및 프리차지 제어부(2)의 세부 구성을 개선한 것이다.
먼저, 로오 엑티브 제어부(100)는 리프레쉬 신호 REF와 로오 엑티브 명령신호 ROW_ACT_CMD에 따라 로오 엑티브 제어신호 ROW_ACT_CTRL를 출력한다. 그리고, 로오 어드레스 디코더(200)는 리프레쉬 신호 REF, 입력 어드레스 IADD, 리프레쉬 어드레스 REF_ADD, 리던던시 워드라인 인에이블 신호 RWL_EN 및 리던던시 워드라인 리프레쉬 신호 RWL_REF_EN에 따라 해당 리던던시 워드라인을 선택하기 위한 선택신호 SEL_S를 출력한다.
또한, 로오 프리차지 제어부(300)는 리프레쉬 신호 REF와 로오 프리차지 명령신호 ROW_PCG_CMD를 수신하여 로오 프리차지 제어신호 ROW_PCG_CTRL를 출력한다.
BISO 제어신호 출력부(400)는 로오 엑티브 제어신호 ROW_ACT_CTRL, 선택신호 SEL_S 및 로오 프리차지 제어신호 ROW_PCG_CTRL를 수신하여 BISO 신호의 인에이블/디스에이블 타이밍을 제어하는 BISO 제어신호 BISO_CTRL를 출력한다.
워드라인 WL 제어신호 출력부(410)는 로오 엑티브 제어신호 ROW_ACT_CTRL, 선택신호 SEL_S 및 로오 프리차지 제어신호 ROW_PCG_CTRL를 수신하여 워드라인의 인에이블/디스에이블 타이밍을 제어하는 워드라인 제어신호 WL_CTRL와 리던던시 워드라인의 인에이블/디스에이블 타이밍을 제어하는 리던던시 워드라인 제어신호 RWL_CTRL를 출력한다.
센스앰프 S/A 제어신호 출력부(420)는 로오 엑티브 제어신호 ROW_ACT_CTRL, 선택신호 SEL_S 및 로오 프리차지 제어신호 ROW_PCG_CTRL를 수신하여 센스앰프의 인에이블/디스에이블 타이밍을 제어하는 센스앰프 제어신호 SA_CTRL를 출력한다.
도 3은 도 2의 로오 어드레스 디코더(200)에 관한 상세 구성도이다.
로오 어드레스 디코더(200)는 X-어드레스 래치(210), 워드라인 선택 제어부(220) 및 리던던시 워드라인 인에이블 제어부(230)를 구비한다.
여기서, X-어드레스 래치(210)는 입력 어드레스 IADD, 리프레쉬 어드레스 REF_ADD, 리프레쉬 신호 REF를 수신하여 래치 어드레스 LAT_ADD를 출력한다. 워드라인 선택 제어부(220)는 래치 어드레스 LAT_ADD, 리던던시 워드라인 인에이블 신호 RWLE 및 워드라인 디스에이블 신호 WLD를 수신하여 선택신호 SEL_S를 출력한다.
리던던시 워드라인 인에이블 제어부(230)는 래치 어드레스 LAT_ADD, 리던던시 워드라인 인에이블 신호 RWL_EN 및 리던던시 워드라인 리프레쉬 신호 RWL_REF_EN를 수신하여 리던던시 워드라인 인에이블 신호 RWLE 및 워드라인 디스에이블 신호 WLD를 출력한다.
도 4는 도 3의 X-어드레스 래치(210)에 관한 상세 구성도이다.
X-어드레스 래치(210)는 복수개의 래치(211~215)를 구비한다. 여기서, 복수개의 래치(211~215)는 모두 동일한 구조를 가지며 본 발명에서는 래치(211)의 구조 를 그 실시예로써 설명한다.
래치(211)는 인버터 IV1~IV4와 전송게이트 T1,T2를 구비한다. 전송게이트 T1는 리프레쉬 신호 REF의 상태에 따라 입력 어드레스 IADD의 출력을 제어한다. 그리고, 전송게이트 T2는 리프레쉬 신호 REF의 상태에 따라 리프레쉬 어드레스 REF_ADD의 출력을 제어한다. 여기서, 전송게이트 T1,T2는 서로 상보적인 스위칭 동작을 수행하며, 둘 중 어느 하나가 턴온될 경우 나머지 어느 하나가 턴오프 상태를 유지한다.
그리고, 래치 구조의 인버터 IV2,IV3는 전송게이트 T1,T2의 출력을 일정 시간 동안 래치한다. 인버터 IV4는 인버터 IV2의 출력을 반전하여 래치 어드레스 LAT_ADD를 출력한다.
도 5는 도 3의 워드라인 선택 제어부(220)에 관한 상세 구성도이다.
워드라인 선택 제어부(220)는 워드라인 선택 디코더(221), 복수개의 워드라인 선택 구동부(222,223), 복수개의 매트 선택 구동부(224,225) 및 복수개의 리던던시 워드라인 선택 구동부(226,227)를 구비한다.
여기서, 워드라인 선택 디코더(221)는 래치 어드레스 LAT_ADD를 디코딩하여 제어신호 AX0~AXn를 출력한다. 복수개의 워드라인 선택 구동부(222,223)는 워드라인 디스에이블 신호 WLD, 제어신호 AX0~AXm를 수신하여 워드라인 선택신호 WL_SEL0~WL_SELm의 활성화 여부를 선택적으로 제어한다.
그리고, 복수개의 매트 선택 구동부(224,225)는 워드라인 디스에이블 신호 WLD, 리던던시 워드라인 인에이블 신호 RWLE를 수신하여 매트 선택신호 MAT_SEL0~MAT_SELk의 활성화 여부를 선택적으로 제어한다.
또한, 복수개의 리던던시 워드라인 선택 구동부(226,227)는 리던던시 워드라인 인에이블 신호 RWLE를 수신하여 리던던시 워드라인 선택신호 RWL_SELp의 활성화 여부를 제어한다.
여기서, 워드라인 선택신호 WL_SEL0~WL_SELm, 매트 선택신호 MAT_SEL0~MAT_SELk 및 리던던시 워드라인 선택신호 RWL_SEL0~RWL_SELp를 모두 포함하여 선택신호 SEL_S라 지칭한다.
도 6은 도 5의 워드라인 선택 구동부(222)에 관한 상세 회로도이다.
워드라인 선택 구동부(222)는 인버터 IV5,IV6와 낸드게이트 ND1을 구비한다. 여기서, 낸드게이트 ND1는 인버터 IV5에 의해 반전된 워드라인 디스에이블 신호 WLD와 제어신호 AX0를 낸드연산한다. 그리고, 인버터 IV6는 낸드게이트 ND1의 출력을 반전하여 워드라인 선택신호 WL_SEL0를 출력한다.
이에 따라, 워드라인 선택 구동부(222)는 워드라인 디스에이블 신호 WLD가 로우가 되고 제어신호 AX0가 하이가 되면 워드라인 선택신호 WL_SEL0가 활성화된다.
도 7은 도 5의 매트 선택 구동부(225)에 관한 상세 회로도이다.
매트 선택 구동부(225)는 인버터 IV7~IV10와 낸드게이트 ND2,ND3를 구비한다.
여기서, 낸드게이트 ND2는 인버터 IV7에 의해 반전된 리던던시 워드라인 인에이블 신호 RWLE와 제어신호 AX0를 낸드연산한다. 낸드게이트 ND3는 낸드게이트 ND2의 출력과 인버터 IV8에 의해 반전된 워드라인 디스에이블 신호 WLD를 낸드연산한다. 인버터 IV9,IV10는 낸드게이트 ND3의 출력을 비반전 지연하여 매트 선택신호 MAT_SELk를 출력한다.
도 8은 도 5의 리던던시 워드라인 선택 구동부(226)에 관한 상세 회로도이다.
리던던시 워드라인 선택 구동부(226)는 인버터 IV11,IV12를 구비하고, 리던던시 워드라인 인에이블 신호 RWLE를 비반전 지연하여 리던던시 워드라인 선택신호 RWL_SEL0를 출력한다.
도 9는 도 3의 리던던시 워드라인 인에이블 제어부(230)에 관한 상세 회로도이다.
리던던시 워드라인 인에이블 제어부(230)는 복수개의 비교기(231~234), 리던던시 워드라인 인에이블 멀티플렉서(235), 리던던시 워드라인 선택 제어부(236)을 구비한다.
여기서, 비교기(231)는 퓨즈 F, 어드레스 비교부 AC, 낸드게이트 ND4 및 인버터 IV13을 구비한다. 어드레스 비교부 AC는 해당하는 퓨즈 F와 래치 어드레스 LAT_ADD를 비교한다. 낸드게이트 ND4는 어드레스 비교부 AC의 출력과 리던던시 워드라인 제어신호 CON를 낸드연산한다. 인버터 IV13는 낸드게이트 ND4의 출력을 반전한다.
그리고, 리던던시 워드라인 인에이블 멀티플렉서(235)는 복수개의 비교기(231~234)의 출력을 멀티플렉싱하여 리던던시 워드라인 인에이블 신호 RWLE와 워드 라인 디스에이블 신호 WLD의 활성화 상태를 제어한다.
또한, 리던던시 워드라인 선택 제어부(236)는 리던던시 워드라인 리프레쉬 제어부(237), 리던던시 워드라인 선택 디코더(238) 및 제어신호 출력부(239)를 구비한다.
여기서, 리던던시 워드라인 리프레쉬 제어부(237)는 인버터 IV14,IV15, 배타적 오아게이트 XOR, 노아게이트 NOR1~NOR4 및 낸드게이트 ND5를 구비한다.
먼저, 배타적 오아게이트 XOR는 X-어드레스 중 블럭 선택 정보를 포함하는 신호의 최상위 비트 MSB(Most Significant Bit)1와, 리던던시 워드라인이 존재하는 블럭 선택 정보 신호의 최상위 비트 MSB2를 배타적 논리합 연산한다. 즉, 최상위 비트 MSB1와 최상위 비트 MSB2 중 어느 하나가 로직 "1"일 경우에만 하이 신호를 출력한다.
그리고, 노아게이트 NOR1는 최상위 비트 MSB 이외의 블럭 선택 정보 신호 BSI1,BSI2를 노아연산한다. 노아게이트 NOR2는 워드라인 선택 정보 신호 WLSI1,WLSI2를 노아연산한다. 낸드게이트 ND5는 노아게이트 NOR1,NOR2의 출력을 낸드연산한다.
또한, 노아게이트 NOR3는 인버터 IV14에 의해 반전된 리던던시 워드라인 리프레쉬 신호 RWL_REF_EN와, 배타적 오아게이트 XOR의 출력 및 낸드게이트 ND5의 출력을 노아연산한다. 노아게이트 NOR4는 노아게이트 NOR3의 출력과 리던던시 워드라인 인에이블 신호 RWL_EN를 노아연산한다. 인버터 IV15는 노아게이트 NOR4의 출력을 반전한다.
리던던시 워드라인 선택 디코더(238)는 래치 어드레스 LAT_ADD를 디코딩하여 리던던시 워드라인의 선택을 제어한다.
제어신호 출력부(239)는 인버터 IV16~IV20와 복수개의 노아게이트 NOR5~NOR8를 구비한다. 여기서, 복수개의 노아게이트 NOR5~NOR8 각각은 인버터 IV16에 의해 반전된 리던던시 워드라인 리프레쉬 제어부(237)의 출력과 리던던시 워드라인 선택 디코더(238)의 출력을 노아연산한다. 인버터 IV16~IV20는 복수개의 노아게이트 NOR5~NOR8의 출력을 각각 반전하여 리던던시 워드라인 제어신호 CON를 출력한다.
이러한 구성을 갖는 장치의 일반적인 노말 리페어 과정을 설명하면 다음과 같다.
먼저, 노말 로오 엑티브 동작시에는 외부의 로오 엑티브 명령신호 ROW_ACT_CMD와 해당하는 입력 어드레스 IADD에 따라 특정한 워드라인과 이와 연결된 센스앰프들이 동작하여 해당 셀의 데이타를 증폭하게 된다.
그리고, 로오 프리차지 동작시에는 셀 데이타의 입/출력이 종료된 이후에 셀 데이타를 저장하기 위하여 해당 셀을 플로팅시키고 해당하는 센스앰프의 구동을 중지시키게 된다.
또한, 리프레쉬 동작시에는 내부적으로 생성되는 리프레쉬 신호 REF에 의해 노말 로오 엑티브 동작과 프리차지 동작이 자동적으로 이루어지게 된다.
이러한 동작 과정의 수행시 노말 셀과 리던던시 셀의 정상 동작 여부를 테스트 하는 리프레쉬 동작이 필수적으로 필요하다. 이를 위해, 테스트 모드 신호에 의해 그 활성화 여부가 제어되는 리던던시 워드라인 인에이블 신호 RWL_EN에 따라 리던던시 워드라인을 엑티브시킨다. 그리고, 리던던시 워드라인 리프레쉬 신호 RWL_REF_EN에 의해 리던던시 워드라인의 리프레쉬 동작을 수행한다.
즉, 로오 어드레스 디코더(200)는 리던던시 워드라인 인에이블 신호 RWL_EN가 활성화되면 노말 워드라인을 비활성화시키고, 리프레쉬 어드레스 REF_ADD와 리프레쉬 신호 REF의 조합에 따라 리던던시 워드라인을 활성화시킨다.
먼저, 리프레쉬 동작시 리프레쉬 신호 REF가 하이가 되면 도 4의 전송게이트 T2가 턴온되어 리프레쉬 어드레스 REF_ADD가 래치되어 래치 어드레스 LAT_ADD를 출력한다. 이때, 전송게이트 T1가 턴오프되어 입력 어드레스 IADD의 경로가 차단된다.
이후에, 래치 어드레스 LAT_ADD는 도 5의 워드라인 선택 디코더(221)에 출력된다. 이에 따라, 워드라인 선택 디코더(221)는 워드라인 선택 구동부(222,223), 매트 선택 구동부(224,225) 및 리던던시 워드라인 선택 구동부(226,227)를 선택적으로 구동시켜 워드라인, 매트 및 리던던시 워드라인 선택적으로 인에이블 시키기 위한 선택신호 SEL_S를 출력한다.
이때, 리던던시 워드라인 RWL이 선택될 경우 노말 워드라인을 선택하기 위한 워드라인 선택신호 WL_SEL들은 워드라인 디스에이블 신호 WLD에 의해 비활성화된다. 그리고, 리던던시 워드라인 인에이블 신호 RWLE가 활성화되면 매트 선택신호 MAT_SEL에 의해 리던던시 워드라인이 존재하는 매트 블럭을 선택하게 된다. 또한, 리던던시 워드라인 인에이블 신호 RWLE의 활성화시 리던던시 워드라인 선택신호 RWL_SEL에 의해 해당하는 리던던시 워드라인이 활성화된다.
다음에, 비교기(231)의 어드레스 비교부 AC는 워드라인의 주소 정보를 포함하는 래치 어드레스 LAT_ADD와 퓨즈 F에 프로그램된 어드레스 정보를 비교한다. 이때, 비교기(231)는 리던던시 워드라인 선택 제어부(236)의 리던던시 워드라인 제어신호 CON가 활성화 되는 경우에만 하이 레벨의 신호를 출력한다.
이후에, 리던던시 워드라인 인에이블 멀티플렉서(235)는 비교기(231~234)의 비교 결과에 따라 리던던시 워드라인을 선택적으로 인에이블 시키기 위한 리던던시 워드라인 인에이블 신호의 활성화 상태를 제어한다. 이때, 리던던시 워드라인 인에이블 신호 RWLE가 활성화 될 경우 워드라인 디스에이블 신호 WLD가 활성화되어 워드라인을 디스에이블시킨다.
한편, 본 발명의 동작과정을 상세히 설명하면 다음과 같다.
디램의 정상적인 동작 여부를 확인하는 테스트시 리던던시 워드라인의 정상 동작 여부와, 리던던시 워드라인과 연결된 셀의 동작 상태를 검출하기 위해서 리던던시 워드라인을 인에이블 해야 한다.
이에 따라, 리던던시 워드라인 선택 디코더(236)에 테스트 여부를 알리는 래치 어드레스 LAT_ADD가 인가되면, 로오 엑티브 동작을 수행하기 위해 필요한 어드레스 중 일부 어드레스를 이용하여 각각의 리던던시 워드라인을 구동시키기 위한 디코딩 신호를 출력한다.
이어서, 제어신호 출력부(239)는 리던던시 워드라인 리프레쉬 제어부(237)의 출력이 활성화 될 경우 또는 리던던시 워드라인 선택 디코더(238)의 출력이 활성화 될 경우에 리던던시 워드라인 제어신호 CON를 활성화시킨다.
이상에서와 같이 본 발명은 테스트 모드시 노말 워드라인과 리던던시 워드라인을 동시에 리프레쉬 하기 위해 리던던시 워드라인 리프레쉬 신호 RWL_REF_EN가 추가적으로 로오 어드레스 디코더(200)에 입력된다.
이를 위해, 리던던시 워드라인 리프레쉬 제어부(237)의 배타적 오아게이트 XOR는 최상위 비트 MSB1,MSB2를 배타적 논리합 연산한다. 여기서, 최상위 비트 MSB1는 노말 어드레스인 X-어드레스 중 블럭 선택을 수행하는 신호의 최상위 비트를 나타낸다. 그리고, 테스트 모드를 알리는 래치 어드레스 LAT_ADD 중 리던던시 워드라인이 존재하는 블럭을 선택하는 신호의 최상위 비트를 나타낸다.
즉, 쉐어드(Shared) 구조를 갖는 동일한 센스앰프에 연결된 매트 내에서 근접한 두개의 워드라인이 동시에 구동되는 것을 방지하기 위하여 최상위 비트 MSB1,MSB2를 배타적 논리합 연산한다. 이에 따라, 동시에 구동되는 워드라인이 동일한 센스앰프에 연결되지 않도록 한다.
이러한 리던던시 워드라인 리프레쉬 제어부(237)는 리던던시 워드라인 인에이블 신호 RWL_EN가 활성화된 상태에서 리던던시 워드라인 리프레쉬 신호 RWL_REF_EN가 활성화 될 경우 해당하는 어드레스 정보들을 비교하여 그 비교 결과에 따라 제어신호를 출력한다.
결국, 리던던시 워드라인 선택 제어부(236)의 리던던시 워드라인 제어신호 CON가 활성화 될 경우 리던던시 워드라인 인에이블 제어부(230)가 리던던시 워드라인 인에이블 신호 RWLE를 활성화시킨다.
이에 따라, 워드라인 선택 제어부(220)는 선택신호 SEL_S를 활성화시키게 되 고, 워드라인 제어신호 출력부(410)는 워드라인 제어신호 WL_CTRL, 리던던시 워드라인 제어신호 RWL_CTRL를 활성화시킨다. 따라서, 각각 다른 센스앰프에 연결된 노말 워드라인과 리던던시 워드라인이 동시에 리프레쉬 동작을 수행하도록 한다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허 청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허 청구범위에 속하는 것으로 보아야 할 것이다.
이상에서 살펴본 바와 같이, 본 발명은 노말 워드라인과 리던던시 워드라인을 동시에 리프레쉬하여 리던던시 셀의 효율적인 리프레쉬 마진을 확보할 수 있으며, 메모리 칩의 테스트시 불량 칩의 스크린 능력을 향상시킬 수 있도록 하는 효과가 있다.

Claims (13)

  1. 리프레쉬 모드시 리던던시 리프레쉬 신호의 활성화에 따라 리프레쉬 어드레스를 디코딩하여 서로 다른 센스앰프에 연결된 노말 셀과 리던던시 셀을 동시에 리프레쉬 하기 위한 리던던시 워드라인 선택신호를 출력하는 로오 어드레스 디코더; 및
    로오 엑티브 제어신호, 로오 프리차지 제어신호 및 상기 리던던시 워드라인 선택신호에 따라 상기 노말 셀과 상기 리던던시 셀의 리프레쉬 동작을 제어하기 위한 워드라인 제어신호와 리던던시 워드라인 제어신호를 출력하는 워드라인 제어신호 출력부를 구비함을 특징으로 하는 리던던시 워드라인 리프레쉬 장치.
  2. 제 1항에 있어서, 상기 로오 어드레스 디코더는
    상기 리프레쉬 모드시 상기 리프레쉬 어드레스를 일정시간 래치하여 래치 어드레스를 출력하는 X-어드레스 래치;
    상기 리던던시 리프레쉬 신호의 활성화시 상기 래치 어드레스를 디코딩하여 리던던시 워드라인을 선택하기 위한 리던던시 워드라인 제어신호를 출력하고, 상기 리던던시 워드라인 제어신호의 활성화시 프로그램된 어드레스와 상기 래치 어드레스를 비교하여 리던던시 워드라인 인에이블 신호를 제어하는 리던던시 워드라인 인에이블 제어부; 및
    상기 리던던시 워드라인 인에이블 신호의 활성화시 노말 워드라인을 비활성 화시키고 상기 리던던시 워드라인 선택신호를 활성화시키는 워드라인 선택 제어부를 구비함을 특징으로 하는 리던던시 워드라인 리프레쉬 장치.
  3. 제 2항에 있어서, 상기 리던던시 워드라인 인에이블 제어부는
    상기 리던던시 워드라인 제어신호의 활성화시 상기 프로그램된 어드레스와 상기 래치 어드레스를 비교하는 비교수단;
    상기 비교수단의 비교결과를 멀티플렉싱하여 상기 리던던시 워드라인 인에이블 신호의 활성화 여부를 제어하는 리던던시 워드라인 인에이블 멀티플렉서; 및
    상기 리던던시 리프레쉬 신호의 활성화시 상기 래치 어드레스를 디코딩하여 상기 리던던시 워드라인 제어신호의 활성화 여부를 제어하는 리던던시 워드라인 선택 제어부를 구비함을 특징으로 하는 리던던시 워드라인 리프레쉬 장치.
  4. 제 3항에 있어서, 상기 리던던시 워드라인 선택 제어부는
    리던던시 워드라인 인에이블 신호의 활성화시 상기 노말 셀과 상기 리던던시 셀의 블럭 선택 정보를 논리조합하는 리던던시 워드라인 리프레쉬 제어부;
    상기 래치 어드레스를 디코딩하는 리던던시 워드라인 선택 디코더; 및
    상기 리던던시 워드라인 선택 디코더와 상기 리던던시 워드라인 리프레쉬 제어부의 출력에 따라 상기 리던던시 워드라인 제어신호의 활성화 상태를 제어하는 제어신호 출력부를 구비함을 특징으로 하는 리던던시 워드라인 리프레쉬 장치.
  5. 제 4항에 있어서, 상기 리던던시 워드라인 리프레쉬 제어부는
    상기 노말 셀과 상기 리던던시 셀의 블럭 선택 정보를 논리조합하는 제 1논리연산부;
    상기 리던던시 워드라인 인에이블 신호와 상기 리던던시 워드라인 리프레쉬 신호 및 상기 제 1논리연산부의 출력을 논리연산하는 제 2논리연산부를 구비함을 특징으로 하는 리던던시 워드라인 리프레쉬 장치.
  6. 제 5항에 있어서, 상기 제 1논리연산부는
    상기 래치 어드레스 중 블럭 선택 정보를 포함하는 제 1신호의 최상위 비트와, 상기 리던던시 워드라인이 존재하는 블럭 선택 정보를 포함하는 제 2신호의 최상위 비트를 논리연산하는 제 1논리소자;
    상기 최상위 비트 이외의 정보를 포함하는 복수개의 블럭 선택 신호를 논리연산하는 제 2논리소자;
    복수개의 워드라인 선택 신호를 논리연산하는 제 3논리소자; 및
    상기 제 2논리소자의 출력과 상기 제 3논리소자의 출력을 논리연산하는 제 4논리소자를 구비함을 특징으로 하는 리던던시 워드라인 리프레쉬 장치.
  7. 제 6항에 있어서, 상기 제 1논리소자는 상기 제 1신호의 최상위 비트, 상기 제 2신호의 최상위 비트 중 어느 하나가 로직 하이일 경우에만 하이 신호를 출력하는 배타적 오아게이트임을 특징으로 하는 리던던시 워드라인 리프레쉬 장치.
  8. 제 6항에 있어서, 상기 제 2논리소자는 제 1노아게이트임을 특징으로 하는 리던던시 워드라인 리프레쉬 장치.
  9. 제 6항에 있어서, 상기 제 3논리소자는 제 2노아게이트임을 특징으로 하는 리던던시 워드라인 리프레쉬 장치.
  10. 제 6항에 있어서, 상기 제 4논리소자는 낸드게이트임을 특징으로 하는 리던던시 워드라인 리프레쉬 장치.
  11. 제 5항에 있어서, 상기 제 2논리연산부는
    상기 리던던시 워드라인 리프레쉬 신호와 상기 제 1논리연산부의 출력을 논리연산하는 제 5논리소자;
    상기 제 5논리소자의 출력과 상기 리던던시 워드라인 인에이블 신호를 논리연산하는 제 6논리소자; 및
    상기 제 6논리소자의 출력을 반전하는 인버터를 구비함을 특징으로 하는 리던던시 워드라인 리프레쉬 장치.
  12. 제 11항에 있어서, 상기 제 5논리소자는 제 3노아게이트임을 특징으로 하는 리던던시 워드라인 리프레쉬 장치.
  13. 제 11항에 있어서, 상기 제 6논리소자는 제 4노아게이트임을 특징으로 하는 리던던시 워드라인 리프레쉬 장치.
KR1020040087963A 2004-11-01 2004-11-01 리던던시 워드라인 리프레쉬 장치 KR101017812B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040087963A KR101017812B1 (ko) 2004-11-01 2004-11-01 리던던시 워드라인 리프레쉬 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040087963A KR101017812B1 (ko) 2004-11-01 2004-11-01 리던던시 워드라인 리프레쉬 장치

Publications (2)

Publication Number Publication Date
KR20060038808A true KR20060038808A (ko) 2006-05-04
KR101017812B1 KR101017812B1 (ko) 2011-02-28

Family

ID=37146264

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040087963A KR101017812B1 (ko) 2004-11-01 2004-11-01 리던던시 워드라인 리프레쉬 장치

Country Status (1)

Country Link
KR (1) KR101017812B1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100833592B1 (ko) * 2006-12-27 2008-05-30 주식회사 하이닉스반도체 반도체 메모리 장치 및 반도체 메모리의 리프레시 방법
KR100847768B1 (ko) * 2006-12-27 2008-07-23 주식회사 하이닉스반도체 반도체 메모리 소자의 리프레쉬 제어장치
US8363494B2 (en) 2010-10-29 2013-01-29 SK Hynix Inc. Semiconductor memory apparatus
US9514850B2 (en) 2014-07-22 2016-12-06 SK Hynix Inc. Memory device with improved refresh scheme for redundancy word line
US9653160B2 (en) 2014-11-21 2017-05-16 Samsung Electronics Co., Ltd. Memory device reducing test time and computing system including the same
US10062427B2 (en) 2014-07-02 2018-08-28 Samsung Electronics Co., Ltd. Semiconductor memory device for controlling having different refresh operation periods for different sets of memory cells

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3376998B2 (ja) * 2000-03-08 2003-02-17 日本電気株式会社 半導体記憶装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100833592B1 (ko) * 2006-12-27 2008-05-30 주식회사 하이닉스반도체 반도체 메모리 장치 및 반도체 메모리의 리프레시 방법
KR100847768B1 (ko) * 2006-12-27 2008-07-23 주식회사 하이닉스반도체 반도체 메모리 소자의 리프레쉬 제어장치
US8363494B2 (en) 2010-10-29 2013-01-29 SK Hynix Inc. Semiconductor memory apparatus
US10062427B2 (en) 2014-07-02 2018-08-28 Samsung Electronics Co., Ltd. Semiconductor memory device for controlling having different refresh operation periods for different sets of memory cells
US9514850B2 (en) 2014-07-22 2016-12-06 SK Hynix Inc. Memory device with improved refresh scheme for redundancy word line
US9653160B2 (en) 2014-11-21 2017-05-16 Samsung Electronics Co., Ltd. Memory device reducing test time and computing system including the same

Also Published As

Publication number Publication date
KR101017812B1 (ko) 2011-02-28

Similar Documents

Publication Publication Date Title
US9858981B2 (en) Semiconductor memory devices including redundancy memory cells
US7463529B2 (en) Word line driving circuit putting word line into one of high level, low level and high impedance
JP5131348B2 (ja) 半導体メモリ、システム、半導体メモリの動作方法および半導体メモリの製造方法
US6310807B1 (en) Semiconductor integrated circuit device including tester circuit for defective memory cell replacement
CN106033684B (zh) 存储器件和包括存储器件的存储系统
US8045394B2 (en) Word line driving circuit, semiconductor memory device including the same, and method for testing the semiconductor memory device
KR20190129216A (ko) 반도체 메모리 장치 및 반도체 메모리 장치의 동작 방법
KR102420897B1 (ko) 메모리 모듈, 이를 포함하는 메모리 시스템 및 그의 동작 방법
US7440352B2 (en) Semiconductor memory device capable of selectively refreshing word lines
KR100892669B1 (ko) 반도체 집적 회로 및 그의 멀티 테스트 방법
US7558137B2 (en) Semiconductor memory and testing method of same
JPH11283395A (ja) 半導体記憶装置
KR101017812B1 (ko) 리던던시 워드라인 리프레쉬 장치
KR100368105B1 (ko) 반도체메모리장치
KR100527548B1 (ko) 메모리 장치의 리프레시 테스트 회로
KR100733409B1 (ko) 테스트 제어 장치 및 이를 포함하는 반도체 메모리 장치
US6538935B1 (en) Semiconductor memory device enabling reliable stress test after replacement with spare memory cell
US8045408B2 (en) Semiconductor integrated circuit with multi test
US20080244157A1 (en) Semiconductor memory device
KR100925375B1 (ko) 반도체 집적 회로 및 그의 멀티 테스트 방법
US6570793B2 (en) Semiconductor memory having a redundancy circuit for word lines and method for operating the memory
KR102471417B1 (ko) 퓨즈 회로 및 이를 포함하는 반도체 장치
US20100142302A1 (en) Semiconductor memory device and testing method therefor
KR100904465B1 (ko) 웨이퍼 번인 테스트 제어회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee