JP2014067958A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2014067958A
JP2014067958A JP2012213834A JP2012213834A JP2014067958A JP 2014067958 A JP2014067958 A JP 2014067958A JP 2012213834 A JP2012213834 A JP 2012213834A JP 2012213834 A JP2012213834 A JP 2012213834A JP 2014067958 A JP2014067958 A JP 2014067958A
Authority
JP
Japan
Prior art keywords
region
gate electrode
insulating film
conductivity type
work function
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012213834A
Other languages
English (en)
Other versions
JP5717706B2 (ja
Inventor
Masakazu Goto
藤 正 和 後
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012213834A priority Critical patent/JP5717706B2/ja
Priority to US13/760,806 priority patent/US8729639B2/en
Publication of JP2014067958A publication Critical patent/JP2014067958A/ja
Application granted granted Critical
Publication of JP5717706B2 publication Critical patent/JP5717706B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type

Abstract

【課題】トンネルトランジスタのゲートリーク電流を低減する。
【解決手段】本実施形態によれば、半導体装置は、基板上にゲート絶縁膜を介して形成されたゲート電極と、前記基板内に前記ゲート電極を挟むように形成された、第１導電型のソース領域、及び前記第１導電型とは逆導電型の第２導電型のドレイン領域と、を備える。前記ゲート電極内の前記ソース領域側の第１領域の仕事関数が、前記ゲート電極内の前記ドレイン領域側の第２領域の仕事関数よりも前記第１導電型の方向へシフトしている。
【選択図】図１

Description

本発明の実施形態は、半導体装置及びその製造方法に関する。
近年、消費電力の低いトンネル電界効果トランジスタ（ＴＦＥＴ、以下トンネルトランジスタと記載する）が提案されている。トンネルトランジスタでは、サブスレショルド領域のゲート電圧に対するドレイン電流の勾配（サブスレショルドスロープ）が、ＭＯＳＦＥＴにおける勾配の理論的限界値を超えることが可能である。
しかし、トンネルトランジスタでは、ソース拡散層の仕事関数と、ゲート電極の仕事関数との差が大きく、ソース上部のゲート絶縁膜に余分な電界が生じ、ソース−ゲート間にリーク電流が生じやすいという問題があった。
特開２００５−２７７２２３号公報
本発明は、ゲートリーク電流を低減する半導体装置及びその製造方法を提供することを目的とする。
本実施形態によれば、半導体装置は、基板上にゲート絶縁膜を介して形成されたゲート電極と、前記基板内に前記ゲート電極を挟むように形成された、第１導電型のソース領域、及び前記第１導電型とは逆導電型の第２導電型のドレイン領域と、を備える。前記ゲート電極内の前記ソース領域側の第１領域の仕事関数が、前記ゲート電極内の前記ドレイン領域側の第２領域の仕事関数よりも前記第１導電型の方向へシフトしている。
第１の実施形態に係る半導体装置の断面図である。 ゲート電極とソース領域との間のエネルギーバンド図である。 （ａ）〜（ｃ）は第１の実施形態に係る半導体装置の製造方法を説明する工程断面図である。 （ｄ）〜（ｆ）は第１の実施形態に係る半導体装置の製造方法を説明する工程断面図である。 （ｇ）〜（ｉ）は第１の実施形態に係る半導体装置の製造方法を説明する工程断面図である。 第２の実施形態に係る半導体装置の断面図である。 （ａ）、（ｂ）は第２の実施形態に係る半導体装置の製造方法を説明する工程断面図である。 第３の実施形態に係る半導体装置の断面図である。 （ａ）、（ｂ）は第３の実施形態に係る半導体装置の製造方法を説明する工程断面図である。 （ｃ）〜（ｅ）は第３の実施形態に係る半導体装置の製造方法を説明する工程断面図である。 第４の実施形態に係る半導体装置の断面図である。 第４の実施形態に係る半導体装置の断面図である。 （ａ）は第４の実施形態に係る半導体装置の製造方法を説明する工程断面図である。 （ｂ）〜（ｄ）は第４の実施形態に係る半導体装置の製造方法を説明する工程断面図である。 変形例による半導体装置の断面図である。 ゲート電極とソース領域との間のエネルギーバンド図である。
以下、本発明の実施の形態を図面に基づいて説明する。
（第１の実施形態）図１は第１の実施形態に係る半導体装置の断面図である。半導体装置は、半導体基板１００上に形成されたゲート絶縁膜１０２と、ゲート絶縁膜１０２上に形成されたゲート電極１１０と、半導体基板１００内にゲート電極１１０を挟むように形成されたＮ型のソース領域１０４及びＰ型のドレイン領域１０６とを備えたＰ型トンネルトランジスタである。半導体基板１００は、例えば、シリコン基板である。また、ゲート絶縁膜１０２は、例えば、シリコン酸化膜である。
このＰ型トンネルトランジスタは、図示しない隣接するトンネルトランジスタと素子分離領域１３０により電気的に分離されている。素子分離領域１３０は、例えば、ＳＴＩ（Shallow Trench Isolation）構造をなし、シリコン酸化物で構成される。
ゲート電極１１０の両側壁部には、第１側壁絶縁膜（オフセットスペーサ）１２０を介して第２側壁絶縁膜１２２が形成されている。第１側壁絶縁膜１２０は、例えばシリコン窒化膜である。また、第２側壁絶縁膜１２２は例えばシリコン酸化膜である。
図１に示すように、ソース領域１０４とドレイン領域１０６との間において、ソース領域１０４に隣接してＮ型のソースエクステンション領域１０４ｂが形成されている。ソースエクステンション領域１０４ｂは、ゲート電極１１０の端部下方まで延びている。なお、本実施形態では、ドレイン領域１０６でのトンネルオフリーク電流を低減するため、ドレインエクステンション領域は形成していない。
ソース領域１０４、ドレイン領域１０６、ゲート電極１１０の上面部にはシリサイド層１０４ａ、１０６ａ、１１０ａが形成されている。シリサイド層１０４ａ、１０６ａ、１１０ａは、例えばＮｉＳｉ（ニッケルシリサイド）層や、ＣｏＳｉ（コバルトシリサイド）層である。
ゲート電極１１０はポリシリコンを有し、仕事関数は約５．０ｅＶ以下となっている。一般に、Ｐ型の極性のゲート電極では仕事関数が約５．２ｅＶ、Ｎ型の極性のゲート電極では仕事関数が約４．１ｅＶとなる。ゲート電極１１０は、Ｎ型ポリシリコンゲート電極としてもよいし、Ｐ型ポリシリコンゲート電極にＮ型不純物を導入したものとしてもよいし、Ｐ型不純物の導入量を少なくしたポリシリコンゲート電極としてもよい。
図２（ａ）は、ゲート電極１１０をＮ型ポリシリコンゲート電極とした場合のオフ（ゲート電圧がゼロ）時の、ゲート電極１１０とソース領域１０４（ソースエクステンション領域１０４ｂ）との間のエネルギーバンド図である。また、図２（ｂ）は、比較例であり、ゲート電極をＰ型ポリシリコンゲート電極（仕事関数約５．２ｅＶ）とした場合のオフ（ゲート電圧がゼロ）時の、ゲート電極とＮ型のソース領域（ソースエクステンション領域）との間のエネルギーバンド図である。
図２（ｂ）から、ゲート電極をＰ型ポリシリコンゲート電極とした場合、Ｐ型ポリシリコンゲート電極とＮ型ソースエクステンション領域との仕事関数の差が大きく、ゲート電圧がゼロの場合でもゲート絶縁膜に電界が生じることが分かる。これはゲートリーク電流の原因となる。
一方、本実施形態によれば、ゲート電極１１０の仕事関数が、Ｐ型ポリシリコンで構成したゲート電極の仕事関数よりも、Ｎ型側へシフトしているため、図２（ａ）に示すように、ゲート電極１１０とＮ型ソースエクステンション領域１０４ｂとの仕事関数の差が小さく、ソースエクステンション領域１０４ｂ上に位置するゲート絶縁膜１０２にかかる電界が緩和され、ゲートリーク電流を低減することができる。
次に、本実施形態に係る半導体装置の製造方法を図３Ａ（ａ）〜（ｃ）、図３Ｂ（ｄ）〜（ｆ）、図３Ｃ（ｇ）〜（ｉ）を用いて説明する。
まず、図３Ａ（ａ）に示すように、半導体基板１００内に、公知の方法を用いてＳＴＩ構造の素子分離領域１３０を形成する。
次に、図３Ａ（ｂ）に示すように、熱酸化法により、素子分離領域１３０間の半導体基板１００上に、ゲート絶縁膜１０２となるシリコン酸化膜を形成する。続いて、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）により、半導体基板１００上に、ゲート電極１１０用の電極材１１を堆積する。電極材１１は例えばポリシリコンである。
続いて、例えばイオン注入法により、電極材１１中にＮ型不純物を導入する。この際、イオン種としては、例えばＰ（燐）を使用する。電極材１１中にＮ型不純物とＰ型不純物を導入してもよい。
続いて、ＣＶＤにより、電極材１１上の全面に、ゲートハードマスク材１５０を堆積する。このゲートハードマスク材１５０はたとえばＳｉＮである。
次に、図３Ａ（ｃ）に示すように、リソグラフィとＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）により、ゲートハードマスク材１５０を加工し、ゲートハードマスク材１５０をマスクとして電極材１１を加工し、ゲート電極１１０を形成する。これにより、Ｎ導電型のゲート電極１１０が形成される。
次に、図３Ｂ（ｄ）に示すように、ゲート電極１１０の両側面に、第１側壁絶縁膜１２０を形成する。第１側壁絶縁膜１２０は、例えば、ＣＶＤにより半導体基板１００上の全面に第１側壁絶縁膜１００用のシリコン窒化膜を堆積し、ＲＩＥによりこのシリコン窒化膜を異方的にエッチングすることで形成される。第１側壁絶縁膜１２０の膜厚は、例えば５ｎｍである。
次に、図３Ｂ（ｅ）に示すように、レジスト膜１５２を塗布し、リソグラフィ処理により、ソース領域に対応する部分を開口する。このとき、ドレイン領域に対応する部分はレジスト膜１５２に覆われている。続いて、レジスト膜１５２をマスクとして、イオン注入及びアニーリングを行い、ソースエクステンション領域１０４ｂを形成する。なお、このイオン注入では、イオン種として、例えばＡｓ（ヒ素）を使用する。
次に、図３Ｂ（ｆ）に示すように、レジスト膜１５２を除去した後、ゲート電極１１０の両側部に、第１側壁絶縁膜１２０を介して、第２側壁絶縁膜１２２を形成する。第２側壁絶縁膜１２２は例えば、ＣＶＤにより半導体基板１００上の全面に第２側壁絶縁膜１２２用のシリコン酸化膜を堆積し、ＲＩＥによりこのシリコン酸化膜を異方的にエッチングすることで形成される。第２側壁絶縁膜の膜厚は、例えば３０ｎｍである。
次に、図３Ｃ（ｇ）に示すように、レジスト膜１５４を塗布し、リソグラフィ処理により、ソース領域に対応する部分を開口する。このとき、ドレイン領域に対応する部分はレジスト膜１５４に覆われている。そして、レジスト膜１５４をマスクとして、イオン注入を行い、ソース領域１０４を形成する。なお、このイオン注入では、イオン種として、例えばＡｓ（ヒ素）を使用する。
次に、図３Ｃ（ｈ）に示すように、レジスト膜１５４を除去した後、レジスト膜１５６を塗布し、リソグラフィ処理によりドレイン領域に対応する部分を開口する。このとき、ソース領域１０４はレジスト膜１５６に覆われている。そして、レジスト膜１５６をマスクとして、イオン注入を行い、ドレイン領域１０６を形成する。なお、このイオン注入では、イオン種として、例えばＢ（ボロン）を使用する。
次に、図３Ｃ（ｉ）に示すように、レジスト膜１５６を除去した後、ゲートハードマスク材１５０を、例えば熱燐酸により除去する。
その後、不純物を活性化するためのアニール工程において、例えばスパイクアニールを実行する。そして、サリサイド工程により、シリサイド層１０４ａ、１０６ａ、１１０ａを自己整合的に形成する。このようにして、図１に示すような、ゲート電極１１０の仕事関数が、Ｐ型ポリシリコンで構成したゲート電極の仕事関数よりも、Ｎ型側へシフトしたＰ型トンネルトランジスタが製造される。
本実施形態によれば、Ｐ型トンネルトランジスタのゲート電極１１０がＮ型寄りの仕事関数を有することで、ソースエクステンション領域１０４ｂ上に位置するゲート絶縁膜１０２にかかる電界が緩和され、ゲートリーク電流を低減することができる。
（第２の実施形態）図４は第２の実施形態による半導体装置の断面図である。本実施形態は、図１に示す第１の実施形態と比較して、ゲート電極１１０の構成が異なる。図４において、図１に示す第１の実施形態と同一部分には同一符号を付して説明を省略する。
図４に示すように、ゲート電極１１０は、ソース領域１０４側に位置し、仕事関数が低い第１領域１１１と、ドレイン領域側に位置し、仕事関数が高い第２領域１１２とを有している。第１領域１１１は、ソースエクステンション領域１０４ｂの上方に位置し、Ｎ型不純物を含む。第２領域１１２はＰ型不純物を含む。
第１領域１１１はＮ型不純物を含み、Ｎ型ソースエクステンション領域１０４ｂとの仕事関数の差が小さくなっている。そのため、ソースエクステンション領域１０４ｂ上に位置するゲート絶縁膜１０２にかかる電界が緩和され、ゲートリーク電流を低減することができる。
また、第２領域１１２は、Ｐ型ポリシリコンで構成したゲート電極と同程度の仕事関数を有するため、上記第１の実施形態と比較して、トンネルトランジスタの閾値を低く保つことができる。
次に、本実施形態による半導体装置の製造方法について説明する。ここでは、上記第１の実施形態と異なる点について説明する。
電極材１１中への不純物の導入及びゲートハードマスク材１５０の形成を省略する点を除いて、第２側壁絶縁膜１２２を形成する工程までは上記第１の実施形態と同様であるため（図３Ａ（ａ）〜（ｃ）、３Ｂ（ｄ）〜（ｆ）参照）、説明を省略する。
第２側壁絶縁膜１２２の形成後、図５（ａ）に示すように、レジスト膜１５４を塗布し、リソグラフィ処理により、ソース領域に対応する部分及びゲート電極１１０の第１領域１１１に対応する部分を開口する。このとき、ドレイン領域に対応する部分及びゲート電極１１０の第２領域１１２に対応する部分はレジスト膜１５２に覆われている。続いて、レジスト膜１５２をマスクとして、イオン注入を行い、ソース領域１０４及び第１領域１１１を形成する。なお、このイオン注入では、イオン種として、例えばＡｓ（ヒ素）を使用する。
次に、図５（ｂ）に示すように、レジスト膜１５４を除去した後、レジスト膜１５６を塗布し、リソグラフィ処理によりドレイン領域に対応する部分及びゲート電極１１０の第２領域１１２に対応する部分を開口する。このとき、ソース領域１０４及びゲート電極１１０の第１領域１１１はレジスト膜１５６に覆われている。そして、レジスト膜１５６をマスクとして、イオン注入を行い、ドレイン領域１０６及び第２領域１１２を形成する。なお、このイオン注入では、イオン種として、例えばＢ（ボロン）を使用する。
その後の工程は上記第１の実施形態と同様であるため説明を省略する。
このようにして、図４に示すような、ゲート電極１１０のうち、ソース領域１０４側に位置する第１領域１１１の仕事関数が、Ｐ型ポリシリコンで構成したゲート電極の仕事関数よりも、Ｎ型側へシフトしたＰ型トンネルトランジスタが製造される。
本実施形態によれば、Ｐ型トンネルトランジスタのゲート電極１１０のソース領域１０４側に位置する第１領域１１１がＮ型寄りの仕事関数を有することで、ソースエクステンション領域１０４ｂ上に位置するゲート絶縁膜１０２にかかる電界が緩和され、ゲートリーク電流を低減することができる。また、ゲート電極１１０のドレイン領域１０６側に位置する第２領域１１２が、Ｐ型ポリシリコンで構成したゲート電極と同程度の仕事関数を有するため、トンネルトランジスタの閾値を低く保つことができる。
（第３の実施形態）図６は第３の実施形態による半導体装置の断面図である。本実施形態は、図１に示す第１の実施形態と比較して、ゲート電極１１０の構成が異なる。図６において、図１に示す第１の実施形態と同一部分には同一符号を付して説明を省略する。
図６に示すように、ゲート電極１１０は、ソース領域１０４側に位置し、仕事関数が低い第１金属膜１１３と、ドレイン領域１０６側に位置し、仕事関数が高い第２金属膜１１４と、第１金属膜１１３及び第２金属膜１１４上に設けられた半導体層１１５と、を有している。第１金属膜１１３は、ソースエクステンション領域１０４ｂの上方に位置し、Ｎ型シリコンに近い仕事関数を有するものであり、例えばアルミニウム膜である。第２金属膜１１４はＰ型シリコンに近い仕事関数を有するものであり、例えばタングステン膜である。半導体層１１５は例えばポリシリコンである。
第１金属膜１１３は、Ｎ型ソースエクステンション領域１０４ｂとの仕事関数の差が小さくなっている。そのため、ソースエクステンション領域１０４ｂ上に位置するゲート絶縁膜１０２にかかる電界が緩和され、ゲートリーク電流を低減することができる。
また、第２金属膜１１４は、Ｐ型ポリシリコンで構成したゲート電極と同程度の仕事関数を有するため、上記第１の実施形態と比較して、トンネルトランジスタの閾値を低く保つことができる。
また、本実施形態では、ゲート電極１１０の仕事関数を、イオン注入でなく、金属膜の種類により決定することができるため、より広い範囲の閾値設定が可能となる。
次に、本実施形態による半導体装置の製造方法について説明する。ここでは、上記第１の実施形態と異なる点について説明する。
まず、図７Ａ（ａ）に示すように、半導体基板１００内に素子分離領域１３０を形成し、素子分離領域１３０間の半導体基板１００上に、ゲート絶縁膜１０２となるシリコン酸化膜を形成した後（上記第１の実施形態の図３Ａ（ａ）、（ｂ）参照）、スパッタ法により第２金属膜１１４となるメタル材料１４を形成する。
次に、図７Ａ（ｂ）に示すように、メタル材料１４上にレジスト１６０を塗布し、リソグラフィ処理により、ソース領域に対応する部分及び第１金属膜１１３（図６参照）に対応する部分を開口する。このとき、ドレイン領域に対応する部分及び第２金属膜１１４（図６参照）に対応する部分はレジスト膜１６０に覆われている。続いて、レジスト膜１６０をマスクとしてメタル材料１４を薬液でエッチングする。メタル材料１４がタングステンである場合、薬液には例えばフッ硝酸を用いる。
次に、図７Ｂ（ｃ）に示すように、レジスト１６０を除去した後、スパッタ法により第１金属膜１１３となるメタル材料１３を形成する。
次に、図７Ｂ（ｄ）に示すように、メタル材料１３上にレジスト１６２を塗布し、リソグラフィ処理により、ドレイン領域に対応する部分及び第２金属膜１１４（図６参照）に対応する部分を開口する。このとき、ソース領域に対応する部分及び第１金属膜１１３（図６参照）に対応する部分はレジスト膜１６２に覆われている。続いて、レジスト膜１６２をマスクとしてメタル材料１３を薬液でエッチングする。メタル材料１３がアルミニウムである場合、薬液には例えば熱燐酸を用いる。
次に、図７Ｂ（ｅ）に示すように、メタル材料１３及びメタル材料１４上に、ＣＶＤにより半導体層１１５を形成する。さらに、ＣＶＤにより、半導体層１１５上の全面に、ゲートハードマスク材１５０を堆積する。
その後の工程は、上記第１の実施形態と同様であるため（図３Ａ（ｃ）、３Ｂ（ｄ）〜（ｆ）参照）、説明を省略する。
このようにして、図６に示すような、ゲート電極１１０のうち、ソース領域１０４側に位置する第１金属膜１１３の仕事関数が、Ｐ型ポリシリコンで構成したゲート電極の仕事関数よりも、Ｎ型側へシフトしたＰ型トンネルトランジスタが製造される。
本実施形態によれば、Ｐ型トンネルトランジスタのゲート電極１１０のソース領域１０４側に位置する第１金属膜１１３がＮ型寄りの仕事関数を有することで、ソースエクステンション領域１０４ｂ上に位置するゲート絶縁膜１０２にかかる電界が緩和され、ゲートリーク電流を低減することができる。また、ゲート電極１１０のドレイン領域１０６側に位置する第２金属膜１１４が、Ｐ型ポリシリコンで構成したゲート電極と同程度の仕事関数を有するため、トンネルトランジスタの閾値を低く保つことができる。また、ゲート電極１１０の仕事関数を、イオン注入でなく、金属膜の種類により決定することができるため、より広い範囲の閾値設定が可能となる。
上記第３の実施形態において、メタル材料１３のエッチングは省略してもよい。また、メタル材料１４とメタル材料１３の形成順序を逆にしてもよい。また、ゲート電極１１０の半導体層１１５を省略した構成としてもよい。
（第４の実施形態）図８は第４の実施形態による半導体装置の断面図である。また、図９は、本実施形態による半導体装置におけるゲート絶縁膜とゲート電極との界面部分の拡大図である。本実施形態は、図１に示す第１の実施形態と比較して、ゲート絶縁膜の材料が異なる。図８において、図１に示す第１の実施形態と同一部分には同一符号を付して説明を省略する。
本実施形態では、ゲート絶縁膜１０２Ａを高誘電率ゲート絶縁膜としている。高誘電率ゲート絶縁膜は、シリコン酸化膜よりも高誘電率な材料からなり、例えば、ＨｆＯ２（ハフニア）、ＺｒＯ２（ジルコニア）、それらのシリケート（ＨｆＳｉＯｘ、ＺｒＳｉＯｘ）、アルミネート（ＨｆＡｌＯｘ、ＺｒＡｌＯｘ）、またはそれらの窒化物（ＨｆＳｉＯＮ、ＺｒＳｉＯＮ）を用いる。
また、本実施形態では、図９に示すように、ゲート電極１１０のドレイン領域１０６側の第２領域１１７では、高誘電率ゲート絶縁膜１０２Ａとゲート電極１１０との界面のフェルミレベルピニングにより、仕事関数がＰ型シリコン寄りになっている。一方、ゲート電極１１０のソース領域１０４側の第１領域１１６では、高誘電率ゲート絶縁膜１０２Ａとゲート電極１１０との界面のフェルミレベルピニングは生じておらず、仕事関数は第２領域１１７よりもＮ型側へシフトしている。
イオン結合からなる高誘電率材料は、シリコン酸化膜等の共有結合からなる材料と比較して、酸素と他の元素との結合が弱い。そのため、高誘電率ゲート絶縁膜は、半導体製造工程中に酸素と他の元素との結合が切れて、酸素欠損が生じやすい。ゲート絶縁膜の酸素欠損により、ゲート電極の仕事関数がＳｉのミッドギャップ付近にピニングされる。このような現象を利用して、ゲート電極１１０のドレイン領域１０６側の第２領域１１７において、Ｎ型Ｓｉの仕事関数をＰ型寄りにシフトさせている。
また、高誘電率ゲート絶縁膜１０２Ａにおいて、第１領域１１６側の酸素欠損量を第２領域１１７側の酸素欠損量よりも少なくすることで、第１領域１１６側での仕事関数のピニングを抑制している。そのため、第１領域１１６の仕事関数は、第２領域１１７の仕事関数よりもＮ型側へシフトしたものとなり、Ｎ型ソースエクステンション領域１０４ｂとの仕事関数の差が小さく、ソースエクステンション領域１０４ｂ上に位置する高誘電率ゲート絶縁膜１０２Ａにかかる電界が緩和され、ゲートリーク電流を低減することができる。
また、第２領域１１７は、Ｐ型Ｓｉ寄りの仕事関数を有するため、上記第１の実施形態と比較して、トンネルトランジスタの閾値を低く保つことができる。
次に、本実施形態による半導体装置の製造方法について説明する。ここでは、上記第１の実施形態と異なる点について説明する。
まず、図１０Ａ（ａ）に示すように、半導体基板１００内に素子分離領域１３０を形成した後（上記第１の実施形態の図３Ａ（ａ））、高誘電率ゲート絶縁膜１０２Ａとなる高誘電率材料をＣＶＤにより形成する。
次に、図１０Ｂ（ｂ）に示すように、ＣＶＤにより、半導体基板１００上に、ゲート電極１１０用の電極材１１を堆積する。電極材１１は例えばポリシリコンである。
続いて、例えばイオン注入法により、電極材１１中にＮ型不純物を導入する。この際、イオン種としては、例えばＰ（燐）を使用する。電極材１１中にＮ型不純物とＰ型不純物を導入してもよい。
高誘電率ゲート絶縁膜１０２Ａでは酸素欠損が生じ、高誘電率ゲート絶縁膜１０２Ａと電極材１１との界面でピニングが自発的に発生する。これにより、Ｎ型Ｓｉである電極材１１の仕事関数がＰ型寄りにシフトする。
続いて、ＣＶＤにより、電極材１１上の全面に、ゲートハードマスク材１５０を堆積する。このゲートハードマスク材１５０はたとえばＳｉＮである。
次に、図１０Ｂ（ｃ）に示すように、リソグラフィとＲＩＥにより、ゲートハードマスク材１５０を加工し、ゲートハードマスク材１５０をマスクとして電極材１１及び高誘電率ゲート絶縁膜１０２Ａを加工し、ゲート電極１１０を形成する。
次に、図１０Ｂ（ｄ）に示すように、レジスト膜１５８を塗布し、リソグラフィ処理により、ソース領域側を開口する。このとき、ドレイン領域側はレジスト膜１５８に覆われている。続いて、レジスト膜１５８をマスクとして酸素アッシャー処理等により、ゲート電極１１０及び高誘電率ゲート絶縁膜１０２Ａのソース領域側のみに酸素の導入を行う。高誘電率ゲート絶縁膜１０２Ａ中のソース領域側の酸素濃度が、ドレイン領域側の酸素濃度より１％以上高くなることが好ましい。酸素導入処理により、高誘電率ゲート絶縁膜１０２Ａのソース領域側に酸素を補償し、ピニングが抑制され、ソース領域側の第１領域１１６においてＮ型寄りの仕事関数が実現される。
なお、図１０Ｂ（ｄ）に示す工程では、酸素導入処理によるレジスト膜１５８の消費を避けるために、シリコン酸化膜などを用いたハードマスクプロセスを用いてもよい。
その後の工程は上記第１の実施形態と同様であるため（図３Ｂ（ｄ）〜図３Ｃ（ｉ）参照）、説明を省略する。
このようにして、図８に示すような、ゲート電極１１０のうち、ソース領域１０４側に位置する第１領域１１６の仕事関数が、Ｐ型ポリシリコンで構成したゲート電極の仕事関数よりも、Ｎ型側へシフトしたＰ型トンネルトランジスタが製造される。
本実施形態によれば、Ｐ型トンネルトランジスタのゲート電極１１０のソース領域１０４側に位置する第１領域１１６がＮ型寄りの仕事関数を有することで、ソースエクステンション領域１０４ｂ上に位置する高誘電率ゲート絶縁膜１０２Ａにかかる電界が緩和され、ゲートリーク電流を低減することができる。また、ゲート電極１１０のドレイン領域１０６側に位置する第２領域１１７が、ピニングにより、Ｐ型寄りの仕事関数を有するため、トンネルトランジスタの閾値を低く保つことができる。また、ゲート電極１１０の仕事関数を、イオン注入でなく、高誘電率ゲート絶縁膜１０２Ａの材料や酸素導入処理により制御することができるため、より広い範囲の閾値設定が可能となる。
上記第１〜第４の実施形態において、基板１００の表面部に、ＳｉＧｅなどのＳｉに対し価電子帯上端が高エネルギー側にシフトした材料を設けてもよい。例えば、シリコン基板上にＳｉＧｅをエピタキシャル成長させる。図１１は、このような構成が適用された第１の実施形態による半導体装置を示しており、基板１００の表面部にＳｉＧｅ層２００が形成されている。図１２（ａ）（ｂ）は、図１１に示すトンネルトランジスタのオフ時とオン時の、ゲート電極１１０とソース領域１０４（ソースエクステンション領域１０４ｂ）との間のエネルギーバンド図である。図１２（ｂ）に示すように、基板側の価電子帯上端の位置を高エネルギー側にシフトさせても、トランジスタの動作時にゲート絶縁膜にかかる電界は助長されない。従って、基板１００の表面部にＳｉＧｅ層２００を形成することで、ゲートリーク電流を低減しつつ、閾値電圧を下げることができる。
上記第１〜第４の実施形態ではＰ型トンネルトランジスタについて説明したが、Ｎ型トンネルトランジスタとしてもよい。この場合、ソース領域及びソースエクステンション領域がＰ型、ドレイン領域がＮ型となる。また、ゲート電極の極性もＮ／Ｐ逆の方向となる。例えば、上記第１の実施形態の構成にＮ型トランジスタを適用した場合、ゲート電極の仕事関数は４．３ｅＶ以上とすることが好ましい。
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
１００ 基板
１０２ ゲート絶縁膜
１０２Ａ 高誘電率ゲート絶縁膜
１０４ ソース領域
１０４ａ ソースエクステンション領域
１０６ ドレイン領域
１１０ ゲート電極
１２０ 第１側壁絶縁膜
１２２ 第２側壁絶縁膜
１３０ 素子分離領域

Claims (10)

  1. 基板上にゲート絶縁膜を介して形成されたゲート電極と、
    前記基板内に前記ゲート電極を挟むように形成された、第１導電型のソース領域、及び前記第１導電型とは逆導電型の第２導電型のドレイン領域と、
    を備え、
    前記ゲート電極内の前記ソース領域側の第１領域の仕事関数が、前記ゲート電極内の前記ドレイン領域側の第２領域の仕事関数よりも前記第１導電型の方向へシフトしており、
    前記ゲート絶縁膜は高誘電率ゲート絶縁膜であり、
    前記第１領域側の前記ゲート絶縁膜の酸素濃度が、前記第２領域側の前記ゲート絶縁膜の酸素濃度より高く、
    前記ゲート電極の下方に位置する前記基板の表面部は、シリコンと比較して、価電子帯上端が高エネルギー側にシフトしていることを特徴とする半導体装置。
  2. 基板上にゲート絶縁膜を介して形成されたゲート電極と、
    前記基板内に前記ゲート電極を挟むように形成された、第１導電型のソース領域、及び前記第１導電型とは逆導電型の第２導電型のドレイン領域と、
    を備え、
    前記ゲート電極内の前記ソース領域側の第１領域の仕事関数が、前記ゲート電極内の前記ドレイン領域側の第２領域の仕事関数よりも前記第１導電型の方向へシフトしていることを特徴とする半導体装置。
  3. 前記ゲート絶縁膜は高誘電率ゲート絶縁膜であり、
    前記第１領域側の前記ゲート絶縁膜の酸素濃度が、前記第２領域側の前記ゲート絶縁膜の酸素濃度より高いことを特徴とする請求項２に記載の半導体装置。
  4. 前記第１領域は、前記ゲート絶縁膜と接触する第１金属膜を有し、
    前記第２領域は、前記ゲート絶縁膜と接触する、前記第１金属膜とは異なる第２金属膜を有することを特徴とする請求項２に記載の半導体装置。
  5. 前記ゲート電極の前記第１領域は前記第１導電型の不純物を含み、
    前記ゲート電極の前記第２領域は前記第２導電型の不純物を含むことを特徴とする請求項２に記載の半導体装置。
  6. 前記ゲート電極の下方に位置する前記基板の表面部は、シリコンと比較して、価電子帯上端が高エネルギー側にシフトしていることを特徴とする請求項２乃至５のいずれかに記載の半導体装置。
  7. 基板上にゲート絶縁膜を介して形成されたゲート電極と、
    前記基板内に前記ゲート電極を挟むように形成されたＮ型のソース領域及びＰ型のドレイン領域と、
    を備え、
    前記ゲート電極の仕事関数は５．０ｅＶ以下であることを特徴とする半導体装置。
  8. 基板上にゲート絶縁膜を介してゲート電極を形成する工程と、
    前記基板内に前記ゲート電極を挟むように、第１導電型のソース領域、及び前記第１導電型とは逆導電型の第２導電型のドレイン領域を形成する工程と、
    前記ゲート電極内の前記ソース領域側の第１領域の仕事関数を、前記ゲート電極内の前記ドレイン領域側の第２領域の仕事関数よりも前記第１導電型の方向へシフトさせる工程と、
    を備える半導体装置の製造方法。
  9. 前記ゲート絶縁膜は高誘電率ゲート絶縁膜であり、
    前記第２領域側の前記ゲート電極及び前記ゲート絶縁膜をマスク材で覆いつつ、前記第１領域側から前記ゲート絶縁膜へ酸素を導入することで、前記第１領域の仕事関数を前記第２領域の仕事関数よりも前記第１導電型の方向へシフトさせることを特徴とする請求項８に記載の半導体装置の製造方法。
  10. 前記第１導電型の不純物を前記基板内に注入して前記ソース領域を形成する際に、前記第１導電型の不純物を前記ゲート電極の前記第１領域に注入し、前記第２導電型の不純物を前記基板内に注入して前記ドレイン領域を形成する際に、前記第２導電型の不純物を前記ゲート電極の前記第２領域に注入することで、前記第１領域の仕事関数を前記第２領域の仕事関数よりも前記第１導電型の方向へシフトさせることを特徴とする請求項８に記載の半導体装置の製造方法。
JP2012213834A 2012-09-27 2012-09-27 半導体装置及びその製造方法 Expired - Fee Related JP5717706B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012213834A JP5717706B2 (ja) 2012-09-27 2012-09-27 半導体装置及びその製造方法
US13/760,806 US8729639B2 (en) 2012-09-27 2013-02-06 Semiconductor device and method for producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012213834A JP5717706B2 (ja) 2012-09-27 2012-09-27 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2014067958A true JP2014067958A (ja) 2014-04-17
JP5717706B2 JP5717706B2 (ja) 2015-05-13

Family

ID=50338037

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012213834A Expired - Fee Related JP5717706B2 (ja) 2012-09-27 2012-09-27 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US8729639B2 (ja)
JP (1) JP5717706B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3185301A1 (en) * 2015-12-22 2017-06-28 IMEC vzw Multi-gate tunnel field-effect transistor (tfet)
CN108140671A (zh) * 2016-06-27 2018-06-08 华为技术有限公司 一种隧穿场效应晶体管及其制作方法
CN110034067B (zh) * 2018-01-12 2021-01-05 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0541520A (ja) * 1991-08-06 1993-02-19 Nec Corp 半導体装置
JPH11220122A (ja) * 1998-01-29 1999-08-10 Sony Corp 半導体装置の製造方法
JP2011100967A (ja) * 2009-07-21 2011-05-19 Rohm Co Ltd 半導体装置
US20120223387A1 (en) * 2011-03-01 2012-09-06 Tsinghua University Tunneling device and method for forming the same

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3039967B2 (ja) * 1990-08-03 2000-05-08 株式会社日立製作所 半導体装置
US6384448B1 (en) * 2000-02-28 2002-05-07 Micron Technology, Inc. P-channel dynamic flash memory cells with ultrathin tunnel oxides
US20050012087A1 (en) * 2003-07-15 2005-01-20 Yi-Ming Sheu Self-aligned MOSFET having an oxide region below the channel
JP2005277223A (ja) 2004-03-25 2005-10-06 National Institute Of Advanced Industrial & Technology 半導体装置およびその製造方法
US8188551B2 (en) 2005-09-30 2012-05-29 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
US7291527B2 (en) * 2005-09-07 2007-11-06 Texas Instruments Incorporated Work function control of metals
US7323373B2 (en) * 2006-01-25 2008-01-29 Freescale Semiconductor, Inc. Method of forming a semiconductor device with decreased undercutting of semiconductor material
KR100790216B1 (ko) * 2006-10-17 2008-01-02 삼성전자주식회사 전도성 분산제를 이용한 ｃｎｔ 투명전극 및 그의 제조방법
US7812370B2 (en) * 2007-07-25 2010-10-12 Taiwan Semiconductor Manufacturing Company, Ltd. Tunnel field-effect transistor with narrow band-gap channel and strong gate coupling
JP2009176997A (ja) * 2008-01-25 2009-08-06 Panasonic Corp 半導体装置及びその製造方法
EP2309544B1 (en) 2009-10-06 2019-06-12 IMEC vzw Tunnel field effect transistor with improved subthreshold swing
JP5058277B2 (ja) 2010-02-26 2012-10-24 株式会社東芝 半導体装置及びその製造方法
US8299530B2 (en) * 2010-03-04 2012-10-30 International Business Machines Corporation Structure and method to fabricate pFETS with superior GIDL by localizing workfunction
US8350341B2 (en) * 2010-04-09 2013-01-08 International Business Machines Corporation Method and structure for work function engineering in transistors including a high dielectric constant gate insulator and metal gate (HKMG)
US20120139057A1 (en) * 2010-12-07 2012-06-07 Toshiba America Electronic Components, Inc. Semiconductor device and method of fabricating the same
JP2012211642A (ja) * 2011-03-31 2012-11-01 Keihin Corp 弁装置のロック機構
JP2013069977A (ja) * 2011-09-26 2013-04-18 Toshiba Corp 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0541520A (ja) * 1991-08-06 1993-02-19 Nec Corp 半導体装置
JPH11220122A (ja) * 1998-01-29 1999-08-10 Sony Corp 半導体装置の製造方法
JP2011100967A (ja) * 2009-07-21 2011-05-19 Rohm Co Ltd 半導体装置
US20120223387A1 (en) * 2011-03-01 2012-09-06 Tsinghua University Tunneling device and method for forming the same

Also Published As

Publication number Publication date
US20140084388A1 (en) 2014-03-27
US8729639B2 (en) 2014-05-20
JP5717706B2 (ja) 2015-05-13

Similar Documents

Publication Publication Date Title
US10699964B2 (en) Silicon and silicon germanium nanowire formation
JP5326274B2 (ja) 半導体装置および半導体装置の製造方法
US10079279B2 (en) FET with local isolation layers on S/D trench sidewalls
US7435657B2 (en) Method of fabricating transistor including buried insulating layer and transistor fabricated using the same
US7888747B2 (en) Semiconductor device and method of fabricating the same
JP5178152B2 (ja) 相補型半導体装置及びその製造方法
US20070108514A1 (en) Semiconductor device and method of fabricating the same
JP5728444B2 (ja) 半導体装置およびその製造方法
US20120112282A1 (en) Germanium Field Effect Transistors and Fabrication Thereof
CN103311185A (zh) 制造混合高k/金属栅堆叠件的方法
JP2011044659A (ja) 半導体装置及びその製造方法
JP2007042802A (ja) 電界効果トランジスタ及びその製造方法
JP2009182297A (ja) 半導体装置、およびその製造方法
CN103066122B (zh) Mosfet及其制造方法
KR100864631B1 (ko) 반도체 소자의 트랜지스터 및 그 제조 방법
US8748239B2 (en) Method of fabricating a gate
CN107785266B (zh) 半导体结构的制造方法
JP5717706B2 (ja) 半導体装置及びその製造方法
CN107104143B (zh) 半导体装置及其制造方法
JP5108408B2 (ja) 半導体装置及びその製造方法
JP2009064875A (ja) 半導体装置
WO2011052108A1 (ja) 半導体装置及びその製造方法
JP2013105838A (ja) 半導体装置およびその製造方法
CN105720090A (zh) 改进的晶体管沟道
JP2012248561A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140821

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150123

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150317

LAPS Cancellation because of no payment of annual fees