JP2014067913A - ＺｎＯ系半導体素子、及び、ＺｎＯ系半導体素子の製造方法 - Google Patents

ＺｎＯ系半導体素子、及び、ＺｎＯ系半導体素子の製造方法 Download PDF

Info

Publication number
JP2014067913A
JP2014067913A JP2012212956A JP2012212956A JP2014067913A JP 2014067913 A JP2014067913 A JP 2014067913A JP 2012212956 A JP2012212956 A JP 2012212956A JP 2012212956 A JP2012212956 A JP 2012212956A JP 2014067913 A JP2014067913 A JP 2014067913A
Authority
JP
Japan
Prior art keywords
zno
layer
type
based semiconductor
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012212956A
Other languages
English (en)
Other versions
JP6017243B2 (ja
Inventor
Hiroyuki Kato
裕幸 加藤
Senju Saito
千寿 斎藤
Michihiro Sano
道宏 佐野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2012212956A priority Critical patent/JP6017243B2/ja
Priority to US14/034,038 priority patent/US20140084288A1/en
Priority to EP13020106.4A priority patent/EP2713387A3/en
Publication of JP2014067913A publication Critical patent/JP2014067913A/ja
Application granted granted Critical
Publication of JP6017243B2 publication Critical patent/JP6017243B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/024—Group 12/16 materials
    • H01L21/02403—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Led Devices (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

【課題】 高品質のＺｎＯ系半導体素子を製造する。
【解決手段】 （ａ）基板上方に、ｎ型ＺｎＯ系半導体層を形成する。（ｂ）ｎ型ＺｎＯ系半導体層上方にＺｎＯ系半導体活性層を形成する。（ｃ）ＺｎＯ系半導体活性層上方に、第１のｐ型ＺｎＯ系半導体層を形成する。（ｄ）第１のｐ型ＺｎＯ系半導体層上方に、第２のｐ型ＺｎＯ系半導体層を形成する。工程（ｄ）は、（ｄ１）膜上にＣｕまたは／及びＡｇであるＩＢ族元素が供給され、Ｂ、Ｇａ、Ａｌ、及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素がドープされたｎ型ＭｇｘＺｎ１−ｘＯ（０≦ｘ≦０．６）単結晶膜を形成する工程と、（ｄ２）膜上にＩＢ族元素が供給された、ｎ型ＭｇｘＺｎ１−ｘＯ（０≦ｘ≦０．６）単結晶膜をアニールして、ＩＢ族元素がドープされたｐ型膜とする工程とを含む。工程（ｃ）において、ＩＢ族元素及びＩＩＩＢ族元素の拡散を低減する元素がドープされた第１のｐ型ＺｎＯ系半導体層を形成する。
【選択図】 図８

Description

本発明は、ＺｎＯ系半導体素子とその製造方法に関する。
酸化亜鉛（ＺｎＯ）は、室温で３．３７ｅＶのバンドギャップエネルギを持つ直接遷移型の半導体で、励起子の束縛エネルギーが６０ｍｅＶと比較的大きい。また原材料が安価であるとともに、環境や人体への影響が少ないという特徴を有する。このためＺｎＯを用いた高効率、低消費電力で環境性に優れた発光素子の実現が期待されている。
しかしながらＺｎＯ系半導体は、強いイオン性に起因する自己補償効果のために、ｐ型の導電型制御が困難である。たとえばアクセプタ不純物として、Ｎ、Ｐ、Ａｓ、ＳｂなどのＶＡ族元素、Ｌｉ、Ｎａ、ＫなどのＩＡ族元素、Ｃｕ、Ａｇ、ＡｕなどのＩＢ族元素を用い、実用的な性能をもつｐ型ＺｎＯ系半導体の研究が行われている（たとえば特許文献１〜５参照）。
またＺｎＯ系半導体に関し、窒素（Ｎ）を用い、ｎ型ドーパントの半導体素子内における拡散を防止する発明が開示されている（たとえば特許文献６及び７参照）。
特開２００１−４８６９８号公報 特開２００１−６８７０７号公報 特開２００４−２２１１３２号公報 特開２００９−２５６１４２号公報 特許第４３６５５３０号公報 特開２０１１−９１０７７号公報 特開２０１１−９６９０２号公報
本発明の目的は、高品質のＺｎＯ系半導体素子、及びその製造方法を提供することである。
本発明の一観点によれば、（ａ）基板上方に、ｎ型ＺｎＯ系半導体層を形成する工程と、（ｂ）前記ｎ型ＺｎＯ系半導体層上方にＺｎＯ系半導体活性層を形成する工程と、（ｃ）前記ＺｎＯ系半導体活性層上方に、第１のｐ型ＺｎＯ系半導体層を形成する工程と、（ｄ）前記第１のｐ型ＺｎＯ系半導体層上方に、第２のｐ型ＺｎＯ系半導体層を形成する工程とを有し、前記工程（ｄ）は、（ｄ１）膜上にＣｕまたは／及びＡｇであるＩＢ族元素が供給され、Ｂ、Ｇａ、Ａｌ、及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素がドープされたｎ型ＭｇｘＺｎ１−ｘＯ（０≦ｘ≦０．６）単結晶膜を形成する工程と、（ｄ２）膜上に前記ＩＢ族元素が供給された、前記ｎ型ＭｇｘＺｎ１−ｘＯ（０≦ｘ≦０．６）単結晶膜をアニールして、前記ＩＢ族元素がドープされたｐ型膜とする工程とを含み、前記工程（ｃ）において、前記ＩＢ族元素及び前記ＩＩＩＢ族元素の拡散を低減する元素がドープされた前記第１のｐ型ＺｎＯ系半導体層を形成するＺｎＯ系半導体素子の製造方法が提供される。
また、本発明の他の観点によれば、ｎ型ＺｎＯ系半導体層と、前記ｎ型ＺｎＯ系半導体層上方に形成されたＺｎＯ系半導体活性層と、前記ＺｎＯ系半導体活性層上方に形成された第１のｐ型ＺｎＯ系半導体層と、前記第１のｐ型ＺｎＯ系半導体層上方に形成された第２のｐ型ＺｎＯ系半導体層と、前記ｎ型ＺｎＯ系半導体層に電気的に接続されたｎ側電極と、前記第２のｐ型ＺｎＯ系半導体層に電気的に接続されたｐ側電極とを有し、前記第２のｐ型ＺｎＯ系半導体層は単結晶層であって、（ｉ）Ｃｕまたは／及びＡｇであるＩＢ族元素と、（ｉｉ）Ｂ、Ｇａ、Ａｌ、及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素とが共ドープされ、前記ＩＢ族元素の濃度は、１×１０１９ｃｍ−３以上で、前記第２のｐ型ＺｎＯ系半導体層の厚さ方向にほぼ一定であり、前記第１のｐ型ＺｎＯ系半導体層には、前記第２のｐ型ＺｎＯ系半導体層に共ドープされる前記ＩＢ族元素及び前記ＩＩＩＢ族元素の拡散を低減する元素がドープされているＺｎＯ系半導体素子が提供される。
本発明によれば、高品質のＺｎＯ系半導体素子、及びその製造方法を提供することができる。
図１は、ＭＢＥ装置を示す概略的な断面図である。 図２Ａは、アニール前試料の概略的な断面図であり、図２Ｂは、交互積層構造を形成する際のＺｎセル、Ｏセル、Ｇａセル、及びＣｕセルのシャッタシーケンスを示すタイムチャートであり、図２Ｃは、交互積層構造５４の概略的な断面図であり、図２Ｄは、ＧａドープＺｎＯ単結晶層５４ａ及びＣｕ層５４ｂの概略的な断面図である。 図３は、アニール前試料の交互積層構造について、ＣＶ特性と不純物濃度のデプスプロファイルを示すグラフの一覧である。 図４は、アニール後試料のＣＶ特性と不純物濃度のデプスプロファイルを示すグラフの一覧である。 図５は、ＳＩＭＳによる、アニール終了後のＣｕの絶対濃度［Ｃｕ］及びＧａの絶対濃度［Ｇａ］のデプスプロファイルを示すグラフの一覧である。 図６Ａ及び図６Ｂは、それぞれＳＩＭＳによるサンプル２のＣｕ濃度［Ｃｕ］、Ｇａ濃度［Ｇａ］のデプスプロファイルを示すグラフである。 図７Ａは、サンプル５のアニール前試料の概略的な断面図であり、図７Ｂは、ＳＩＭＳによるサンプル５のＣｕ濃度［Ｃｕ］、Ｇａ濃度［Ｇａ］、及びＮ濃度［Ｎ］のデプスプロファイルを示すグラフであり、図７Ｃは、交互積層構造の［１１−２０］方向から見たＲＨＥＥＤ像である。 図８Ａは、第１実施例によるＺｎＯ系半導体発光素子の概略的な断面図であり、図８Ｂは、交互積層構造６Ａの概略的な断面図であり、図８Ｃは、第１実施例の変形例によるＺｎＯ系半導体発光素子の概略的な断面図である。 図９は、交互積層構造を形成する際のＺｎセル、Ｍｇセル、Ｏセル、Ｇａセル、及びＣｕセルのシャッタシーケンスの一例を示すタイムチャートである。 図１０Ａは、第２実施例によるＺｎＯ系半導体発光素子の概略的な断面図であり、図１０Ｂは、活性層１５の他の例を示す概略的な断面図であり、図１０Ｃは、交互積層構造１７Ａの概略的な断面図であり、図１０Ｄは、第２実施例の変形例によるＺｎＯ系半導体発光素子の概略的な断面図である。 図１１Ａは、第３実施例によるＺｎＯ系半導体発光素子の概略的な断面図であり、図１１Ｂは、第３実施例の変形例によるＺｎＯ系半導体発光素子の概略的な断面図である。
まず、ＺｎＯ系半導体層等の成長に用いられる結晶製造装置について説明する。以下に説明する実験、実施例、及び変形例では、結晶製造方法として分子線エピタキシ(molecular beam epitaxy; MBE)を用いる。ここでＺｎＯ系半導体は、少なくともＺｎとＯを含む。
図１は、ＭＢＥ装置を示す概略的な断面図である。真空チャンバ７１内に、Ｚｎソースガン７２、Ｏソースガン７３、Ｍｇソースガン７４、Ｃｕソースガン７５、Ｇａソースガン７６、及びＮソースガン７７が備えられている。
Ｚｎソースガン７２、Ｍｇソースガン７４、Ｃｕソースガン７５、及びＧａソースガン７６は、それぞれＺｎ（７Ｎ）、Ｍｇ（６Ｎ）、Ｃｕ（９Ｎ）、及びＧａ（７Ｎ）の固体ソースを収容するクヌーセンセルを含み、セルを加熱することにより、Ｚｎビーム、Ｍｇビーム、Ｃｕビーム、及びＧａビームを出射する。
Ｏソースガン７３及びＮソースガン７７は、それぞれたとえば１３．５６ＭＨｚのラジオ周波数を用いる無電極放電管を含み、無電極放電管内でＯ２（６Ｎ）ガス、Ｎ２（６Ｎ）ガスをプラズマ化して、Ｏラジカルビーム、Ｎラジカルビームを出射する。放電管材料として、アルミナ、高純度石英、またはＰＢＮ（パイロリティック ボロンナイトライド）を使用することができる。
基板ヒータを備えるステージ７８が基板７９を保持する。ソースガン７２〜７７は、それぞれセルシャッタを含む。セルシャッタの開閉により、各ビームの基板７９上への照射状態を切り替えることができる。基板７９上に所望のタイミングで所望のビームを照射し、所望の組成のＺｎＯ系化合物半導体層を成長させることが可能である。
ＺｎＯにＭｇを添加することにより、バンドギャップを広げることができる。しかしＺｎＯはウルツ鉱構造（六方晶）であり、ＭｇＯは岩塩構造（立方晶）であることから、Ｍｇ組成が高すぎると相分離を起こす。ＭｇＺｎＯのＭｇ組成をｘと明示するＭｇｘＺｎ１−ｘＯにおいて、Ｍｇ組成ｘは、ウルツ鉱構造を保つため０．６以下とするのが好ましい。なお、ＭｇｘＺｎ１−ｘＯという表記は、ｘ＝０の場合としてＭｇの添加されないＺｎＯを含む。
ＺｎＯ系半導体のｎ型導電性は、不純物のドープを行わなくても得られる。Ｇａ等の不純物をドープし、ｎ型導電性を高めることができる。ＺｎＯ系半導体のｐ型導電性は、ｐ型不純物のドープにより得られる。
真空チャンバ７１内に、水晶振動子を用いた膜厚計８０が備えられている。膜厚計８０で測定される付着速度から、各ビームのフラックス強度が求められる。
真空チャンバ７１に、反射高速電子回折(reflection high energy electron diffraction; RHEED)用のガン８１、及び、ＲＨＥＥＤ像を映すスクリーン８２が取り付けられている。ＲＨＥＥＤ像から、基板７９上に形成された結晶層の表面平坦性や成長モードを評価することができる。
結晶が２次元成長し表面が平坦なエピタキシャル成長（単結晶成長）である場合、ＲＨＥＥＤ像はストリークパターンを示し、結晶が３次元成長し表面が平坦でないエピタキシャル成長（単結晶成長）の場合、ＲＨＥＥＤ像はスポットパターンを示す。多結晶成長の場合は、ＲＨＥＥＤ像がリングパターンとなる。
次に、ＭｇｘＺｎ１−ｘＯ（０≦ｘ≦０．６）結晶成長におけるＶＩ／ＩＩフラックス比について説明する。Ｚｎビームのフラックス強度をＪＺｎ、Ｍｇビームのフラックス強度をＪＭｇ、Ｏラジカルビームのフラックス強度をＪＯと表す。金属材料であるＺｎあるいはＭｇのビームは、原子、または複数個の原子を含むクラスターのＺｎあるいはＭｇを含む。原子とクラスターのいずれも結晶成長に有効である。ガス材料であるＯのビームは、原子ラジカルや中性分子を含むが、ここでは結晶成長に有効な原子ラジカルのフラックス強度を考える。
結晶へのＺｎの付着しやすさを示す付着係数をｋＺｎ、Ｍｇの付着しやすさを示す付着係数をｋＭｇ、Ｏの付着しやすさを示す付着係数をｋＯと表す。Ｚｎの付着係数ｋＺｎとフラックス強度ＪＺｎの積ｋＺｎＪＺｎ、Ｍｇの付着係数ｋＭｇとフラックス強度ＪＭｇの積ｋＭｇＪＭｇ、及び、Ｏの付着係数ｋＯとフラックス強度ＪＯの積ｋＯＪＯは、それぞれ基板の単位面積に単位時間当たりに付着するＺｎ原子、Ｍｇ原子、及びＯ原子の個数に対応する。
ｋＺｎＪＺｎとｋＭｇＪＭｇの和に対するｋＯＪＯの比であるｋＯＪＯ／（ｋＺｎＪＺｎ＋ｋＭｇＪＭｇ）を、ＶＩ／ＩＩフラックス比と定義する。ＶＩ／ＩＩフラックス比が１より小さい場合をＩＩ族リッチ条件（Ｍｇを含まない場合は単にＺｎリッチ条件）、ＶＩ／ＩＩフラックス比が１に等しい場合をストイキオメトリ条件、ＶＩ／ＩＩフラックス比が１より大きい場合をＶＩ族リッチ条件（あるいはＯリッチ条件）と呼ぶ。
なお、Ｚｎ面（＋ｃ面）での結晶成長においては、基板表面温度８５０℃以下であれば、付着係数ｋＺｎ、ｋＭｇ及びｋＯを１とみなすことができ、ＶＩ／ＩＩフラックス比をＪＯ／（ＪＺｎ＋ＪＭｇ）と表すことが可能である。
ＶＩ／ＩＩフラックス比は、たとえばＺｎＯの成長においては、以下の手順で算出することができる。Ｚｎフラックスは、膜厚計８０により、室温でのＺｎの蒸着速度ＦＺｎ（ｎｍ／ｓ）として測定される。ＺｎフラックスはＦＺｎ（ｎｍ／ｓ）からＪＺｎ（ａｔｏｍｓ／ｃｍ２ｓ）に換算される。
一方、Ｏラジカルフラックスは、以下のように求められる。Ｏラジカルビーム照射条件一定（たとえばＲＦパワー３００Ｗ、Ｏ２流量２ｓｃｃｍ）のもとで、Ｚｎフラックスを変化させてＺｎＯを成長させ、ＺｎＯ成長速度のＺｎフラックス依存性を実験的に求める。その結果を、ＺｎＯ成長速度ＧＺｎＯの近似式：ＧＺｎＯ＝［（ｋＺｎＪＺｎ）−１＋（ｋＯＪＯ）−１］−１を用いてフィッティングすることにより、その条件におけるＯラジカルフラックスＪＯが算出される。こうして得られたＺｎフラックスＪＺｎ及びＯラジカルフラックスＪＯから、ＶＩ／ＩＩフラックス比を算出することができる。
続いて、本願発明者らが行った第１実験及び第２実験について説明する。本願発明者らは、層上にＣｕが供給されたＧａドープＺｎＯ単結晶層（交互積層構造）がアニールによりｐ型化することを発見した。この点を含め、まず、サンプル１〜サンプル４の４つのサンプルに沿って第１実験の説明を行う。なお説明においては、アニール前の試料をアニール前試料、アニール開始後の試料をアニール後試料と記載する。
サンプル１のアニール前試料の作製方法について説明する。図２Ａに、アニール前試料の概略的な断面図を示す。
ｎ型導電性を有するＺｎ面ＺｎＯ（０００１）基板（以下、本明細書においてＺｎＯ基板）５１に９００℃で３０分間のサーマルクリーニングを施した後、基板５１温度を３００℃まで下げた。その温度（成長温度３００℃）で、ＺｎフラックスＦＺｎを０．１７ｎｍ／ｓ（ＪＺｎ＝１．１×１０１５ａｔｏｍｓ／ｃｍ２ｓ）、Ｏラジカルビーム照射条件をＲＦパワー３００Ｗ、Ｏ２流量２．０ｓｃｃｍ（ＪＯ＝８．１×１０１４ａｔｏｍｓ／ｃｍ２ｓ）とし、ＺｎＯ基板５１上に厚さ３０ｎｍのＺｎＯバッファ層５２を成長させた。ＺｎＯバッファ層５２の結晶性及び表面平坦性の改善のため、９００℃で１０分間のアニールを行った。
ＺｎＯバッファ層５２上に、成長温度を９００℃、ＺｎフラックスＦＺｎを０．１７ｎｍ／ｓ（ＪＺｎ＝１．１×１０１５ａｔｏｍｓ／ｃｍ２ｓ）、Ｏラジカルビーム照射条件をＲＦパワー３００Ｗ、Ｏ２流量２．０ｓｃｃｍ（ＪＯ＝８．１×１０１４ａｔｏｍｓ／ｃｍ２ｓ）として、厚さ１００ｎｍのアンドープＺｎＯ層５３を成長させた。アンドープＺｎＯ層５３はｎ型ＺｎＯ層である。アンドープＺｎＯ層５３上に、Ｚｎ、Ｏ及びＧａと、Ｃｕとを別々のタイミングで供給し、交互積層構造５４を形成した。交互積層構造５４の形成温度は３００℃とした。
図２Ｂは、交互積層構造を形成する際のＺｎセル、Ｏセル、Ｇａセル、及びＣｕセルのシャッタシーケンスを示すタイムチャートである。
交互積層構造５４の形成に当たっては、Ｚｎセルシャッタ、Ｏセルシャッタ、及びＧａセルシャッタを開き、Ｃｕセルシャッタを閉じるＧａドープＺｎＯ単結晶層成長工程と、Ｚｎセルシャッタ、Ｏセルシャッタ、及びＧａセルシャッタを閉じ、Ｃｕセルシャッタを開くＣｕ付着工程（Ｃｕ層形成工程）とを交互に繰り返した。ＺｎＯ単結晶層を成長させる際にＧａを供給することで、ＧａはＺｎＯ単結晶層においてＺｎサイトに入り、ドナーとして機能すると期待される。ＧａドープＺｎＯ単結晶層を成長させる工程と、ＧａドープＺｎＯ単結晶層上にＣｕを付着させる工程とを別々に設け、Ｏセルシャッタの開期間とＣｕセルシャッタの開期間とを重複させないため、ＯラジカルとＣｕとは同時に供給されない。
ＧａドープＺｎＯ単結晶層成長工程においては、ＯセルシャッタとＧａセルシャッタの開閉は同時に行い、Ｏセルシャッタ及びＧａセルシャッタの開期間の前後に、Ｚｎセルシャッタの開期間を延長する。すなわちＺｎセルシャッタの開期間は、Ｏセルシャッタ及びＧａセルシャッタの開期間を含む。ＯラジカルとＣｕを同時に供給しないことに加え、Ｃｕ付着工程の前後で、ＧａドープＺｎＯ単結晶層表面をＺｎで覆うことにより（Ｏの露出を抑制することにより）、ＯラジカルとＣｕの直接の反応を抑制する。活性なＯラジカルとＣｕの反応が生じると、良好な単結晶成長が阻害される場合がある。また、Ｃｕがアクセプタとして機能しない２価の状態でＯと結合しやすい。
サンプル１のアニール前試料の作製においては、Ｏセルシャッタ及びＧａセルシャッタの１回当たりの開期間を１６秒とし、Ｏセルシャッタ及びＧａセルシャッタの開期間の前後にＺｎセルシャッタの開期間を１秒ずつ延長した。Ｚｎセルシャッタの１回当たりの開期間は１８秒である。Ｚｎセルシャッタ、Ｏセルシャッタ、及びＧａセルシャッタがすべて開状態となる１６秒間が、１回当たりのＧａドープＺｎＯ単結晶層成長期間である。Ｃｕセルシャッタの１回当たりの開期間は１０秒とした。
ＧａドープＺｎＯ単結晶層成長工程とＣｕ付着工程を交互に１４０回ずつ繰り返し、厚さ４８０ｎｍの交互積層構造５４を得た。ＧａドープＺｎＯ単結晶層成長工程でのＺｎフラックスＦＺｎは０．１７ｎｍ／ｓ（ＪＺｎ＝１．１×１０１５ａｔｏｍｓ／ｃｍ２ｓ）、Ｏラジカルビーム照射条件はＲＦパワー３００Ｗ、Ｏ２流量２．０ｓｃｃｍ（ＪＯ＝８．１×１０１４ａｔｏｍｓ／ｃｍ２ｓ）、Ｇａのセル温度ＴＧａは４９０℃とした。ＶＩ／ＩＩフラックス比は０．７４（Ｚｎリッチ条件）である。Ｃｕ付着工程でのＣｕのセル温度ＴＣｕは９３０℃とし、ＣｕフラックスＦＣｕを０．００１５ｎｍ／ｓとした。
図２Ｃは、交互積層構造５４の概略的な断面図である。交互積層構造５４は、ＧａドープＺｎＯ単結晶層５４ａとＣｕ層５４ｂが交互に積層された積層構造を有する。この積層構造は、層上にＣｕが供給されたＧａドープＺｎＯ単結晶層５４ａが１４０層、厚さ方向に積層されたものと考えることが可能である。
ＧａドープＺｎＯ単結晶層５４ａの厚さは３．３ｎｍ程度、Ｃｕ層５４ｂの厚さ（Ｃｕの付着厚さ）は１原子層以下、たとえば約１／２０原子層である。この場合、ＧａドープＺｎＯ単結晶層５４ａ表面のＣｕ被覆率は５％程度となる。
図２Ｄに、ＧａドープＺｎＯ単結晶層５４ａ及びＣｕ層５４ｂの概略的な断面図を示す。たとえば約１／２０原子層の厚さをもつＣｕ層５４ｂは、本図に示すように、ＧａドープＺｎＯ単結晶層５４ａ表面の一部に付着するＣｕで形成される。以後、図面の簡略化のため、このようなＣｕの付着態様も含め、交互積層構造を図２Ｃの層構造で表す。
図３は、アニール前試料の交互積層構造について、ＣＶ特性と不純物濃度のデプスプロファイルを示すグラフの一覧である。上段にＣＶ特性を示すグラフを記載し、下段にデプスプロファイルを示すグラフを記載した。測定は、電解液をショットキー電極に用いたＥＣＶ法により行った。グラフは並列モデルで解析した結果を示す。最も左の列がサンプル１に関するグラフである。なお、後述のサンプルについてのグラフも含め、左の列から順にサンプル１〜サンプル４に関する。ＣＶ特性を示すグラフの横軸は、電圧を単位「Ｖ」で表し、縦軸は、「１／Ｃ２」を単位「ｃｍ４／Ｆ２」で表す。両軸ともリニアスケールを用いている。また、デプスプロファイルを示すグラフの横軸は、試料の深さ（厚さ）方向の位置を単位「ｎｍ」で表す。縦軸は、不純物濃度を単位「ｃｍ−３」で表す。横軸はリニアスケール、縦軸は対数スケールを用いている。
サンプル１のＣＶ特性を示すグラフを参照する。右上がりの曲線（電圧が増加すると１／Ｃ２が増加する関係）が得られている。これは層上にＣｕが供給されたＧａドープＺｎＯ単結晶層５４ａ（交互積層構造５４）がｎ型導電性を備えることを示す。ＧａドープＺｎＯ単結晶層５４ａ上に局在するＣｕは、アクセプタとして機能していないと考えられる。なお、傾きが抵抗値と対応する。
サンプル１のデプスプロファイルを示すグラフを参照する。本図に示されるように、サンプル１のアニール前試料の交互積層構造５４の不純物濃度（ドナー濃度）Ｎｄは１．０×１０２０ｃｍ−３である。
次に、サンプル１にアニール処理を施した。大気中で６５０℃、３０分間のアニールを行った後、更にその温度で１０分間のアニールを４回実施した。
図４は、アニール後試料のＣＶ特性と不純物濃度のデプスプロファイルを示すグラフの一覧である。交互積層構造５４形成位置のＣＶ特性とデプスプロファイルを示した。最も左の列がサンプル１に関するグラフである。図３と同様に、後述のサンプルについてのグラフも含め、左の列から順にサンプル１〜サンプル４のアニール後試料に関する。
サンプル１の列を参照する。上欄に、６５０℃で３０分間のアニール処理を行った後のＣＶ特性を示すグラフを記載した。グラフの両軸の意味するところは、図３に示すＣＶ特性のグラフにおけるそれらと同様である。アニール前試料と比較したとき、交互積層構造５４（層上にＣｕが供給されたＧａドープＺｎＯ単結晶層５４ａ）形成位置が高抵抗化している。Ｃｕがｐ型不純物として機能し、ｎ型不純物Ｇａの機能を相殺していると考えられる。
下欄を参照する。下欄には、６５０℃、３０分間のアニール後、更に１０分間のアニールを４回実施し、６５０℃で合計７０分間のアニールを行った試料のＣＶ特性とデプスプロファイルを示すグラフを、それぞれ上段と下段に記載した。グラフの両軸の意味するところは、図３に示すグラフのそれらと同様である。
上段に示すＣＶ特性のグラフにおいて、右下がりの曲線（電圧が増加すると１／Ｃ２が減少する関係）が得られている。これは交互積層構造５４の形成位置がｐ型導電性を備えることを表す。交互積層構造５４形成位置における単位体積当たりのＣｕ濃度はＧａ濃度より高く、Ｃｕの拡散が進むと、Ｇａを補償した後、ｐ型不純物Ｃｕの濃度が増加するものと考えられる。デプスプロファイルを示す、下段のグラフを参照すると、サンプル１のアニール後試料における交互積層構造５４形成位置の不純物濃度（アクセプタ濃度）Ｎａが２．０×１０１７ｃｍ−３〜１．０×１０１９ｃｍ−３であることがわかる。
図５は、２次イオン質量分析法(secondary ion mass spectrometry; SIMS)による、アニール終了後のＣｕの絶対濃度［Ｃｕ］及びＧａの絶対濃度［Ｇａ］のデプスプロファイルを示すグラフの一覧である。最も左がサンプル１に関するグラフである。図３、図４と同様に、後述のサンプルについてのグラフも含め、左から順にサンプル１〜サンプル４のアニール後試料に関する。グラフの横軸は、アニール後試料の深さ方向の位置をリニアスケールで表し、縦軸は、Ｃｕ濃度［Ｃｕ］及びＧａ濃度［Ｇａ］を対数スケールで表す。アニール後試料の深さ方向の位置は、サンプル１〜サンプル３については単位「μｍ」、サンプル４については単位「ｎｍ」で示す。［Ｃｕ］及び［Ｇａ］の単位は「ｃｍ−３」である。
サンプル１の欄を参照する。深さ０．０μｍ〜０．４８μｍの範囲が、交互積層構造５４の形成位置に対応するｐ型層の形成位置である。Ｃｕ濃度［Ｃｕ］は２．２×１０２０ｃｍ−３、Ｇａ濃度［Ｇａ］は３．４×１０１９ｃｍ−３、ともにｐ型層の厚さ方向の全体にわたり、ほぼ一定であることがわかる。本明細書及び特許請求の範囲において、濃度に関し「ほぼ一定」とは、濃度の平均値（本図サンプル１の［Ｃｕ］の場合、２．２×１０２０ｃｍ−３）の５０％〜１５０％の範囲（本図サンプル１の［Ｃｕ］の場合、１．１×１０２０ｃｍ−３〜３．３×１０２０ｃｍ−３）をいう。Ｃｕは均一に拡散している。［Ｃｕ］は［Ｇａ］より高く、［Ｇａ］に対する［Ｃｕ］の比である［Ｃｕ］／［Ｇａ］の値は６．５である。なお、［Ｃｕ］及び［Ｇａ］は、たとえば表面吸着物の影響により、ｐ型層表面近傍で正確に測定されない場合がある。たとえばサンプル１の場合、低い値に測定されている。
次に、サンプル２〜サンプル４について説明する。サンプル２〜サンプル４は、たとえば交互積層構造作製時にＣｕとＧａの供給量を調整し、［Ｃｕ］／［Ｇａ］を順次小さくしたサンプルである。
サンプル２〜サンプル４のアニール前試料は、ＺｎＯ基板５１上に、順にＺｎＯバッファ層、アンドープＺｎＯ層、及び交互積層構造が形成される点で、図２Ａに示したサンプル１の場合と同様であるが、ＺｎＯ基板５１上に形成される各層の成長条件が相違する。
サンプル２及びサンプル３のアニール前試料の作製においては、ＺｎＯバッファ層の成長温度を３００℃、成長時間を５分とした。ＺｎフラックスＦＺｎを０．１６ｎｍ／ｓ、Ｏラジカルビーム照射条件をＲＦパワー３００Ｗ、Ｏ２流量２．０ｓｃｃｍとして、厚さ４０ｎｍのＺｎＯバッファ層を成長させた。その後、９００℃で１５分間のアニールを行った。
アンドープＺｎＯ層の成長温度は９００℃、成長時間は１５分とした。ＺｎフラックスＦＺｎを０．１６ｎｍ／ｓ、Ｏラジカルビーム照射条件をＲＦパワー３００Ｗ、Ｏ２流量２．０ｓｃｃｍとして、厚さ１２０ｎｍのアンドープＺｎＯ層を成長させた。
交互積層構造は成長温度３００℃で形成した。ＧａドープＺｎＯ単結晶層成長工程におけるＺｎフラックスＦＺｎは０．１６ｎｍ／ｓ、Ｏラジカルビーム照射条件はＲＦパワー３００Ｗ、Ｏ２流量２．０ｓｃｃｍとした。ＶＩ／ＩＩフラックス比は１より小さく、Ｚｎリッチ条件である。Ｇａのセル温度ＴＧａは、サンプル２の作製においては４９８℃、サンプル３の場合は５０５℃とした。１回当たりのＧａドープＺｎＯ単結晶層成長期間は１６秒に設定した。Ｃｕ付着工程でのＣｕのセル温度ＴＣｕは９３０℃とし、ＣｕフラックスＦＣｕを０．００１５ｎｍ／ｓとした。Ｃｕセルシャッタの１回当たりの開期間は１０秒とした。ＧａドープＺｎＯ単結晶層成長工程とＣｕ付着工程を交互に６０回ずつ繰り返し、交互積層構造を得た。成長時間は３０分である。交互積層構造の厚さは、サンプル２が２０７ｎｍ、サンプル３が１９９ｎｍであった。こうしてサンプル２及びサンプル３のアニール前試料を作製した。
サンプル４のアニール前試料の作製方法は、サンプル２及びサンプル３のそれと、交互積層構造の成長条件において相違する。
サンプル４の交互積層構造は、成長温度３００℃で形成した。ＧａドープＺｎＯ単結晶層成長工程におけるＺｎフラックスＦＺｎは０．１５ｎｍ／ｓ、Ｏラジカルビーム照射条件はＲＦパワー３００Ｗ、Ｏ２流量２．０ｓｃｃｍとした。ＶＩ／ＩＩフラックス比は１より小さく、Ｚｎリッチ条件である。Ｇａのセル温度ＴＧａは５２５℃とした。１回当たりのＧａドープＺｎＯ単結晶層成長期間は１６秒に設定した。Ｃｕ付着工程でのＣｕのセル温度ＴＣｕは９３０℃とし、ＣｕフラックスＦＣｕを０．００１５ｎｍ／ｓとした。Ｃｕセルシャッタの１回当たりの開期間は５０秒とした。ＧａドープＺｎＯ単結晶層成長工程とＣｕ付着工程を交互に３０回ずつ繰り返して、厚さ９０ｎｍの交互積層構造を形成し、サンプル４のアニール前試料を作製した。
図３のサンプル２〜サンプル４の列を参照する。上段のＣＶ特性を示すグラフによると、サンプル２〜サンプル４についても、サンプル１と同様に、交互積層構造において、電圧が増加すると１／Ｃ２が増加する関係が得られている。すなわちサンプル２〜サンプル４のアニール前試料において、交互積層構造（層上にＣｕが供給されたＧａドープＺｎＯ単結晶層）がｎ型導電性を備えることがわかる。
デプスプロファイルを示す、下段のグラフを参照する。サンプル２、サンプル３、サンプル４の交互積層構造のドナー濃度Ｎｄは、それぞれ１．０×１０２０ｃｍ−３、１．０×１０２０ｃｍ−３、７．０×１０２０ｃｍ−３である。
続いて、サンプル２〜サンプル４にアニール処理を施した。
図４のサンプル２の列を参照する。サンプル２は２分割し、２分割した一方には、大気中で６５０℃、１０分間のアニール処理、他方には、大気中で６５０℃、３０分間のアニール処理を行った。上欄は、６５０℃で１０分間のアニール処理を行ったサンプル２のＣＶ特性を示すグラフである。交互積層構造（層上にＣｕが供給されたＧａドープＺｎＯ単結晶層）形成位置が、アニール前より高抵抗化している。
下欄は、６５０℃で３０分間のアニールを実施したサンプル２のＣＶ特性と不純物濃度のデプスプロファイルを示す。
ＣＶ特性を示す、上段のグラフにおいては、電圧が増加すると１／Ｃ２が減少する関係が得られている。これにより、交互積層構造の形成位置がｐ型化したことがわかる。デプスプロファイルを示す、下段のグラフを参照すると、６５０℃で３０分間のアニールを行ったサンプル２における交互積層構造形成位置のアクセプタ濃度Ｎａは１．０×１０１７ｃｍ−３〜７．０×１０１８ｃｍ−３であることがわかる。
図５のサンプル２の欄には、６５０℃で３０分間のアニールを行った試料のＳＩＭＳによるＣｕ濃度［Ｃｕ］及びＧａ濃度［Ｇａ］のデプスプロファイルを示した。交互積層構造の形成位置に対応する範囲（ｐ型層の形成位置）におけるＣｕ濃度［Ｃｕ］は１．７×１０２０ｃｍ−３、Ｇａ濃度［Ｇａ］は３．７×１０１９ｃｍ−３であり、ともにｐ型層の厚さ方向の全体にわたり、ほぼ一定であることがわかる。［Ｃｕ］／［Ｇａ］の値は４．６である。
サンプル３に対しても大気中でアニールを施した。５５０℃で１０分間のアニール処理を７回行った後、５７０℃で１０分間のアニール処理を４回、及び、５８０℃で１０分間のアニール処理を３回と５分間の処理を１回行い、更に、５９０℃で１２分間のアニール処理を実施した。アニールの合計時間は１５７分である。
図４のサンプル３の列を参照する。上欄は、５５０℃で１０分間のアニール処理を３回（合計３０分）行った後のＣＶ特性を示すグラフである。交互積層構造形成位置が、アニール前より高抵抗化している。
下欄は、５９０℃で１２分間のアニール（合計１５７分のアニール）を実施した試料のＣＶ特性と不純物濃度のデプスプロファイルを示す。
ＣＶ特性を示す、上段のグラフにおいては、電圧が増加すると１／Ｃ２が減少する関係が得られており、交互積層構造の形成位置がｐ型化したことがわかる。デプスプロファイルを示す、下段のグラフを参照すると、サンプル３のアニール後試料における交互積層構造形成位置のアクセプタ濃度Ｎａは６．０×１０１７ｃｍ−３〜１．０×１０１９ｃｍ−３であることがわかる。
図５のサンプル３の欄を参照する。交互積層構造の形成位置に対応する範囲（ｐ型層の形成位置）におけるＣｕ濃度［Ｃｕ］は１．２×１０２０ｃｍ−３、Ｇａ濃度［Ｇａ］は６．０×１０１９ｃｍ−３であり、ともにｐ型層の厚さ方向の全体にわたり、ほぼ一定であることがわかる。［Ｃｕ］／［Ｇａ］の値は２．０である。
サンプル４には大気中において、５００℃で１０分間、５２５℃で１０分間、５５０℃で１０分間のアニール処理を行った後、更に、６００℃で１０分間のアニール処理を５回実施した。アニールの合計時間は８０分である。
図４のサンプル４の列を参照する。上欄は、５５０℃で１０分間のアニール処理を行った後のＣＶ特性を示すグラフである。交互積層構造形成位置が、アニール前より高抵抗化している。
下欄は、６００℃で５０分間（１０分を５回）のアニール処理（合計８０分のアニール処理）を実施した試料のＣＶ特性と不純物濃度のデプスプロファイルを示す。
ＣＶ特性を示す、上段のグラフにおいては、電圧が増加すると１／Ｃ２が減少する関係が得られており、交互積層構造の形成位置がｐ型化したことがわかる。デプスプロファイルを示す、下段のグラフを参照すると、サンプル４のアニール後試料における交互積層構造形成位置のアクセプタ濃度Ｎａは８．０×１０１７ｃｍ−３〜１．０×１０１９ｃｍ−３であることがわかる。
図５のサンプル４の欄を参照する。交互積層構造の形成位置に対応する範囲（ｐ型層の形成位置）におけるＣｕ濃度［Ｃｕ］は３．５×１０２０ｃｍ−３、Ｇａ濃度［Ｇａ］は２．０×１０２０ｃｍ−３であり、ともにｐ型層の厚さ方向の全体にわたり、ほぼ一定であることがわかる。［Ｃｕ］／［Ｇａ］の値は１．８である。
第１実験より、サンプル１〜サンプル４の交互積層構造（ＧａドープＺｎＯ単結晶層）は、アズグロウンでｎ型であり（図３参照）、アニールにより、高抵抗化（図４の上欄参照）を経てｐ型化する（図４の下欄参照）ことが理解される。アニール処理を行うことでＣｕ層のＣｕがＧａドープＺｎＯ単結晶層内に均一に拡散する。Ｃｕの拡散（アクセプタとして機能するＣｕ＋の発生）に伴って交互積層構造（ＧａドープＺｎＯ単結晶層）は高抵抗化（ドナー濃度Ｎｄが減少）し、更に、ＣｕとＧａが共ドープされたｐ型ＺｎＯ単結晶層となる（ｐ型化する）と考えられる。
サンプル１〜サンプル４の比較から、ｐ型化のためのアニール条件（温度、時間、雰囲気等）は、交互積層構造やＧａドープＺｎＯ単結晶層の厚さ、交互積層構造におけるＣｕ濃度［Ｃｕ］、Ｇａ濃度［Ｇａ］、［Ｇａ］に対する［Ｃｕ］の比［Ｃｕ］／［Ｇａ］等によって異なるであろう。
また、Ｃｕ濃度［Ｃｕ］とＧａ濃度［Ｇａ］がともに狭い数値範囲内にあるサンプル１〜サンプル３において、［Ｃｕ］／［Ｇａ］の値に着目すると、サンプル１＞サンプル２＞サンプル３の関係にあり、［Ｃｕ］／［Ｇａ］の値が小さいほど、ｐ型化に必要なアニール温度が低くなる、または処理時間が短くなる傾向が認められる。たとえば高温アニールによる酸素空孔等ドナー性点欠陥の形成、ｐ型層からの外部拡散に伴うｐ型層中のＣｕ濃度やＧａ濃度の低下、ＣｕやＧａの下地層（ｎ型層）への拡散に伴うｐｎ接合における濃度変化の急峻性の悪化、ｐ型領域及びｎ型領域の形状の変化等の不具合発生の可能性を考慮すると、［Ｃｕ］／［Ｇａ］の値は、たとえば１００未満であることが望ましく、５０以下であることが一層望ましいであろう。
更に、交互積層構造（ＧａドープＺｎＯ単結晶層とその上に供給されたＣｕからなる構造）において、ＣｕとＧａが１：１で補償されると考えるなら、［Ｃｕ］／［Ｇａ］＞１のときｐ型化が可能であろう。また、たとえば［Ｃｕ］／［Ｇａ］≧２のとき、アニールによって実用的なｐ型導電性を得やすいと思われる。
したがって、たとえば１＜［Ｃｕ］／［Ｇａ］＜１００であれば、比較的低温のアニールで交互積層構造をｐ型化することができ、２≦［Ｃｕ］／［Ｇａ］≦５０であれば、一層低温のアニールで、実用的なｐ型導電性が得られるということが可能であろう。
また第１実験においては、たとえば図５に示すように、層の厚さ方向の全体にわたり、Ｃｕ濃度［Ｃｕ］及びＧａ濃度［Ｇａ］がほぼ一定のｐ型層が得られた。ｐ型層におけるＣｕ濃度［Ｃｕ］は、１．２×１０２０ｃｍ−３（サンプル３の場合）〜３．５×１０２０ｃｍ−３（サンプル４の場合）であった。
この結果から、たとえば層上にＣｕが供給されたＧａドープｎ型ＺｎＯ単結晶層をアニールする方法によって、Ｃｕを、高濃度といえる１．０×１０１９ｃｍ−３以上の濃度に、サンプル１〜サンプル４においては１０２０ｃｍ−３のオーダーの濃度に、少なくとも１．０×１０２１ｃｍ−３未満の濃度までは、厚さ方向に均一にドープすることができると考えられる。
本願発明者らは鋭意研究により、ＺｎＯ系半導体層において、Ｃｕの不純物濃度（アクセプタ濃度）は、Ｃｕの絶対濃度［Ｃｕ］より約２桁小さいという知見を得ている。この知見を加味すると、層上にＣｕが供給されたＧａドープｎ型ＺｎＯ単結晶層をアニールする方法によって、アクセプタ濃度が１．０×１０１７ｃｍ−３以上、少なくとも１．０×１０１９ｃｍ−３未満のｐ型層が得られるということができる。事実、図４の下欄のデプスプロファイルには、サンプル１〜サンプル４のアクセプタ濃度Ｎａが、１．０×１０１７ｃｍ−３（サンプル２の場合）〜１．０×１０１９ｃｍ−３（サンプル１、サンプル３、及びサンプル４の場合）であることが示されている。
ｐ型層は、アクセプタ濃度が１．０×１０１７ｃｍ−３以上であれば実用的ということが可能である。したがって第１実験で得られたｐ型層は、実用的なｐ型導電性を有するｐ型ＺｎＯ系半導体単結晶層である。
層上にＣｕが供給されたＧａドープＺｎＯ単結晶層をアニールする方法によれば、Ｃｕが高濃度に、かつ、層の厚さ方向の全体にわたって均一にドープされ、実用的なｐ型導電性を有するＣｕ、Ｇａ共ドープＺｎＯ単結晶層を製造することができる。また、低い温度のアニールで製造可能である。
ｎ型導電性を示す交互積層構造（層上にＣｕが供給されたＧａドープＺｎＯ単結晶層）は、アニールにより、高抵抗化を経てｐ型化される。第１実験においては、たとえばサンプル１の場合、６５０℃で３０分間のアニール処理を行って高抵抗化した試料を作製した（図４上欄のグラフ参照）後、すなわち顕在的な高抵抗化を経た後、更に４０分間のアニール処理を実施してｐ型化を行った（図４下欄のグラフ参照）が、アニール前試料に６５０℃で７０分間のアニールを連続して行った場合でも、交互積層構造はｐ型化する。このとき交互積層構造は、潜在的な高抵抗化を経てｐ型化されるということができる。同様に、サンプル２のアニール前試料には６５０℃で３０分間、サンプル３のアニール前試料には５９０℃で１２分間、サンプル４のアニール前試料には６００℃で５０分間のアニール処理をそれぞれ大気中で実施することで、各サンプルの交互積層構造を潜在的に高抵抗化した後、ｐ型化することが可能である。サンプル３及びサンプル４については、異なる複数の温度でアニールを行っているが、最高温度で所定時間のアニール処理を実施すればよいと考えられる。
なお、交互積層構造は、潜在的または顕在的な高抵抗化の後、更に絶縁化を経てｐ型化されると考えることもできる。アニール条件の設定により、絶縁化を顕在化させることも可能であろう。したがって交互積層構造は、潜在的または顕在的な高抵抗化の後、更に潜在的または顕在的な絶縁化を経てｐ型化されるということができるであろう。
本願発明者らは、ｐ型化した交互積層構造を更にアニールすると、再びｎ型導電性をもちうることを発見した。一例としてサンプル２のアニール前試料に、大気中で６５０℃、１２０分間のアニール処理を実施したところ、交互積層構造形成位置はｎ型化した。したがってアニール処理は、たとえば交互積層構造が高抵抗化を経てｐ型化した後、再びｎ型層となる前に終了すればよい。
次に、図６及び図７を参照し、第２実験について説明する。本願発明者らは、たとえば図６Ａ及び図６Ｂに示すデータより、交互積層構造（層上にＣｕが供給されたＧａドープＺｎＯ単結晶層）のアニール時に、Ｃｕ及びＧａが、交互積層構造の形成位置以外にも拡散することを見出した。
図６Ａ及び図６Ｂは、それぞれＳＩＭＳによるサンプル２のＣｕ濃度［Ｃｕ］、Ｇａ濃度［Ｇａ］のデプスプロファイルを示すグラフである。グラフの横軸は、試料の深さ方向の位置を単位「μｍ」で表し、縦軸は、それぞれＣｕ濃度［Ｃｕ］、Ｇａ濃度［Ｇａ］を、単位「ｃｍ−３」で表す。横軸はリニアスケール、縦軸は対数スケールを用いている。曲線ａはアニール前試料、曲線ｂは、６５０℃で３０分間のアニール処理を行い、交互積層構造をｐ型化した試料、曲線ｃは、６５０℃で１２０分間のアニール処理を行い、ｐ型化した交互積層構造形成位置をｎ型層とした試料のＣｕ濃度［Ｃｕ］、Ｇａ濃度［Ｇａ］を示す。曲線ｂが示すＣｕ濃度［Ｃｕ］、Ｇａ濃度［Ｇａ］は、図５のサンプル２の欄に示すグラフのそれらに等しい。
図６Ａを参照する。曲線ａと曲線ｂ、ｃとを比較すると、アニールを経ることにより、Ｃｕが下地層（アンドープＺｎＯ層）側に拡散しているのがわかる。曲線ｂ、曲線ｃで示す濃度プロファイルにおいて、Ｃｕ濃度［Ｃｕ］が著しい勾配で減少をはじめる深さをＣｕの拡散範囲の指標として採用すると、６５０℃、３０分間のアニール（曲線ｂ）では、交互積層構造形成位置から下地層側に約２５ｎｍの範囲がＣｕの拡散範囲となる。また、６５０℃、１２０分間のアニール（曲線ｃ）によるＣｕの拡散範囲は、下地層側に約４９ｎｍの範囲となる。なお、Ｃｕに関しては、曲線ｂ、曲線ｃの双方において、拡散範囲内のＣｕ濃度［Ｃｕ］は、交互積層構造形成位置のＣｕ濃度［Ｃｕ］と同程度である。
図６Ｂを参照する。曲線ａと曲線ｂ、ｃとを比較すると、Ｇａについても、アニールを経ることにより、下地層側に拡散することがわかる。Ｇａ濃度［Ｇａ］に関しては、曲線ｂの場合も曲線ｃの場合も、交互積層構造形成位置の下地層側端部近傍から緩やかに減少を開始した後、著しい勾配で減少しはじめる。Ｇａ濃度［Ｇａ］が著しい勾配で減少をはじめる深さをＧａの拡散範囲の指標として採用すると、６５０℃、３０分間のアニール（曲線ｂ）では、交互積層構造形成位置から下地層側に約２１ｎｍの範囲がＧａの拡散範囲となる。また、６５０℃、１２０分間のアニール（曲線ｃ）によるＧａの拡散範囲は、下地層側に約４３ｎｍの範囲となる。なお、曲線ｂにおいては、拡散範囲内のＧａ濃度［Ｇａ］は、交互積層構造形成位置のＧａ濃度［Ｇａ］の４０％弱以上である。また、曲線ｃにおいては、拡散範囲内のＧａ濃度［Ｇａ］は、交互積層構造形成位置のＧａ濃度［Ｇａ］の３０％弱以上である。
このように、Ｃｕ及びＧａは、アニールにより交互積層構造形成位置の外部に拡散する。ＣｕはＧａより拡散しやすい。
図６Ａ及び図６Ｂからわかるように、サンプル２のｐ型化条件（大気中で６５０℃、３０分間のアニール）においては、外部拡散に伴うｐ型層（交互積層構造形成位置）中のＣｕ濃度［Ｃｕ］やＧａ濃度［Ｇａ］の低下は非常に小さい。単にｐ型層を得るという観点においては、ＣｕやＧａの下地層側への拡散に伴うｐｎ接合における濃度変化の急峻性の悪化や、ｐ型領域及びｎ型領域の形状の変化も特には問題とならない程度であろう。しかしながらｐｎ接合を用いたデバイスという観点で見た場合、その特性に影響を及ぼす可能性がある。また、前述したように、ｐ型化のためのアニール条件は、交互積層構造やＧａドープＺｎＯ単結晶層の厚さ、交互積層構造における［Ｃｕ］、［Ｇａ］、［Ｃｕ］／［Ｇａ］等によって異なると考えられるため、ＣｕやＧａの外部拡散の程度も、それらにより、更に問題が生じるほど大きくなる可能性がある。
そこで本願発明者らは、Ｃｕ及びＧａの拡散の防止を意図し、サンプル５を作製した。
なお、本願発明者らは、たとえば特許文献６において、Ｎ（窒素）ドープｎ型ＭｇＺｎＯ層が、ｎ型ドーパントの拡散を抑制する機能を有することを開示している。
図７Ａは、サンプル５のアニール前試料の概略的な断面図である。図２Ａに示すサンプル１と比較したとき、アンドープＺｎＯ層と交互積層構造との間にＮ（窒素）ドープｐ型ＭｇＺｎＯ層６４が形成されている。
ＺｎＯ基板６１に９００℃で３０分間のサーマルクリーニングを施した後、基板６１温度を３００℃に下げ、ＺｎフラックスＦＺｎを０．１６ｎｍ／ｓ、Ｏラジカルビーム照射条件をＲＦパワー３００Ｗ、Ｏ２流量２．０ｓｃｃｍとし、ＺｎＯ基板６１上に厚さ約３０ｎｍのＺｎＯバッファ層６２を成長させた。成長時間は４分である。ＺｎＯバッファ層６２の結晶性及び表面平坦性の改善のため、９００℃で３０分間のアニールを行った。
ＺｎＯバッファ層６２上に、成長温度を９００℃、ＺｎフラックスＦＺｎを０．１６ｎｍ／ｓ、Ｏラジカルビーム照射条件をＲＦパワー３００Ｗ、Ｏ２流量２．０ｓｃｃｍとして、厚さ約９０ｎｍのアンドープＺｎＯ層６３を成長させた。成長時間は１３分である。
アンドープＺｎＯ層６３上に、成長温度を７００℃、ＺｎフラックスＦＺｎを０．１１ｎｍ／ｓ、ＭｇフラックスＦＭｇを０．０４ｎｍ／ｓ、Ｏラジカルビーム照射条件をＲＦパワー３００Ｗ、Ｏ２流量２．０ｓｃｃｍ、Ｎラジカルビーム照射条件をＲＦパワー１００Ｗ、Ｎ２流量０．５ｓｃｃｍとして、厚さ約１０ｎｍのＮドープｐ型ＭｇＺｎＯ層６４を成長させた。成長時間は１０５秒、ＶＩ／ＩＩフラックス比は１．２２である。なお、Ｎソースガンのシャッタを閉の位置にして（シャッタクローズド）、Ｎ２流量を０．５ｓｃｃｍに調整した。
Ｎドープｐ型ＭｇＺｎＯ層６４上に、Ｚｎ、Ｏ及びＧａと、Ｃｕとを別々のタイミングで供給し、成長温度３００℃で交互積層構造６５を形成した。
サンプル５の交互積層構造６５の作製においては、１回当たりのＧａドープＺｎＯ単結晶層成長期間を１６秒、Ｃｕセルシャッタの１回当たりの開期間を１０秒とした。ＧａドープＺｎＯ単結晶層成長工程とＣｕ付着工程を交互に３０回ずつ繰り返し、厚さ約９０ｎｍの交互積層構造６５を得た。ＧａドープＺｎＯ単結晶層成長工程でのＺｎフラックスＦＺｎは０．１６ｎｍ／ｓ、Ｏラジカルビーム照射条件はＲＦパワー３００Ｗ、Ｏ２流量２．０ｓｃｃｍ、Ｇａのセル温度ＴＧａは５０５℃とした。ＶＩ／ＩＩフラックス比は１より小さく、Ｚｎリッチ条件である。Ｃｕ付着工程でのＣｕのセル温度ＴＣｕは９３０℃とし、ＣｕフラックスＦＣｕを０．００１５ｎｍ／ｓとした。
こうして作製した試料に、大気中で６１０℃、３５分間のアニール処理を施し、交互積層構造６５をｐ型化した。
図７Ｂは、ＳＩＭＳによるサンプル５のＣｕ濃度［Ｃｕ］、Ｇａ濃度［Ｇａ］、及びＮ濃度［Ｎ］のデプスプロファイルを示すグラフである。グラフの横軸は、アニール後試料の深さ方向の位置を単位「ｎｍ」で表し、縦軸は濃度を単位「ｃｍ−３」で表す。横軸はリニアスケール、縦軸は対数スケールを用いている。曲線ｄは［Ｃｕ］、曲線ｅは［Ｇａ］、曲線ｆは［Ｎ］を示す。
交互積層構造６５の形成位置に対応する範囲（ｐ型層の形成位置）におけるＣｕ濃度［Ｃｕ］は７．５×１０１９ｃｍ−３、Ｇａ濃度［Ｇａ］は４．１×１０１９ｃｍ−３であり、ともにｐ型層の厚さ方向の全体にわたり、ほぼ一定であることがわかる。［Ｃｕ］／［Ｇａ］の値は１．８である。また、Ｎドープｐ型ＭｇＺｎＯ層６４におけるＮ濃度［Ｎ］は、２．７×１０２０ｃｍ−３である。
［Ｃｕ］及び［Ｇａ］は、Ｎドープｐ型ＭｇＺｎＯ層６４内で２桁以上も低下しており、ｐｎ接合における濃度変化は急峻である。Ｃｕ及びＧａの下地層（アンドープＺｎＯ層６３）側への拡散はほとんど見られない。Ｎドープｐ型ＭｇＺｎＯ層６４が、交互積層構造６５形成位置からアンドープＺｎＯ層６３側への、Ｃｕ及びＧａの拡散を抑制している（Ｎドープｐ型ＭｇＺｎＯ層６４がＣｕ及びＧａをとどめている）ことがわかる。
一方、Ｎドープｐ型ＭｇＺｎＯ層６４のＮは、ｐ型層（交互積層構造６５の形成位置に対応する範囲）側にも、ｎ型層（アンドープＺｎＯ層６３）側にも若干拡散している。拡散の程度はｐ型層側が大きい。
図７Ｃは、交互積層構造の［１１−２０］方向から見たＲＨＥＥＤ像である。ＲＨＥＥＤ像はストリークパターンを示している。表面が平坦で良好な結晶性を有する単結晶層が形成されていることがわかる。またアニールによって形成されたｐ型層の表面平坦性及び結晶性は、更に向上するものと考えられる。
第２実験より、交互積層構造６５（層上にＣｕが供給されたＧａドープｎ型ＺｎＯ単結晶層）とアンドープＺｎＯ層６３の間にＮドープｐ型ＭｇＺｎＯ層６４を形成してアニールを行うことにより、アンドープＺｎＯ層６３側へのＣｕ及びＧａの拡散を抑制しつつ、交互積層構造６５をｐ型化可能であることがわかった。アニールによって形成されたｐ型層は、表面平坦性と良好な結晶性を有する。
第２実験においては、Ｎドープｐ型ＭｇＺｎＯ層６４におけるＮ濃度（平均値）を、２．７×１０２０ｃｍ−３としたが、少なくとも１．０×１０１９ｃｍ−３以上ドープされていれば、アンドープＺｎＯ層６３側へのＣｕ及びＧａの拡散を抑制する効果は得られるであろう。望ましくは１．０×１０２０ｃｍ−３以上ドープされ、交互積層構造のＧａ濃度よりＮ濃度を高くすることにより、より効果的にＧａの拡散抑制が可能である。
本願発明者らが行った実験により、層上にＣｕが供給されたＧａドープＺｎＯ単結晶層（ＧａドープＺｎＯ単結晶層成長工程とＣｕ付着工程を交互に繰り返し形成した交互積層構造）にアニール処理を施すことで、高抵抗化の後、ＣｕとＧａが共ドープされたｐ型ＺｎＯ層が得られることがわかった。その際、Ｎがドープされたｐ型ＭｇＺｎＯ層を配置することで、Ｃｕ及びＧａの拡散を抑制可能であることも判明した。
次に、図８Ａ及び図８Ｂを参照し、Ｃｕ、Ｇａ共ドープＺｎＯ層をｐ型半導体層に用い、ＮドープＭｇＺｎＯ層を拡散防止層として備える、第１実施例によるＺｎＯ系半導体発光素子について説明する。第１実施例はホモ構造のＺｎＯ系半導体発光素子である。なお、実施例においては半導体発光素子について述べるが、本発明は、発光素子に限らず広く半導体素子について適用することができる。
まず、第１実施例によるＺｎＯ系半導体発光素子の製造方法を説明する。
図８Ａに示すように、ＺｎＯ基板１上方に、成長温度３００℃で、ＺｎフラックスＦＺｎを０．１５ｎｍ／ｓ（ＪＺｎ＝９．９×１０１４ａｔｏｍｓ／ｃｍ２ｓ）とし、Ｏラジカルビーム照射条件をＲＦパワー３００Ｗ、Ｏ２流量２．０ｓｃｃｍ（ＪＯ＝８．１×１０１４ａｔｏｍｓ／ｃｍ２ｓ）として、厚さ３０ｎｍのＺｎＯバッファ層２を成長させた。ＺｎＯバッファ層２の結晶性及び表面平坦性の改善のため、９００℃で１０分間のアニールを行った。
ＺｎＯバッファ層２上方に、成長温度９００℃で、Ｚｎ、Ｏ及びＧａを同時に供給し、厚さ１５０ｎｍのｎ型ＺｎＯ層３を成長させた。ＺｎフラックスＦＺｎは０．１５ｎｍ／ｓ（ＪＺｎ＝９．９×１０１４ａｔｏｍｓ／ｃｍ２ｓ）、Ｏラジカルビーム照射条件はＲＦパワー２５０Ｗ、Ｏ２流量１．０ｓｃｃｍ（ＪＯ＝４．０×１０１４ａｔｏｍｓ／ｃｍ２ｓ）、Ｇａのセル温度は４６０℃とした。ｎ型ＺｎＯ層３のＧａ濃度は、たとえば１．５×１０１８ｃｍ−３である。
ｎ型ＺｎＯ層３上方に、成長温度９００℃、ＺｎフラックスＦＺｎを０．０３ｎｍ／ｓ（ＪＺｎ＝２．０×１０１４ａｔｏｍｓ／ｃｍ２ｓ）、Ｏラジカルビーム照射条件をＲＦパワー３００Ｗ、Ｏ２流量２．０ｓｃｃｍ（ＪＯ＝８．１×１０１４ａｔｏｍｓ／ｃｍ２ｓ）として、厚さ１５ｎｍのアンドープＺｎＯ活性層４を成長させた。
アンドープＺｎＯ活性層４上方に、成長温度７００℃、ＺｎフラックスＦＺｎを０．１１ｎｍ／ｓ、ＭｇフラックスＦＭｇを０．０４ｎｍ／ｓ、Ｏラジカルビーム照射条件をＲＦパワー３００Ｗ、Ｏ２流量２．０ｓｃｃｍ（ＪＯ＝８．１×１０１４ａｔｏｍｓ／ｃｍ２ｓ）、Ｎラジカルビーム照射条件をＲＦパワー１００Ｗ、Ｎ２流量０．５ｓｃｃｍ（シャッタクローズド）として、Ｎドープｐ型ＭｇＺｎＯで構成される、厚さ１０ｎｍの拡散防止層５ｐを成長させた。ＶＩ／ＩＩフラックス比は１．２２である。また、拡散防止層５ｐ（Ｎドープｐ型ＭｇＺｎＯ層）のＭｇ組成は、たとえば０．３２である。
拡散防止層５ｐ上方に、Ｃｕ、Ｇａ共ドープｐ型ＺｎＯ層６を形成した。
まず、基板温度を３００℃とし、サンプル１のアニール前試料作製時と等しいシャッタシーケンス（図２Ｂ参照）で、Ｚｎ、Ｏ及びＧａと、Ｃｕとを別々のタイミングで供給し、膜上にＣｕが供給されたＧａドープｎ型ＺｎＯ単結晶膜を形成した。具体的には、Ｚｎ、Ｏ及びＧａを供給してＧａドープＺｎＯ単結晶膜を成長させる工程と、ＧａドープＺｎＯ単結晶膜上にＣｕを供給する工程を交互に１４０回ずつ繰り返し、厚さ４８０ｎｍの交互積層構造を形成した。交互積層構造は、膜上にＣｕが供給されたＧａドープｎ型ＺｎＯ単結晶膜が１４０層、厚さ方向に積層されたものと考えることができる。
１回当たりのＧａドープＺｎＯ単結晶膜成長期間は１６秒、１回当たりのＣｕ供給期間は１０秒とした。ＧａドープＺｎＯ単結晶膜成長工程でのＺｎフラックスＦＺｎは０．１７ｎｍ／ｓ（ＪＺｎ＝１．１×１０１５ａｔｏｍｓ／ｃｍ２ｓ）、Ｏラジカルビーム照射条件はＲＦパワー３００Ｗ、Ｏ２流量２．０ｓｃｃｍ（ＪＯ＝８．１×１０１４ａｔｏｍｓ／ｃｍ２ｓ）とし、Ｇａのセル温度ＴＧａは４９０℃とした。ＶＩ／ＩＩフラックス比は０．７４である。また、Ｃｕ供給工程でのＣｕのセル温度ＴＣｕは９３０℃とし、ＣｕフラックスＦＣｕを０．００１５ｎｍ／ｓとした。
図８Ｂは、交互積層構造６Ａの概略的な断面図である。交互積層構造６Ａは、ＧａドープＺｎＯ単結晶膜６ａとＣｕ層６ｂが交互に積層された構造（膜上にＣｕが供給されたＧａドープＺｎＯ単結晶膜６ａが厚さ方向に積層された構造）を有する。ＧａドープＺｎＯ単結晶膜６ａの厚さは３．３ｎｍ程度、Ｃｕ層６ｂの厚さは１原子層以下、たとえば約１／２０原子層（ＧａドープＺｎＯ単結晶膜６ａ表面のＣｕ被覆率が５％程度）である。交互積層構造６Ａ（膜上にＣｕが供給されたＧａドープＺｎＯ単結晶膜６ａ）はｎ型導電性を示し、ドナー濃度Ｎｄは、たとえば約１．０×１０２０ｃｍ−３である。
次に、膜上にＣｕが供給されたＧａドープＺｎＯ単結晶膜６ａ（交互積層構造６Ａ）をアニールして、Ｃｕがドープされたｐ型膜（Ｃｕ、Ｇａ共ドープｐ型ＺｎＯ層６）とした。たとえば大気中で６５０℃、７０分間のアニールを実施することにより、Ｃｕ層６ｂのＣｕをＧａドープＺｎＯ単結晶膜６ａ内に拡散させ、ｎ型導電性を示す交互積層構造６Ａをｐ型化することができる。このアニール条件においては、ＧａドープＺｎＯ単結晶膜６ａは、潜在的な高抵抗化を経てｐ型化される。
なお、たとえば大気中で６５０℃、３０分間のアニールを実施し、ＧａドープＺｎＯ単結晶膜６ａを顕在的に高抵抗化した後、更に、大気中で６５０℃、４０分間のアニールを行うことにより、ＧａドープＺｎＯ単結晶膜６ａをｐ型化してもよい。
その後、ＺｎＯ基板１の裏面にｎ側電極７ｎを形成した。Ｃｕ、Ｇａ共ドープｐ型ＺｎＯ層６上にはｐ側電極７ｐを形成し、ｐ側電極７ｐ上にボンディング電極８を形成した。ｎ側電極７ｎは、厚さ１０ｎｍのＴｉ層上に厚さ５００ｎｍのＡｕ層を積層して形成することができる。ｐ側電極７ｐは、サイズ３００μｍ□で厚さ１ｎｍのＮｉ層上に、厚さ１０ｎｍのＡｕ層を積層して形成し、ボンディング電極８は、サイズ１００μｍ□で厚さ５００ｎｍのＡｕ層で形成した。こうして第１実施例によるＺｎＯ系半導体発光素子が作製された。
図８Ａは、第１実施例によるＺｎＯ系半導体発光素子の概略的な断面図である。第１実施例によるＺｎＯ系半導体発光素子は、ｎ型ＺｎＯ系半導体層（ｎ型ＺｎＯ層３）、ｎ型ＺｎＯ系半導体層上方に形成されたＺｎＯ系半導体活性層（アンドープＺｎＯ活性層４）、ＺｎＯ系半導体活性層上方に形成された第１のｐ型ＺｎＯ系半導体層（拡散防止層５ｐ）、第１のｐ型ＺｎＯ系半導体層上方に形成された第２のｐ型ＺｎＯ系半導体層（Ｃｕ、Ｇａ共ドープｐ型ＺｎＯ層６）、ｎ型ＺｎＯ系半導体層に電気的に接続されたｎ側電極（ｎ側電極７ｎ）、及び、第２のｐ型ＺｎＯ系半導体層に電気的に接続されたｐ側電極（ｐ側電極７ｐ）を含む。
Ｃｕ、Ｇａ共ドープｐ型ＺｎＯ層６は、ＣｕとＧａが共ドープされたｐ型ＺｎＯ系単結晶層である。Ｃｕ、Ｇａ共ドープｐ型ＺｎＯ層６内において、Ｃｕ濃度［Ｃｕ］とＧａ濃度［Ｇａ］とは、１＜［Ｃｕ］／［Ｇａ］＜１００の関係を満たし、より望ましくは、２≦［Ｃｕ］／［Ｇａ］≦５０の関係を満たす。具体的には、Ｃｕ濃度［Ｃｕ］は１．０×１０１９ｃｍ−３以上、１．０×１０２１ｃｍ−３未満、たとえば２．２×１０２０ｃｍ−３であり、層の厚さ方向にほぼ一定である。Ｇａ濃度［Ｇａ］は、たとえば３．４×１０１９ｃｍ−３であり、層の厚さ方向にほぼ一定である。［Ｃｕ］／［Ｇａ］は６．５である。第１実施例による半導体発光素子のＣｕ、Ｇａ共ドープｐ型ＺｎＯ層６は、Ｃｕが高濃度に、かつ、厚さ方向の全体にわたって均一にドープされたｐ型ＺｎＯ層であり、実用的なｐ型導電性を有する。ｎ型導電性を示すＧａドープＺｎＯ単結晶膜６ａを、低い温度でアニールすることによりｐ型化し、形成することができる。また、表面平坦性と良好な結晶性を有する。
拡散防止層５ｐは、ＮがドープされたＭｇＺｎＯで構成されるｐ型層である。拡散防止層５ｐにおけるＮ濃度［Ｎ］は、１．０×１０１９ｃｍ−３以上、たとえば２．７×１０２０ｃｍ−３である。拡散防止層５ｐは、第１実施例によるＺｎＯ系半導体発光素子の製造時、たとえば交互積層構造６Ａをアニールし、Ｃｕ、Ｇａ共ドープｐ型ＺｎＯ層６を形成する際、交互積層構造６ＡからアンドープＺｎＯ活性層４側に、Ｃｕ及びＧａが拡散するのを防止する。Ｃｕ及びＧａの拡散が防止されるため、アンドープＺｎＯ活性層４の厚さが保たれるとともに、結晶品質を低下させない。また、アンドープＺｎＯ活性層４において、非発光中心となる欠陥の生成が抑制され、高い発光効率の半導体発光素子とすることができる。［Ｃｕ］及び［Ｇａ］は、拡散防止層５ｐ内で、たとえば２桁以上低下する。（［Ｃｕ］及び［Ｇａ］は、それぞれ拡散防止層５ｐ内のＣｕ、Ｇａ共ドープｐ型ＺｎＯ層６側とアンドープＺｎＯ活性層４側とで、２桁以上の差がある。）このため、第１実施例によるＺｎＯ系半導体発光素子のｐｎ接合における濃度変化は急峻である。
このように、第１実施例によるＺｎＯ系半導体発光素子は、高品質の半導体発光素子である。
図８Ｃは、第１実施例の変形例によるＺｎＯ系半導体発光素子の概略的な断面図である。第１実施例の変形例は、Ｇａがドープされたｎ型ＺｎＯ層３とアンドープＺｎＯ活性層４の間に拡散防止層５ｎを含む点で、実施例と異なる。拡散防止層５ｎは、たとえばＮがドープされたＺｎＯで構成され、半導体発光素子の製造時に、ｎ型ＺｎＯ層３のＧａ（ｎ型ドーパント）がアンドープＺｎＯ活性層４側に拡散するのを防止し、アンドープＺｎＯ活性層４の厚さを保つとともに、結晶品質の低下を抑制する。拡散防止層５ｎは、たとえば成長温度８００℃以上１０００℃以下、ＶＩ／ＩＩフラックスを１以下として形成することができる。
一例として、拡散防止層５ｎを、ｎ型ＺｎＯ層３上方に、成長温度９００℃、ＺｎフラックスＦＺｎを０．３ｎｍ／ｓ（ＪＺｎ＝２．０×１０１５ａｔｏｍｓ／ｃｍ２ｓ）、Ｏラジカルビーム照射条件をＲＦパワー２５０Ｗ、Ｏ２流量１．０ｓｃｃｍ（ＪＯ＝４．０×１０１４ａｔｏｍｓ／ｃｍ２ｓ）、Ｎラジカルビーム照射条件をＲＦパワー１４０Ｗ、Ｎ２流量１．０ｓｃｃｍとして、厚さ５０ｎｍに成長させることができる。ＶＩ／ＩＩフラックス比は、０．２２である。アンドープＺｎＯ活性層４は、拡散防止層５ｎ上方に形成する。拡散防止層５ｎ以外の層等の形成条件は実施例と同様である。
拡散防止層５ｎはｎ型導電性を示す。Ｎ元素はＺｎＯのＯサイトを置換した場合、アクセプタとして機能するが、成長条件によってはＮ２分子などの形で取り込まれる。ＺｎＯ中のＮ２分子はダブルドナーとして振舞うため、拡散防止層５ｎはｎ型層となる。ＶＩ／ＩＩフラックス比や成長温度などの成長条件を適宜設定し、アクセプタまたはドナーとしてのＮの振舞いを規定することが可能である。
拡散防止層５ｎをＮドープｎ型ＭｇＺｎＯで構成することもできる。たとえば成長温度９５０℃、ＺｎフラックスＦＺｎを０．３ｎｍ／ｓ、ＭｇフラックスＦＭｇを０．０１ｎｍ／ｓ、Ｏラジカルビーム照射条件をＲＦパワー２５０Ｗ、Ｏ２流量１．０ｓｃｃｍ、Ｎラジカルビーム照射条件をＲＦパワー１４０Ｗ、Ｎ２流量１．０ｓｃｃｍとして、厚さ５０ｎｍに形成可能である。ＶＩ／ＩＩフラックス比は、０．３２となる。また、Ｎドープｎ型ＭｇＺｎＯ層のＭｇ組成は、たとえば０．２である。
変形例においては、拡散防止層５ｎは、ｎ型ＺｎＯ層３及びアンドープＺｎＯ活性層４に隣接するが、両者の間に配置されていればよく、隣接する必要はない。
なお、第１実施例においては、Ｇａがドープされたｎ型ＺｎＯ層３を形成したが、たとえば特開２０１１−１３４７８７号公報に記載されているように、ＺｎＯ層３のｎ型ドーパントとしてＮを用いてもよい。拡散防止層５ｎを形成しない場合でも、ｎ型ドーパントとしてＧａを用いた場合に見られるような拡散を抑制することができる。
実験、第１実施例、及び第１実施例の変形例では、Ｃｕ、Ｇａ共ドープｐ型ＺｎＯ層を形成した（ＭｇｘＺｎ１−ｘＯ表記においてｘ＝０）が、膜上にＣｕが供給されたＧａドープｎ型ＭｇｘＺｎ１−ｘＯ（０＜ｘ≦０．６）単結晶膜をアニールすることにより、Ｃｕがドープされたｐ型膜（Ｃｕ、Ｇａ共ドープｐ型ＭｇｘＺｎ１−ｘＯ（０＜ｘ≦０．６）単結晶膜）を得ることができる（ＭｇｘＺｎ１−ｘＯ表記においてｘ≠０）。
膜上にＣｕが供給されたＧａドープｎ型ＭｇｘＺｎ１−ｘＯ（０＜ｘ≦０．６）単結晶膜を形成する例として、Ｇａドープｎ型ＭｇｘＺｎ１−ｘＯ（０＜ｘ≦０．６）単結晶膜とＣｕ層が交互に積層された交互積層構造を形成する場合を説明する。
図９は、交互積層構造を形成する際のＺｎセル、Ｍｇセル、Ｏセル、Ｇａセル、及びＣｕセルのシャッタシーケンスの一例を示すタイムチャートである。
交互積層構造の形成においては、Ｚｎセルシャッタ、Ｍｇセルシャッタ、Ｏセルシャッタ、及びＧａセルシャッタを開き、Ｃｕセルシャッタを閉じるＧａドープＭｇｘＺｎ１−ｘＯ（０＜ｘ≦０．６）単結晶膜成長工程と、Ｚｎセルシャッタ、Ｍｇセルシャッタ、Ｏセルシャッタ、及びＧａセルシャッタを閉じ、Ｃｕセルシャッタを開くＣｕ付着工程とを交互に繰り返す。
本図に示す例では、ＧａドープＭｇｘＺｎ１−ｘＯ単結晶膜成長工程におけるＺｎセルシャッタの開期間が、Ｍｇセルシャッタ、Ｏセルシャッタ、及びＧａセルシャッタの開期間を含むように設定されている。具体的には、Ｍｇセルシャッタ、Ｏセルシャッタ、及びＧａセルシャッタの開閉は同時に行われ、Ｍｇセルシャッタ、Ｏセルシャッタ、及びＧａセルシャッタの開期間の前後に、Ｚｎセルシャッタの開期間が延長される。
たとえば、Ｍｇセルシャッタ、Ｏセルシャッタ、及びＧａセルシャッタの１回当たりの開期間は１６秒である。Ｍｇセルシャッタ、Ｏセルシャッタ、及びＧａセルシャッタの開期間の前後にＺｎセルシャッタの開期間を１秒ずつ延長し、Ｚｎセルシャッタの１回当たりの開期間を１８秒とする。Ｚｎセルシャッタ、Ｍｇセルシャッタ、Ｏセルシャッタ、及びＧａセルシャッタがすべて開状態となる１６秒間が、１回当たりのＧａドープＭｇｘＺｎ１−ｘＯ単結晶膜成長期間である。Ｃｕセルシャッタの１回当たりの開期間は１０秒とした。
ＯラジカルとＣｕを同時に供給しないことに加え、Ｃｕ付着工程の前後で、ＧａドープＭｇｘＺｎ１−ｘＯ単結晶膜表面をＺｎで覆うことにより、ＯラジカルとＣｕの直接の反応が抑制される。
なお、ＺｎとともにＭｇを供給する場合、ＯラジカルとＣｕの反応を抑制するという観点からは、Ｚｎセルシャッタの開期間とＭｇセルシャッタの開期間の少なくとも一方が、Ｏセルシャッタの開期間を含むようにすればよいであろう。ＧａドープＭｇｘＺｎ１−ｘＯ単結晶膜のＭｇ組成の制御性を高める観点からは、Ｚｎセルシャッタの開期間が、Ｍｇセルシャッタ及びＯセルシャッタの開期間を含むようにすればよいと考えられる。
膜上にＣｕが供給されたＧａドープｎ型ＭｇｘＺｎ１−ｘＯ（０＜ｘ≦０．６）単結晶膜（交互積層構造）をアニールすることにより、高抵抗化を経て、Ｃｕ、Ｇａ共ドープｐ型ＭｇｘＺｎ１−ｘＯ（０＜ｘ≦０．６）単結晶膜が作製される。
次に、Ｃｕ、Ｇａ共ドープｐ型ＭｇｘＺｎ１−ｘＯ（０＜ｘ≦０．６）単結晶層を備え、Ｎドープｐ型ＭｇＺｎＯ層を拡散防止層として有するダブルへテロ構造のＺｎＯ系半導体発光素子に係る第２実施例及び第３実施例について述べる。
図１０Ａ〜図１０Ｃを参照し、第２実施例によるＺｎＯ系半導体発光素子の製造方法を説明する。
図１０Ａに示すように、ＺｎＯ基板１１上方に、Ｚｎ及びＯを同時に供給し、たとえば厚さ３０ｎｍのＺｎＯバッファ層１２を成長させた。一例として、成長温度を３００℃、ＺｎフラックスＦＺｎを０．１５ｎｍ／ｓ、Ｏラジカルビーム照射条件をＲＦパワー３００Ｗ、Ｏ２流量２．０ｓｃｃｍとすることができる。ＺｎＯバッファ層１２の結晶性及び表面平坦性の改善のため、９００℃で１０分間のアニールを行った。
ＺｎＯバッファ層１２上方に、Ｚｎ、Ｏ及びＧａを同時に供給し、たとえば成長温度９００℃で、厚さ１５０ｎｍのｎ型ＺｎＯ層１３を成長させた。ＺｎフラックスＦＺｎを０．１５ｎｍ／ｓ、Ｏラジカルビーム照射条件をＲＦパワー２５０Ｗ、Ｏ２流量１．０ｓｃｃｍ、Ｇａセル温度を４６０℃とした。ｎ型ＺｎＯ層１３のＧａ濃度は、たとえば１．５×１０１８ｃｍ−３となる。
ｎ型ＺｎＯ層１３上方に、Ｚｎ、Ｍｇ及びＯを同時に供給し、たとえば厚さ３０ｎｍのｎ型ＭｇＺｎＯ層１４を成長させた。成長温度を９００℃、ＺｎフラックスＦＺｎを０．１ｎｍ/ｓ、ＭｇフラックスＦＭｇを０．０２５ｎｍ/ｓ、Ｏラジカルビーム照射条件をＲＦパワー３００Ｗ、Ｏ２流量２ｓｃｃｍとすることができる。ｎ型ＭｇＺｎＯ層１４のＭｇ組成は、たとえば０．３である。
ｎ型ＭｇＺｎＯ層１４上方に、Ｚｎ及びＯを同時に供給し、たとえば成長温度９００℃で、厚さ１０ｎｍのＺｎＯ活性層１５を成長させた。ＺｎフラックスＦＺｎを０．１ｎｍ／ｓ、Ｏラジカルビーム照射条件をＲＦパワー３００Ｗ、Ｏ２流量２．０ｓｃｃｍとした。
なお、図１０Ｂに示すように、活性層１５として、単層のＺｎＯ層ではなく、ＭｇＺｎＯ障壁層１５ｂとＺｎＯ井戸層１５ｗが交互に積層された量子井戸構造を採用することができる。
活性層１５上方に、Ｚｎ、Ｍｇ、Ｏ及びＮを同時に供給し、たとえば厚さ１０ｎｍのＮドープｐ型ＭｇＺｎＯで構成される拡散防止層１６ｐを成長させた。成長温度を７００℃、ＺｎフラックスＦＺｎを０．１１ｎｍ／ｓ、ＭｇフラックスＦＭｇを０．０４ｎｍ／ｓ、Ｏラジカルビーム照射条件をＲＦパワー３００Ｗ、Ｏ２流量２．０ｓｃｃｍ、Ｎラジカルビーム照射条件をＲＦパワー１００Ｗ、Ｎ２流量０．５ｓｃｃｍ（シャッタクローズド）とすることができる。ＶＩ／ＩＩフラックス比は１．２２である。また、拡散防止層１６ｐ（Ｎドープｐ型ＭｇＺｎＯ層）のＭｇ組成は、たとえば０．３２である。
基板温度をたとえば３００℃まで下げ、ＧａドープＭｇＺｎＯ単結晶膜成長工程とＣｕ付着工程とを交互に繰り返し、拡散防止層１６ｐ上方に交互積層構造を形成した。交互積層構造形成に当たってのＺｎセル、Ｍｇセル、Ｏセル、Ｇａセル、及びＣｕセルのシャッタシーケンスは、たとえば図９に示すそれと同様である。
たとえば、１回当たりのＧａドープＭｇＺｎＯ単結晶膜成長工程での成長期間を１６秒とし、１回当たりのＣｕ付着工程におけるＣｕ供給期間を１０秒とした。ＧａドープＭｇＺｎＯ単結晶膜成長工程でのＺｎフラックスＦＺｎは０．１５ｎｍ／ｓ、ＭｇフラックスＦＭｇは０．０３ｎｍ/ｓ、Ｏラジカルビーム照射条件は、ＲＦパワー３００Ｗ、Ｏ２流量２．０ｓｃｃｍ、Ｇａのセル温度ＴＧａは４９８℃である。ＶＩ／ＩＩフラックス比は０．７２となる。Ｃｕ供給工程でのＣｕのセル温度ＴＣｕは９３０℃とし、ＣｕフラックスＦＣｕを０．００１５ｎｍ／ｓとした。ＧａドープＭｇＺｎＯ単結晶膜成長工程とＣｕ付着工程を交互に６０回ずつ繰り返し、厚さ２００ｎｍの交互積層構造を得た。交互積層構造は、膜上にＣｕが供給されたＧａドープｎ型ＭｇＺｎＯ単結晶膜が６０層、厚さ方向に積層されたものと考えることができる。
図１０Ｃは、交互積層構造１７Ａの概略的な断面図である。交互積層構造１７Ａは、ＧａドープＭｇＺｎＯ単結晶膜１７ａとＣｕ層１７ｂが交互に積層された積層構造（膜上にＣｕが供給されたＧａドープＭｇＺｎＯ単結晶膜１７ａが、厚さ方向に積層された構造）を有する。ＧａドープＭｇＺｎＯ単結晶膜１７ａの厚さは３．３ｎｍ程度、Ｃｕ層１７ｂの厚さは１原子層以下、たとえば約１／２０原子層（ＧａドープＭｇＺｎＯ単結晶膜１７ａ表面のＣｕ被覆率が５％程度）である。交互積層構造１７Ａ（膜上にＣｕが供給されたＧａドープＭｇＺｎＯ単結晶膜１７ａ）はｎ型導電性を示し、ドナー濃度Ｎｄは、たとえば約７．５×１０１９ｃｍ−３である。
次に、膜上にＣｕが供給されたＧａドープＭｇＺｎＯ単結晶膜１７ａ（交互積層構造１７Ａ）をアニールし、拡散防止層１６ｐ上方に、Ｃｕがドープされたｐ型膜（Ｃｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層１７）を形成した。たとえば大気中で６５０℃、２０分間のアニールを実施することにより、Ｃｕ層１７ｂのＣｕをＧａドープＭｇＺｎＯ単結晶膜１７ａ内に拡散させ、ｎ型導電性を示す交互積層構造１７Ａをｐ型化することができる。このアニール条件においては、ＧａドープＭｇＺｎＯ単結晶膜１７ａは、潜在的な高抵抗化を経てｐ型化される。
なお、たとえば大気中で６５０℃、１０分間のアニールを実施し、ＧａドープＭｇＺｎＯ単結晶膜１７ａを顕在的に高抵抗化した後、更に、大気中で６５０℃、１０分間のアニールを行うことにより、ＧａドープＭｇＺｎＯ単結晶膜１７ａをｐ型化してもよい。
Ｃｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層１７のＭｇ組成は、たとえば０．３である。
ＺｎＯ基板１１の裏面にｎ側電極１８ｎを形成し、Ｃｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層１７上にｐ側電極１８ｐを形成する。また、ｐ側電極１８ｐ上にボンディング電極１９を形成する。たとえばｎ側電極１８ｎは、厚さ１０ｎｍのＴｉ層上に厚さ５００ｎｍのＡｕ層を積層して形成し、ｐ側電極１８ｐは、大きさ３００μｍ□で厚さ１ｎｍのＮｉ層上に、厚さ１０ｎｍのＡｕ層を積層して形成することができる。ボンディング電極１９は、大きさ１００μｍ□で厚さ５００ｎｍのＡｕ層で形成する。こうして第２実施例によるＺｎＯ系半導体発光素子が作製される。
第２実施例においてはＺｎＯ基板１１を用いたが、ＭｇＺｎＯ基板、ＧａＮ基板、ＳｉＣ基板、Ｇａ２Ｏ３基板等の導電性基板を使用することが可能である。
図１０Ａは、第２実施例によるＺｎＯ系半導体発光素子の概略的な断面図である。第２実施例によるＺｎＯ系半導体発光素子は、ｎ型ＺｎＯ系半導体層（たとえばｎ型ＺｎＯ層１３）、ｎ型ＺｎＯ系半導体層上方に形成されたＺｎＯ系半導体活性層（活性層１５）、ＺｎＯ系半導体活性層上方に形成された第１のｐ型ＺｎＯ系半導体層（拡散防止層１６ｐ）、第１のｐ型ＺｎＯ系半導体層上方に形成された第２のｐ型ＺｎＯ系半導体層（Ｃｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層１７）、ｎ型ＺｎＯ系半導体層に電気的に接続されたｎ側電極（ｎ側電極１８ｎ）、及び、第２のｐ型ＺｎＯ系半導体層に電気的に接続されたｐ側電極（ｐ側電極１８ｐ）を含む。
Ｃｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層１７は、ＣｕとＧａが共ドープされたｐ型ＺｎＯ系単結晶層である。Ｃｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層１７内において、Ｃｕ濃度［Ｃｕ］とＧａ濃度［Ｇａ］とは、１＜［Ｃｕ］／［Ｇａ］＜１００の関係を満たし、より望ましくは、２≦［Ｃｕ］／［Ｇａ］≦５０の関係を満たす。具体的には、Ｃｕ濃度［Ｃｕ］は１．０×１０１９ｃｍ−３以上、１．０×１０２１ｃｍ−３未満、たとえば２．０×１０２０ｃｍ−３であり、層の厚さ方向にほぼ一定である。Ｇａ濃度［Ｇａ］は、たとえば３．６×１０１９ｃｍ−３であり、層の厚さ方向にほぼ一定である。［Ｃｕ］／［Ｇａ］は５．６である。第２実施例による半導体発光素子のＣｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層１７は、Ｃｕが高濃度に、かつ、厚さ方向の全体にわたって均一にドープされたｐ型ＭｇＺｎＯ層であり、実用的なｐ型導電性を有する。ｎ型導電性を示すＧａドープＭｇＺｎＯ単結晶膜１７ａを、低い温度でアニールすることによりｐ型化し、形成することができる。また、表面平坦性と良好な結晶性を有する。
拡散防止層１６ｐは、ＮがドープされたＭｇＺｎＯで構成されるｐ型層である。拡散防止層１６ｐにおけるＮ濃度［Ｎ］は、１．０×１０１９ｃｍ−３以上、たとえば２．７×１０２０ｃｍ−３である。拡散防止層１６ｐは、第２実施例によるＺｎＯ系半導体発光素子の製造時、たとえば交互積層構造１７Ａをアニールし、Ｃｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層１７を形成する際、交互積層構造１７Ａから活性層１５側に、Ｃｕ及びＧａが拡散するのを防止する。Ｃｕ及びＧａの拡散が防止されるため、活性層１５の厚さが保たれるとともに、結晶品質を低下させない。また、活性層１５において、非発光中心となる欠陥の生成が抑制され、高い発光効率の半導体発光素子とすることができる。［Ｃｕ］及び［Ｇａ］は、拡散防止層１６ｐ内で、たとえば２桁以上低下する。（［Ｃｕ］及び［Ｇａ］は、それぞれ拡散防止層１６ｐ内のＣｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層１７側と活性層１５側とで、２桁以上の差がある。）このため、第２実施例によるＺｎＯ系半導体発光素子のｐｎ接合における濃度変化は急峻である。
このように、第２実施例によるＺｎＯ系半導体発光素子は、高品質の半導体発光素子である。
図１０Ｄは、第２実施例の変形例によるＺｎＯ系半導体発光素子の概略的な断面図である。第２実施例の変形例は、ｎ型ＺｎＯ層１３と活性層１５の間、たとえばｎ型ＺｎＯ層１３とｎ型ＭｇＺｎＯ層１４の間に拡散防止層１６ｎを含む点で、実施例と異なる。
拡散防止層１６ｎは、たとえばＮがドープされたＺｎＯ、またはＮがドープされたＭｇＺｎＯで構成されるｎ型層であり、半導体発光素子の製造時に、ｎ型ＺｎＯ層１３のＧａ（ｎ型ドーパント）が活性層１５側に拡散するのを防止し、活性層１５の厚さを保つとともに、結晶品質の低下を抑制する。拡散防止層１６ｎは、第１実施例の変形例における拡散防止層５ｎと同様に形成可能である。
なお、ｎ型ＺｎＯ層１３のｎ型ドーパントとして、ＧａではなくＮを用いた場合、拡散防止層１６ｎを形成しなくても、ｎ型ドーパントとしてＧａを用いた場合に見られるような拡散を抑制することができる。
図１１Ａを参照し、第３実施例によるＺｎＯ系半導体発光素子の製造方法を説明する。第１、第２実施例及びその変形例においては導電性基板上方に半導体層を形成したが、第３実施例では絶縁性基板上方に半導体層を形成する。
絶縁性基板であるｃ面サファイア基板２１上方に、Ｍｇ及びＯを同時に供給し、たとえば厚さ１０ｎｍのＭｇＯバッファ層２２を成長させる。一例として、成長温度を６５０℃、ＭｇフラックスＦＭｇを０．０５ｎｍ／ｓ、Ｏラジカルビーム照射条件をＲＦパワー３００Ｗ、Ｏ２流量２ｓｃｃｍとすることができる。ＭｇＯバッファ層２２は、その上のＺｎＯ系半導体層がＺｎ面を表面として成長するように制御する極性制御層として機能する。
ＭｇＯバッファ層２２上方に、たとえば成長温度３００℃、ＺｎフラックスＦＺｎを０．１５ｎｍ／ｓ、Ｏラジカルビーム照射条件をＲＦパワー３００Ｗ、Ｏ２流量２．０ｓｃｃｍとして、Ｚｎ及びＯを同時に供給し、厚さ３０ｎｍのＺｎＯバッファ層２３を成長させる。ＺｎＯバッファ層２３はＺｎ面で成長する。ＺｎＯバッファ層２３の結晶性及び表面平坦性の改善のため、９００℃で３０分間のアニールを行う。
ＺｎＯバッファ層２３上方に、Ｚｎ、Ｏ及びＧａを同時に供給し、たとえば厚さ１．５μｍのｎ型ＺｎＯ層２４を成長させる。一例として成長温度を９００℃、ＺｎフラックスＦＺｎを０．０５ｎｍ／ｓ、Ｏラジカルビーム照射条件をＲＦパワー３００Ｗ、Ｏ２流量２ｓｃｃｍ、Ｇａのセル温度を４８０℃とする。
ｎ型ＺｎＯ層２４上方に、Ｚｎ、Ｍｇ及びＯを同時に供給し、たとえば厚さ３０ｎｍのｎ型ＭｇＺｎＯ層２５を成長させる。成長温度を９００℃、ＺｎフラックスＦＺｎを０．１ｎｍ／ｓ、ＭｇフラックスＦＭｇを０．０２５ｎｍ／ｓ、Ｏラジカルビーム照射条件をＲＦパワー３００Ｗ、Ｏ２流量２ｓｃｃｍとすることができる。ｎ型ＭｇＺｎＯ層２５のＭｇ組成は、たとえば０．３である。
ｎ型ＭｇＺｎＯ層２５上方に、たとえば厚さ１０ｎｍのＺｎＯ活性層２６を成長させる。成長条件は、第２実施例における活性層１５の場合と等しくすることができる。単層のＺｎＯ層のかわりに、量子井戸構造を採用してもよい。
活性層２６上方に、たとえばＮドープｐ型ＭｇＺｎＯで構成される拡散防止層２７ｐを成長させる。成長条件は、たとえば第１、第２実施例における拡散防止層５ｐ、１６ｐのそれと等しい。
拡散防止層２７ｐ上方に、Ｃｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層２８を形成する。形成方法は、たとえば第２実施例におけるＣｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層１７のそれと等しい。
第３実施例のｃ面サファイア基板２１は絶縁性基板であるため、基板２１裏面側にｎ側電極を取ることができない。そこでＣｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層２８の上面から、ｎ型ＺｎＯ層２４が露出するまでエッチングを行い、露出したｎ型ＺｎＯ層２４上にｎ側電極２９ｎを形成する。また、Ｃｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層２８上にｐ側電極２９ｐを形成し、ｐ側電極２９ｐ上にボンディング電極３０を形成する。
ｎ側電極２９ｎは、厚さ１０ｎｍのＴｉ層上に厚さ５００ｎｍのＡｕ層を積層して形成し、ｐ側電極２９ｐは、厚さ０．５ｎｍのＮｉ層上に厚さ１０ｎｍのＡｕ層を積層して形成することができる。ボンディング電極３０は、厚さ５００ｎｍのＡｕ層で形成する。こうして第３実施例によるＺｎＯ系半導体発光素子が作製される。
図１１Ａは、第３実施例によるＺｎＯ系半導体発光素子の概略的な断面図である。第３実施例によるＺｎＯ系半導体発光素子も、第１及び第２実施例と同様に、ｎ型ＺｎＯ系半導体層（たとえばｎ型ＺｎＯ層２４）、ｎ型ＺｎＯ系半導体層上方に形成されたＺｎＯ系半導体活性層（活性層２６）、ＺｎＯ系半導体活性層上方に形成された第１のｐ型ＺｎＯ系半導体層（拡散防止層２７ｐ）、第１のｐ型ＺｎＯ系半導体層上方に形成された第２のｐ型ＺｎＯ系半導体層（Ｃｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層２８）、ｎ型ＺｎＯ系半導体層に電気的に接続されたｎ側電極（ｎ側電極２９ｎ）、及び、第２のｐ型ＺｎＯ系半導体層に電気的に接続されたｐ側電極（ｐ側電極２９ｐ）を含む。
第３実施例のＣｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層２８は、第２実施例のＣｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層１７と同様の性質を有する。また、第３実施例の拡散防止層２７ｐは、第１、第２実施例の拡散防止層５ｐ、１６ｐと同様の性質及び機能を有する。
第３実施例によるＺｎＯ系半導体発光素子も、高品質の半導体発光素子である。
図１１Ｂは、第３実施例の変形例によるＺｎＯ系半導体発光素子の概略的な断面図である。第３実施例の変形例は、ｎ型ＺｎＯ層２４と活性層２６の間、たとえばｎ型ＺｎＯ層２４とｎ型ＭｇＺｎＯ層２５の間に拡散防止層２７ｎを含む点で、実施例と異なる。
拡散防止層２７ｎは、たとえばＮがドープされたＺｎＯ、またはＮがドープされたＭｇＺｎＯで構成されるｎ型層である。第２実施例の変形例における拡散防止層１６ｎと同様に形成可能であり、同様の機能を有する。
なお、ｎ型ＺｎＯ層２４のｎ型ドーパントとして、ＧａではなくＮを用いた場合、拡散防止層２７ｎを形成しなくても、ｎ型ドーパントとしてＧａを用いた場合に見られるような拡散を抑制することができる。
以上、実験、実施例、及び変形例に沿って本発明を説明したが、本発明はこれらに制限されない。
たとえば実施例及び変形例によるＺｎＯ系半導体発光素子を製造するに当たり、酸素源としてＯラジカルを用いたが、オゾンやＨ２Ｏ、アルコールなどの極性酸化剤等、酸化力の強い他のガスを使用することができる。また、窒素源としてプラズマ化したＮ２ガスを用いたが、たとえば特開２０１１−９６８８４号公報に記載されているように、Ｎ２ガスにＯ２ガスを添加した混合ガスをプラズマ化して使用することができる。更に、ＭＢＥ法を用い、膜上にＣｕが供給されたＧａドープｎ型ＭｇｘＺｎ１−ｘＯ（０≦ｘ≦０．６）単結晶膜を形成したが、たとえば真空蒸着やスパッタにより形成してもよい。また、アニールを大気中で行ったが、酸素雰囲気中等で行ってもよい。
更に、実験、実施例、及び変形例では、膜上にＣｕが供給されたＧａドープｎ型ＭｇｘＺｎ１−ｘＯ（０≦ｘ≦０．６）単結晶膜をアニールし、Ｃｕがドープされたｐ型層（Ｃｕ、Ｇａ共ドープｐ型ＭｇｘＺｎ１−ｘＯ（０≦ｘ≦０．６）単結晶層）とした。Ｃｕ（ＩＢ族元素）が付着したＧａ（ＩＩＩＢ族元素）ドープｎ型ＭｇｘＺｎ１−ｘＯ単結晶膜がアニールされることで、ＣｕがＶＩＢ族元素であるＯと１価（Ｃｕ＋）の状態で結合しやすくなり、アクセプタとして機能する１価のＣｕ＋が２価のＣｕ２＋より生じやすくなる結果、Ｇａドープｎ型ＭｇｘＺｎ１−ｘＯ単結晶膜がｐ型化すると考えられる。したがって、Ｃｕにかえて、またはＣｕとともに、Ｃｕと同様に複数の価数を形成しうるＩＢ族元素であるＡｇを用いることができる。また、Ｇａに限らず、Ｇａと同じくＩＩＩＢ族元素であるＢ、Ａｌ及びＩｎを使用することができる。使用されるＩＩＩＢ族元素は、Ｂ、Ｇａ、Ａｌ及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素であればよい。
また、実施例及び変形例においては、Ｇａドープｎ型ＭｇｘＺｎ１−ｘＯ（０≦ｘ≦０．６）単結晶膜を厚さ約３．３ｎｍに形成したが、１０ｎｍ以下の厚さに形成することで、平坦性が高く、良好な結晶性を有するＣｕ、Ｇａ共ドープｐ型ＭｇｘＺｎ１−ｘＯ（０≦ｘ≦０．６）単結晶層を得ることができる。
更に、実施例及び変形例においては、Ｇａドープｎ型ＭｇｘＺｎ１−ｘＯ（０≦ｘ≦０．６）単結晶膜成長工程におけるＶＩ／ＩＩフラックス比を０．７２〜０．７４としたが、ＶＩ／ＩＩフラックス比を１以下、より好ましくは０．５以上１未満とすることで、Ｃｕ、Ｇａ共ドープｐ型ＭｇｘＺｎ１−ｘＯ（０≦ｘ≦０．６）単結晶層における、高い平坦性と良好な結晶性を実現可能である。
また、実施例及び変形例においては、Ｇａドープｎ型ＭｇｘＺｎ１−ｘＯ（０≦ｘ≦０．６）単結晶膜成長工程における成長温度を３００℃としたが、２００℃程度以上３５０℃以下で成長させることにより、平坦性が高く、良好な結晶性を有するＣｕ、Ｇａ共ドープｐ型ＭｇｘＺｎ１−ｘＯ（０≦ｘ≦０．６）単結晶層とすることができる。
更に、実験、実施例、及び変形例では、Ｎドープｐ型ＭｇＺｎＯ層（拡散防止層）の成長温度を７００℃としたが、３００℃以上８００℃未満の成長温度で成長させることができる。Ｎ元素はＺｎサイトを置換した場合アクセプタとなるが、Ｎ２分子の形で置換されるとダブルドナーとして振舞う。成長温度が８００℃以上の高温になると、その熱エネルギによりＺｎＯ中でＮ２分子が生成されやすくなるためである。
また、実験、実施例、及び変形例においては、Ｎドープｐ型ＭｇＺｎＯ層形成時におけるＶＩ／ＩＩフラックス比を１．２２としたが、極端なＯリッチ条件ではＮ原子が膜中に取り込まれなかったり、またＺｎリッチ条件（ＩＩ族リッチ条件）においては、過剰にＮが取り込まれＮ２分子が形成されたり、Ｏ空孔や格子間Ｚｎなどドナー性の欠陥が増加してアクセプタを補償してしまい、ｐ型導電性を悪化させてしまったりするため、ＶＩ／ＩＩフラックス比は１より大きく２以下とすることができる。
更に、ＭｇＺｎＯ層にＮをドープしてｐ型の拡散防止層としたが、Ｎ、Ｐ、Ａｓ、及びＳｂからなる群（ＶＢ族元素）より選択される一以上の元素をｐ型ドーパントとして用いることが可能である。これらの元素は、たとえばアニールによって交互積層構造をｐ型化する際、ドーパント（実験、実施例及び変形例においてはＣｕ及びＧａ）の拡散を低減する機能を有する。
また、実施例及び変形例においては、ｐ型の拡散防止層をＮがドープされたＭｇｘＺｎ１−ｘＯ（０＜ｘ≦０．６）層で形成したが、ＺｎＯ層（ＭｇｘＺｎ１−ｘＯ表記においてｘ＝０の場合）はもとより、ＣｄａＺｎ１−ａＯ層、ＢｅａＺｎ１−ａＯ層、ＣａａＺｎ１−ａＯ層（ともに０＜ａ＜１）や、ＺｎＯ１−ｂＳｂ層、ＺｎＯ１−ｂＳｅｂ層、ＺｎＯ１−ｂＴｅｂ層（ともに０＜ｂ＜１）といった種々のＺｎＯ系半導体層で形成することができる。
その他、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
実施例及び変形例によるｐ型ＺｎＯ系半導体層は、たとえば短波長（紫外〜青色波長領域）の光を発光する発光ダイオード（ＬＥＤ）やレーザダイオード（ＬＤ）に利用でき、また、これらの応用製品（各種インジケータ、ＬＥＤディスプレイ、ＣＶ／ＤＶＤ用光源等）に利用可能である。更に、白色ＬＥＤやその応用製品（照明器具、各種インジケータ、ディスプレイ、各種表示器のバックライト等）に利用できる。また、紫外センサに利用可能である。
１ ＺｎＯ基板
２ ＺｎＯバッファ層
３ ｎ型ＺｎＯ層
４ アンドープＺｎＯ活性層
５ｎ、５ｐ 拡散防止層
６ Ｃｕ、Ｇａ共ドープｐ型ＺｎＯ層
６Ａ 交互積層構造
６ａ ＧａドープＺｎＯ単結晶膜
６ｂ Ｃｕ層
７ｎ ｎ側電極
７ｐ ｐ側電極
８ ボンディング電極
１１ ＺｎＯ基板
１２ ＺｎＯバッファ層
１３ ｎ型ＺｎＯ層
１４ ｎ型ＭｇＺｎＯ層
１５ 活性層
１５ｂ ＭｇＺｎＯ障壁層
１５ｗ ＺｎＯ井戸層
１６ｎ、１６ｐ 拡散防止層
１７ Ｃｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層
１７Ａ 交互積層構造
１７ａ ＧａドープＭｇＺｎＯ単結晶膜
１７ｂ Ｃｕ層
１８ｎ ｎ側電極
１８ｐ ｐ側電極
１９ ボンディング電極
２１ ｃ面サファイア基板
２２ ＭｇＯバッファ層
２３ ＺｎＯバッファ層
２４ ｎ型ＺｎＯ層
２５ ｎ型ＭｇＺｎＯ層
２６ 活性層
２７ｎ、２７ｐ 拡散防止層
２８ Ｃｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層
２９ｎ ｎ側電極
２９ｐ ｐ側電極
３０ ボンディング電極
５１ ＺｎＯ基板
５２ ＺｎＯバッファ層
５３ アンドープＺｎＯ層
５４ 交互積層構造
５４ａ ＧａドープＺｎＯ単結晶層
５４ｂ Ｃｕ層
６１ ＺｎＯ基板
６２ ＺｎＯバッファ層
６３ アンドープＺｎＯ層
６４ Ｎドープｐ型ＭｇＺｎＯ層
６５ 交互積層構造
７１ 真空チャンバ
７２ Ｚｎソースガン
７３ Ｏソースガン
７４ Ｍｇソースガン
７５ Ｃｕソースガン
７６ Ｇａソースガン
７７ Ｎソースガン
７８ ステージ
７９ 基板
８０ 膜厚計
８１ ＲＨＥＥＤ用ガン
８２ スクリーン

Claims (14)

  1. （ａ）基板上方に、ｎ型ＺｎＯ系半導体層を形成する工程と、
    （ｂ）前記ｎ型ＺｎＯ系半導体層上方にＺｎＯ系半導体活性層を形成する工程と、
    （ｃ）前記ＺｎＯ系半導体活性層上方に、第１のｐ型ＺｎＯ系半導体層を形成する工程と、
    （ｄ）前記第１のｐ型ＺｎＯ系半導体層上方に、第２のｐ型ＺｎＯ系半導体層を形成する工程と
    を有し、
    前記工程（ｄ）は、
    （ｄ１）膜上にＣｕまたは／及びＡｇであるＩＢ族元素が供給され、Ｂ、Ｇａ、Ａｌ、及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素がドープされたｎ型ＭｇｘＺｎ１−ｘＯ（０≦ｘ≦０．６）単結晶膜を形成する工程と、
    （ｄ２）膜上に前記ＩＢ族元素が供給された、前記ｎ型ＭｇｘＺｎ１−ｘＯ（０≦ｘ≦０．６）単結晶膜をアニールして、前記ＩＢ族元素がドープされたｐ型膜とする工程と
    を含み、
    前記工程（ｃ）において、前記ＩＢ族元素及び前記ＩＩＩＢ族元素の拡散を低減する元素がドープされた前記第１のｐ型ＺｎＯ系半導体層を形成する
    ＺｎＯ系半導体素子の製造方法。
  2. 前記工程（ｃ）において、Ｎ、Ｐ、Ａｓ、及びＳｂからなる群より選択される一以上の元素をｐ型ドーパントとして用いる請求項１に記載のＺｎＯ系半導体素子の製造方法。
  3. 前記工程（ｃ）において、前記第１のｐ型ＺｎＯ系半導体層を、ＮがドープされたＭｇＺｎＯで構成する請求項１に記載のＺｎＯ系半導体素子の製造方法。
  4. 前記工程（ｃ）において、前記第１のｐ型ＺｎＯ系半導体層に、Ｎを１．０×１０１９ｃｍ−３以上ドープする請求項１または３に記載のＺｎＯ系半導体素子の製造方法。
  5. 前記工程（ｃ）において、前記第１のｐ型ＺｎＯ系半導体層を３００℃以上８００℃未満の温度で形成する請求項１〜４のいずれか１項に記載のＺｎＯ系半導体素子の製造方法。
  6. 前記工程（ｃ）において、ＶＩ／ＩＩフラックス比を１より大きく２以下として前記第１のｐ型ＺｎＯ系半導体層を形成する請求項１〜５のいずれか１項に記載のＺｎＯ系半導体素子の製造方法。
  7. 前記工程（ｄ１）において、前記ｎ型ＭｇｘＺｎ１−ｘＯ（０≦ｘ≦０．６）単結晶膜と前記ＩＢ族元素層が交互に積層された交互積層構造を形成する請求項１〜６のいずれか１項に記載のＺｎＯ系半導体素子の製造方法。
  8. ｎ型ＺｎＯ系半導体層と、
    前記ｎ型ＺｎＯ系半導体層上方に形成されたＺｎＯ系半導体活性層と、
    前記ＺｎＯ系半導体活性層上方に形成された第１のｐ型ＺｎＯ系半導体層と、
    前記第１のｐ型ＺｎＯ系半導体層上方に形成された第２のｐ型ＺｎＯ系半導体層と、
    前記ｎ型ＺｎＯ系半導体層に電気的に接続されたｎ側電極と、
    前記第２のｐ型ＺｎＯ系半導体層に電気的に接続されたｐ側電極と
    を有し、
    前記第２のｐ型ＺｎＯ系半導体層は単結晶層であって、
    （ｉ）Ｃｕまたは／及びＡｇであるＩＢ族元素と、（ｉｉ）Ｂ、Ｇａ、Ａｌ、及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素とが共ドープされ、
    前記ＩＢ族元素の濃度は、１×１０１９ｃｍ−３以上で、前記第２のｐ型ＺｎＯ系半導体層の厚さ方向にほぼ一定であり、
    前記第１のｐ型ＺｎＯ系半導体層には、前記第２のｐ型ＺｎＯ系半導体層に共ドープされる前記ＩＢ族元素及び前記ＩＩＩＢ族元素の拡散を低減する元素がドープされている
    ＺｎＯ系半導体素子。
  9. 前記第１のｐ型ＺｎＯ系半導体層にドープされている元素が、Ｎ、Ｐ、Ａｓ、及びＳｂからなる群より選択される一以上の元素である請求項８に記載のＺｎＯ系半導体素子。
  10. 前記第１のｐ型ＺｎＯ系半導体層は、ＮがドープされたＭｇＺｎＯで構成される請求項８に記載のＺｎＯ系半導体素子。
  11. 前記第１のｐ型ＺｎＯ系半導体層には、Ｎが１．０×１０１９ｃｍ−３以上ドープされている請求項８または１０に記載のＺｎＯ系半導体素子。
  12. 前記ＩＢ族元素の濃度［ＩＢ］及び前記ＩＩＩＢ族元素の濃度［ＩＩＩＢ］は、それぞれ前記第１のｐ型ＺｎＯ系半導体層内の、前記第２のｐ型ＺｎＯ系半導体層側と前記ＺｎＯ系半導体活性層側とで、２桁以上の差がある請求項８〜１１のいずれか１項に記載のＺｎＯ系半導体素子。
  13. 前記第２のｐ型ＺｎＯ系半導体層における前記ＩＢ族元素の濃度［ＩＢ］と、前記ＩＩＩＢ族元素の濃度［ＩＩＩＢ］とが、１＜［ＩＢ］／［ＩＩＩＢ］＜１００を満たす請求項８〜１２のいずれか１項に記載のＺｎＯ系半導体素子。
  14. 前記第２のｐ型ＺｎＯ系半導体層における前記ＩＢ族元素の濃度［ＩＢ］と、前記ＩＩＩＢ族元素の濃度［ＩＩＩＢ］とが、２≦［ＩＢ］／［ＩＩＩＢ］≦５０を満たす請求項１３に記載のＺｎＯ系半導体素子。
JP2012212956A 2012-09-26 2012-09-26 ＺｎＯ系半導体素子、及び、ＺｎＯ系半導体素子の製造方法 Active JP6017243B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012212956A JP6017243B2 (ja) 2012-09-26 2012-09-26 ＺｎＯ系半導体素子、及び、ＺｎＯ系半導体素子の製造方法
US14/034,038 US20140084288A1 (en) 2012-09-26 2013-09-23 ZnO BASED COMPOUND SEMICONDUCTOR ELEMENT, AND METHOD FOR PRODUCING THE SAME
EP13020106.4A EP2713387A3 (en) 2012-09-26 2013-09-24 ZnO based compound semiconductor device, and method for producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012212956A JP6017243B2 (ja) 2012-09-26 2012-09-26 ＺｎＯ系半導体素子、及び、ＺｎＯ系半導体素子の製造方法

Publications (2)

Publication Number Publication Date
JP2014067913A true JP2014067913A (ja) 2014-04-17
JP6017243B2 JP6017243B2 (ja) 2016-10-26

Family

ID=49261436

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012212956A Active JP6017243B2 (ja) 2012-09-26 2012-09-26 ＺｎＯ系半導体素子、及び、ＺｎＯ系半導体素子の製造方法

Country Status (3)

Country Link
US (1) US20140084288A1 (ja)
EP (1) EP2713387A3 (ja)
JP (1) JP6017243B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9064790B2 (en) 2012-07-27 2015-06-23 Stanley Electric Co., Ltd. Method for producing p-type ZnO based compound semiconductor layer, method for producing ZnO based compound semiconductor element, p-type ZnO based compound semiconductor single crystal layer, ZnO based compound semiconductor element, and n-type ZnO based compound semiconductor laminate structure
CN112262463A (zh) 2018-06-07 2021-01-22 斯兰纳Uv科技有限公司 用于形成半导体层的方法和材料沉积系统
KR101965605B1 (ko) * 2018-11-02 2019-08-13 주식회사 아이브이웍스 박막 증착 공정을 제어하기 위한 장치, 방법 및 명령을 기록한 기록 매체

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001226200A (ja) * 2000-02-18 2001-08-21 Japan Science & Technology Corp 低抵抗ｐ型単結晶ＺｎＳおよびその製造方法
JP2004095634A (ja) * 2002-08-29 2004-03-25 Sharp Corp 酸化物半導体発光素子およびその製造方法
JP2009266938A (ja) * 2008-04-23 2009-11-12 Rohm Co Ltd 半導体素子
JP2010074068A (ja) * 2008-09-22 2010-04-02 Rohm Co Ltd 半導体素子
JP2011091077A (ja) * 2009-10-20 2011-05-06 Stanley Electric Co Ltd ＺｎＯ系化合物半導体素子
JP2011134787A (ja) * 2009-12-22 2011-07-07 Stanley Electric Co Ltd ＺｎＯ系半導体装置及びその製造方法
JP2011184715A (ja) * 2010-03-05 2011-09-22 Sumitomo Chemical Co Ltd 酸化亜鉛系透明導電膜形成材料、その製造方法、それを用いたターゲット、および酸化亜鉛系透明導電膜の形成方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6342313B1 (en) * 1998-08-03 2002-01-29 The Curators Of The University Of Missouri Oxide films and process for preparing same
WO2000016411A1 (fr) 1998-09-10 2000-03-23 Rohm Co., Ltd. Del a semi-conducteur et son procede de fabrication
EP1912298A1 (en) * 1999-07-26 2008-04-16 National Institute of Advanced Industrial Science and Technology ZnO based compound semiconductor light emitting device and method for manufacturing the same
JP4126332B2 (ja) 1999-08-13 2008-07-30 学校法人高知工科大学 低抵抗ｐ型単結晶酸化亜鉛およびその製造方法
JP3472791B2 (ja) 1999-08-27 2003-12-02 大阪大学長 導電性材料、導電性薄膜、複合膜、及び導電性材料の製造方法
JP4270885B2 (ja) 2003-01-09 2009-06-03 シャープ株式会社 酸化物半導体発光素子
JP5176254B2 (ja) 2008-04-17 2013-04-03 国立大学法人九州工業大学 ｐ型単結晶ＺｎＯ
JP5451320B2 (ja) 2009-10-30 2014-03-26 スタンレー電気株式会社 ＺｎＯ系化合物半導体素子
US8546797B2 (en) * 2009-10-20 2013-10-01 Stanley Electric Co., Ltd. Zinc oxide based compound semiconductor device
JP5237917B2 (ja) 2009-10-30 2013-07-17 スタンレー電気株式会社 ＺｎＯ系化合物半導体の製造方法
US9064790B2 (en) * 2012-07-27 2015-06-23 Stanley Electric Co., Ltd. Method for producing p-type ZnO based compound semiconductor layer, method for producing ZnO based compound semiconductor element, p-type ZnO based compound semiconductor single crystal layer, ZnO based compound semiconductor element, and n-type ZnO based compound semiconductor laminate structure

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001226200A (ja) * 2000-02-18 2001-08-21 Japan Science & Technology Corp 低抵抗ｐ型単結晶ＺｎＳおよびその製造方法
JP2004095634A (ja) * 2002-08-29 2004-03-25 Sharp Corp 酸化物半導体発光素子およびその製造方法
JP2009266938A (ja) * 2008-04-23 2009-11-12 Rohm Co Ltd 半導体素子
JP2010074068A (ja) * 2008-09-22 2010-04-02 Rohm Co Ltd 半導体素子
JP2011091077A (ja) * 2009-10-20 2011-05-06 Stanley Electric Co Ltd ＺｎＯ系化合物半導体素子
JP2011134787A (ja) * 2009-12-22 2011-07-07 Stanley Electric Co Ltd ＺｎＯ系半導体装置及びその製造方法
JP2011184715A (ja) * 2010-03-05 2011-09-22 Sumitomo Chemical Co Ltd 酸化亜鉛系透明導電膜形成材料、その製造方法、それを用いたターゲット、および酸化亜鉛系透明導電膜の形成方法

Also Published As

Publication number Publication date
US20140084288A1 (en) 2014-03-27
EP2713387A2 (en) 2014-04-02
EP2713387A3 (en) 2017-10-18
JP6017243B2 (ja) 2016-10-26

Similar Documents

Publication Publication Date Title
US9496350B2 (en) P-type ZnO based compound semiconductor layer, a ZnO based compound semiconductor element, and an N-type ZnO based compound semiconductor laminate structure
JP6092586B2 (ja) ＺｎＯ系半導体層とその製造方法、及びＺｎＯ系半導体発光素子の製造方法
JP6100590B2 (ja) ｐ型ＺｎＯ系半導体層の製造方法、ＺｎＯ系半導体素子の製造方法、及び、ｎ型ＺｎＯ系半導体積層構造
JP6017243B2 (ja) ＺｎＯ系半導体素子、及び、ＺｎＯ系半導体素子の製造方法
JP5507234B2 (ja) ＺｎＯ系半導体装置及びその製造方法
JP6116989B2 (ja) Ｃｕドープｐ型ＺｎＯ系半導体結晶層とその製造方法
JP6100591B2 (ja) ｐ型ＺｎＯ系半導体層の製造方法、ＺｎＯ系半導体素子の製造方法、及び、ｎ型ＺｎＯ系半導体積層構造
JP6155118B2 (ja) ｐ型ＺｎＯ系半導体層の製造方法、ＺｎＯ系半導体素子の製造方法、及び、ｎ型ＺｎＯ系半導体積層構造
JP6219089B2 (ja) ｐ型ＺｎＯ系半導体層の製造方法、及び、ＺｎＯ系半導体素子の製造方法
JP6387264B2 (ja) ｐ型ＺｎＯ系半導体層の製造方法、及び、ＺｎＯ系半導体素子の製造方法
JP5912968B2 (ja) ｐ型ＺｎＯ系半導体膜の製造方法、及び、ＺｎＯ系半導体素子の製造方法
JP6092657B2 (ja) ｐ型ＺｎＯ系半導体層の製造方法、ＺｎＯ系半導体素子の製造方法、及び、ｎ型ＺｎＯ系半導体積層構造
JP6334929B2 (ja) ｐ型ＺｎＯ系半導体層の製造方法、及び、ＺｎＯ系半導体素子の製造方法
JP6231841B2 (ja) ｐ型ＺｎＯ系半導体層の製造方法、及び、ＺｎＯ系半導体素子の製造方法
JP6092648B2 (ja) ｐ型ＺｎＯ系半導体単結晶層、及び、ＺｎＯ系半導体素子
JP5952120B2 (ja) ｐ型ＺｎＯ系半導体層の製造方法、及び、ＺｎＯ系半導体素子の製造方法
JP6419472B2 (ja) ｐ型ＺｎＯ系半導体層の製造方法、及び、ＺｎＯ系半導体素子の製造方法
JP2014027134A (ja) ｐ型ＺｎＯ系半導体単結晶層、及び、ＺｎＯ系半導体素子
JP2015115566A (ja) ｐ型ＺｎＯ系半導体層、ＺｎＯ系半導体素子、ｐ型ＺｎＯ系半導体層の製造方法、及び、ＺｎＯ系半導体素子の製造方法
JP6267973B2 (ja) Ａｇドープｐ型ＺｎＯ系半導体結晶層の製造方法
JP2014027135A (ja) ｐ型ＺｎＯ系半導体単結晶層、及び、ＺｎＯ系半導体素子
JP6470061B2 (ja) ｐ型ＺｎＯ系半導体構造の製造方法、及び、ＺｎＯ系半導体素子の製造方法
JP2013084859A (ja) ＺｎＯ系半導体層の製造方法、ＺｎＯ系半導体発光素子の製造方法、及びＺｎＯ系半導体発光素子
JP2016033935A (ja) ｐ型ＺｎＯ系半導体層の製造方法、及び、ＺｎＯ系半導体素子の製造方法
JP2016035944A (ja) ｐ型ＺｎＯ系半導体層の製造方法、及び、ＺｎＯ系半導体素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150807

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160620

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160906

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160928

R150 Certificate of patent or registration of utility model

Ref document number: 6017243

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250