JP2014029983A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2014029983A
JP2014029983A JP2013077408A JP2013077408A JP2014029983A JP 2014029983 A JP2014029983 A JP 2014029983A JP 2013077408 A JP2013077408 A JP 2013077408A JP 2013077408 A JP2013077408 A JP 2013077408A JP 2014029983 A JP2014029983 A JP 2014029983A
Authority
JP
Japan
Prior art keywords
dielectric film
dummy electrode
semiconductor device
electrode
dummy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013077408A
Other languages
English (en)
Other versions
JP2014029983A5 (ja
JP6112940B2 (ja
Inventor
Hiroyuki Okazaki
拓行 岡崎
Takuma Nanjo
拓真 南條
Yosuke Suzuki
洋介 鈴木
Akifumi Imai
章文 今井
Muneyoshi Suita
宗義 吹田
Eiji Yagyu
栄治 柳生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2013077408A priority Critical patent/JP6112940B2/ja
Priority to US13/910,607 priority patent/US8987125B2/en
Publication of JP2014029983A publication Critical patent/JP2014029983A/ja
Publication of JP2014029983A5 publication Critical patent/JP2014029983A5/ja
Application granted granted Critical
Publication of JP6112940B2 publication Critical patent/JP6112940B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28581—Deposition of Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】本発明は、ヘテロ接合を有する半導体装置において、ゲート抵抗を低減しつつ高周波特性を実現するゲート電極を容易に形成できる半導体装置の製造方法を提供することを目的とする。
【解決手段】本発明は、ＡｌＧａＮ層（４）を含むヘテロ接合半導体装置の製造方法であって、（ａ）ＡｌＧａＮ層（４）上のゲート電極９が配置される領域に、ダミー電極７を形成する工程と、（ｂ）異方性のある装置を用いて、ダミー電極４側面を露出させつつ、ＡｌＧａＮ層（４）上に誘電膜８を堆積させる工程と、（ｃ）ダミー電極７を除去することにより、誘電膜８に開口を形成する工程と、（ｄ）開口内からその周辺の誘電膜８上に延在するゲート電極９を形成する工程とを備える。
【選択図】図１

Description

本発明は半導体装置の製造方法に関し、特に、ＡｌＧａＮ層を含むヘテロ接合を有する半導体装置のゲート電極の製造方法に関するものである。
半導体装置の一例としての窒化物を含むヘテロ接合電界効果型トランジスタにおいて、高周波化に伴いゲート長を短くするとゲート電極の断面積が減少し、ゲート抵抗が増大する。これを回避するために、ゲート電極上部に傘を開いたような形状（庇状形状。張り出して乗り上げた形）に金属部を増大させ、半導体層と接する実質的ゲート長を短くした状態で、ゲート電極の断面積を大きくしてゲート抵抗を低減する方法がある。
さらに、窒化物を含む半導体からなるヘテロ接合電界効果型トランジスタにおいて、特徴的な電流コラプスを抑制するために、増大させた金属部と半導体層の間に誘電膜を挿入して、ドレイン電極に高電圧を印加した際にドレイン電極側のゲート電極端に集中する電界を緩和する。例えば、非特許文献１がその代表例として挙げられる。
Ｙｕｎｊｕ Ｓｕｎ、Ｌｅｓｔｅｒ Ｆ．Ｅａｓｔｍａｎ，「ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮＳ ＯＮ ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥＳ Ｖｏｌ．５２」，２００５，ｐ．１６８９
窒化物を含む半導体からなるヘテロ接合電界効果型トランジスタにおいて、ゲート長をできるだけ短く、かつ、ゲート電極の断面積を大きくするために、傘を開いたような形状（庇状形状。張り出して乗り上げた形）の構造とし、かつ、断面積を増大させる傘と半導体の間に誘電膜を挿入した構造とするためには、ゲート電極を形成する前に半導体上に誘電膜を形成し、その後、ゲート電極を形成する領域の誘電膜をドライエッチング法によって除去し、その後に、除去した領域を覆うようにゲート電極を堆積する必要がある。
しかしながら、このような方法をとった場合、ドライエッチング処理の際に半導体層にダメージが形成され、ゲートリーク電流や電流コラプス特性が劣化するという問題があった。
または、ゲート電極を形成した後に誘電膜を形成すると、傘と半導体の間の領域に誘電膜を挿入することが困難となるという問題があった。
また、矩形のゲート電極を形成した後に誘電膜を形成し、さらにゲート電極直上の誘電膜を除去した後にゲート電極を覆うように再度、電極を形成すれば、半導体にドライエッチング処理のダメージを与えることは避けられる。しかしこの場合には、ゲート電極よりも高い解像度でゲート電極上にリソグラフィを行う必要があり、その分だけゲート電極が長くなってしまい、高い周波数特性が得られないという問題があった。
本発明は、上記のような問題を解決するためになされたものであり、ヘテロ接合を有する半導体装置において、ゲート抵抗を低減しつつ高周波特性を実現するゲート電極を容易に形成できる半導体装置の製造方法を提供することを目的とする。
本発明の一態様に関する半導体装置の製造方法は、ＡｌＧａＮ層を含むヘテロ接合半導体装置の製造方法であって、（ａ）ＡｌＧａＮ層上のゲート電極が配置される領域に、ダミー電極を形成する工程と、（ｂ）異方性のある装置を用いて、前記ダミー電極側面を露出させつつ、前記ＡｌＧａＮ層上に誘電膜を堆積させる工程と、（ｃ）前記ダミー電極を除去することにより、前記誘電膜に開口を形成する工程と、（ｄ）前記開口内からその周辺の前記誘電膜上に延在する前記ゲート電極を形成する工程とを備えることを特徴とする。
本発明の上記態様によれば、ＡｌＧａＮ層を含むヘテロ接合半導体装置の製造方法であって、（ａ）ＡｌＧａＮ層上のゲート電極が配置される領域に、ダミー電極を形成する工程と、（ｂ）異方性のある装置を用いて、前記ダミー電極側面を露出させつつ、前記ＡｌＧａＮ層上に誘電膜を堆積させる工程と、（ｃ）前記ダミー電極を除去することにより、前記誘電膜に開口を形成する工程と、（ｄ）前記開口内からその周辺の前記誘電膜上に延在する前記ゲート電極を形成する工程とを備えることにより、ヘテロ接合半導体装置において、ゲート抵抗を低減しつつ高周波特性を実現するゲート電極を容易に形成できる。
本発明の実施形態に関する半導体装置の構造を示す図である。 本発明の実施形態に関する半導体装置の製造工程を示す図である。 本発明の実施形態に関する半導体装置の製造工程を示す図である。 本発明の実施形態に関する半導体装置の製造工程を示す図である。 本発明の実施形態に関する半導体装置の製造工程を示す図である。 本発明の実施形態に関する半導体装置の製造工程を示す図である。 本発明の実施形態に関する半導体装置の製造工程を示す図である。 本発明の実施形態に関する半導体装置の製造工程を示す図である。 本発明の実施形態に関する半導体装置の製造工程を示す図である。 本発明の実施形態に関する半導体装置の製造工程を示す図である。
以下、添付の図面を参照しながら、本発明の実施形態について説明する。
＜実施形態＞
＜構成＞
図１は、本発明の実施形態に関するヘテロ接合を有する半導体装置の構造を示す図である。本実施形態では特に、窒化物半導体からなるヘテロ接合電界効果型トランジスタの構造が示されている。
図１に示されるようにヘテロ接合電界効果型トランジスタは、最下層に形成された窒化物半導体からなる基板１と、基板１上に形成されたバッファ層２と、バッファ層２上に形成された窒化物半導体からなるチャネル層３と、チャネル層３上に形成された、チャネル層３とヘテロ接合を形成する窒化物半導体からなるバリア層４と、バリア層４上に部分的に形成されたソース電極５と、バリア層４上に部分的に形成されたドレイン電極６と、ソース電極５、ドレイン電極６、バリア層４を覆って形成されたＳｉＮｘからなる誘電膜（表面保護膜）８と、誘電膜８が形成されていないバリア層４上に形成されたゲート電極９とを備える。
このような構造とすることによって、ゲート電極９は半導体層（バリア層４）と接する実質的ゲート長を短くした状態で、断面積が大きくなるようにゲート電極９上部を傘を開いたような形状（庇状形状。張り出して乗り上げた形）にできる。
さらに、ゲート電極９の増大させた上部の金属部と半導体層（バリア層４）の間に誘電膜８が挿入された構造が可能となり、ゲートリーク電流や電流コラプスを抑制できる。
なお、窒化物半導体層構造は、必ずしも上記のバッファ層２、チャネル層３、バリア層４の３層から構成される必要はなく、トランジスタとして動作すれば、窒化物半導体、特にＡｌＧａＮからなる層が１層でも形成されていればよい。
また、誘電膜８は、必ずしもＳｉＮｘである必要はなく、誘電膜によってドレイン側のゲート電極９端にかかる電界を緩和できるものであればよい。例えば、ＳｉＯｘ、ＳｉＯｘＮｙ、ＡｌｘＮｙ、ＡｌＯｘＮｙ、ＳｉＮｙ、ＨｆＯｘＮｙ等でもよい。
なお、以上では、トランジスタとして動作する必要最小限の要素しか記載していないが、最終的には、配線、バイアホール等の形成された構造においてデバイスとして用いられる。
＜製造方法＞
図２〜図１０に、本発明に関する窒化物半導体からなるヘテロ接合電界効果型トランジスタの製造工程の一例を示す。なお図２〜図１０は、本発明の実施形態に関する半導体装置の製造工程を示す図である。
まず図２に示されるように、基板１上にＭＯＣＶＤ法（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：有機金属気相成長法）、ＭＢＥ法（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ：分子線エピタキシー法）等のエピタキシャル成長法を適用することで、バッファ層２、チャネル層３、バリア層４をそれぞれ下から順にエピタキシャル成長させる。
次に図３に示されるように、例えばＴｉ、Ａｌ、Ｎｂ、Ｈｆ、Ｚｒ、Ｓｒ、Ｎｉ、Ｔａ、Ａｕ、Ｍｏ、Ｗ等の金属、もしくは、これらから構成される多層膜を蒸着法やスパッタ法を用いてリフトオフ法等により堆積した後、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）法等を用いて合金化してオーミック特性となるソース電極５およびドレイン電極６を形成する。
次に図４に示されるように、例えばＮｂ、Ｔａ、Ｔｉ、Ｚｒ等のＨＦに溶けやすい金属、例えばＡｌ、Ｃｒ、Ｆｅ、Ｎｉ等のＨＣｌに溶けやすい金属、例えばＡｇ、Ｈｇ、Ｓｅ、Ｚｎ等のＨＮＯ３に溶けやすい金属、例えばＢｅ、Ａｓ、Ｍｏ、Ｎｂ、Ｒｅ、Ｓｂ等のＨ２ＳＯ４に溶けやすい金属、例えばＡｕ、Ｍｏ、Ｐｄ、Ｐｔ、Ｗ等の王水（ＨＮＯ３：ＨＣｌ＝１：３）に溶けやすい金属を、蒸着法やスパッタ法により堆積し、リフトオフ法等によりダミー電極７（ゲート部分に相当するダミー材料）を形成する。ダミー電極７は、後のゲート電極９と半導体層（バリア層４）表面との接地面に対応するため、ゲート長が極力短くなるように（接地面が狭くなるように）形成する。ダミー電極７の材料としては、上記のように、酸等に溶けやすい金属が望ましい。後述する除去工程で誘電膜よりも除去比率が高くなるためである。また例えば、半導体との密着性が悪い金属が挙げられる。これも、後述する除去工程で除去しやすくするためである。なお、本実施形態では、ダミー電極７に用いられる材料は金属であるが、後述するダミー材料の除去工程において除去されうる材料であればよく、金属に限られるものではない。
次に図５に示されるように、ダミー電極７を除去する際、酸の溶液がダミー電極７をエッチング処理しやすくするために誘電膜８をダミー電極７側面に堆積させることのない、例えばＣａｔ−ＣＶＤ（Ｃａｔａｌｙｔｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：触媒化学気相成長法）法、ＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ：電子サイクロトロン共鳴）スパッタ法等の異方性のある手法を用いて、例えばＳｉＮｘ、ＳｉＯｘ、ＳｉＯｘＮｙ等からなる誘電膜８を半導体層（バリア層４）表面の垂直な方向のみに堆積する。ただし、誘電膜８を堆積させる手法は上記の場合に限られるわけではなく、例えば異方性のある他の手法によって堆積させられてもよい。またこの際、ダミー電極７の一部側面を確実に露出させるため、ダミー電極７に比べ誘電膜８の厚さを薄く堆積させる。
次に図６に示されるように、例えばＨＣｌ、ＨＮＯ３、Ｈ２ＳＯ４、ＨＦ、王水（ＨＮＯ３：ＨＣｌ＝１：３）によるウェットエッチング処理等で半導体層（バリア層４）表面や誘電膜８にダメージを与えることのないように、ダミー電極７を除去する。このようにして、ダミー電極７が除去された箇所には、誘電膜８の開口１０が形成される。
次に図７に示されるように、例えばＴｉ、Ａｌ、Ｎｂ、Ｈｆ、Ｚｒ、Ｓｒ、Ｎｉ、Ｔａ、Ａｕ、Ｍｏ、Ｗ、Ｐｔ等の金属、もしくは、これらから構成される多層膜を、蒸着法やスパッタ法を用いてリフトオフ法等により堆積して、ショットキー特性となるゲート電極９を形成する。
この際、ゲート電極９の断面積を大きくするために、ダミー電極７の除去時に開いた開口１０よりもゲート長の広い、すなわち、開口１０内からその周辺の誘電膜８上に延在するようにゲート電極９を形成することで、ゲート長は短く、かつ、ゲート断面積が大きいゲート電極９が形成できる。よって、低抵抗、かつ、電界緩和型の傘を開いたような形状（庇状形状。張り出して乗り上げた形）のゲート構造が形成できる。
以上の方法により、ゲートリーク電流、電流コラプスを抑制した特性を持ち、図１に示された構造を持つヘテロ接合電界効果型トランジスタが作製できる。以上では、トランジスタとして動作する必要最小限の要素しか記載していないが、最終的には配線、バイアホール等の形成プロセスを経て、デバイスとして用いられる。
＜変形例１＞
上記の実施形態では、ウェットエッチング処理によってダミー電極７の除去を行っていたが、超音波洗浄処理によってダミー電極７の除去を行ってもよい。
図４に示された工程において、例えば応力が異なる金属膜を複数堆積した構造（例えばＮｉ／Ｐｔ／Ａｕ等の層構造）等、誘電膜８よりも半導体層との密着性の低い金属を、蒸着法やスパッタ法により堆積することで、その後、図６に示された工程において、例えば超音波洗浄処理等の、従来のドライエッチング処理に比べ、半導体層（バリア層４）表面や誘電膜８に対して低ダメージの処理を行うことによって、十分にダミー電極７の除去を行うことができる。
以上の方法により、半導体層（バリア層４）にダメージを与えることなく、ヘテロ接合電界効果型トランジスタが作製することができる。
＜変形例２＞
上記の実施形態では、ダミー電極を１層の金属層で形成していたが、ダミー電極側面の少なくとも一部を露出させ、後のウェットエッチングでダミー電極除去をしやすくするため、ダミー電極に２層以上の金属層を用いてＴ型ゲート形状に形成してもよい。
図８に示されるように、例えばダミー電極１１とダミー電極１２とからなる、２層以上の金属層を用いたダミー電極１３を形成してもよい。
これら金属層の材料には、例えばＮｂ、Ｔａ、Ｔｉ、Ｚｒ等のＨＦに溶けやすい金属、例えばＡｌ、Ｃｒ、Ｆｅ、Ｎｉ等のＨＣｌに溶けやすい金属、例えばＡｇ、Ｈｇ、Ｓｅ、Ｚｎ等のＨＮＯ３に溶けやすい金属、例えばＢｅ、Ａｓ、Ｍｏ、Ｎｂ、Ｒｅ、Ｓｂ等のＨ２ＳＯ４に溶けやすい金属、例えばＡｕ、Ｍｏ、Ｐｄ、Ｐｔ、Ｗ等の王水（ＨＮＯ３：ＨＣｌ＝１：３）に溶けやすい金属を用いることができる。そしてそれらの材料を蒸着法やスパッタ法により堆積し、さらにリフトオフ法等を用いることによりダミー電極１１およびダミー電極１２からなるダミー電極１３（ゲート部分に相当するダミー材料）を形成する。
この際、ダミー電極１１はダミー電極１２に比べ、例えば上記酸に対するエッチグレートが早い材料を使用することが望ましい。
その後、図９で示されるように、形成されたダミー電極１３を酸によりエッチングすることで、１層目と２層目のエッチングレートの違いからＴ型の形状（バリア層４に接する層よりもその上に形成された層の方が広い幅を持つ形状）を持つダミー電極１３が形成される。
このような形状となることにより、さらに図１０で示されるように、ダミー電極１３のような構造を形成することで、後の誘電膜８堆積時にダミー電極１３の側面が少なくとも一部露出し、ダミー電極１３を除去しやすくなる。
また、ダミー電極１３が形成される位置は、後のゲート電極９と半導体層（バリア層４）表面との接地面に対応する位置であるため、ゲート長が極力短くなるように形成することが望ましい。
なお、本実施形態では、ダミー電極１１およびダミー電極１２に用いられる材料は金属であるが、ダミー材料の除去工程において除去されうる材料であればよく、金属に限られるものではない。
＜効果＞
本発明に関する実施形態によれば、半導体装置の製造方法は、ヘテロ接合半導体装置の製造方法であって、（ａ）半導体層であるバリア層４上のゲート電極９が配置される領域に、ダミー材料からなるダミー電極７を形成する工程と、（ｂ）バリア層４上に、ダミー電極７を覆って、誘電膜８を堆積させる工程と、（ｃ）ダミー電極７を除去することにより、誘電膜８に開口１０を形成する工程と、（ｄ）開口１０内からその周辺の誘電膜８上に延在するゲート電極９を形成する工程とを備える。
このような構成によれば、ヘテロ接合半導体装置において、ゲート抵抗を低減しつつ高周波特性を実現するゲート電極９を容易に形成できる。
ゲート電極９は、端部において誘電膜８が潜り込んだ構造（庇状形状。張り出して乗り上げた形）となるため、実質的なゲート長を短くした状態でゲート電極の断面積を大きくして、ゲート抵抗を低減し、電流コラプスを抑制することができる。
また、本発明に関する実施形態によれば、（ｃ）ダミー電極７を除去することにより、誘電膜８に開口１０を形成する工程が、ウェットエッチング処理によってダミー材料としてのダミー電極７を除去する工程である。
このような構成によれば、半導体層との密着性が低い材料や酸に溶けやすい材料で形成されたダミー材料が、半導体層であるバリア層４に与えるダメージを抑制しつつ除去される。よって、ゲートリーク電流と電流コラプスを抑制することができる。
また、本発明に関する実施形態によれば、（ｃ）ダミー電極７を除去することにより、誘電膜８に開口１０を形成する工程が、超音波洗浄処理によってダミー材料としてのダミー電極７を除去する工程である。
このような構成によれば、半導体層との密着性が低い材料や酸に溶けやすい材料で形成されたダミー材料が、半導体層であるバリア層４に与えるダメージを抑制しつつ除去される。よって、ゲートリーク電流と電流コラプスを抑制することができる。
また、本発明に関する実施形態によれば、（ａ）半導体層であるバリア層４上のゲート電極９が配置される領域に、ダミー材料からなるダミー電極７を形成する工程が、バリア層４上のゲート電極９が配置される領域に、誘電膜８よりもバリア層４との密着性が低い材料からなるダミー電極７を形成する工程である。
このような構成によれば、超音波洗浄処理やウェットエッチング処理等の半導体層や誘電膜８に対して低ダメージの処理を行うことで十分にダミー電極７を除去することができるため、ゲートリーク電流と電流コラプスを抑制することができる。
また、本発明に関する実施形態によれば、（ｂ）バリア層４上に、ダミー電極７を覆って、誘電膜８を堆積させる工程が、（ｃ）ダミー電極７を除去することにより、誘電膜８に開口１０を形成する工程においてダミー電極７よりも除去比率が低い誘電膜８を堆積させる工程である。
このような構成によれば、超音波洗浄処理やウェットエッチング処理等の半導体層や誘電膜８に対して低ダメージの処理を行うことで十分にダミー電極７を除去することができるため、ゲートリーク電流と電流コラプスを抑制することができる。
また、本発明に関する実施形態によれば、（ｂ）バリア層４上に、ダミー電極７を覆って、誘電膜８を堆積させる工程が、Ｃａｔ−ＣＶＤ法によって誘電膜８を堆積させる工程である。
このような構成によれば、異方性のないＣａｔ−ＣＶＤ法等で誘電膜８を堆積させることにより、ダミー電極７の露出した側面に堆積する誘電膜８を抑制することができ、後の工程でダミー電極７を除去しやすくすることができる。
また、本発明に関する実施形態によれば、（ｂ）バリア層４上に、ダミー電極７を覆って、誘電膜８を堆積させる工程が、ＥＣＲスパッタ法によって誘電膜８を堆積させる工程である。
このような構成によれば、異方性のないＥＣＲスパッタ法等で誘電膜８を堆積させることにより、ダミー電極７の露出した側面に堆積する誘電膜８を抑制することができ、後の工程でダミー電極７を除去しやすくすることができる。
本発明の実施形態では、各構成要素の材質、材料、実施の条件等についても記載しているが、これらは例示であって記載したものに限られるものではない。
ここで、実際に実験を行った際の条件を記しておく。本実施形態で示されたダミー電極７は、３６０ｎｍのＡｌを蒸着して形成した。また、表面保護膜８として、ｃａｔ−ＣＶＤ装置を用いてＳｉＮを１００ｎｍ堆積した。その後、塩酸を用いてウェットエッチングを行うことで、本実施形態で示されるようにダミー電極７の除去を行うことができた。
なお本発明は、その発明の範囲内において、本実施形態における任意の構成要素の変形もしくは省略が可能である。
また、本発明に関する実施形態によれば、（ａ）半導体層であるバリア層４上のゲート電極９が配置される領域に、ダミー材料からなるダミー電極７を形成する工程が、Ｔ型の形状であるダミー電極１３を形成する工程である。
このような構成によれば、ダミー電極１３を形成するダミー電極１１とダミー電極１２との間の、酸またはアルカリ溶液に対する溶けやすさ（エッチングレート）の違いを利用してＴ型の形状のダミー電極１３を形成することにより、誘電膜８を堆積させる際、ダミー電極１３の一部側面を露出させることができ、後の工程でダミー電極１３を除去しやすくすることができる。
また、本発明に関する実施形態によれば、（ｂ）バリア層４上に、ダミー電極１３を覆って、誘電膜８を堆積させる工程が、ＡｌＧａＮ層（バリア層４）と接するダミー電極１１の厚さよりも薄く誘電膜８を堆積させる工程である。
このような構成によれば、ダミー電極１１に比べ膜厚の薄い誘電膜８を堆積させることで、ダミー電極１３の一部側面を露出させることができ、後の工程でダミー電極１３を除去しやすくすることができる。
この際、誘電膜８は金属層より薄ければよいが、誘電膜８の厚さがダミー電極１３の高さの半分以下だと、ダミー電極１３の側面が確実に露出するため、より望ましい。
１ 基板、２ バッファ層、３ チャネル層、４ バリア層、５ ソース電極、６ ドレイン電極、７，１１，１２，１３ ダミー電極、８ 誘電膜、９ ゲート電極、１０ 開口。

Claims (10)

  1. ＡｌＧａＮ層を含むヘテロ接合半導体装置の製造方法であって、
    （ａ）ＡｌＧａＮ層上のゲート電極が配置される領域に、ダミー電極を形成する工程と、
    （ｂ）異方性のある装置を用いて、前記ダミー電極側面を露出させつつ、前記ＡｌＧａＮ層上に誘電膜を堆積させる工程と、
    （ｃ）前記ダミー電極を除去することにより、前記誘電膜に開口を形成する工程と、
    （ｄ）前記開口内からその周辺の前記誘電膜上に延在する前記ゲート電極を形成する工程とを備えることを特徴とする、
    半導体装置の製造方法。
  2. 前記工程（ｃ）が、ウェットエッチング処理によって前記ダミー電極を除去する工程であることを特徴とする、
    請求項１に記載の半導体装置の製造方法。
  3. 前記工程（ｃ）が、超音波洗浄処理によって前記ダミー電極を除去する工程であることを特徴とする、
    請求項１に記載の半導体装置の製造方法。
  4. 前記工程（ａ）が、前記半導体層上の前記ゲート電極が配置される領域に、前記誘電膜よりも前記半導体層との密着性が低い材料からなる前記ダミー電極を形成する工程であることを特徴とする、
    請求項１に記載の半導体装置の製造方法。
  5. 前記工程（ｂ）が、前記工程（ｃ）において前記ダミー電極よりも除去比率が低い前記誘電膜を堆積させる工程であることを特徴とする、
    請求項１に記載の半導体装置の製造方法。
  6. 前記工程（ｂ）が、Ｃａｔ−ＣＶＤ法によって前記誘電膜を堆積させる工程であることを特徴とする、
    請求項１に記載の半導体装置の製造方法。
  7. 前記工程（ｂ）が、ＥＣＲスパッタ法によって前記誘電膜を堆積させる工程であることを特徴とする、
    請求項１に記載の半導体装置の製造方法。
  8. 前記工程（ｂ）が、前記ＡｌＧａＮ層と接する前記ダミー電極の厚さよりも薄く前記誘電膜を堆積させる工程であることを特徴とする、
    請求項１に記載の半導体装置の製造方法。
  9. 前記工程（ａ）が、Ｔ型の形状である前記ダミー電極を形成する工程であることを特徴とする、
    請求項１に記載の半導体装置の製造方法。
  10. 前記工程（ａ）が、２層以上のダミー材料から前記ダミー電極を形成する工程であり、
    前記ＡｌＧａＮ層に接する前記ダミー材料が、他の前記ダミー材料よりも酸またはアルカリ溶液に溶けやすいことを特徴とする、
    請求項９に記載の半導体装置の製造方法。
JP2013077408A 2012-07-05 2013-04-03 半導体装置の製造方法 Active JP6112940B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013077408A JP6112940B2 (ja) 2012-07-05 2013-04-03 半導体装置の製造方法
US13/910,607 US8987125B2 (en) 2012-07-05 2013-06-05 Method for manufacturing semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012151680 2012-07-05
JP2012151680 2012-07-05
JP2013077408A JP6112940B2 (ja) 2012-07-05 2013-04-03 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2014029983A true JP2014029983A (ja) 2014-02-13
JP2014029983A5 JP2014029983A5 (ja) 2015-12-17
JP6112940B2 JP6112940B2 (ja) 2017-04-12

Family

ID=49878827

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013077408A Active JP6112940B2 (ja) 2012-07-05 2013-04-03 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US8987125B2 (ja)
JP (1) JP6112940B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110854185A (zh) * 2014-05-30 2020-02-28 台达电子工业股份有限公司 半导体装置
CN112768359A (zh) * 2020-12-31 2021-05-07 深圳市汇芯通信技术有限公司 用于制备射频半导体器件的方法及其结构
CN113903664B (zh) * 2021-09-13 2023-07-11 深圳市汇芯通信技术有限公司 半导体器件的制备方法及其结构

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6039875A (ja) * 1983-08-12 1985-03-01 Fujitsu Ltd 半導体装置の製造方法
JPS63129632A (ja) * 1986-11-20 1988-06-02 Sumitomo Electric Ind Ltd 絶縁膜のパタ−ン形成方法とそれを利用した電界効果トランジスタのゲ−ト電極の形成方法
JPH01194475A (ja) * 1988-01-29 1989-08-04 Sumitomo Electric Ind Ltd 電界効果トランジスタ及びその製造方法
JPH05152294A (ja) * 1991-12-02 1993-06-18 Mitsubishi Electric Corp 微細パターンの形成方法と半導体装置の製造方法
JPH0697160A (ja) * 1992-07-31 1994-04-08 Toshiba Corp 半導体装置およびその製造方法
JP2004273752A (ja) * 2003-03-07 2004-09-30 Matsushita Electric Ind Co Ltd 半導体発光素子の製造方法
JP2004273655A (ja) * 2003-03-07 2004-09-30 Nippon Telegr & Teleph Corp <Ntt> ヘテロ構造電界効果トランジスタ
JP2010205837A (ja) * 2009-03-02 2010-09-16 Mitsubishi Electric Corp 電界効果型トランジスタ及びその製造方法
JP2011233612A (ja) * 2010-04-26 2011-11-17 Mitsubishi Electric Corp 半導体装置及びその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6032364A (ja) * 1983-08-01 1985-02-19 Toshiba Corp 半導体装置の製造方法
US4711701A (en) * 1986-09-16 1987-12-08 Texas Instruments Incorporated Self-aligned transistor method
US4859618A (en) * 1986-11-20 1989-08-22 Sumitomo Electric Industries, Ltd. Method of producing the gate electrode of a field effect transistor
KR910005400B1 (ko) * 1988-09-05 1991-07-29 재단법인 한국전자통신연구소 다층레지스트를 이용한 자기정합형 갈륨비소 전계효과트랜지스터의 제조방법
US5212117A (en) * 1989-10-24 1993-05-18 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device contact structure using lift
JPH05267350A (ja) 1992-03-23 1993-10-15 Sumitomo Electric Ind Ltd 半導体装置の製造方法
JP2809189B2 (ja) 1996-04-25 1998-10-08 日本電気株式会社 半導体トランジスタの製造方法
US5929467A (en) * 1996-12-04 1999-07-27 Sony Corporation Field effect transistor with nitride compound
JP2000077351A (ja) 1998-08-28 2000-03-14 Japan Radio Co Ltd 多層レジスト構造基板およびｔ型ダミーゲート構造基板の製造方法
JP2000195874A (ja) 1998-12-25 2000-07-14 Fujitsu Quantum Device Kk 半導体装置及びその製造方法
KR100378259B1 (ko) * 2001-01-20 2003-03-29 주승기 결정질 활성층을 포함하는 박막트랜지스터 제작 방법 및장치
US6885032B2 (en) * 2001-11-21 2005-04-26 Visible Tech-Knowledgy, Inc. Display assembly having flexible transistors on a flexible substrate
KR100700493B1 (ko) * 2005-05-24 2007-03-28 삼성에스디아이 주식회사 효율적인 필라멘트 배열 구조를 갖는 촉매 강화 화학 기상증착 장치
EP1921669B1 (en) * 2006-11-13 2015-09-02 Cree, Inc. GaN based HEMTs with buried field plates

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6039875A (ja) * 1983-08-12 1985-03-01 Fujitsu Ltd 半導体装置の製造方法
JPS63129632A (ja) * 1986-11-20 1988-06-02 Sumitomo Electric Ind Ltd 絶縁膜のパタ−ン形成方法とそれを利用した電界効果トランジスタのゲ−ト電極の形成方法
JPH01194475A (ja) * 1988-01-29 1989-08-04 Sumitomo Electric Ind Ltd 電界効果トランジスタ及びその製造方法
JPH05152294A (ja) * 1991-12-02 1993-06-18 Mitsubishi Electric Corp 微細パターンの形成方法と半導体装置の製造方法
JPH0697160A (ja) * 1992-07-31 1994-04-08 Toshiba Corp 半導体装置およびその製造方法
JP2004273752A (ja) * 2003-03-07 2004-09-30 Matsushita Electric Ind Co Ltd 半導体発光素子の製造方法
JP2004273655A (ja) * 2003-03-07 2004-09-30 Nippon Telegr & Teleph Corp <Ntt> ヘテロ構造電界効果トランジスタ
JP2010205837A (ja) * 2009-03-02 2010-09-16 Mitsubishi Electric Corp 電界効果型トランジスタ及びその製造方法
JP2011233612A (ja) * 2010-04-26 2011-11-17 Mitsubishi Electric Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US8987125B2 (en) 2015-03-24
US20140011349A1 (en) 2014-01-09
JP6112940B2 (ja) 2017-04-12

Similar Documents

Publication Publication Date Title
KR101202497B1 (ko) 보호층 및 저손상 리세스를 갖는 질화물계 트랜지스터 및 그의 제조 방법
JP4845872B2 (ja) Ｍｉｓ構造を有する半導体装置及びその製造方法
KR101903509B1 (ko) 전계효과형 화합물반도체소자의 제조방법
US9842905B2 (en) Semiconductor device and method for fabricating the same
WO2020135770A1 (zh) 高电子迁移率晶体管及其制造方法
JP2008124262A (ja) 選択再成長を用いたＡｌＧａＮ／ＧａＮ−ＨＥＭＴの製造方法
WO2017080126A1 (zh) 基于氟化石墨烯钝化的AlGaN/GaN HEMT器件及制作方法
JP2011129769A (ja) 窒化物半導体素子および窒化物半導体素子の製造方法
JP5202897B2 (ja) 電界効果トランジスタおよびその製造方法
JP5297806B2 (ja) Ｉｉｉ族窒化物半導体素子の製造
JP5792922B2 (ja) ショットキバリアダイオードおよびその製造方法
JP2014199864A (ja) 半導体装置及びその製造方法
JP6112940B2 (ja) 半導体装置の製造方法
CN109841519B (zh) 形成氮化物半导体器件的方法
JP4439955B2 (ja) 半導体装置及び半導体レーザ装置の製造方法
JP2012234984A (ja) 半導体装置
JP6348451B2 (ja) ヘテロ接合バイポーラトランジスタ
JP2001102565A (ja) 半導体装置及びその製造方法
US20200168718A1 (en) Method for manufacturing an ohmic contact for a hemt device
JP2010098251A (ja) 半導体装置及びその製造方法
US10741666B2 (en) High electron mobility transistor and method for forming the same
CN113140630B (zh) 增强型HEMT的p型氮化物栅的制备方法及应用其制备增强型氮化物HEMT的方法
JP2014107423A (ja) ヘテロ接合電界効果トランジスタ及びその製造方法
JP2015165530A (ja) 半導体装置および半導体装置の製造方法
JP2014060427A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151029

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151029

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160909

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170314

R150 Certificate of patent or registration of utility model

Ref document number: 6112940

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250