JP2014026657A - 半導体装置 - Google Patents

Abstract

【課題】通信距離が極端に短い場合でも半導体装置が正常に動作し、かつ、大きい電力が
供給された場合に半導体装置の回路の動作に必要ない電力を蓄電する半導体装置を提供す
ることを課題とする。
【解決手段】アンテナと、アンテナと接続された第１のＡＣ／ＤＣ変換回路と、アンテナ
とスイッチ素子を介して接続された第２のＡＣ／ＤＣ変換回路と、第１のＡＣ／ＤＣ変換
回路から出力される電圧の値に応じてスイッチ素子の動作を制御する検出回路と、第２の
ＡＣ／ＤＣ変換回路を介して、アンテナから供給される電力を蓄電するバッテリーとを設
ける。スイッチ素子が動作した場合に、外部から供給される電力の少なくとも一部が第２
のＡＣ／ＤＣ変換回路を介してバッテリーに供給される構成とする。
【選択図】図１

Description

本発明は無線通信によりデータの交信（受信、送信）を行う半導体装置に関する。本発明
は、特に無線通信において大電力を受信した場合に半導体装置に設けられた素子の劣化や
破壊を防止する保護回路を具備する半導体装置に関する。

近年、無線通信を利用した個体識別技術（以下、無線通信システムという）が注目を集め
ている。特に、無線通信によりデータの交信を行うデータキャリアとして、ＲＦＩＤ（Ｒ
ａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）技術を利用した半導体
装置（ＲＦＩＤタグ、ＲＦタグ、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）タグ、
ＩＣチップ、無線タグ、電子タグとも呼ばれる）による個体識別技術が注目を集めている
。無線で情報の送受信が可能である半導体装置は、個々の対象物の生産、管理等に役立て
られ始めており、個人認証への応用も進められている。

ここでいう無線通信システムとは、リーダ／ライタ等の電力供給源兼送受信器と、半導体
装置等の送受信器との間を無線でデータのやりとりをする通信システムである。

無線通信システムでは、リーダ／ライタと半導体装置とが物理的に接続されている必要が
ない。つまり、リーダ／ライタが指定する領域に半導体装置が存在しさえすれば、リーダ
／ライタは半導体装置と通信し、半導体装置とデータのやりとりをおこなうことができる
。

リーダ／ライタと半導体装置間においては、通信距離を伸ばすためにリーダ／ライタから
半導体装置への電力供給効率を高める研究開発が盛んである（例えば、特許文献１を参照
）。

特開２００６−５６５１号公報

一方、無線通信システムにおいては、リーダ／ライタにより複数の半導体装置を同時に読
み取る場合、リーダ／ライタとそれぞれの半導体装置との間の距離（以下、通信距離と記
す）は同一とならない場合がある。また、半導体装置が貼り付けられた商品をカートンに
詰めてフォークリフトでリーダ／ライタの前を通過するなど、通信距離は時々刻々と変化
する場合もあり得る。

一般に電力は、電力が放射される点から電力の測定点までの距離の二乗に比例して減衰す
る。つまり、通信距離によってリーダ／ライタから半導体装置へ供給される電力は異なる
。

そのため、特にリーダ／ライタと半導体装置が接触しているときなど通信距離が極端に短
い場合には、半導体装置に大電力が供給されてしまう。大電力が半導体装置に供給されて
しまった場合、半導体装置はリーダ／ライタからの信号を正確に復調できずに誤動作し、
半導体装置の内部素子が劣化する。また最悪の場合には、半導体装置自体が破壊されたり
する可能性がある。

また、素子の劣化・破壊を抑える為に半導体装置内部に保護回路を設け、大電力が供給さ
れても電力を分割させる保護回路を設け半導体装置の素子に一定の電圧値以上が加わらな
い構成とする方法があるが、この場合、外部から供給された電力を無駄に消費しているこ
ととなる。

本発明は、以上のような問題を鑑みてなされたものであり、通信距離が極端に短い場合で
も半導体装置が正常に動作し、かつ、大電力が供給された場合に半導体装置の回路の動作
に必要ない電力を蓄電する半導体装置を提供することを課題とする。

本発明の半導体装置は、アンテナと、アンテナと接続された第１のＡＣ／ＤＣ変換回路と
、アンテナとスイッチ素子を介して接続された第２のＡＣ／ＤＣ変換回路と、第１のＡＣ
／ＤＣ変換回路から出力される電圧の値に応じてスイッチ素子の動作を制御する検出回路
と、第２のＡＣ／ＤＣ変換回路を介して、アンテナから供給される電力を蓄電するバッテ
リーとを有する。つまり、スイッチ素子が動作した場合に、外部から供給される電力の少
なくとも一部が第２のＡＣ／ＤＣ変換回路を介してバッテリーに供給される。

また、本発明の半導体装置は、アンテナと、アンテナと接続された第１のＡＣ／ＤＣ変換
回路と、アンテナとスイッチ素子を介して接続された第２のＡＣ／ＤＣ変換回路と、第１
のＡＣ／ＤＣ変換回路から出力される電圧の値に応じてスイッチ素子の動作を制御する検
出回路と、第２のＡＣ／ＤＣ変換回路を介して、アンテナから供給される電力を蓄電する
バッテリーと、第１のＡＣ／ＤＣ変換回路を介してアンテナから供給される電力と、バッ
テリーから出力される電力とが供給されるロジック回路とを有する。

また、本発明の半導体装置は、アンテナと、アンテナと接続された第１のＡＣ／ＤＣ変換
回路と、アンテナと第１のスイッチ素子を介して接続された第２のＡＣ／ＤＣ変換回路と
、第１のＡＣ／ＤＣ変換回路から出力される電圧の値に応じて第１のスイッチ素子の動作
を制御する第１の検出回路と、第２のＡＣ／ＤＣ変換回路を介して、アンテナから供給さ
れる電力を蓄電するバッテリーと、第１のＡＣ／ＤＣ変換回路から出力される電圧の値に
応じて第２のスイッチ素子及び第３のスイッチ素子の動作を制御する第２の検出回路と、
第１のＡＣ／ＤＣ変換回路及び第２のスイッチ素子を介してアンテナから供給される電力
と、第３のスイッチ素子を介してバッテリーから出力される電力とが供給されるロジック
回路とを有する。

また、本発明の半導体装置は、アンテナと、アンテナと接続された第１のＡＣ／ＤＣ変換
回路と、アンテナと第１のスイッチ素子を介して接続された第２のＡＣ／ＤＣ変換回路と
、第１のＡＣ／ＤＣ変換回路から出力される電圧の値に応じて第１のスイッチ素子の動作
を制御する第１の検出回路と、第２のＡＣ／ＤＣ変換回路を介して、アンテナから供給さ
れる電力を蓄電するバッテリーと、第１のＡＣ／ＤＣ変換回路と接続され、且つバッテリ
ーと第２のスイッチ素子を介して接続された定電圧回路と、定電圧回路から出力される電
圧の値に応じて第２のスイッチ素子の動作を制御する第２の検出回路とを有する。

また、本発明の半導体装置は、上記構成において、バッテリーが第２のＡＣ／ＤＣ変換回
路と充電制御回路を介して電気的に接続されていることを特徴とする。

また、本発明の半導体装置は、アンテナと、アンテナと接続された第１のＡＣ／ＤＣ変換
回路と、アンテナと第１のスイッチ素子を介して接続された第２のＡＣ／ＤＣ変換回路と
、アンテナと電気素子を介して接続された第２のスイッチ素子と、第２のＡＣ／ＤＣ変換
回路と充電制御回路を介して電気的に接続され、アンテナから供給される電力を蓄電する
バッテリーと、第１のＡＣ／ＤＣ変換回路から出力される電圧の値に応じて第１のスイッ
チ素子の動作を制御し、且つ第１のＡＣ／ＤＣ変換回路から出力される電圧及びバッテリ
ーの充電状況に応じて第２のスイッチ素子の動作を制御する第１の検出回路と、バッテリ
ーと接続された第３のスイッチ素子と、第１のＡＣ／ＤＣ変換回路から出力される電圧に
応じて第３のスイッチ素子の動作を制御する第２の検出回路とを有する。

なお、本明細書において接続されているとは、電気的に接続されているものとする。

また、本明細書においてトランジスタは、様々な形態のトランジスタを適用させることが
できる。よって、適用可能なトランジスタの種類に限定はない。したがって、非結晶シリ
コンや多結晶シリコンに代表される非単結晶半導体膜を用いた薄膜トランジスタ（ＴＦＴ
）、半導体基板やＳＯＩ基板を用いて形成されるトランジスタ、ＭＯＳ型トランジスタ、
接合型トランジスタ、バイポーラトランジスタ、ＺｎＯ、ａ−ＩｎＧａＺｎＯなどの化合
物半導体を用いたトランジスタ、有機半導体やカーボンナノチューブを用いたトランジス
タ、その他のトランジスタを適用することができる。なお、非単結晶半導体膜には水素ま
たはハロゲンが含まれていても良い。また、トランジスタが配置されている基板の種類は
様々なものを用いることができ、特定のものに限定されることはない。したがって、たと
えば、単結晶基板、ＳＯＩ基板、ガラス基板、石英基板、プラスチック基板、紙基板、セ
ロファン基板、石材基板などに配置することができる。また、ある基板でトランジスタを
形成した後、別の基板にトランジスタを移動させて配置するようにしても良い。

また、複数の回路を同一基板上に形成することにより、部品点数を減らしてコストを削減
し、他の回路の部品との接続点数を減らして信頼性を向上させることができる。あるいは
、回路の一部がある基板上に形成されており、回路の別の一部が別基板上に形成されてい
ても良い。つまり、回路のすべてが同じ基板上に形成されていなくても良い。たとえば、
回路の一部はガラス基板上にトランジスタを用いて形成し、回路の別の一部は単結晶基板
上に形成し、そのＩＣチップをＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）で接続してガラス
基板上に配置しても良い。あるいは、そのＩＣチップをＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａ
ｔｅｄ Ｂｏｎｄｉｎｇ）やプリント基板を用いてガラス基板と接続しても良い。このよ
うに、回路の一部が同じ基板上に形成されていることにより、部品点数を減らしてコスト
を削減し、回路と部品との接続点数を減らして、信頼性を向上させたりすることができる
。また、駆動電圧が高い部分や駆動周波数の高い部分を同じ基板上に形成しないようにす
れば、消費電力の増大を防ぐことができる。

本発明のデータキャリアに適用するトランジスタの構成として、たとえば、ゲート本数が
２本以上になっているマルチゲート構造を用いても良い。マルチゲート構造にすることに
より、オフ電流を低減し、トランジスタの耐圧性を向上させて信頼性を良くし、飽和領域
で動作するときに、ソース端子とドレイン端子の間の電圧が変化してもソース端子とドレ
イン端子の間の電流はあまり変化せず、フラットな特性にすることができる。また、チャ
ネルの上下にゲート電極が配置されている構造でも良い。チャネルの上下にゲート電極が
配置されている構造にすることにより、チャネル領域が増えるため、電流量を大きくし、
空乏層ができやすくなってＳ値を良くすることができる。また、トランジスタの構造は、
チャネルの上にゲート電極が配置されている構造、チャネルの下にゲート電極が配置され
ている構造、正スタガ構造、逆スタガ構造、いずれの構造でも良い。チャネル領域が複数
の領域に分かれていても良いし、複数のチャネル領域が並列に接続されていても良いし、
直列に接続されていても良い。また、チャネル領域（もしくはその一部）にソース電極や
ドレイン電極が重なっていても良い。チャネル領域（もしくはその一部）にソース電極や
ドレイン電極が重なっている構造にすることにより、チャネルの一部に電荷がたまり、動
作が不安定になるのを防ぐことができる。また、ソース領域およびドレイン領域にＬＤＤ
領域があっても良い。ＬＤＤ領域を設けることにより、オフ電流を低減し、トランジスタ
の耐圧性を向上させて信頼性を良くし、飽和領域で動作するときにソース端子とドレイン
端子の間の電圧が変化してもソース端子とドレイン端子の間の電流はあまり変化せず、フ
ラットな特性にすることができる。

本発明を用いることで、通信距離が極端に短く半導体装置に大きい電力が供給された場合
であっても、半導体装置に生じる不具合を防止し、且つ半導体装置の回路の動作に必要と
されない電力（余分な電力）を無駄に消費するのではなく、バッテリーに蓄電することに
よって、電力の有効活用を達成することが可能となる。

本発明の半導体装置の一構成例を示す図。 本発明の半導体装置の一構成例を示す図。 本発明の半導体装置の一構成例を示す図。 本発明の半導体装置の一構成例を示す図。 本発明の半導体装置の検出回路の一構成例を示す図。 本発明の半導体装置の一構成例を示す図。 本発明の半導体装置の一構成例を示す図。 本発明の半導体装置の一構成例を示す図。 本発明の半導体装置の一構成例を示す図。 本発明の半導体装置の一構成例を示す図。 本発明の半導体装置の充電制御回路の一構成例を示す図。 本発明の半導体装置の充電制御回路の一構成例を示す図。 本発明の半導体装置の検出回路の一構成例を示す図。 本発明の半導体装置の作製方法の一例を示す図。 本発明の半導体装置の作製方法の一例を示す図。 本発明の半導体装置の作製方法の一例を示す図。 本発明の半導体装置の作製方法の一例を示す図。 本発明の半導体装置の作製方法の一例を示す図。 本発明の半導体装置の作製方法の一例を示す図。 本発明の半導体装置の作製方法の一例を示す図。 本発明の半導体装置の作製方法の一例を示す図。 本発明の半導体装置の使用形態の一例を示す図。

本発明の実施の形態について、図面を用いて以下に説明する。但し、本発明は以下の説明
に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々
に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施
の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構
成において、同じものを指す符号は異なる図面間で共通して用いる場合がある。
（実施の形態１）

本実施の形態では、本発明の半導体装置の構成と動作の一例に関して図面を参照して説明
する。

本実施の形態で示す半導体装置は、入力部１０、第１のＤＣ変換回路２２、第１の検出回
路２３とスイッチ素子２４と第２のＤＣ変換回路２５を具備するリミッタ回路１３、バッ
テリー２６を具備する充電回路１４を有している（図１参照）。また、第１のＤＣ変換回
路２２により変換された直流電圧は、第１の出力部１１に出力され、バッテリー２６の電
力は出力部１２に接続された回路に供給される。

入力部１０は、例えば、アンテナと接続した構成とすることができ、アンテナが受信した
電力が供給される構成とすることができる。

第１のＤＣ変換回路２２は、入力部１０から出力された交流電圧を直流電圧に変換して第
１の出力部１１、リミッタ回路１３に出力する。また、第２のＤＣ変換回路２５は、スイ
ッチ素子２４がオンしたときに入力部１０から出力された交流電圧を直流電圧に変換して
充電回路１４に出力する。第１のＤＣ変換回路２２、第２のＤＣ変換回路２５は、半波整
流回路、半波倍圧整流回路、全波整流回路、コッククロフト等で設けることができる。な
お、第１のＤＣ変換回路２２と第２のＤＣ変換回路２５は、同一の構成で設けてもよいし
、異なる構成で設けてもよい。また、ここでいうＤＣ変換回路は、交流信号を直流信号に
変換するＡＣ／ＤＣ変換回路をいう。

第１の検出回路２３は、第１のＤＣ変換回路２２から出力された直流電圧の電圧値により
、スイッチ素子２４のオン又はオフを制御する機能を有する。第１の検出回路２３として
は、例えば、抵抗素子６１、ｎ段接続ダイオード６２、ｐチャネル型トランジスタ６３及
びｎチャネル型トランジスタ６４を用いて構成することができる（図５参照）。なお、ト
ランジスタとしては、例えば、薄膜トランジスタ（ＴＦＴ）を用いて形成することができ
る。

次に、図５に示した第１の検出回路２３の動作について説明する。Ｖｉｎに直流電圧を印
加し、ｎ段接続ダイオード６２が導通状態でないときはＶｂｉａｓによりｎチャネル型ト
ランジスタ６４が導通状態にあり、ｐチャネル型トランジスタ６３が非導通状態なのでス
イッチ素子２４（ここではｎチャネル型トランジスタとする）へはＧＮＤ電位が供給され
るのでスイッチ素子２４は非導通となりバッテリー２６は充電されない。ｎ段接続ダイオ
ード６２が導通状態になると抵抗素子６１に電流が流れ、電圧降下を生じるのでｐチャネ
ル型トランジスタ６３のゲートとソース間電位は０より小さくなる。ゲートとソース間電
位がｐチャネル型トランジスタ６３のしきい値以上であれば、ｐチャネル型トランジスタ
６３は導通状態となりスイッチ素子２４へｎチャネル型トランジスタ６４のドレインとソ
ース間電位が送られることになりスイッチ素子２４は導通状態になりバッテリー２６は充
電を開始するという構成になっている。

上記の第１の検出回路２３のｎ段接続ダイオードについて、ｎ個の直列接続されたダイオ
ードが全て導通状態になる電位がｎ段接続ダイオードに印加されたときにはじめて上記検
出回路は動作する。つまり、直列接続するダイオードの個数、ダイオードのしきい値によ
り検出回路の動作開始電圧は決定されることになる。

なお、図１において、第１の検出回路２３を第１のＤＣ変換回路２２の後に設けることに
より、第１のＤＣ変換回路２２を出力電圧が最大定格以下でリミッタ回路１３を動作させ
ることを可能としているが、他の位置に第１の検出回路２３を配置する構成としてもよい
。

スイッチ素子２４は、入力部１０と第２のＤＣ変換回路２５との電気的な接続を制御する
ものであればよく、伝播遅延時間が短く高速スイッチングによるノイズが小さいものが好
ましい。例えば、スイッチ素子２４は、トランジスタ、サイリスタ等で設けることができ
る。

本発明においてバッテリーとは、充電することで連続使用時間を回復することができる蓄
電手段のことをいう。なお蓄電手段としては２次電池、キャパシタ等があるが本明細書に
おいては総称してバッテリーという。なお、バッテリー２６としては、その用途により異
なるが、例えば、リチウム電池、好ましくはゲル状電解質を用いるリチウムポリマー電池
や、リチウムイオン電池等を用いることで、小型化が可能である。勿論、充電可能な電池
であればなんでもよく、ニッケル水素電池、ニカド電池、有機ラジカル電池、鉛蓄電池、
空気二次電池、ニッケル亜鉛電池、銀亜鉛電池などの充放電可能な電池であってもよいし
、また大容量のコンデンサーなどを用いても良い。

なお、本発明のバッテリーとして用いることのできる大容量のコンデンサーとしては、電
極の対向面積が大きいものであることが望ましい。活性炭、フラーレン、カーボンナノチ
ューブなど比表面積の大きい電極用材料を用いた電気二重層コンデンサーを用いることが
好適である。コンデンサーは電池に較べ構成が単純であり薄膜化や積層化も容易である。
電気二重層コンデンサーは蓄電機能を有し、充放電の回数が増えても劣化が小さく、急速
充電特性にも優れているため好適である。

また、第１の出力部１１や第２の出力部１２には、集積回路等を接続した構成とすること
ができる。

なお、図１において、第２のＤＣ変換回路２５をリミッタ回路１３に設けた場合を示して
いるが、充電回路１４に設けた構成としてもよい。

次に、本実施の形態で示す半導体装置の動作について説明する。

まず、外部から入力部１０に交流電圧が入力されると、第１のＤＣ変換回路２２は、交流
電圧を直流電圧に変換し、第１の検出回路２３に入力される。第１の検出回路２３に入力
された直流電圧が一定の電圧値（Ｖｘ）未満である場合には、スイッチ素子２４はオフの
状態（入力部１０と第２のＤＣ変換回路２５とが電気的に絶縁された状態）を維持し、第
２のＤＣ変換回路２５には供給されない。その結果、入力部１０に入力された交流電圧は
、第１のＤＣ変換回路２２により交流電圧から直流電圧に変換された後、第１の出力部に
供給される。

一方、第１の検出回路２３に入力された直流電圧が一定の電圧値（Ｖｘ）以上である場合
には、スイッチ素子２４に電圧が印加されオンの状態（入力部１０と第２のＤＣ変換回路
２５とが電気的に接続された状態）となる。その結果、入力部１０に入力された交流電圧
は、第１のＤＣ変換回路２２により直流電圧に変換された後、第１の出力部１１に供給さ
れると共に、スイッチ素子２４を介して第２のＤＣ変換回路２５により直流電圧に変換さ
れた後充電回路１４に設けられたバッテリー２６に供給される。

入力部１０に入力された交流電圧と、第１のＤＣ変換回路２２から出力される直流電圧は
相関関係があり、入力部１０に入力された交流電圧が大きくなるにつれて第１のＤＣ変換
回路２２の出力電圧が増加する。第１のＤＣ変換回路２２から出力される電圧が一定値以
上である場合には、第１のＤＣ変換回路２２を含む第１の出力部１１に接続された回路を
破損する恐れがあるため、リミッタ回路１３を設けることによって、入力部１０に高い交
流電圧が供給された場合には、充電回路１４に供給させる構成となっている。

また、充電時において第１のＤＣ変換回路２２と第１の出力部１１に接続された回路を直
列接続したインピーダンスＺ１と、第２のＤＣ変換回路２５とバッテリー２６を直列接続
したインピーダンスＺ２を制御することによって、第１の出力部１１に接続された回路と
バッテリー２６への供給電力の比を調整することができる。インピーダンスＺ１とインピ
ーダンスＺ２の制御は、第１のＤＣ変換回路２２及び第２のＤＣ変換回路２５の素子サイ
ズに依存するため、実施者が第１のＤＣ変換回路２２及び第２のＤＣ変換回路２５の素子
サイズを選択的に設けることによって、適宜インピーダンスＺ１とインピーダンスＺ２の
値を制御すればよい。

また、充電回路１４に充電制御回路２７を設け、バッテリー２６の充電を制御する構成と
してもよい（図２参照）。

上述したように、バッテリー２６が充電可能な状態である場合、リミッタ回路１３が動作
してスイッチ素子２４がオンすると、入力部１０に入力された交流電圧がバッテリー２６
へ供給される。しかし、バッテリー２６の充電が十分である場合、過充電によりバッテリ
ー２６に不具合が生ずる恐れがある。従って、充電制御回路２７を設けることによって、
バッテリー２６への過充電による当該バッテリー２６の破壊を防止することができる。

バッテリー２６の保護回路として機能する充電制御回路２７は、バッテリー２６の過充電
、発熱を検知し、異常がある時には、電流源、電圧源をシャットダウンする機能を有する
ものであればよい。また、バッテリー２６に適した充電方式が選択できる回路で設けるこ
とが好ましい。例えば、バッテリー充電方式には−ΔＶ充電、タイマー充電、定電圧定電
流充電、ΔＴ／Δｔ検出などがある。バッテリー２６は、過充電により体積エネルギー密
度が低下する特性を持っているため、当該バッテリー２６に適した充電方式を選択する必
要がある。

図２に示す充電制御回路２７としては、第２のＤＣ変換回路２５より入力された電気信号
の電圧レベルを制御してバッテリー２６に出力する回路であればよい。例えば、図１１（
Ａ）に示すように、電圧を制御する回路であるレギュレーター１４５と整流特性を有する
ダイオード１４６で構成することができる。ダイオード１４６は、バッテリー２６に充電
された電力の漏洩を防止するものである。そのため、図１１（Ｂ）に示すように、ダイオ
ード１４６をスイッチ１４７に置き換えた構成としてもよい。スイッチ１４７を設ける場
合、バッテリー２６の充電が行われている状態でオンにし、充電が行われていない状態で
オフとすることによりバッテリー２６に充電された電力の漏洩を防止できる。

なお、充電制御回路２７の構成は１例に限定されずバッテリー２６を保護するための様々
な機能を有した構成としてもよく、例えば、電源部７１、出力電流制御部７２、出力電圧
制御部７３、充電制御部７４、逆流防止部７５、電池接続検出部７６、温度検出部７７を
設けた構成とすることができる（図１２参照）。

図１２の逆流防止部７５は、第２のＤＣ変換回路２５を介して供給される電力を遮断した
とき、バッテリー２６から第２のＤＣ変換回路２５を介して電力が放電されることを防止
する。逆流防止部７５としては、ショットキーバリアダイオードが一般的であるが、トラ
ンジスタ、リレーを使用する場合もある。逆流防止部７５は、トランジスタやダイオード
にせよ低損失なスイッチが好ましい。

図１２の温度検出部７７は、サーミスタで構成され急速充電時の電池の温度検出を行う場
合に使用する。また、電池が定格温度以内か、電池周辺回路から発生する熱による影響、
電池内部ショート時の充電による発熱などを検出することもできる。

本実施の形態にある充電制御回路の温度検出部７７では、温度変化に対し電気抵抗の変化
量が大きいことを特徴とするサーミスタを用い、電圧や電流の変化分から温度を知る構成
とする。なお、温度検出部７７は、急速充電時の電池の温度、電池周辺回路から発生する
熱による影響、電池内部ショート時の充電による発熱などを検出する機能を有する。

図１２の温度検出部７７を構成するサーミスタは、一般的には±１℃以内のサーミスタが
用いられるが、サーミスタの材質は、ＮＴＣサーミスタ、ＰＴＣサーミスタ、ＣＴＲサー
ミスタ等用途に合った使い方ができればどの材質を用いてもよい。

以上のように、第１のＤＣ変換回路２２及び第２のＤＣ変換回路２５を設け、外部から入
力された電力の供給先を制御することによって第１のＤＣ変換回路を保護した状態で、バ
ッテリーに充電を行い電力の有効活用が行えるようになる。

なお、本実施の形態は、本明細書の他の実施の形態で示した半導体装置の構成と組み合わ
せて実施することができる。

（実施の形態２）
本実施の形態では、本発明の半導体装置を無線で情報の送受信が可能な無線タグ（ＲＦＩ
Ｄ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）タグ、ＩＣ（Ｉ
ｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）タグ、ＩＣチップ、ＲＦタグ、電子タグとも呼ば
れる）として設けた場合に関して図面を参照して説明する。

本実施の形態で示す半導体装置は、アンテナ４０、第１のＤＣ変換回路２２、リミッタ回
路１３、充電回路１４、符号化されたデータを変調する変調回路２８、アンテナ４０から
受信した信号をデジタル化する復調回路２９、第１のＤＣ変換回路２２の出力電圧を一定
電圧にする定電圧回路３０、クロック生成回路３１、符号化回路３２、コントローラ回路
３３、判定回路３４、メモリ３５、を有している（図３参照）。なお、上記のリミッタ回
路１３は第１の検出回路２３とスイッチ素子２４と第２のＤＣ変換回路２５を有し、充電
回路１４はバッテリー２６と充電制御回路２７を有している。また、符号化回路３２、コ
ントローラ回路３３、判定回路３４及びメモリ３５を具備する回路をロジック回路３８と
いい、定電圧回路３０からロジック回路３８に一定電圧を供給する構成となっている。

なお、本実施の形態で示す半導体装置を、無線タグ、無線チップとして活用してもよい。

また、図３のより具体的な構成を図４に示す。

図４に示す形態は、図３と同じ形態になっている。なお、第１の検出回路２３は、４段接
続ダイオード４９、抵抗素子５０、ｐチャネル型トランジスタ５１、ｎチャネル型トラン
ジスタ５２を有し、第１のＤＣ変換回路２２は、コンデンサー４４、ダイオード４５、ダ
イオード４６、コンデンサー４７、抵抗素子４８を有している（図４参照）。スイッチ素
子２４は、入力部１０と第２のＤＣ変換回路２５との電気的な接続を制御するものであれ
ばよく、本実施の形態の動作説明の為、図４ではｎチャネル型トランジスタで構成する。

次に、図４を参照して、リーダ／ライタから無線で命令を受け取り、当該リーダ／ライタ
に無線で応答を返すまでの無線タグの動作について説明する。

リーダ／ライタから送られてきた命令は、搬送波と命令信号に分けられる。搬送波を無線
タグを機能させるための電源電圧として利用し、命令信号はロジック回路３８で解析され
ることになる。具体的には、まず、アンテナ４０が電力を受信し、入力部１０から出力さ
れる交流電圧を第１のＤＣ変換回路２２で直流電圧に変換し、直流電圧を定電圧回路３０
に供給する。そして、定電圧回路３０はクロック生成回路３１とロジック回路３８の電源
電圧を生成する。リーダ／ライタから送られてきた命令信号は符号化されているので復調
回路２９でデジタル化する。デジタル化されたデータは判定回路３４で復調されたデータ
が正常に受信されたかを判定し、メモリ３５に格納されているデータをコントローラ回路
３３で抽出する。そして、タグからの応答信号の符号化を符号化回路３２で行い、符号化
された信号は変調回路２８で負荷変調されリーダ／ライタに応答信号が送られる。

第１の検出回路２３の動作原理について説明する。第１のＤＣ変換回路２２からの出力電
圧が低く４段接続ダイオード４９が導通していない時は、第１の検出回路２３は動作しな
い。第１のＤＣ変換回路２２からの出力電圧が高くなり、４段接続ダイオード４９が導通
すると、抵抗素子５０に電流が流れｐチャネル型トランジスタ５１のゲートとソース間に
電圧が現れｐチャネル型トランジスタ５１は導通する。その後、スイッチ素子２４として
機能するｎチャネル型トランジスタのゲートに電圧が印加されるのでｎチャネル型トラン
ジスタは導通し、入力部１０から出力される交流電圧を第２のＤＣ変換回路２５が直流電
圧に変換する。第２のＤＣ変換回路２５で変換された直流電圧は充電回路１４に充電され
る。

また、第１のＤＣ変換回路２２又はバッテリー２６から出力された電圧は、定電圧回路３
０により一定の電圧に調整された後にクロック生成回路３１やロジック回路３８に出力さ
れる。定電圧回路３０は、リファレンス回路及び差動増幅回路を有している。また、リフ
ァレンス回路によって基準電圧と、定電圧回路３０に入力された電圧とを差動増幅回路で
比較することによって一定電圧が生成される。

リファレンス回路８１は、ｐチャネル型トランジスタ８３とｐチャネル型トランジスタ８
４を具備したカレントミラー回路を有し、ｎチャネル型トランジスタ８５とｎチャネル型
トランジスタ８６と抵抗素子８７を有している（図１３（Ａ）参照）。差動増幅回路８２
は、ｐチャネル型トランジスタ８９とｐチャネル型トランジスタ９０を具備したカレント
ミラーと、ｎチャネル型トランジスタ９１と、ｐチャネル型トランジスタ９２と、ｐチャ
ネル型トランジスタ９３と、ｎチャネル型トランジスタ９４と、ｎチャネル型トランジス
タ９５と、ｎチャネル型トランジスタ９６と、コンデンサー９７と、コンデンサー９８を
有している（図１３（Ｂ）参照）。

リファレンス回路８１の動作原理について説明する。Ｖｉｎに直流電圧が印加されｐチャ
ネル型トランジスタ８３とｐチャネル型トランジスタ８４のゲートとソース間電位がしき
い値以上ならばＯＮする。その後、ｎチャネル型トランジスタ８５のゲート電位が上昇し
Ｖｇｓがしきい値以上となったときにｎチャネル型トランジスタ８５がＯＮする。すると
、抵抗素子８７に電流が流れ抵抗素子８７で電圧降下が発生し、その値がｎチャネル型ト
ランジスタ８６のしきい値以上ならばｎチャネル型トランジスタ８６はＯＮする。リファ
レンス回路は定電流回路であるカレントミラー回路を具備しており、ｐチャネル型トラン
ジスタ８３とｐチャネル型トランジスタ８４には同じ電流が流れる。以上の動作原理によ
りＶｂｉａｓには差動増幅回路の比較用基準電圧が生成される。

差動増幅回路８２の動作原理について説明する。ｐチャネル型トランジスタ８９とｐチャ
ネル型トランジスタ９０は、ゲートとソース間電圧がしきい値未満となったときにＯＮす
る。ｐチャネル型トランジスタ８９がＯＮすると、ｎチャネル型トランジスタ９１はゲー
トとソース間電位がしきい値以上であればＯＮしているのでｐチャネル型トランジスタ８
９のソースとドレイン間に電位差が生じる。そのため、ｐチャネル型トランジスタ９２は
ＯＮするのでＶｄｄには電圧が現れる。ｐチャネル型トランジスタ９３とｎチャネル型ト
ランジスタ９４はダイオード接続となっており、ｐチャネル型トランジスタ９３とｎチャ
ネル型トランジスタ９４のゲートノードが、リファレンス回路から供給されるＶｂｉａｓ
と同じになるように差動増幅回路８２は動作する。

以上のリファレンス回路８１と差動増幅回路８２の動作により、定電圧回路３０に入力さ
れた電圧の安定化が行われる。

メモリ３５には、電力供給無しで長時間データを保持することが可能なＥＥＰＲＯＭとＦ
ｅＲＡＭがあるが、書込み速度、書込み電圧、書込みエネルギー等を考えるとＦｅＲＡＭ
の方が実用的である。

ダイオード４５、４６、４９はダイオード素子を用いずにｎチャネル型トランジスタのゲ
ートノードとドレインノードを導通させて構成したものを用いてもよい。

アンテナ４０の形状は通信方式により選択すればよく、本実施の形態で示した無線タグに
おいては、電磁誘導方式か電波方式により通信を行うことができる。

上記に記してある負荷変調は、アンテナの終端または接続状態によってアンテナからの反
射量や位相を変化させ、データの暗号化を行うことを目的としている。負荷変調には抵抗
負荷変調と容量性負荷変調がある。

上記の無線タグはＡＳＫ変調方式と、ＦＳＫ変調方式と、ＰＳＫ変調方式に対応したもの
とする。ＡＳＫ変調方式は、送信する信号の振幅を変更する方式である。１００％ＡＳＫ
変調の場合、”０”を発振停止、”１”を発振とする。ＦＳＫ変調方式は、送信する信号
の周波数を変更する方式である。ＰＳＫ変調方式は、送信する信号の位相を変更する方式
である。

本実施の形態で示す半導体装置は、充電回路１４を図３で示した位置に搭載することで、
余分な電力をバッテリーで充電し、第１のＤＣ変換回路２２の保護を行う。また、充電し
た電圧を定電圧回路３０に供給することで、従来なしえなかった遠距離応答を実現するこ
とができる。

なお、本実施の形態は、本明細書の他の実施の形態で示した半導体装置の構成と組み合わ
せて実施することができる。
（実施の形態３）

本実施の形態で示す半導体装置は、第１のＤＣ変換回路２２、リミッタ回路１３、充電回
路１４、第１の定電圧回路５４、第２の定電圧回路５５、第１の放電制御回路２０１を有
する。なお、リミッタ回路１３は、第１の検出回路２３、スイッチ素子２４、第２のＤＣ
変換回路２５を有し、充電回路１４は、バッテリー２６を有し、第１の放電制御回路２０
１は、第２の検出回路４３とスイッチ素子５６とスイッチ素子５７とバッファ３６を有し
ている（図６参照）。

本実施の形態で示す半導体装置の動作について説明する。なお、以下の説明において、第
１の放電制御回路２０１が機能しない場合には、スイッチ素子５６がオンの状態を保持し
、スイッチ素子５７がオフの状態を維持するものとする。

まず、外部から入力部１０に交流電圧が入力されると、第１のＤＣ変換回路２２により直
流電圧に変換され、その後第１の検出回路２３に入力される。第１の検出回路２３に入力
された直流電圧が一定の電圧値（Ｖｘ）未満である場合には、スイッチ素子２４はオフの
状態（入力部１０と第２のＤＣ変換回路２５とが電気的に絶縁された状態）を維持し、第
２のＤＣ変換回路２５には供給されない。そのため、入力部１０に入力された交流電圧は
、第１のＤＣ変換回路２２により直流電圧に変換された後、第１の定電圧回路５４に供給
される。第１の放電制御回路２０１が機能しない間はスイッチ素子５６が導通状態となる
ので、第１の定電圧回路５４の出力電圧が第３の出力部１５に印加される。なお、入力部
１０に入力される交流電圧は、例えば、入力部１０をアンテナに接続することによって得
られる交流電圧を利用することができる。

また、第１の検出回路２３に入力された直流電圧が一定の電圧値（Ｖｘ）以上である場合
には、スイッチ素子２４がオンの状態（入力部１０と第２のＤＣ変換回路２５とが電気的
に接続された状態）となる。その結果、入力部１０に入力された交流電圧は第１のＤＣ変
換回路２２により直流電圧に変換された後、第１の定電圧回路５４に供給されると共に、
スイッチ素子２４を介して第２のＤＣ変換回路２５により直流電圧に変換された後充電回
路１４に設けられたバッテリー２６に供給される。第１の放電制御回路２０１が機能しな
い間はスイッチ素子５６が導通状態となり、スイッチ素子５７が非導通状態にあるので第
１の定電圧回路５４は第３の出力部１５に定電圧を供給し、充電回路１４の充電電圧は第
２の定電圧回路５５には供給されない。

入力部１０に入力された交流電圧と、第１のＤＣ変換回路２２から出力される直流電圧は
相関関係があり、入力部１０に入力された交流電圧が大きくなるにつれて第１のＤＣ変換
回路２２の出力電圧が増加する。第１のＤＣ変換回路２２から出力される電圧が一定値以
上である場合には、第１のＤＣ変換回路２２を含む第１の出力部１１に接続された回路を
破損する恐れがあるため、リミッタ回路１３を設けることによって、入力部１０に高い交
流電圧が供給された場合には、充電回路１４に供給させる構成となっている。

入力部１０に入力された交流電圧が小さくなるにつれて、第２の検出回路４３により検出
される第１の定電圧回路５４から出力された電圧が、第１の放電制御回路２０１が動作す
る電圧（Ｖｙ以下）になったときに、スイッチ素子５６は非導通状態、スイッチ素子５７
は導通状態となるので、第１の定電圧回路５４の出力電圧は第３の出力部１５に印加され
ない。一方、充電回路１４の充電電圧が第２の定電圧回路５５に供給されることになり第
３の出力部１５には第２の定電圧回路５５の出力電圧だけが印加される。

第１のＤＣ変換回路２２は、入力部１０から入力された交流電圧を直流電圧に変換して第
１の定電圧回路５４とリミッタ回路１３に出力する。また、第２のＤＣ変換回路２５は、
スイッチ素子２４がオンしたときに入力部１０から入力された交流電圧を直流電圧に変換
して充電回路１４に出力する。第１のＤＣ変換回路２２、第２のＤＣ変換回路２５は、半
波整流回路、半波倍圧整流回路、全波整流回路、コッククロフト等で設けることができる
。なお、第１のＤＣ変換回路２２と第２のＤＣ変換回路２５は、同一の構成で設けてもよ
いし、異なる構成で設けてもよい。

なお、図６において、第１の検出回路２３を第１のＤＣ変換回路２２の後に設けることに
より、第１のＤＣ変換回路２２を出力電圧が最大定格未満でリミッタ回路１３を動作させ
ることを可能としているが、他の位置に第１の検出回路２３を配置する構成としてもよい
。

また、第３の出力部１５には、上記実施の形態で示したロジック回路やクロック生成回路
等の集積回路や電源を必要とする負荷を接続した構成とすることができる。

なお、図６において、第２のＤＣ変換回路２５をリミッタ回路１３に設けた場合を示して
いるが、充電回路１４に設けた構成としてもよい。

第２の検出回路４３とバッファ３６とスイッチ素子５６とスイッチ素子５７の設置場所は
本実施の形態で示した場所に限定されず用途にあった接続をすることが好ましい。例えば
、第２の検出回路４３は第１の定電圧回路５４の出力に設置するのではなく、第１のＤＣ
変換回路２２の出力に設置しても良い。バッファ３６はスイッチ素子５６の入力ではなく
スイッチ素子５７の入力に設置してもよい。スイッチ素子５６は第１の定電圧回路５４の
出力ではなく第１の定電圧回路５４の入力に設置してもよい。スイッチ素子５７は充電回
路１４の出力ではなく第２の定電圧回路５５の出力に設置してもよい。

第１の定電圧回路５４と第２の定電圧回路５５は、上記実施の形態で示したリファレンス
回路８１と差動増幅回路８２とを有する構成とすることができる（図１３（Ａ）、図１３
（Ｂ）参照）。

第１の定電圧回路５４と第２の定電圧回路５５は、同一の構成で設けてもよいし、異なる
構成で設けてもよい。

また、充電時において第１のＤＣ変換回路２２と第１の出力部１１に接続された回路を直
列接続したインピーダンスＺ１と、第２のＤＣ変換回路２５とバッテリー２６を直列接続
したインピーダンスＺ２を制御することによって、第１の出力部１１に接続された回路へ
の供給電力とバッテリー２６への供給電力の比を調整することができる。インピーダンス
Ｚ１とインピーダンスＺ２の制御は、第１のＤＣ変換回路２２及び第２のＤＣ変換回路２
５の素子サイズに依存するため、実施者が第１のＤＣ変換回路２２及び第２のＤＣ変換回
路２５の素子サイズを選択的に設けることによって、適宜インピーダンスＺ１とインピー
ダンスＺ２の値を制御すればよい。

また、充電回路１４に充電制御回路２７を設け、バッテリー２６の充電を制御する構成と
してもよい。

以上のように、実施の形態１に第１の定電圧回路５４と第２の定電圧回路５５と第１の放
電制御回路２０１を付加することによって、第１のＤＣ変換回路を保護した状態でバッテ
リーに充電を行うことに加え、充電回路１４の充電電圧の使用サイクルを決定することが
できるようになった。また、定電圧回路を２つ用いることにより、第１の定電圧回路と第
２の定電圧回路の干渉をなくすことができる。

なお、本実施の形態は、本明細書の他の実施の形態で示した半導体装置の構成と組み合わ
せて実施することができる。
（実施の形態４）

本実施の形態で示す半導体装置は、入力部１０、第１のＤＣ変換回路２２、リミッタ回路
１３、充電回路１４、第１のＤＣ変換回路２２とバッテリー２６を供給源とする定電圧回
路５８、第２の放電制御回路２０２とを有している（図７参照）。なお、リミッタ回路１
３は、第１の検出回路２３、スイッチ素子２４、第２のＤＣ変換回路２５を有し、充電回
路１４は、バッテリー２６を有し、第２の放電制御回路２０２は、第２の検出回路４３、
スイッチ素子５９を有している。

具体的に、上記実施の形態３で示した構成と比較して、定電圧回路の数と、放電制御回路
の構成が異なっている。

本実施の形態で示す半導体装置の動作について説明する。

まず、外部から入力部１０に交流電圧が入力されると、第１のＤＣ変換回路２２により直
流電圧に変換され、その後第１の検出回路２３に入力される。第１の検出回路２３に入力
された直流電圧が一定の電圧値（Ｖｘ）未満である場合には、スイッチ素子２４はオフの
状態（入力部１０と第２のＤＣ変換回路２５とが電気的に絶縁された状態）を維持し、第
２のＤＣ変換回路２５には供給されない。その結果、入力部１０に入力された交流電圧は
、第１のＤＣ変換回路２２により直流電圧に変換された後、第１の出力部１１つまり定電
圧回路５８に供給される。第２の検出回路４３が機能しない間はスイッチ素子５９が非導
通状態となるので、第１のＤＣ変換回路２２の出力電圧が定電圧回路５８に印加され、定
電圧回路５８で生成された電圧が第３の出力部１５に印加される。

一方、第１の検出回路２３に入力された直流電圧が一定の電圧値（Ｖｘ）以上である場合
には、スイッチ素子２４に電圧が印加されオンの状態（入力部１０と第２のＤＣ変換回路
２５とが電気的に接続された状態）となる。その結果、入力部１０に入力された交流電圧
は、第１のＤＣ変換回路２２により直流電圧に変換され、定電圧回路５８に供給される。
また、入力部１０に入力された交流電圧は第２のＤＣ変換回路２５により直流電圧に変換
され、充電回路１４に設けられたバッテリー２６に供給される。第２の放電制御回路２０
２が機能しない間はスイッチ素子５９が非導通状態にあるので、第１のＤＣ変換回路２２
は定電圧回路５８に直流電圧を供給し、バッテリー２６の充電電圧は定電圧回路５８には
供給されない。

また、バッテリー２６が充電された状態で、入力部１０に最低動作電圧未満の交流電圧が
供給された場合、第１の検出回路２３に入力された直流電圧が一定の電圧値（Ｖｘ）未満
であるので、スイッチ素子２４に電圧が印加されずにオフの状態（入力部１０と第２のＤ
Ｃ変換回路２５とが電気的に絶縁された状態）となる。その結果、入力部１０に入力され
た交流電圧は、第１のＤＣ変換回路２２により直流電圧に変換され、定電圧回路５８に供
給される。また、第２の検出回路４３に入力された直流電圧が一定の電圧値（Ｖｙ）未満
となった場合、スイッチ素子５９に電圧が印加されオンの状態（第１の出力部１１と第２
の出力部１２とが電気的に接続された状態）となり、バッテリー２６の充電電圧が定電圧
回路５８に印加されるようになる。その結果、入力部１０にはチップ最低動作電圧未満の
交流電圧が供給されても、バッテリー２６の充電電圧を活用することで定電圧回路５８の
飽和電圧（Ｖｚ）以上の電圧を生成できるようになる。

第１のＤＣ変換回路２２は、入力部１０から入力された交流電圧を直流電圧に変換して定
電圧回路５８とリミッタ回路１３に出力する。また、第２のＤＣ変換回路２５は、スイッ
チ素子２４がオンしたときに入力部１０から入力された交流電圧を直流電圧に変換して充
電回路１４に出力する。第１のＤＣ変換回路２２、第２のＤＣ変換回路２５は、半波整流
回路、半波倍圧整流回路、全波整流回路、コッククロフト等で設けることができる。なお
、第１のＤＣ変換回路２２と第２のＤＣ変換回路２５は、同一の構成で設けてもよいし、
異なる構成で設けてもよい。

なお、図７において、第１の検出回路２３を第１のＤＣ変換回路２２の後に設けることに
より、第１のＤＣ変換回路２２を出力電圧が最大定格未満でリミッタ回路１３を動作させ
ることを可能としているが、他の位置に第１の検出回路２３を配置する構成としてもよい
。

なお、図７において、第２のＤＣ変換回路２５をリミッタ回路１３に設けた場合を示して
いるが、充電回路１４に設けた構成としてもよい。

入力部１０に入力された交流電圧と、第１のＤＣ変換回路２２から出力される直流電圧は
相関関係があり、入力部１０に入力された交流電圧が大きくなるにつれて第１のＤＣ変換
回路２２の出力電圧が増加する。第１のＤＣ変換回路２２から出力される電圧が一定値以
上である場合には、第１のＤＣ変換回路２２を含む第１の出力部１１に接続された回路を
破損する恐れがあるため、リミッタ回路１３を設けることによって、入力部１０に高い交
流電圧が供給された場合には、第３の出力部１５だけでなく充電回路１４にも供給させる
構成となっている。つまり、負荷を並列に増やすことで第１のＤＣ変換回路にかかる負担
を小さくすることができる。

入力部１０に入力された交流電圧が小さくなるにつれて、第２の検出回路４３により検出
される定電圧回路５８の出力電圧が、第２の放電制御回路２０２の動作する電圧（Ｖｙ以
下）になったときに、スイッチ素子５９は導通状態となるので、第１のＤＣ変換回路２２
の出力電圧と充電回路１４の充電電圧が定電圧回路５８に供給されることになり第３の出
力部１５には定電圧回路５８の出力電圧が印加される。上記の第２の放電制御回路２０２
に関して、第１のＤＣ変換回路２２が定電圧回路５８に、定電圧回路５８の入力電圧最大
定格値を印加している状態で、充電回路１４の充電電圧を定電圧回路５８に印加してしま
った場合、定電圧回路５８の破損の恐れがあるので、充電回路１４の放電条件を用途によ
り考慮する必要がある。なお、第２の検出回路４３の動作電圧をチップ最低動作電圧に設
定してしまうと、バッテリーが放電を行った後にチップが非動作となる恐れがあるので、
チップ最低動作電圧よりも若干高めに設定する。

第２の検出回路４３の設置場所は本実施の形態で示してある定電圧回路５８の出力に限定
されない。例をあげると、第１のＤＣ変換回路２２の出力に設置しても良い。

定電圧回路５８は、差動増幅回路８２で電圧比較を行う為の基準電圧を生成するリファレ
ンス回路８１と定電圧回路５８の出力電圧とリファレンス回路生成電圧との比較を行う差
動増幅回路８２を具備したものを用いることができる（図１３（Ａ）、図１３（Ｂ）参照
）。

また、充電時において第１のＤＣ変換回路２２と第１の出力部１１に接続された回路を直
列接続したインピーダンスＺ１と、第２のＤＣ変換回路２５とバッテリー２６を直列接続
したインピーダンスＺ２を制御することによって、第１の出力部１１に接続された回路と
バッテリー２６への供給電力の比を調整することができる。インピーダンスＺ１とインピ
ーダンスＺ２の制御は、第１のＤＣ変換回路２２及び第２のＤＣ変換回路２５の素子サイ
ズに依存するため、実施者が第１のＤＣ変換回路２２及び第２のＤＣ変換回路２５の素子
サイズを選択的に設けることによって、適宜インピーダンスＺ１とインピーダンスＺ２の
値を制御すればよい。

また、充電回路１４に充電制御回路２７を設け、バッテリー２６の充電を制御する構成と
してもよい。

なお、本実施の形態は、本明細書の他の実施の形態で示した半導体装置の構成と組み合わ
せて実施することができる。
（実施の形態５）

本実施の形態で示す半導体装置は、入力部１０と、第１のリミッタ回路２０３と、充電回
路１４と、第２の放電制御回路２０２と、第２のリミッタ回路２０４と、第１のＤＣ変換
回路２２とを有している（図８参照）。なお、第１のリミッタ回路２０３は、第１の検出
回路２３、スイッチ素子２４、第２のＤＣ変換回路２５を有し、充電回路１４は、バッテ
リー２６、充電制御回路２７を有し、第２の放電制御回路２０２は、第２の検出回路４３
、スイッチ素子５９を有し、第２のリミッタ回路２０４は、ＡＮＤ回路３９、電気素子２
１、スイッチ素子６０を有している。

次に、本実施の形態で示す半導体装置の動作について説明する。

まず、外部から入力部１０に交流電圧が入力されると、第１のＤＣ変換回路２２により直
流電圧に変換され、その後第１の検出回路２３に入力される。第１の検出回路２３に入力
された直流電圧が一定の電圧値（Ｖｘ）未満である場合には、スイッチ素子２４はオフの
状態（入力部１０と第２のＤＣ変換回路２５とが電気的に絶縁された状態）を維持し、第
２のＤＣ変換回路２５には供給されない。その結果、入力部１０に入力された交流電圧は
、第１のＤＣ変換回路２２で直流電圧に変換された後、第１の出力部１１に直流電圧が印
加される。

一方、第１の検出回路２３に入力された直流電圧が一定の電圧値（Ｖｘ）以上である場合
には、スイッチ素子２４に電圧が印加されオンの状態（入力部１０と第２のＤＣ変換回路
２５とが電気的に接続された状態）となる。その結果、入力部１０に入力された交流電圧
は、第１のＤＣ変換回路２２により直流電圧に変換され、第１の出力部１１に直流電圧が
印加される。また、入力部１０に入力された交流電圧は、スイッチ素子２４を介して第２
のＤＣ変換回路２５により直流電圧に変換され、第２のＤＣ変換回路２５から出力された
電圧が充電回路１４に設けられたバッテリー２６に供給される。第２の放電制御回路２０
２が機能しない間はスイッチ素子５９が非導通状態で、第１のＤＣ変換回路２２は第１の
出力部１１に直流電圧を印加し、充電回路１４の充電電圧は第２の出力部１２には印加さ
れない。

入力部１０に入力された交流電圧が小さくなるにつれて、第２の検出回路４３により検出
される第１のＤＣ変換回路２２の出力電圧が第２の放電制御回路２０２の動作する電圧（
Ｖｙ以下）になったときに、スイッチ素子５９は導通状態となるので、第１のＤＣ変換回
路２２の出力電圧が第１の出力部１１に印加され、充電回路１４の充電電圧が第２の出力
部１２に印加されることになる。上記の第２の放電制御回路２０２に関して、充電回路の
放電条件を用途により決定する必要がある。第２の放電制御回路２０２の動作電圧を半導
体装置の最低動作電圧＋αに設定することで、半導体装置を無線タグとして利用した際に
、非動作状態となることを防止させ、遠距離側の通信距離特性改善を図ることができる。

第１のＤＣ変換回路２２は、入力部１０から入力された交流電圧を直流電圧に変換して出
力する。また、第２のＤＣ変換回路２５は、スイッチ素子２４がオンしたときに入力部１
０から入力された交流電圧を直流電圧に変換して充電回路１４に出力する。第１のＤＣ変
換回路２２、第２のＤＣ変換回路２５は、半波整流回路、半波倍圧整流回路、全波整流回
路、コッククロフト等で設けることができる。なお、第１のＤＣ変換回路２２と第２のＤ
Ｃ変換回路２５は、同一の構成で設けてもよいし、異なる構成で設けてもよい。

なお、図８において、第２のＤＣ変換回路２５を第１のリミッタ回路２０３に設けた場合
を示しているが、充電回路１４に設けた構成としてもよい。

充電回路１４のバッテリー２６が満充電状態にあり、かつ第１の検出回路２３が動作する
電圧を第１のＤＣ変換回路２２が生成する場合においては、バッテリー２６の過充電を防
ぐ為に充電回路１４の充電制御回路２７により第２のＤＣ変換回路２５とバッテリー２６
がシャットダウンされてしまう。そのため、第１のＤＣ変換回路２２の劣化対策がされな
くなってしまう。それを防ぐ為に、本実施の形態では入力部１０に第２のリミッタ回路２
０４を設置している。第２のリミッタ回路２０４は、上述したように第１の検出回路２３
が動作し、かつバッテリー２６の充電状況に応じて（例えば、バッテリーが満充電状態）
において機能する。また、電気素子２１のサイズは抵抗素子では極力小さく、容量素子で
は極力大きくすることによって電気素子２１に流れる電流を大きくしインピーダンスを大
きく変化させることができる。これを踏まえて、電気素子２１のサイズを決定する必要が
ある。

第２の検出回路４３の設置場所は本実施の形態で示してある第１のＤＣ変換回路２２の出
力に限定されない。例をあげると、上述してあるように第１の出力部１１と第２の出力部
１２に、定電圧回路や集積回路等を接続し、それらの入力や出力に設置してもよい。

また、充電時において第１のＤＣ変換回路２２と第１の出力部１１に接続された回路を直
列接続したインピーダンスＺ１と、第２のＤＣ変換回路２５と充電回路１４を直列接続し
たインピーダンスＺ２を制御することによって、第１の出力部１１に接続された回路とバ
ッテリー２６への供給電力の比を調整することができる。インピーダンスＺ１とインピー
ダンスＺ２の制御は、第１のＤＣ変換回路２２及び第２のＤＣ変換回路２５の素子サイズ
に依存するため、実施者が第１のＤＣ変換回路２２及び第２のＤＣ変換回路２５の素子サ
イズを選択的に設けることによって、適宜インピーダンスＺ１とインピーダンスＺ２の値
を制御すればよい。

以上のように、本実施の形態は実施の形態２に、電気素子２１とスイッチ素子６０とＡＮ
Ｄ回路３９と充電制御回路２７を図８に示したとおりに接続することで、バッテリー２６
が満充電時において、第１のＤＣ変換回路２２とバッテリー２６の双方に対して保護対策
が行うことができる。

なお、本実施の形態は、本明細書の他の実施の形態で示した半導体装置の構成と組み合わ
せて実施することができる。
（実施の形態６）

本実施の形態で示す半導体装置は、入力部１０、第１のＤＣ変換回路２２、リミッタ回路
１３、充電回路１４、第１のＤＣ変換回路２２とバッテリー２６を供給源とする定電圧回
路５８、第２の放電制御回路２０２と、クロック生成回路３１とを有している（図９参照
）。なお、リミッタ回路１３は、第１の検出回路２３、スイッチ素子２４、第２のＤＣ変
換回路２５を有し、充電回路１４は、バッテリー２６を有し、第２の放電制御回路２０２
は、定電圧回路５８の出力電圧を検出する第２の検出回路４３、スイッチ素子５９を有し
ている。

本実施の形態は、変調時に見られる第１のＤＣ変換回路２２の出力電圧の落ち込みによっ
て発生する、クロック生成回路３１の発振周波数変動を抑えることを目的とする。クロッ
ク生成回路３１の発振周波数変動を抑えるためには、定電圧回路５８の出力電圧を安定化
させる必要がある。定電圧回路５８の供給源は第１のＤＣ変換回路２２であり、第１のＤ
Ｃ変換回路２２の出力電圧が定電圧回路５８の飽和出力電圧未満となったときにクロック
生成回路３１の発振周波数は変動する。つまり、クロック生成回路３１の発振周波数変動
の対策方法として、定電圧回路５８に供給される電圧が常に定電圧回路５８の飽和電圧以
上であればクロック生成回路３１の発振周波数変動を抑えることができる。従って、本実
施の形態は定電圧回路５８に供給される電圧が常に定電圧回路５８の飽和電圧以上になる
ように、充電回路１４で充電した電圧を定電圧回路５８に供給することで上述問題を解決
することを狙いとする。

次に、本実施の形態で示す半導体装置の動作について説明する。

まず、外部から入力部１０に交流電圧が入力されると、第１のＤＣ変換回路２２により直
流電圧に変換され、その後第１の検出回路２３に入力される。第１の検出回路２３に入力
された直流電圧が一定の電圧値（Ｖｘ）未満である場合には、スイッチ素子２４はオフの
状態（入力部１０と第２のＤＣ変換回路２５とが電気的に絶縁された状態）を維持し、第
２のＤＣ変換回路２５には供給されない。その結果、入力部１０に入力された交流電圧は
、第１のＤＣ変換回路２２で直流電圧に変換された後、定電圧回路５８に直流電圧が印加
される。すると、定電圧回路５８は一定電圧をクロック生成回路３１に印加し、クロック
生成回路３１はクロックを生成する。ここで、第１のＤＣ変換回路２２により出力された
電圧が定電圧回路５８の飽和電圧未満まで落ち込んでしまうと定電圧回路５８の出力電圧
も落ち込んでしまうためクロック生成回路３１の発振周波数は安定していない状態となる
。

一方、第１の検出回路２３に入力された直流電圧が一定の電圧値（Ｖｘ）以上である場合
には、スイッチ素子２４に電圧が印加されオンの状態（入力部１０と第２のＤＣ変換回路
２５とが電気的に接続された状態）となる。その結果、入力部１０に入力された交流電圧
は、第１のＤＣ変換回路２２により直流電圧に変換され、第１の出力部１１に直流電圧が
印加される。また、入力部１０に入力された交流電圧は、スイッチ素子２４を介して第２
のＤＣ変換回路２５により直流電圧に変換され、第２のＤＣ変換回路２５の出力電圧が充
電回路１４に設けられたバッテリー２６に印加される。第２の放電制御回路２０２が機能
しない間はスイッチ素子５９が非導通状態で、第１のＤＣ変換回路２２は定電圧回路５８
に直流電圧を印加し、バッテリー２６の充電電圧は定電圧回路５８には印加されない。定
電圧回路５８の出力電圧は、クロック生成回路３１に印加されクロック生成回路３１はク
ロックを生成し出力する。

入力部１０に入力された交流電圧が小さくなるにつれて、第２の検出回路４３により検出
される第１のＤＣ変換回路２２の出力電圧が第２の放電制御回路２０２の動作する電圧（
Ｖｙ以下）になったときに、スイッチ素子５９は導通状態となるので、第１のＤＣ変換回
路２２の出力電圧と、充電回路１４の充電電圧が定電圧回路５８に印加されることになる
。上記の第２の放電制御回路２０２に関して、充電回路の放電条件を用途により決定する
必要がある。

第１のＤＣ変換回路２２は、入力部１０から入力された交流電圧を直流電圧に変換して定
電圧回路５８とリミッタ回路１３に出力する。また、第２のＤＣ変換回路２５は、スイッ
チ素子２４がオンしたときに入力部１０から入力された交流電圧を直流電圧に変換して充
電回路１４に出力する。第１のＤＣ変換回路２２、第２のＤＣ変換回路２５は、半波整流
回路、半波倍圧整流回路、全波整流回路、コッククロフト等で設けることができる。なお
、第１のＤＣ変換回路２２と第２のＤＣ変換回路２５は、同一の構成で設けてもよいし、
異なる構成で設けてもよい。

なお、図９において、検出回路２３を第１のＤＣ変換回路２２の後に設けることにより、
第１のＤＣ変換回路２２を出力電圧が最大定格未満でリミッタ回路１３を動作させること
を可能としているが、他の位置に第１の検出回路２３を配置する構成としてもよい。

なお、図９において、第２のＤＣ変換回路２５をリミッタ回路１３に設けた場合を示して
いるが、充電回路１４に設けた構成としてもよい。

第２の検出回路４３の設置場所は本実施の形態で示してある定電圧回路５８の出力に限定
されない。例をあげると、第１のＤＣ変換回路２２の出力に設置しても良い。

また、充電時において第１のＤＣ変換回路２２と第１の出力部１１に接続された回路を直
列接続したインピーダンスＺ１と、第２のＤＣ変換回路２５と充電回路１４を直列接続し
たインピーダンスＺ２を制御することによって、第１の出力部１１に接続された回路とバ
ッテリー２６への供給電力の比を調整することができる。インピーダンスＺ１とインピー
ダンスＺ２の制御は、第１のＤＣ変換回路２２及び第２のＤＣ変換回路２５の素子サイズ
に依存するため、実施者が第１のＤＣ変換回路２２及び第２のＤＣ変換回路２５の素子サ
イズを選択的に設けることによって、適宜インピーダンスＺ１とインピーダンスＺ２の値
を制御すればよい。

以上のように本実施の形態は、実施の形態４の第３の出力部１５にクロック生成回路３１
を接続し、第２の放電制御回路が定電圧回路５８の飽和電圧値未満で動作するようにする
ことで、近距離通信時の第１のＤＣ変換回路の劣化対策と、クロック生成回路の発振周波
数変動とを抑えることができる。

なお、本実施の形態は、本明細書の他の実施の形態で示した半導体装置の構成と組み合わ
せて実施することができる。

（実施の形態７）
本実施の形態では、上記実施の形態と異なる半導体装置に関して図面を参照して説明する
。

本実施の形態で示す半導体装置は、第１のＤＣ変換回路２２、リミッタ回路１３、充電回
路１４、符号化されたデータを変調する変調回路２８、受信した信号をデジタル化する復
調回路２９、第１のＤＣ変換回路２２の出力電圧を一定電圧にする第１の定電圧回路５４
、充電回路１４からの出力電圧を一定電圧にする第２の定電圧回路５５、クロック生成回
路３１、メモリ３７、ロジック回路３８を有している（図１０参照）。なお、リミッタ回
路１３は第１の検出回路２３とスイッチ素子２４と第２のＤＣ変換回路２５を有し、充電
回路１４はバッテリー２６と充電制御回路２７を有している。また、第１の定電圧回路５
４から出力された一定電圧がロジック回路３８に供給され、第２の定電圧回路５５から出
力された一定電圧がメモリ３７に供給される構成となっている。

このように、メモリ３７にバッテリー２６から電源を供給する構成とすることによって、
メモリ３７としてＳＲＡＭやＤＲＡＭを用いた場合であっても、外部から電力が供給され
ない場合にもデータを保持することが可能となる。例えば、メモリ３７としてＳＲＡＭ型
のメモリを用いた場合、入力部１０に接続されたアンテナを介して外部から電力が供給さ
れた際にロジック回路３８が駆動することによりメモリ３７にデータを書き込み、外部か
ら電力が供給されない場合にはバッテリー２６から供給される電力によってメモリ３７の
データを保持する構成とすることができる。

なお、本実施の形態は、本明細書の他の実施の形態で示した半導体装置の構成と組み合わ
せて実施することができる。

（実施の形態８）
本実施の形態では、上記実施の形態で示した半導体装置の作製方法の一例に関して、図面
を参照して説明する。本実施の形態においては、半導体装置のリミッタ回路、ロジック回
路、充電回路等の回路に含まれる素子を同一基板上に薄膜トランジスタを用いて設ける場
合について説明する。また、充電回路に設けるバッテリーとして薄膜の二次電池を用いた
例について説明する。もちろん、二次電池の代わりに電気二重層コンデンサー等を設けた
構成とすることも可能である。なお、本実施の形態では、薄膜トランジスタ等の素子を一
度支持基板に設けた後、可撓性を有する基板に転置する場合に関して説明する。

まず、基板１３０１の一表面に絶縁膜１３０２を介して剥離層１３０３を形成し、続けて
下地膜として機能する絶縁膜１３０４と半導体膜１３０５（例えば、非晶質シリコンを含
む膜）を積層して形成する（図１４（Ａ）参照）。なお、絶縁膜１３０２、剥離層１３０
３、絶縁膜１３０４および半導体膜１３０５は、連続して形成することができる。

基板１３０１は、ガラス基板、石英基板、ステンレス等の金属基板、セラミック基板、Ｓ
ｉ基板等の半導体基板、ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板等な
どから選択されるものである。他にもプラスチック基板として、ポリエチレンテレフタレ
ート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥ
Ｓ）、アクリルなどの基板を選択することもできる。なお、本工程では、剥離層１３０３
は、絶縁膜１３０２を介して基板１３０１の全面に設けているが、必要に応じて、基板１
３０１の全面に剥離層を設けた後に、フォトリソグラフィ法により選択的に設けてもよい
。

絶縁膜１３０２、絶縁膜１３０４は、ＣＶＤ法やスパッタリング法等を用いて、酸化シリ
コン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ
＞ｙ）、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の絶縁材料を用いて形成する。
例えば、絶縁膜１３０２又は絶縁膜１３０４を２層構造とする場合、第１層目の絶縁膜と
して窒化酸化シリコン膜を形成し、第２層目の絶縁膜として酸化窒化シリコン膜を形成す
るとよい。また、第１層目の絶縁膜として窒化シリコン膜を形成し、第２層目の絶縁膜と
して酸化シリコン膜を形成してもよい。絶縁膜１３０２は、基板１３０１から剥離層１３
０３又はその上に形成される素子に不純物元素が混入するのを防ぐブロッキング層として
機能し、絶縁膜１３０４は基板１３０１、剥離層１３０３からその上に形成される素子に
不純物元素が混入するのを防ぐブロッキング層として機能する。このように、ブロッキン
グ層として機能する絶縁膜１３０２、１３０４を形成することによって、基板１３０１か
らＮａなどのアルカリ金属やアルカリ土類金属が、剥離層１３０３から剥離層に含まれる
不純物元素がこの上に形成する素子に悪影響を与えることを防ぐことができる。なお、基
板１３０１として石英を用いるような場合には絶縁膜１３０２、１３０４を省略してもよ
い。

剥離層１３０３は、金属膜や金属膜と金属酸化膜の積層構造等を用いることができる。金
属膜としては、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（
Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）
、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミ
ウム（Ｏｓ）、イリジウム（Ｉｒ）から選択された元素または元素を主成分とする合金材
料若しくは化合物材料からなる膜を単層又は積層して形成する。また、これらの材料は、
スパッタ法やプラズマＣＶＤ法等の各種ＣＶＤ法等を用いて形成することができる。金属
膜と金属酸化膜の積層構造としては、上述した金属膜を形成した後に、酸素雰囲気化また
はＮ_２Ｏ雰囲気下におけるプラズマ処理、酸素雰囲気化またはＮ_２Ｏ雰囲気下における加
熱処理を行うことによって、金属膜表面に当該金属膜の酸化物または酸化窒化物を設ける
ことができる。例えば、金属膜としてスパッタ法やＣＶＤ法等によりタングステン膜を設
けた場合、タングステン膜にプラズマ処理を行うことによって、タングステン膜表面にタ
ングステン酸化物からなる金属酸化膜を形成することができる。他にも、例えば、金属膜
（例えば、タングステン）を形成した後に、当該金属膜上にスパッタ法で酸化シリコン等
の絶縁膜を設けると共に、金属膜上に金属酸化物（例えば、タングステン上にタングステ
ン酸化物）を形成してもよい。

非晶質半導体膜１３０５は、スパッタリング法、ＬＰＣＶＤ法、プラズマＣＶＤ法等によ
り、２５〜２００ｎｍ（好ましくは３０〜１５０ｎｍ）の厚さで形成する。

次に、非晶質半導体膜１３０５にレーザー光を照射して結晶化を行う。なお、レーザー光
の照射と、ＲＴＡ又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属
元素を用いる熱結晶化法とを組み合わせた方法等により非晶質半導体膜１３０５の結晶化
を行ってもよい。その後、得られた結晶質半導体膜を所望の形状にエッチングして、結晶
質半導体膜１３０５ａ〜結晶質半導体膜１３０５ｆを形成し、当該半導体膜１３０５ａ〜
１３０５ｆを覆うようにゲート絶縁膜１３０６を形成する（図１４（Ｂ）参照）。

ゲート絶縁膜１３０６は、ＣＶＤ法やスパッタリング法等を用いて、酸化シリコン、窒化
シリコン、酸化窒化シリコン、窒化酸化シリコン等の絶縁材料を用いて形成する。例えば
、ゲート絶縁膜１３０６を２層構造とする場合、第１層目の絶縁膜として酸化窒化シリコ
ン膜を形成し、第２層目の絶縁膜として窒化酸化シリコン膜を形成するとよい。また、第
１層目の絶縁膜として酸化シリコン膜を形成し、第２層目の絶縁膜として窒化シリコン膜
を形成してもよい。

結晶質半導体膜１３０５ａ〜１３０５ｆの作製工程の一例を以下に簡単に説明すると、ま
ず、プラズマＣＶＤ法を用いて、膜厚５０〜６０ｎｍの非晶質半導体膜を形成する。次に
、結晶化を助長する金属元素であるニッケルを含む溶液を非晶質半導体膜上に保持させた
後、非晶質半導体膜に脱水素化の処理（５００℃、１時間）と、熱結晶化の処理（５５０
℃、４時間）を行って結晶質半導体膜を形成する。その後、レーザー光を照射し、フォト
リソグラフィ法を用いることよって結晶質半導体膜１３０５ａ〜１３０５ｆを形成する。
なお、結晶化を助長する金属元素を用いる熱結晶化を行わずに、レーザー光の照射だけで
非晶質半導体膜の結晶化を行ってもよい。

結晶化に用いるレーザー発振器としては、連続発振型のレーザービーム（ＣＷレーザービ
ーム）やパルス発振型のレーザービーム（パルスレーザービーム）を用いることができる
。ここで用いることができるレーザービームは、Ａｒレーザー、Ｋｒレーザー、エキシマ
レーザーなどの気体レーザー、単結晶のＹＡＧ、ＹＶＯ_４、フォルステライト（Ｍｇ_２Ｓ
ｉＯ_４）、ＹＡｌＯ_３、ＧｄＶＯ_４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ_２Ｏ_３
、ＹＶＯ_４、ＹＡｌＯ_３、ＧｄＶＯ_４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈ
ｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加されているものを媒質とするレーザー
、ガラスレーザー、ルビーレーザー、アレキサンドライトレーザー、Ｔｉ：サファイアレ
ーザー、銅蒸気レーザーまたは金蒸気レーザーのうち一種または複数種から発振されるも
のを用いることができる。このようなレーザービームの基本波、及びこれらの基本波の第
２高調波から第４高調波のレーザービームを照射することで、大粒径の結晶を得ることが
できる。例えば、Ｎｄ：ＹＶＯ_４レーザー（基本波１０６４ｎｍ）の第２高調波（５３２
ｎｍ）や第３高調波（３５５ｎｍ）を用いることができる。このときレーザーのパワー密
度は０．０１〜１００ＭＷ／ｃｍ^２程度（好ましくは０．１〜１０ＭＷ／ｃｍ^２）が必要
である。そして、走査速度を１０〜２０００ｃｍ／ｓｅｃ程度として照射する。なお、単
結晶のＹＡＧ、ＹＶＯ_４、フォルステライト（Ｍｇ_２ＳｉＯ_４）、ＹＡｌＯ_３、ＧｄＶＯ
_４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ_２Ｏ_３、ＹＶＯ_４、ＹＡｌＯ_３、ＧｄＶ
Ｏ_４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種
または複数種添加されているものを媒質とするレーザー、Ａｒイオンレーザー、またはＴ
ｉ：サファイアレーザーは、連続発振をさせることが可能であり、Ｑスイッチ動作やモー
ド同期などを行うことによって１０ＭＨｚ以上の発振周波数でパルス発振をさせることも
可能である。１０ＭＨｚ以上の発振周波数でレーザービームを発振させると、半導体膜が
レーザーによって溶融してから固化するまでの間に、次のパルスが半導体膜に照射される
。従って、発振周波数が低いパルスレーザーを用いる場合と異なり、半導体膜中において
固液界面を連続的に移動させることができるため、走査方向に向かって連続的に成長した
結晶粒を得ることができる。

また、ゲート絶縁膜１３０６は、半導体膜１３０５ａ〜１３０５ｆに対し前述の高密度プ
ラズマ処理を行い、表面を酸化又は窒化することで形成しても良い。例えば、Ｈｅ、Ａｒ
、Ｋｒ、Ｘｅなどの希ガスと、酸素、酸化窒素（ＮＯ_２）、アンモニア、窒素、水素など
の混合ガスを導入したプラズマ処理で形成する。この場合のプラズマの励起は、マイクロ
波の導入により行うと、低電子温度で高密度のプラズマを生成することができる。この高
密度プラズマで生成された酸素ラジカル（ＯＨラジカルを含む場合もある）や窒素ラジカ
ル（ＮＨラジカルを含む場合もある）によって、半導体膜の表面を酸化又は窒化すること
ができる。

このような高密度プラズマを用いた処理により、１〜２０ｎｍ、代表的には５〜１０ｎｍ
の絶縁膜が半導体膜に形成される。この場合の反応は、固相反応であるため、当該絶縁膜
と半導体膜との界面準位密度はきわめて低くすることができる。このような、高密度プラ
ズマ処理は、半導体膜（結晶性シリコン、或いは多結晶シリコン）を直接酸化（若しくは
窒化）するため、形成される絶縁膜の厚さは理想的には、ばらつきをきわめて小さくする
ことができる。加えて、結晶性シリコンの結晶粒界でも酸化が強くされることがないため
、非常に好ましい状態となる。すなわち、ここで示す高密度プラズマ処理で半導体膜の表
面を固相酸化することにより、結晶粒界において異常に酸化反応をさせることなく、均一
性が良く、界面準位密度が低い絶縁膜を形成することができる。

ゲート絶縁膜は、高密度プラズマ処理によって形成される絶縁膜のみを用いても良いし、
それにプラズマや熱反応を利用したＣＶＤ法で酸化シリコン、酸窒化シリコン、窒化シリ
コンなどの絶縁膜を堆積し、積層させても良い。いずれにしても、高密度プラズマで形成
した絶縁膜をゲート絶縁膜の一部又は全部に含んで形成されるトランジスタは、特性のば
らつきを小さくすることができる。

また、半導体膜に対し、連続発振レーザー若しくは１０ＭＨｚ以上の周波数で発振するレ
ーザービームを照射しながら一方向に走査して結晶化させて得られた半導体膜１３０５ａ
〜１３０５ｆは、そのビームの走査方向に結晶が成長する特性がある。その走査方向をチ
ャネル長方向（チャネル形成領域が形成されたときにキャリアが流れる方向）に合わせて
トランジスタを配置し、上記ゲート絶縁層を組み合わせることで、特性ばらつきが小さく
、しかも電界効果移動度が高い薄膜トランジスタ（ＴＦＴ）を得ることができる。

次に、ゲート絶縁膜１３０６上に、第１の導電膜と第２の導電膜とを積層して形成する。
ここでは、第１の導電膜は、ＣＶＤ法やスパッタリング法等により、２０〜１００ｎｍの
厚さで形成する。第２の導電膜は、１００〜４００ｎｍの厚さで形成する。第１の導電膜
と第２の導電膜は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデ
ン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等か
ら選択された元素又はこれらの元素を主成分とする合金材料若しくは化合物材料で形成す
る。または、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体材
料により形成する。第１の導電膜と第２の導電膜の組み合わせの例を挙げると、窒化タン
タル膜とタングステン膜、窒化タングステン膜とタングステン膜、窒化モリブデン膜とモ
リブデン膜等が挙げられる。タングステンや窒化タンタルは、耐熱性が高いため、第１の
導電膜と第２の導電膜を形成した後に、熱活性化を目的とした加熱処理を行うことができ
る。また、２層構造ではなく、３層構造の場合は、モリブデン膜とアルミニウム膜とモリ
ブデン膜の積層構造を採用するとよい。

次に、フォトリソグラフィ法を用いてレジストからなるマスクを形成し、ゲート電極とゲ
ート線を形成するためのエッチング処理を行って、半導体膜１３０５ａ〜１３０５ｆの上
方にゲート電極１３０７を形成する。ここでは、ゲート電極１３０７として、第１の導電
膜１３０７ａと第２の導電膜１３０７ｂの積層構造で設けた例を示している。

次に、ゲート電極１３０７をマスクとして半導体膜１３０５ａ〜１３０５ｆに、イオンド
ープ法またはイオン注入法により、ｎ型を付与する不純物元素を低濃度に添加し、その後
、フォトリソグラフィ法によりレジストからなるマスクを選択的に形成して、ｐ型を付与
する不純物元素を高濃度に添加する。ｎ型を示す不純物元素としては、リン（Ｐ）やヒ素
（Ａｓ）等を用いることができる。ｐ型を示す不純物元素としては、ボロン（Ｂ）やアル
ミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。ここでは、ｎ型を付与す
る不純物元素としてリン（Ｐ）を用い、１×１０^１５〜１×１０^１９／ｃｍ^３の濃度で含
まれるように半導体膜１３０５ａ〜１３０５ｆに選択的に導入し、ｎ型を示す不純物領域
１３０８を形成する。また、ｐ型を付与する不純物元素としてボロン（Ｂ）を用い、１×
１０^１９〜１×１０^２０／ｃｍ^３の濃度で含まれるように選択的に半導体膜１３０５ｃ、
１３０５ｅに導入し、ｐ型を示す不純物領域１３０９を形成する（図１４（Ｃ）参照）。

続いて、ゲート絶縁膜１３０６とゲート電極１３０７を覆うように、絶縁膜を形成する。
絶縁膜は、プラズマＣＶＤ法やスパッタリング法等により、シリコン、シリコンの酸化物
又はシリコンの窒化物の無機材料を含む膜や、有機樹脂などの有機材料を含む膜を、単層
又は積層して形成する。次に、絶縁膜を、垂直方向を主体とした異方性エッチングにより
選択的にエッチングして、ゲート電極１３０７の側面に接する絶縁膜１３１０（サイドウ
ォールともよばれる）を形成する。絶縁膜１３１０は、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐ
ｅｄ ｄｒａｉｎ）領域を形成する際のドーピング用のマスクとして用いる。

続いて、フォトリソグラフィ法により形成したレジストからなるマスクと、ゲート電極１
３０７および絶縁膜１３１０をマスクとして用いて、半導体膜１３０５ａ、１３０５ｂ、
１３０５ｄ、１３０５ｆにｎ型を付与する不純物元素を高濃度に添加して、ｎ型を示す不
純物領域１３１１を形成する。ここでは、ｎ型を付与する不純物元素としてリン（Ｐ）を
用い、１×１０^１９〜１×１０^２０／ｃｍ^３の濃度で含まれるように半導体膜１３０５ａ
、１３０５ｂ、１３０５ｄ、１３０５ｆに選択的に導入し、不純物領域１３０８より高濃
度のｎ型を示す不純物領域１３１１を形成する。

以上の工程により、ｎチャネル型薄膜トランジスタ１３００ａ、１３００ｂ、１３００ｄ
、１３００ｆとｐチャネル型薄膜トランジスタ１３００ｃ、１３００ｅが形成される（図
１４（Ｄ）参照）。

ｎチャネル型薄膜トランジスタ１３００ａは、ゲート電極１３０７と重なる半導体膜１３
０５ａの領域にチャネル形成領域が形成され、ゲート電極１３０７及び絶縁膜１３１０と
重ならない領域にソース領域又はドレイン領域を形成する不純物領域１３１１が形成され
、絶縁膜１３１０と重なる領域であってチャネル形成領域と不純物領域１３１１の間に低
濃度不純物領域（ＬＤＤ領域）が形成されている。また、ｎチャネル型薄膜トランジスタ
１３００ｂ、１３００ｄ、１３００ｆも同様にチャネル形成領域、低濃度不純物領域及び
不純物領域１３１１が形成されている。

ｐチャネル型薄膜トランジスタ１３００ｃは、ゲート電極１３０７と重なる半導体膜１３
０５ｃの領域にチャネル形成領域が形成され、ゲート電極１３０７と重ならない領域にソ
ース領域又はドレイン領域を形成する不純物領域１３０９が形成されている。また、ｐチ
ャネル型薄膜トランジスタ１３００ｅも同様にチャネル形成領域及び不純物領域１３０９
が形成されている。なお、ここでは、ｐチャネル型薄膜トランジスタ１３００ｃ、１３０
０ｅには、ＬＤＤ領域を設けていないが、ｐチャネル型薄膜トランジスタにＬＤＤ領域を
設けてもよいし、ｎチャネル型薄膜トランジスタにＬＤＤ領域を設けない構成としてもよ
い。

次に、半導体膜１３０５ａ〜１３０５ｆ、ゲート電極１３０７等を覆うように、絶縁膜を
単層または積層して形成し、当該絶縁膜上に薄膜トランジスタ１３００ａ〜１３００ｆの
ソース領域又はドレイン領域を形成する不純物領域１３０９、１３１１と電気的に接続す
る導電膜１３１３を形成する（図１５（Ａ）参照）。絶縁膜は、ＣＶＤ方、スパッタ法、
ＳＯＧ法、液滴吐出法、スクリーン印刷法等により、シリコンの酸化物やシリコンの窒化
物等の無機材料、ポリイミド、ポリアミド、ベンゾシクロブテン、アクリル、エポキシ等
の有機材料やシロキサン材料等により、単層または積層で形成する。ここでは、当該絶縁
膜を２層で設け、１層目の絶縁膜１３１２ａとして窒化酸化シリコン膜で形成し、２層目
の絶縁膜１３１２ｂとして酸化窒化シリコン膜で形成する。また、導電膜１３１３は、薄
膜トランジスタ１３００ａ〜１３００ｆのソース電極又はドレイン電極を形成しうる。

なお、絶縁膜１３１２ａ、１３１２ｂを形成する前、または絶縁膜１３１２ａ、１３１２
ｂのうちの１つまたは複数の薄膜を形成した後に、半導体膜の結晶性の回復や半導体膜に
添加された不純物元素の活性化、半導体膜の水素化を目的とした加熱処理を行うとよい。
加熱処理には、熱アニール、レーザーアニール法またはＲＴＡ法などを適用するとよい。

導電膜１３１３は、ＣＶＤ法やスパッタリング法等により、アルミニウム（Ａｌ）、タン
グステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（
Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオ
ジム（Ｎｄ）、炭素（Ｃ）、シリコン（Ｓｉ）から選択された元素、又はこれらの元素を
主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。アルミニウムを
主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材料、又
は、アルミニウムを主成分とし、ニッケルと、炭素とシリコンの一方又は両方とを含む合
金材料に相当する。導電膜１３１３は、例えば、バリア膜とアルミニウムシリコン（Ａｌ
−Ｓｉ）膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜と
窒化チタン膜とバリア膜の積層構造を採用するとよい。なお、バリア膜とは、チタン、チ
タンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニ
ウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電膜１３１３を形成す
る材料として最適である。また、上層と下層のバリア層を設けると、アルミニウムやアル
ミニウムシリコンのヒロックの発生を防止することができる。また、還元性の高い元素で
あるチタンからなるバリア膜を形成すると、結晶質半導体膜上に薄い自然酸化膜ができて
いたとしても、この自然酸化膜を還元し、結晶質半導体膜と良好なコンタクトをとること
ができる。

次に、導電膜１３１３を覆うように、絶縁膜１３１４を形成し、当該絶縁膜１３１４上に
、薄膜トランジスタ１３００ａ、１３００ｆのソース電極又はドレイン電極を形成する導
電膜１３１３とそれぞれ電気的に接続する導電膜１３１５ａ、１３１５ｂを形成する。ま
た、薄膜トランジスタ１３００ｂのソース電極又はドレイン電極を形成する導電膜１３１
３とそれぞれ電気的に接続する導電膜１３１６を形成する。なお、導電膜１３１５ａ、１
３１５ｂと導電膜１３１６は同一の材料で同時に形成してもよい。導電膜１３１５ａ、１
３１５ｂと導電膜１３１６は、上述した導電膜１３１３で示したいずれかの材料を用いて
形成することができる。

続いて、導電膜１３１６にアンテナとして機能する導電膜１３１７が電気的に接続される
ように形成する（図１５（Ｂ）参照）。

絶縁膜１３１４は、ＣＶＤ法やスパッタ法等により、酸化シリコン、窒化シリコン、酸化
窒化シリコン、窒化酸化シリコン等の酸素または窒素を有する絶縁膜やＤＬＣ（ダイヤモ
ンドライクカーボン）等の炭素を含む膜、エポキシ、ポリイミド、ポリアミド、ポリビニ
ルフェノール、ベンゾシクロブテン、アクリル等の有機材料またはシロキサン樹脂等のシ
ロキサン材料からなる単層または積層構造で設けることができる。なお、シロキサン材料
とは、Ｓｉ−Ｏ−Ｓｉ結合を含む材料に相当する。シロキサンは、シリコン（Ｓｉ）と酸
素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基
（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用い
ることもできる。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを
用いてもよい。

導電膜１３１７は、ＣＶＤ法、スパッタリング法、スクリーン印刷やグラビア印刷等の印
刷法、液滴吐出法、ディスペンサ法、メッキ法等を用いて、導電性材料により形成する。
導電性材料は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、銅（Ｃｕ）、金（
Ａｕ）、白金（Ｐｔ）ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリ
ブデン（Ｍｏ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは
化合物材料で、単層構造又は積層構造で形成する。

例えば、スクリーン印刷法を用いてアンテナとして機能する導電膜１３１７を形成する場
合には、粒径が数ｎｍから数十μｍの導電体粒子を有機樹脂に溶解または分散させた導電
性のペーストを選択的に印刷することによって設けることができる。導電体粒子としては
、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、パラジウム
（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）およびチタン（Ｔｉ）等のいずれか一
つ以上の金属粒子やハロゲン化銀の微粒子、または分散性ナノ粒子を用いることができる
。また、導電性ペーストに含まれる有機樹脂は、金属粒子のバインダー、溶媒、分散剤お
よび被覆材として機能する有機樹脂から選ばれた一つまたは複数を用いることができる。
代表的には、エポキシ樹脂、シリコーン樹脂等の有機樹脂が挙げられる。また、導電膜の
形成にあたり、導電性のペーストを押し出した後に焼成することが好ましい。例えば、導
電性のペーストの材料として、銀を主成分とする微粒子（例えば粒径１ｎｍ以上１００ｎ
ｍ以下）を用いる場合、１５０〜３００℃の温度範囲で焼成することにより硬化させて導
電膜を得ることができる。また、はんだや鉛フリーのはんだを主成分とする微粒子を用い
てもよく、この場合は粒径２０μｍ以下の微粒子を用いることが好ましい。はんだや鉛フ
リーのはんだは、低コストであるといった利点を有している。

また、導電膜１３１５ａ、１３１５ｂは、後の工程において本発明の半導体装置に含まれ
る二次電池と電気的に接続される配線として機能しうる。また、アンテナとして機能する
導電膜１３１７を形成する際に、導電膜１３１５ａ、１３１５ｂに電気的に接続するよう
に別途導電膜を形成し、当該導電膜を二次電池に接続する配線として利用してもよい。

次に、導電膜１３１７を覆うように絶縁膜１３１８を形成した後、薄膜トランジスタ１３
００ａ〜１３００ｆ、導電膜１３１７等を含む層（以下、「素子形成層１３１９」と記す
）を基板１３０１から剥離する。ここでは、レーザー光（例えばＵＶ光）を照射すること
によって、薄膜トランジスタ１３００ａ〜１３００ｆを避けた領域に開口部を形成後（図
１５（Ｃ）参照）、物理的な力を用いて基板１３０１から素子形成層１３１９を剥離する
ことができる。なお、素子形成層１３１９を剥離する際に、水等の液体で濡らしながら行
うことによって、静電気により素子形成層１３１９に設けられた薄膜トランジスタの破壊
を防止することができる。また、素子形成層１３１９が剥離された基板１３０１を再利用
することによって、コストの削減をすることができる。

絶縁膜１３１８は、ＣＶＤ法やスパッタ法等により、酸化シリコン、窒化シリコン、酸化
窒化シリコン、窒化酸化シリコン等の酸素または窒素を有する絶縁膜やＤＬＣ（ダイヤモ
ンドライクカーボン）等の炭素を含む膜、エポキシ、ポリイミド、ポリアミド、ポリビニ
ルフェノール、ベンゾシクロブテン、アクリル等の有機材料またはシロキサン樹脂等のシ
ロキサン材料からなる単層または積層構造で設けることができる。

本実施の形態では、レーザー光の照射により素子形成層１３１９に開口部を形成した後に
、当該素子形成層１３１９の一方の面（絶縁膜１３１８の露出した面）に第１のシート材
１３２０を貼り合わせた後、基板１３０１から素子形成層１３１９を剥離する（図１６（
Ａ）参照）。

次に、素子形成層１３１９の他方の面（剥離により露出した面）に、第２のシート材１３
２１を貼り合わせた後、加熱処理と加圧処理の一方又は両方を行って第２のシート材１３
２１を貼り合わせる（図１６（Ｂ）参照）。第１のシート材１３２０、第２のシート材１
３２１として、ホットメルトフィルム等を用いることができる。

また、第１のシート材１３２０、第２のシート材１３２１として、静電気等を防止する帯
電防止対策を施したフィルム（以下、帯電防止フィルムと記す）を用いることもできる。
帯電防止フィルムとしては、帯電防止可能な材料を樹脂中に分散させたフィルム、及び帯
電防止可能な材料が貼り付けられたフィルム等が挙げられる。帯電防止可能な材料が設け
られたフィルムは、片面に帯電防止可能な材料を設けたフィルムであってもよいし、両面
に帯電防止可能な材料を設けたフィルムであってもよい。さらに、片面に帯電防止可能な
材料が設けられたフィルムは、帯電防止可能な材料が設けられた面をフィルムの内側にな
るように層に貼り付けてもよいし、フィルムの外側になるように貼り付けてもよい。なお
、帯電防止可能な材料はフィルムの全面、あるいは一部に設けてあればよい。ここでの帯
電防止可能な材料としては、金属、インジウムと錫の酸化物（ＩＴＯ）、両性界面活性剤
や陽イオン性界面活性剤や非イオン性界面活性剤等の界面活性剤用いることができる。ま
た、他にも帯電防止材料として、側鎖にカルボキシル基および４級アンモニウム塩基をも
つ架橋性共重合体高分子を含む樹脂材料等を用いることができる。これらの材料をフィル
ムに貼り付けたり、練り込んだり、塗布することによって帯電防止フィルムとすることが
できる。帯電防止フィルムで封止を行うことによって、商品として取り扱う際に、外部か
らの静電気等によって半導体素子に悪影響が及ぶことを抑制することができる。

なお、半導体装置の充電回路に設けられるバッテリーは、薄膜の二次電池を導電膜１３１
５ａ、１３１５ｂに接続して形成されるが、二次電池との接続は、基板１３０１から素子
形成層１３１９を剥離する前（図１５（Ｂ）又は図１５（Ｃ）の段階）に行ってもよいし
、基板１３０１から素子形成層１３１９を剥離した後（図１６（Ａ）の段階）に行っても
よいし、素子形成層１３１９を第１のシート材及び第２のシート材で封止した後（図１６
（Ｂ）の段階）に行ってもよい。以下に、素子形成層１３１９と二次電池を接続して形成
する一例を図１７、図１８を用いて説明する。

図１５（Ｂ）において、アンテナとして機能する導電膜１３１７と同時に導電膜１３１５
ａ、１３１５ｂにそれぞれ電気的に接続する導電膜１３３１ａ、１３３１ｂを形成する。
続けて、導電膜１３１７、導電膜１３３１ａ、１３３１ｂを覆うように絶縁膜１３１８を
形成した後、導電膜１３３１ａ、１３３１ｂの表面が露出するように開口部１３３２ａ、
１３３２ｂを形成する。その後、レーザー光の照射により素子形成層１３１９に開口部を
形成した後に、当該素子形成層１３１９の一方の面（絶縁膜１３１８の露出した面）に第
１のシート材１３２０を貼り合わせた後、基板１３０１から素子形成層１３１９を剥離す
る（図１７（Ａ）参照）。

次に、素子形成層１３１９の他方の面（剥離により露出した面）に、第２のシート材１３
２１を貼り合わせた後、素子形成層１３１９を第１のシート材１３２０から剥離する。従
って、ここでは第１のシート材１３２０として粘着力が弱いものを用いる。続けて、開口
部１３３２ａ、１３３２ｂを介して導電膜１３３１ａ、１３３１ｂとそれぞれ電気的に接
続する導電膜１３３４ａ、１３３４ｂを選択的に形成する（図１７（Ｂ）参照）。

導電膜１３３４ａ、導電膜１３３４ｂは、ＣＶＤ法、スパッタリング法、スクリーン印刷
やグラビア印刷等の印刷法、液滴吐出法、ディスペンサ法、メッキ法等を用いて、導電性
材料により形成する。導電性材料は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ
）、銅（Ｃｕ）、金（Ａｕ）、白金（Ｐｔ）ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、タ
ンタル（Ｔａ）、モリブデン（Ｍｏ）から選択された元素、又はこれらの元素を主成分と
する合金材料若しくは化合物材料で、単層構造又は積層構造で形成する。

なお、ここでは、基板１３０１から素子形成層１３１９を剥離した後に導電膜１３３４ａ
、１３３４ｂを形成する例を示しているが、導電膜１３３４ａ、１３３４ｂを形成した後
に基板１３０１から素子形成層１３１９の剥離を行ってもよい。

次に、基板上に複数の素子を形成している場合には、素子形成層１３１９を素子ごとに分
断する（図１８（Ａ）参照）。分断は、レーザー照射装置、ダイシング装置、スクライブ
装置等を用いることができる。ここでは、レーザー光を照射することによって１枚の基板
に形成された複数の素子を各々分断する。

次に、分断された素子を二次電池と電気的に接続する（図１８（Ｂ）参照）。本実施の形
態においては、半導体装置の充電回路のバッテリーとして薄膜の二次電池が用いられ、集
電体薄膜、負極活物質層、固体電解質層、正極活物質層、集電体薄膜の薄膜層が順次積層
される。

導電膜１３３６ａ、導電膜１３３６ｂは、ＣＶＤ法、スパッタリング法、スクリーン印刷
やグラビア印刷等の印刷法、液滴吐出法、ディスペンサ法、メッキ法等を用いて、導電性
材料により形成する。導電性材料は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ
）、銅（Ｃｕ）、金（Ａｕ）、白金（Ｐｔ）ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、タ
ンタル（Ｔａ）、モリブデン（Ｍｏ）から選択された元素、又はこれらの元素を主成分と
する合金材料若しくは化合物材料で、単層構造又は積層構造で形成する。導電性材料とし
ては、負極活物質と密着性がよく、抵抗が小さいことが求められ、特にアルミニウム、銅
、ニッケル、バナジウムなどが好適である。

薄膜の二次電池の構成について次いで詳述すると、導電膜１３３６ａ上に負極活物質層１
３８１を成膜する。一般には酸化バナジウム（Ｖ_２Ｏ_５）などが用いられる。次に負極活
物質層１３８１上に固体電解質層１３８２を成膜する。一般にはリン酸リチウム（Ｌｉ_３
ＰＯ_４）などが用いられる。次に固体電解質層１３８２上に正極活物質層１３８３を成膜
する。一般にはマンガン酸リチウム（ＬｉＭｎ_２Ｏ_４）などが用いられる。コバルト酸リ
チウム（ＬｉＣｏＯ_２）やニッケル酸リチウム（ＬｉＮｉＯ_２）を用いても良い。次に正
極活物質層１３８３上に電極となる集電体薄膜１３８４を成膜する。集電体薄膜１３８４
は正極活物質層１３８３と密着性がよく、抵抗が小さいことが求められ、アルミニウム、
銅、ニッケル、バナジウムなどを用いることができる。

上述の負極活物質層１３８１、固体電解質層１３８２、正極活物質層１３８３、集電体薄
膜１３８４の各薄膜層はスパッタ技術を用いて形成しても良いし、蒸着技術を用いても良
い。それぞれの層の厚さは０．１μｍ〜３μｍが望ましい。

次に樹脂を塗布し、層間膜１３８５を形成する。そしてその層間膜をエッチングしコンタ
クトホールを形成する。層間膜は樹脂には限定せず、ＣＶＤ法などで形成された酸化膜な
ど他の膜であっても良いが、平坦性の観点から樹脂であることが望ましい。また、感光性
樹脂を用いて、エッチングを用いずにコンタクトホールを形成しても良い。次に層間膜上
に配線層１３８６を形成し、導電膜１３３４ｂと接続することにより、二次電池の電気接
続を確保する。

ここでは、素子形成層１３１９に設けられた導電膜１３３４ａ、１３３４ｂと予め薄膜の
二次電池１３８９の接続端子となる導電膜１３３６ａ、１３３６ｂとをそれぞれ接続する
。ここで、導電膜１３３４ａと導電膜１３３６ａとの接続、又は導電膜１３３４ｂと導電
膜１３３６ｂとの接続は、異方導電性フィルム（ＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏ
ｎｄｕｃｔｉｖｅ Ｆｉｌｍ））や異方導電性ペースト（ＡＣＰ（Ａｎｉｓｏｔｒｏｐｉ
ｃ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ））等の接着性を有する材料を介して圧着させる
ことにより電気的に接続する場合を示している。ここでは、接着性を有する樹脂１３３７
に含まれる導電性粒子１３３８を用いて接続する例を示している。また、他にも、銀ペー
スト、銅ペーストまたはカーボンペースト等の導電性接着剤や半田接合等を用いて接続を
行うことも可能である。

なお、トランジスタの構成は、様々な形態をとることができる。本実施の形態で示した特
定の構成に限定されない。例えば、ゲート電極が２個以上になっているマルチゲート構造
を用いてもよい。マルチゲート構造にすると、チャネル領域が直列に接続されるような構
成となるため、複数のトランジスタが直列に接続されたような構成となる。マルチゲート
構造にすることにより、オフ電流を低減し、トランジスタの耐圧を向上させて信頼性を良
くし、飽和領域で動作する時に、ドレインとソース間電圧が変化しても、ドレインとソー
ス間電流があまり変化せず、フラットな特性にすることなどができる。また、チャネルの
上下にゲート電極が配置されている構造でもよい。チャネルの上下にゲート電極が配置さ
れている構造にすることにより、チャネル領域が増えるため、電流値を大きくし、空乏層
ができやすくなってＳ値をよくすることができる。チャネルの上下にゲート電極が配置さ
れると、複数のトランジスタが並列に接続されたような構成となる。

また、チャネルの上にゲート電極が配置されている構造でもよいし、チャネルの下にゲー
ト電極が配置されている構造でもよいし、正スタガ構造であってもよいし、逆スタガ構造
でもよい。また、チャネル領域が複数の領域に分かれていてもよいし、複数のチャネル領
域が並列に接続されていてもよいし、直列に接続されていてもよい。また、チャネル（も
しくはその一部）にソース電極やドレイン電極が重なっていてもよい。チャネル（もしく
はその一部）にソース電極やドレイン電極が重なっている構造にすることにより、チャネ
ルの一部に電荷がたまって、動作が不安定になることを防ぐことができる。また、ＬＤＤ
領域があってもよい。ＬＤＤ領域を設けることにより、オフ電流を低減し、トランジスタ
の耐圧を向上させて信頼性を良くし、飽和領域で動作する時に、ドレインとソース間電圧
が変化しても、ドレインとソース間電流があまり変化せず、フラットな特性にすることが
できる。

なお、本実施の形態の半導体装置の作製方法は、本明細書に記載した他の実施の形態の半
導体装置に適用することができる。

（実施の形態９）
本実施の形態では、上記実施の形態８とは異なる半導体装置の作製方法に関して、図面を
参照して説明する。本実施の形態においては、半導体装置のリミッタ回路、ロジック回路
、充電回路等の回路に含まれる素子等を同一の半導体基板上に設ける場合について説明す
る。また、充電回路に設けるバッテリーとして上記実施の形態８で説明した二次電池を用
いた例について説明する。もちろん、二次電池の代わりに電気二重層コンデンサー等を設
けた構成とすることも可能である。

まず、半導体基板２３００に絶縁膜２３０２（フィールド酸化膜ともいう）を形成し、そ
れにより領域２３０４、２３０６（以下、素子形成領域２３０４、２３０６または素子分
離領域２３０４、２３０６とも呼ぶ）を形成する（図１９（Ａ）参照）。半導体基板２３
００に設けられた領域２３０４、２３０６は、それぞれ絶縁膜２３０２（フィールド酸化
膜ともいう）によって分離されている。また、ここでは、半導体基板２３００としてｎ型
の導電型を有する単結晶Ｓｉ基板を用い、半導体基板２３００の領域２３０６にｐウェル
２３０７を設けた例を示している。

また、半導体基板２３００は、半導体であれば特に限定されず用いることができる。例え
ば、ｎ型又はｐ型の導電型を有する単結晶Ｓｉ基板、化合物半導体基板（ＧａＡｓ基板、
ＩｎＰ基板、ＧａＮ基板、ＳｉＣ基板、サファイア基板、ＺｎＳｅ基板等）、貼り合わせ
法またはＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ ｂｙ Ｉｍｐｌａｎｔｅｄ Ｏｘｙｇｅｎ
）法を用いて作製されたＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板等を
用いることができる。

領域２３０４、２３０６は、選択酸化法（ＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ
ｏｆ Ｓｉｌｉｃｏｎ）法）又はトレンチ分離法等を適宜用いることができる。

また、半導体基板２３００の領域２３０６に形成されたｐウェルは、半導体基板２３００
にｐ型の導電型を有する不純物元素を選択的に導入することによって形成することができ
る。ｐ型を示す不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（
Ｇａ）等を用いることができる。

なお、本実施の形態では、半導体基板２３００としてｎ型の導電型を有する半導体基板を
用いているため、領域２３０４には不純物元素の導入を行っていないが、ｎ型を示す不純
物元素を導入することにより領域２３０４にｎウェルを形成してもよい。ｎ型を示す不純
物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。一方、ｐ型の導電
型を有する半導体基板を用いる場合には、領域２３０４にｎ型を示す不純物元素を導入し
てｎウェルを形成し、領域２３０６には不純物元素の導入を行わない構成としてもよい。

次に、領域２３０４、２３０６を覆うように絶縁膜２３３２、２３３４をそれぞれ形成す
る（図１９（Ｂ）参照）。

絶縁膜２３３２、２３３４は、例えば、熱処理を行い半導体基板２３００に設けられた領
域２３０４、２３０６の表面を酸化させることにより酸化シリコン膜で絶縁膜２３３２、
２３３４を形成することができる。また、熱酸化法により酸化シリコン膜を形成した後に
、窒化処理を行うことによって酸化シリコン膜の表面を窒化させることにより、酸化シリ
コン膜と酸素と窒素を有する膜（酸窒化シリコン膜）との積層構造で形成してもよい。

他にも、上述したように、プラズマ処理を用いて絶縁膜２３３２、２３３４を形成しても
よい。例えば、半導体基板２３００に設けられた領域２３０４、２３０６の表面に高密度
プラズマ処理により酸化処理又は窒化処理を行うことにより、絶縁膜２３３２、２３３４
として酸化シリコン膜又は窒化シリコン膜で形成することができる。また、高密度プラズ
マ処理により領域２３０４、２３０６の表面に酸化処理を行った後に、再度高密度プラズ
マ処理を行うことによって窒化処理を行ってもよい。この場合、領域２３０４、２３０６
の表面に接して酸化シリコン膜が形成され、当該酸化シリコン膜上に（酸窒化シリコン膜
）が形成され、絶縁膜２３３２、２３３４は酸化シリコン膜と酸窒化シリコン膜とが積層
された膜となる。また、熱酸化法により領域２３０４、２３０６の表面に酸化シリコン膜
を形成した後に高密度プラズマ処理により酸化処理又は窒化処理を行ってもよい。

また、半導体基板２３００の領域２３０４、２３０６に形成された絶縁膜２３３２、２３
３４は、後に完成するトランジスタにおいてゲート絶縁膜として機能する。

次に、領域２３０４、２３０６の上方に形成された絶縁膜２３３２、２３３４を覆うよう
に導電膜を形成する（図１９（Ｃ）参照）。ここでは、導電膜として、導電膜２３３６と
導電膜２３３８を順に積層して形成した例を示している。もちろん、導電膜は、単層又は
３層以上の積層構造で形成してもよい。

導電膜２３３６、２３３８としては、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（
Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニ
オブ（Ｎｂ）等から選択された元素またはこれらの元素を主成分とする合金材料若しくは
化合物材料で形成することができる。また、これらの元素を窒化した金属窒化膜で形成す
ることもできる。他にも、リン等の不純物元素をドーピングした多結晶シリコンに代表さ
れる半導体材料により形成することもできる。

ここでは、導電膜２３３６として窒化タンタルを用いて形成し、その上に導電膜２３３８
としてタングステンを用いて積層構造で設ける。また、他にも、導電膜２３３６として、
窒化タングステン、窒化モリブデン又は窒化チタンから選ばれた単層又は積層膜を用い、
導電膜２３３８として、タンタル、モリブデン、チタンから選ばれた単層又は積層膜を用
いることができる。

次に、積層して設けられた導電膜２３３６、２３３８を選択的にエッチングして除去する
ことによって、領域２３０４、２３０６の上方の一部に導電膜２３３６、２３３８を残存
させ、それぞれゲート電極２３４０、２３４２を形成する（図２０（Ａ）参照）。

次に、領域２３０４を覆うようにレジストマスク２３４８を選択的に形成し、当該レジス
トマスク２３４８、ゲート電極２３４２をマスクとして領域２３０６に不純物元素を導入
することによって不純物領域を形成する（図２０（Ｂ）参照）。不純物元素としては、ｎ
型を付与する不純物元素又はｐ型を付与する不純物元素を用いる。ｎ型を示す不純物元素
としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型を示す不純物元素と
しては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができ
る。ここでは、不純物元素として、リン（Ｐ）を用いる。

図２０（Ｂ）においては、不純物元素を導入することによって、領域２３０６にソース領
域又はドレイン領域を形成する不純物領域２３５２とチャネル形成領域２３５０が形成さ
れる。

次に、領域２３０６を覆うようにレジストマスク２３６６を選択的に形成し、当該レジス
トマスク２３６６、ゲート電極２３４０をマスクとして領域２３０４に不純物元素を導入
することによって不純物領域を形成する（図２０（Ｃ）参照）。不純物元素としては、ｎ
型を付与する不純物元素又はｐ型を付与する不純物元素を用いる。ｎ型を示す不純物元素
としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型を示す不純物元素と
しては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができ
る。ここでは、図２０（Ｂ）で領域２３０６に導入した不純物元素と異なる導電型を有す
る不純物元素（例えば、ボロン（Ｂ））を導入する。その結果、領域２３０４にソース領
域又はドレイン領域を形成する不純物領域２３７０とチャネル形成領域２３６８を形成さ
れる。

次に、絶縁膜２３３２、２３３４、ゲート電極２３４０、２３４２を覆うように第２の絶
縁膜２３７２を形成し、当該第２の絶縁膜２３７２上に領域２３０４、２３０６にそれぞ
れ形成された不純物領域２３５２、２３７０と電気的に接続する配線２３７４を形成する
（図２１（Ａ）参照）。

第２の絶縁膜２３７２は、ＣＶＤ法やスパッタ法等により、酸化シリコン、窒化シリコン
、酸化窒化シリコン、窒化酸化シリコン等の酸素または窒素を有する絶縁膜やＤＬＣ（ダ
イヤモンドライクカーボン）等の炭素を含む膜、エポキシ、ポリイミド、ポリアミド、ポ
リビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料またはシロキサン樹脂
等のシロキサン材料からなる単層または積層構造で設けることができる。なお、シロキサ
ン材料とは、Ｓｉ−Ｏ−Ｓｉ結合を含む材料に相当する。シロキサンは、シリコン（Ｓｉ
）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む
有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基
を用いることもできる。または置換基として、少なくとも水素を含む有機基と、フルオロ
基とを用いてもよい。

配線２３７４は、ＣＶＤ法やスパッタリング法等により、アルミニウム（Ａｌ）、タング
ステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎ
ｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジ
ム（Ｎｄ）、炭素（Ｃ）、シリコン（Ｓｉ）から選択された元素、又はこれらの元素を主
成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。アルミニウムを主
成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材料、又は
、アルミニウムを主成分とし、ニッケルと、炭素と珪素の一方又は両方とを含む合金材料
に相当する。配線２３７４は、例えば、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）
膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜と窒化チタ
ン膜とバリア膜の積層構造を採用するとよい。なお、バリア膜とは、チタン、チタンの窒
化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニウムやア
ルミニウムシリコンは抵抗値が低く、安価であるため、配線２３７４を形成する材料とし
て最適である。また、上層と下層のバリア層を設けると、アルミニウムやアルミニウムシ
リコンのヒロックの発生を防止することができる。また、還元性の高い元素であるチタン
からなるバリア膜を形成すると、結晶質半導体膜上に薄い自然酸化膜ができていたとして
も、この自然酸化膜を還元し、結晶質半導体膜と良好なコンタクトをとることができる。

なお本発明のトランジスタを構成するトランジスタの構造は図示した構造に限定されるも
のではないことを付記する。例えば、逆スタガ構造、フィンＦＥＴ構造等の構造のトラン
ジスタの構造を取り得る。フィンＦＥＴ構造であることでトランジスタサイズの微細化に
伴う短チャネル効果を抑制することができるため好適である。

本実施の形態において二次電池は、トランジスタに接続された配線２３７４上に積層して
形成される。二次電池は、集電体薄膜、負極活物質層、固体電解質層、正極活物質層、集
電体薄膜の薄膜層が順次積層される（図２１（Ｂ））。そのため、二次電池の集電体薄膜
と兼用される配線２３７４の材料は、負極活物質と密着性がよく、抵抗が小さいことが求
められ、特にアルミニウム、銅、ニッケル、バナジウムなどが好適である。

薄膜二次電池の構成について次いで詳述すると、配線２３７４上に負極活物質層２３９１
を成膜する。一般には酸化バナジウム（Ｖ_２Ｏ_５）などが用いられる。次に負極活物質層
２３９１上に固体電解質層２３９２を成膜する。一般にはリン酸リチウム（Ｌｉ_３ＰＯ_４
）などが用いられる。次に固体電解質層２３９２上に正極活物質層２３９３を成膜する。
一般にはマンガン酸リチウム（ＬｉＭｎ_２Ｏ_４）などが用いられる。コバルト酸リチウム
（ＬｉＣｏＯ_２）やニッケル酸リチウム（ＬｉＮｉＯ_２）を用いても良い。次に正極活物
質層２３９３上に電極となる集電体薄膜２３９４を成膜する。集電体薄膜２３９４は正極
活物質層２３９３と密着性がよく、抵抗が小さいことが求められ、アルミニウム、銅、ニ
ッケル、バナジウムなどを用いることができる。

上述の負極活物質層２３９１、固体電解質層２３９２、正極活物質層２３９３、集電体薄
膜２３９４の各薄膜層はスパッタ技術を用いて形成しても良いし、蒸着技術を用いても良
い。また、それぞれの層の厚さは０．１μｍ〜３μｍが望ましい。

次に樹脂を塗布し、層間膜２３９６を形成する。そして層間膜２３９６をエッチングしコ
ンタクトホールを形成する。層間膜は樹脂には限定せず、ＣＶＤ法などで形成した酸化膜
など他の膜であっても良いが、平坦性の観点から樹脂であることが望ましい。また、感光
性樹脂を用いて、エッチングを用いずにコンタクトホールを形成しても良い。次に層間膜
２３９６上に配線層２３９５を形成し、配線２３９７と接続することにより、二次電池の
電気接続を確保する。

以上のような構成にすることにより、本発明の半導体装置においては、単結晶基板上にト
ランジスタを形成し、その上に薄膜二次電池を有する構成を取り得る。従って本発明の半
導体装置においては、極薄化、小型化を達成した柔軟性を達成することにより、物理的形
状の自由度が高い半導体装置を提供することができる。

なお、本実施の形態の半導体装置の作製方法は、本明細書に記載した他の実施の形態の半
導体装置に適用することができる。

（実施の形態１０）
本実施の形態では、本発明の無線通信によりデータの交信を行う半導体装置及びそれを用
いた通信システムの用途について説明する。本発明の半導体装置は、例えば、紙幣、硬貨
、有価証券、無記名債券類、証書類（運転免許証や住民票等）、包装用容器類（包装紙や
ボトル等）、ＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）ソフトやＣＤ（
コンパクトディスク）に設けて使用することができる。また、ビデオテープ等の記録媒体
、車やバイクや自転車等の乗物類、鞄や眼鏡等の身の回り品、食品類、衣類、生活用品類
、電子機器等に設けて使用することができる。電子機器とは、液晶表示装置、ＥＬ（エレ
クトロルミネッセンス）表示装置、テレビジョン装置（単にテレビまたはテレビ受像器と
も呼ぶ）および携帯電話機等を指す。

本発明の半導体装置は、物品の表面に貼り付けたり、物品に埋め込んだりして物品に固定
することができる。例えば、本なら紙に埋め込んだり、有機樹脂からなるパッケージなら
当該有機樹脂に埋め込んだりするとよい。紙幣、硬貨、有価証券類、無記名債券類、証書
類等に半導体装置を設けることにより、偽造を防止することができる。また、包装用容器
類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に半導体装置を設け
ることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。
また乗物類に半導体装置を設けることにより、偽造や盗難を防止することができる。また
、動物等の生き物に埋め込むことによって、個々の生き物の識別を容易に行うことができ
る。例えば、家畜等の生き物に無線タグを埋め込むことによって、生まれた年や性別また
は種類等を容易に識別することが可能となる。

以上のように、本発明の半導体装置は物品（生き物を含む）であればどのようなものにで
も設けて使用することができる。

次に、半導体装置を用いたシステムの一形態について、図２２（Ａ）を用いて説明する。
表示部９５２１を含む端末９５２０には、アンテナ及び当該アンテナに接続されたリーダ
／ライタが設けられている。物品Ａ９５３２には本発明の半導体装置９５３１が設けられ
、物品Ｂ９５２２には本発明の半導体装置９５２３が設けられている。図２２（Ａ）では
、物品Ａや物品Ｂの一例として内服薬を示した。物品Ａ９５３２が含む半導体装置９５３
１に端末９５２０のアンテナをかざすと、表示部９５２１に物品Ａ９５３２の原材料や原
産地、生産工程ごとの検査結果や流通過程の履歴、商品の説明等の商品に関する情報が表
示される。物品Ｂ９５２２が含む半導体装置９５２３に端末９５２０のアンテナをかざす
と、表示部９５２１に物品Ｂ９５２２の原材料や原産地、生産工程ごとの検査結果や流通
過程の履歴、商品の説明等の商品に関する情報が表示される。
図２２（Ａ）に示すシステムを利用したビジネスモデルの一例を図２２（Ｂ）のフローチ
ャートを用いて説明する。

端末９５２０において、アレルギーの情報を入力しておく（ステップ１）。アレルギーの
情報とは、所定の人物がアレルギー反応を起こす医薬品またはその成分等の情報である。
端末９５２０に設けられたアンテナによって、前述のとおり物品Ａ９５３２である内服薬
Ａの情報を取得する（ステップ２）。内服薬Ａの情報には内服薬Ａの成分等の情報が含ま
れる。アレルギーの情報と取得した内服薬Ａの成分等の情報とを比較し、一致するか否か
を判断する（ステップ３）。一致する場合、所定の人物は内服薬Ａに対してアレルギー反
応を起こす危険性があるとし、端末９５２０の使用者に注意を呼びかける（ステップ４）
。一致しない場合、所定の人物は内服薬Ａに対してアレルギー反応を起こす危険性が少な
いとし、端末９５２０の使用者にその旨（安全である旨）を知らせる（ステップ５）。ス
テップ４やステップ５において、端末９５２０の使用者に情報を知らせる方法は、端末９
５２０の表示部９５２１に表示を行う方法であっても良いし、端末９５２０のアラーム等
を鳴らす方法であっても良い。

また、別のビジネスモデルの例を図２２（Ｃ）に示す。端末９５２０に、同時に服用する
と危険な内服薬または同時に服用すると危険な内服薬の成分の組み合わせの情報（以下、
組み合わせの情報という）を入力しておく（ステップ１）。端末９５２０に設けられたア
ンテナによって、前述のとおり物品Ａ９５３２である内服薬Ａの情報を取得する（ステッ
プ２ａ）。内服薬Ａの情報には内服薬Ａの成分等の情報が含まれる。次いで、端末９５２
０に設けられたアンテナによって、前述のとおり物品Ｂ９５２２である内服薬Ｂの情報を
取得する（ステップ２ｂ）。内服薬Ｂの情報には内服薬Ｂの成分等の情報が含まれる。こ
うして、複数の内服薬の情報を取得する。組み合わせの情報と取得した複数の内服薬の情
報とを比較し、一致するか否か、即ち、同時に使用すると危険な内服薬の成分の組み合わ
せが有るか否かを判断する（ステップ３）。一致する場合、端末９５２０の使用者に注意
を呼びかける（ステップ４）。一致しない場合、端末９５２０の使用者にその旨（安全で
ある旨）を知らせる（ステップ５）。ステップ４やステップ５において、端末９５２０の
使用者に情報を知らせる方法は、端末９５２０の表示部９５２１に表示を行う方法であっ
ても良いし、端末のアラーム等を鳴らす方法であっても良い。

また、本実施の形態は、本明細書の他の実施の形態の技術的要素と組み合わせて実施する
ことができる。すなわち本発明を用いることで、半導体装置を構成するアンテナとチップ
とのインピーダンス整合を意図的にずらすことができる。そのため、半導体装置とリーダ
／ライタとの通信距離が極端に短い状況等において半導体装置が大電力を受信することに
よって生じる不具合を防ぐことができ、半導体装置の信頼性の向上を図ることができる。
すなわち、半導体装置内部の素子を劣化させたり、半導体装置自体を破壊させたりするこ
となく、半導体装置を正常に動作させることができる。

１０ 入力部
１１ 出力部
１２ 出力部
１３ リミッタ回路
１４ 充電回路
１５ 出力部
２１ 電気素子
２２ ＤＣ変換回路
２３ 検出回路
２４ スイッチ素子
２５ ＤＣ変換回路
２６ バッテリー
２７ 充電制御回路
２８ 変調回路
２９ 復調回路
３０ 定電圧回路
３１ クロック生成回路
３２ 符号化回路
３３ コントローラ回路
４３ 検出回路
３４ 判定回路
３５ メモリ
３６ バッファ
３７ メモリ
３８ ロジック回路
３９ ＡＮＤ回路
４０ アンテナ
４４ コンデンサー
４５ ダイオード
４６ ダイオード
４７ コンデンサー
４８ 抵抗素子
４９ 段接続ダイオード
５０ 抵抗素子
５１ ｐチャネル型トランジスタ
５２ ｎチャネル型トランジスタ
５４ 定電圧回路
５５ 定電圧回路
５６ スイッチ素子
５７ スイッチ素子
５８ 定電圧回路
５９ スイッチ素子
６０ スイッチ素子
６１ 抵抗素子
６２ ｎ段接続ダイオード
６３ ｐチャネル型トランジスタ
６４ ｎチャネル型トランジスタ
７７ 温度検出部
８１ リファレンス回路
８２ 差動増幅回路
８３ ｐチャネル型トランジスタ
８４ ｐチャネル型トランジスタ
８５ ｎチャネル型トランジスタ
８６ ｎチャネル型トランジスタ
８７ 抵抗素子
８８ カレントミラー回路
８９ ｐチャネル型トランジスタ
９０ ｐチャネル型トランジスタ
９１ ｎチャネル型トランジスタ
９２ ｐチャネル型トランジスタ
９３ ｐチャネル型トランジスタ
９４ ｎチャネル型トランジスタ
９５ ｎチャネル型トランジスタ
９６ ｎチャネル型トランジスタ
９７ コンデンサー
９８ コンデンサー
１１６ 整流回路
１４５ レギュレーター
１４６ ダイオード
１４７ スイッチ
２０１ 放電制御回路
２０２ 放電制御回路
２０３ リミッタ回路
２０４ リミッタ回路

Claims (1)

1. 第１のトランジスタと、第２のトランジスタと、第１の容量素子と、第２の容量素子と、第１のダイオードと、第２のダイオードと、第３のダイオードと、を有し、
   前記第１の容量素子の第１の電極は、前記第１のトランジスタのソース又はドレインの一方と電気的に接続され、
   前記第１の容量素子の第２の電極は、前記第１のダイオードの陰極と電気的に接続され、
   前記第１の容量素子の第２の電極は、前記第２のダイオードの陽極と電気的に接続され、
   前記第２のダイオードの陰極は、前記第２の容量素子の第１の電極と電気的に接続され、
   前記第２のダイオードの陰極は、前記抵抗素子の第１の端子と電気的に接続され、
   前記第２のダイオードの陰極は、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
   前記抵抗素子の第２の端子は、前記第３のダイオードの陽極と電気的に接続され、
   前記抵抗素子の第２の端子は、前記第２のトランジスタのゲートと電気的に接続され、
   前記第２のトランジスタのソース又はドレインの他方は、前記第１のトランジスタのゲートと電気的に接続され、
   前記第１の容量素子の第１の電極には、第１の信号が入力され、
   前記第２のダイオードの陰極からは、前記第１の信号に依存した値を有する第１の電圧が出力されることを特徴とする半導体装置。

Images