KR102345906B1 - 정합기 및 플라즈마 처리 장치 - Google Patents

정합기 및 플라즈마 처리 장치 Download PDF

Info

Publication number
KR102345906B1
KR102345906B1 KR1020187037610A KR20187037610A KR102345906B1 KR 102345906 B1 KR102345906 B1 KR 102345906B1 KR 1020187037610 A KR1020187037610 A KR 1020187037610A KR 20187037610 A KR20187037610 A KR 20187037610A KR 102345906 B1 KR102345906 B1 KR 102345906B1
Authority
KR
South Korea
Prior art keywords
diodes
diode
series
capacitor
matching device
Prior art date
Application number
KR1020187037610A
Other languages
English (en)
Other versions
KR20190011776A (ko
Inventor
나츠미 도리이
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20190011776A publication Critical patent/KR20190011776A/ko
Application granted granted Critical
Publication of KR102345906B1 publication Critical patent/KR102345906B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H01J37/32183—Matching circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/28—Impedance matching networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H03H7/40—Automatic matching of load impedance to source impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/245—Detection characterised by the variable being measured
    • H01J2237/24564—Measurements of electric or magnetic variables, e.g. voltage, current, frequency
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma Technology (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

고속의 정합 동작을 실현 가능한 정합기를 제공한다. 일 실시형태의 정합기는 직렬부, 병렬부, 및 1 이상의 가변 직류 전원을 구비한다. 직렬부는 가변 용량을 갖는 제1 다이오드를 포함하고, 고주파의 입력단과 고주파의 출력단의 사이에 마련되어 있다. 병렬부는 가변 용량을 갖는 제2 다이오드를 포함하고, 입력단과 출력단의 사이의 노드와 그라운드의 사이에 마련되어 있다. 1 이상의 가변 직류 전원은 제1 다이오드 및 제2 다이오드에 가변의 역바이어스 전압을 인가하도록 마련되어 있다.

Description

정합기 및 플라즈마 처리 장치
본 개시의 실시형태는 정합기 및 플라즈마 처리 장치에 관한 것이다.
반도체 디바이스와 같은 전자 디바이스의 제조에 있어서는 피가공물에 대한 플라즈마 처리, 예를 들면 플라즈마 에칭을 위하여 플라즈마 처리 장치가 이용되고 있다. 플라즈마 처리 장치는 챔버 본체, 전극, 고주파 전원, 및 정합기를 구비한다. 챔버 본체는 그 내부 공간을 챔버로서 제공한다. 전극은, 챔버 내에서의 플라즈마 생성 또는 바이어스 생성을 위한 전극이다. 고주파 전원은 고주파를 발생시킨다. 고주파 전원은, 정합기를 통하여 전극에 접속되어 있다. 정합기는, 고주파 전원의 출력 임피던스와 부하 임피던스를 정합시키는 회로를 갖고 있다.
플라즈마 처리 장치에 이용되는 정합기의 회로는, 일반적으로는 기계적으로 용량을 변경 가능한 가변 커패시터를 갖고 있다. 이와 같은 가변 커패시터는 고속으로 용량을 변경할 수 없다. 따라서, 정합기는 고속의 정합 동작을 행할 수 없다. 정합기의 고속의 정합 동작을 실현하기 위한 대책으로서, 가변 커패시터 대신에 전계 효과 트랜지스터를 이용하는 기술이 특허문헌 1에 기재되어 있다.
특허문헌 1: 미국 특허공보 제6,887,339호
그러나, 전계 효과 트랜지스터에서는 고주파의 손실이 크다. 따라서, 기계적으로 용량을 변경 가능한 가변 커패시터를 대신하는 다른 소자를 갖고, 고속의 정합 동작을 실현 가능한 정합기가 요구되고 있다.
일 양태에 있어서는, 플라즈마 처리 장치의 임피던스 정합을 위한 정합기가 제공된다. 정합기는 직렬부, 병렬부, 및 복수의 직류 전원을 구비한다. 직렬부는 가변 용량을 갖는 제1 다이오드를 포함하고, 고주파의 입력단과 고주파의 출력단의 사이에 마련되어 있다. 병렬부는 가변 용량을 갖는 제2 다이오드를 포함하고, 입력단과 출력단의 사이의 노드와 그라운드의 사이에 마련되어 있다. 복수의 직류 전원은 제1 다이오드 및 제2 다이오드의 각각에 역바이어스 전압을 인가하도록 마련되어 있다.
일 양태에 관한 정합기에서는, 기계적으로 용량을 변경 가능한 가변 커패시터가 아닌, PN 접합 다이오드인 제1 다이오드 및 제2 다이오드가 이용되고 있다. 제1 다이오드 및 제2 다이오드의 각각의 용량(접합 용량)은, 역바이어스 전압에 따라 고속으로 변화한다. 따라서, 고속의 정합 동작을 실현 가능한 정합기가 제공된다.
일 실시형태에 있어서, 직렬부는 제1 다이오드에 직렬 접속된 제1 커패시터를 더 포함하고, 병렬부는 제2 다이오드에 직렬 접속된 제2 커패시터를 더 포함한다. 제1 커패시터는, 노드와 제1 다이오드의 사이에 접속되어 있다. 제2 커패시터는 그라운드와 제2 다이오드의 사이에 접속되어 있다. 이 실시형태에 의하면, 그라운드와 제2 다이오드의 사이에서 직류 전위가 분리되고, 직렬부와 병렬부의 사이에서 직류 전위가 분리된다.
일 실시형태에 있어서, 직렬부는 복수의 제1 다이오드 및 복수의 제1 커패시터를 포함한다. 복수의 제1 다이오드는 상기 제1 다이오드를 포함하고, 가변 용량을 갖는 다이오드이다. 복수의 제1 다이오드는 상기 제1 커패시터에 대하여 출력단 측에 마련되어 있다. 복수의 제1 커패시터는 상기 제1 커패시터를 포함하고 있다. 입력단과 출력단의 사이에서는 복수의 제1 소자군이 순서대로 접속되어 있다. 복수의 제1 소자군의 각각은, 복수의 제1 다이오드 중 하나의 제1 다이오드, 및 복수의 제1 커패시터 중 하나의 제1 다이오드에 직렬 접속된 하나의 제1 커패시터를 포함한다. 복수의 직류 전원 중 하나의 직류 전원은, 복수의 제1 다이오드에 역바이어스 전압을 인가하도록 마련되어 있다.
일 실시형태에 있어서, 복수의 제1 다이오드 중 직렬 접속되어 있는 2개의 제1 다이오드의 사이에는, 복수의 제1 커패시터 중 하나의 제1 커패시터가 마련되어 있다. 또한, 직렬 접속되어 있는 2개의 제1 다이오드는 입력단과 출력단의 사이에서 동일한 방향을 향하고 있다. 즉, 직렬 접속되어 있는 2개의 제1 다이오드의 각각의 애노드 및 캐소드 중 한쪽은 입력단 측에 접속되어 있고, 다른 쪽은 출력단 측에 접속되어 있다. 이 실시형태에서는, 직렬 접속되어 있는 2개의 제1 다이오드 간의 직류 전위가 분리된다. 따라서, 2개의 제1 다이오드에 대한 역바이어스 전압의 인가를 위하여 하나의 가변 직류 전원을 이용할 수 있다. 그러므로, 가변 직류 전원의 개수가 적어진다.
일 실시형태에 있어서, 복수의 제1 다이오드 중 역직렬로 접속되어 있는 2개의 제1 다이오드는 직결되어 있다. 또한, 역직렬로 접속되어 있는 2개의 제1 다이오드는, 입력단과 출력단의 사이에서 서로 역방향을 향하고 있다. 즉, 이 실시형태에서는, 2개의 제1 다이오드의 애노드끼리, 또는 캐소드끼리가 직결되어 있다. 역직렬되어 있는 2개의 제1 다이오드에 대한 역바이어스 전압의 인가를 위해서는, 하나의 가변 직류 전원을 이용할 수 있다. 따라서, 가변 직류 전원의 개수가 적어진다.
일 실시형태에 있어서, 병렬부는 복수의 제2 다이오드 및 복수의 제2 커패시터를 포함한다. 복수의 제2 다이오드는 상기 제2 다이오드를 포함하고, 가변 용량을 갖는 다이오드이다. 복수의 제2 다이오드는, 상기 제2 커패시터에 대하여 상기 노드 측에 마련되어 있다. 복수의 제2 커패시터는 상기 제2 커패시터를 포함하고 있다. 노드와 그라운드의 사이에서는 복수의 제2 소자군이 순서대로 접속되어 있다. 복수의 제2 소자군은 복수의 제2 다이오드 중 하나의 제2 다이오드, 및 복수의 제2 커패시터 중 하나의 제2 다이오드에 직렬 접속된 하나의 제2 커패시터를 포함한다. 복수의 직류 전원 중 다른 하나의 직류 전원은, 복수의 제2 다이오드에 역바이어스 전압을 인가하도록 마련되어 있다.
일 실시형태에 있어서, 복수의 제2 다이오드 중 직렬 접속되어 있는 2개의 제2 다이오드의 사이에는 복수의 제2 커패시터 중 하나의 제2 커패시터가 마련되어 있다. 또한, 직렬 접속되어 있는 2개의 제2 다이오드는, 노드와 그라운드의 사이에서 동일한 방향을 향하고 있다. 즉, 직렬 접속되어 있는 2개의 제2 다이오드의 각각의 애노드 및 캐소드 중 한쪽은 노드 측에 접속되어 있고, 다른 쪽은 그라운드 측에 접속되어 있다. 이 실시형태에서는, 직렬 접속되어 있는 2개의 제2 다이오드 간의 직류 전위가 분리된다. 따라서, 2개의 제2 다이오드에 대한 역바이어스 전압의 인가를 위하여 하나의 가변 직류 전원을 이용할 수 있다. 그러므로, 가변 직류 전원의 개수가 적어진다.
일 실시형태에 있어서, 복수의 제2 다이오드 중 역직렬로 접속되어 있는 2개의 제2 다이오드는 직결되어 있다. 또한, 역직렬로 접속되어 있는 2개의 제2 다이오드는, 노드와 그라운드의 사이에서 서로 역방향을 향하고 있다. 즉, 이 실시형태에서는, 2개의 제2 다이오드의 애노드끼리, 또는 캐소드끼리가 직결되어 있다. 역직렬되어 있는 2개의 제2 다이오드에 대한 역바이어스 전압의 인가를 위해서는 하나의 가변 직류 전원을 이용할 수 있다. 따라서, 가변 직류 전원의 개수가 적어진다.
다른 양태에 있어서는, 플라즈마 처리 장치가 제공된다. 플라즈마 처리 장치는 챔버 본체, 고주파 전원, 및 전극을 구비한다. 챔버 본체는 그 내부 공간을 챔버로서 제공하고 있다. 전극은, 챔버 내에서의 플라즈마의 생성 또는 바이어스 생성을 위한 전극이며, 고주파 전원에 전기적으로 접속되어 있다. 플라즈마 처리 장치는, 상술한 일 양태 또는 다양한 실시형태 중 어느 정합기를 더 구비한다. 정합기는 고주파 전원과 전극의 사이에 접속되어 있다.
이상 설명한 바와 같이, 고속의 정합 동작을 실현 가능한 정합기가 제공된다.
도 1은 일 실시형태에 관한 플라즈마 처리 장치를 개략적으로 나타내는 도이다.
도 2는 일 실시형태에 관한 정합기를 나타내는 도이다.
도 3은 다른 실시형태에 관한 정합기를 나타내는 도이다.
도 4는 또 다른 실시형태에 관한 정합기를 나타내는 도이다.
도 5는 또 다른 실시형태에 관한 정합기를 나타내는 도이다.
도 6은 또 다른 실시형태에 관한 정합기를 나타내는 도이다.
도 7은 또 다른 실시형태에 관한 정합기를 나타내는 도이다.
도 8은 정합기의 회로의 레이아웃에 관한 규칙을 나타내는 도이다.
도 9는 정합기의 회로의 레이아웃에 관한 규칙을 나타내는 도이다.
도 10은 정합기의 회로의 레이아웃에 관한 규칙을 나타내는 도이다.
도 11은 참고예에 관한 정합기를 나타내는 도이다.
도 12는 다른 참고예에 관한 정합기를 나타내는 도이다.
도 13은 또 다른 실시형태에 관한 정합기를 나타내는 도이다.
이하, 도면을 참조하여 다양한 실시형태에 대하여 상세하게 설명한다. 또한, 각 도면에 있어서 동일 또는 상당 부분에 대해서는 동일한 부호를 붙이는 것으로 한다.
도 1은 일 실시형태에 관한 플라즈마 처리 장치를 개략적으로 나타내는 도이다. 도 1에는 일 실시형태에 관한 플라즈마 처리 장치의 종단면에 있어서의 구조가 개략적으로 나타나 있다. 도 1에 나타내는 플라즈마 처리 장치(10)는 용량 결합형 플라즈마 에칭 장치이다.
플라즈마 처리 장치(10)는 챔버 본체(12)를 구비하고 있다. 챔버 본체(12)는 대략 원통 형상을 갖고 있다. 챔버 본체(12)는 그 내부 공간을 챔버(12c)로서 제공하고 있다. 챔버 본체(12)는 예를 들면 알루미늄으로 구성되어 있다. 챔버 본체(12)의 내벽면, 즉 당해 챔버(12c)를 구획 형성하는 벽면에는 내플라즈마성을 갖는 막이 형성되어 있다. 이 막은 양극 산화 처리에 의하여 형성된 막, 또는 산화 이트륨과 같은 세라믹스제의 막일 수 있다. 또, 챔버 본체(12)의 측벽에는 피가공물(W)의 반송을 위한 개구(12g)가 마련되어 있다. 이 개구(12g)는 게이트 밸브(14)에 의하여 개폐가 가능하게 되어 있다. 이 챔버 본체(12)는 접지되어 있다.
챔버(12c) 내에서는, 지지부(15)가 챔버 본체(12)의 바닥부로부터 상방으로 뻗어 있다. 지지부(15)는 대략 원통 형상을 갖고 있으며, 석영과 같은 절연 재료로 형성되어 있다. 또, 챔버(12c) 내에는 재치대(16)가 마련되어 있다. 재치대(16)는 그 상면에 있어서 피가공물(W)을 지지하도록 구성되어 있다. 피가공물(W)은 웨이퍼와 같이 원반 형상을 가질 수 있다. 재치대(16)는 하부 전극(18) 및 정전 척(20)을 포함하고 있다. 이 재치대(16)는 지지부(15)에 의하여 지지되어 있다.
하부 전극(18)은 제1 플레이트(18a) 및 제2 플레이트(18b)를 포함하고 있다. 제1 플레이트(18a) 및 제2 플레이트(18b)는 예를 들면 알루미늄과 같은 금속으로 형성되어 있으며, 대략 원반 형상을 갖고 있다. 제2 플레이트(18b)는 제1 플레이트(18a) 상에 마련되어 있으며, 제1 플레이트(18a)에 전기적으로 접속되어 있다.
제2 플레이트(18b) 상에는 정전 척(20)이 마련되어 있다. 정전 척(20)은 절연층, 및 당해 절연층 내에 내장된 전극을 갖고 있다. 정전 척(20)의 전극에는 직류 전원(22)이 스위치(23)를 통하여 전기적으로 접속되어 있다. 정전 척(20)의 전극에 직류 전원(22)으로부터의 직류 전압이 인가되면, 정전 척(20)은 쿨롱력 등의 정전력을 발생시킨다. 정전 척(20)은 이 정전력에 의하여 피가공물(W)을 흡착하고, 당해 피가공물(W)을 지지한다.
제2 플레이트(18b)의 주연부 상에는 피가공물(W)의 에지 및 정전 척(20)을 둘러싸도록 포커스 링(FR)이 배치되어 있다. 포커스 링(FR)은 플라즈마 처리의 균일성을 향상시키기 위하여 마련되어 있다. 포커스 링(FR)은, 플라즈마 처리에 따라 적절히 선택되는 재료로 형성되어 있으며, 예를 들면 석영으로 구성될 수 있다.
제2 플레이트(18b)의 내부에는 유로(18f)가 마련되어 있다. 유로(18f)에는 챔버 본체(12)의 외부에 마련된 칠러 유닛으로부터 배관(26a)을 통하여 냉매가 공급된다. 유로(18f)에 공급된 냉매는 배관(26b)을 통하여 칠러 유닛으로 되돌려진다. 이와 같이, 유로(18f)에는 당해 유로(18f) 내를 순환하도록 냉매가 공급된다. 이 냉매의 온도를 제어함으로써, 정전 척(20)에 의하여 지지된 피가공물(W)의 온도가 제어된다.
또, 플라즈마 처리 장치(10)에는 가스 공급 라인(28)이 마련되어 있다. 가스 공급 라인(28)은 전열 가스 공급 기구로부터의 전열 가스, 예를 들면 He 가스를 정전 척(20)의 상면과 피가공물(W)의 이면 사이에 공급한다.
플라즈마 처리 장치(10)는 상부 전극(30)을 더 구비하고 있다. 상부 전극(30)은 재치대(16)의 상방에 마련되어 있으며, 하부 전극(18)에 대하여 대략 평행하게 마련되어 있다. 상부 전극(30)은 부재(32)와 함께 챔버 본체(12)의 상부 개구를 폐쇄하고 있다. 부재(32)는 절연성을 갖고 있다. 상부 전극(30)은 이 부재(32)를 통하여 챔버 본체(12)의 상부에 지지되어 있다.
상부 전극(30)은 천판(34) 및 지지체(36)를 포함하고 있다. 천판(34)은 챔버(12c)에 면해 있다. 천판(34)에는 복수의 가스 토출 구멍(34a)이 마련되어 있다. 이 천판(34)은 한정되는 것은 아니지만, 예를 들면 실리콘으로 구성되어 있다. 혹은, 천판(34)은 알루미늄제의 모재(母材)의 표면에 내플라즈마성의 막을 마련한 구조를 가질 수 있다. 또한, 이 막은 양극 산화 처리에 의하여 형성된 막 또는 산화 이트륨과 같은 세라믹스제의 막일 수 있다.
지지체(36)는 천판(34)을 착탈 가능하게 지지하는 것이며, 예를 들면 알루미늄과 같은 도전성 재료로 구성될 수 있다. 지지체(36)의 내부에는 가스 확산실(36a)이 마련되어 있다. 이 가스 확산실(36a)로부터는 복수의 가스 구멍(36b)이 하방으로 뻗어 있고, 당해 복수의 가스 구멍(36b)은 복수의 가스 토출 구멍(34a)에 각각 연통하고 있다. 또, 지지체(36)에는 가스 확산실(36a)에 처리 가스를 유도하는 가스 도입구(36c)가 형성되어 있으며, 이 가스 도입구(36c)에는 가스 공급관(38)이 접속되어 있다.
가스 공급관(38)에는 밸브군(42) 및 유량 제어기군(44)을 통하여 가스 소스군(40)이 접속되어 있다. 가스 소스군(40)은 복수의 가스 소스를 갖고 있다. 밸브군(42)은 복수의 밸브를 포함하고 있으며, 유량 제어기군(44)은 매스 플로 컨트롤러와 같은 복수의 유량 제어기를 포함하고 있다. 가스 소스군(40)의 복수의 가스 소스는 각각, 밸브군(42)의 대응의 밸브 및 유량 제어기군(44)의 대응의 유량 제어기를 통하여 가스 공급관(38)에 접속되어 있다. 이 플라즈마 처리 장치(10)는 가스 소스군(40)의 복수의 가스 소스 중 선택된 1 이상의 가스 소스로부터의 가스를, 개별적으로 조정된 유량으로 챔버 본체(12) 내에 공급하는 것이 가능하다.
또, 플라즈마 처리 장치(10)에서는 챔버 본체(12)의 내벽을 따라 실드 부재(46)가 마련되어 있다. 실드 부재(46)는 지지부(15)의 외주에도 마련되어 있다. 실드 부재(46)는 플라즈마 처리(예를 들면, 에칭)에 의하여 발생하는 반응 생성물과 같은 물질이, 챔버 본체(12)에 부착되는 것을 방지하는 것이다. 실드 부재(46)는 알루미늄제의 모재에 Y2O3 등의 세라믹스를 피복함으로써 형성될 수 있다.
챔버(12c) 내이고, 또한 지지부(15)와 챔버 본체(12)의 측벽의 사이에는 배플 플레이트(48)가 마련되어 있다. 배플 플레이트(48)는, 예를 들면 알루미늄재에 산화 이트륨 등의 세라믹스를 피복함으로써 형성될 수 있다. 이 배플 플레이트(48)에는 다수의 관통 구멍이 형성되어 있다. 배플 플레이트(48)의 하방에 있어서는 배기관(52)이 챔버 본체(12)의 바닥부에 접속되어 있다. 이 배기관(52)에는 배기 장치(50)가 접속되어 있다. 배기 장치(50)는 터보 분자 펌프 등의 진공 펌프를 갖고 있으며, 챔버(12c)를 감압한다.
또, 플라즈마 처리 장치(10)는 제1 고주파 전원(61) 및 제2 고주파 전원(62)을 더 구비하고 있다. 제1 고주파 전원(61)은 플라즈마 생성용 제1 고주파를 발생시키는 전원이다. 제1 고주파의 주파수는 한정되는 것은 아니지만, 27~100MHz의 범위 내의 주파수이며, 예를 들면 40MHz이다. 제1 고주파 전원(61)은 정합기(63)를 통하여 하부 전극(18)에 접속되어 있다. 정합기(63)는 제1 고주파 전원(61)의 출력 임피던스와 부하 측(하부 전극(18) 측)의 입력 임피던스를 정합시키기 위한 회로를 갖고 있다. 이 실시형태, 즉 제1 고주파 전원(61)이 하부 전극(18)에 전기적으로 접속되어 있는 실시형태에서는 상부 전극(30)은 접지된다. 또한, 제1 고주파 전원(61)은 정합기(63)를 통하여 상부 전극에 접속되어 있어도 된다.
제2 고주파 전원(62)은 피가공물(W)에 이온을 인입하기 위한, 즉 바이어스용 제2 고주파를 발생시키는 전원이다. 제2 고주파의 주파수는 한정되는 것은 아니지만, 400kHz~13.56MHz의 범위 내의 주파수이며, 예를 들면 3.2MHz이다. 제2 고주파 전원(62)은 정합기(64)를 통하여 하부 전극(18)에 접속되어 있다. 정합기(64)는 제2 고주파 전원(62)의 출력 임피던스와 부하 측(하부 전극(18) 측)의 입력 임피던스를 정합시키기 위한 회로를 갖고 있다.
일 실시형태에 있어서는, 플라즈마 처리 장치(10)는 제어부(Cnt)를 더 구비할 수 있다. 제어부(Cnt)는 프로세서, 기억 장치, 입력 장치, 표시 장치 등을 구비하는 컴퓨터이며, 플라즈마 처리 장치(10)의 각부를 제어한다. 구체적으로, 제어부(Cnt)는 기억 장치에 기억되어 있는 제어 프로그램을 실행하여, 당해 기억 장치에 기억되어 있는 레시피 데이터에 근거하여 플라즈마 처리 장치(10)의 각부를 제어한다. 이로써, 플라즈마 처리 장치(10)는 레시피 데이터에 의하여 지정된 프로세스를 실행하도록 되어 있다.
이 플라즈마 처리 장치(10)를 이용한 플라즈마 처리의 실행 시에는, 가스 소스군(40)의 복수의 가스 소스 중 선택된 가스 소스로부터의 가스가 챔버(12c)에 공급된다. 또, 배기 장치(50)에 의하여 챔버(12c)가 감압된다. 그리고 챔버(12c)에 공급된 가스가 제1 고주파 전원(61)으로부터의 제1 고주파에 의하여 발생하는 고주파 전계에 의하여 여기된다. 이로써, 챔버(12c) 내에서 플라즈마가 생성된다. 이와 같이 생성된 플라즈마 중의 이온 및/또는 라디칼에 의하여 피가공물(W)이 처리된다. 또한, 하부 전극(18)에 제2 고주파가 공급되어도 된다. 제2 고주파가 하부 전극(18)에 공급되면, 플라즈마 중의 이온이 피가공물(W)을 향하여 가속된다.
이하, 정합기(63) 및 정합기(64) 중 한쪽 또는 쌍방에 채용하는 것이 가능한, 임피던스 정합을 위한 정합기의 몇 개의 실시형태에 대하여 설명한다.
도 2는 일 실시형태에 관한 정합기를 나타내는 도이다. 도 2에 나타내는 정합기(100)는 직렬부(102), 병렬부(104), 직류 전원(106), 및 직류 전원(108)을 구비하고 있다. 정합기(100)는 임피던스 센서(110) 및 전원 제어부(112)를 더 구비해도 된다.
직렬부(102)는 정합기(100)의 입력단(100a)과 출력단(100b)의 사이의 급전 라인(118) 상에 마련되어 있다. 입력단(100a)은 고주파가 입력되는 단자이다. 즉, 입력단(100a)은 고주파 전원에 접속되는 단자이다. 출력단(100b)은 고주파를 출력하기 위한 단자이다. 즉, 출력단(100b)은 챔버 본체(12) 측의 부하에 접속되는 단자이다. 직렬부(102)는 제1 다이오드(121)를 포함하고 있다. 제1 다이오드(121)는 가변 용량을 갖는 다이오드이다. 제1 다이오드(121)는 PN 접합 다이오드, 쇼트키 배리어 다이오드, 또는 가변 용량 다이오드일 수 있다. 또, 제1 다이오드(121)는 P형 영역과 N형 영역의 사이에 저농도 반도체 영역을 포함하는 다이오드여도 된다. 일 실시형태에서는, 제1 다이오드(121)의 애노드는 입력단(100a)에 접속되어 있고, 제1 다이오드(121)의 캐소드는 출력단(100b)에 접속되어 있다.
병렬부(104)는 노드(100n)와 그라운드의 사이에 마련되어 있다. 노드(100n)는 입력단(100a)과 출력단(100b)의 사이에 있어서 급전 라인(118) 상에 마련되어 있다. 일 실시형태에서는, 노드(100n)는 제1 다이오드(121)와 입력단(100a)의 사이이고, 또한 급전 라인(118) 상에 마련되어 있다. 병렬부(104)는 제2 다이오드(122)를 포함하고 있다. 제2 다이오드(122)는 가변 용량을 갖는 다이오드이다. 제2 다이오드(122)는 PN 접합 다이오드, 쇼트키 배리어 다이오드, 또는 가변 용량 다이오드일 수 있다. 또, 제2 다이오드(122)는 P형 영역과 N형 영역의 사이에 저농도 반도체 영역을 포함하는 다이오드여도 된다. 일 실시형태에서는, 제2 다이오드(122)의 애노드는 그라운드에 접속되어 있고, 제2 다이오드(122)의 캐소드는 노드(100n)에 접속되어 있다.
직류 전원(106)은 가변 직류 전원이며, 제1 다이오드(121)에 역바이어스 전압을 인가하도록 마련되어 있다. 직류 전원(106)의 양극은 제1 다이오드(121)의 캐소드에 접속되어 있고, 직류 전원(106)의 음극은 그라운드에 접속되어 있다.
직류 전원(108)은 가변 직류 전원이며, 제2 다이오드(122)에 역바이어스 전압을 인가하도록 마련되어 있다. 직류 전원(108)의 양극은 저항 소자를 통하여 제2 다이오드(122)의 캐소드에 접속되어 있고, 직류 전원(108)의 음극은 그라운드에 접속되어 있다.
임피던스 센서(110)는 노드(100n)와 입력단(100a)의 사이에 있어서 급전 라인(118) 상에 마련되어 있다. 임피던스 센서(110)는 부하 임피던스(챔버 본체(12) 측의 임피던스)를 측정하도록 구성된 센서이다. 임피던스 센서(110)는 측정한 부하 임피던스를 전원 제어부(112)에 출력한다. 전원 제어부(112)는 예를 들면, 프로세서를 갖고 있다. 전원 제어부(112)는 입력한 부하 임피던스를, 소정의 임피던스(예를 들면, 50Ω)에 근접시키거나 또는 일치시키도록 직류 전원(106) 및 직류 전원(108)을 제어한다. 이로써, 제1 다이오드(121)에 인가되는 역바이어스 전압, 및 제2 다이오드(122)에 인가되는 역바이어스 전압이 조정되고, 제1 다이오드(121)의 용량 및/또는 인덕턴스가 조정되며, 제2 다이오드(122)의 용량 및/또는 인덕턴스가 조정된다.
이 정합기(100A)에서는, 기계적으로 용량을 변경 가능한 가변 커패시터가 아닌, 제1 다이오드(121) 및 제2 다이오드(122)가 이용되고 있다. 제1 다이오드(121) 및 제2 다이오드(122)의 각각의 용량(접합 용량)은, 역바이어스 전압에 따라 고속으로 변화한다. 따라서, 정합기(100)는 고속의 정합 동작을 실현 가능하다.
도 3은 다른 실시형태에 관한 정합기를 나타내는 도이다. 이하, 정합기(100A)가 정합기(100)에 대하여 다른 점에 대하여 설명하고, 중복되는 설명을 생략한다.
도 3에 나타내는 정합기(100A)에서는, 직렬부(102)가 제1 커패시터(131)를 더 갖고 있으며, 병렬부(104)가 제2 커패시터(132)를 더 갖고 있다. 제1 커패시터(131)는 제1 다이오드(121)와 직렬 접속되어 있다. 제1 커패시터(131)는 노드(100n)와 제1 다이오드(121)의 사이에서 접속되어 있다. 제2 커패시터(132)는 제2 다이오드(122)와 그라운드의 사이에서 접속되어 있다. 직류 전원(106)의 양극은 저항 소자를 통하여 제1 다이오드(121)의 캐소드에 접속되어 있다. 직류 전원(106)의 음극은 저항 소자를 통하여 제1 다이오드(121)의 애노드에 접속되어 있다. 또, 직류 전원(108)의 양극은 저항 소자를 통하여 제2 다이오드(122)의 캐소드에 접속되어 있다. 직류 전원(108)의 음극은 저항 소자(R3)를 통하여 제2 다이오드(122)의 애노드에 접속되어 있다. 다만, 저항 소자(R3) 및 제2 커패시터(132)가 생략되어도 된다. 정합기(100A)에서는, 그라운드와 제2 다이오드(122)의 사이에서 직류 전위가 분리되고, 직렬부(102)와 병렬부(104)의 사이에서 직류 전위가 분리된다.
이하, 도 4~도 7을 참조하여, 또 다른 몇 개의 실시형태에 관한 정합기에 대하여 설명한다. 도 4~도 7에 나타내는 정합기에 있어서의 회로의 레이아웃은 제1~제3 규칙에 따르고 있다. 이들 제1~제3 규칙에 대하여 도 8~도 10을 참조하면서 설명한다. 도 8~도 10은 정합기의 회로의 레이아웃에 관한 규칙을 나타내는 도이다. 또한, 도 8~도 10에서는, 정합기의 입력단, 출력단, 입력단과 출력단의 사이의 노드, 직렬부, 병렬부, 제1 다이오드, 제2 다이오드, 제1 커패시터, 제2 커패시터를 각각, 참조 부호 "T1", "T2", "N", "SU", "PU", "D1", "D2", "C1", "C2"로 나타낸다.
직렬부(SU)는 1 이상의 제1 소자군(G1)을 갖고 있다. 도 8~도 10에 나타내는 예에서는, 직렬부(SU)는 복수의 제1 소자군(G1)을 갖고 있다. 복수의 제1 소자군(G1)은 입력단(T1)과 출력단(T2)의 사이에서 순서대로 접속되어 있다. 복수의 제1 소자군(G1)의 각각은 제1 다이오드(D1), 및 당해 제1 다이오드(D1)에 직렬 접속된 제1 커패시터(C1)를 포함하고 있다. 병렬부(PU)는 1 이상의 제2 소자군(G2)을 갖고 있다. 도 8~도 10에 나타내는 예에서는, 병렬부(PU)는 복수의 제2 소자군(G2)을 갖고 있다. 복수의 제2 소자군(G2)은 노드(N)와 그라운드의 사이에서 순서대로 접속되어 있다. 복수의 제2 소자군(G2)의 각각은 제2 다이오드(D2), 및 당해 제2 다이오드(D2)에 직렬 접속된 제2 커패시터(C2)를 포함하고 있다. 또한, 제1 다이오드(D1) 및 제2 다이오드(D2)의 각각은 PN 접합 다이오드, 쇼트키 배리어 다이오드, 또는 가변 용량 다이오드일 수 있다. 또, 제1 다이오드(D1) 및 제2 다이오드(D2)의 각각은 P형 영역과 N형 영역의 사이에 저농도 반도체 영역을 포함하는 다이오드여도 된다.
도 8~도 10에 나타내는 바와 같이, 제1 규칙은 병렬부(PU)에 포함되는 하나의 제2 커패시터(C2)가, 당해 병렬부(PU)에 포함되는 모든 제2 다이오드(D2)와 그라운드의 사이에서 직류 전위를 분리한다는 규칙이다. 따라서, 병렬부(PU)에 포함되는 모든 제2 다이오드(D2)는, 당해 하나의 제2 커패시터(C2)에 대하여 노드(N) 측에 마련된다. 이 제1 규칙은 예외를 포함한다. 제1 규칙의 예외는, 병렬부(PU)에 포함되는 모든 제2 다이오드(D2) 중 노드(N)와 그라운드의 사이의 병렬부(PU)의 전기적 패스 상에서 가장 그라운드 측에 있는 하나의 제2 다이오드(D2)의 한쪽의 단자(애노드 또는 캐소드)의 전위가 그라운드 전위로 설정되고, 당해 한쪽의 단자가 다른 쪽의 단자(캐소드 또는 애노드)에 대하여 당해 전기적 패스 상에서 그라운드 측에 있는 경우에는, 당해 하나의 제2 다이오드(D2)의 한쪽의 단자와 그라운드는, 그들 사이의 제2 커패시터(C2)를 생략하여, 직결할 수 있다는 예외이다. 제1 규칙의 예외에 의하면, 도 8에 나타내는 제2 커패시터(C82)는, 제2 다이오드(D82)의 애노드의 전위가 그라운드 전위로 설정되는 경우에는 생략 가능하다. 또, 도 9에 나타내는 제2 커패시터(C92a)는, 제2 다이오드(D92a)의 애노드의 전위가 그라운드 전위로 설정되는 경우에는 생략 가능하다. 또, 도 10에 나타내는 제2 커패시터(C102a)는, 제2 다이오드(D102a)의 캐소드의 전위가 그라운드 전위로 설정되는 경우에는 생략 가능하다.
제2 규칙은, 직렬부(SU)에 포함되는 하나의 제1 커패시터(C1)가, 직렬부(SU)와 병렬부(PU)의 사이에서 직류 전위를 분리한다는 규칙이다. 따라서, 직렬부(SU)에 포함되는 모든 제1 다이오드(D1)는 당해 하나의 제1 커패시터(C1)에 대하여 출력단(T2) 측에 마련된다. 이 제2 규칙은 예외를 포함한다. 제2 규칙의 예외는, 직렬부(SU)의 모든 제1 다이오드(D1) 중 노드(N)와 출력단(T2)의 사이의 직렬부(SU)의 전기적 패스 상에서 가장 노드(N) 측에 있는 하나의 제1 다이오드(D1)의 노드(N) 측의 단자의 전위와, 병렬부(PU)의 모든 제2 다이오드(D2) 중 노드(N)와 그라운드의 사이의 병렬부(PU)의 전기적 패스 상에서 가장 노드(N) 측에 있는 하나의 제2 다이오드(D2)의 노드(N) 측의 단자의 전위가 그라운드 전위로 설정되는 경우에는, 당해 하나의 제1 다이오드(D1)와 당해 하나의 제2 다이오드(D2)의 사이의 커패시터를 생략하여, 이들을 직결할 수 있다는 예외이다. 제2 규칙의 예외에 의하면, 도 9에 나타내는 제1 다이오드(D91)의 애노드의 전위 및 제2 다이오드(D92b)의 애노드의 전위가 그라운드 전위로 설정되는 경우에는, 제1 커패시터(C91) 및 제2 커패시터(C92b)는 생략 가능하다. 또, 도 10에 나타내는 제1 다이오드(D101)의 캐소드의 전위 및 제2 다이오드(D102b)의 캐소드의 전위가 그라운드 전위로 설정되는 경우에는, 제1 커패시터(C101) 및 제2 커패시터(C102b)는 생략 가능하다.
제3 규칙은 도 8에 나타내는 바와 같이, 직렬 접속되어 있는 2개의 제1 다이오드(D1)의 사이에는 하나의 제1 커패시터(C1)가 마련되고, 직렬 접속되어 있는 2개의 제2 다이오드(D2)의 사이에는 하나의 제2 커패시터(C2)가 마련된다는 규칙이다. 또한, 직렬 접속되어 있는 2개의 제1 다이오드(D1)는 입력단(T1)과 출력단(T2)의 사이에서 동일한 방향을 향하고 있다. 즉, 직렬 접속되어 있는 2개의 제1 다이오드(D1)의 각각의 애노드 및 캐소드 중 한쪽은 입력단(T1) 측에 접속되어 있고, 다른 쪽은 출력단(T2) 측에 접속되어 있다. 또, 직렬 접속되어 있는 2개의 제2 다이오드(D2)는 노드(N)와 그라운드의 사이에서 동일한 방향을 향하고 있다. 즉, 직렬 접속되어 있는 2개의 제2 다이오드(D2)의 각각의 애노드 및 캐소드 중 한쪽은 노드(N) 측에 접속되어 있고, 다른 쪽은 그라운드 측에 접속되어 있다.
제3 규칙은 예외를 갖는다. 이 예외는 도 9 및 도 10에 나타내는 바와 같이, 역직렬로 접속되어 있는 2개의 제1 다이오드(D1)는 직결되고, 역직렬로 접속되어 있는 2개의 제2 다이오드(D2)는 직결된다는 예외이다. 또한, 역직렬로 접속되어 있는 2개의 제1 다이오드(D1)는 입력단(T1)과 출력단(T2)의 사이에서 서로 역방향을 향하고 있다. 즉, 역직렬로 접속되어 있는 2개의 제1 다이오드(D1)의 애노드끼리, 또는 캐소드끼리는 직결된다. 또, 역직렬로 접속되어 있는 2개의 제2 다이오드(D2)는 노드(N)와 그라운드의 사이에서 서로 역방향을 향하고 있다. 즉, 역직렬로 접속되어 있는 2개의 제2 다이오드(D2)의 애노드끼리, 또는 캐소드끼리는 직결된다.
또, 출력단(T2)과 플라즈마 처리 장치의 전극(상부 전극 또는 하부 전극)의 사이에 커패시터가 마련되어 있는 경우에는, 직렬부(SU)의 모든 제1 다이오드(D1) 중 노드(N)와 출력단(T2)의 사이의 전기적 패스 상에서 가장 출력단(T2) 측에 있는 하나의 제1 다이오드(D1)와 출력단(T2)은, 이들 사이의 제1 커패시터(C1)를 생략하여 직결되어도 된다. 예를 들면, 출력단(T2)과 플라즈마 처리 장치의 전극의 사이에 커패시터가 마련되어 있는 경우에는, 도 9 및 도 10에 나타내는 모든 제1 커패시터(C1) 중 가장 출력단(T2) 측에 있는 제1 커패시터(C1)는 생략되어도 된다.
다시 도 4~도 7을 참조한다. 도 4~도 7에 나타내는 정합기는, 이들 제1~제3 규칙에 따라 구성되어 있다. 도 4에 나타내는 정합기(200A)는, 직렬부(202), 병렬부(204), 직류 전원(206), 및 직류 전원(208)을 구비하고 있다. 또한, 정합기(200A)는, 정합기(100)와 마찬가지로, 임피던스 센서(110) 및 전원 제어부(112)를 더 구비하고 있어도 된다.
직렬부(202)는, 입력단(200a)과 출력단(200b)의 사이의 급전 라인(218) 상에 마련되어 있다. 입력단(200a)은 고주파가 입력되는 단자이다. 즉, 입력단(200a)은 고주파 전원에 접속되는 단자이다. 출력단(200b)은 고주파를 출력하기 위한 단자이다. 즉, 출력단(200b)은 챔버 본체(12) 측의 부하에 접속되는 단자이다.
직렬부(202)는 복수의 제1 다이오드(221) 및 복수의 제1 커패시터(231)를 포함하고 있다. 복수의 제1 다이오드(221)는 PN 접합 다이오드이다. 복수의 제1 다이오드(221) 및 복수의 제1 커패시터(231)는 복수의 제1 소자군(G1)을 구성하고 있다. 복수의 제1 소자군(G1)의 각각은, 복수의 제1 다이오드(221) 중 하나의 제1 다이오드, 및 복수의 제1 커패시터(231) 중 당해 하나의 제1 다이오드에 직렬 접속된 하나의 제1 커패시터를 포함하고 있다. 복수의 제1 소자군(G1)은 입력단(200a)과 출력단(200b)의 사이에서 순서대로 접속되어 있다.
직렬부(202)에서는 제2 규칙에 따라, 하나의 제1 커패시터(231)가, 직렬부(202)와 병렬부(204)의 사이에서 직류 전위를 분리하도록 마련되어 있다. 따라서, 직렬부(202)에 포함되는 모든 제1 다이오드(221)는 당해 하나의 제1 커패시터(231)에 대하여 출력단(200b) 측에 마련되어 있다. 이로써, 직렬부(202)와 병렬부(204)의 사이에서 직류 전위가 분리된다.
직렬부(202)에서는 2개의 제1 다이오드(221)가 직렬 접속되어 있다. 직렬 접속된 2개의 제1 다이오드(221)의 사이에는 제3 규칙에 따라, 다른 하나의 제1 커패시터(231)가 마련되어 있다.
병렬부(204)는 노드(200n)와 그라운드의 사이에 마련되어 있다. 노드(200n)는 입력단(200a)과 출력단(200b)의 사이에 있어서 급전 라인(218) 상에 마련되어 있다. 일 실시형태에서는, 노드(200n)는 직렬부(202)와 입력단(200a)의 사이이고 또한, 급전 라인(218) 상에 마련되어 있다.
병렬부(204)는 복수의 제2 다이오드(222) 및 복수의 제2 커패시터(232)를 포함하고 있다. 복수의 제2 다이오드(222)는 PN 접합 다이오드이다. 복수의 제2 다이오드(222) 및 복수의 제2 커패시터(232)는 복수의 제2 소자군(G2)을 구성하고 있다. 복수의 제2 소자군(G2)의 각각은 복수의 제2 다이오드(222) 중 하나의 제2 다이오드, 및 복수의 제2 커패시터(232) 중 당해 하나의 제2 다이오드에 직렬 접속된 하나의 제2 커패시터를 포함하고 있다. 복수의 제2 소자군(G2)은 노드(200n)와 그라운드 사이에서 순서대로 접속되어 있다.
병렬부(204)에서는 제1 규칙에 따라 병렬부(204)에 포함되는 하나의 제2 커패시터(232)에 대하여, 복수의 제2 다이오드(222)가 노드(200n) 측에 마련되어 있다. 이로써, 병렬부(204)의 모든 제2 다이오드(222)와 그라운드의 사이에서 직류 전위가 분리된다.
병렬부(204)에서는 2개의 제2 다이오드(222)가 직렬 접속되어 있다. 직렬 접속된 2개의 제2 다이오드(222)의 사이에는 제3 규칙에 따라, 다른 하나의 제2 커패시터(232)가 마련되어 있다.
직류 전원(206)은 가변 직류 전원이다. 직류 전원(206)은, 직렬부(202)의 복수의 제1 다이오드(221)에 역바이어스 전압을 인가하도록 마련되어 있다. 직류 전원(206)의 양극은 복수의 제1 다이오드(221)의 캐소드에 복수의 저항 소자를 통하여 각각 접속되어 있다. 직류 전원(206)의 음극은 복수의 제1 다이오드(221)의 애노드에 복수의 저항 소자를 통하여 각각 접속되어 있다.
직류 전원(208)은 가변 직류 전원이다. 직류 전원(208)은 병렬부(204)의 복수의 제2 다이오드(222)에 역바이어스 전압을 인가하도록 마련되어 있다. 직류 전원(208)의 양극은 복수의 제2 다이오드(222)의 캐소드에 복수의 저항 소자를 통하여 각각 접속되어 있다. 직류 전원(208)의 음극은 복수의 제2 다이오드(222)의 애노드에 복수의 저항 소자를 통하여 각각 접속되어 있다.
이 정합기(200A)에서는 기계적으로 용량을 변경 가능한 가변 커패시터가 아닌, 복수의 제1 다이오드(221) 및 복수의 제2 다이오드(222)가 이용되고 있다. 복수의 제1 다이오드(221) 및 복수의 제2 다이오드(222)의 각각의 용량(접합 용량)은 역바이어스 전압에 따라 고속으로 변화한다. 따라서, 정합기(200A)는 고속의 정합 동작을 실현 가능하다.
상술한 바와 같이, 정합기(200A)의 회로의 레이아웃은 제1~제3 규칙에 따르고 있다. 따라서, 하나의 직류 전원(206)에 의하여, 직렬부(202)의 복수의 제1 다이오드(221)에 역바이어스 전압을 인가할 수 있다. 또, 하나의 직류 전원(208)에 의하여, 병렬부(204)의 복수의 제2 다이오드(222)에 역바이어스 전압을 인가할 수 있다. 따라서 정합기(200A)에 의하면, 가변 직류 전원의 개수가 적어진다. 다만, 도 4에 있어서 참조 부호 "R4"로 나타내는 저항 소자는 생략되어도 된다. 또, 제1 규칙의 예외에 따라, 참조 부호 "C4"로 나타내는 제2 커패시터(232)는 생략되어도 된다.
다음으로, 도 5를 참조한다. 이하 도 5에 나타내는 정합기(200B)가 정합기(200A)에 대하여 다른 점을 설명하고, 중복되는 설명을 생략한다. 정합기(200B)에서는 직렬부(202)의 2개의 제1 다이오드(221)가 역직렬로 접속되어 있다. 2개의 제1 다이오드(221)는 제3 규칙의 예외에 따라 직결되어 있다. 구체적으로, 2개의 제1 다이오드(221)의 캐소드끼리가 직결되어 있다. 이 정합기(200B)에서는 직류 전원(206)의 양극은 2개의 제1 다이오드(221)의 캐소드에 저항 소자를 통하여 접속되어 있다.
또, 정합기(200B)에서는 병렬부(204)의 2개의 제2 다이오드(222)가 역직렬로 접속되어 있다. 2개의 제2 다이오드(222)는 제3 규칙의 예외에 따라 직결되어 있다. 구체적으로, 2개의 제2 다이오드(222)의 캐소드끼리가 직결되어 있다. 이 정합기(200B)에서는, 직류 전원(208)의 양극은 2개의 제2 다이오드(222)의 캐소드에 저항 소자를 통하여 접속되어 있다.
다만, 도 5에 있어서 참조 부호 "R5"로 나타내는 저항 소자는 생략되어도 된다. 또, 제1 규칙의 예외에 따라, 참조 부호 "C521"로 나타내는 제2 커패시터(232)는 생략되어도 된다. 또, 제2 규칙의 예외에 따라, 참조 부호 "C51"로 나타내는 제1 커패시터(231) 및 참조 부호 "C522"로 나타내는 제2 커패시터(232)는 생략되어도 된다.
다음으로, 도 6을 참조한다. 이하, 도 6에 나타내는 정합기(200C)가 정합기(200A)에 대하여 다른 점을 설명하고, 중복되는 설명을 생략한다. 정합기(200C)에서는 직렬부(202)의 2개의 제1 다이오드(221)가 역직렬로 접속되어 있다. 2개의 제1 다이오드(221)는 제3 규칙의 예외에 따라 직결되어 있다. 구체적으로, 2개의 제1 다이오드(221)의 애노드끼리가 직결되어 있다. 이 정합기(200C)에서는, 직류 전원(206)의 음극은 2개의 제1 다이오드(221)의 애노드에 저항 소자를 통하여 접속되어 있다.
또, 정합기(200C)에서는 병렬부(204)의 2개의 제2 다이오드(222)가 역직렬로 접속되어 있다. 2개의 제2 다이오드(222)는 제3 규칙의 예외에 따라 직결되어 있다. 구체적으로, 2개의 제2 다이오드(222)의 애노드끼리가 직결되어 있다. 이 정합기(200C)에서는, 직류 전원(208)의 음극은 2개의 제2 다이오드(222)의 애노드에 저항 소자를 통하여 접속되어 있다.
다음으로, 도 7을 참조한다. 이하, 도 7에 나타내는 정합기(200D)가 정합기(200A)에 대하여 다른 점을 설명하고, 중복되는 설명을 생략한다. 정합기(200D)에서는 직렬부(202)는 3개의 제1 소자군(G1)을 갖고 있으며, 병렬부(204)는 하나의 제2 소자군(G2)을 갖고 있다.
정합기(200D)의 직렬부(202)에서는 노드(200n) 측의 2개의 제1 다이오드(221)가 직렬 접속되어 있다. 직렬 접속되어 있는 2개의 제1 다이오드(221)의 사이에는 하나의 제1 커패시터(231)가 마련되어 있다. 또, 출력단(200b) 측의 2개의 제1 다이오드(221)는 역직렬로 접속되어 있다. 역직렬로 접속되어 있는 2개의 제1 다이오드(221)는 서로 직결되어 있다. 즉, 역직렬로 접속되어 있는 2개의 제1 다이오드(221)의 사이에는 커패시터가 마련되어 있지 않다. 직류 전원(206)의 양극은 복수의 제1 다이오드(221)의 캐소드에 저항 소자를 통하여 접속되어 있고, 직류 전원(206)의 음극은 복수의 제1 다이오드(221)의 애노드에 저항 소자를 통하여 접속되어 있다.
정합기(200D)의 병렬부(204)는, 상술한 바와 같이 하나의 제2 소자군(G2)을 갖고 있다. 직류 전원(208)의 양극은 저항 소자를 통하여 제2 다이오드(222)의 캐소드에 접속되어 있고, 직류 전원(208)의 음극은 저항 소자를 통하여 제2 다이오드(222)의 애노드에 접속되어 있다.
이 정합기(200D)와 같이, 직렬부(202)에 있어서의 제1 소자군(G1)의 개수와 병렬부(204)에 있어서의 제2 소자군(G2)의 개수는 달라도 된다. 또, 직렬부(202)의 제1 소자군(G1)의 개수 및 병렬부(204)의 제2 소자군(G2)의 개수는 1 이상의 임의의 개수여도 된다. 또, 직렬부(202)에 있어서는, 제1 다이오드(221) 간의 접속이 직렬 접속이어도 되고 역직렬의 접속이어도 된다. 병렬부(204)에 있어서도 마찬가지로, 제2 다이오드(222) 간의 접속이 직렬 접속이어도 되고 역직렬의 접속이어도 된다. 또한, 직렬부(202)에 있어서는, 제1 다이오드(221) 간의 접속으로서, 직렬 접속과 역직렬의 접속의 쌍방이 포함되어 있어도 된다. 병렬부(204)에 있어서도 마찬가지로, 제2 다이오드(222) 간의 접속으로서, 직렬 접속과 역직렬의 접속의 쌍방이 포함되어 있어도 된다.
다만, 도 7에 있어서 참조 부호 "R7"로 나타내는 저항 소자는 생략되어도 된다. 또, 제1 규칙의 예외에 따라, 참조 부호 "C7"로 나타내는 제2 커패시터(232)는 생략되어도 된다.
이하, 도 11 및 도 12를 참조한다. 도 11 및 도 12는 참고예에 관한 정합기를 나타내고 있다. 도 11에 나타내는 정합기(300A) 및 도 12에 나타내는 정합기(300B)는 도 7에 나타낸 정합기(200D)로부터 3개의 제1 커패시터(231) 및 제2 커패시터(232)를 제거한 것이며, 제1~제3 규칙에 준거하고 있지 않다. 이로 인하여, 도 11 및 도 12에 나타내는 바와 같이, 정합기(300A) 및 정합기(300B)에서는 3개의 제1 다이오드(221) 및 제2 다이오드(222)에 대한 역바이어스 전압의 인가를 위하여 3개의 직류 전원(301, 302, 303)이 필요하다. 한편, 도 7에 나타낸 정합기(200D)에서는, 2개의 직류 전원(206, 208)에 의하여 3개의 제1 다이오드(221) 및 제2 다이오드(222)에 대한 역바이어스 전압을 인가할 수 있다. 이와 같이, 제1~제3 규칙에 준거한 레이아웃의 회로를 갖는 정합기에서는 직류 전원의 개수를 줄일 수 있다.
또, 도 11에 나타내는 정합기(300A)에서는, 직류 전원(302)의 음극 및 직류 전원(303)의 음극은 직류 전원(301)의 양극에 접속되어 있다. 즉, 직류 전원(302)의 음극 및 직류 전원(303)의 음극은 그라운드에 전기적으로 접속되어 있지 않고, 그라운드로부터 플로팅되어 있다. 따라서, 정합기(300A)의 직류 전원(302) 및 직류 전원(303)에는 앰프 방식의 직류 전원을 이용할 수 없어, 스위칭 방식의 직류 전원을 이용할 필요가 있다. 스위칭 방식의 직류 전원에서는, 전압의 천이에 비교적 많은 시간을 필요로 한다. 따라서, 정합기(300A)의 정합 동작에는 비교적 많은 시간을 필요로 한다. 한편, 실시형태에 관한 정합기에는 고속 응답이 가능한 앰프 방식의 직류 전원을 이용할 수 있다. 따라서, 실시형태에 관한 정합기는 고속의 정합 동작을 실현 가능하다.
또 다른 실시형태의 정합기에 대하여 설명한다. 도 13은 또 다른 실시형태에 관한 정합기를 나타내는 도이다. 도 13에 나타내는 정합기(400)는 직렬부(402), 병렬부(404), 직류 전원(406) 및 직류 전원(408)을 구비하고 있다. 또한, 정합기(400)는, 정합기(100)와 마찬가지로, 임피던스 센서(110) 및 전원 제어부(112)를 더 구비하고 있어도 된다.
직렬부(402)는 입력단(400a)과 출력단(400b)의 사이에 마련되어 있다. 입력단(400a)은 고주파가 입력되는 단자이다. 즉, 입력단(400a)은 고주파 전원에 접속되는 단자이다. 출력단(400b)은 고주파를 출력하기 위한 단자이다. 즉, 출력단(400b)은 챔버 본체(12) 측의 부하에 접속되는 단자이다.
직렬부(402)는 복수의 제1 유닛(U1)을 갖고 있다. 복수의 제1 유닛(U1)은 입력단(400a)과 출력단(400b)의 사이에서 병렬로 접속되어 있다. 복수의 제1 유닛(U1)의 각각은, 1 이상의 제1 소자군(G1)을 갖고 있다. 도 13에 나타내는 예에서는, 복수의 제1 유닛(U1)의 각각은 복수의 제1 소자군(G1)을 갖고 있다. 복수의 제1 소자군(G1)은 순서대로 접속되어 있다. 또한, 제1 소자군(G1)은 제1 다이오드와, 당해 제1 다이오드에 직렬 접속된 제1 커패시터를 포함한다.
병렬부(404)는 노드(400n)와 그라운드의 사이에 마련되어 있다. 노드(400n)는 입력단(400a)과 출력단(400b)의 사이에 있어서 급전 라인(418) 상에 마련되어 있다. 일 실시형태에서는, 노드(400n)는 직렬부(402)와 입력단(400a)의 사이이고 또한 급전 라인(418) 상에 마련되어 있다.
병렬부(404)는 복수의 제2 유닛(U2)을 갖고 있다. 복수의 제2 유닛(U2)은 노드(400n)와 그라운드의 사이에서 병렬로 접속되어 있다. 복수의 제2 유닛(U2)의 각각은 1 이상의 제2 소자군(G2)을 갖고 있다. 도 13에 나타내는 예에서는, 복수의 제2 유닛(U2)의 각각은 복수의 제2 소자군(G2)을 갖고 있다. 복수의 제2 소자군(G2)은 순서대로 접속되어 있다. 또한, 제2 소자군(G2)은 제2 다이오드와, 당해 제2 다이오드에 직렬 접속된 제2 커패시터를 포함한다.
정합기(400)에 있어서도, 회로의 레이아웃은 제1~제3 규칙에 따르고 있다. 즉, 복수의 제2 유닛(U2)의 각각에서는 모든 제2 다이오드가 하나의 제2 커패시터에 대하여 노드(400n) 측에 마련되어 있다. 또, 복수의 제1 유닛(U1)의 각각에서는 모든 제1 다이오드가 하나의 제1 커패시터에 대하여 출력단(400b) 측에 마련되어 있다. 또, 복수의 제1 유닛(U1)의 각각에서는 2개의 제1 다이오드가 직렬 접속되어 있는 경우에는, 당해 2개의 제1 다이오드의 사이에 하나의 제1 커패시터가 마련된다. 또, 복수의 제1 유닛(U1)의 각각에서는 2개의 제1 다이오드가 역직렬로 접속되어 있는 경우에는, 당해 2개의 제1 다이오드는 서로 직결된다. 또, 복수의 제2 유닛(U2)의 각각에서는 2개의 제2 다이오드가 직렬 접속되어 있는 경우에는, 당해 2개의 제2 다이오드의 사이에 하나의 제2 커패시터가 마련된다. 또, 복수의 제2 유닛(U2)의 각각에서는 2개의 제2 다이오드가 역직렬로 접속되어 있는 경우에는, 당해 2개의 제2 다이오드는 서로 직결된다.
이러한 정합기(400)에 의하면, 복수의 제1 유닛(U1)에 포함되는 복수의 제1 다이오드에 대하여 단일의 직류 전원(406)에 의하여, 가변의 역바이어스 전압을 인가하는 것이 가능하다. 또, 복수의 제2 유닛(U2)에 포함되는 복수의 제2 다이오드에 대하여 단일의 직류 전원(408)에 의하여, 가변의 역바이어스 전압을 인가하는 것이 가능하다.
이상 설명한 바와 같이, 다양한 실시형태의 정합기에 의하면, 고속의 정합 동작이 실현된다. 또, 다양한 실시형태의 정합기에 의하면, 직렬부용 직류 전원의 역바이어스 전압의 변경 가능한 단계수와 병렬부의 직류 전원의 역바이어스 전압의 변경 가능한 단계수의 곱의 분만큼 임피던스를 변경 가능하다. 따라서, 다양한 실시형태의 정합기에 의하면, 기계적으로 용량을 변화 가능한 커패시터를 이용하는 정합기에 비하여, 보다 많은 단계수로 임피던스를 변경하는 것이 가능해진다.
이하, 다양한 실시형태의 정합기의 제1 다이오드 및 제2 다이오드로서 바람직한 다이오드의 선정 기준에 대하여 설명한다. 상술한 실시형태의 정합기에서는, 제1 다이오드 및 제2 다이오드에 역바이어스 전압이 인가된다. 또, 제1 다이오드 및 제2 다이오드에는 고주파 전원으로부터의 고주파 전압도 인가된다. 따라서, 제1 다이오드 및 제2 다이오드의 역방향 내전압 VR은 이하의 식 (1)을 충족시키는 것이 바람직하다. 여기에서, VDC는 역바이어스 전압의 최댓값이며, Vp는 고주파 전압의 파곳값 Vpp의 1/2이다.
VR＞VDC+VP …(1)
또한, 플라즈마 처리 장치(10)의 정합기에 있어서 이용되는 다이오드는, 예를 들면 1000V 이상의 역방향 내전압 VR을 갖는 것이 바람직하다.
또, 상술한 실시형태의 정합기의 제1 다이오드 및 제2 다이오드로서 이용되는 다이오드는, 10A 이상의 정격 전류를 갖는 것이 바람직하다. 정격 전류는 다이오드의 가변 임피던스 범위와 다이오드의 고주파 저항에 영향을 준다.
또, 상술한 실시형태의 정합기의 제1 다이오드 및 제2 다이오드로서 이용되는 다이오드는, 리드 단자 이외의 단자 형상을 갖는 다이오드인 것이 바람직하다. 리드 단자를 갖는 다이오드에서는 당해 리드 단자가 가느다란 것에 기인하여, 수 10MHz와 같은 높은 주파수의 고주파에 대하여 높은 저항을 갖는 경향이 있다. 이와 같은 높은 저항은 가변 임피던스 범위에 영향을 준다.
또, 상술한 실시형태의 정합기의 제1 다이오드 및 제2 다이오드로서 이용되는 다이오드는, 고주파의 주파수가 40.68MHz인 경우에는 이하에 나타내는 기준을 더 충족시키는 것이 바람직하다. 즉, 이러한 다이오드는 다이오드 저항이 0~1Ω의 범위 내에 있는 것, 원하는 가변 임피던스 범위 내에 가변 용량 범위를 포함하는 것, 가변 용량 범위가 10pF~10000pF의 범위인 것, 가변 용량 범위에 대응하는 역바이어스 전압의 범위가 당해 다이오드의 역방향 내전압에 대하여 15%~90%의 마진을 갖는 것, 다이오드 저항의 조건과 가변 용량 범위의 조건의 사이에 중복되는 범위가 존재하는 것을 충족하는 것이 바람직하다. 또한, 선정 기준을 충족시키는 다이오드의 일례는 Vishay사제의 VS-85HF160이다.
이상, 다양한 실시형태에 대하여 설명해 왔지만, 상술한 실시형태에 한정되지 않고 다양한 변형 양태를 구성 가능하다. 예를 들면, 상술한 다양한 실시형태의 정합기는 용량 결합형의 플라즈마 처리 장치뿐만 아니라, 다른 타입의 플라즈마 처리 장치에 있어서 이용 가능하다. 상술한 다양한 실시형태의 정합기는, 예를 들면 유도 결합형의 플라즈마 처리 장치, 마이크로파와 같은 표면파를 이용하는 플라즈마 처리 장치에 있어서 이용 가능하다.
10…플라즈마 처리 장치
12…챔버 본체
12c…챔버
16…재치대
18…하부 전극
20…정전 척
30…상부 전극
50…배기 장치
61…제1 고주파 전원
62…제2 고주파 전원
63…정합기
64…정합기
100, 100A, 200A, 200B, 200C, 200D, 400…정합기
102, 202, 402…직렬부
104, 204, 404…병렬부
106, 108, 206, 208, 406, 408…직류 전원
121, 221…제1 다이오드
122, 222…제2 다이오드
131, 231…제1 커패시터
132, 232…제2 커패시터
U1…제1 유닛
U2…제2 유닛

Claims (9)

  1. 플라즈마 처리 장치의 임피던스 정합을 위한 정합기로서,
    가변 용량을 갖는 제1 다이오드를 포함하고, 고주파의 입력단과 고주파의 출력단의 사이에 마련된 직렬부와,
    가변 용량을 갖는 제2 다이오드를 포함하고, 상기 입력단과 상기 출력단 사이의 노드와 그라운드의 사이에 마련된 병렬부와,
    상기 제1 다이오드 및 상기 제2 다이오드의 각각에 역바이어스 전압을 인가하도록 마련된 가변 직류 전원인 복수의 직류 전원을 구비하는, 정합기.
  2. 청구항 1에 있어서,
    상기 직렬부는 상기 제1 다이오드에 직렬 접속된 제1 커패시터를 더 포함하고,
    상기 병렬부는 상기 제2 다이오드에 직렬 접속된 제2 커패시터를 더 포함하며,
    상기 제1 커패시터는 상기 노드와 상기 제1 다이오드의 사이에 접속되어 있고,
    상기 제2 커패시터는 상기 그라운드와 상기 제2 다이오드의 사이에 접속되어 있는, 정합기.
  3. 청구항 2에 있어서,
    상기 직렬부는,
    각각이 가변 용량을 갖는 다이오드이며, 상기 제1 다이오드를 포함하는 복수의 제1 다이오드로서, 상기 제1 커패시터에 대하여 상기 출력단 측에 마련된, 상기 복수의 제1 다이오드와,
    상기 제1 커패시터를 포함하는 복수의 제1 커패시터를 포함하고,
    각각이, 상기 복수의 제1 다이오드 중 하나의 제1 다이오드, 및 상기 복수의 제1 커패시터 중 상기 하나의 제1 다이오드에 직렬 접속된 하나의 제1 커패시터를 포함하는 복수의 제1 소자군이, 상기 입력단과 상기 출력단의 사이에서 순서대로 접속되어 있으며,
    상기 복수의 직류 전원 중 하나의 직류 전원은, 상기 복수의 제1 다이오드에 역바이어스 전압을 인가하도록 마련되어 있는, 정합기.
  4. 청구항 3에 있어서,
    상기 복수의 제1 다이오드 중 직렬 접속되어 있는 2개의 제1 다이오드의 사이에는, 상기 복수의 제1 커패시터 중 하나의 제1 커패시터가 마련되어 있는, 정합기.
  5. 청구항 3 또는 청구항 4에 있어서,
    상기 복수의 제1 다이오드 중 역직렬로 접속되어 있는 2개의 제1 다이오드는 직결되어 있는, 정합기.
  6. 청구항 2 내지 청구항 4 중 어느 한 항에 있어서,
    상기 병렬부는,
    각각이 가변 용량을 갖는 다이오드이며, 상기 제2 다이오드를 포함하는 복수의 제2 다이오드로서, 상기 제2 커패시터에 대하여 상기 노드 측에 마련된, 상기 복수의 제2 다이오드와,
    상기 제2 커패시터를 포함하는 복수의 제2 커패시터를 포함하고,
    각각이, 상기 복수의 제2 다이오드 중 하나의 제2 다이오드, 및 상기 복수의 제2 커패시터 중 상기 하나의 제2 다이오드에 직렬 접속된 하나의 제2 커패시터를 포함하는 복수의 제2 소자군이, 상기 노드와 상기 그라운드의 사이에서 순서대로 접속되어 있으며,
    상기 복수의 직류 전원 중 다른 하나의 직류 전원은, 상기 복수의 제2 다이오드에 역바이어스 전압을 인가하도록 마련되어 있는, 정합기.
  7. 청구항 6에 있어서,
    상기 복수의 제2 다이오드 중 직렬 접속되어 있는 2개의 제2 다이오드의 사이에는, 상기 복수의 제2 커패시터 중 하나의 제2 커패시터가 마련되어 있는, 정합기.
  8. 청구항 6에 있어서,
    상기 복수의 제2 다이오드 중 역직렬로 접속되어 있는 2개의 제2 다이오드는 직결되어 있는, 정합기.
  9. 챔버를 제공하는 챔버 본체와,
    고주파 전원과,
    상기 챔버 내에서의 플라즈마의 생성 또는 바이어스의 생성을 위한 전극이며, 상기 고주파 전원에 전기적으로 접속된 전극과,
    청구항 1 내지 청구항 4 중 어느 한 항에 기재된 정합기로서, 상기 고주파 전원과 상기 전극의 사이에 접속된, 상기 정합기를 구비하는 플라즈마 처리 장치.
KR1020187037610A 2016-05-31 2017-05-17 정합기 및 플라즈마 처리 장치 KR102345906B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2016-109001 2016-05-31
JP2016109001A JP6574737B2 (ja) 2016-05-31 2016-05-31 整合器及びプラズマ処理装置
PCT/JP2017/018458 WO2017208815A1 (ja) 2016-05-31 2017-05-17 整合器及びプラズマ処理装置

Publications (2)

Publication Number Publication Date
KR20190011776A KR20190011776A (ko) 2019-02-07
KR102345906B1 true KR102345906B1 (ko) 2022-01-03

Family

ID=60478552

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187037610A KR102345906B1 (ko) 2016-05-31 2017-05-17 정합기 및 플라즈마 처리 장치

Country Status (6)

Country Link
US (1) US10727028B2 (ko)
JP (1) JP6574737B2 (ko)
KR (1) KR102345906B1 (ko)
CN (1) CN109196960B (ko)
TW (1) TWI751166B (ko)
WO (1) WO2017208815A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10892140B2 (en) * 2018-07-27 2021-01-12 Eagle Harbor Technologies, Inc. Nanosecond pulser bias compensation
EP3496272B1 (en) * 2017-12-08 2021-10-20 Nxp B.V. A matching circuit
JP7245249B2 (ja) 2018-01-11 2023-03-23 エーイーエス グローバル ホールディングス， プライベート リミテッド 低出力ｐｉｎダイオードドライバ
KR102330944B1 (ko) * 2018-01-29 2021-12-01 가부시키가이샤 알박 반응성 이온 에칭 장치
US20200176232A1 (en) * 2018-12-04 2020-06-04 Nanya Technology Corporation Etching device and operating method thereof
JP2022080674A (ja) * 2020-11-18 2022-05-30 東京エレクトロン株式会社 プラズマ処理装置
US11749505B2 (en) 2021-02-23 2023-09-05 Applied Materials, Inc. Methods and apparatus for processing a substrate
US11538663B2 (en) * 2021-02-23 2022-12-27 Applied Materials, Inc. Methods and apparatus for processing a substrate
KR20230026567A (ko) * 2021-08-17 2023-02-27 전북대학교산학협력단 전기식 가변 커패시터 회로 및 이를 포함하는 반도체 공정 시스템
KR20230101960A (ko) * 2021-12-29 2023-07-07 전북대학교산학협력단 전기식 가변 커패시터 회로 및 이를 포함하는 반도체 공정 시스템

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6657421B1 (en) 2002-06-28 2003-12-02 Motorola, Inc. Voltage variable capacitor with improved C-V linearity
JP2014026657A (ja) 2006-12-26 2014-02-06 Semiconductor Energy Lab Co Ltd 半導体装置
JP2014507175A (ja) 2010-12-10 2014-03-27 クレオ・メディカル・リミテッド 高周波およびマイクロ波を伝送するための電気外科手術装置
US20150200079A1 (en) 2014-01-10 2015-07-16 Reno Technologies, Inc. Rf impedance matching network

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06296118A (ja) * 1993-04-09 1994-10-21 Fujitsu Ltd 電力増幅器
TW525213B (en) * 2000-02-16 2003-03-21 Hitachi Ltd Process monitoring methods in a plasma processing apparatus, monitoring units, and a sample processing method using the monitoring units
US6887339B1 (en) 2000-09-20 2005-05-03 Applied Science And Technology, Inc. RF power supply with integrated matching network
JP2003318689A (ja) * 2002-04-23 2003-11-07 Kanazawa Inst Of Technology 整合回路および反射波検出回路
CN101197580B (zh) * 2006-12-06 2011-06-08 联想移动通信科技有限公司 一种阻抗匹配处理装置及阻抗匹配处理方法
KR20100049761A (ko) * 2008-11-04 2010-05-13 엘지전자 주식회사 플라즈마 디스플레이 장치
WO2011054403A1 (en) * 2009-11-09 2011-05-12 Epcos Ag Impedance circuit and method for signal transformation
US8416008B2 (en) * 2011-01-20 2013-04-09 Advanced Energy Industries, Inc. Impedance-matching network using BJT switches in variable-reactance circuits
US9129776B2 (en) * 2012-11-01 2015-09-08 Advanced Energy Industries, Inc. Differing boost voltages applied to two or more anodeless electrodes for plasma processing

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6657421B1 (en) 2002-06-28 2003-12-02 Motorola, Inc. Voltage variable capacitor with improved C-V linearity
JP2014026657A (ja) 2006-12-26 2014-02-06 Semiconductor Energy Lab Co Ltd 半導体装置
JP2014507175A (ja) 2010-12-10 2014-03-27 クレオ・メディカル・リミテッド 高周波およびマイクロ波を伝送するための電気外科手術装置
US20150200079A1 (en) 2014-01-10 2015-07-16 Reno Technologies, Inc. Rf impedance matching network

Also Published As

Publication number Publication date
KR20190011776A (ko) 2019-02-07
WO2017208815A1 (ja) 2017-12-07
CN109196960A (zh) 2019-01-11
TWI751166B (zh) 2022-01-01
US10727028B2 (en) 2020-07-28
TW201811123A (zh) 2018-03-16
US20190180986A1 (en) 2019-06-13
JP2017216135A (ja) 2017-12-07
CN109196960B (zh) 2021-02-02
JP6574737B2 (ja) 2019-09-11

Similar Documents

Publication Publication Date Title
KR102345906B1 (ko) 정합기 및 플라즈마 처리 장치
US11264208B2 (en) Plasma processing apparatus and method for controlling radio-frequency power supply of plasma processing apparatus
US11908666B2 (en) Stage and plasma processing apparatus
KR20130054184A (ko) 고주파 안테나 회로 및 유도 결합 플라즈마 처리 장치
US11443924B2 (en) Upper electrode and plasma processing apparatus
US20190122863A1 (en) Plasma processing apparatus
US11935729B2 (en) Substrate support and plasma processing apparatus
US20220108878A1 (en) Plasma processing apparatus and plasma processing method
US11923171B2 (en) Plasma processing apparatus and plasma processing method
TW202141563A (zh) 電漿處理裝置
US20210296093A1 (en) Plasma processing apparatus
US20210296091A1 (en) Inspection method, inspection apparatus, and plasma processing apparatus
JP2020202198A (ja) 静電チャック、支持台及びプラズマ処理装置
US20220020567A1 (en) Plasma processing apparatus and plasma processing method
JP7101055B2 (ja) 静電チャック、フォーカスリング、支持台、プラズマ処理装置、及びプラズマ処理方法
US20210272781A1 (en) Plasma processing method and plasma processing apparatus
JP6960421B2 (ja) プラズマ処理装置及びプラズマ処理方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant