WO2017208815A1 - 整合器及びプラズマ処理装置 - Google Patents

整合器及びプラズマ処理装置 Download PDF

Info

Publication number
WO2017208815A1
WO2017208815A1 PCT/JP2017/018458 JP2017018458W WO2017208815A1 WO 2017208815 A1 WO2017208815 A1 WO 2017208815A1 JP 2017018458 W JP2017018458 W JP 2017018458W WO 2017208815 A1 WO2017208815 A1 WO 2017208815A1
Authority
WO
WIPO (PCT)
Prior art keywords
diode
diodes
series
capacitor
matching
Prior art date
Application number
PCT/JP2017/018458
Other languages
English (en)
French (fr)
Inventor
夏実 鳥井
Original Assignee
東京エレクトロン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京エレクトロン株式会社 filed Critical 東京エレクトロン株式会社
Priority to US16/304,370 priority Critical patent/US10727028B2/en
Priority to CN201780032809.4A priority patent/CN109196960B/zh
Priority to KR1020187037610A priority patent/KR102345906B1/ko
Publication of WO2017208815A1 publication Critical patent/WO2017208815A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082Radio frequency generated discharge
    • H01J37/32174Circuits specially adapted for controlling the RF discharge
    • H01J37/32183Matching circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00Networks using active elements
    • H03H11/02Multiple-port networks
    • H03H11/28Impedance matching networks
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38Impedance-matching networks
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38Impedance-matching networks
    • H03H7/40Automatic matching of load impedance to source impedance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/245Detection characterised by the variable being measured
    • H01J2237/24564Measurements of electric or magnetic variables, e.g. voltage, current, frequency
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32Processing objects by plasma generation
    • H01J2237/33Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334Etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67063Apparatus for fluid treatment for etching
    • H01L21/67069Apparatus for fluid treatment for etching for drying etching

Abstract

高速な整合動作を実現可能な整合器を提供する。一実施形態の整合器は、直列部、並列部、及び、一以上の可変直流電源を備える。直列部は、可変容量を有する第1のダイオードを含み、高周波の入力端と高周波の出力端との間に設けられている。並列部は、可変容量を有する第2のダイオードを含み、入力端と出力端との間のノードとグランドとの間に設けられている。一以上の可変直流電源は、第1のダイオード及び第2のダイオードに可変の逆バイアス電圧を印加するよう設けられている。

Description

整合器及びプラズマ処理装置
 本開示の実施形態は、整合器及びプラズマ処理装置に関するものである。
 半導体デバイスといった電子デバイスの製造においては被加工物に対するプラズマ処理、例えばプラズマエッチングのためにプラズマ処理装置が用いられている。プラズマ処理装置は、チャンバ本体、電極、高周波電源、及び、整合器を備える。チャンバ本体はその内部空間をチャンバとして提供する。電極は、チャンバ内でのプラズマの生成又はバイアス生成のための電極である。高周波電源は、高周波を発生する。高周波電源は、整合器を介して電極に接続されている。整合器は、高周波電源の出力インピーダンスと負荷のインピーダンスを整合させる回路を有している。
 プラズマ処理装置に用いられる整合器の回路は、一般的には、機械的に容量を変更可能な可変コンデンサを有している。このような可変コンデンサは高速に容量を変更することができない。したがって、整合器は高速な整合動作を行うことができない。整合器の高速な整合動作を実現するための策として、可変コンデンサに代えて電界効果トランジスタを用いる技術が、特許文献1に記載されている。
米国特許第6,887,339号明細書
 しかしながら、電界効果トランジスタでは高周波の損失が大きい。したがって、機械的に容量を変更可能な可変コンデンサに代わる別の素子を有し、高速な整合動作を実現可能な整合器が求められている。
 一態様においては、プラズマ処理装置のインピーダンス整合のための整合器が提供される。整合器は、直列部、並列部、及び、複数の直流電源を備える。直列部は、可変容量を有する第1のダイオードを含み、高周波の入力端と高周波の出力端との間に設けられている。並列部は、可変容量を有する第2のダイオードを含み、入力端と出力端との間のノードとグランドとの間に設けられている。複数の直流電源は、第1のダイオード及び第2のダイオードのそれぞれに逆バイアス電圧を印加するように設けられている。
 一態様に係る整合器では、機械的に容量を変更可能な可変コンデンサではなく、PN接合ダイオードである第1のダイオード及び第2のダイオードが用いられている。第1のダイオード及び第2のダイオードの各々の容量(接合容量)は、逆バイアス電圧に応じて高速に変化する。したがって、高速な整合動作を実現可能な整合器が提供される。
 一実施形態において、直列部は、第1のダイオードに直列接続された第1のコンデンサを更に含み、並列部は、第2のダイオードに直列接続された第2のコンデンサを更に含む。第1のコンデンサは、ノードと第1のダイオードとの間において接続されている。第2のコンデンサは、グランドと第2のダイオードとの間に接続されている。この実施形態によれば、グランドと第2のダイオードとの間で直流電位が分離され、直列部と並列部との間で直流電位が分離される。
 一実施形態において、直列部は、複数の第1のダイオード及び複数の第1のコンデンサを含む。複数の第1のダイオードは、上記第1のダイオードを含み、可変容量を有するダイオードである。複数の第1のダイオードは、上記第1のコンデンサに対して出力端の側に設けられている。複数の第1のコンデンサは、上記第1のコンデンサを含んでいる。入力端と出力端との間では複数の第1の素子群が順に接続されている。複数の第1の素子群の各々は、複数の第1のダイオードのうち一つの第1のダイオード、及び、複数の第1のコンデンサのうち一つの第1のダイオードに直列接続された一つの第1のコンデンサを含む。複数の直流電源のうち一つの直流電源は、複数の第1のダイオードに逆バイアス電圧を印加するように設けられている。
 一実施形態において、複数の第1のダイオードのうち直列接続されている二つの第1のダイオードの間には、複数の第1のコンデンサのうち一つの第1のコンデンサが設けられている。なお、直列接続されている二つの第1のダイオードは、入力端と出力端との間で同一の方向に向いている。即ち、直列接続されている二つの第1のダイオードの各々のアノード及びカソードのうち一方は入力端の側に接続されており、他方は出力端の側に接続されている。この実施形態では、直列接続されている二つの第1のダイオード間の直流電位が分離される。したがって、二つの第1のダイオードに対する逆バイアス電圧の印加のために一つの可変直流電源を用いることができる。故に、可変直流電源の個数が少なくなる。
 一実施形態において、複数の第1のダイオードのうち逆直列で接続されている二つの第1のダイオードは直結されている。なお、逆直列で接続されている二つの第1のダイオードは、入力端と出力端との間で互いに逆の方向に向いている。即ち、この実施形態では、二つの第1のダイオードのアノード同士又はカソード同士が直結されている。逆直列されている二つの第1のダイオードに対する逆バイアス電圧の印加のためには、一つの可変直流電源を用いることができる。したがって、可変直流電源の個数が少なくなる。
 一実施形態において、並列部は、複数の第2のダイオード及び複数の第2のコンデンサを含む。複数の第2のダイオードは、上記第2のダイオードを含み、可変容量を有するダイオードである。複数の第2のダイオードは、上記第2のコンデンサに対して上記ノードの側に設けられている。複数の第2のコンデンサは、上記第2のコンデンサを含んでいる。ノードとグランドとの間では、複数の第2の素子群が順に接続されている。複数の第2の素子群は、複数の第2のダイオードのうち一つの第2のダイオード、及び、複数の第2のコンデンサのうち一つの第2のダイオードに直列接続された一つの第2のコンデンサを含む。複数の直流電源のうち別の一つの直流電源は、複数の第2のダイオードに逆バイアス電圧を印加するように設けられている。
 一実施形態において、複数の第2のダイオードのうち直列接続されている二つの第2のダイオードの間には、複数の第2のコンデンサのうち一つの第2のコンデンサが設けられている。なお、直列接続されている二つの第2のダイオードは、ノードとグランドとの間で同一の方向に向いている。即ち、直列接続されている二つの第2のダイオードの各々のアノード及びカソードのうち一方はノードの側に接続されており、他方はグランドの側に接続されている。この実施形態では、直列接続されている二つの第2のダイオード間の直流電位が分離される。したがって、二つの第2のダイオードに対する逆バイアス電圧の印加のために一つの可変直流電源を用いることができる。故に、可変直流電源の個数が少なくなる。
 一実施形態において、複数の第2のダイオードのうち逆直列に接続されている二つの第2のダイオードは直結されている。なお、逆直列で接続されている二つの第2のダイオードは、ノードとグランドとの間で互いに逆の方向に向いている。即ち、この実施形態では、二つの第2のダイオードのアノード同士又はカソード同士が直結されている。逆直列されている二つの第2のダイオードに対する逆バイアス電圧の印加のためには、一つの可変直流電源を用いることができる。したがって、可変直流電源の個数が少なくなる。
 別の態様においては、プラズマ処理装置が提供される。プラズマ処理装置は、チャンバ本体、高周波電源、及び、電極を備える。チャンバ本体は、その内部空間をチャンバとして提供している。電極は、チャンバ内でのプラズマの生成又はバイアスの生成のための電極であり、高周波電源に電気的に接続されている。プラズマ処理装置は、上述した一態様又は種々の実施形態のうち何れかの整合器を更に備える。整合器は、高周波電源と電極の間に接続されている。
 以上説明したように、高速な整合動作を実現可能な整合器が提供される。
一実施形態に係るプラズマ処理装置を概略的に示す図である。 一実施形態に係る整合器を示す図である。 別の実施形態に係る整合器を示す図である。 更に別の実施形態に係る整合器を示す図である。 更に別の実施形態に係る整合器を示す図である。 更に別の実施形態に係る整合器を示す図である。 更に別の実施形態に係る整合器を示す図である。 整合器の回路のレイアウトに関する規則を示す図である。 整合器の回路のレイアウトに関する規則を示す図である。 整合器の回路のレイアウトに関する規則を示す図である。 参考例に係る整合器を示す図である。 別の参考例に係る整合器を示す図である。 更に別の実施形態に係る整合器を示す図である。
 以下、図面を参照して種々の実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。
 図1は、一実施形態に係るプラズマ処理装置を概略的に示す図である。図1には、一実施形態に係るプラズマ処理装置の縦断面における構造が概略的に示されている。図1に示すプラズマ処理装置10は、容量結合型プラズマエッチング装置である。
 プラズマ処理装置10は、チャンバ本体12を備えている。チャンバ本体12は、略円筒形状を有している。チャンバ本体12は、その内部空間をチャンバ12cとして提供している。チャンバ本体12は、例えばアルミニウムから構成されている。チャンバ本体12の内壁面、即ち、当該チャンバ12cを画成する壁面には、耐プラズマ性を有する膜が形成されている。この膜は、陽極酸化処理によって形成された膜、又は、酸化イットリウムといったセラミックス製の膜であり得る。また、チャンバ本体12の側壁には被加工物Wの搬送のための開口12gが設けられている。この開口12gはゲートバルブ14により開閉可能となっている。このチャンバ本体12は接地されている。
 チャンバ12c内では、支持部15が、チャンバ本体12の底部から上方に延在している。支持部15は、略円筒形状を有しており、石英といった絶縁材料から形成されている。また、チャンバ12c内には、載置台16が設けられている。載置台16は、その上面において被加工物Wを保持するよう構成されている。被加工物Wは、ウエハのように円盤形状を有し得る。載置台16は、下部電極18及び静電チャック20を含んでいる。この載置台16は、支持部15によって支持されている。
 下部電極18は、第1プレート18a及び第2プレート18bを含んでいる。第1プレート18a及び第2プレート18bは、例えばアルミニウムといった金属から形成されており、略円盤形状を有している。第2プレート18bは、第1プレート18a上に設けられており、第1プレート18aに電気的に接続されている。
 第2プレート18b上には、静電チャック20が設けられている。静電チャック20は、絶縁層、及び、当該絶縁層内に内蔵された電極を有している。静電チャック20の電極には、直流電源22がスイッチ23を介して電気的に接続されている。静電チャック20の電極に直流電源22からの直流電圧が印加されると、静電チャック20はクーロン力等の静電力を発生する。静電チャック20は、この静電力により被加工物Wを吸着し、当該被加工物Wを保持する。
 第2プレート18bの周縁部上には、被加工物Wのエッジ及び静電チャック20を囲むようにフォーカスリングFRが配置されている。フォーカスリングFRは、プラズマ処理の均一性を向上させるために設けられている。フォーカスリングFRは、プラズマ処理に応じて適宜選択される材料から形成されており、例えば、石英から構成され得る。
 第2プレート18bの内部には、流路18fが設けられている。流路18fには、チャンバ本体12の外部に設けられたチラーユニットから配管26aを介して冷媒が供給される。流路18fに供給された冷媒は、配管26bを介してチラーユニットに戻される。このように、流路18fには、当該流路18f内を循環するよう、冷媒が供給される。この冷媒の温度を制御することにより、静電チャック20によって支持された被加工物Wの温度が制御される。
 また、プラズマ処理装置10には、ガス供給ライン28が設けられている。ガス供給ライン28は、伝熱ガス供給機構からの伝熱ガス、例えばHeガスを、静電チャック20の上面と被加工物Wの裏面との間に供給する。
 プラズマ処理装置10は、上部電極30を更に備えている。上部電極30は、載置台16の上方に設けられており、下部電極18に対して略平行に設けられている。上部電極30は、部材32と共にチャンバ本体12の上部開口を閉じている。部材32は、絶縁性を有している。上部電極30は、この部材32を介してチャンバ本体12の上部に支持されている。
 上部電極30は、天板34及び支持体36を含んでいる。天板34はチャンバ12cに面している。天板34には、複数のガス吐出孔34aが設けられている。この天板34は、限定されるものではないが、例えばシリコンから構成されている。或いは、天板34は、アルミニウム製の母材の表面に耐プラズマ性の膜を設けた構造を有し得る。なお、この膜は、陽極酸化処理によって形成された膜、又は、酸化イットリウムといったセラミックス製の膜であり得る。
 支持体36は、天板34を着脱自在に支持するものであり、例えばアルミニウムといった導電性材料から構成され得る。支持体36の内部には、ガス拡散室36aが設けられている。このガス拡散室36aからは、複数のガス孔36bが下方に延びており、当該複数のガス孔36bは、複数のガス吐出孔34aにそれぞれ連通している。また、支持体36には、ガス拡散室36aに処理ガスを導くガス導入口36cが形成されており、このガス導入口36cには、ガス供給管38が接続されている。
 ガス供給管38には、バルブ群42及び流量制御器群44を介して、ガスソース群40が接続されている。ガスソース群40は、複数のガスソースを有している。バルブ群42は複数のバルブを含んでおり、流量制御器群44はマスフローコントローラといった複数の流量制御器を含んでいる。ガスソース群40の複数のガスソースはそれぞれ、バルブ群42の対応のバルブ及び流量制御器群44の対応の流量制御器を介して、ガス供給管38に接続されている。このプラズマ処理装置10は、ガスソース群40の複数のガスソースのうち選択された一以上のガスソースからのガスを、個別に調整された流量で、チャンバ本体12内に供給することが可能である。
 また、プラズマ処理装置10では、チャンバ本体12の内壁に沿ってシールド部材46が設けられている。シールド部材46は、支持部15の外周にも設けられている。シールド部材46は、プラズマ処理(例えば、エッチング)によって発生する反応生成物といった物質が、チャンバ本体12に付着することを防止するものである。シールド部材46は、アルミニウム製の母材にY等のセラミックスを被覆することにより形成され得る。
 チャンバ12c内、且つ、支持部15とチャンバ本体12の側壁との間には、バッフルプレート48が設けられている。バッフルプレート48は、例えば、アルミニウム材に酸化イットリウム等のセラミックスを被覆することにより形成され得る。このバッフルプレート48には、多数の貫通孔が形成されている。バッフルプレート48の下方においては、排気管52がチャンバ本体12の底部に接続されている。この排気管52には、排気装置50が接続されている。排気装置50は、ターボ分子ポンプなどの真空ポンプを有しており、チャンバ12cを減圧する。
 また、プラズマ処理装置10は、第1の高周波電源61及び第2の高周波電源62を更に備えている。第1の高周波電源61は、プラズマ生成用の第1の高周波を発生する電源である。第1の高周波の周波数は、限定されるものではないが、27~100MHzの範囲内の周波数であり、例えば、40MHzである。第1の高周波電源61は、整合器63を介して下部電極18に接続されている。整合器63は、第1の高周波電源61の出力インピーダンスと負荷側(下部電極18側)の入力インピーダンスを整合させるための回路を有している。この実施形態、即ち、第1の高周波電源61が下部電極18に電気的に接続されている実施形態では、上部電極30は接地される。なお、第1の高周波電源61は、整合器63を介して上部電極に接続されていてもよい。
 第2の高周波電源62は、被加工物Wにイオンを引き込むための、即ち、バイアス用の第2の高周波を発生する電源である。第2の高周波の周波数は、限定されるものではないが、400kHz~13.56MHzの範囲内の周波数であり、例えば、3.2MHzである。第2の高周波電源62は、整合器64を介して下部電極18に接続されている。整合器64は、第2の高周波電源62の出力インピーダンスと負荷側(下部電極18側)の入力インピーダンスを整合させるための回路を有している。
 一実施形態においては、プラズマ処理装置10は、制御部Cntを更に備え得る。制御部Cntは、プロセッサ、記憶装置、入力装置、表示装置等を備えるコンピュータであり、プラズマ処理装置10の各部を制御する。具体的に、制御部Cntは、記憶装置に記憶されている制御プログラムを実行し、当該記憶装置に記憶されているレシピデータに基づいてプラズマ処理装置10の各部を制御する。これにより、プラズマ処理装置10は、レシピデータによって指定されたプロセスを実行するようになっている。
 このプラズマ処理装置10を用いたプラズマ処理の実行の際には、ガスソース群40の複数のガスソースのうち選択されたガスソースからのガスが、チャンバ12cに供給される。また、排気装置50によってチャンバ12cが減圧される。そして、チャンバ12cに供給されたガスが、第1の高周波電源61からの第1の高周波によって発生する高周波電界によって励起される。これにより、チャンバ12c内でプラズマが生成される。このように生成されたプラズマ中のイオン及び/又はラジカルによって、被加工物Wが処理される。なお、下部電極18に第2の高周波が供給されてもよい。第2の高周波が下部電極18に供給されると、プラズマ中のイオンが被加工物Wに向けて加速される。
 以下、整合器63及び整合器64のうち一方又は双方に採用することが可能な、インピーダンス整合のための整合器の幾つかの実施形態について説明する。
 図2は、一実施形態に係る整合器を示す図である。図2に示す整合器100は、直列部102、並列部104、直流電源106、及び、直流電源108を備えている。整合器100は、インピーダンスセンサ110及び電源制御部112を更に備えていてもよい。
 直列部102は、整合器100の入力端100aと出力端100bとの間の給電ライン118上に設けられている。入力端100aは、高周波が入力される端子である。即ち、入力端100aは、高周波電源に接続される端子である。出力端100bは、高周波を出力するための端子である。即ち、出力端100bは、チャンバ本体12側の負荷に接続される端子である。直列部102は、第1のダイオード121を含んでいる。第1のダイオード121は、可変容量を有するダイオードである。第1のダイオード121は、PN接合ダイオード、ショットキーバリアダイオード、又は、可変容量ダイオードであり得る。また、第1のダイオード121は、P型領域とN型領域との間に低濃度半導体領域を含むダイオードであってもよい。一実施形態では、第1のダイオード121のアノードは入力端100aに接続されており、第1のダイオード121のカソードは出力端100bに接続されている。
 並列部104は、ノード100nとグランドとの間に設けられている。ノード100nは、入力端100aと出力端100bとの間において給電ライン118上に設けられている。一実施形態では、ノード100nは、第1のダイオード121と入力端100aとの間、且つ、給電ライン118上に設けられている。並列部104は、第2のダイオード122を含んでいる。第2のダイオード122は、可変容量を有するダイオードである。第2のダイオード122は、PN接合ダイオード、ショットキーバリアダイオード、又は、可変容量ダイオードであり得る。また、第2のダイオード122は、P型領域とN型領域との間に低濃度半導体領域を含むダイオードであってもよい。一実施形態では、第2のダイオード122のアノードはグランドに接続されており、第2のダイオード122のカソードはノード100nに接続されている。
 直流電源106は、可変直流電源であり、第1のダイオード121に逆バイアス電圧を印加するように設けられている。直流電源106の正極は第1のダイオード121のカソードに接続されており、直流電源106の負極はグランドに接続されている。
 直流電源108は、可変直流電源であり、第2のダイオード122に逆バイアス電圧を印加するように設けられている。直流電源108の正極は抵抗素子を介して第2のダイオード122のカソードに接続されており、直流電源108の負極はグランドに接続されている。
 インピーダンスセンサ110は、ノード100nと入力端100aとの間において給電ライン118上に設けられている。インピーダンスセンサ110は、負荷インピーダンス(チャンバ本体12側のインピーダンス)を測定するよう構成されたセンサである。インピーダンスセンサ110は、測定した負荷インピーダンスを電源制御部112に出力する。電源制御部112は、例えば、プロセッサを有している。電源制御部112は、入力した負荷インピーダンスを、所定のインピーダンス(例えば、50Ω)に近づけるか又は一致させるよう、直流電源106及び直流電源108を制御する。これにより、第1のダイオード121に印加される逆バイアス電圧、及び、第2のダイオード122に印加される逆バイアス電圧が調整され、第1のダイオード121の容量及び/又はインダクタンスが調整され、第2のダイオード122の容量及び/又はインダクタンスが調整される。
 この整合器100Aでは、機械的に容量を変更可能な可変コンデンサではなく、第1のダイオード121及び第2のダイオード122が用いられている。第1のダイオード121及び第2のダイオード122の各々の容量(接合容量)は、逆バイアス電圧に応じて高速に変化する。したがって、整合器100は、高速な整合動作を実現可能である。
 図3は、別の実施形態に係る整合器を示す図である。以下、整合器100Aが整合器100に対して異なる点について説明し、重複する説明を省略する。
 図3に示す整合器100Aでは、直列部102が第1のコンデンサ131を更に有しており、並列部104が第2のコンデンサ132を更に有している。第1のコンデンサ131は、第1のダイオード121と直列接続されている。第1のコンデンサ131は、ノード100nと第1のダイオード121との間で接続されている。第2のコンデンサ132は、第2のダイオード122とグランドとの間で接続されている。直流電源106の正極は、抵抗素子を介して第1のダイオード121のカソードに接続されている。直流電源106の負極は、抵抗素子を介して、第1のダイオード121のアノードに接続されている。また、直流電源108の正極は、抵抗素子を介して第2のダイオード122のカソードに接続されている。直流電源108の負極は、抵抗素子R3を介して第2のダイオード122のアノードに接続されている。なお、抵抗素子R3及び第2のコンデンサ132が省かれてもよい。整合器100Aでは、グランドと第2のダイオード122との間で直流電位が分離され、直列部102と並列部104との間で直流電位が分離される。
 以下、図4~図7を参照し、更に別の幾つかの実施形態に係る整合器について説明する。図4~図7に示す整合器における回路のレイアウトは第1~第3の規則に従っている。これら第1~第3の規則について、図8~図10を参照しつつ説明する。図8~図10は、整合器の回路のレイアウトに関する規則を示す図である。なお、図8~図10では、整合器の入力端、出力端、入力端と出力端との間のノード、直列部、並列部、第1のダイオード、第2のダイオード、第1のコンデンサ、第2のコンデンサをそれぞれ、参照符号「T1」、「T2」、「N」、「SU」、「PU」、「D1」、「D2」、「C1」、「C2」で示す。
 直列部SUは一以上の第1の素子群G1を有している。図8~図10に示す例では、直列部SUは、複数の第1の素子群G1を有している。複数の第1の素子群G1は、入力端T1と出力端T2との間で順に接続されている。複数の第1の素子群G1の各々は、第1のダイオードD1、及び、当該第1のダイオードD1に直列接続された第1のコンデンサC1を含んでいる。並列部PUは一以上の第2の素子群G2を有している。図8~図10に示す例では、並列部PUは、複数の第2の素子群G2を有している。複数の第2の素子群G2は、ノードNとグランドとの間で順に接続されている。複数の第2の素子群G2の各々は、第2のダイオードD2、及び、当該第2のダイオードD2に直列接続された第2のコンデンサC2を含んでいる。なお、第1のダイオードD1及び第2のダイオードD2の各々は、PN接合ダイオード、ショットキーバリアダイオード、又は、可変容量ダイオードであり得る。また、第1のダイオードD1及び第2のダイオードD2の各々は、P型領域とN型領域との間に低濃度半導体領域を含むダイオードであってもよい。
 図8~図10に示すように、第1の規則は、並列部PUに含まれる一つの第2のコンデンサC2が、当該並列部PUに含まれる全ての第2のダイオードD2とグランドとの間で直流電位を分離するという規則である。したがって、並列部PUに含まれる全ての第2のダイオードD2は、当該一つの第2のコンデンサC2に対して、ノードNの側に設けられる。この第1の規則は、例外を含む。第1の規則の例外は、並列部PUに含まれる全ての第2のダイオードD2のうちノードNとグランドとの間の並列部PUの電気的パス上で最もグランド側にある一つの第2のダイオードD2の一方の端子(アノード又はカソード)の電位がグランド電位に設定され、当該一方の端子が他方の端子(カソード又はアノード)に対して当該電気的パス上でグランド側にある場合には、当該一つの第2のダイオードD2の一方の端子とグランドとは、それらの間の第2のコンデンサC2を省略して、直結することができるという例外である。第1の規則の例外によれば、図8に示す第2のコンデンサC82は、第2のダイオードD82のアノードの電位がグランド電位に設定される場合には省略可能である。また、図9に示す第2のコンデンサC92aは、第2のダイオードD92aのアノードの電位がグランド電位に設定される場合には省略可能である。また、図10に示す第2のコンデンサC102aは、第2のダイオードD102aのカソードの電位がグランド電位に設定される場合には省略可能である。
 第2の規則は、直列部SUに含まれる一つの第1のコンデンサC1が、直列部SUと並列部PUとの間で直流電位を分離するという規則である。したがって、直列部SUに含まれる全ての第1のダイオードD1は、当該一つの第1のコンデンサC1に対して、出力端T2の側に設けられる。この第2の規則は、例外を含む。第2の規則の例外は、直列部SUの全ての第1のダイオードD1のうちノードNと出力端T2との間の直列部SUの電気的パス上で最もノードN側にある一つの第1のダイオードD1のノードN側の端子の電位と、並列部PUの全ての第2のダイオードD2のうちノードNとグランドとの間の並列部PUの電気的パス上で最もノードN側にある一つの第2のダイオードD2のノードN側の端子の電位とが、グランド電位に設定される場合には、当該一つの第1のダイオードD1と当該一つの第2のダイオードD2との間のコンデンサを省略して、これらを直結することができるという例外である。第2の規則の例外によれば、図9に示す第1のダイオードD91のアノードの電位及び第2のダイオードD92bのアノードの電位がグランド電位に設定される場合には、第1のコンデンサC91及び第2のコンデンサC92bは省略可能である。また、図10に示す第1のダイオードD101のカソードの電位及び第2のダイオードD102bのカソードの電位がグランド電位に設定される場合には、第1のコンデンサC101及び第2のコンデンサC102bは省略可能である。
 第3の規則は、図8に示すように、直列接続されている二つの第1のダイオードD1の間には一つの第1のコンデンサC1が設けられ、直列接続されている二つの第2のダイオードD2の間には一つの第2のコンデンサC2が設けられるという規則である。なお、直列接続されている二つの第1のダイオードD1は、入力端T1と出力端T2との間で同一の方向に向いている。即ち、直列接続されている二つの第1のダイオードD1の各々のアノード及びカソードのうち一方は入力端T1の側に接続されており、他方は出力端T2の側に接続されている。また、直列接続されている二つの第2のダイオードD2は、ノードNとグランドとの間で同一の方向に向いている。即ち、直列接続されている二つの第2のダイオードD2の各々のアノード及びカソードのうち一方はノードNの側に接続されており、他方はグランドの側に接続されている。
 第3の規則は、例外を有する。この例外は、図9及び図10に示すように、逆直列で接続されている二つの第1のダイオードD1は直結され、逆直列で接続されている二つの第2のダイオードD2は直結されるという例外である。なお、逆直列で接続されている二つの第1のダイオードD1は、入力端T1と出力端T2との間で互いに逆の方向に向いている。即ち、逆直列で接続されている二つの第1のダイオードD1のアノード同士又はカソード同士は直結される。また、逆直列で接続されている二つの第2のダイオードD2は、ノードNとグランドとの間で互いに逆の方向に向いている。即ち、逆直列で接続されている二つの第2のダイオードD2のアノード同士又はカソード同士は直結される。
 また、出力端T2とプラズマ処理装置の電極(上部電極又は下部電極)の間にコンデンサが設けられている場合には、直列部SUの全ての第1のダイオードD1のうちノードNと出力端T2との間の電気的パス上で最も出力端T2側にある一つの第1のダイオードD1と出力端T2とは、それらの間の第1のコンデンサC1を省略して、直結されてもよい。例えば、出力端T2とプラズマ処理装置の電極との間にコンデンサが設けられている場合には、図9及び図10に示す全ての第1のコンデンサC1のうち最も出力端T2側にある第1のコンデンサC1は、省略されてもよい。
 再び図4~図7を参照する。図4~図7に示す整合器は、これら第1~第3の規則に従って構成されている。図4に示す整合器200Aは、直列部202、並列部204、直流電源206、及び、直流電源208を備えている。なお、整合器200Aは、整合器100と同様に、インピーダンスセンサ110及び電源制御部112を更に備えていてもよい。
 直列部202は、入力端200aと出力端200bとの間の給電ライン218上に設けられている。入力端200aは、高周波が入力される端子である。即ち、入力端200aは、高周波電源に接続される端子である。出力端200bは、高周波を出力するための端子である。即ち、出力端200bは、チャンバ本体12側の負荷に接続される端子である。
 直列部202は、複数の第1のダイオード221及び複数の第1のコンデンサ231を含んでいる。複数の第1のダイオード221は、PN接合ダイオードである。複数の第1のダイオード221及び複数の第1のコンデンサ231は、複数の第1の素子群G1を構成している。複数の第1の素子群G1の各々は、複数の第1のダイオード221のうち一つの第1のダイオード、及び、複数の第1のコンデンサ231のうち当該一つの第1のダイオードに直列接続された一つの第1のコンデンサを含んでいる。複数の第1の素子群G1は、入力端200aと出力端200bとの間で順に接続されている。
 直列部202では、第2の規則に従い、一つの第1のコンデンサ231が、直列部202と並列部204との間で直流電位を分離するように設けられている。したがって、直列部202に含まれる全ての第1のダイオード221は、当該一つの第1のコンデンサ231に対して、出力端200bの側に設けられている。これにより、直列部202と並列部204との間で直流電位が分離される。
 直列部202では、二つの第1のダイオード221が直列接続されている。直列接続された二つの第1のダイオード221の間には、第3の規則に従い、別の一つの第1のコンデンサ231が設けられている。
 並列部204は、ノード200nとグランドとの間に設けられている。ノード200nは、入力端200aと出力端200bとの間において給電ライン218上に設けられている。一実施形態では、ノード200nは、直列部202と入力端200aとの間、且つ、給電ライン218上に設けられている。
 並列部204は、複数の第2のダイオード222及び複数の第2のコンデンサ232を含んでいる。複数の第2のダイオード222は、PN接合ダイオードである。複数の第2のダイオード222及び複数の第2のコンデンサ232は、複数の第2の素子群G2を構成している。複数の第2の素子群G2の各々は、複数の第2のダイオード222のうち一つの第2のダイオード、及び、複数の第2のコンデンサ232のうち当該一つの第2のダイオードに直列接続された一つの第2のコンデンサを含んでいる。複数の第2の素子群G2は、ノード200nとグランドとの間で順に接続されている。
 並列部204では、第1の規則に従い、並列部204に含まれる一つの第2のコンデンサ232に対して、複数の第2のダイオード222が、ノード200nの側に設けられている。これにより、並列部204の全ての第2のダイオード222とグランドとの間で直流電位が分離される。
 並列部204では、二つの第2のダイオード222が直列接続されている。直列接続された二つの第2のダイオード222の間には、第3の規則に従い、別の一つの第2のコンデンサ232が設けられている。
 直流電源206は、可変直流電源である。直流電源206は、直列部202の複数の第1のダイオード221に逆バイアス電圧を印加するように設けられている。直流電源206の正極は、複数の第1のダイオード221のカソードに複数の抵抗素子を介してそれぞれ接続されている。直流電源206の負極は、複数の第1のダイオード221のアノードに複数の抵抗素子を介してそれぞれ接続されている。
 直流電源208は、可変直流電源である。直流電源208は、並列部204の複数の第2のダイオード222に逆バイアス電圧を印加するように設けられている。直流電源208の正極は、複数の第2のダイオード222のカソードに複数の抵抗素子を介してそれぞれ接続されている。直流電源208の負極は、複数の第2のダイオード222のアノードに複数の抵抗素子を介してそれぞれ接続されている。
 この整合器200Aでは、機械的に容量を変更可能な可変コンデンサではなく、複数の第1のダイオード221及び複数の第2のダイオード222が用いられている。複数の第1のダイオード221及び複数の第2のダイオード222の各々の容量(接合容量)は、逆バイアス電圧に応じて高速に変化する。したがって、整合器200Aは、高速な整合動作を実現可能である。
 上述したように、整合器200Aの回路のレイアウトは、第1~第3の規則に従っている。したがって、一つの直流電源206により、直列部202の複数の第1のダイオード221に逆バイアス電圧を印加することができる。また、一つの直流電源208により、並列部204の複数の第2のダイオード222に逆バイアス電圧を印加することができる。したがって、整合器200Aによれば、可変直流電源の個数が少なくなる。なお、図4において参照符号「R4」で示す抵抗素子は省略されてもよい。また、第1の規則の例外に従い、参照符号「C4」で示す第2のコンデンサ232は省略されてもよい。
 次に、図5を参照する。以下、図5に示す整合器200Bが整合器200Aに対して異なる点を説明し、重複する説明を省略する。整合器200Bでは、直列部202の二つの第1のダイオード221が逆直列で接続されている。二つの第1のダイオード221は、第3の規則の例外に従って、直結されている。具体的に、二つの第1のダイオード221のカソード同士が直結されている。この整合器200Bでは、直流電源206の正極は、二つの第1のダイオード221のカソードに抵抗素子を介して接続されている。
 また、整合器200Bでは、並列部204の二つの第2のダイオード222が逆直列で接続されている。二つの第2のダイオード222は、第3の規則の例外に従って、直結されている。具体的に、二つの第2のダイオード222のカソード同士が直結されている。この整合器200Bでは、直流電源208の正極は、二つの第2のダイオード222のカソードに抵抗素子を介して接続されている。
 なお、図5において、参照符号「R5」で示す抵抗素子は省略されてもよい。また、第1の規則の例外に従い、参照符号「C521」で示す第2のコンデンサ232は省略されてもよい。また、第2の規則の例外に従い、参照符号「C51」で示す第1のコンデンサ231及び参照符号「C522」で示す第2のコンデンサ232は省略されてもよい。
 次に、図6を参照する。以下、図6に示す整合器200Cが整合器200Aに対して異なる点を説明し、重複する説明を省略する。整合器200Cでは、直列部202の二つの第1のダイオード221が逆直列で接続されている。二つの第1のダイオード221は、第3の規則の例外に従って、直結されている。具体的に、二つの第1のダイオード221のアノード同士が直結されている。この整合器200Cでは、直流電源206の負極は、二つの第1のダイオード221のアノードに抵抗素子を介して接続されている。
 また、整合器200Cでは、並列部204の二つの第2のダイオード222が逆直列で接続されている。二つの第2のダイオード222は、第3の規則の例外に従って、直結されている。具体的に、二つの第2のダイオード222のアノード同士が直結されている。この整合器200Cでは、直流電源208の負極は、二つの第2のダイオード222のアノードに抵抗素子を介して接続されている。
 次に、図7を参照する。以下、図7に示す整合器200Dが整合器200Aに対して異なる点を説明し、重複する説明を省略する。整合器200Dでは、直列部202は三つの第1の素子群G1を有しており、並列部204は一つの第2の素子群G2を有している。
 整合器200Dの直列部202では、ノード200n側の二つの第1のダイオード221が直列接続されている。直列接続されている二つの第1のダイオード221の間には、一つの第1のコンデンサ231が設けられている。また、出力端200b側の二つの第1のダイオード221は逆直列で接続されている。逆直列で接続されている二つの第1のダイオード221は互いに直結されている。即ち、逆直列で接続されている二つの第1のダイオード221の間には、コンデンサが設けられていない。直流電源206の正極は、複数の第1のダイオード221のカソードに抵抗素子を介して接続されており、直流電源206の負極は、複数の第1のダイオード221のアノードに抵抗素子を介して接続されている。
 整合器200Dの並列部204は、上述したように一つの第2の素子群G2を有している。直流電源208の正極は抵抗素子を介して第2のダイオード222のカソードに接続されており、直流電源208の負極は抵抗素子を介して第2のダイオード222のアノードに接続されている。
 この整合器200Dのように、直列部202における第1の素子群G1の個数と並列部204における第2の素子群G2の個数は異なっていてもよい。また、直列部202の第1の素子群G1の個数及び並列部204の第2の素子群G2の個数は、1以上の任意の個数であってもよい。また、直列部202においては、第1のダイオード221間の接続が直列接続であってもよく、逆直列の接続であってもよい。並列部204においても、同様に、第2のダイオード222間の接続が直列接続であってもよく、逆直列の接続であってもよい。さらに、直列部202においては、第1のダイオード221間の接続として、直列接続と逆直列の接続の双方が含まれていてもよい。並列部204においても、同様に、第2のダイオード222間の接続として、直列接続と逆直列の接続の双方が含まれていてもよい。
 なお、図7において参照符号「R7」で示す抵抗素子は省略されてもよい。また、第1の規則の例外に従い、参照符号「C7」で示す第2のコンデンサ232は省略されてもよい。
 以下、図11及び図12を参照する。図11及び図12は、参考例に係る整合器を示している。図11に示す整合器300A及び図12に示す整合器300Bは、図7に示した整合器200Dから三つの第1のコンデンサ231及び第2のコンデンサ232を取り除いたものであり、第1~第3の規則に準拠していない。このため、図11及び図12に示すように、整合器300A及び整合器300Bでは、三つの第1のダイオード221及び第2のダイオード222に対する逆バイアス電圧の印加のために三つの直流電源301,302,303が必要である。一方、図7に示した整合器200Dでは、二つの直流電源206,208によって、三つの第1のダイオード221及び第2のダイオード222に対する逆バイアス電圧を印加することができる。このように、第1~第3の規則に準拠したレイアウトの回路を有する整合器では、直流電源の個数を少なくすることができる。
 また、図11に示す整合器300Aでは、直流電源302の負極及び直流電源303の負極は直流電源301の正極に接続されている。即ち、直流電源302の負極及び直流電源303の負極は、グランドに電気的に接続されておらず、グランドから浮いている。したがって、整合器300Aの直流電源302及び直流電源303には、アンプ方式の直流電源を用いることができず、スイッチング方式の直流電源を用いる必要がある。スイッチング方式の直流電源では、電圧の遷移に比較的多くの時間を要する。したがって、整合器300Aの整合動作には比較的多くの時間を要する。一方、実施形態に係る整合器には、高速応答が可能なアンプ方式の直流電源を用いることができる。したがって、実施形態に係る整合器は、高速な整合動作を実現可能である。
 更に別の実施形態の整合器について説明する。図13は、更に別の実施形態に係る整合器を示す図である。図13に示す整合器400は、直列部402、並列部404、直流電源406、及び、直流電源408を備えている。なお、整合器400は、整合器100と同様に、インピーダンスセンサ110及び電源制御部112を更に備えていてもよい。
 直列部402は、入力端400aと出力端400bとの間に設けられている。入力端400aは、高周波が入力される端子である。即ち、入力端400aは、高周波電源に接続される端子である。出力端400bは、高周波を出力するための端子である。即ち、出力端400bは、チャンバ本体12側の負荷に接続される端子である。
 直列部402は、複数の第1のユニットU1を有している。複数の第1のユニットU1は、入力端400aと出力端400bとの間で並列に接続されている。複数の第1のユニットU1の各々は、一以上の第1の素子群G1を有している。図13に示す例では、複数の第1のユニットU1の各々は、複数の第1の素子群G1を有している。複数の第1の素子群G1は、順に接続されている。なお、第1の素子群G1は、第1のダイオードと、当該第1のダイオードに直列接続された第1のコンデンサとを含む。
 並列部404は、ノード400nとグランドとの間に設けられている。ノード400nは、入力端400aと出力端400bとの間において給電ライン418上に設けられている。一実施形態では、ノード400nは、直列部402と入力端400aとの間、且つ、給電ライン418上に設けられている。
 並列部404は、複数の第2のユニットU2を有している。複数の第2のユニットU2は、ノード400nとグランドとの間で並列に接続されている。複数の第2のユニットU2の各々は、一以上の第2の素子群G2を有している。図13に示す例では、複数の第2のユニットU2の各々は、複数の第2の素子群G2を有している。複数の第2の素子群G2は、順に接続されている。なお、第2の素子群G2は、第2のダイオードと、当該第2のダイオードに直列接続された第2のコンデンサとを含む。
 整合器400においても、回路のレイアウトは、第1~第3の規則に従っている。即ち、複数の第2のユニットU2の各々では、全ての第2のダイオードが一つの第2のコンデンサに対してノード400nの側に設けられている。また、複数の第1のユニットU1の各々では、全ての第1のダイオードが一つの第1のコンデンサに対して出力端400bの側に設けられている。また、複数の第1のユニットU1の各々では、二つの第1のダイオードが直列接続されている場合には、当該二つの第1のダイオードの間に一つの第1のコンデンサが設けられる。また、複数の第1のユニットU1の各々では、二つの第1のダイオードが逆直列で接続されている場合には、当該二つの第1のダイオードは互いに直結さる。また、複数の第2のユニットU2の各々では、二つの第2のダイオードが直列接続されている場合には、当該二つの第2のダイオードの間に一つの第2のコンデンサが設けられる。また、複数の第2のユニットU2の各々では、二つの第2のダイオードが逆直列で接続されている場合には、当該二つの第2のダイオードは互いに直結される。
 かかる整合器400によれば、複数の第1のユニットU1に含まれる複数の第1のダイオードに対して単一の直流電源406によって、可変の逆バイアス電圧を印加することが可能である。また、複数の第2のユニットU2に含まれる複数の第2のダイオードに対して単一の直流電源408によって、可変の逆バイアス電圧を印加することが可能である。
 以上説明したように、種々の実施形態の整合器によれば、高速な整合動作が実現される。また、種々の実施形態の整合器によれば、直列部用の直流電源の逆バイアス電圧の変更可能な段階数と並列部の直流電源の逆バイアス電圧の変更可能な段階数との積の分だけ、インピーダンスを変更可能である。したがって、種々の実施形態の整合器によれば、機械的に容量を変化可能なコンデンサを用いる整合器に比べて、より多くの段階数でインピーダンスを変更することが可能となる。
 以下、種々の実施形態の整合器の第1のダイオード及び第2のダイオードとして望ましいダイオードの選定基準について説明する。上述した実施形態の整合器では、第1のダイオード及び第2のダイオードに逆バイアス電圧が印加される。また、第1のダイオード及び第2のダイオードには、高周波電源からの高周波電圧も印加される。したがって、第1のダイオード及び第2のダイオードの逆方向耐電圧Vは、以下の式(1)を満たすことが望まれる。ここで、VDCは逆バイアス電圧の最大値であり、Vpは高周波電圧の波高値Vppの1/2である。
>VDC+V   …(1)
なお、プラズマ処理装置10の整合器において利用されるダイオードは、例えば1000V以上の逆方向耐電圧Vを有することが望ましい。
 また、上述した実施形態の整合器の第1のダイオード及び第2のダイオードとして用いられるダイオードは、10A以上の定格電流を有することが望ましい。定格電流は、ダイオードの可変インピーダンス範囲とダイオードの高周波抵抗に影響する。
 また、上述した実施形態の整合器の第1のダイオード及び第2のダイオードとして用いられるダイオードは、リード端子以外の端子形状を有するダイオードであることが望ましい。リード端子を有するダイオードでは、当該リード端子が細いことに起因して、数10MHzといった高い周波数の高周波に対して高い抵抗を有する傾向がある。このような高い抵抗は、可変インピーダンス範囲に影響を与える。
 また、上述した実施形態の整合器の第1のダイオード及び第2のダイオードとして用いられるダイオードは、高周波の周波数が40.68MHzの場合には、以下に示す基準を更に満たすことが望ましい。即ち、かかるダイオードは、ダイオード抵抗が0~1Ωの範囲内にあること、所望の可変インピーダンス範囲内に可変容量範囲を含むこと、可変容量範囲が10pF~10000pFの範囲であること、可変容量範囲に対応する逆バイアス電圧の範囲が当該ダイオードの逆方向耐電圧に対して15%~90%のマージンを有すること、ダイオード抵抗の条件と可変容量範囲の条件との間に重複する範囲が存在することを満たすことが望ましい。なお、選定基準を満たすダイオードの一例は、Vishay社製のVS-85HF160である。
 以上、種々の実施形態について説明してきたが、上述した実施形態に限定されることなく種々の変形態様を構成可能である。例えば、上述した種々の実施形態の整合器は、容量結合型のプラズマ処理装置のみならず、他のタイプのプラズマ処理装置において利用可能である。上述した種々の実施形態の整合器は、例えば、誘導結合型のプラズマ処理装置、マイクロ波といった表面波を利用するプラズマ処理装置において利用可能である。
 10…プラズマ処理装置、12…チャンバ本体、12c…チャンバ、16…載置台、18…下部電極、20…静電チャック、30…上部電極、50…排気装置、61…第1の高周波電源、62…第2の高周波電源、63…整合器、64…整合器、100,100A,200A,200B,200C,200D,400…整合器、102,202,402…直列部、104,204,404…並列部、106,108,206,208,406,408…直流電源、121,221…第1のダイオード、122,222…第2のダイオード、131,231…第1のコンデンサ、132、232…第2のコンデンサ、U1…第1のユニット、U2…第2のユニット。

Claims (9)

  1.  プラズマ処理装置のインピーダンス整合のための整合器であって、
     可変容量を有する第1のダイオードを含み、高周波の入力端と高周波の出力端との間に設けられた直列部と、
     可変容量を有する第2のダイオードを含み、前記入力端と前記出力端との間のノードとグランドとの間に設けられた並列部と、
     前記第1のダイオード及び前記第2のダイオードのそれぞれに逆バイアス電圧を印加するように設けられた可変直流電源である複数の直流電源と、
    を備える整合器。
  2.  前記直列部は、前記第1のダイオードに直列接続された第1のコンデンサを更に含み、
     前記並列部は、前記第2のダイオードに直列接続された第2のコンデンサを更に含み、
     前記第1のコンデンサは、前記ノードと前記第1のダイオードとの間において接続されており、
     前記第2のコンデンサは、前記グランドと前記第2のダイオードとの間に接続されている、
    請求項1に記載の整合器。
  3.  前記直列部は、
      各々が可変容量を有するダイオードであり、前記第1のダイオードを含む複数の第1のダイオードであって、前記第1のコンデンサに対して前記出力端の側に設けられた、該複数の第1のダイオードと、
     前記第1のコンデンサを含む複数の第1のコンデンサと、
      を含み、
     各々が、前記複数の第1のダイオードのうち一つの第1のダイオード、及び、前記複数の第1のコンデンサのうち前記一つの第1のダイオードに直列接続された一つの第1のコンデンサを含む複数の第1の素子群が、前記入力端と前記出力端との間で順に接続されており、
     前記複数の直流電源のうち一つの直流電源は、前記複数の第1のダイオードに逆バイアス電圧を印加するように設けられている、
    請求項2に記載の整合器。
  4.  前記複数の第1のダイオードのうち直列接続されている二つの第1のダイオードの間には、前記複数の第1のコンデンサのうち一つの第1のコンデンサが設けられている、請求項3に記載の整合器。
  5.  前記複数の第1のダイオードのうち逆直列で接続されている二つの第1のダイオードは直結されている、請求項3又は4に記載の整合器。
  6.  前記並列部は、
      各々が可変容量を有するダイオードであり、前記第2のダイオードを含む複数の第2のダイオードであって、前記第2のコンデンサに対して前記ノードの側に設けられた、該複数の第2のダイオードと、
      前記第2のコンデンサを含む複数の第2のコンデンサと、
     を含み、
     各々が、前記複数の第2のダイオードのうち一つの第2のダイオード、及び、前記複数の第2のコンデンサのうち前記一つの第2のダイオードに直列接続された一つの第2のコンデンサを含む複数の第2の素子群が、前記ノードと前記グランドとの間で順に接続されており、
     前記複数の直流電源のうち別の一つの直流電源は、前記複数の第2のダイオードに逆バイアス電圧を印加するように設けられている、
    請求項2~5の何れか一項に記載の整合器。
  7.  前記複数の第2のダイオードのうち直列接続されている二つの第2のダイオードの間には、前記複数の第2のコンデンサのうち一つの第2のコンデンサが設けられている、請求項6に記載の整合器。
  8.  前記複数の第2のダイオードのうち逆直列に接続されている二つの第2のダイオードは直結されている、請求項6又は7に記載の整合器。
  9.  チャンバを提供するチャンバ本体と、
     高周波電源と、
     前記チャンバ内でのプラズマの生成又はバイアスの生成のための電極であり、前記高周波電源に電気的に接続された電極と、
     請求項1~8の何れか一項に記載の整合器であって、前記高周波電源と前記電極の間に接続された、該整合器と、
    を備えるプラズマ処理装置。
PCT/JP2017/018458 2016-05-31 2017-05-17 整合器及びプラズマ処理装置 WO2017208815A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US16/304,370 US10727028B2 (en) 2016-05-31 2017-05-17 Matching device and plasma processing apparatus
CN201780032809.4A CN109196960B (zh) 2016-05-31 2017-05-17 匹配器及等离子体处理装置
KR1020187037610A KR102345906B1 (ko) 2016-05-31 2017-05-17 정합기 및 플라즈마 처리 장치

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016109001A JP6574737B2 (ja) 2016-05-31 2016-05-31 整合器及びプラズマ処理装置
JP2016-109001 2016-05-31

Publications (1)

Publication Number Publication Date
WO2017208815A1 true WO2017208815A1 (ja) 2017-12-07

Family

ID=60478552

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/018458 WO2017208815A1 (ja) 2016-05-31 2017-05-17 整合器及びプラズマ処理装置

Country Status (6)

Country Link
US (1) US10727028B2 (ja)
JP (1) JP6574737B2 (ja)
KR (1) KR102345906B1 (ja)
CN (1) CN109196960B (ja)
TW (1) TWI751166B (ja)
WO (1) WO2017208815A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021524660A (ja) * 2018-07-27 2021-09-13 イーグル ハーバー テクノロジーズ, インク.Eagle Harbor Technologies, Inc. ナノ秒パルサーのバイアス補償
WO2022107631A1 (ja) * 2020-11-18 2022-05-27 東京エレクトロン株式会社 プラズマ処理装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3496272B1 (en) * 2017-12-08 2021-10-20 Nxp B.V. A matching circuit
CN111819728B (zh) * 2018-01-11 2022-01-04 先进工程解决方案全球控股私人有限公司 低功率pin二极管驱动器
JP6852197B2 (ja) * 2018-01-29 2021-03-31 株式会社アルバック 反応性イオンエッチング装置
US20200176232A1 (en) * 2018-12-04 2020-06-04 Nanya Technology Corporation Etching device and operating method thereof
US11749505B2 (en) 2021-02-23 2023-09-05 Applied Materials, Inc. Methods and apparatus for processing a substrate
US11538663B2 (en) * 2021-02-23 2022-12-27 Applied Materials, Inc. Methods and apparatus for processing a substrate
KR20230026567A (ko) * 2021-08-17 2023-02-27 전북대학교산학협력단 전기식 가변 커패시터 회로 및 이를 포함하는 반도체 공정 시스템
KR20230101960A (ko) * 2021-12-29 2023-07-07 전북대학교산학협력단 전기식 가변 커패시터 회로 및 이를 포함하는 반도체 공정 시스템

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06296118A (ja) * 1993-04-09 1994-10-21 Fujitsu Ltd 電力増幅器
JP2003318689A (ja) * 2002-04-23 2003-11-07 Kanazawa Inst Of Technology 整合回路および反射波検出回路
JP2013510478A (ja) * 2009-11-09 2013-03-21 エプコス アクチエンゲゼルシャフト インピーダンス回路および信号変換のための方法
JP2014507175A (ja) * 2010-12-10 2014-03-27 クレオ・メディカル・リミテッド 高周波およびマイクロ波を伝送するための電気外科手術装置
US20150200079A1 (en) * 2014-01-10 2015-07-16 Reno Technologies, Inc. Rf impedance matching network

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW525213B (en) * 2000-02-16 2003-03-21 Hitachi Ltd Process monitoring methods in a plasma processing apparatus, monitoring units, and a sample processing method using the monitoring units
US6887339B1 (en) 2000-09-20 2005-05-03 Applied Science And Technology, Inc. RF power supply with integrated matching network
US6657421B1 (en) * 2002-06-28 2003-12-02 Motorola, Inc. Voltage variable capacitor with improved C-V linearity
CN101197580B (zh) * 2006-12-06 2011-06-08 联想移动通信科技有限公司 一种阻抗匹配处理装置及阻抗匹配处理方法
JP5412034B2 (ja) 2006-12-26 2014-02-12 株式会社半導体エネルギー研究所 半導体装置
KR20100049761A (ko) * 2008-11-04 2010-05-13 엘지전자 주식회사 플라즈마 디스플레이 장치
US8416008B2 (en) * 2011-01-20 2013-04-09 Advanced Energy Industries, Inc. Impedance-matching network using BJT switches in variable-reactance circuits
US9129776B2 (en) * 2012-11-01 2015-09-08 Advanced Energy Industries, Inc. Differing boost voltages applied to two or more anodeless electrodes for plasma processing

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06296118A (ja) * 1993-04-09 1994-10-21 Fujitsu Ltd 電力増幅器
JP2003318689A (ja) * 2002-04-23 2003-11-07 Kanazawa Inst Of Technology 整合回路および反射波検出回路
JP2013510478A (ja) * 2009-11-09 2013-03-21 エプコス アクチエンゲゼルシャフト インピーダンス回路および信号変換のための方法
JP2014507175A (ja) * 2010-12-10 2014-03-27 クレオ・メディカル・リミテッド 高周波およびマイクロ波を伝送するための電気外科手術装置
US20150200079A1 (en) * 2014-01-10 2015-07-16 Reno Technologies, Inc. Rf impedance matching network

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021524660A (ja) * 2018-07-27 2021-09-13 イーグル ハーバー テクノロジーズ, インク.Eagle Harbor Technologies, Inc. ナノ秒パルサーのバイアス補償
JP7038897B2 (ja) 2018-07-27 2022-03-18 イーグル ハーバー テクノロジーズ,インク. ナノ秒パルサーのバイアス補償
WO2022107631A1 (ja) * 2020-11-18 2022-05-27 東京エレクトロン株式会社 プラズマ処理装置

Also Published As

Publication number Publication date
US20190180986A1 (en) 2019-06-13
TWI751166B (zh) 2022-01-01
TW201811123A (zh) 2018-03-16
JP6574737B2 (ja) 2019-09-11
KR20190011776A (ko) 2019-02-07
US10727028B2 (en) 2020-07-28
CN109196960B (zh) 2021-02-02
JP2017216135A (ja) 2017-12-07
KR102345906B1 (ko) 2022-01-03
CN109196960A (zh) 2019-01-11

Similar Documents

Publication Publication Date Title
JP6574737B2 (ja) 整合器及びプラズマ処理装置
US11935729B2 (en) Substrate support and plasma processing apparatus
US11908666B2 (en) Stage and plasma processing apparatus
US20220108878A1 (en) Plasma processing apparatus and plasma processing method
US11923171B2 (en) Plasma processing apparatus and plasma processing method
US20210296093A1 (en) Plasma processing apparatus
US20220020567A1 (en) Plasma processing apparatus and plasma processing method
JP7101055B2 (ja) 静電チャック、フォーカスリング、支持台、プラズマ処理装置、及びプラズマ処理方法
US11742180B2 (en) Plasma processing method and plasma processing apparatus

Legal Events

Date Code Title Description
NENP Non-entry into the national phase

Ref country code: DE

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17806373

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20187037610

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 17806373

Country of ref document: EP

Kind code of ref document: A1