JP2013524401A - 可変データ幅を使用してメモリをプログラムする方法 - Google Patents
可変データ幅を使用してメモリをプログラムする方法 Download PDFInfo
- Publication number
- JP2013524401A JP2013524401A JP2013504074A JP2013504074A JP2013524401A JP 2013524401 A JP2013524401 A JP 2013524401A JP 2013504074 A JP2013504074 A JP 2013504074A JP 2013504074 A JP2013504074 A JP 2013504074A JP 2013524401 A JP2013524401 A JP 2013524401A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- word
- bits
- write
- subword
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0085—Write a page or sector of information simultaneously, e.g. a complete row or word line
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0088—Write with the simultaneous writing of a plurality of cells
Abstract
Description
本出願は、2010年4月12日に出願された米国仮特許出願第61/323,202号明細書および2011年1月18日に出願された米国特許出願第13/008,522号明細書による優先権を主張し、これらの出願の開示内容は参照することによりそれらの全体が本願に組み入れられる。
Claims (20)
- メモリをプログラムする方法において、
メモリにプログラムされるべき1つのワードにおけるビットのプログラミング数を判定するステップであって、プログラムされるべき各ビットが特定の論理状態をとるステップと、
前記プログラミング数が最大数を超えるときに前記ワードを2つ以上のサブワードへ分割するステップと、
前記サブワードのそれぞれを前記メモリに連続的に書き込むステップと、
を含む方法。 - ワードを分割する前記ステップは、前記ワードを2の倍数のサブワードへ分割することを更に含み、前記各サブワードがそれぞれの他のサブワードと同じ数のビットを含む請求項1の方法。
- 特定の論理状態がRESET状態である請求項1の方法。
- メモリにプログラムされるべき1つのワードにおけるビットのプログラミング数を判定する加算器であって、プログラムされるべき各ビットが特定の論理状態をとる加算器と、
前記プログラミング数が最大数を超えるときに前記ワードを2つ以上のサブワードへ分割する分割ブロックであって、各サブワードがそれぞれの他のサブワードと同じ数のビットを含む分割ブロックと、
前記分割ブロックと通信するとともに、1つ以上の書き込みパルスを連続的に供給するスイッチであって、各書き込みパルスが、前記メモリと前記ワードおよび前記サブワードのうちの一方との間の別個の通信経路を有効にする、スイッチと、
を備える可変データ幅システム。 - 前記加算器が複数の非同期加算器を備える請求項4のシステム。
- その後の書き込み操作の完了まで前記プログラミング数を保持するレジスタを更に備える請求項4のシステム。
- 前記分割ブロックと通信して前記最大数を内部に記憶するようになっているレジスタを更に備える請求項4のシステム。
- 前記レジスタと通信する書き込みドライバイネーブラを更に備え、前記書き込みドライバイネーブラが前記最大数に応じてドライバ強度を選択する請求項7のシステム。
- 前記レジスタと通信する書き込みドライバイネーブラを更に備え、前記書き込みドライバイネーブラが前記最大数に応じて1つ以上のドライバを選択し、前記1つ以上のドライバの全てが共通のチャージポンプ入力と共通のドライバ出力とを有する請求項7のシステム。
- 前記分割ブロックは、前記プログラミング数が前記最大数よりも大きくないときに、全幅信号を有効にする複数の組み合わせ論理ゲートを備える請求項4のシステム。
- 前記分割ブロックは、前記プログラミング数が前記最大数よりも大きく且つ前記最大数が前記ワードのビット数の1/2に等しいときに、半幅信号を有効にする複数の組み合わせ論理ゲートを備える請求項4のシステム。
- 前記分割ブロックは、前記プログラミング数が前記最大数よりも大きく且つ前記最大数が前記ワードのビット数の1/4に等しいときに、1/4幅信号を有効にする複数の組み合わせ論理ゲートを備える請求項4のシステム。
- 前記分割ブロックは、前記プログラミング数が前記最大数よりも大きく且つ前記最大数が前記ワードのビット数の1/8に等しいときに、1/8幅信号を有効にする複数の組み合わせ論理ゲートを備える請求項4のシステム。
- 前記スイッチが全幅信号に応じて1つの書き込みパルスを発生させ、前記書き込みパルスが前記ワードと前記メモリとの間の別個の通信経路を有効にする請求項4のシステム。
- 前記スイッチが半幅信号に応じて2つの書き込みパルスを発生させ、各書き込みパルスがサブワードと前記メモリとの間の別個の通信経路を有効にし、各サブワードが前記ワードのビット数の半分を含む請求項4のシステム。
- 前記スイッチが1/4幅信号に応じて4つの書き込みパルスを発生させ、各書き込みパルスがサブワードと前記メモリとの間の別個の通信経路を有効にし、各サブワードが前記ワードのビット数の1/4を含む請求項4のシステム。
- 前記スイッチが1/8幅信号に応じて8つの書き込みパルスを発生させ、各書き込みパルスがサブワードと前記メモリとの間の別個の通信経路を有効にし、各サブワードが前記ワードのビット数の1/8を含む請求項4のシステム。
- 1つ以上のワードとして配列された複数のビットを含むメモリであって、各ワードにおけるそれぞれのビットを特定の論理状態にまたは他の論理状態のいずれかにプログラムできるメモリと、
前記メモリと通信する可変データ幅コントローラであって、前記可変データ幅コントローラが、メモリにプログラムされるべき1つのワードにおけるビットのプログラミング数を判定する加算器であって、プログラムされるべき各ビットが特定の論理状態をとる加算器と、前記プログラミング数が最大数を超えるときに前記ワードを2つ以上のサブワードへ分割する分割ブロックと、前記分割ブロックと通信するとともに、1つ以上の書き込みパルスを連続的に供給するスイッチであって、各書き込みパルスが、前記メモリと前記ワードおよび前記サブワードのうちの一方との間の別個の通信経路を有効にするスイッチと、を備える、可変データ幅コントローラと、
を備えるメモリシステム。 - 前記メモリが相変化メモリであり、前記特定の論理状態が非晶質状態を表わす請求項18のメモリシステム。
- 前記メモリが磁気抵抗ランダム・アクセス・メモリである請求項18のメモリシステム。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US32320210P | 2010-04-12 | 2010-04-12 | |
US61/323,202 | 2010-04-12 | ||
US13/008,522 US8570828B2 (en) | 2010-04-12 | 2011-01-18 | Memory programming using variable data width |
US13/008,522 | 2011-01-18 | ||
PCT/CA2011/000383 WO2011127563A1 (en) | 2010-04-12 | 2011-04-11 | Memory programming using variable data width |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013524401A true JP2013524401A (ja) | 2013-06-17 |
Family
ID=44761762
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013504074A Pending JP2013524401A (ja) | 2010-04-12 | 2011-04-11 | 可変データ幅を使用してメモリをプログラムする方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US8570828B2 (ja) |
EP (1) | EP2559033A4 (ja) |
JP (1) | JP2013524401A (ja) |
KR (1) | KR20130106268A (ja) |
CN (1) | CN102844813A (ja) |
CA (1) | CA2793738A1 (ja) |
WO (1) | WO2011127563A1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014049176A (ja) * | 2012-08-31 | 2014-03-17 | Toshiba Corp | 半導体記憶装置 |
WO2017017842A1 (ja) * | 2015-07-30 | 2017-02-02 | 株式会社日立製作所 | メモリの制御装置、記憶装置、および、メモリの書込み方法 |
JPWO2016042665A1 (ja) * | 2014-09-19 | 2017-04-27 | 株式会社日立製作所 | 半導体記憶装置およびそれを用いたストレージ装置 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1400751B1 (it) * | 2010-06-30 | 2013-07-02 | St Microelectronics Srl | Circuito per l'ottimizzazione della programmazione di una memoria flash |
US8521981B2 (en) * | 2010-12-16 | 2013-08-27 | Microsoft Corporation | Memory power tokens |
US8913425B2 (en) | 2013-03-12 | 2014-12-16 | Intel Corporation | Phase change memory mask |
CN104142892B (zh) * | 2013-05-09 | 2017-08-11 | 华为技术有限公司 | 一种数据读写方法、装置及系统 |
KR102144779B1 (ko) * | 2014-02-04 | 2020-08-14 | 삼성전자 주식회사 | 저항체를 이용한 비휘발성 메모리 장치의 구동 방법 |
US20160109926A1 (en) * | 2014-10-20 | 2016-04-21 | Sandisk Technologies Inc. | Modified write process based on a power characteristic for a data storage device |
CN106328204B (zh) * | 2015-07-01 | 2019-12-03 | 中芯国际集成电路制造(上海)有限公司 | 存储器的选择门驱动电路及其控制装置、控制方法 |
KR102468992B1 (ko) | 2015-11-06 | 2022-11-22 | 에스케이하이닉스 주식회사 | 메모리 장치 및 이의 동작 방법 |
US10249346B2 (en) * | 2017-07-13 | 2019-04-02 | Winbond Electronics Corp. | Power supply and power supplying method thereof for data programming operation |
KR102553264B1 (ko) | 2018-09-03 | 2023-07-07 | 삼성전자 주식회사 | 메모리 컨트롤러 및 이의 동작 방법 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07122088A (ja) * | 1993-10-25 | 1995-05-12 | Sharp Corp | 不揮発性半導体記憶装置 |
JPH0845290A (ja) * | 1994-04-14 | 1996-02-16 | Advanced Micro Devicds Inc | メモリ集積回路およびそのメモリセルのプログラム方法 |
JPH08321193A (ja) * | 1995-05-23 | 1996-12-03 | Sony Corp | 半導体不揮発性記憶装置 |
JPH10334675A (ja) * | 1997-05-30 | 1998-12-18 | Nec Corp | 不揮発性半導体記憶装置 |
JP2000222886A (ja) * | 1999-02-02 | 2000-08-11 | Toshiba Corp | 不揮発性半導体記憶装置及びその書き込み方法 |
JP2002109894A (ja) * | 2000-10-02 | 2002-04-12 | Hitachi Ltd | 不揮発性メモリおよびそれを内蔵した半導体集積回路並びに不揮発性メモリの書込み方法 |
JP2004055107A (ja) * | 2002-07-18 | 2004-02-19 | Hynix Semiconductor Inc | ビットカウンタとこれを用いた半導体素子のプログラム回路及びプログラム方法 |
JP2004079002A (ja) * | 2002-08-09 | 2004-03-11 | Renesas Technology Corp | 不揮発性記憶装置 |
JP2006024355A (ja) * | 2004-07-09 | 2006-01-26 | Samsung Electronics Co Ltd | 相変化メモリ装置及びプログラム方法 |
JP2012089207A (ja) * | 2010-10-20 | 2012-05-10 | Fujitsu Semiconductor Ltd | 不揮発性半導体記憶装置およびそのデータ書き込み方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5537350A (en) * | 1993-09-10 | 1996-07-16 | Intel Corporation | Method and apparatus for sequential programming of the bits in a word of a flash EEPROM memory array |
US5907700A (en) * | 1994-10-24 | 1999-05-25 | Intel Corporation | Controlling flash memory program and erase pulses |
US6857099B1 (en) * | 1996-09-18 | 2005-02-15 | Nippon Steel Corporation | Multilevel semiconductor memory, write/read method thereto/therefrom and storage medium storing write/read program |
JP3138688B2 (ja) * | 1998-07-24 | 2001-02-26 | 日本電気アイシーマイコンシステム株式会社 | 不揮発性半導体記憶装置及びプログラムベリファイ方法 |
US6466476B1 (en) | 2001-01-18 | 2002-10-15 | Multi Level Memory Technology | Data coding for multi-bit-per-cell memories having variable numbers of bits per memory cell |
KR100645047B1 (ko) * | 2004-10-12 | 2006-11-10 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것의 고속 프로그램 방법 |
KR100791341B1 (ko) * | 2006-09-04 | 2008-01-03 | 삼성전자주식회사 | 비휘발성 메모리 장치의 기입 방법 및 그 방법을 사용하는비휘발성 메모리 장치 |
KR100809333B1 (ko) * | 2006-09-04 | 2008-03-05 | 삼성전자주식회사 | 상변화 메모리 장치의 기입 검증 방법 및 그 방법을사용하는 상변화 메모리 장치 |
US7643334B1 (en) | 2007-04-26 | 2010-01-05 | Super Talent Electronics, Inc. | High-speed controller for phase-change memory peripheral device |
US7724570B1 (en) * | 2007-05-31 | 2010-05-25 | Virage Logic Corporation | Adaptive programming of memory circuit including writing data in cells of a memory circuit |
TWI473116B (zh) * | 2008-03-07 | 2015-02-11 | A Data Technology Co Ltd | 多通道記憶體儲存裝置及其控制方法 |
-
2011
- 2011-01-18 US US13/008,522 patent/US8570828B2/en not_active Expired - Fee Related
- 2011-04-11 EP EP11768303.7A patent/EP2559033A4/en not_active Withdrawn
- 2011-04-11 CA CA2793738A patent/CA2793738A1/en not_active Abandoned
- 2011-04-11 CN CN2011800188814A patent/CN102844813A/zh active Pending
- 2011-04-11 JP JP2013504074A patent/JP2013524401A/ja active Pending
- 2011-04-11 KR KR1020127029252A patent/KR20130106268A/ko not_active Application Discontinuation
- 2011-04-11 WO PCT/CA2011/000383 patent/WO2011127563A1/en active Application Filing
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07122088A (ja) * | 1993-10-25 | 1995-05-12 | Sharp Corp | 不揮発性半導体記憶装置 |
JPH0845290A (ja) * | 1994-04-14 | 1996-02-16 | Advanced Micro Devicds Inc | メモリ集積回路およびそのメモリセルのプログラム方法 |
JPH08321193A (ja) * | 1995-05-23 | 1996-12-03 | Sony Corp | 半導体不揮発性記憶装置 |
JPH10334675A (ja) * | 1997-05-30 | 1998-12-18 | Nec Corp | 不揮発性半導体記憶装置 |
JP2000222886A (ja) * | 1999-02-02 | 2000-08-11 | Toshiba Corp | 不揮発性半導体記憶装置及びその書き込み方法 |
JP2002109894A (ja) * | 2000-10-02 | 2002-04-12 | Hitachi Ltd | 不揮発性メモリおよびそれを内蔵した半導体集積回路並びに不揮発性メモリの書込み方法 |
JP2004055107A (ja) * | 2002-07-18 | 2004-02-19 | Hynix Semiconductor Inc | ビットカウンタとこれを用いた半導体素子のプログラム回路及びプログラム方法 |
JP2004079002A (ja) * | 2002-08-09 | 2004-03-11 | Renesas Technology Corp | 不揮発性記憶装置 |
JP2006024355A (ja) * | 2004-07-09 | 2006-01-26 | Samsung Electronics Co Ltd | 相変化メモリ装置及びプログラム方法 |
JP2012089207A (ja) * | 2010-10-20 | 2012-05-10 | Fujitsu Semiconductor Ltd | 不揮発性半導体記憶装置およびそのデータ書き込み方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014049176A (ja) * | 2012-08-31 | 2014-03-17 | Toshiba Corp | 半導体記憶装置 |
JPWO2016042665A1 (ja) * | 2014-09-19 | 2017-04-27 | 株式会社日立製作所 | 半導体記憶装置およびそれを用いたストレージ装置 |
WO2017017842A1 (ja) * | 2015-07-30 | 2017-02-02 | 株式会社日立製作所 | メモリの制御装置、記憶装置、および、メモリの書込み方法 |
Also Published As
Publication number | Publication date |
---|---|
EP2559033A1 (en) | 2013-02-20 |
CA2793738A1 (en) | 2011-10-20 |
EP2559033A4 (en) | 2014-05-07 |
CN102844813A (zh) | 2012-12-26 |
US8570828B2 (en) | 2013-10-29 |
WO2011127563A1 (en) | 2011-10-20 |
KR20130106268A (ko) | 2013-09-27 |
US20110252206A1 (en) | 2011-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8570828B2 (en) | Memory programming using variable data width | |
US7889545B2 (en) | Apparatus and method of nonvolatile memory device having three-level nonvolatile memory cells | |
US7460389B2 (en) | Write operations for phase-change-material memory | |
US7746688B2 (en) | PRAM and method of firing memory cells | |
US8644052B2 (en) | Phase change memory adaptive programming | |
US7778079B2 (en) | Multiple level cell phase-change memory devices having post-programming operation resistance drift saturation, memory systems employing such devices and methods of reading memory devices | |
US9659645B2 (en) | Resistive memory device and method of writing data | |
US8238147B2 (en) | Multi-level phase change memory device, program method thereof, and method and system including the same | |
US20090268513A1 (en) | Memory device with different types of phase change memory | |
US7463511B2 (en) | Phase change memory device using multiprogramming method | |
US8259490B2 (en) | Multi-level phase-change memory device and method of operating same | |
US7787316B2 (en) | Semiconductor memory device and write control method thereof | |
US9899081B2 (en) | Resistive memory device and a memory system including the same | |
US10818352B2 (en) | Resistive memory devices having address-dependent parasitic resistance compensation during programming | |
US10839903B2 (en) | Resistive memory devices | |
KR20090120242A (ko) | 저항체를 이용한 비휘발성 메모리 장치 | |
US8576619B2 (en) | Phase change random access memory apparatus performing a firing operation | |
US7817479B2 (en) | Nonvolatile memory device using a variable resistive element and associated operating method | |
TWI462097B (zh) | 使用電阻式元件的非揮發記憶體裝置和相關聯的驅動方法 | |
KR20090037159A (ko) | 저항체를 이용한 비휘발성 메모리 장치 | |
US7586775B2 (en) | Nonvolatile memory device and related method of operation | |
CN114913896A (zh) | 相变存储器、控制方法和电子设备 | |
US20100165727A1 (en) | Phase change material memory having no erase cycle | |
JP2013541796A (ja) | 二重書込みドライバを有する相変化メモリ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140116 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140428 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140513 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140804 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20140926 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150203 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20150217 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20150428 |