JP2013236059A - 半導体装置 - Google Patents

Abstract

【課題】酸化物半導体を用いた半導体装置において、電気特性を向上させる。また、経時変化や光ゲートＢＴストレス試験による電気特性の変動の少ない、信頼性の高い半導体装置を作製する。
【解決手段】ゲート電極と、ゲート電極の一部とゲート絶縁膜を介して重なる酸化物半導体膜と、酸化物半導体膜に接する一対の電極とを有するトランジスタにおいて、ゲート絶縁膜を、膜密度が２．２６ｇ／ｃｍ^３以上２．６３ｇ／ｃｍ^３以下であり、電子スピン共鳴法によって計測される信号において、ｇ値が２．００１に現れる信号のスピン密度が２×１０^１５ｓｐｉｎｓ／ｃｍ^３以下である絶縁膜で形成する。
【選択図】図１

Description

本発明は、電界効果トランジスタを有する半導体装置に関する。

液晶表示装置や発光表示装置に代表されるフラットパネルディスプレイの多くに用いられているトランジスタは、ガラス基板上に形成されたアモルファスシリコン、単結晶シリコンまたは多結晶シリコンなどのシリコン半導体によって構成されている。また、該シリコン半導体を用いたトランジスタは、集積回路（ＩＣ）などにも利用されている。

近年、シリコン半導体に代わって、半導体特性を示す金属酸化物をトランジスタに用いる技術が注目されている。なお、本明細書中では、半導体特性を示す金属酸化物を酸化物半導体とよぶことにする。

例えば、酸化物半導体として、酸化亜鉛、またはＩｎ−Ｇａ−Ｚｎ系酸化物を用いたトランジスタを作製し、該トランジスタを表示装置の画素のスイッチング素子などに用いる技術が開示されている（特許文献１及び特許文献２参照）。

特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報

酸化物半導体を用いたトランジスタにおいて、酸化物半導体膜及びゲート絶縁膜の界面またはゲート絶縁膜中に捕獲準位（界面準位ともいう。）があると、トランジスタのしきい値電圧の変動、及びトランジスタがオン状態となるときにドレイン電流が一桁変化するのに必要なゲート電圧を示すサブスレッショルド係数（Ｓ値）の増大の原因となる。この結果、トランジスタごとに電気特性がばらつくという問題がある。

また、酸化物半導体膜及びゲート絶縁膜の界面またはゲート絶縁膜中に捕獲準位が含まれると、経時変化や光ゲートＢＴ（Ｂｉａｓ−Ｔｅｍｐｅｒａｔｕｒｅ）ストレス試験により、トランジスタの電気特性、代表的にはしきい値電圧が変動してしまうという問題がある。

そこで、本発明の一態様は、酸化物半導体を用いた半導体装置において、電気特性を向上させることを課題の一とする。また、経時変化や光ゲートＢＴストレス試験による電気特性の変動の少ない、信頼性の高い半導体装置を作製することを課題の一とする。

本発明の一態様は、ゲート電極と、ゲート電極の一部とゲート絶縁膜を介して重なる酸化物半導体膜と、酸化物半導体膜に接する一対の電極とを有するトランジスタにおいて、酸化物半導体膜に接する絶縁膜の一以上を膜密度が高く、且つ欠陥の少ない絶縁膜で形成することを特徴とする。

本発明の一態様は、ゲート電極と、ゲート電極の一部とゲート絶縁膜を介して重なる酸化物半導体膜と、酸化物半導体膜に接する一対の電極とを有するトランジスタにおいて、ゲート絶縁膜を、膜密度が２．２６ｇ／ｃｍ^３以上２．６３ｇ／ｃｍ^３以下であり、電子スピン共鳴法によって計測される信号において、ｇ値が２．００１に現れる信号のスピン密度が２×１０^１５ｓｐｉｎｓ／ｃｍ^３以下である絶縁膜で形成することを特徴とする。

本発明の一態様は、ゲート電極と、ゲート電極の一部とゲート絶縁膜を介して重なる酸化物半導体膜と、酸化物半導体膜に接する一対の電極と、酸化物半導体膜のゲート絶縁膜と接する面と反対の面において接する絶縁膜と、を有するトランジスタにおいて、ゲート絶縁膜及び絶縁膜を、膜密度が２．２６ｇ／ｃｍ^３以上２．６３ｇ／ｃｍ^３以下であり、電子スピン共鳴法によって計測される信号において、ｇ値が２．００１に現れる信号のスピン密度が２×１０^１５ｓｐｉｎｓ／ｃｍ^３以下である絶縁膜で形成することを特徴とする。

なお、ゲート絶縁膜、及びゲート絶縁膜の反対側の面において酸化物半導体膜と接する絶縁膜は、酸化シリコンまたは酸化窒化シリコンである。

酸化物半導体膜を有するトランジスタにおいて、酸化物半導体膜に接する絶縁膜に、膜密度が高く、欠陥の少ない絶縁膜を用いることで、トランジスタのしきい値電圧の変動が少なく、電気特性のばらつきの少ない、優れた電気特性を有するトランジスタを作製することができる。また、経時変化や光ゲートＢＴストレス試験による電気特性の変動の少ない、信頼性の高いトランジスタを作製することができる。

トランジスタの一形態を説明する上面図及び断面図である。 トランジスタの作製方法の一形態を説明する断面図である。 トランジスタの一形態を説明する断面図である。 トランジスタの作製方法の一形態を説明する断面図である。 トランジスタの一形態を説明する上面図及び断面図である。 トランジスタの作製方法の一形態を説明する断面図である。 トランジスタの一形態を説明する上面図及び断面図である。 トランジスタの一形態を説明する上面図及び断面図である。 トランジスタの一形態を説明する断面図である。 トランジスタの一形態を説明する断面図である。 半導体装置の一形態を説明する断面図である。 半導体装置の一形態を説明する回路図である。 半導体装置の一形態を示す回路図である。 半導体装置の一形態を示すブロック図である。 半導体装置の一形態を示すブロック図である。 半導体装置の一形態を示すブロック図である。 試料のスピン密度を説明する図である。 試料の膜密度を説明する図である。 トランジスタのしきい値電圧の変動を説明する図である。

以下では、本発明の実施の形態及び実施例について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は、以下に示す実施の形態及び実施例の記載内容に限定して解釈されるものではない。また、以下に説明する実施の形態及び実施例において、同一部分または同様の機能を有する部分には、同一の符号または同一のハッチパターンを異なる図面間で共通して用い、その繰り返しの説明は省略する。

なお、本明細書で説明する各図において、各構成の大きさ、膜の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。

また、本明細書にて用いる第１、第２、第３などの用語は、構成要素の混同を避けるために付したものであり、数的に限定するものではない。そのため、例えば、「第１の」を「第２の」または「第３の」などと適宜置き換えて説明することができる。

「ソース」や「ドレイン」の機能は、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることができるものとする。

本明細書において、フォトリソグラフィ工程を行った後にエッチング工程を行う場合は、フォトリソグラフィ工程で形成したマスクはエッチング工程後に除去するものとする。

（実施の形態１）
本実施の形態では、本発明の一態様である半導体装置、及び当該半導体装置の作製方法について図面を参照して説明する。

図１（Ａ）乃至図１（Ｃ）に、半導体装置が有するトランジスタ１０の上面図及び断面図を示す。図１（Ａ）はトランジスタ１０の上面図であり、図１（Ｂ）は、図１（Ａ）の一点鎖線Ａ−Ｂ間の断面図であり、図１（Ｃ）は、図１（Ａ）の一点鎖線Ｃ−Ｄ間の断面図である。なお、図１（Ａ）では、明瞭化のため、基板１１、下地絶縁膜１３、トランジスタ１０の構成要素の一部（例えば、ゲート絶縁膜１７）、絶縁膜２３などを省略している。

図１（Ｂ）及び図１（Ｃ）に示すトランジスタ１０は、下地絶縁膜１３上に形成されるゲート電極１５と、下地絶縁膜１３及びゲート電極１５上に形成されるゲート絶縁膜１７と、ゲート絶縁膜１７を介して、ゲート電極１５と重なる酸化物半導体膜１９と、酸化物半導体膜１９に接する一対の電極２１と、を有する。また、ゲート絶縁膜１７、酸化物半導体膜１９、及び一対の電極２１を覆う絶縁膜２３を有する。

本実施の形態に示すトランジスタ１０は、ゲート絶縁膜１７が、膜密度が高く、且つ欠陥の少ない絶縁膜で形成されている。代表的には、ゲート絶縁膜１７の膜密度が２．２６ｇ／ｃｍ^３以上、理論膜密度である２．６３ｇ／ｃｍ^３以下、好ましくは２．３０ｇ／ｃｍ^３以上２．６３ｇ／ｃｍ^３以下であり、ゲート絶縁膜１７の膜密度が高い。また、電子スピン共鳴法（ＥＳＲ）によって計測される信号において、シリコンのタングリングボンドを示すＥ’−ｃｅｎｔｅｒ（ｇ値が２．００１）に現れる信号のスピン密度が２×１０^１５ｓｐｉｎｓ／ｃｍ^３以下、さらに好ましくは検出下限（１×１０^１５ｓｐｉｎｓ／ｃｍ^３）以下であり、ゲート絶縁膜１７に含まれるシリコンのダングリングボンドが極めて少ない。このため、当該ゲート絶縁膜１７を有するトランジスタ１０のしきい値電圧の変動が少なく、トランジスタ１０は優れた電気特性を有する。

上記ゲート絶縁膜１７となる絶縁膜としては、例えば厚さ５ｎｍ以上４００ｎｍ以下、より好ましくは１０ｎｍ以上３００ｎｍ以下、より好ましくは５０ｎｍ以上２５０ｎｍ以下の酸化シリコン、酸化窒化シリコン等を用いることができる。

以下に、トランジスタ１０の他の構成の詳細について説明する。

基板１１の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板等を、基板１１として用いてもよい。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板１１として用いてもよい。

また、基板１１として、可撓性基板を用い、可撓性基板上に直接、下地絶縁膜１３及びトランジスタ１０を形成してもよい。または、基板１１と下地絶縁膜１３の間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板１１より分離し、他の基板に転載するのに用いることができる。その際、トランジスタ１０は耐熱性の劣る基板や可撓性の基板にも転載できる。

下地絶縁膜１３としては、酸化シリコン、酸化窒化シリコン、窒化シリコン、窒化酸化シリコン、酸化ガリウム、酸化ハフニウム、酸化イットリウム、酸化アルミニウム、酸化窒化アルミニウム等がある。なお、下地絶縁膜１３として、窒化シリコン、酸化ガリウム、酸化ハフニウム、酸化イットリウム、酸化アルミニウム等を用いることで、基板１１から酸化物半導体膜１９へ、アルカリ金属、水、水素等の不純物が拡散することを抑制できる。

ゲート電極１５は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いて形成することができる。また、マンガン、ジルコニウムのいずれか一または複数から選択された金属元素を用いてもよい。また、ゲート電極１５は、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元素の膜、または複数組み合わせた合金膜、もしくは窒化膜を用いてもよい。

また、ゲート電極１５は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。

また、ゲート電極１５とゲート絶縁膜１７との間に、Ｉｎ−Ｇａ−Ｚｎ系酸窒化物半導体膜、Ｉｎ−Ｓｎ系酸窒化物半導体膜、Ｉｎ−Ｇａ系酸窒化物半導体膜、Ｉｎ−Ｚｎ系酸窒化物半導体膜、Ｓｎ系酸窒化物半導体膜、Ｉｎ系酸窒化物半導体膜、金属窒化膜（ＩｎＮ、ＺｎＮ等）等を設けることが好ましい。これらの膜は５ｅＶ以上、好ましくは５．５ｅＶ以上の仕事関数を有し、酸化物半導体の電子親和力よりも大きい値であるため、酸化物半導体を用いたトランジスタのしきい値電圧をプラスにシフトすることができ、所謂ノーマリーオフ特性のスイッチング素子を実現できる。例えば、Ｉｎ−Ｇａ−Ｚｎ系酸窒化物半導体膜を用いる場合、少なくとも酸化物半導体膜１９より高い窒素濃度、具体的には７原子％以上のＩｎ−Ｇａ−Ｚｎ系酸窒化物半導体膜を用いる。

酸化物半導体膜１９は、少なくともインジウム（Ｉｎ）若しくは亜鉛（Ｚｎ）を含むことが好ましい。または、ＩｎとＺｎの双方を含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすため、それらと共に、スタビライザーの一または複数を有することが好ましい。

スタビライザーとしては、ガリウム（Ｇａ）、スズ（Ｓｎ）、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、またはジルコニウム（Ｚｒ）等がある。また、他のスタビライザーとしては、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）等がある。

例えば、酸化物半導体として、一元系金属酸化物である酸化インジウム、酸化スズ、酸化亜鉛、二元系金属酸化物であるＩｎ−Ｚｎ系金属酸化物、Ｓｎ−Ｚｎ系金属酸化物、Ａｌ−Ｚｎ系金属酸化物、Ｚｎ−Ｍｇ系金属酸化物、Ｓｎ−Ｍｇ系金属酸化物、Ｉｎ−Ｍｇ系金属酸化物、Ｉｎ−Ｇａ系金属酸化物、Ｉｎ−Ｗ系金属酸化物、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ系金属酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系金属酸化物、Ｉｎ−Ｓｎ−Ｚｎ系金属酸化物、Ｓｎ−Ｇａ−Ｚｎ系金属酸化物、Ａｌ−Ｇａ−Ｚｎ系金属酸化物、Ｓｎ−Ａｌ−Ｚｎ系金属酸化物、Ｉｎ−Ｈｆ−Ｚｎ系金属酸化物、Ｉｎ−Ｌａ−Ｚｎ系金属酸化物、Ｉｎ−Ｃｅ−Ｚｎ系金属酸化物、Ｉｎ−Ｐｒ−Ｚｎ系金属酸化物、Ｉｎ−Ｎｄ−Ｚｎ系金属酸化物、Ｉｎ−Ｓｍ−Ｚｎ系金属酸化物、Ｉｎ−Ｅｕ−Ｚｎ系金属酸化物、Ｉｎ−Ｇｄ−Ｚｎ系金属酸化物、Ｉｎ−Ｔｂ−Ｚｎ系金属酸化物、Ｉｎ−Ｄｙ−Ｚｎ系金属酸化物、Ｉｎ−Ｈｏ−Ｚｎ系金属酸化物、Ｉｎ−Ｅｒ−Ｚｎ系金属酸化物、Ｉｎ−Ｔｍ−Ｚｎ系金属酸化物、Ｉｎ−Ｙｂ−Ｚｎ系金属酸化物、Ｉｎ−Ｌｕ−Ｚｎ系金属酸化物、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系金属酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系金属酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系金属酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系金属酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系金属酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系金属酸化物を用いることができる。

なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系金属酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。

また、酸化物半導体として、ＩｎＭＯ_３（ＺｎＯ）_ｍ（ｍ＞０、且つ、ｍは整数でない）で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれた一の金属元素または複数の金属元素を示す。また、酸化物半導体として、Ｉｎ_２ＳｎＯ_５（ＺｎＯ）_ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。

例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｇａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）、あるいはＩｎ：Ｇａ：Ｚｎ＝３：１：２（＝１／２：１／６：１／３）の原子数比のＩｎ−Ｇａ−Ｚｎ系金属酸化物やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原子数比のＩｎ−Ｓｎ−Ｚｎ系金属酸化物やその組成の近傍の酸化物を用いるとよい。なお、金属酸化物の原子数比は、誤差として上記の原子数比のプラスマイナス２０％の変動を含む。

しかし、これらに限られず、必要とする半導体特性及び電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とする半導体特性及び電気特性を得るために、キャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。

例えば、Ｉｎ−Ｓｎ−Ｚｎ系金属酸化物では比較的容易に高い移動度が得られる。しかしながら、Ｉｎ−Ｇａ−Ｚｎ系金属酸化物でも、バルク内欠陥密度を低くすることにより移動度を上げることができる。

また、酸化物半導体膜１９に形成することが可能な金属酸化物は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタのオフ電流を低減することができる。

また、酸化物半導体膜１９は、非晶質構造、単結晶構造、または多結晶構造であってもよい。

また、酸化物半導体膜１９は、例えば非単結晶を有してもよい。非単結晶は、例えば、ＣＡＡＣ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌ）、多結晶、微結晶、非晶質部の一以上を有する。非晶質部は、微結晶、ＣＡＡＣよりも欠陥準位密度が高い。また、微結晶は、ＣＡＡＣよりも欠陥準位密度が高い。なお、ＣＡＡＣを有する酸化物半導体を、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。酸化物半導体膜１９は、例えばＣＡＡＣ−ＯＳを有してもよい。ＣＡＡＣ−ＯＳは、例えば、ｃ軸配向し、ａ軸または／およびｂ軸はマクロに揃っていない。

酸化物半導体膜１９は、例えば微結晶を有してもよい。なお、微結晶を有する酸化物半導体を、微結晶酸化物半導体と呼ぶ。微結晶酸化物半導体膜は、例えば、１ｎｍ以上１０ｎｍ未満のサイズの微結晶（ナノ結晶ともいう。）を膜中に含む。

酸化物半導体膜１９は、例えば非晶質部を有してもよい。なお、非晶質部を有する酸化物半導体を、非晶質酸化物半導体と呼ぶ。非晶質酸化物半導体膜は、例えば、原子配列が無秩序であり、結晶成分を有さない。または、非晶質酸化物半導体膜は、例えば、完全な非晶質であり、結晶部を有さない。

なお、酸化物半導体膜１９が、ＣＡＡＣ−ＯＳ、微結晶酸化物半導体、非晶質酸化物半導体の混合膜であってもよい。混合膜は、例えば、非晶質酸化物半導体の領域と、微結晶酸化物半導体の領域と、ＣＡＡＣ−ＯＳの領域と、を有する。また、混合膜は、例えば、非晶質酸化物半導体の領域と、微結晶酸化物半導体の領域と、ＣＡＡＣ−ＯＳの領域と、の積層構造を有してもよい。

なお、酸化物半導体膜１９は、例えば、単結晶を有してもよい。

酸化物半導体膜１９は、複数の結晶部を有し、当該結晶部のｃ軸が被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃っていることが好ましい。なお、異なる結晶部間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。そのような酸化物半導体膜の一例としては、ＣＡＡＣ−ＯＳ膜がある。

ここでＣＡＡＣ−ＯＳ膜の詳細について説明する。ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる結晶部と結晶部との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には明確な粒界（グレインバウンダリーともいう。）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に起因する電子移動度の低下が抑制される。

ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、例えばｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向になるように揃い、かつａｂ面に垂直な方向から見て金属原子が三角形状または六角形状に配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸及びｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８０°以上１００°以下、好ましくは８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−１０°以上１０°以下、好ましくは−５°以上５°以下の範囲も含まれることとする。

なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部の結晶性が低下することもある。

ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向になるように揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。また、結晶部は、成膜したとき、または成膜後に加熱処理などの結晶化処理を行ったときに形成される。従って、結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向になるように揃う。

ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。よって、当該トランジスタは、信頼性が高い。

また、酸化物半導体膜１９は、複数の酸化物半導体膜が積層された構造でもよい。例えば、酸化物半導体膜１９を、第１の酸化物半導体膜と第２の酸化物半導体膜の積層として、第１の酸化物半導体膜と第２の酸化物半導体膜に、異なる組成の金属酸化物を用いてもよい。例えば、第１の酸化物半導体膜に二元系金属酸化物乃至四元系金属酸化物の一を用い、第２の酸化物半導体膜に第１の酸化物半導体膜と異なる二元系金属酸化物乃至四元系金属酸化物を用いてもよい。

また、第１の酸化物半導体膜と第２の酸化物半導体膜の構成元素を同一とし、両者の組成を異ならせてもよい。例えば、第１の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１とし、第２の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝３：１：２としてもよい。また、第１の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２とし、第２の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝２：１：３としてもよい。なお、各酸化物半導体膜の原子数比は、誤差として上記の原子数比のプラスマイナス２０％の変動を含む。

この時、第１の酸化物半導体膜と第２の酸化物半導体膜のうち、ゲート電極に近い側（チャネル側）の酸化物半導体膜のＩｎとＧａの含有率をＩｎ＞Ｇａとするとよい。またゲート電極から遠い側（バックチャネル側）の酸化物半導体膜のＩｎとＧａの含有率をＩｎ≦Ｇａとするとよい。

酸化物半導体では主として重金属のｓ軌道がキャリア伝導に寄与しており、Ｉｎの含有率を多くすることにより、より多くのｓ軌道が重なるため、Ｉｎ＞Ｇａの組成となる酸化物はＩｎ≦Ｇａの組成となる酸化物と比較して高い移動度を備える。また、ＧａはＩｎと比較して酸素欠損の形成エネルギーが大きく酸素欠損が生じにくいため、Ｉｎ≦Ｇａの組成となる酸化物はＩｎ＞Ｇａの組成となる酸化物と比較して安定した特性を備える。

チャネル側にＩｎ＞Ｇａの組成となる酸化物半導体を適用し、バックチャネル側にＩｎ≦Ｇａの組成となる酸化物半導体を適用することで、トランジスタの電界効果移動度および信頼性をさらに高めることが可能となる。

また、第１の酸化物半導体膜と第２の酸化物半導体膜に、結晶性の異なる酸化物半導体を適用してもよい。すなわち、単結晶酸化物半導体、多結晶酸化物半導体、微結晶酸化物半導体、非晶質酸化物半導体、またはＣＡＡＣ−ＯＳを適宜組み合わせた構成としてもよい。また、第１の酸化物半導体膜と第２の酸化物半導体膜の少なくともどちらか一方に非晶質酸化物半導体を適用すると、酸化物半導体膜１９の内部応力や外部からの応力を緩和し、トランジスタの特性ばらつきが低減され、また、トランジスタの信頼性をさらに高めることが可能となる。

酸化物半導体膜１９の厚さは、１ｎｍ以上１００ｎｍ以下、更に好ましくは１ｎｍ以上５０ｎｍ以下、更に好ましくは１ｎｍ以上３０ｎｍ以下、更に好ましくは３ｎｍ以上２０ｎｍ以下とすることが好ましい。

酸化物半導体膜１９において、アルカリ金属またはアルカリ土類金属の濃度は、１×１０^１８ａｔｏｍｓ／ｃｍ^３以下、さらに好ましくは２×１０^１６ａｔｏｍｓ／ｃｍ^３以下であることが望ましい。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流の上昇の原因となるためである。

酸化物半導体膜１９には、５×１０^１８ａｔｏｍｓ／ｃｍ^３以下の窒素が含まれてもよい。

一対の電極２１は、導電材料として、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンからなる単体金属、またはこれを主成分とする合金を単層構造または積層構造として用いる。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、タングステン膜上にチタン膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。

絶縁膜２３は、厚さが３０ｎｍ以上５００ｎｍ以下、好ましくは１００ｎｍ以上４００ｎｍ以下の、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウム等を用いればよく、積層または単層で設ける。

なお、絶縁膜２３として、ゲート絶縁膜１７と同様に、膜密度が高く、且つ欠陥の少ない絶縁膜、代表的には、膜密度が２．２６ｇ／ｃｍ^３以上、理論膜密度である２．６３ｇ／ｃｍ^３以下、好ましくは２．３０ｇ／ｃｍ^３以上２．６３ｇ／ｃｍ^３以下であり、電子スピン共鳴法によって計測される信号において、ｇ値が２．００１に現れる信号のスピン密度が２×１０^１５ｓｐｉｎｓ／ｃｍ^３以下、さらに好ましくは検出下限（１×１０^１５ｓｐｉｎｓ／ｃｍ^３）以下である絶縁膜を用いることで、トランジスタのしきい値電圧の変動を抑制することができる。

なお、酸化物半導体膜１９がインジウムを含む金属酸化物で形成される場合、絶縁膜２３に１×１０^１５ａｔｏｍｓ／ｃｍ^３以上５×１０^１７ａｔｏｍｓ／ｃｍ^３以下のインジウムが含まれる。これは、絶縁膜２３の成膜の際に酸化物半導体膜１９に含まれるインジウムが絶縁膜２３へと拡散するためである。なお、絶縁膜２３の成膜温度が高くなるにつれ、例えば３５０℃以上であると、絶縁膜２３に含まれるインジウムの含有量が増加する。

次に、図１に示す半導体装置が有するトランジスタの作製方法について、図２を用いて説明する。

図２（Ａ）に示すように、基板１１上に下地絶縁膜１３及びゲート電極１５を形成し、ゲート電極１５上にゲート絶縁膜１７を形成する。次に、ゲート絶縁膜１７上に酸化物半導体膜１８を形成する。

下地絶縁膜１３は、スパッタリング法、ＣＶＤ法等により形成する。ここでは、厚さ１００ｎｍの酸化窒化シリコン膜をＣＶＤ法により形成する。

ゲート電極１５の形成方法を以下に示す。はじめに、スパッタリング法、ＣＶＤ法、蒸着法等により導電膜を形成し、導電膜上にフォトリソグラフィ工程によりマスクを形成する。次に、該マスクを用いて導電膜の一部をエッチングして、ゲート電極１５を形成する。この後、マスクを除去する。

なお、ゲート電極１５は、上記形成方法の代わりに、電解メッキ法、印刷法、インクジェット法等で形成してもよい。

ここでは、厚さ１００ｎｍのタングステン膜をスパッタリング法により形成する。次に、フォトリソグラフィ工程によりマスクを形成し、当該マスクを用いてタングステン膜をドライエッチングして、ゲート電極１５を形成する。

ゲート絶縁膜１７は、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を３００℃以上４００℃以下、さらに好ましくは３２０℃以上３８０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を３０Ｐａ以上２５０Ｐａ以下、さらに好ましくは４０Ｐａ以上２００Ｐａ以下とし、処理室内に設けられる電極に０．１７Ｗ／ｃｍ^２以上０．５Ｗ／ｃｍ^２以下、さらに好ましくは０．２６Ｗ／ｃｍ^２以上０．３５Ｗ／ｃｍ^２以下の高周波電力を供給する条件により、酸化シリコン膜または酸化窒化シリコン膜を形成する。

ゲート絶縁膜１７の原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素、乾燥空気等がある。

ゲート絶縁膜１７の成膜条件において、高周波電力のパワー密度を上記のように高いパワー密度とすることで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加し、シリコンを含む堆積性気体の酸化が進む。さらに、基板温度を、上記温度とすることで、シリコン及び酸素の結合力が強くなる。これらの結果、ゲート絶縁膜として膜密度が高く、且つシリコンのダングリングボンドの少ない絶縁膜、即ち膜密度が高く、且つ欠陥の少ない酸化シリコン膜または酸化窒化シリコン膜を形成することができる。

ここでは、厚さ２５０ｎｍの酸化窒化シリコン膜をＣＶＤ法により形成することで、ゲート絶縁膜１７を形成する。

酸化物半導体膜１８は、スパッタリング法、塗布法、パルスレーザー蒸着法、レーザーアブレーション法等により形成する。

スパッタリング法で酸化物半導体膜１８を形成する場合、プラズマを発生させるための電源装置は、ＲＦ電源装置、ＡＣ電源装置、ＤＣ電源装置等を適宜用いることができる。

スパッタリングガスは、希ガス（代表的にはアルゴン）雰囲気、酸素雰囲気、希ガス及び酸素の混合ガス雰囲気を適宜用いる。なお、希ガス及び酸素の混合ガスの場合、希ガスに対して酸素のガス比を高めることが好ましい。

また、ターゲットは、形成する酸化物半導体膜１８の組成にあわせて、適宜選択すればよい。

なお、酸化物半導体膜１８を形成する際に、例えば、スパッタリング法を用いる場合、基板温度を１５０℃以上７５０℃以下、好ましくは１５０℃以上４５０℃以下、さらに好ましくは２００℃以上３５０℃以下として、酸化物半導体膜１８を成膜することで、ＣＡＡＣ−ＯＳ膜を形成することができる。

なお、ＣＡＡＣ−ＯＳ膜は、例えば、多結晶である酸化物半導体スパッタリング用ターゲットを用い、スパッタリング法によって成膜する。当該スパッタリング用ターゲットにイオンが衝突すると、スパッタリング用ターゲットに含まれる結晶領域がａ−ｂ面から劈開し、ａ−ｂ面に平行な面を有する平板状またはペレット状のスパッタリング粒子として剥離することがある。この場合、当該平板状のスパッタリング粒子が、結晶状態を維持したまま基板に到達することで、ＣＡＡＣ−ＯＳ膜を成膜することができる。

また、ＣＡＡＣ−ＯＳ膜を成膜するために、以下の条件を適用することが好ましい。

成膜時の不純物混入を抑制することで、不純物によって結晶状態が崩れることを抑制できる。例えば、成膜室内に存在する不純物濃度（水素、水、二酸化炭素および窒素など）を低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が−８０℃以下、好ましくは−１００℃以下である成膜ガスを用いる。

また、成膜時の基板加熱温度を高めることで、基板到達後にスパッタリング粒子のマイグレーションが起こる。具体的には、基板加熱温度を１００℃以上基板歪み点未満、好ましくは２００℃以上５００℃以下として成膜する。成膜時の基板加熱温度を高めることで、平板状のスパッタリング粒子が基板に到達した場合、基板上でマイグレーションが起こり、スパッタリング粒子の平らな面が基板に付着する。

また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージを軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００体積％とする。

スパッタリング用ターゲットの一例として、Ｉｎ−Ｇａ−Ｚｎ系金属酸化物ターゲットについて以下に示す。

ＩｎＯ_Ｘ粉末、ＧａＯ_Ｙ粉末およびＺｎＯ_Ｚ粉末を所定のｍｏｌ数比で混合し、加圧処理後、１０００℃以上１５００℃以下の温度で加熱処理をすることで多結晶であるＩｎ−Ｇａ−Ｚｎ系金属酸化物ターゲットとする。なお、Ｘ、ＹおよびＺは任意の正数である。ここで、所定のｍｏｌ数比は、例えば、ＩｎＯ_Ｘ粉末、ＧａＯ_Ｙ粉末およびＺｎＯ_Ｚ粉末が、２：２：１、８：４：３、３：１：１、１：１：１、４：２：３または３：１：２である。なお、粉末の種類、およびその混合するｍｏｌ数比は、作製するスパッタリング用ターゲットによって適宜変更すればよい。

次に、図２（Ｂ）に示すように、ゲート絶縁膜１７上であって、ゲート電極１５の一部と重なるように、素子分離された酸化物半導体膜１９を形成する。酸化物半導体膜１８上にフォトリソグラフィ工程によりマスクを形成した後、該マスクを用いて酸化物半導体膜１８の一部をエッチングすることで、素子分離された酸化物半導体膜１９を形成することができる。

また、酸化物半導体膜１９として印刷法を用いることで、素子分離された酸化物半導体膜１９を直接的に形成することができる。

ここでは、スパッタリング法により、厚さ３５ｎｍの酸化物半導体膜１８を形成した後、当該酸化物半導体膜１８上にマスクを形成し、酸化物半導体膜１８の一部を選択的にエッチングすることで、酸化物半導体膜１９を形成する。こののち、マスクを除去する。

次に、図２（Ｃ）に示すように、一対の電極２１を形成する。

一対の電極２１の形成方法を以下に示す。はじめに、スパッタリング法、ＣＶＤ法、蒸着法等で導電膜を形成する。次に、該導電膜上にフォトリソグラフィ工程によりマスクを形成する。次に、該マスクを用いて導電膜をエッチングして、一対の電極２１を形成する。この後、マスクを除去する。

ここでは、スパッタリング法により厚さ５０ｎｍのタングステン膜、厚さ４００ｎｍのアルミニウム膜、及び厚さ１００ｎｍのチタン膜を順にスパッタリング法により積層する。次に、チタン膜上にフォトリソグラフィ工程によりマスクを形成し、当該マスクを用いてタングステン膜、アルミニウム膜、及びチタン膜をドライエッチングして、一対の電極２１を形成する。

なお、一対の電極２１を形成した後、エッチング残渣を除去するため、洗浄処理をすることが好ましい。この洗浄処理を行うことで、一対の電極２１の短絡を抑制することができる。当該洗浄処理は、ＴＭＡＨ（Ｔｅｔｒａｍｅｔｈｙｌａｍｍｏｎｉｕｍ Ｈｙｄｒｏｘｉｄｅ）溶液などのアルカリ性の溶液、希フッ酸、シュウ酸、リン酸などの酸性の溶液、または水を用いて行うことができる。

次に、図２（Ｄ）に示すように、絶縁膜２３を形成する。

絶縁膜２３は、ＣＶＤ法またはスパッタリング法により形成する。

なお、ゲート絶縁膜１７と同様の条件を用いて、絶縁膜２３として膜密度が高く、且つ欠陥の少ない絶縁膜を形成してもよい。

または、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上２５０℃以下、さらに好ましくは１８０℃以上２３０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２００Ｐａ以下とし、処理室内に設けられる電極に０．１７Ｗ／ｃｍ^２以上０．５Ｗ／ｃｍ^２以下、さらに好ましくは０．２５Ｗ／ｃｍ^２以上０．３５Ｗ／ｃｍ^２以下の高周波電力を供給する条件により、絶縁膜２３として、酸化シリコン膜または酸化窒化シリコン膜を形成してもよい。

絶縁膜２３の原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。

絶縁膜２３の成膜条件として、上記圧力の処理室において上記パワー密度の高周波電力を供給することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加し、シリコンを含む堆積性気体の酸化が進むため、絶縁膜２３中における酸素含有量が化学量論比よりも多くなる。一方、基板温度が、上記温度で形成された膜では、シリコンと酸素の結合力が弱いため、後の工程の加熱処理により膜中の酸素の一部が脱離する。これらの結果、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化絶縁膜を形成することができる。即ち、加熱により酸素の一部が脱離する酸化絶縁膜を形成することができる。

化学量論的組成を満たす酸素よりも多くの酸素を含む酸化絶縁膜を絶縁膜２３として設けることで、加熱処理により酸化物半導体膜１９に酸素を拡散させ、酸化物半導体膜１９に含まれる酸素欠損を補填することが可能である。

次に、加熱処理を行う。該加熱処理の温度は、代表的には、１５０℃以上基板歪み点未満、好ましくは２５０℃以上４５０℃以下、更に好ましくは３００℃以上４５０℃以下とする。

該加熱処理は、電気炉、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等を用いることができる。ＲＴＡ装置を用いることで、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのため、絶縁膜２３から酸化物半導体膜１９への酸素拡散時間を短縮することができる。

加熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウム等）の雰囲気下で行えばよい。

ここでは、窒素及び酸素雰囲気で、３５０℃、１時間の加熱処理を行う。

以上の工程により、しきい値電圧のばらつきが少なく、優れた特性を有するトランジスタを作製することができる。また、経時変化や光ゲートＢＴストレス試験による電気特性の変動の少ない、信頼性の高いトランジスタを作製することができる。

次に、図１と異なる構造のトランジスタについて、図３及び図４を用いて説明する。ここでは、図１に示すトランジスタ１０と比較して、ゲート絶縁膜及び酸化物半導体膜上に設ける絶縁膜を積層構造とする形態について、図３を用いて説明する。

図３に示すトランジスタ３０は、基板１１上に設けられる下地絶縁膜１３と、下地絶縁膜１３上に形成されるゲート電極１５とを有する。また、下地絶縁膜１３及びゲート電極１５上に、絶縁膜３１及び絶縁膜３２で構成されるゲート絶縁膜３３が形成され、ゲート絶縁膜３３を介して、ゲート電極１５と重なる酸化物半導体膜２０と、酸化物半導体膜２０に接する一対の電極２１とを有する。また、ゲート絶縁膜３３、酸化物半導体膜２０、及び一対の電極２１上には、絶縁膜３４及び絶縁膜３６で構成される保護膜３７が形成される。

また、ゲート絶縁膜３３が絶縁膜３１及び絶縁膜３２の積層構造である。絶縁膜３１として、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ系金属酸化物などを用いればよい。また、絶縁膜３１として、加熱により酸素が脱離する酸化絶縁膜を用いてもよい。絶縁膜３１に加熱により酸素が脱離する膜を用いることで、絶縁膜３２及び酸化物半導体膜２０の界面における界面準位を低減することが可能であり、電気特性のばらつきの少ないトランジスタを得ることができる。また、絶縁膜３１として、酸素、水素、水等のブロッキング効果を有する絶縁膜を設けることで、酸化物半導体膜２０からの酸素の外部への拡散と、外部から酸化物半導体膜２０への水素、水等の侵入を防ぐことができる。酸素、水素、水等のブロッキング効果を有する絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。

また、絶縁膜３１として、ハフニウムシリケート（ＨｆＳｉＯ_ｘ）、窒素が添加されたハフニウムシリケート（ＨｆＳｉ_ｘＯ_ｙＮ_ｚ）、窒素が添加されたハフニウムアルミネート（ＨｆＡｌ_ｘＯ_ｙＮ_ｚ）、酸化ハフニウム、酸化イットリウムなどのｈｉｇｈ−ｋ材料を用いることでトランジスタのゲートリークを低減できる。

なお、絶縁膜３１としては、厚さ５ｎｍ以上４００ｎｍ以下で、上記列挙した材料を適宜用いる絶縁膜を形成する。絶縁膜３２として、厚さ５ｎｍ以上４００ｎｍ以下の酸化シリコン膜または酸化窒化シリコン膜を形成する。なお、絶縁膜３１及び絶縁膜３２の厚さは、２つの絶縁膜の合計の厚さが図１に示すトランジスタ１０のゲート絶縁膜１７の範囲となるように、適宜選択すればよい。

また、酸化物半導体膜２０が、酸化雰囲気で発生したプラズマに曝されている。酸化雰囲気としては、酸素、オゾン、一酸化二窒素等の雰囲気がある。さらには、プラズマ処理において、平行平板型のプラズマＣＶＤ装置を用い、上部電極にバイアスを印加し、基板１１が搭載される下部電極にバイアスを印加しない状態で発生させたプラズマに酸化物半導体膜を曝すことが好ましい。この結果、ダメージが少なく、且つ酸素が酸化物半導体膜２０に供給されるため、酸化物半導体膜２０に含まれる酸素欠損量を低減することができる。

また、トランジスタ３０は、酸化物半導体膜２０に接するように、絶縁膜３２及び絶縁膜３４が形成されている。絶縁膜３２及び絶縁膜３４は、図１に示すゲート絶縁膜１７と同様に、膜密度が高く、且つ欠陥の少ない絶縁膜で形成されている。代表的には、膜密度が２．２６ｇ／ｃｍ^３以上、理論膜密度である２．６３ｇ／ｃｍ^３以下、好ましくは２．３０ｇ／ｃｍ^３以上２．６３ｇ／ｃｍ^３以下であり、電子スピン共鳴法によって計測される信号において、ｇ値が２．００１に現れる信号のスピン密度が２×１０^１５ｓｐｉｎｓ／ｃｍ^３以下、さらに好ましくは検出下限（１×１０^１５ｓｐｉｎｓ／ｃｍ^３）以下である絶縁膜で形成されている。このため、当該絶縁膜３２を有するゲート絶縁膜３３を有するトランジスタ３０のしきい値電圧の変動が少なく、トランジスタ３０は優れた電気特性を有する。また、膜密度が高い絶縁膜で形成されている絶縁膜３２を有することで、基板１１、下地絶縁膜１３、ゲート電極１５、及び絶縁膜３１からの不純物が酸化物半導体膜２０に混入するのを抑制することができる。また、絶縁膜３４を有することで、絶縁膜３４を形成した後の加熱処理工程において、酸化物半導体膜２０からの酸素脱離量を低減すること可能であり、酸化物半導体膜２０の酸素欠損量を低減することができる。

なお、酸化物半導体膜２０がインジウムを含む金属酸化物で形成される場合、絶縁膜３４に１×１０^１５ａｔｏｍｓ／ｃｍ^３以上５×１０^１７ａｔｏｍｓ／ｃｍ^３以下のインジウムが含まれる。これは、絶縁膜３４の成膜の際に酸化物半導体膜２０に含まれるインジウムが絶縁膜３４へと拡散するためである。なお、絶縁膜３４の成膜温度が高くなるにつれ、例えば３５０℃以上であると、絶縁膜３４に含まれるインジウムの含有量が増加する。

絶縁膜３２及び絶縁膜３４としては、酸化シリコン膜、酸化窒化シリコン膜等を用いることができる。

絶縁膜３６として、厚さが３０ｎｍ以上５００ｎｍ以下、好ましくは１００ｎｍ以上４００ｎｍ以下の、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウム等を用いればよく、積層または単層で設ける。なお、絶縁膜３６として、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化絶縁膜を設けてもよい。

トランジスタ３０は、酸化雰囲気で発生したプラズマに曝され、酸素欠損の少ない酸化物半導体膜を有する。また、当該酸化物半導体膜は、密度が高く、且つ欠陥の少ない絶縁膜３２、絶縁膜３４で露出部が覆われている。このため、トランジスタのしきい値電圧の変動及び電気特性のばらつきが少ない、優れた電気特性を有するトランジスタとなる。また、経時変化や光ゲートＢＴストレス試験による電気特性の変動の少ない、優れた電気特性を有するトランジスタとなる。

次に、図３に示すトランジスタの作製方法について、図４を用いて説明する。

図４（Ａ）に示すように、基板１１上に図２に示す工程と同様に、下地絶縁膜１３及びゲート電極１５を形成する。次に、ゲート絶縁膜３３として機能する絶縁膜３１及び絶縁膜３２を形成する。

絶縁膜３１としては、ＣＶＤ法またはスパッタリング法を用いて形成する。絶縁膜３２として、トランジスタ１０のゲート絶縁膜１７と同様の条件を用いることで、膜密度が高く、欠陥の少ない酸化シリコン膜または酸化窒化シリコン膜を形成する。

ここでは、絶縁膜３１として、ＣＶＤ法により、厚さ５０ｎｍの窒化シリコン膜を形成する。また、絶縁膜３２として、トランジスタ１０のゲート絶縁膜１７と同様の条件を用いて、厚さ２００ｎｍの酸化窒化シリコン膜を形成する。当該条件により、膜密度が高く、且つ欠陥の少ない酸化窒化シリコン膜を形成することができる。

ここでは、ゲート絶縁膜３３の厚さを厚くすることで、さらに好ましくは抵抗率が５×１０^１３Ω・ｃｍ以上１×１０^１５Ω・ｃｍ以下の窒化シリコン膜と、酸化窒化シリコン膜とを積層することで、後に形成されるトランジスタのゲート電極１５と、酸化物半導体膜２０または一対の電極２１との間に発生する静電気破壊を抑制することができる。

次に、図４（Ｂ）に示すように、図２に示す工程と同様に、ゲート絶縁膜３３上に酸化物半導体膜１９を形成する。

次に、図４（Ｃ）に示すように、一対の電極２１を形成する。次に、酸化物半導体膜１９を酸化雰囲気で発生させたプラズマに曝し、酸化物半導体膜１９に酸素２２を供給し、図４（Ｄ）に示す酸化物半導体膜２０を形成する。酸化雰囲気としては、酸素、オゾン、一酸化二窒素等の雰囲気がある。さらに、プラズマ処理において、基板１１が搭載される下部電極にバイアスを印加しない状態で発生したプラズマを酸化物半導体膜１９に曝さすことが好ましい。この結果、酸化物半導体膜１９にダメージを与えず、且つ酸素を供給することが可能である。

ここでは、プラズマＣＶＤ装置の処理室に一酸化二窒素を導入し、処理室に設けられる上部電極に２７．１２ＭＨｚの高周波電源を用いて１５０Ｗの高周波電力を供給して発生させた酸素プラズマに酸化物半導体膜１９を曝す。

次に、酸化物半導体膜２０及び一対の電極２１上に絶縁膜３４を形成する。ここでは、トランジスタ１０のゲート絶縁膜１７と同様の条件を用いて、厚さ１０ｎｍの酸化窒化シリコン膜を形成する。当該条件により、膜密度が高く、且つ欠陥の少ない酸化窒化シリコン膜を形成することができる。

次に、絶縁膜３４に酸素３５を添加してもよい。絶縁膜３４に酸素３５を添加する方法としては、イオン注入法、イオンドーピング法、プラズマ処理等がある。この結果、絶縁膜３４を、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化絶縁膜とすることができる。

次に、図４（Ｅ）に示すように、絶縁膜３４上に絶縁膜３６を形成する。絶縁膜３６として、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上２５０℃以下、さらに好ましくは１８０℃以上２３０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２００Ｐａ以下とし、処理室内に設けられる電極に０．１７Ｗ／ｃｍ^２以上０．５Ｗ／ｃｍ^２以下、さらに好ましくは０．２５Ｗ／ｃｍ^２以上０．３５Ｗ／ｃｍ^２以下の高周波電力を供給する条件により、酸化シリコン膜または酸化窒化シリコン膜を形成する。

次に、図２に示す工程と同様に、加熱処理を行う。

以上の工程により、しきい値電圧のマイナスシフトが抑制されたトランジスタを作製することができる。また、トランジスタのしきい値電圧の変動が少なく、電気特性のばらつきの少ない、優れた電気特性を有するトランジスタを作製することができる。また、経時変化や光ゲートＢＴストレス試験による電気特性の変動の少ない、信頼性の高いトランジスタを作製することができる。

なお、本実施の形態に示す構成及び方法などは、他の実施の形態及び実施例に示す構成及び方法などと適宜組み合わせて用いることができる。

（実施の形態２）
本実施の形態では、実施の形態１と異なる構造のトランジスタについて、図５を用いて説明する。本実施の形態に示すトランジスタ１００は、実施の形態１に示すトランジスタと比較して、トップゲート構造のトランジスタである点が異なる。

図５（Ａ）乃至図５（Ｃ）に、トランジスタ１００の上面図及び断面図を示す。図５（Ａ）はトランジスタ１００の上面図であり、図５（Ｂ）は、図５（Ａ）の一点鎖線Ａ−Ｂ間の断面図であり、図５（Ｃ）は、図５（Ａ）の一点鎖線Ｃ−Ｄ間の断面図である。なお、図５（Ａ）では、明瞭化のため、基板１０１、下地絶縁膜１０３、トランジスタ１００の構成要素の一部（例えば、ゲート絶縁膜１０９）、絶縁膜１１３などを省略している。

図５に示すトランジスタ１００は、下地絶縁膜１０３上に形成される酸化物半導体膜１０５と、酸化物半導体膜１０５に接する一対の電極１０７と、下地絶縁膜１０３、酸化物半導体膜１０５、及び一対の電極１０７に接するゲート絶縁膜１０９と、ゲート絶縁膜１０９を介して酸化物半導体膜１０５と重なるゲート電極１１１とを有する。また、ゲート絶縁膜１０９及びゲート電極１１１を覆う絶縁膜１１３を有する。また、ゲート絶縁膜１０９及び絶縁膜１１３の開口部１１０において、一対の電極１０７と接する配線１１５とを有してもよい。

本実施の形態に示すトランジスタ１００は、一対の電極１０７及びゲート電極１１１がゲート絶縁膜１０９を介して重なっている。このため、酸化物半導体膜１０５において、ゲート絶縁膜１０９を介してゲート電極１１１と対向する領域がチャネル領域として機能し、一対の電極１０７と接する領域がソース領域及びドレイン領域として機能する。即ち、チャネル領域と、ソース領域及びドレイン領域とが接している。チャネル領域と、ソース領域及びドレイン領域との間に抵抗となる領域がないため、オン電流及び電界効果移動度が高いトランジスタが得られる。

本実施の形態に示すトランジスタ１００は、ゲート絶縁膜１０９が、膜密度が高く、且つ欠陥の少ない絶縁膜で形成されている。代表的には、ゲート絶縁膜１０９の膜密度が２．２６ｇ／ｃｍ^３以上、理論膜密度である２．６３ｇ／ｃｍ^３以下、好ましくは２．３０ｇ／ｃｍ^３以上２．６３ｇ／ｃｍ^３以下であるため、ゲート絶縁膜１７の膜密度が高い。また、電子スピン共鳴法（ＥＳＲ）によって計測される信号において、シリコンのタングリングボンドを示すＥ’−ｃｅｎｔｅｒ（ｇ値が２．００１）に現れる信号のスピン密度が２×１０^１５ｓｐｉｎｓ／ｃｍ^３以下、さらに好ましくは検出下限（１×１０^１５ｓｐｉｎｓ／ｃｍ^３）以下であるため、ゲート絶縁膜１０９に含まれるシリコンのダングリングボンドが極めて少ない。このため、当該ゲート絶縁膜１０９を有するトランジスタ１００のしきい値電圧の変動が少なく、トランジスタ１００は優れた電気特性を有する。

上記ゲート絶縁膜１０９としては、例えば酸化シリコン、酸化窒化シリコン等がある。

なお、酸化物半導体膜１０５がインジウムを含む金属酸化物で形成される場合、ゲート絶縁膜１０９に１×１０^１５ａｔｏｍｓ／ｃｍ^３以上５×１０^１７ａｔｏｍｓ／ｃｍ^３以下のインジウムが含まれる。これは、ゲート絶縁膜１０９の成膜の際に酸化物半導体膜１０５に含まれるインジウムがゲート絶縁膜１０９へと拡散するためである。なお、ゲート絶縁膜１０９の成膜温度が高くなるにつれ、例えば３５０℃以上であると、ゲート絶縁膜１０９に含まれるインジウムの含有量が増加する。

以下に、トランジスタ１００の他の構成の詳細について説明する。

基板１０１は、実施の形態１に示す基板１１に列挙する基板を適宜用いることができる。

下地絶縁膜１０３は、加熱により酸素の一部が脱離する酸化絶縁膜を用いて形成することが好ましい。加熱により酸素の一部が脱離する酸化絶縁膜としては、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化絶縁膜を用いることが好ましい。加熱により酸素の一部が脱離する酸化絶縁膜は、加熱処理により酸化物半導体膜に酸素を拡散させることができる。下地絶縁膜１０３の代表例としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化ガリウム、酸化ハフニウム、酸化イットリウム、酸化アルミニウム、酸化窒化アルミニウム等がある。

下地絶縁膜１０３は、５０ｎｍ以上、好ましくは２００ｎｍ以上３０００ｎｍ以下、好ましくは３００ｎｍ以上１０００ｎｍ以下とする。下地絶縁膜１０３を厚くすることで、下地絶縁膜１０３の酸素脱離量を増加させることができると共に、下地絶縁膜１０３及び後に形成される酸化物半導体膜との界面における界面準位を低減することが可能である。

ここで、「加熱により酸素の一部が脱離する」とは、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ：昇温脱離ガス分光法）分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０^１８ａｔｏｍｓ／ｃｍ^３以上、好ましくは３．０×１０^２０ａｔｏｍｓ／ｃｍ^３以上であることをいう。

上記構成において、加熱により酸素の一部が脱離する絶縁膜は、酸素が過剰な酸化シリコン（ＳｉＯ_Ｘ（Ｘ＞２））であってもよい。酸素が過剰な酸化シリコン（ＳｉＯ_Ｘ（Ｘ＞２））とは、シリコン原子数の２倍より多い酸素原子を単位体積当たりに含むものである。単位体積当たりのシリコン原子数及び酸素原子数は、ラザフォード後方散乱法により測定した値である。

ここで、ＴＤＳ分析にて、酸素原子に換算しての酸素の脱離量の測定方法について、以下に説明する。

ＴＤＳ分析したときの気体の脱離量は、スペクトルの積分値に比例する。このため、絶縁膜のスペクトルの積分値と、標準試料の基準値に対する比とにより、気体の脱離量を計算することができる。標準試料の基準値とは、所定の原子を含む試料の、スペクトルの積分値に対する原子の密度の割合である。

例えば、標準試料である所定の密度の水素を含むシリコンウェハのＴＤＳ分析結果、及び絶縁膜のＴＤＳ分析結果から、絶縁膜の酸素分子の脱離量（Ｎ_Ｏ２）は、数式１で求めることができる。ここで、ＴＤＳ分析で得られる質量数３２で検出されるスペクトルの全てが酸素分子由来と仮定する。質量数３２のものとしてＣＨ_３ＯＨがあるが、存在する可能性が低いものとしてここでは考慮しない。また、酸素原子の同位体である質量数１７の酸素原子及び質量数１８の酸素原子を含む酸素分子についても、自然界における存在比率が極微量であるため考慮しない。

Ｎ_Ｏ２＝Ｎ_Ｈ２／Ｓ_Ｈ２×Ｓ_Ｏ２×α （数式１）

Ｎ_Ｈ２は、標準試料から脱離した水素分子を密度で換算した値である。Ｓ_Ｈ２は、標準試料をＴＤＳ分析したときのスペクトルの積分値である。ここで、標準試料の基準値を、Ｎ_Ｈ２／Ｓ_Ｈ２とする。Ｓ_Ｏ２は、絶縁膜をＴＤＳ分析したときのスペクトルの積分値である。αは、ＴＤＳ分析におけるスペクトル強度に影響する係数である。数式１の詳細に関しては、特開平６−２７５６９７公報を参照する。なお、上記絶縁膜の酸素の脱離量は、電子科学株式会社製の昇温脱離分析装置ＥＭＤ−ＷＡ１０００Ｓ／Ｗを用い、標準試料として１×１０^１６ａｔｏｍｓ／ｃｍ^２の水素原子を含むシリコンウェハを用いて測定する。

また、ＴＤＳ分析において、酸素の一部は酸素原子として検出される。酸素分子と酸素原子の比率は、酸素分子のイオン化率から算出することができる。なお、上述のαは酸素分子のイオン化率を含むため、酸素分子の脱離量を評価することで、酸素原子の脱離量についても見積もることができる。

なお、Ｎ_Ｏ２は酸素分子の脱離量である。絶縁膜においては、酸素原子に換算したときの酸素の脱離量は、酸素分子の脱離量の２倍となる。

下地絶縁膜１０３から酸化物半導体膜１０５に酸素が供給されることで、下地絶縁膜１０３及び酸化物半導体膜１０５の界面準位を低減できる。この結果、トランジスタの動作などに起因して生じうる電荷などが、上述の下地絶縁膜１０３及び酸化物半導体膜１０５の界面に捕獲されることを抑制することができ、電気特性の変動の少ないトランジスタを得ることができる。

即ち、酸化物半導体膜１０５に酸素欠損が生じると、下地絶縁膜１０３と酸化物半導体膜１０５との界面において電荷が捕獲され、当該電荷がトランジスタの電気特性に影響してしまうところ、下地絶縁膜１０３に、加熱により酸素が脱離する絶縁膜を設けることで、酸化物半導体膜１０５及び下地絶縁膜１０３の界面準位を低減し、酸化物半導体膜１０５及び下地絶縁膜１０３の界面における電荷捕獲の影響を小さくすることができる。

なお、下地絶縁膜１０３として、ゲート絶縁膜１０９と同様の、膜密度が高く、且つ欠陥の少ない絶縁膜、代表的には、膜密度が２．２６ｇ／ｃｍ^３以上、理論膜密度である２．６３ｇ／ｃｍ^３以下、好ましくは２．３０ｇ／ｃｍ^３以上２．６３ｇ／ｃｍ^３以下であり、電子スピン共鳴法によって計測される信号において、ｇ値が２．００１に現れる信号のスピン密度が２×１０^１５ｓｐｉｎｓ／ｃｍ^３以下である絶縁膜を用いてもよい。または、下地絶縁膜１０３を積層構造とし、酸化物半導体膜１０５側に、ゲート絶縁膜１０９と同様の、膜密度が高く、且つ欠陥の少ない絶縁膜、代表的には、膜密度が２．２６ｇ／ｃｍ^３以上２．６３ｇ／ｃｍ^３以下であり、電子スピン共鳴法によって計測される信号において、ｇ値が２．００１に現れる信号のスピン密度が２×１０^１５ｓｐｉｎｓ／ｃｍ^３以下、さらに好ましくは検出下限（１×１０^１５ｓｐｉｎｓ／ｃｍ^３）以下である絶縁膜を用いることで、トランジスタのしきい値電圧の変動を抑制することができる。

酸化物半導体膜１０５は、実施の形態１に示す酸化物半導体膜１９と同様に形成することができる。

一対の電極１０７は、実施の形態１に示す一対の電極２１と同様に形成することができる。なお、一対の電極１０７において、チャネル幅方向における長さが酸化物半導体膜１０５より長く、更にはチャネル長方向と交差する端部を覆う構造とし、一対の電極１０７及び酸化物半導体膜１０５の接触面積を増大させることで、酸化物半導体膜１０５と一対の電極１０７との接触抵抗を低減することが可能であり、トランジスタのオン電流を高めることができる。

ゲート電極１１１は、実施の形態１に示すゲート電極１５と同様に形成することができる。また、絶縁膜１１３は、実施の形態１に示す絶縁膜２３と同様に形成することができる。

配線１１５は、一対の電極１０７に列挙する材料を適宜用いることができる。

次に、図５に示すトランジスタの作製方法について、図６を用いて説明する。

図６（Ａ）に示すように、基板１０１上に下地絶縁膜１０３を形成する。次に、下地絶縁膜１０３上に酸化物半導体膜１０５を形成する。

下地絶縁膜１０３は、スパッタリング法、ＣＶＤ法等により形成する。

下地絶縁膜１０３として、加熱により酸素の一部が脱離する酸化絶縁膜をスパッタリング法により形成する場合は、成膜ガス中の酸素量が高いことが好ましく、酸素、または酸素及び希ガスの混合ガス等を用いることができる。代表的には、成膜ガス中の酸素濃度を６％以上１００％以下にすることが好ましい。

また、下地絶縁膜１０３としてＣＶＤ法で酸化絶縁膜を形成する場合、原料ガス由来の水素または水が酸化絶縁膜中に混入される場合がある。このため、ＣＶＤ法で酸化絶縁膜を形成した後、脱水素化または脱水化として、加熱処理を行うことが好ましい。

さらに、ＣＶＤ法で形成した酸化絶縁膜に、酸素を導入することで、加熱により脱離する酸素量を増加させることができる。酸化絶縁膜に酸素を導入する方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法、プラズマ処理等がある。

ここで、酸化物半導体膜１０５は、実施の形態１に示す酸化物半導体膜１９と同様の形成方法を適宜用いることができる。

また、ＣＡＡＣ−ＯＳ膜に含まれる結晶部の配向を高めるためには、酸化物半導体膜の下地絶縁膜である、下地絶縁膜１０３の表面の平坦性を高めることが好ましい。代表的には、下地絶縁膜１０３の平均面粗さ（Ｒａ）を、１ｎｍ以下、０．３ｎｍ以下、または０．１ｎｍ以下とすることが好ましい。なお、本明細書等において、平均面粗さ（Ｒａ）とは、ＪＩＳＢ０６０１：２００１（ＩＳＯ４２８７：１９９７）で定義されている算術平均粗さを曲面に対して適用できるよう三次元に拡張したものであり、基準面から指定面までの偏差の絶対値を平均した値で表現される。また、平坦化処理としては、化学的機械的研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）処理、ドライエッチング処理、真空のチャンバーに不活性ガス、例えばアルゴンガスを導入し、被処理面を陰極とする電界をかけて、表面の微細な凹凸を平坦化するプラズマ処理（いわゆる逆スパッタ）等の一または複数を適用することができる。

次に、加熱処理を行うことが好ましい。当該加熱処理により、下地絶縁膜１０３に含まれる酸素の一部を、下地絶縁膜１０３及び酸化物半導体膜１０５の界面近傍に拡散させることができる。この結果、下地絶縁膜１０３及び酸化物半導体膜１０５の界面近傍における界面準位を低減することができる。

加熱処理の温度は、代表的には、１５０℃以上基板歪み点未満、好ましくは２５０℃以上４５０℃以下、更に好ましくは３００℃以上４５０℃以下とする。

加熱処理は、ヘリウム、ネオン、アルゴン、キセノン、クリプトン等の希ガス、または窒素を含む不活性ガス雰囲気で行う。または、不活性ガス雰囲気で加熱した後、酸素雰囲気で加熱してもよい。なお、上記不活性雰囲気及び酸素雰囲気に水素、水などが含まれないことが好ましい。処理時間は３分〜２４時間とする。

なお、後に酸化物半導体膜１０５となる酸化物半導体膜を下地絶縁膜１０３上に形成し、上記加熱処理を行った後、該酸化物半導体膜の一部をエッチングして、酸化物半導体膜１０５を形成してもよい。当該工程により、下地絶縁膜１０３に含まれる酸素において、より多くの酸素を下地絶縁膜１０３及び酸化物半導体膜１０５の界面近傍に拡散させることができる。

次に、図６（Ｂ）に示すように、一対の電極１０７を形成する。一対の電極１０７は実施の形態１に示す一対の電極２１と同様の形成方法を適宜用いることができる。または、印刷法またはインクジェット法により一対の電極１０７を形成することができる。

次に、図６（Ｃ）に示すように、ゲート絶縁膜１０９を形成した後、ゲート絶縁膜１０９上にゲート電極１１１を形成する。

ゲート絶縁膜１０９は、実施の形態１に示すゲート絶縁膜１７と同様の形成方法を適宜用いることで、膜密度が高く、欠陥の少ない酸化シリコン膜または酸化窒化シリコン膜を形成することができる。

また、ＣＡＡＣ−ＯＳ膜は、被形成面または表面に沿って酸素が移動しやすい。このため、素子分離した酸化物半導体膜１０５の側面から酸素の脱離が生じやすく、酸素欠損が形成されやすい。しかしながら、酸化物半導体膜１０５上に加熱により酸素の一部が脱離する酸化絶縁膜と、当該酸化絶縁膜上に金属酸化膜をゲート絶縁膜１０９として設けることにより、酸化物半導体膜１０５の側面からの酸素脱離を抑制することが可能である。この結果、酸化物半導体膜１０５の側面の導電性の上昇を抑制することを抑制することができる。

ゲート電極１１１は、実施の形態１に示すゲート電極１５の形成方法を適宜用いることができる。

次に、図６（Ｄ）に示すように、ゲート絶縁膜１０９及びゲート電極１１１上に絶縁膜１１３を形成した後、一対の電極１０７に接続する配線１１５を形成する。

絶縁膜１１３は、実施の形態１に示す絶縁膜２３と同様に形成することができる。

次に、実施の形態１と同様に、加熱処理を行う。該加熱処理の温度は、代表的には、１５０℃以上基板歪み点未満、好ましくは２５０℃以上４５０℃以下、更に好ましくは３００℃以上４５０℃以下とする。

配線１１５は、スパッタリング法、ＣＶＤ法、蒸着法等で導電膜を形成した後、該導電膜上にマスクを形成して導電膜をエッチングして形成する。導電膜上に形成するマスクは、印刷法、インクジェット法、フォトリソグラフィ法を適宜用いることができる。この後マスクを除去する。また、配線１１５をデュアルダマシン法で形成してもよい。

以上の工程により、トランジスタのしきい値電圧の変動が少なく、電気特性のばらつきの少ない、優れた電気特性を有するトランジスタを作製することができる。また、経時変化や光ゲートＢＴストレス試験による電気特性の変動の少ない、信頼性の高いトランジスタを作製することができる。

なお、本実施の形態に示す構成及び方法などは、他の実施の形態及び実施例に示す構成及び方法などと適宜組み合わせて用いることができる。

（実施の形態３）
本実施の形態では、実施の形態１及び実施の形態２と異なる構造のトランジスタについて、図７を用いて説明する。本実施の形態に示すトランジスタ１２０は、実施の形態２に示すトランジスタ１００と比較して、ゲート電極が一対の電極が重なっていない点が異なる。また、酸化物半導体膜にドーパントが添加されている点が異なる。

図７（Ａ）及び図７（Ｂ）に、トランジスタ１２０の上面図及び断面図を示す。図７（Ａ）はトランジスタ１２０の上面図であり、図７（Ｂ）は、図７（Ａ）の一点鎖線Ａ−Ｂ間の断面図である。なお、図７（Ａ）では、明瞭化のため、基板１０１、下地絶縁膜１０３、トランジスタ１２０の構成要素の一部（例えば、ゲート絶縁膜１０９）、絶縁膜１１３などを省略している。

図７（Ｂ）に示すトランジスタ１２０は、下地絶縁膜１０３上に形成される酸化物半導体膜１２１と、酸化物半導体膜１２１に接する一対の電極１０７と、下地絶縁膜１０３、酸化物半導体膜１２１、及び一対の電極１０７に接するゲート絶縁膜１０９と、ゲート絶縁膜１０９を介して酸化物半導体膜１２１と重なるゲート電極１２９とを有する。また、ゲート絶縁膜１０９及びゲート電極１２９を覆う絶縁膜１１３を有する。また、ゲート絶縁膜１０９及び絶縁膜１１３の開口部１１０（図７（Ａ）参照。）において、一対の電極１０７と接する配線１１５とを有してもよい。

本実施の形態に示すトランジスタ１２０は、酸化物半導体膜１２１において、ゲート電極１２９とゲート絶縁膜１０９を介して重なる第１の領域１２３と、ドーパントが添加された一対の第２の領域１２５と、一対の電極１０７と接する一対の第３の領域１２７とを有する。なお、第１の領域１２３及び第３の領域１２７には、ドーパントが添加されていない。第１の領域１２３を挟むように一対の第２の領域１２５が設けられる。また、第１の領域１２３及び第２の領域１２５を間に挟むように一対の第３の領域１２７が設けられる。

第１の領域１２３は、トランジスタ１２０においてチャネル領域として機能する。第３の領域１２７において一対の電極１０７と接する領域は、一対の電極１０７によって酸素の一部が一対の電極１０７に拡散し、酸素欠損ができ、ｎ型化する。このため、第３の領域１２７の一部はソース領域及びドレイン領域として機能する。第２の領域は、ドーパントが添加され、導電率が高いため、低抵抗領域として機能し、チャネル領域と、ソース領域及びドレイン領域との間の抵抗を低減することができる。このため、トランジスタ１２０のオン電流及び電界効果移動度を高めることができる。

第２の領域１２５に添加されるドーパントとしては、ホウ素、窒素、リン、及びヒ素の少なくとも一以上がある。または、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノンの少なくとも一以上がある。なお、ドーパントとして、ホウ素、窒素、リン、及びヒ素の一以上と、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノンの一以上とが適宜組み合わされて含まれていてもよい。

また、一対の第２の領域１２５に含まれるドーパントの濃度は、５×１０^１８ａｔｏｍｓ／ｃｍ^３以上１×１０^２２ａｔｏｍｓ／ｃｍ^３以下、好ましくは５×１０^１８ａｔｏｍｓ／ｃｍ^３以上５×１０^１９ａｔｏｍｓ／ｃｍ^３未満とする。

第２の領域１２５はドーパントを含むため、キャリア密度または欠陥を増加させることができる。このため、ドーパントを含まない第１の領域１２３及び第３の領域１２７と比較して導電性を高めることができる。なお、ドーパント濃度を増加させすぎると、ドーパントがキャリアの移動を阻害することになり、第２の領域１２５の導電性を低下させることになる。

第２の領域１２５は、導電率が０．１Ｓ／ｃｍ以上１０００Ｓ／ｃｍ以下、好ましくは１０Ｓ／ｃｍ以上１０００Ｓ／ｃｍ以下とすることが好ましい。

次に、本実施の形態に示すトランジスタ１２０の作製方法について、図６及び図７を用いて説明する。

実施の形態２と同様に、図６（Ａ）乃至図６（Ｂ）の工程を経て、基板１０１上に下地絶縁膜１０３を形成し、下地絶縁膜１０３上に酸化物半導体膜１２１を形成し、酸化物半導体膜１２１上に一対の電極１０７を形成する。次に、酸化物半導体膜１２１及び一対の電極１０７上にゲート絶縁膜１０９を形成し、ゲート絶縁膜１０９を介して、酸化物半導体膜１２１の一部と重なるように、ゲート電極１２９を形成する。

ここで、露光装置の解像限界以下の幅にまで微細化されたゲート電極の形成方法の一例について説明する。ゲート電極１２９の形成に用いるマスクに対してスリミング処理を行い、より微細な構造のマスクとすることが好ましい。スリミング処理としては、例えば、酸素ラジカルなどを用いるアッシング処理を適用することができる。ただし、スリミング処理はフォトリソグラフィ法などによって形成されたマスクをより微細な構造に加工できる処理であれば、アッシング処理以外の方法を用いてもよい。また、スリミング処理によって形成されるマスクによって、トランジスタのチャネル長が決定されることになるため、制御性の良好な処理を適用することが好ましい。スリミング処理の結果、フォトリソグラフィ法などによって形成されたマスクを、露光装置の解像限界以下、好ましくは、１／２以下、より好ましくは１／３以下の幅にまで微細化することが可能である。例えば、形成されたマスクの幅は、２０ｎｍ以上２０００ｎｍ以下、好ましくは５０ｎｍ以上３５０ｎｍ以下を達成することができる。また、スリミングしたマスクを後退させながら、導電膜をエッチングすることで、露光装置の解像限界以下の幅にまで微細化されたゲート電極１２９を形成することができる。

次に、一対の電極１０７及びゲート電極１２９をマスクとして、酸化物半導体膜１２１にドーパントを添加する。酸化物半導体膜１２１にドーパントを添加する方法として、イオンドーピング法またはイオンインプランテーション法を用いることができる。

また、上記酸化物半導体膜１２１へのドーパントの添加は、酸化物半導体膜１２１を覆って、ゲート絶縁膜１０９が形成されている状態を示したが、酸化物半導体膜１２１が露出している状態でドーパントの添加を行ってもよい。

さらに、上記ドーパントの添加はイオンドーピング法またはイオンインプランテーション法などによる注入以外の方法でも行うことができる。例えば、添加する元素を含むガス雰囲気にてプラズマを発生させて、酸化物半導体膜１２１に対してプラズマ処理を行うことによって、ドーパントを添加することができる。上記プラズマを発生させる装置としては、ドライエッチング装置、プラズマＣＶＤ装置などを用いることができる。

なお、ドーパントの添加処理は、基板１０１を加熱しながら行ってもよい。

ここでは、イオンインプランテーション法により、リンを酸化物半導体膜１２１に添加する。

この後、加熱処理を行う。当該加熱処理の温度は、代表的には、１５０℃以上４５０℃以下、好ましくは２５０℃以上３２５℃以下とする。または、２５０℃から３２５℃まで徐々に温度上昇させながら加熱してもよい。

当該加熱処理により、第２の領域１２５の導電率を高めることができる。なお、当該加熱処理において、第１の領域１２３、第２の領域１２５，及び第３の領域１２７は、多結晶構造、非晶質構造、またはＣＡＡＣ−ＯＳとなる。

こののち、実施の形態２と同様に、絶縁膜１１３を形成し、加熱処理を行った後、配線１１５を形成して、図７に示すトランジスタ１２０を形成することができる。

以上の工程により、トランジスタのしきい値電圧の変動が少なく、電気特性のばらつきの少ない、優れた電気特性を有するトランジスタを作製することができる。また、経時変化や光ゲートＢＴストレス試験による電気特性の変動の少ない、信頼性の高いトランジスタを作製することができる。

なお、本実施の形態に示す構成及び方法などは、他の実施の形態及び実施例に示す構成及び方法などと適宜組み合わせて用いることができる。

（実施の形態４）
本実施の形態では、実施の形態１乃至実施の形態３と異なる構造のトランジスタについて、図８を用いて説明する。本実施の形態に示すトランジスタ１３０は、他の実施の形態に示すトランジスタと比較して、酸化物半導体膜の構造が異なり、チャネル領域と、ソース領域及びドレイン領域との間に、電界緩和領域を有する。

図８（Ａ）及び図８（Ｂ）に、トランジスタ１３０の上面図及び断面図を示す。図８（Ａ）はトランジスタ１３０の上面図であり、図８（Ｂ）は、図８（Ａ）の一点鎖線Ａ−Ｂ間の断面図である。なお、図８（Ａ）では、明瞭化のため、基板１０１、下地絶縁膜１０３、トランジスタ１３０の構成要素の一部（例えば、ゲート絶縁膜１０９）、絶縁膜１１３などを省略している。

図８（Ｂ）に示すトランジスタ１３０は、下地絶縁膜１０３上に形成される酸化物半導体膜１３１と、酸化物半導体膜１３１に接する一対の電極１３９と、下地絶縁膜１０３、酸化物半導体膜１３１、及び一対の電極１３９に接するゲート絶縁膜１０９と、ゲート絶縁膜１０９を介して酸化物半導体膜１３１と重なるゲート電極１２９とを有する。また、ゲート絶縁膜１０９及びゲート電極１２９を覆う絶縁膜１１３を有する。また、ゲート絶縁膜１０９及び絶縁膜１１３の開口部１１０において、一対の電極１３９と接する配線１１５とを有してもよい。

本実施の形態に示すトランジスタ１３０は、酸化物半導体膜１３１において、ゲート電極とゲート絶縁膜１０９を介して重なる第１の領域１３３と、ドーパントが添加された一対の第２の領域１３５と、一対の電極１３９と接し、且つドーパントが添加された一対の第３の領域１３７とを有する。なお、第１の領域１３３には、ドーパントが添加されていない。第１の領域１３３を挟むように一対の第２の領域１３５が設けられる。また、第１の領域１３３及び第２の領域１３５を間に挟むように一対の第３の領域１３７が設けられる。

第２の領域１３５及び第３の領域１３７に添加されるドーパントとしては、実施の形態３に示す第２の領域１２５と同様のドーパントを適宜用いることができる。

また、第２の領域１３５及び第３の領域１３７に含まれるドーパントの濃度及び導電率は、実施の形態３に示す第２の領域１２５と同様のドーパントの濃度とすることができる。なお、本実施の形態においては、第２の領域１３５より第３の領域１３７の方がドーパントの濃度及び導電率が高い。

第１の領域１３３は、トランジスタ１３０においてチャネル領域として機能する。第２の領域１３５は、電界緩和領域として機能する。第３の領域１３７において一対の電極１３９と接する領域は、一対の電極１３９の材料によっては酸素の一部が一対の電極１３９に拡散し、酸素欠損ができ、ｎ型化する。また、第３の領域１３７にはドーパントが添加され、導電率が高いため、第３の領域１３７及び一対の電極１３９のコンタクト抵抗をさらに低減することができる。このため、トランジスタ１３０のオン電流及び電界効果移動度を高めることができる。

なお、一対の電極１３９は、第３の領域１３７にドーパントを添加させるために、膜厚を薄くすることが好ましく、代表的には、１０ｎｍ以上１００ｎｍ以下、好ましくは２０ｎｍ以上５０ｎｍ以下とする。

次に、本実施の形態に示すトランジスタ１３０の作製方法について、図６及び図８を用いて説明する。

実施の形態２と同様に、図６（Ａ）及び図６（Ｂ）の工程を経て、基板１０１上に下地絶縁膜１０３を形成し、下地絶縁膜１０３上に酸化物半導体膜１３１を形成し、酸化物半導体膜１３１上に一対の電極１３９（図８（Ｂ）参照。）を形成する。次に、酸化物半導体膜１３１及び一対の電極１３９上にゲート絶縁膜１０９を形成し、ゲート絶縁膜１０９を介して、酸化物半導体膜１３１の一部と重なるように、ゲート電極１２９を形成する。

次に、ゲート電極１２９をマスクとして、酸化物半導体膜１３１にドーパントを添加する。ドーパントの添加方法は、実施の形態３に示す方法を適宜用いることができる。なお、本実施の形態では、第２の領域１３５と共に、第３の領域１３７にもドーパントを添加する。さらに、第２の領域１３５より第３の領域１３７の方がドーパントの濃度が高い。このため、ドーパント濃度のプロファイルのピークが第３の領域１３７となるように、添加方法の条件を適宜用いる。このとき、第３の領域１３７は一対の電極１３９と重なるが、第２の領域１３５は、一対の電極１３９と重ならない。このため、第２の領域１３５では、ドーパント濃度のプロファイルのピークが下地絶縁膜１０３となるため、第２の領域１３５におけるドーパントの濃度は、第３の領域１３７より低くなる。

この後、加熱処理を行う。当該加熱処理の温度は、代表的には、１５０℃以上４５０℃以下、好ましくは２５０℃以上３２５℃以下とする。または、２５０℃から３２５℃まで徐々に温度上昇させながら加熱してもよい。

当該加熱処理により、第２の領域１３５及び第３の領域１３７の導電率を高めることができる。なお、当該加熱処理において、第１の領域１３３、第２の領域１３５、及び第３の領域１３７は、多結晶構造、非晶質構造、またはＣＡＡＣ−ＯＳとなる。

こののち、実施の形態２と同様に、絶縁膜１１３を形成し、加熱処理を行った後、配線１１５を形成して、図８に示すトランジスタ１３０を形成することができる。

本実施の形態に示すトランジスタ１３０は、酸化物半導体膜１３１において、チャネル領域となる第１の領域１３３と、ソース領域及びドレイン領域として機能する第３の領域１３７の間に、電界緩和領域として機能する第２の領域１３５を有する。このため、実施の形態２に示すトランジスタ１００と比較して、トランジスタの劣化を抑制することができる。また、一対の電極１３９と接する第３の領域１３７にドーパントが含まれるため、一対の電極１３９及び第３の領域１３７の接触抵抗をさらに低減することが可能であり、オン電流を高めたトランジスタを作製することができる。また、トランジスタのしきい値電圧の変動が少なく、電気特性のばらつきの少ない、優れた電気特性を有するトランジスタを作製することができる。また、経時変化や光ゲートＢＴストレス試験による電気特性の変動の少ない、信頼性の高いトランジスタを作製することができる。

なお、本実施の形態に示す構成及び方法などは、他の実施の形態及び実施例に示す構成及び方法などと適宜組み合わせて用いることができる。

（実施の形態５）
本実施の形態では、実施の形態１乃至実施の形態４と異なる構造のトランジスタについて、図９を用いて説明する。

図９（Ａ）に示すトランジスタ２１０は、基板１０１上に設けられる下地絶縁膜１０３と、下地絶縁膜１０３上に形成される酸化物半導体膜２１１と、下地絶縁膜１０３及び酸化物半導体膜２１１に接するゲート絶縁膜１０９と、ゲート絶縁膜１０９を介して酸化物半導体膜２１１と重なるゲート電極１２９とを有する。また、ゲート絶縁膜１０９及びゲート電極１２９を覆う絶縁膜２１７と、ゲート絶縁膜１０９及び絶縁膜２１７の開口部において、酸化物半導体膜２１１と接する配線２１９を有する。

本実施の形態に示すトランジスタ２１０は、酸化物半導体膜２１１は、ゲート電極１２９とゲート絶縁膜１０９を介して重なる第１の領域２１３と、ドーパントが添加された一対の第２の領域２１５とを有する。なお、第１の領域２１３には、ドーパントが添加されていない。また、第１の領域２１３を挟むように一対の第２の領域２１５が設けられる。

第１の領域２１３は、トランジスタ２１０においてチャネル領域として機能する。第２の領域２１５はソース領域及びドレイン領域として機能する。

第２の領域２１５に添加されるドーパントとしては、実施の形態３に示す第２の領域１２５と同様のドーパントを適宜用いることができる。

また、第２の領域２１５に含まれるドーパントの濃度及び導電率は、実施の形態３に示す第２の領域１２５と同様のドーパントの濃度とすることができる。

図９（Ｂ）に示すトランジスタ２２０は、基板１０１上に設けられる下地絶縁膜１０３と、下地絶縁膜１０３上に設けられる酸化物半導体膜２１１と、酸化物半導体膜２１１に接する、ソース電極及びドレイン電極として機能する一対の電極２２５と、酸化物半導体膜２１１の少なくとも一部と接するゲート絶縁膜２２３と、ゲート絶縁膜２２３上であって、且つ酸化物半導体膜２１１と重畳するゲート電極１２９とを有する。

また、ゲート電極１２９の側面に接するサイドウォール絶縁膜２２１を有する。また、下地絶縁膜１０３、ゲート電極１２９、サイドウォール絶縁膜２２１、及び一対の電極２２５上に絶縁膜２１７を有する。また、絶縁膜２１７の開口部において、一対の電極２２５と接する配線２１９を有する。

図９（Ｂ）に示すトランジスタにおいて、酸化物半導体膜２１１は、ゲート電極１２９とゲート絶縁膜２２３を介して重なる第１の領域２１３と、ドーパントが添加された一対の第２の領域２１５とを有する。なお、第１の領域２１３には、ドーパントが添加されていない。第１の領域２１３を挟むように一対の第２の領域２１５が設けられる。

トランジスタの一対の電極２２５の端部が、サイドウォール絶縁膜２２１上に位置し、更に酸化物半導体膜２１１において、一対の電極２２５が、ドーパントを含む一対の第２の領域２１５の露出部を全て覆っている。このため、チャネル長方向におけるソース電極−ドレイン電極間の距離（より正確には、一対の電極２２５と接する酸化物半導体膜２１１の間の距離）を、サイドウォール絶縁膜２２１の幅で制御することができる。つまりマスクを用いてパターンを形成するのが困難な微細なデバイスにおいて、酸化物半導体膜２１１と接する一対の電極２２５のチャネル側の端部を、マスクを用いずに形成させることができる。また、マスクを使用しないため、複数のトランジスタにおける加工ばらつきを低減することができる。

本実施の形態に示すトランジスタ２１０、２２０に設けられるゲート絶縁膜１０９、２２３は、膜密度が高く、欠陥の少ない絶縁膜である。この結果、トランジスタのしきい値電圧の変動が少なく、電気特性のばらつきの少ない、優れた電気特性を有するトランジスタを作製することができる。また、経時変化や光ゲートＢＴストレス試験による電気特性の変動の少ない、信頼性の高いトランジスタを作製することができる。

なお、本実施の形態に示す構成及び方法などは、他の実施の形態及び実施例に示す構成及び方法などと適宜組み合わせて用いることができる。

（実施の形態６）
本実施の形態では、実施の形態１乃至実施の形態５と異なる構造のトランジスタについて、図１０を用いて説明する。本実施の形態に示すトランジスタは、酸化物半導体膜を介して対向する複数のゲート電極を有することを特徴とする。なお、本実施の形態では、実施の形態２に示すトランジスタを用いて説明するが、適宜他の実施の形態と組み合わせることができる。

図１０に示すトランジスタ２３０は、基板１０１上に設けられるゲート電極２３１と、ゲート電極２３１を覆う絶縁膜２３３を有する。また、絶縁膜２３３上に形成される酸化物半導体膜１０５と、酸化物半導体膜１０５に接する一対の電極１０７と、絶縁膜２３３、酸化物半導体膜１０５、及び一対の電極１０７に接するゲート絶縁膜１０９と、ゲート絶縁膜１０９を介して酸化物半導体膜１０５と重なるゲート電極１１１とを有する。また、ゲート絶縁膜１０９及びゲート電極１１１を覆う絶縁膜１１３を有する。また、ゲート絶縁膜１０９及び絶縁膜１１３の開口部において、一対の電極１０７と接する配線１１５とを有してもよい。

ゲート電極２３１は、実施の形態１に示すゲート電極１５と同様に形成することができる。なお、ゲート電極２３１は、後に形成される絶縁膜２３３の被覆性を高めるために、側面がテーパ形状であることが好ましく、基板１０１とゲート電極２３１の側面のなす角度は、２０度以上７０度以下、好ましくは３０度以上６０度以下とする。

絶縁膜２３３は、実施の形態２に示す下地絶縁膜１０３と同様に形成することができる。なお、後に、絶縁膜２３３上に酸化物半導体膜１０５を形成するため、絶縁膜２３３の表面は平坦であることが好ましい。このため、後に絶縁膜２３３となる絶縁膜を基板１０１及びゲート電極２３１上に形成した後、当該絶縁膜を平坦化処理して、表面の凹凸が少ない絶縁膜２３３を形成する。

本実施の形態に示すトランジスタ２３０は、酸化物半導体膜１０５を介して対向するゲート電極２３１及びゲート電極１１１を有する。ゲート電極２３１とゲート電極１１１に異なる電位を印加することで、トランジスタ２３０のしきい値電圧を制御し、好ましくは、しきい値電圧をプラスシフトさせることができる。

本実施の形態に示すトランジスタ２３０に設けられるゲート絶縁膜１０９は、膜密度が高く、欠陥の少ない絶縁膜である。この結果、トランジスタのしきい値電圧の変動が少なく、電気特性のばらつきの少ない、優れた電気特性を有するトランジスタを作製することができる。また、経時変化や光ゲートＢＴストレス試験による電気特性の変動の少ない、信頼性の高いトランジスタを作製することができる。

なお、本実施の形態に示す構成及び方法などは、他の実施の形態及び実施例に示す構成及び方法などと適宜組み合わせて用いることができる。

（実施の形態７）
本実施の形態では、実施の形態１乃至実施の形態６に示すトランジスタにおいて、酸化物半導体膜中に含まれる水素濃度を低減したトランジスタの作製方法について説明する。ここでは、代表的に実施の形態１及び実施の形態２を用いて説明するが、適宜他の実施の形態と組み合わせることができる。なお、本実施の形態に示す工程の一以上と、実施の形態１及び実施の形態２に示すトランジスタの作製工程とが組み合わさればよく、全て組み合わせる必要はない。

実施の形態１に示す酸化物半導体膜１９及び実施の形態２に示す酸化物半導体膜１０５において、水素濃度を５×１０^１８ａｔｏｍｓ／ｃｍ^３未満、好ましくは１×１０^１８ａｔｏｍｓ／ｃｍ^３以下、より好ましくは５×１０^１７ａｔｏｍｓ／ｃｍ^３以下、さらに好ましくは１×１０^１６ａｔｏｍｓ／ｃｍ^３以下とすることが好ましい。

酸化物半導体膜１９、１０５に含まれる水素は、金属原子と結合する酸素と反応して水となると共に、酸素が脱離した格子（あるいは酸素が脱離した部分）には欠損が形成されてしまう。また、水素が酸素と結合することで、キャリアである電子が生じてしまう。これらのため、酸化物半導体膜の成膜工程において、水素を含む不純物を極めて減らすことにより、酸化物半導体膜の水素濃度を低減することが可能である。このため、水素をできるだけ除去し、高純度化させた酸化物半導体膜をチャネル領域とすることにより、しきい値電圧のマイナスシフトを低減することができ、またトランジスタのソース電極及びドレイン電極の間に生じるリーク電流を、代表的には、チャネル幅あたりのオフ電流を数ｙＡ／μｍ〜数ｚＡ／μｍにまで低減することが可能であり、トランジスタの電気特性を向上させることができる。

酸化物半導体膜１９中の水素濃度を低減する第１の方法として、酸化物半導体膜１９を形成する前に、加熱処理またはプラズマ処理により、基板１１、下地絶縁膜１３、ゲート電極１５、ゲート絶縁膜１７それぞれに含まれる水素または水を脱離させる方法がある。この結果、後の加熱処理において、基板１１乃至ゲート絶縁膜１７に付着または含有する水素若しくは水が、酸化物半導体膜１９中に拡散することを防ぐことができる。なお、加熱処理は、不活性雰囲気、減圧雰囲気または乾燥空気雰囲気にて、１００℃以上基板の歪み点未満の温度で行う。また、プラズマ処理は、希ガス、酸素、窒素または酸化窒素（亜酸化窒素、一酸化窒素、二酸化窒素等）を用いる。なお、実施の形態２乃至実施の形態６においては、酸化物半導体膜１０５を形成する前に、加熱処理またはプラズマ処理により、基板１０１及び下地絶縁膜１０３それぞれに含まれる水素または水を脱離させる。

酸化物半導体膜１９、１０５中の水素濃度を低減する第２の方法として、酸化物半導体膜をスパッタリング装置で成膜する前に、スパッタリング装置にダミー基板を搬入し、ダミー基板上に酸化物半導体膜を成膜して、ターゲット表面、または防着板に付着した水素、水等を取り除く方法がある。この結果、酸化物半導体膜中への水素または水等の混入を低減することが可能である。

酸化物半導体膜１９、１０５中の水素濃度を低減する第３の方法として、酸化物半導体膜を形成する際に、例えば、スパッタリング法を用いる場合、基板温度を１５０℃以上７５０℃以下、好ましくは１５０℃以上４５０℃以下、さらに好ましくは２００℃以上３５０℃以下として、酸化物半導体膜を成膜する方法がある。この方法により、酸化物半導体膜中への水素または水等の混入を低減することが可能である。

ここで、酸化物半導体膜１９、１０５中に含まれる水素濃度を低減することが可能なスパッタリング装置について、以下に詳細を説明する。

酸化物半導体膜を成膜する処理室は、リークレートを１×１０^−１０Ｐａ・ｍ^３／秒以下とすることが好ましく、それによりスパッタリング法により成膜する際、膜中への水素または水等の混入を低減することができる。

また、スパッタリング装置の処理室の排気として、ドライポンプ等の粗引きポンプと、スパッタイオンポンプ、ターボ分子ポンプ及びクライオポンプ等の高真空ポンプとを適宜組み合わせて行うとよい。ターボ分子ポンプは大きいサイズの分子の排気が優れる一方、水素及び水の排気能力が低い。さらに、水素の排気能力の高いスパッタイオンポンプまたは水の排気能力の高いクライオポンプを組み合わせることが有効となる。

処理室の内側に存在する吸着物は、内壁に吸着しているために処理室の圧力に影響しないが、処理室を排気した際のガス放出の原因となる。そのため、リークレートと排気速度に相関はないが、排気能力の高いポンプを用いて、処理室に存在する吸着物をできる限り脱離し、予め排気しておくことが重要である。なお、吸着物の脱離を促すために、処理室をベーキングしてもよい。ベーキングすることで吸着物の脱離速度を１０倍程度大きくすることができる。ベーキングは１００℃以上４５０℃以下で行えばよい。このとき、不活性ガスを導入しながら吸着物の除去を行うと、排気するだけでは脱離しにくい水などの脱離速度をさらに大きくすることができる。

このように、酸化物半導体膜の成膜工程において、処理室の圧力、処理室のリークレートなどにおいて、不純物の混入を極力抑えることによって、酸化物半導体膜に含まれる水素または水等の混入を低減することができる。

酸化物半導体膜１９、１０５中の水素濃度を低減する第４の方法として、原料ガスに水素を含む不純物が除去された高純度ガスを用いる方法がある。この結果、酸化物半導体膜中への水素または水等の混入を低減することが可能である。

酸化物半導体膜１９、１０５中の水素濃度を低減する第５の方法として、酸化物半導体膜を形成した後、加熱処理を行う方法がある。当該加熱処理により、酸化物半導体膜の脱水素化または脱水化をすることができる。

加熱処理の温度は、代表的には、１５０℃以上基板歪み点未満、好ましくは２５０℃以上４５０℃以下、更に好ましくは３００℃以上４５０℃以下とする。

加熱処理は、ヘリウム、ネオン、アルゴン、キセノン、クリプトン等の希ガス、または窒素を含む不活性ガス雰囲気で行う。または、不活性ガス雰囲気で加熱した後、酸素雰囲気で加熱してもよい。なお、上記不活性雰囲気及び酸素雰囲気に水素、水などが含まれないことが好ましい。処理時間は３分〜２４時間とする。

なお、図２（Ｂ）及び図６（Ａ）に示すように、素子分離した酸化物半導体膜１９、１０５を形成した後、上記脱水素化または脱水化のための加熱処理を行ってもよい。このような工程を経ることで、脱水素化または脱水化のための加熱処理において、ゲート絶縁膜１７または下地絶縁膜１０３に含まれる水素または水等を効率よく放出させることができる。

また、脱水化または脱水素化のための加熱処理は、複数回行ってもよく、他の加熱処理と兼ねてもよい。

以上の酸化物半導体膜中の水素濃度を低減する第１の方法乃至第５の方法の一以上を実施の形態１乃至実施の形態６に示すトランジスタの作製方法に組み合わせることで、水素または水等をできるだけ除去し、高純度化させた酸化物半導体膜をチャネル領域に有するトランジスタを作製することができる。この結果、しきい値電圧のマイナスシフトを低減することができ、またトランジスタのソース電極及びドレイン電極の間に生じるリーク電流を、代表的には、チャネル幅あたりのオフ電流を数ｙＡ／μｍ〜数ｚＡ／μｍにまで低減することが可能であり、トランジスタの電気特性を向上させることができる。以上のことから、本実施の形態により、しきい値のマイナスシフトが低減され、リーク電流が低く、優れた電気特性を有するトランジスタを作製することができる。

（実施の形態８）
本実施の形態では、下部に第１の半導体材料を用いたトランジスタを有し、上部に第２の半導体材料を用いたトランジスタを有する半導体装置であって、第１の半導体材料を用いたトランジスタに半導体基板を用いた構造を、図１１を用いて説明する。

図１１は、下部に第１の半導体材料を用いたトランジスタを有し、上部に第２の半導体材料を用いたトランジスタを有する半導体装置の断面構成を示す一例である。ここで、第１の半導体材料と第２の半導体材料とは異なる材料を用いる。例えば、第１の半導体材料を酸化物半導体以外の半導体材料とし、第２の半導体材料を酸化物半導体とすることができる。酸化物半導体以外の材料としては、例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、またはガリウムヒ素等を用いることができ、単結晶半導体または多結晶半導体を用いることが好ましい。単結晶半導体を用いたトランジスタは、高速動作が容易である。一方で、酸化物半導体を用いたトランジスタは、チャネル幅あたりのオフ電流が数ｙＡ／μｍ〜数ｚＡ／μｍ程度と十分低い特性を利用した回路に用いることができる。これらのことから、図１１に示す半導体装置を用いて、例えば低消費電力の論理回路を構成することもできる。なお、第１の半導体材料として、有機半導体材料などを用いてもよい。

トランジスタ７０４ａ、トランジスタ７０４ｂ及びトランジスタ７０４ｃはそれぞれ、ｎチャネル型トランジスタ（ＮＭＯＳＦＥＴ）またはｐチャネル型トランジスタ（ＰＭＯＳＦＥＴ）のいずれも用いることができる。ここでは、トランジスタ７０４ａ及びトランジスタ７０４ｂとしてｐチャネル型のトランジスタを示し、トランジスタ７０４ｃとしてｎチャネル型のトランジスタを示す。図１１に示す例においては、トランジスタ７０４ａ及びトランジスタ７０４ｂは、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）７０２によって他の素子と絶縁分離されている。一方、トランジスタ７０４ｃは、ＳＴＩ７０２によってトランジスタ７０４ａ及び７０４ｂと絶縁分離されている。ＳＴＩ７０２を用いることにより、ＬＯＣＯＳによる素子分離法で発生した素子分離部のバーズビークを抑制することができ、素子分離部の縮小等が可能となる。一方で、トランジスタの構造の微細化が要求されない半導体装置においてはＳＴＩ７０２の形成は必ずしも必要ではなく、ＬＯＣＯＳ等の素子分離手段を用いることもできる。

図１１におけるトランジスタ７０４ａ、トランジスタ７０４ｂ及びトランジスタ７０４ｃは、それぞれ基板７０１中に設けられたチャネル領域と、チャネル領域を挟むように設けられた不純物領域７０５（ソース領域及びドレイン領域ともいう）と、チャネル領域上に設けられたゲート絶縁膜７０６と、ゲート絶縁膜７０６上にチャネル領域と重畳するように設けられたゲート電極７０７、７０８とを有する。ゲート電極は加工精度を高めるための第１の材料からなるゲート電極７０７と、配線として低抵抗化を目的とした第２の材料からなるゲート電極７０８を積層した構造とすることができるが、この構造に限らず、適宜要求される仕様に応じて材料、積層数、形状等を調整することができる。なお、図において、明示的にはソース電極やドレイン電極を有しない場合があるが、便宜上このような状態を含めてトランジスタとよぶ場合がある。

また、基板７０１中に設けられた不純物領域７０５には、コンタクトプラグ７１４ａが接続されている。ここでコンタクトプラグ７１４ａは、トランジスタ７０４ａ等のソース電極やドレイン電極としても機能する。また、不純物領域７０５とチャネル領域の間には、不純物領域７０５と異なる不純物領域が設けられている。該不純物領域は、導入された不純物の濃度によって、ＬＤＤ領域やエクステンション領域としてチャネル領域近傍の電界分布を制御する機能を果たす。ゲート電極７０７、７０８の側壁には絶縁膜７０９を介してサイドウォール絶縁膜７１０を有する。絶縁膜７０９やサイドウォール絶縁膜７１０を用いることで、ＬＤＤ領域やエクステンション領域を形成することができる。

また、トランジスタ７０４ａ、トランジスタ７０４ｂ及びトランジスタ７０４ｃは、絶縁膜７１１により被覆されている。絶縁膜７１１には保護膜としての機能を持たせることができ、外部からチャネル領域への不純物の侵入を防止することができる。また、絶縁膜７１１をＣＶＤ法による窒化シリコン等の材料とすることで、チャネル領域に単結晶シリコンを用いた場合には加熱処理によって、単結晶シリコンの水素化を行うことができる。また、絶縁膜７１１に引張応力または圧縮応力を有する絶縁膜を用いることで、チャネル領域を構成する半導体材料に歪みを与えることができる。ｎチャネル型のトランジスタの場合にはチャネル領域となるシリコン材料に引張応力を、ｐチャネル型のトランジスタの場合にはチャネル領域となるシリコン材料に圧縮応力を付加することで、各トランジスタの移動度を向上させることができる。

ここでは、図１１におけるトランジスタ７５０は、実施の形態２に示すトランジスタ１００と同様の構造を有する。さらに、トランジスタ７５０の下地絶縁膜はバリア膜７２４、絶縁膜７２５ａ、絶縁膜７２５ｂの３層構造であり、下地絶縁膜を介して、トランジスタ７５０の酸化物半導体膜と対向するゲート電極７５１を有する。絶縁膜７２５ａは、水素、水、及び酸素のブロッキング効果を有する絶縁膜で形成することが好ましく、代表的には酸化アルミニウム膜で形成する。絶縁膜７２５ｂは、実施の形態２に示す下地絶縁膜１０３を適宜用いることができる。

なお、トランジスタ７５０としてここでは実施の形態２に示すトランジスタ１００を用いて説明したが、実施の形態１乃至実施の形態７で示したトランジスタを適宜用いることができる。

第２の半導体材料を用いたトランジスタ７５０は、必要な回路構成に応じて下層のトランジスタ７０４ａ等の第１の半導体材料を用いたトランジスタと電気的に接続する。図１１においては、一例としてトランジスタ７５０のソース電極またはドレイン電極がトランジスタ７０４ａのソース電極またはドレイン電極と電気的に接続している構成を示している。

第２の半導体材料を用いたトランジスタ７５０のソース電極またはドレイン電極の一方は、トランジスタ７５０のゲート絶縁膜７２６、絶縁膜７２７、絶縁膜７２８、絶縁膜７２９を貫通するコンタクトプラグ７３０ｂを介して、トランジスタ７５０よりも上方に形成された配線７３４ａと接続する。ゲート絶縁膜７２６、絶縁膜７２７は、実施の形態１乃至実施の形態７で示した構造、材料を適宜用いることができる。

配線７３４ａは、絶縁膜７３１中に埋め込まれている。配線７３４ａは、例えば銅、アルミニウム等の低抵抗な導電性材料を用いることが好ましい。低抵抗な導電性材料を用いることで、配線７３４ａを伝播する信号のＲＣ遅延を低減することができる。配線７３４ａに銅を用いる場合には、銅のチャネル領域への拡散を防止するため、バリア膜７３３を形成する。バリア膜として、例えば窒化タンタル、窒化タンタルとタンタルとの積層、窒化チタン、窒化チタンとチタンとの積層等による膜を用いることができるが、配線材料の拡散防止機能、及び配線材料や下地膜等との密着性が確保される程度においてこれらの材料からなる膜に限られない。バリア膜７３３は配線７３４ａとは別個の層として形成してもよく、バリア膜となる材料を配線材料中に含有させ、加熱処理によって絶縁膜７３１に設けられた開口の内壁に析出させて形成しても良い。

絶縁膜７３１には、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、ＢＰＳＧ（Ｂｏｒｏｎ Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＰＳＧ（Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、炭素を添加した酸化シリコン（ＳｉＯＣ）、フッ素を添加した酸化シリコン（ＳｉＯＦ）、Ｓｉ（ＯＣ_２Ｈ_５）_４を原料とした酸化シリコンであるＴＥＯＳ（Ｔｅｔｒａｅｔｈｙｌ ｏｒｔｈｏｓｉｌｉｃａｔｅ）、ＨＳＱ（Ｈｙｄｒｏｇｅｎ Ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）、ＭＳＱ（Ｍｅｔｈｙｌ Ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）、ＯＳＧ（Ｏｒｇａｎｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、有機ポリマー系の材料等の絶縁体を用いることができる。特に半導体装置の微細化を進める場合には、配線間の寄生容量が顕著になり信号遅延が増大するため酸化シリコンの比誘電率（ｋ＝４．０〜４．５）では高く、ｋが３．０以下の材料を用いることが好ましい。また該絶縁膜に配線を埋め込んだ後にＣＭＰ処理を行うため、絶縁膜には機械的強度が要求される。この機械的強度が確保できる限りにおいて、これらを多孔質（ポーラス）化させて低誘電率化することができる。絶縁膜７３１は、スパッタリング法、ＣＶＤ法、スピンコート法（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ：ＳＯＧともいう）を含む塗布法等により形成する。

絶縁膜７３１上には、絶縁膜７３２を設けてもよい。絶縁膜７３２は、配線材料を絶縁膜７３１中に埋め込んだ後、ＣＭＰ等による平坦化処理を行う際のエッチングストッパとして機能する。

配線７３４ａ上には、バリア膜７３５が設けられており、バリア膜７３５上に保護膜７４０が設けられている。バリア膜７３５は銅等の配線材料の拡散を防止することを目的とした膜である。バリア膜７３５は、配線７３４ａの上面のみに限らず、絶縁膜７３１、７３２上に形成してもよい。バリア膜７３５は、窒化シリコンやＳｉＣ、ＳｉＢＯＮ等の絶縁性材料で形成することができる。

配線７３４ａはコンタクトプラグ７３０ａを介して、バリア膜７２４よりも下層に設けられた配線７２３と接続する。コンタクトプラグ７３０ａは、コンタクトプラグ７３０ｂと異なり、バリア膜７２４、絶縁膜７２５ａ、絶縁膜７２５ｂ、ゲート絶縁膜７２６、絶縁膜７２７、絶縁膜７２８、絶縁膜７２９を貫通して配線７２３と電気的に接続している。従って、コンタクトプラグ７３０ａは、コンタクトプラグ７３０ｂに比べ高さが高い。コンタクトプラグ７３０ａとコンタクトプラグ７３０ｂとで径を等しくした場合には、コンタクトプラグ７３０ａの方がアスペクト比は大きくなるが、コンタクトプラグ７３０ａとコンタクトプラグ７３０ｂとで異なった径とすることもできる。なお、コンタクトプラグ７３０ａは一の材料で形成した一続きのものとして記しているが、例えばバリア膜７２４、絶縁膜７２５ａ、及び絶縁膜７２５ｂを貫通するコンタクトプラグと、ゲート絶縁膜７２６、絶縁膜７２７、絶縁膜７２８、及び７２９を貫通するコンタクトプラグとに分離して別々に形成してもよい。

配線７２３は、配線７３４ａ、７３４ｂと同様にバリア膜７２２、７２４により被覆され、絶縁膜７２０中に埋め込まれて設けられている。図１１に示すように、配線７２３は上部の配線部分と、下部のビアホール部分から構成される。下部のビアホール部分は下層の配線７１８と接続する。該構造の配線７２３はいわゆるデュアルダマシン法等により形成することができる。また、上下層の配線間の接続はデュアルダマシン法によらず、コンタクトプラグを用いて接続してもよい。絶縁膜７２０上には、ＣＭＰ等による平坦化処理を行う際のエッチングストッパとして機能する絶縁膜７２１を設けてもよい。

配線７２３が電気的に接続する配線７１８についても、既述したトランジスタ７５０の上層の配線層と同様の構成により形成することができる。シリコン等の第１の半導体材料をチャネル領域に用いたトランジスタ７０４ａは、絶縁膜７１１、絶縁膜７１２、絶縁膜７１３を貫通するコンタクトプラグ７１４ａを介して配線７１８と接続する。シリコン等の第１の半導体材料をチャネル領域に用いたトランジスタ７０４ｃのゲート電極は、絶縁膜７１１、絶縁膜７１２、絶縁膜７１３を貫通するコンタクトプラグ７１４ｂを介して配線７１８と接続する。配線７１８は、既述した配線７３４ａ、７３４ｂと同様にバリア膜７１７、７１９により被覆され、絶縁膜７１５中に埋め込まれて設けられている。絶縁膜７１５上には、ＣＭＰ等による平坦化処理を行う際のエッチングストッパとして機能する絶縁膜７１６を設けてもよい。

以上のように、半導体装置の下部に設けられた第１の半導体材料を用いたトランジスタ７０４ａは、複数のコンタクトプラグ及び複数の配線を介して、上部に設けられた第２の半導体材料を用いたトランジスタ７５０と電気的に接続する。半導体装置を以上のような構成とすることで、高速動作性能を有する第１の半導体材料を用いたトランジスタと、オフ電流が極めて小さい第２の半導体材料を用いたトランジスタとを組み合わせ、低消費電力化が可能な高速動作の論理回路を有する半導体装置、一例としては記憶装置、中央演算処理装置（ＣＰＵ）等を作製することができる。

このような半導体装置は、既述の構成に限らず、発明の趣旨を逸脱しない範囲において、任意に変更が可能である。例えば、説明においては第１の半導体材料を用いたトランジスタと、第２の半導体材料を用いたトランジスタの間の配線層は２層として説明したが、これを１層あるいは３層以上とすることもでき、また配線を用いることなく、コンタクトプラグのみによって両トランジスタを直接接続することもできる。この場合、例えばシリコン貫通電極（Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ：ＴＳＶ）技術を用いることもできる。また、配線は銅等の材料を絶縁膜中に埋め込むことで形成する場合について説明したが、例えばバリア膜、配線材料層、及びバリア膜の三層構造としてフォトリソグラフィ工程により配線パターンに加工したものを用いてもよい。

特に、銅配線を第１の半導体材料を用いたトランジスタ７０４ａ、７０４ｂと第２の半導体材料を用いたトランジスタ７５０との間の階層に形成する場合には、第２の半導体材料を用いたトランジスタ７５０の製造工程において付加する熱処理の影響を十分考慮する必要がある。換言すれば、第２の半導体材料を用いたトランジスタ７５０の製造工程において付加する熱処理の温度を配線材料の性質に適合するように留意する必要がある。例えば、トランジスタ７５０の構成部材に対して高温で熱処理を行った場合、銅配線では熱応力が発生し、これに起因したストレスマイグレーションなどの不都合が生じるためである。

ここで、図１１に示す半導体装置に含まれる論理回路の一形態について、図１２を用いて説明する。ここでは、論理回路の一形態として、ＮＯＲ型回路及びＮＡＮＤ型回路を用いて説明する。

図１２（Ａ）はＮＯＲ型回路の回路図であり、図１２（Ｂ）はＮＡＮＤ型回路の回路図である。

図１２（Ａ）示すＮＯＲ型回路において、トランジスタ７６１及びトランジスタ７６２は、ｐチャネル型トランジスタである。トランジスタ７６３及びトランジスタ７６４はｎチャネル型トランジスタであり、先の実施の形態のいずれかで説明したトランジスタを適用できる。

図１２（Ｂ）に示すＮＡＮＤ型回路において、トランジスタ７７１及びトランジスタ７７４はｐチャネル型トランジスタである。トランジスタ７７２及びトランジスタ７７３はｎチャネル型トランジスタであり、先の実施の形態のいずれかで説明したトランジスタを適用できる。なお、図１２（Ａ）、（Ｂ）に記載したＯＳとは、トランジスタ７６３、トランジスタ７６４、トランジスタ７７２、及びトランジスタ７７３に、先の実施の形態のいずれかで説明したトランジスタを適用できることを示す。

なお、図１２（Ａ）、（Ｂ）に示すＮＯＲ型回路及びＮＡＮＤ型回路において、トランジスタ７６３、トランジスタ７６４、トランジスタ７７２、及びトランジスタ７７３には、図１１に示したような、酸化物半導体膜を介して複数のゲート電極を有するトランジスタ７５０も適用できる。このような構造とすることで、複数のゲート電極に異なる電位を印加することで、トランジスタのしきい値電圧を制御し、好ましくは、しきい値電圧をプラスシフトさせることができる。または、複数のゲート電極に同電位を印加することで、トランジスタのオン電流を増加させることができる。

ここで、図１２（Ａ）に示すＮＡＮＤ型回路の断面構造を図１１を用いて説明する。図１２（Ａ）に示すトランジスタ７６１及びトランジスタ７６２は図１１に示すトランジスタ７０４ａ及びトランジスタ７０４ｂに相当する。また、図１２（Ａ）に示すトランジスタ７６３が図１１に示すトランジスタ７５０に相当する。なお、図１２（Ａ）に示すトランジスタ７６２及びトランジスタ７６３のゲート電極の接続部、並びにトランジスタ７６４は省略している。

本実施の形態に示すトランジスタ７５０、トランジスタ７６３、トランジスタ７６４、トランジスタ７７２、及びトランジスタ７７３に設けられるゲート絶縁膜として、膜密度が高く、欠陥の少ない絶縁膜を用いることで、トランジスタのしきい値電圧の変動が少なく、電気特性のばらつきの少ない、優れた電気特性を有するトランジスタを作製することができる。また、経時変化や光ゲートＢＴストレス試験による電気特性の変動の少ない、信頼性の高い半導体装置を作製することができる。

なお、本実施の形態に示す構成及び方法などは、他の実施の形態及び実施例に示す構成及び方法などと適宜組み合わせて用いることができる。

（実施の形態９）
先の実施の形態で示した半導体装置の一例としては、中央演算処理装置、マイクロプロセッサ、マイクロコンピュータ、記憶装置、イメージセンサ、電気光学装置、発光表示装置等がある。また、該半導体装置をさまざまな電子機器に適用することができる。電子機器としては、例えば、表示装置、照明装置、パーソナルコンピュータ、ワードプロセッサ、画像再生装置、ポータブルＣＤプレーヤ、ラジオ、テープレコーダ、ヘッドホンステレオ、ステレオ、時計、コードレス電話子機、トランシーバ、携帯無線機、携帯電話、スマートフォン、電子書籍、自動車電話、携帯型ゲーム機、電卓、携帯情報端末、電子手帳、電子翻訳機、音声入力機器、ビデオカメラ、デジタルスチルカメラ、電気シェーバ、高周波加熱装置、電気炊飯器、電気洗濯機、電気掃除機、温水器、扇風機、毛髪乾燥機、エアコンディショナー、加湿器、除湿器、空調設備、食器洗浄器、食器乾燥器、衣類乾燥器、布団乾燥器、電気冷蔵庫、電気冷凍庫、電気冷凍冷蔵庫、ＤＮＡ保存用冷凍庫、懐中電灯、工具、煙感知器、医療機器、誘導灯、信号機、ベルトコンベア、エレベータ、エスカレータ、産業用ロボット、電力貯蔵システム、電気自動車、ハイブリッド車、プラグインハイブリッド車、装軌車両、原動機付自転車、自動二輪車、電動車椅子、ゴルフ用カート、船舶、潜水艦、ヘリコプター、航空機、ロケット、人工衛星、宇宙探査機や惑星探査機、宇宙船等がある。本実施の形態では、先の実施の形態で示した半導体装置を、携帯電話、スマートフォン、電子書籍などの携帯機器に応用した場合の例を図１３乃至図１６を用いて説明する。

携帯電話、スマートフォン、電子書籍などの携帯機器においては、画像データの一時記憶などにＳＲＡＭまたはＤＲＡＭが使用されている。ＳＲＡＭまたはＤＲＡＭが使用される理由としてはフラッシュメモリでは応答が遅く、画像処理では不向きであるためである。一方で、ＳＲＡＭまたはＤＲＡＭを画像データの一時記憶に用いた場合、以下の特徴がある。

通常のＳＲＡＭは、図１３（Ａ）に示すように１つのメモリセルがトランジスタ８０１〜８０６の６個のトランジスタで構成されており、それをＸデコーダー８０７、Ｙデコーダー８０８にて駆動している。トランジスタ８０３とトランジスタ８０５、トランジスタ８０４とトランジスタ８０６はインバータを構成し、高速駆動を可能としている。しかし１つのメモリセルが６トランジスタで構成されているため、セル面積が大きいという欠点がある。デザインルールの最小寸法をＦとしたときにＳＲＡＭのメモリセル面積は通常１００〜１５０Ｆ^２である。このためＳＲＡＭはビットあたりの単価が各種メモリの中で最も高い。

それに対して、ＤＲＡＭはメモリセルが図１３（Ｂ）に示すようにトランジスタ８１１、保持容量８１２によって構成され、それをＸデコーダー８１３、Ｙデコーダー８１４にて駆動している。１つのセルが１トランジスタ１容量の構成になっており、面積が小さい。ＤＲＡＭのメモリセル面積は通常１０Ｆ^２以下である。ただし、ＤＲＡＭは常にリフレッシュが必要であり、書き換えをおこなわない場合でも電力を消費する。

しかしながら、トランジスタ８１１に先の実施の形態で説明した、オフ電流の低いトランジスタを用いることで、保持容量８１２の電荷を長時間保持することが可能であり頻繁なリフレッシュは不要である。したがって、消費電力を低減することができる。

図１４に携帯機器のブロック図を示す。図１４に示す携帯機器はＲＦ回路９０１、アナログベースバンド回路９０２、デジタルベースバンド回路９０３、バッテリー９０４、電源回路９０５、アプリケーションプロセッサ９０６、フラッシュメモリ９１０、ディスプレイコントローラ９１１、メモリ回路９１２、ディスプレイ９１３、タッチセンサ９１９、音声回路９１７、キーボード９１８などより構成されている。ディスプレイ９１３は表示部９１４、ソースドライバ９１５、ゲートドライバ９１６によって構成されている。アプリケーションプロセッサ９０６は、中央演算処理装置（ＣＰＵ９０７）、ＤＳＰ９０８、インターフェイス（ＩＦ）９０９を有している。一般にメモリ回路９１２はＳＲＡＭまたはＤＲＡＭで構成されており、この部分に先の実施の形態で説明した半導体装置を採用することによって、情報の書き込み及び読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分に低減することができる。また、ＣＰＵ９０７に含まれる、データや命令を記憶するための主記憶装置、及び高速でデータの書き込みと読み出しができるレジスタ、キャッシュなどの緩衝記憶装置に、先の実施の形態で説明した半導体装置を採用することにより、ＣＰＵの消費電力が十分に低減することができる。

図１５に、ディスプレイのメモリ回路９５０に先の実施の形態で説明した半導体装置を使用した例を示す。図１５に示すメモリ回路９５０は、メモリ９５２、メモリ９５３、スイッチ９５４、スイッチ９５５及びメモリコントローラ９５１により構成されている。また、メモリ回路は、信号線から入力された画像データ（入力画像データ）、メモリ９５２、及びメモリ９５３に記憶されたデータ（記憶画像データ）を読み出し、及び制御を行うディスプレイコントローラ９５６と、ディスプレイコントローラ９５６からの信号により表示するディスプレイ９５７が接続されている。

まず、ある画像データがアプリケーションプロセッサ（図示しない）によって、形成される（入力画像データＡ）。入力画像データＡは、スイッチ９５４を介してメモリ９５２に記憶される。そしてメモリ９５２に記憶された画像データ（記憶画像データＡ）は、スイッチ９５５、及びディスプレイコントローラ９５６を介してディスプレイ９５７に送られ、表示される。

入力画像データＡに変更が無い場合、記憶画像データＡは、通常３０〜６０Ｈｚ程度の周期でメモリ９５２からスイッチ９５５を介して、ディスプレイコントローラ９５６から読み出される。

次に、例えばユーザーが画面を書き換える操作をしたとき（すなわち、入力画像データＡに変更が有る場合）、アプリケーションプロセッサは新たな画像データ（入力画像データＢ）を形成する。入力画像データＢはスイッチ９５４を介してメモリ９５３に記憶される。この間も定期的にメモリ９５２からスイッチ９５５を介して記憶画像データＡは読み出されている。メモリ９５３に新たな画像データ（記憶画像データＢ）が記憶し終わると、ディスプレイ９５７の次のフレームより、記憶画像データＢは読み出され、スイッチ９５５、及びディスプレイコントローラ９５６を介して、ディスプレイ９５７に記憶画像データＢが送られ、表示がおこなわれる。この読み出しはさらに次に新たな画像データがメモリ９５２に記憶されるまで継続される。

このようにメモリ９５２及びメモリ９５３は交互に画像データの書き込みと、画像データの読み出しを行うことによって、ディスプレイ９５７の表示をおこなう。なお、メモリ９５２及びメモリ９５３はそれぞれ別のメモリには限定されず、１つのメモリを分割して使用してもよい。先の実施の形態で説明した半導体装置をメモリ９５２及びメモリ９５３に採用することによって、情報の書き込み及び読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分に低減することができる。

図１６に電子書籍のブロック図を示す。図１６はバッテリー１００１、電源回路１００２、マイクロプロセッサ１００３、フラッシュメモリ１００４、音声回路１００５、キーボード１００６、メモリ回路１００７、タッチパネル１００８、ディスプレイ１００９、ディスプレイコントローラ１０１０によって構成される。

ここでは、図１６のメモリ回路１００７に先の実施の形態で説明した半導体装置を使用することができる。メモリ回路１００７の役割は書籍の内容を一時的に保持する機能を持つ。機能の例としては、ユーザーがハイライト機能を使用する場合などがある。ユーザーが電子書籍を読んでいるときに、特定の箇所にマーキングをしたい場合がある。このマーキング機能をハイライト機能と言い、表示の色を変える、アンダーラインを引く、文字を太くする、文字の書体を変えるなどによって、周囲との違いを示すことである。ユーザーが指定した箇所の情報を記憶し、保持する機能である。この情報を長期に保存する場合にはフラッシュメモリ１００４にコピーしても良い。このような場合においても、先の実施の形態で説明した半導体装置を採用することによって、情報の書き込み及び読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分に低減することができる。

以上のように、本実施の形態に示す携帯機器には、先の実施の形態に係る半導体装置が搭載されている。このため、情報の書き込み及び読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力を低減した携帯機器が実現される。

本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。

本実施例では、ＣＶＤ法により酸化窒化シリコン膜を形成する際に生じる欠陥及び酸化窒化シリコン膜の膜密度について説明する。

はじめに、酸化窒化シリコン膜を形成する際に生じる欠陥について説明する。具体的には、石英基板上に酸化窒化シリコン膜を形成した試料のＥＳＲ測定結果を用いて説明する。

まず、作製した試料について説明する。作製した試料は、石英基板上に厚さ２００ｎｍの酸化窒化シリコン膜を形成した構造の試料である。

石英基板をプラズマＣＶＤ装置の処理室内に設置し、処理室内に流量１００ｓｃｃｍのシラン及び流量３０００ｓｃｃｍの一酸化二窒素を原料ガスとして供給し、処理室内の圧力を４０Ｐａに制御し、２７．１２ＭＨｚの高周波電源で電力を供給して酸化窒化シリコン膜を形成した。なお、基板温度は３５０℃とした。また、該プラズマＣＶＤ装置は６０００ｃｍ^２である平行平板型のプラズマＣＶＤ装置である。供給する電力（電力密度）は３００Ｗ（０．０５Ｗ／ｃｍ^２）、１０００Ｗ（０．１７Ｗ／ｃｍ^２）、１５００Ｗ（０．２６Ｗ／ｃｍ^２）の３条件とし、それぞれを比較試料１、試料１、試料２とする。

そして、試料１及び試料２、並びに比較試料１についてＥＳＲ測定を行った。ＥＳＲ測定は下記の条件で行った。測定温度は室温（２５℃）とし、９．２ＧＨｚの高周波電力（マイクロ波パワー）は２０ｍＷとし、磁場の向きは作製した試料１、試料２及び比較試料１の酸化窒化シリコン膜の表面と平行とし、酸化窒化シリコン膜に含まれるシリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度の検出下限は１．０×１０^１５ｓｐｉｎｓ／ｃｍ^２であった。

ＥＳＲ測定の結果を図１７に示す。図１７（Ａ）は、試料１及び試料２、並びに比較試料１における酸化窒化シリコン膜の１次微分曲線を示す。図１７（Ａ）から、ｇ値が２．００１において、比較試料１より試料１及び試料２の方が、信号強度が小さいことが分かる。

図１７（Ｂ）は、酸化窒化シリコン膜を形成する際に供給する電力と、酸化窒化シリコン膜のｇ＝２．００１に現れる信号のスピン密度との関係を表した図である。スピン密度が小さいほど酸化窒化シリコン膜に含まれるシリコンのダングリングボンドである欠損は少ないといえる。供給する電力が１０００Ｗの場合、試料１におけるｇ＝２．００１に現れる信号のスピン密度は１．３×１０^１５ｓｐｉｎｓ／ｃｍ^３であった。また、供給する電力が１５００Ｗの場合、試料２におけるｇ＝２．００１に現れる信号のスピン密度は検出下限以下であった。比較試料１におけるｇ＝２．００１に現れる信号のスピン密度は１．７×１０^１６ｓｐｉｎｓ／ｃｍ^３であった。

図１７より、酸化窒化シリコン膜を形成する際に供給する電力を増大するとスピン密度が低減する傾向にあると確認できた。

次に、酸化窒化シリコン膜の膜密度について説明する。具体的には、上記試料１及び試料２、並びに比較試料１のＸＲＲ（Ｘ線反射率法）測定結果を説明する。

試料１及び試料２、並びに比較試料１の膜密度の測定結果を図１８に示す。図１８は酸化窒化シリコン膜を形成する際に供給する電力と、酸化窒化シリコン膜の膜密度との関係を表した図である。

供給する電力が１０００Ｗの場合、試料１における膜密度は２．３３ｇ／ｃｍ^３であった。供給する電力が１５００Ｗの場合、試料２における膜密度は２．３１ｇ／ｃｍ^３であった。一方、供給する電力が３００Ｗの場合、比較試料１における膜密度は２．２９ｇ／ｃｍ^３であった。

図１８より、酸化窒化シリコン膜を形成する際に供給する電力が１０００Ｗ以上であると膜密度が増加する傾向にあると確認できた。

ここで、試料１の酸化窒化シリコン膜の水素濃度及び窒素濃度を表１に示す。

以上のことから、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を３００℃以上４００℃以下、さらに好ましくは３２０℃以上３８０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を３０Ｐａ以上２５０Ｐａ以下、さらに好ましくは４０Ｐａ以上２００Ｐａ以下とし、処理室内に設けられる電極に０．１７Ｗ／ｃｍ^２以上０．５Ｗ／ｃｍ^２以下、さらに好ましくは０．２６Ｗ／ｃｍ^２以上０．３５Ｗ／ｃｍ^２以下の高周波電力を供給する条件により、酸化シリコン膜または酸化窒化シリコン膜を形成することで、膜密度が高く、代表的には、膜密度が２．２６ｇ／ｃｍ^３以上２．６３ｇ／ｃｍ^３以下であり、シリコンのダングリングボンドである欠陥が少ない、代表的にはＥＳＲによって計測される信号において、ｇ値が２．００１に現れる信号のスピン密度が２×１０^１５ｓｐｉｎｓ／ｃｍ^３以下である酸化窒化シリコン膜を形成することができることがわかる。また、酸化物半導体膜を有するトランジスタにおいて、当該酸化窒化シリコン膜を酸化物半導体膜に接する絶縁膜として設けることで、優れた電気特性を有するトランジスタを作製することができる。

本実施例は、本発明の一態様である半導体装置の光ゲートＢＴ試験の結果について説明する。具体的には本発明の一態様であるトランジスタのしきい値電圧の変動量について説明する。

はじめに、トランジスタの作製工程について説明する。本実施例では図２を参照して説明する。

まず、基板１１としてガラス基板を用い、基板１１の加熱処理を行った。当該加熱処理は、温度を４８０℃とし、窒素を含む雰囲気で１時間行った。次に、基板１１上に下地絶縁膜１３を形成した。

下地絶縁膜１３として厚さ１００ｎｍの窒化シリコン膜及び厚さ１５０ｎｍの酸化窒化シリコン膜を積層形成した。

次に、下地絶縁膜１３上にゲート電極１５を形成した。

スパッタリング法で厚さ１００ｎｍのタングステン膜を形成し、フォトリソグラフィ工程により該タングステン膜上にマスクを形成し、該マスクを用いて該タングステン膜の一部をエッチングし、ゲート電極１５を形成した。

次に、ゲート電極１５上に厚さ５０ｎｍの窒化シリコン膜及び厚さ２００ｎｍの酸化シリコン膜が積層されたゲート絶縁膜１７を形成する。

窒化シリコン膜は、シラン５０ｓｃｃｍ、窒素５０００ｓｃｃｍをプラズマＣＶＤ装置の処理室に供給し、処理室内の圧力を６０Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて１５００Ｗの電力を供給して形成した。酸化窒化シリコン膜は、シラン１００ｓｃｃｍ、一酸化二窒素３０００ｓｃｃｍをプラズマＣＶＤ装置の処理室に供給し、処理室内の圧力を４０Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて１５００Ｗの電力を供給して形成した。また、該窒化シリコン膜及び該酸化窒化シリコン膜は、基板温度を３５０℃として形成した。なお、酸化窒化シリコン膜の成膜条件は、実施の形態１に示すトランジスタ１０のゲート絶縁膜１７の成膜条件を用いた。

次に、ゲート絶縁膜１７を介してゲート電極１５に重なる酸化物半導体膜１８を形成した。

酸化物半導体膜１８としては、ＣＡＡＣ−ＯＳ膜である厚さ３５ｎｍのＩＧＺＯ膜をスパッタリング法で形成した。ＩＧＺＯ膜は、スパッタリングターゲットをＩｎ：Ｇａ：Ｚｎ＝１：１：１（原子数比）のターゲットとし、スパッタリングガスとして５０ｓｃｃｍのＡｒと５０ｓｃｃｍの酸素をスパッタリング装置の処理室内に供給し、処理室内の圧力を０．６Ｐａに制御し、５ｋＷの直流電力を供給して形成した。なお、ＩＧＺＯ膜を形成する際の基板温度は１７０℃とした。

ここまでの工程で得られた構成は図２（Ａ）を参照できる。

次に、フォトリソグラフィ工程により該ＩＧＺＯ膜上にマスクを形成し、該マスクを用いて該ＩＧＺＯ膜の一部をエッチングした。その後、エッチングされたＩＧＺＯ膜に加熱処理を行い、酸化物半導体膜１９を形成した。

次に、加熱処理を行った。ここでは、窒素雰囲気で行う第１の加熱処理と、第１の加熱処理の後酸素雰囲気で行う第２の加熱処理を行った。第１の加熱処理及び第２の加熱処理の温度は共に４５０℃とし、処理時間は共に１時間とした。

ここまでの工程で得られた構成は図２（Ｂ）を参照できる。

次に、酸化物半導体膜１９に接する一対の電極２１を形成した。

ゲート絶縁膜１７及び酸化物半導体膜１９上に導電膜を形成し、フォトリソグラフィ工程により該導電膜上にマスクを形成し、該マスクを用いて該導電膜の一部をエッチングし、一対の電極２１を形成した。なお、該導電膜は、厚さ１００ｎｍのチタン膜上に厚さ４００ｎｍのアルミニウム膜を形成し、該アルミニウム膜上に厚さ１００ｎｍのチタン膜を形成した。

ここまでの工程で得られた構成は図２（Ｃ）を参照できる。

次に、加熱処理を行った。当該加熱処理は、温度を３００℃とし、窒素を含む雰囲気で１時間行った。

次に、ゲート絶縁膜１７、酸化物半導体膜１９、及び一対の電極２１上に絶縁膜２３を形成した。

ここまでの工程で得られた構成は図２（Ｄ）を参照できる。

絶縁膜２３を形成した後、ここまでの工程で得られた構成に加熱処理を行った。当該加熱処理は、窒素雰囲気で行う第１の加熱処理と、第１の加熱処理の後、酸素雰囲気で行う第２の加熱処理を行った。第１の加熱処理及び第２の加熱処理の温度は共に３００℃とし、処理時間は共に１時間とした。

次に、絶縁膜２３上に厚さ１．５μｍのアクリル層を形成した。次に、アクリル層の一部をエッチングして、一対の電極を露出させた後、一対の電極に接続する画素電極を形成した。ここでは、画素電極として、スパッタリング法により、厚さ１００ｎｍのＩＴＯを形成した。

以上の工程により、本発明の一態様であるトランジスタを作製した。なお、以上の工程により作製したトランジスタを試料Ｘとする。

ここで、比較例となるトランジスタの作製工程について説明する。比較例となるトランジスタ（以下、試料Ｙとする。）は、上記試料Ｘのゲート絶縁膜１７を下記のようにして形成したトランジスタであり、他の工程は全て同じである。試料Ｙのゲート絶縁膜１７は、試料Ｘと同様に窒化シリコン膜及び酸化窒化シリコン膜の積層構造であり、酸化窒化シリコン膜を以下の条件で形成した。なお、窒化シリコン膜の成膜条件は試料Ｘと同様である。

試料Ｙの酸化窒化シリコン膜は、シラン１００ｓｃｃｍ、窒素３０００ｓｃｃｍをプラズマＣＶＤ装置の処理室に供給し、処理室内の圧力を４０Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて３００Ｗの電力を供給して形成した。また、該窒化シリコン膜及び該酸化窒化シリコン膜は、基板温度を３５０℃として形成した。なお、酸化窒化シリコン膜の成膜条件は、実施の形態１に示すトランジスタ１０のゲート絶縁膜１７とは異なる成膜条件を用いた。

次に、試料Ｘ及び試料Ｙの光ゲートＢＴ試験を行った。ここでは、光ゲートＢＴ試験として、基板温度を８０℃、ゲート絶縁膜に印加する電界強度を１．２ＭＶ／ｃｍ、印加時間を２０００秒とし、３０００ｌｘの白色光を発する白色ＬＥＤを用い、ゲート電極に負の電圧を印加する光マイナスゲートＢＴ試験を行った。

光マイナスゲートＢＴ試験方法とトランジスタのＶｇ−Ｉｄ特性の測定方法について説明する。光マイナスゲートＢＴ試験の対象となるトランジスタの初期特性を測定するため、基板温度を２５℃とし、ソース電極−ドレイン電極間の電圧（以下、ドレイン電圧という。）を１Ｖ、１０Ｖとし、ソース電極−ゲート電極間の電圧（以下、ゲート電圧という。）を−３０Ｖ〜＋３０Ｖまで変化させたときのソース電極−ドレイン電極の間に生じる電流（以下、ドレイン電流という。）の変化特性、すなわちＶｇ−Ｉｄ特性を測定した。

次に、基板温度を８０℃まで上昇させた後、トランジスタのソース電極およびドレイン電極の電位を０Ｖとした。続いて、ゲート絶縁膜へ印加される電界強度が１．２ＭＶ／ｃｍとなるようにゲート電極に電圧を印加した。ここでは、トランジスタのゲート絶縁膜の厚さが２５０ｎｍであるため、ゲート電極に−３０Ｖを印加し、そのまま２０００秒保持した。

次に、ゲート電極、ソース電極およびドレイン電極へ電圧を印加したまま、基板温度を２５℃まで下げた。基板温度が２５℃になった後、ゲート電極、ソース電極およびドレイン電極への電圧の印加を終了させた。

次に、初期特性の測定と同じ条件でＶｇ−Ｉｄ特性を測定し、光マイナスゲートＢＴ試験後のＶｇ−Ｉｄ特性を得た。

初期特性のしきい値電圧と光マイナスゲートＢＴ試験後のしきい値電圧の差（ΔＶｔｈ）を図１９に示す。縦軸にΔＶｔｈを示す。試料Ｘと比較して、試料Ｙはしきい値電圧の変動量が大きいことがわかる。このことから、トランジスタのゲート絶縁膜として、膜密度が高く、シリコンのダングリングボンド量の少ないゲート絶縁膜を用いることで、光マイナスゲートＢＴ試験におけるしきい値電圧の変動量が少ないことが分かる。

Claims (5)

1. ゲート電極と、
   前記ゲート電極の一部とゲート絶縁膜を介して重なる酸化物半導体膜と、
   前記酸化物半導体膜に接する一対の電極とを有し、
   前記ゲート絶縁膜は、膜密度が２．２６ｇ／ｃｍ^３以上２．６３ｇ／ｃｍ^３以下であり、
   電子スピン共鳴法によって計測される信号において、ｇ値が２．００１に現れる信号のスピン密度が２×１０^１５ｓｐｉｎｓ／ｃｍ^３以下であることを特徴とする半導体装置。
2. 請求項１において、前記酸化物半導体膜は、前記ゲート絶縁膜を介して前記ゲート電極上に設けられ、
   前記酸化物半導体膜の露出部を覆う絶縁膜を有し、
   前記絶縁膜は、膜密度が２．２６ｇ／ｃｍ^３以上２．６３ｇ／ｃｍ^３以下であり、
   電子スピン共鳴法によって計測される信号において、ｇ値が２．００１に現れる信号のスピン密度が２×１０^１５ｓｐｉｎｓ／ｃｍ^３以下であることを特徴とする半導体装置。
3. 請求項１において、前記ゲート電極は、前記ゲート絶縁膜を介して前記酸化物半導体膜上に設けられ、
   前記酸化物半導体膜の前記ゲート絶縁膜と接する面と反対の面において接する絶縁膜を有し、
   前記絶縁膜は、膜密度が２．２６ｇ／ｃｍ^３以上２．６３ｇ／ｃｍ^３以下であり、
   電子スピン共鳴法によって計測される信号において、ｇ値が２．００１に現れる信号のスピン密度が２×１０^１５ｓｐｉｎｓ／ｃｍ^３以下であることを特徴とする半導体装置。
4. 請求項１乃至請求項３のいずれか一項において、前記ゲート絶縁膜は、酸化シリコンまたは酸化窒化シリコンであることを特徴とする半導体装置。
5. 請求項２乃至請求項４のいずれか一項において、前記絶縁膜は、酸化シリコンまたは酸化窒化シリコンであることを特徴とする半導体装置。

Images