TWI623105B - 半導體裝置 - Google Patents
半導體裝置 Download PDFInfo
- Publication number
- TWI623105B TWI623105B TW102112372A TW102112372A TWI623105B TW I623105 B TWI623105 B TW I623105B TW 102112372 A TW102112372 A TW 102112372A TW 102112372 A TW102112372 A TW 102112372A TW I623105 B TWI623105 B TW I623105B
- Authority
- TW
- Taiwan
- Prior art keywords
- film
- insulating film
- transistor
- oxide semiconductor
- equal
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 412
- 238000004435 EPR spectroscopy Methods 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims description 139
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 91
- 229910052710 silicon Inorganic materials 0.000 claims description 90
- 239000010703 silicon Substances 0.000 claims description 90
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 34
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 30
- 238000009774 resonance method Methods 0.000 claims 1
- 238000012360 testing method Methods 0.000 abstract description 21
- 238000005259 measurement Methods 0.000 abstract description 9
- 230000008859 change Effects 0.000 abstract description 6
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 105
- 229910052760 oxygen Inorganic materials 0.000 description 105
- 239000001301 oxygen Substances 0.000 description 105
- 239000000758 substrate Substances 0.000 description 97
- 238000010438 heat treatment Methods 0.000 description 84
- 239000002585 base Substances 0.000 description 62
- 229910044991 metal oxide Inorganic materials 0.000 description 60
- 150000004706 metal oxides Chemical class 0.000 description 60
- 239000000463 material Substances 0.000 description 54
- 239000000523 sample Substances 0.000 description 54
- 230000008569 process Effects 0.000 description 53
- 238000012545 processing Methods 0.000 description 50
- 230000015654 memory Effects 0.000 description 49
- 239000007789 gas Substances 0.000 description 48
- 239000011701 zinc Substances 0.000 description 47
- 239000002019 doping agent Substances 0.000 description 43
- 239000001257 hydrogen Substances 0.000 description 41
- 229910052739 hydrogen Inorganic materials 0.000 description 41
- 230000007547 defect Effects 0.000 description 39
- 239000013078 crystal Substances 0.000 description 35
- 239000010410 layer Substances 0.000 description 34
- 238000004544 sputter deposition Methods 0.000 description 33
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 30
- 238000004519 manufacturing process Methods 0.000 description 29
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 28
- 239000012298 atmosphere Substances 0.000 description 27
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 27
- 229910001868 water Inorganic materials 0.000 description 27
- 125000004429 atom Chemical group 0.000 description 25
- 230000004888 barrier function Effects 0.000 description 24
- 229910052738 indium Inorganic materials 0.000 description 23
- 229910052581 Si3N4 Inorganic materials 0.000 description 22
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 22
- 229910052782 aluminium Inorganic materials 0.000 description 21
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 21
- 239000012535 impurity Substances 0.000 description 21
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 19
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 19
- 239000000203 mixture Substances 0.000 description 18
- 229910052719 titanium Inorganic materials 0.000 description 18
- 239000010936 titanium Substances 0.000 description 18
- 238000005229 chemical vapour deposition Methods 0.000 description 16
- 238000009413 insulation Methods 0.000 description 16
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 15
- 229910052751 metal Inorganic materials 0.000 description 15
- 229910052757 nitrogen Inorganic materials 0.000 description 15
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 14
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 14
- 230000015572 biosynthetic process Effects 0.000 description 14
- 238000000206 photolithography Methods 0.000 description 14
- 229910052721 tungsten Inorganic materials 0.000 description 14
- 239000010937 tungsten Substances 0.000 description 14
- 150000002431 hydrogen Chemical class 0.000 description 13
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 13
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 13
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 12
- 229910052802 copper Inorganic materials 0.000 description 12
- 239000010949 copper Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 12
- 230000006870 function Effects 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 125000004430 oxygen atom Chemical group O* 0.000 description 12
- 238000004458 analytical method Methods 0.000 description 10
- 230000000052 comparative effect Effects 0.000 description 10
- 238000003795 desorption Methods 0.000 description 9
- 239000001272 nitrous oxide Substances 0.000 description 9
- 239000011261 inert gas Substances 0.000 description 8
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 8
- 229910052786 argon Inorganic materials 0.000 description 7
- 238000001514 detection method Methods 0.000 description 7
- 230000005684 electric field Effects 0.000 description 7
- 230000001590 oxidative effect Effects 0.000 description 7
- 239000000843 powder Substances 0.000 description 7
- -1 tungsten nitride Chemical class 0.000 description 7
- 239000011787 zinc oxide Substances 0.000 description 7
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 6
- 239000004020 conductor Substances 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 230000008021 deposition Effects 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 230000005669 field effect Effects 0.000 description 6
- 229910052733 gallium Inorganic materials 0.000 description 6
- 229910000449 hafnium oxide Inorganic materials 0.000 description 6
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 6
- 239000002245 particle Substances 0.000 description 6
- 238000009832 plasma treatment Methods 0.000 description 6
- 229910000077 silane Inorganic materials 0.000 description 6
- 239000002356 single layer Substances 0.000 description 6
- 238000001228 spectrum Methods 0.000 description 6
- 238000005477 sputtering target Methods 0.000 description 6
- 238000003860 storage Methods 0.000 description 6
- 230000035882 stress Effects 0.000 description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 5
- 239000002156 adsorbate Substances 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 5
- 239000000470 constituent Substances 0.000 description 5
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 5
- 230000018044 dehydration Effects 0.000 description 5
- 238000006297 dehydration reaction Methods 0.000 description 5
- 238000006356 dehydrogenation reaction Methods 0.000 description 5
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 5
- 229910001195 gallium oxide Inorganic materials 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 229910052735 hafnium Inorganic materials 0.000 description 5
- 239000001307 helium Substances 0.000 description 5
- 229910052734 helium Inorganic materials 0.000 description 5
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 238000002156 mixing Methods 0.000 description 5
- 229910052750 molybdenum Inorganic materials 0.000 description 5
- 239000011733 molybdenum Substances 0.000 description 5
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 5
- 230000000149 penetrating effect Effects 0.000 description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 229910020994 Sn-Zn Inorganic materials 0.000 description 4
- 229910009069 Sn—Zn Inorganic materials 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 230000006378 damage Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 4
- 229910003437 indium oxide Inorganic materials 0.000 description 4
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 4
- 229910052743 krypton Inorganic materials 0.000 description 4
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 description 4
- 238000013508 migration Methods 0.000 description 4
- 230000005012 migration Effects 0.000 description 4
- 229910052754 neon Inorganic materials 0.000 description 4
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 238000007639 printing Methods 0.000 description 4
- 239000010453 quartz Substances 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- 238000011282 treatment Methods 0.000 description 4
- 238000005406 washing Methods 0.000 description 4
- 229910052724 xenon Inorganic materials 0.000 description 4
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 4
- 229910052725 zinc Inorganic materials 0.000 description 4
- MGWGWNFMUOTEHG-UHFFFAOYSA-N 4-(3,5-dimethylphenyl)-1,3-thiazol-2-amine Chemical compound CC1=CC(C)=CC(C=2N=C(N)SC=2)=C1 MGWGWNFMUOTEHG-UHFFFAOYSA-N 0.000 description 3
- 229910018137 Al-Zn Inorganic materials 0.000 description 3
- 229910018573 Al—Zn Inorganic materials 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 238000000560 X-ray reflectometry Methods 0.000 description 3
- 229910052783 alkali metal Inorganic materials 0.000 description 3
- 150000001340 alkali metals Chemical class 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000010348 incorporation Methods 0.000 description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 3
- 239000013081 microcrystal Substances 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- JCXJVPUVTGWSNB-UHFFFAOYSA-N nitrogen dioxide Inorganic materials O=[N]=O JCXJVPUVTGWSNB-UHFFFAOYSA-N 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 238000011946 reduction process Methods 0.000 description 3
- 239000005368 silicate glass Substances 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 230000003746 surface roughness Effects 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 3
- 150000003608 titanium Chemical class 0.000 description 3
- 239000004925 Acrylic resin Substances 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- 229910052684 Cerium Inorganic materials 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 108010083687 Ion Pumps Proteins 0.000 description 2
- 229910052779 Neodymium Inorganic materials 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 229910020833 Sn-Al-Zn Inorganic materials 0.000 description 2
- 229910020868 Sn-Ga-Zn Inorganic materials 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 2
- RMBBJRHLKVCNND-UHFFFAOYSA-N [SiH4].CCC Chemical compound [SiH4].CCC RMBBJRHLKVCNND-UHFFFAOYSA-N 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 229910052784 alkaline earth metal Inorganic materials 0.000 description 2
- 150000001342 alkaline earth metals Chemical class 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- GPBUGPUPKAGMDK-UHFFFAOYSA-N azanylidynemolybdenum Chemical compound [Mo]#N GPBUGPUPKAGMDK-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- GWXLDORMOJMVQZ-UHFFFAOYSA-N cerium Chemical compound [Ce] GWXLDORMOJMVQZ-UHFFFAOYSA-N 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000000354 decomposition reaction Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- KCWYOFZQRFCIIE-UHFFFAOYSA-N ethylsilane Chemical compound CC[SiH3] KCWYOFZQRFCIIE-UHFFFAOYSA-N 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 230000001747 exhibiting effect Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910052746 lanthanum Inorganic materials 0.000 description 2
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 2
- 229910052748 manganese Inorganic materials 0.000 description 2
- 239000011572 manganese Substances 0.000 description 2
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 description 2
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- MWUXSHHQAYIFBG-UHFFFAOYSA-N nitrogen oxide Inorganic materials O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 2
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 description 2
- 150000004756 silanes Chemical class 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 238000004611 spectroscopical analysis Methods 0.000 description 2
- 239000003381 stabilizer Substances 0.000 description 2
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- 229910001930 tungsten oxide Inorganic materials 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910052727 yttrium Inorganic materials 0.000 description 2
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 229910052726 zirconium Inorganic materials 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 238000012935 Averaging Methods 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 241000293849 Cordylanthus Species 0.000 description 1
- 229910052692 Dysprosium Inorganic materials 0.000 description 1
- 229910052691 Erbium Inorganic materials 0.000 description 1
- 229910052693 Europium Inorganic materials 0.000 description 1
- 229910052688 Gadolinium Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 235000015842 Hesperis Nutrition 0.000 description 1
- 229910004129 HfSiO Inorganic materials 0.000 description 1
- 235000012633 Iberis amara Nutrition 0.000 description 1
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 description 1
- 229910052772 Samarium Inorganic materials 0.000 description 1
- 229910020177 SiOF Inorganic materials 0.000 description 1
- 241001538551 Sibon Species 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910020944 Sn-Mg Inorganic materials 0.000 description 1
- 238000003917 TEM image Methods 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910052769 Ytterbium Inorganic materials 0.000 description 1
- 229910009369 Zn Mg Inorganic materials 0.000 description 1
- 229910007573 Zn-Mg Inorganic materials 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 239000003929 acidic solution Substances 0.000 description 1
- 238000004378 air conditioning Methods 0.000 description 1
- 239000012670 alkaline solution Substances 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- KBQHZAAAGSGFKK-UHFFFAOYSA-N dysprosium atom Chemical compound [Dy] KBQHZAAAGSGFKK-UHFFFAOYSA-N 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- UYAHIZSMUZPPFV-UHFFFAOYSA-N erbium Chemical compound [Er] UYAHIZSMUZPPFV-UHFFFAOYSA-N 0.000 description 1
- OGPBJKLSAFTDLK-UHFFFAOYSA-N europium atom Chemical compound [Eu] OGPBJKLSAFTDLK-UHFFFAOYSA-N 0.000 description 1
- 230000006355 external stress Effects 0.000 description 1
- UIWYJDYFSGRHKR-UHFFFAOYSA-N gadolinium atom Chemical compound [Gd] UIWYJDYFSGRHKR-UHFFFAOYSA-N 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 150000002605 large molecules Chemical class 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229920002521 macromolecule Polymers 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 150000002751 molybdenum Chemical class 0.000 description 1
- 239000002159 nanocrystal Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 125000000962 organic group Chemical group 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 235000006408 oxalic acid Nutrition 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- KZUNJOHGWZRPMI-UHFFFAOYSA-N samarium atom Chemical compound [Sm] KZUNJOHGWZRPMI-UHFFFAOYSA-N 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052706 scandium Inorganic materials 0.000 description 1
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 1
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000000779 smoke Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- NAWOSTKISNSQHP-UHFFFAOYSA-N tantalum titanium Chemical compound [Ti].[Ti].[Ti].[Ti].[Ti].[Ti].[Ti].[Ta].[Ta].[Ta] NAWOSTKISNSQHP-UHFFFAOYSA-N 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- NAWDYIZEMPQZHO-UHFFFAOYSA-N ytterbium Chemical compound [Yb] NAWDYIZEMPQZHO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
在使用氧化物半導體的半導體裝置中，提高該半導體裝置的電特性。另外，製造隨時間或光照射閘極BT壓力測試所導致的電特性變動少的可靠性高的半導體裝置。一種電晶體，該電晶體包括：閘極電極；隔著閘極絕緣膜重疊於閘極電極的一部分的氧化物半導體膜；以及與氧化物半導體膜接觸的一對電極。該閘極絕緣膜為膜密度為高於或等於2.26g/cm3且低於或等於2.63g/cm3以及在電子自旋共振法測定中在g值為2.001處呈現的信號的自旋密度為等於或小於2×1015spins/cm3的絕緣膜。
Description
本發明係關於一種包括場效應電晶體的半導體裝置。
用於以液晶顯示裝置或發光顯示裝置為代表的大部分的平板顯示器的電晶體由形成在玻璃基板上的非晶矽、單晶矽或多晶矽等矽半導體形成。此外，使用該等矽半導體形成的電晶體也用於積體電路(ICs)等。
近年來，將呈現半導體特性的金屬氧化物用於電晶體以代替上述矽半導體的技術受到矚目。注意，在本說明書中，將呈現半導體特性的金屬氧化物稱為“氧化物半導體”。
例如，已公開了如下技術，即作為氧化物半導體使用氧化鋅或In-Ga-Zn類氧化物來製造電晶體並將該電晶體用於顯示裝置的像素的切換元件等的技術(參照專利文獻1及專利文獻2)。
[專利文獻1]日本專利申請公開第2007-123861號公報
[專利文獻2]日本專利申請公開第2007-96055號公報
在使用氧化物半導體的電晶體中，當氧化物在半導體膜與閘極絕緣膜的介面之間或閘極絕緣膜中有陷阱能階(也稱為介面態)時，電晶體的臨界電壓變動且次臨界值擺幅值(S值)增大，該次臨界值擺幅值示出當電晶體成為導通狀態時為了使汲極電流變化一位數而所需的閘極電壓。因此，有每個電晶體的電特性產生偏差的問題。
另外，當在氧化物半導體膜與閘極絕緣膜的介面之間或閘極絕緣膜中包含陷阱能階時，產生如下問題：電晶體的電特性(典型的例子為臨界電壓)會隨時間或光照射閘極BT(Bias-Temperature)壓力測試而變動。
於是，本發明的一個實施方式的課題之一是在使用氧化物半導體的半導體裝置中提高其電特性。另一個本發明的一個實施方式的課題之一是製造隨時間或光照射閘極BT壓力測試所導致的電特性變動係少的可靠性高的半導體裝置。
在本發明的一個實施方式中，在一種電晶體中，包括：閘極電極；隔著閘極絕緣膜重疊於閘極電極的一部分的氧化物半導體膜；以及與氧化物半導體膜接觸的一對電極，並且使用膜密度高且缺陷少的絕緣膜形成與氧化物半導體膜接觸的一個以上之絕緣膜。
根據本發明的一個實施方式，在一種電晶體中，包
括：閘極電極；隔著閘極絕緣膜重疊於閘極電極的一部分的氧化物半導體膜；以及與氧化物半導體膜接觸的一對電極。半導體絕緣膜為使用膜密度為高於或等於2.26g/cm3且低於或等於2.63g/cm3以及在電子自旋共振法(ESR：electron spin resonance)中測定在g值為2.001處呈現的信號的自旋密度為等於或小於2×1015spins/cm3的絕緣膜形成閘極絕緣膜。
在本發明的一個實施方式中，在一種電晶體中，包括：閘極電極；隔著閘極絕緣膜重疊於閘極電極的一部分的氧化物半導體膜；與氧化物半導體膜接觸的一對電極；以及與氧化物半導體膜的接觸於閘極絕緣膜的一面相反的一面接觸的絕緣膜。閘級絕緣膜及絕緣膜為使用膜密度為高於或等於2.26g/cm3且低於或等於2.63g/cm3以及在電子自旋共振法中測定在g值為2.001處呈現的信號的自旋密度為等於或小於2×1015spins/cm3的絕緣膜。
另外，閘極絕緣膜及與氧化物半導體膜的接觸於閘極絕緣膜的一面相反的一面接觸的絕緣膜是氧化矽或氮氧化矽。
在具有氧化物半導體膜的電晶體中，藉由使用膜密度高且缺陷少的絕緣膜作為接觸於氧化物半導體膜的絕緣膜；因此，可以製造電晶體的臨界電壓變動少且電特性的偏差少的具有優異的電特性的電晶體。另外，可以製造隨時間或光照射閘極BT壓力測試所導致的電特性變動少的可靠性高的電晶體。
10‧‧‧電晶體
11‧‧‧基板
13‧‧‧基底絕緣膜
15‧‧‧閘極電極
17‧‧‧閘極絕緣膜
18‧‧‧氧化物半導體膜
19‧‧‧氧化物半導體膜
20‧‧‧氧化物半導體膜
21‧‧‧電極
22‧‧‧氧
23‧‧‧絕緣膜
30‧‧‧電晶體
31‧‧‧絕緣膜
32‧‧‧絕緣膜
33‧‧‧閘極絕緣膜
34‧‧‧絕緣膜
35‧‧‧氧
36‧‧‧絕緣膜
37‧‧‧保護膜
100‧‧‧電晶體
101‧‧‧基板
103‧‧‧基底絕緣膜
105‧‧‧氧化物半導體膜
107‧‧‧電極
109‧‧‧閘極絕緣膜
110‧‧‧開口部
111‧‧‧閘極電極
113‧‧‧絕緣膜
115‧‧‧佈線
120‧‧‧電晶體
121‧‧‧氧化物半導體膜
123‧‧‧區域
125‧‧‧區域
127‧‧‧區域
129‧‧‧閘極電極
130‧‧‧電晶體
131‧‧‧氧化物半導體膜
133‧‧‧區域
135‧‧‧區域
137‧‧‧區域
139‧‧‧電極
191‧‧‧基板
210‧‧‧電晶體
211‧‧‧氧化物半導體膜
213‧‧‧區域
215‧‧‧區域
217‧‧‧絕緣膜
219‧‧‧佈線
220‧‧‧電晶體
221‧‧‧側壁絕緣膜
223‧‧‧閘極絕緣膜
225‧‧‧電極
230‧‧‧電晶體
231‧‧‧閘極電極
233‧‧‧絕緣膜
701‧‧‧基板
702‧‧‧STI
704a‧‧‧電晶體
704b‧‧‧電晶體
704c‧‧‧電晶體
705‧‧‧雜質區域
706‧‧‧閘極絕緣膜
707‧‧‧閘極電極
708‧‧‧閘極電極
709‧‧‧絕緣膜
710‧‧‧側壁絕緣膜
711‧‧‧絕緣膜
712‧‧‧絕緣膜
713‧‧‧絕緣膜
714a‧‧‧接觸插頭
714b‧‧‧接觸插頭
715‧‧‧絕緣膜
716‧‧‧絕緣膜
717‧‧‧障壁膜
718‧‧‧佈線
719‧‧‧障壁膜
720‧‧‧絕緣膜
721‧‧‧絕緣膜
722‧‧‧障壁膜
723‧‧‧佈線
724‧‧‧障壁膜
725a‧‧‧絕緣膜
725b‧‧‧絕緣膜
726‧‧‧閘極絕緣膜
727‧‧‧絕緣膜
728‧‧‧絕緣膜
729‧‧‧絕緣膜
730a‧‧‧接觸插頭
730b‧‧‧接觸插頭
731‧‧‧絕緣膜
732‧‧‧絕緣膜
733‧‧‧障壁膜
734a‧‧‧佈線
734b‧‧‧佈線
735‧‧‧障壁膜
740‧‧‧保護膜
750‧‧‧電晶體
751‧‧‧閘極電極
761‧‧‧電晶體
762‧‧‧電晶體
763‧‧‧電晶體
764‧‧‧電晶體
771‧‧‧電晶體
772‧‧‧電晶體
773‧‧‧電晶體
774‧‧‧電晶體
801‧‧‧電晶體
803‧‧‧電晶體
804‧‧‧電晶體
805‧‧‧電晶體
806‧‧‧電晶體
807‧‧‧X解碼器
808‧‧‧Y解碼器
811‧‧‧電晶體
812‧‧‧儲存電容器
813‧‧‧X解碼器
814‧‧‧Y解碼器
901‧‧‧RF電路
902‧‧‧類比基帶電路
903‧‧‧數字基帶電路
904‧‧‧電池
905‧‧‧電源電路
906‧‧‧應用處理器
907‧‧‧CPU
908‧‧‧DSP
910‧‧‧快閃記憶體
911‧‧‧顯示器控制器
912‧‧‧記憶體電路
913‧‧‧顯示器
914‧‧‧顯示部
915‧‧‧源極驅動器
916‧‧‧閘極驅動器
917‧‧‧聲頻電路
918‧‧‧鍵盤
919‧‧‧觸控感應器
950‧‧‧記憶體電路
951‧‧‧記憶體控制器
952‧‧‧記憶體
953‧‧‧記憶體
954‧‧‧開關
955‧‧‧開關
956‧‧‧顯示器控制器
957‧‧‧顯示器
1001‧‧‧電池
1002‧‧‧電源電路
1003‧‧‧微處理器
1004‧‧‧快閃記憶體
1005‧‧‧聲頻電路
1006‧‧‧鍵盤
1007‧‧‧記憶體電路
1008‧‧‧觸摸屏
1009‧‧‧顯示器
1010‧‧‧顯示器控制器
圖1A至圖1C是說明電晶體的一實施方式的俯視圖及剖面圖；圖2A至圖2D是說明電晶體的製造方法的一實施方式的剖面圖；圖3是說明電晶體的一實施方式的剖面圖；圖4A至圖4E是說明電晶體的製造方法的一實施方式的剖面圖；圖5A至圖5C是說明電晶體的一實施方式的俯視圖及剖面圖；圖6A至圖6D是說明電晶體的製造方法的一實施方式的剖面圖；圖7A和圖7B是說明電晶體的一實施方式的俯視圖及剖面圖；圖8A和圖8B是說明電晶體的一實施方式的俯視圖及剖面圖；圖9A和圖9B是說明電晶體的一實施方式的剖面圖；圖10是說明電晶體的一實施方式的剖面圖；圖11是說明半導體裝置的一實施方式的剖面圖；圖12A和圖12B是說明半導體裝置的一實施方式的電路圖；圖13A和圖13B是示出半導體裝置的一實施方式的電路圖；
圖14是示出半導體裝置的一實施方式的方塊圖；圖15是示出半導體裝置的一實施方式的方塊圖；圖16是示出半導體裝置的一實施方式的方塊圖：圖17A和圖17B是說明樣本的自旋密度的圖；圖18是說明樣本的膜密度的圖；圖19是說明電晶體的臨界電壓變動的圖。
接下來，將參照圖式詳細說明本發明的實施方式及實施例。但是，本發明不侷限於在下文中所說明的內容，所屬技術領域的普通技術人員可以很容易地理解一個事實就是其方式和詳細內容在不脫離本發明的宗旨及其範圍下可以被變換為各種形式。因此，本發明不應該被解釋為僅限定在下面的實施方式及實施例所記載的內容中。另外，在下面所說明的實施方式及實施例中，在不同的圖式中使用相同的元件符號或相同的陰影線表示相同部分或具有相同功能的部分，而省略反復說明。
注意，在本說明書所說明的每一個圖式中，有時為了明確起見，誇大表示各結構的大小、膜的厚度、區域。因此，本發明並不一定限定於該尺度。
另外，在本說明書中使用的“第一”、“第二”、“第三”等的序數是為了避免結構要素的混淆而附記的，而不是用於在數目方面上進行限制。因此，例如可以將“第一”適當地替換為“第二”或“第三”等進行說明。
在電路工作的電流方向改變的情況等下，“源極”及“汲極”的功能有時被互相調換。因此，在本說明書等中，可以互相調換使用“源極”和“汲極”。
在本說明書中，當在進行光微影製程之後進行蝕刻製程時，在進行蝕刻製程之後去除在光微影製程中形成的遮罩。
在本實施方式中，參照附圖作為本發明的一個方式的半導體裝置以及該半導體裝置的製造方法。
圖1A至圖1C示出半導體裝置所具有的電晶體10的俯視圖及剖面圖。圖1A是電晶體10的俯視圖，圖1B是沿圖1A的點劃線A-B的剖面圖，並且圖1C是沿圖1A的點劃線C-D的剖面圖。注意，在圖1A中，為了明確起見，省略基板11、基底絕緣膜13、電晶體10的部分組成要素(例如，閘極絕緣膜17)、絕緣膜23等。
圖1B及圖1C所示的電晶體10包括：形成在基底絕緣膜13上的閘極電極15；形成在基底絕緣膜13及閘極電極15上的閘極絕緣膜17；隔著閘極絕緣膜17重疊於閘極電極15的氧化物半導體膜19；以及與氧化物半導體膜19接觸的一對電極21。另外，具有覆蓋閘極絕緣膜17、氧化物半導體膜19及一對電極21的絕緣膜23。
在本實施方式所示的電晶體10中，閘極絕緣膜17使用膜密度高且缺陷少的絕緣膜形成。閘極絕緣膜17的膜
密度高，即典型為高於或等於2.26g/cm3且低於或等於理論膜密度2.63g/cm3，較佳地為高於或等於2.30g/cm3且低於或等於2.63g/cm3。閘極絕緣膜17所包含的矽的懸空鍵極少；即電子自旋共振法(ESR)中測定的信號示出在矽的懸空鍵的E’-center(g值為2.001)處呈現的信號的自旋密度為等於或小於2×1015spins/cm3，較佳地為等於或小於檢測下限(1×1015spins/cm3)。因此，具有該閘極絕緣膜17的電晶體10的臨界電壓變動少，而電晶體10具有優異的電特性。
作為成為上述閘極絕緣膜17的絕緣膜，例如可以使用厚度為大於或等於5nm且小於或等於400nm，較佳地為大於或等於10nm且小於或等於300nm，更佳地為大於或等於50nm且小於或等於250nm的氧化矽膜、氮氧化矽膜等。
以下對電晶體10的其他結構的詳細內容進行說明。
雖然對基板11的材質等沒有大限制，但是至少需要具有能夠承受後面的加熱處理的耐熱性。例如，作為基板11，可以使用玻璃基板、陶瓷基板、石英基板、或藍寶石基板等。此外，也可以利用使用矽或碳化矽等的單晶半導體基板、多晶半導體基板、使用矽鍺等的化合物半導體基板、SOI(Silicon On Insulator：絕緣體上矽)基板等，並且也可以將在這些基板上設置有半導體元件的基板用作基板11。
另外，也可以使用撓性基板作為基板11，並且在撓
性基板上直接形成基底絕緣膜13及電晶體10。或者，也可以在基板11和基底絕緣膜13之間設置間隔層。間隔層可以用於如下情況，即在其上製造半導體裝置的一部分或全部，然後將其從基板11分離並轉置到其他基板上。此時，也可以將電晶體10轉置到耐熱性低的基板或撓性基板上。
作為基底絕緣膜13，可以舉出氧化矽、氮氧化矽、氮化矽、氮化矽氧化物、氧化鎵、氧化鉿、氧化釔、氧化鋁、氮氧化鋁等的膜。另外，藉由作為基底絕緣膜13使用氮化矽、氧化鎵、氧化鉿、氧化釔、氧化鋁等，可以抑制鹼金屬、水、氫等雜質從基板11擴散到氧化物半導體膜19。
閘極電極15可以使用選自鋁、鉻、銅、鉭、鈦、鉬、鎢中的金屬元素、以上述金屬元素為成分的合金或組合上述金屬元素的合金等而形成。另外，也可以使用選自錳、鋯中的一個或多個的金屬元素。此外，閘極電極15可以具有單層結構或兩層以上的疊層結構。例如，可以舉出包含矽的鋁膜的單層結構、在鋁膜上層疊鈦膜的兩層結構、在氮化鈦膜上層疊鈦膜的兩層結構、在氮化鈦膜上層疊鎢膜的兩層結構、在氮化鉭膜或氮化鎢膜上層疊鎢膜的兩層結構、以及依次層疊鈦膜、該鈦膜上的鋁膜和其上的鈦膜的三層結構等。此外，也可以使用組合鋁與選自鈦、鉭、鎢、鉬、鉻、釹、鈧中的元素的膜、組合鋁與上述元素中的多種的合金膜或氮化膜。
另外，閘極電極15也可以使用銦錫氧化物、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物、添加氧化矽的銦錫氧化物等透光導電材料。另外，也可以採用上述透光導電材料與上述金屬元素的疊層結構。
另外，較佳的是，在閘極電極15和閘極絕緣膜17之間設置In-Ga-Zn類氮氧化物半導體膜、In-Sn類氮氧化物半導體膜、In-Ga類氮氧化物半導體膜、In-Zn類氮氧化物半導體膜、Sn類氮氧化物半導體膜、In類氮氧化物半導體膜、金屬氮化膜(InN、ZnN等)等。由於上述膜具有5eV以上，較佳地為5.5eV以上的功函數，且該值比氧化物半導體的電子親和力大。因此，可以使使用氧化物半導體的電晶體的臨界電壓成為正值，從而可以實現所謂常截止(normally-off)特性的切換元件。例如，在使用In-Ga-Zn類氮氧化物半導體膜的情況下，使用氮濃度至少高於氧化物半導體膜19，具體為大於或等於7atoms%的In-Ga-Zn類氧氮化物半導體膜。
氧化物半導體膜19至少包含銦(In)或鋅(Zn)較佳。或者，包含In和Zn兩者較佳。為了減少使用該氧化物半導體的電晶體的電特性偏差，除了銦(In)或鋅(Zn)以外，氧化物半導體膜19還具有一種或多種穩定劑(stabilizer)較佳。
作為穩定劑，可以舉出鎵(Ga)、錫(Sn)、鉿(Hf)、鋁(Al)或鋯(Zr)等。另外，作為其他穩定
劑，可以舉出鑭系元素的鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)、鑥(Lu)等。
例如，作為氧化物半導體，可以使用：單元金屬氧化物的氧化銦、氧化錫、氧化鋅；二元金屬氧化物諸如In-Zn類金屬氧化物、Sn-Zn類金屬氧化物、Al-Zn類金屬氧化物、Zn-Mg類金屬氧化物、Sn-Mg類金屬氧化物、In-Mg類金屬氧化物、In-Ga類金屬氧化物、In-W類金屬氧化物；三元金屬氧化物諸如In-Ga-Zn類金屬氧化物(也稱為IGZO)、In-Al-Zn類金屬氧化物、In-Sn-Zn類金屬氧化物、Sn-Ga-Zn類金屬氧化物、Al-Ga-Zn類金屬氧化物、Sn-Al-Zn類金屬氧化物、In-Hf-Zn類金屬氧化物、In-La-Zn類金屬氧化物、In-Ce-Zn類金屬氧化物、In-Pr-Zn類金屬氧化物、In-Nd-Zn類金屬氧化物、In-Sm-Zn類金屬氧化物、In-Eu-Zn類金屬氧化物、In-Gd-Zn類金屬氧化物、In-Tb-Zn類金屬氧化物、In-Dy-Zn類金屬氧化物、In-Ho-Zn類金屬氧化物、In-Er-Zn類金屬氧化物、In-Tm-Zn類金屬氧化物、In-Yb-Zn類金屬氧化物、In-Lu-Zn類金屬氧化物；以及四元金屬氧化物諸如In-Sn-Ga-Zn類金屬氧化物、In-Hf-Ga-Zn類金屬氧化物、In-Al-Ga-Zn類金屬氧化物、In-Sn-Al-Zn類金屬氧化物、In-Sn-Hf-Zn類金屬氧化物、In-Hf-Al-Zn類金屬氧化物。
對上述所列氧化物，例如In-Ga-Zn類金屬氧化物是
指作為主要成分具有In、Ga和Zn的氧化物，對於In、Ga、Zn的比率沒有限制。另外，也可以包含In、Ga、Zn以外的金屬元素。
另外，作為氧化物半導體，也可以使用以InMO3(ZnO)m(m>0，且m不是整數)表示的材料。注意，M表示選自Ga、Fe、Mn和Co中的一種金屬元素或多種金屬元素。另外，作為氧化物半導體，也可以使用以In2SnO5(ZnO)n(n>0，且n是整數)表示的材料。
例如，可以使用In：Ga：Zn=1：1：1(=1/3：1/3：1/3)、In：Ga：Zn=2：2：1(=2/5：2/5：1/5)或In：Ga：Zn=3：1：2(=1/2：1/6：1/3)的原子比的In-Ga-Zn類金屬氧化物或與該組成相似的氧化物。或者，可以使用In：Sn：Zn=1：1：1(=1/3：1/3：1/3)、In：Sn：Zn=2：1：3(=1/3：1/6：1/2)或In：Sn：Zn=2：1：5(=1/4：1/8：5/8)的原子比的In-Sn-Zn類金屬氧化物或與該組成相似的氧化物。另外，金屬氧化物的原子比作為誤差包括上述原子比的±20%的變動。
但是，所公開的發明不侷限於此，可以根據所需要的半導體特性及電特性(場效應遷移率、臨界電壓等)而使用具有適當的組成的氧化物。另外，較佳的是，採用適當的載流子密度、雜質濃度、缺陷密度、金屬元素與氧的原子比、原子間距離以及密度等，以得到所需要的半導體特性及電特性。
例如，當使用In-Sn-Zn類金屬氧化物時可以較容易獲得高的遷移率。但是，當使用In-Ga-Zn類金屬氧化物
時也可以藉由降低塊體(bulk)內缺陷密度來提高遷移率。
注意，可以用於形成氧化物半導體膜19的金屬氧化物的能隙為大於或等於2eV，較佳地為大於或等於2.5eV，更較佳地為大於或等於3eV。像這樣，藉由使用能隙寬的氧化物半導體，可以降低電晶體的關閉狀態電流(off-state current)。
另外，氧化物半導體膜19可以為非晶結構、單晶結構或多晶結構。
另外，氧化物半導體膜19例如可以具有非單晶狀態。非單晶狀態例如包括CAAC(C Axis Aligned Crystal：C軸配向結晶)、多晶、微晶和非晶部中的一種以上構成。非晶部的缺陷態密度高於微晶和CAAC的缺陷態密度。另外，微晶的缺陷態密度高於CAAC的缺陷態密度。注意，將包括CAAC的氧化物半導體稱為CAAC-OS(C Axis Aligned Crystal Oxide Semiconductor：C軸配向結晶氧化物半導體)。氧化物半導體膜19例如也可以具有CAAC-OS。在CAAC-OS中，例如c軸配向且a軸及/或b軸在宏觀上不一致。
氧化物半導體膜19例如可以包括微晶。注意，將包括微晶的氧化物半導體稱為微晶氧化物半導體。微晶氧化物半導體膜例如包括大於或等於1nm且小於10nm的尺寸的微晶(也稱為奈米晶)。
例如，氧化物半導體膜19可以包括非晶部。注意，
將包括非晶部的氧化物半導體稱為非晶氧化物半導體。非晶氧化物半導體膜例如具有無秩序的原子排列且不具有結晶成分。或者，非晶氧化物半導體膜例如是完全的非晶，並且不具有結晶部。
注意，氧化物半導體膜19可以是CAAC-OS、微晶氧化物半導體和非晶氧化物半導體的混合膜。混合膜例如包括非晶氧化物半導體的區域、微晶氧化物半導體的區域和CAAC-OS的區域。並且，混合膜例如可以具有包括非晶氧化物半導體的區域、微晶氧化物半導體的區域和CAAC-OS的區域的疊層結構。
注意，氧化物半導體膜19例如可以具有單晶狀態。
氧化物半導體膜19具有多個結晶部。並且該結晶部的c軸較佳地在平行於形成有氧化物半導體膜的表面的法線向量或氧化物半導體膜的表面的法線向量的方向上一致。注意，在不同的結晶部之間，一個結晶部的a軸和b軸的方向可以與另一個結晶部的a軸和b軸的方向不同。這種氧化物半導體膜的一個例子是CAAC-OS膜。
在此，說明CAAC-OS膜的詳細結構。注意，在大多情況下，CAAC-OS膜所包含的結晶部是可以符合在一個邊長小於100nm的立方體內的尺寸。在利用穿透式電子顯微鏡(TEM：Transmission Electron Microscope)觀察時的影像中，不能明確地觀察到CAAC-OS膜所包括的結晶部與結晶部之間的邊界。另外，在TEM的影像中，不能明確地觀察到CAAC-OS膜中的明確的晶界(grain
boundary)。因此，在CAAC-OS膜中，起因於晶界的電子遷移率的降低得到抑制。
在包括在CAAC-OS膜中的結晶部中，例如c軸在平行於形成有CAAC-OS膜的表面的法線向量或CAAC-OS膜的表面的法線向量的方向上一致。並且，在各個結晶部中，當從垂直於ab面的方向看時金屬原子排列為三角形或六角形，當從垂直於c軸的方向看時，金屬原子排列為層狀或者金屬原子和氧原子排列為層狀。注意，在不同的結晶部之間，一個結晶部的a軸和b軸的方向可以與另一個結晶部的a軸和b軸的方向不同。在本說明書中，“垂直”的用語包括80°至100°的範圍，較佳地包括85°至95°的範圍。並且，“平行”的用語包括-10°至10°的範圍，較佳地包括-5°至5°的範圍。
在CAAC-OS膜中，結晶部的分佈不一定是均勻的。例如，在CAAC-OS膜的形成過程中，在從氧化物半導體膜的表面一側產生結晶生長的情況下，有時氧化物半導體膜的表面附近的結晶部所占的比例高於形成有氧化物半導體膜的表面附近的結晶部所占的比例。另外，當將雜質添加到CAAC-OS膜時，有時在添加有該雜質的區域中結晶部的結晶性降低。
因為包括在CAAC-OS膜中的結晶部的c軸在平行於形成有CAAC-OS膜的表面的法線向量或CAAC-OS膜的表面的法線向量的方向上一致，所以有時根據CAAC-OS膜的形狀(形成有CAAC-OS膜的表面的剖面形狀或
CAAC-OS膜的表面的剖面形狀)c軸的方向可以彼此不同。另外，結晶部在成膜時或者在成膜之後藉由諸如加熱處理等晶化處理形成。因此，結晶部的c軸在平行於形成有CAAC-OS膜的表面的法線向量或CAAC-OS膜的表面的法線向量的方向上一致。
在使用CAAC-OS膜的電晶體中，起因於可見光或紫外光的照射的電特性變動小。因此，該電晶體具有高可靠性。
另外，氧化物半導體膜19也可以採用層疊有多個氧化物半導體膜的結構。例如，氧化物半導體膜19可採用第一氧化物半導體膜和第二氧化物半導體膜的疊層，並且第一氧化物半導體膜和第二氧化物半導體膜分別使用不同組成的金屬氧化物形成。例如，第一氧化物半導體膜可使用二元金屬氧化物至四元金屬氧化物之一形成，而第二氧化物半導體膜可使用與第一氧化物半導體膜不同的二元金屬氧化物至四元金屬氧化物。
此外，第一氧化物半導體膜與第二氧化物半導體膜的構成元素可相同，但第一氧化物半導體膜與第二氧化物半導體膜的組成可不同。例如，第一氧化物半導體膜的原子比可設定為In：Ga：Zn=1：1：1，且第二氧化物半導體膜的原子比可設定為In：Ga：Zn=3：1：2。另外，第一氧化物半導體膜的原子比可設定為In：Ga：Zn=1：3：2，且第二氧化物半導體膜的原子比設定為In：Ga：Zn=2：1：3。注意，各氧化物半導體膜的原子比作為誤差包括上述原子比的±20
%的變動。
此時，較佳的是，將第一氧化物半導體膜和第二氧化物半導體膜中的離閘極電極近的一側(通道一側)的氧化物半導體膜的In與Ga的含量比設定為In>Ga。另外，較佳的是，將離閘極電極遠的一側(背通道一側)的氧化物半導體膜的In與Ga的含量比設定為InGa。
在氧化物半導體中，重金屬的s軌道主要有助於載流子傳導，並且藉由增加氧化半導體中的In的含量增加s軌道的重疊。因此，具有In>Ga的組成的氧化物的遷移率比具有InGa的組成的氧化物高。另外，Ga的氧缺陷的形成能量比In大，所以Ga不容易產生氧缺陷，因此氧在具有InGa的組成的氧化物與具有In>Ga的組成的氧化物相比具有較穩定的特性。
藉由在通道一側使用具有In>Ga的組成的氧化物半導體並在背通道一側使用具有InGa的組成的氧化物半導體，可以進一步提高電晶體的場效應遷移率及可靠性。
另外，第一氧化物半導體膜和第二氧化物半導體膜可使用結晶性不同的氧化物半導體。意即，第一氧化物半導體膜和第二氧化物半導體膜可採用適當地組合單晶氧化物半導體、多晶氧化物半導體、微晶氧化物半導體、非晶氧化物半導體或CAAC-OS的結構而形成。此外，在第一氧化物半導體膜和第二氧化物半導體膜中的至少一方使用非晶氧化物半導體時，可以緩和氧化物半導體膜19的內部應力或外部應力，降低電晶體的特性不均勻，且能夠進一
步提高電晶體的可靠性。
氧化物半導體膜19的厚度為大於或等於1nm且小於或等於100nm，較佳地為大於或等於1nm且小於或等於50nm，更佳地為大於或等於1nm且小於或等於30nm，進一步佳地為大於或等於3nm且小於或等於20nm。
另外，較佳的是，在氧化物半導體膜19中，鹼金屬或鹼土金屬的濃度為低於或等於1×1018atoms/cm3，更佳地為低於或等於2×1016atoms/cm3。這是因為如下緣故：當鹼金屬及鹼土金屬當與氧化物半導體接合時有時生成載流子，而使電晶體的關閉狀態電流上升的原因。
此外，氧化物半導體膜19可包含有低於或等於5×1018atoms/cm3的氮濃度。
一對電極21作為導電材料使用由鋁、鈦、鉻、鎳、銅、釔、鋯、鉬、銀、鉭或鎢形成的單體金屬或以這些元素為主要成分的合金的單層結構或疊層結構。例如，可以舉出如下結構：包含矽的鋁膜的單層結構；在鋁膜上層疊鈦膜的兩層結構；在鎢膜上層疊鈦膜的兩層結構；在銅-鎂-鋁合金膜上層疊銅膜的兩層結構；在鈦膜或氮化鈦膜上層疊鋁膜或銅膜，在其上還形成鈦膜或氮化鈦膜的三層結構；以及在鉬膜或氮化鉬膜上層疊鋁膜或銅膜，在其上還形成鉬膜或氮化鉬膜的三層結構等。注意，也可使用包含氧化銦、氧化錫或氧化鋅的透明導電材料。
絕緣膜23可以使用厚度為大於或等於30nm且小於或等於500nm，較佳地為大於或等於100nm且小於或等
於400nm的氧化矽、氮氧化矽、氮化矽氧化物、氮化矽、氧化鋁、氮氧化鋁、氮化鋁氧化物、氮化鋁等的疊層或單層設置。與閘極絕緣膜17同樣地，絕緣膜23使用膜密度高且缺陷少的如下絕緣膜，即，典型地，膜密度為高於或等於2.26g/cm3且低於或等於理論膜密度2.63g/cm3，較佳地為高於或等於2.30g/cm3且低於或等於2.63g/cm3。電子自旋共振法測定的信號中的在g值為2.001處呈現的信號的自旋密度為等於或小於2×1015spins/cm3，較佳地為等於或小於檢測下限(1×1015spins/cm3)的絕緣膜。使用使絕緣膜可以減少電晶體的臨界電壓變動。
另外，當氧化物半導體膜19使用包含銦的金屬氧化物形成時，絕緣膜23包含高於或等於1×1015atoms/cm3且低於或等於5×1017atoms/cm3的銦濃度。絕緣膜23的銦濃度高於氧化物半導體膜19的銦濃度，這是因為當形成絕緣膜23時氧化物半導體膜19所包含的銦擴散到絕緣膜23的緣故。注意，絕緣膜23的成膜溫度越高，例如為350℃或以上，絕緣膜23所包含的銦含量越多。
接著，使用圖2A至圖2D說明圖1A至圖1C所示的半導體裝置所具有的電晶體的製造方法。
如圖2A所示的那樣，在基板11上形成基底絕緣膜13及閘極電極15，並且在閘極電極15上形成閘極絕緣膜17。接著，在閘極絕緣膜17上形成氧化物半導體膜18。
基底絕緣膜13藉由濺射法、CVD法等形成。在此，
藉由CVD法形成厚度為100nm的氮氧化矽膜。
以下示出閘極電極15的形成方法。首先，藉由濺射法、CVD法、蒸鍍法等形成導電膜。接著，藉由光微影製程在導電膜上形成遮罩。接著。下一步，用該遮罩對導電膜的一部分進行蝕刻來形成閘極電極15。然後，去除遮罩。
注意，也可以藉由電解電鍍法、印刷法、噴墨法等形成閘極電極15而代替上述形成方法。
在此，藉由濺射法形成厚度為100nm的鎢膜。接著，藉由光微影製程形成遮罩，用該遮罩對鎢膜進行乾蝕刻，以形成閘極電極15。
將安裝在電漿CVD設備的進行了真空排氣的處理室內的基板的溫度保持為高於或等於300℃且低於或等於400℃，較佳地為高於或等於320℃且低於或等於380℃；將來源氣體導入處理室以將處理室內的壓力設定為高於或等於30Pa且高於或等於250Pa，較佳地設定為高於或等於40Pa且高於或等於200Pa；並對設置在處理室內的電極供應大於或等於0.17W/cm2且小於或等於0.5W/cm2，較佳地為大於或等於0.26W/cm2且小於或等於0.35W/cm2的高頻功率，以上述條件形成氧化矽膜或氮氧化矽膜作為閘極絕緣膜17。
作為閘極絕緣膜17的來源氣體，使用包含矽的沉積氣體及氧化氣體較佳。作為包含矽的沉積氣體的典型例子，可以舉出矽烷、乙矽烷、丙矽烷、氟化矽烷等。作為
氧化氣體，可以舉出氧、臭氧、一氧化二氮、二氧化氮、乾燥空氣等。
在閘極絕緣膜17的成膜條件中，當將高頻功率的功率密度設定為如上所述那樣高時，在電漿中來源氣體的分解效率得到提高，氧自由基增加，包含矽的沉積氣體的氧化提升。再者，當將基板溫度設定為上述溫度，矽與氧的接合力增高。結果，可以形成膜密度高且矽的懸空鍵少的絕緣膜，即膜密度高且缺陷少的氧化矽膜或氮氧化矽膜作為閘極絕緣膜。
在此，藉由CVD法形成厚度為250nm的氮氧化矽膜，形成閘極絕緣膜17。
氧化物半導體膜18藉由濺射法、塗佈法、脈衝雷射蒸鍍法、雷射剝蝕法等形成。
在藉由濺射法形成氧化物半導體膜18的情況下，作為用來產生電漿的電源裝置，可以適當地使用RF電源裝置、AC電源裝置、DC電源裝置等。
作為濺射氣體，適當地使用稀有氣體(典型的是氬)氛圍、氧氛圍、稀有氣體和氧的混合氣體氛圍。此外，當採用稀有氣體和氧的混合氣體時，增高相對於稀有氣體的氧氣體比例較佳。
另外，根據所形成的氧化物半導體膜18的組成而適當地選擇靶材，即可。
例如，藉由濺射法形成氧化物半導體膜18時的情況下，將基板溫度設定為高於或等於150℃且低於或等於
750℃，較佳地設定為高於或等於150℃且低於或等於450℃，更佳地設定為高於或等於200℃且低於或等於350℃來形成氧化物半導體膜18，據此可以形成CAAC-OS膜。
例如，藉由濺射法使用多晶的氧化物半導體濺射用靶材形成CAAC-OS膜。當離子碰撞到該濺射用靶材時，包含在濺射用靶材中的結晶區可沿著a-b面從靶材分開，即具有平行於a-b面的面的平板狀或顆粒狀的濺射粒子從靶材剝離。在此情況下，藉由使該平板狀的濺射粒子保持結晶狀態到達基板，據此可以形成CAAC-OS膜。
另外，為了形成CAAC-OS膜，採用如下條件較佳。
藉由抑制CAAC-OS膜成膜時的雜質的混入，可以抑制雜質所導致的結晶態的損壞。例如，降低存在於成膜室內的雜質(氫、水、二氧化碳及氮等)的濃度即可。另外，降低成膜氣體中的雜質濃度即可。明確而言，使用露點為等於或低於-80℃，較佳地為等於或低於-100℃以下的成膜氣體。
另外，藉由增高成膜時的基板加熱溫度，在濺射粒子到達基板之後發生濺射粒子的遷移。明確而言，將基板加熱溫度設定為高於或等於100℃且低於基板的應變點，較佳地為高於或等於200℃且低於或等於500℃來進行成膜。藉由增高成膜時的基板加熱溫度，當平板狀的濺射粒子到達基板時，在基板上發生遷移，使濺射粒子的平坦的面附著到基板。
另外，較佳的是，藉由增高成膜氣體中的氧比例並對功率進行最佳化，以減輕成膜時的電漿損傷。將成膜氣體中的氧比例設定為等於或高於30vol.%，較佳地設定為100vol.%。
以下，作為濺射用靶材的一個例子示出In-Ga-Zn類金屬氧化物靶材。
藉由將InOx粉末、GaOY粉末及ZnOZ粉末以規定的莫耳數比混合，並進行加壓處理，然後在高於或等於1000℃且低於或等於1500℃以下的溫度下進行加熱處理，來得到多晶的In-Ga-Zn類金屬氧化物靶材。注意，X、Y及Z為任意正數。在此，InOx粉末、GaOY粉末及ZnOZ粉末的規定的莫耳數比例如為2：2：1、8：4：3、3：1：1、1：1：1、4：2：3或3：1：2。另外，可以根據所製造的濺射用靶材適當地改變粉末的種類及其混合的莫耳數比例。
接著，如圖2B所示的那樣，在閘極絕緣膜17上以與閘極電極15的一部分重疊的方式形成經過元件分離的氧化物半導體膜19。藉由光微影製程在氧化物半導體膜18上形成遮罩，然後用該遮罩對氧化物半導體膜18的一部分進行蝕刻，從而可以形成經過元件分離的氧化物半導體膜19。
另外，藉由印刷法形成氧化物半導體膜19，可以直接形成經過元件分離的氧化物半導體膜19。
在此，藉由濺射法形成厚度為35nm的氧化物半導體膜18，然後在該氧化物半導體膜18上形成遮罩，對氧化
物半導體膜18的一部分選擇性地進行蝕刻，從而形成氧化物半導體膜19。然後，去除遮罩。
接著，如圖2C所示的那樣，形成一對電極21。
以下示出一對電極21的形成方法。首先，藉由濺射法、CVD法、蒸鍍法等形成導電膜，接著，藉由光微影製程在該導電膜上形成遮罩。接著，用該遮罩對導電膜進行蝕刻來形成一對電極21。然後，去除遮罩。
在此，藉由濺射法依次層疊厚度為50nm的鎢膜、厚度為400nm的鋁膜及厚度為100nm的鈦膜。接著，藉由光微影製程在鈦膜上形成遮罩，用該遮罩對鎢膜、鋁膜及鈦膜進行乾蝕刻，從而形成一對電極21。
另外，在形成一對電極21之後，為了去除蝕刻殘渣，進行洗滌處理較佳。藉由進行該洗滌處理，可以抑制一對電極21的短路。該洗滌處理可以藉由使用TMAH(Tetramethylammonium Hydroxide：四甲基氫氧化銨)溶液等鹼性溶液、稀氫氟酸、草酸、磷酸等酸性的溶液或者水進行。
接著，如圖2D所示的那樣，形成絕緣膜23。
絕緣膜23藉由CVD法或濺射法形成。
另外，也可以使用與閘極絕緣膜17相同的條件形成膜密度高且缺陷少的絕緣膜作為絕緣膜23。
注意，可將安裝在電漿CVD設備的進行了真空排氣的處理室內的基板的溫度保持為高於或等於180℃且低於或等於250℃，較佳地為高於或等於180℃且低於或等於
230℃，將來源氣體導入處理室將處理室內的壓力設定為高於或等於100Pa且低於或等於250Pa，較佳地設定為高於或等於100Pa以上且低於或等於200Pa，並對設置在處理室內的電極供應大於或等於0.17W/cm2且小於或等於0.5W/cm2，較佳地為大於或等於0.25W/cm2且小於或等於0.35W/cm2的高頻功率，以上述條件形成氧化矽膜或氮氧化矽膜作為絕緣膜23。
作為絕緣膜23的來源氣體，使用包含矽的沉積氣體及氧化氣體較佳。作為包含矽的沉積氣體的典型例子，可以舉出矽烷、乙矽烷、丙矽烷、氟化矽烷等。作為氧化氣體，可以舉出氧、臭氧、一氧化二氮、二氧化氮等。
當作為絕緣膜23的成膜條件在上述壓力的處理室中供應上述功率密度的高頻功率時，在電漿中來源氣體的分解效率得到提高，氧自由基增加，包含矽的沉積氣體的氧化提升，因此絕緣膜23中的氧含量多於化學計量組成。另一方面，由於在以上述基板溫度形成的膜中矽與氧的接合力弱，所以因在後面的製程中進行的加熱處理而膜中的一部分氧脫離。因此，可以形成包含比滿足化學計量組成的氧多的氧的氧化絕緣膜。即，可以形成藉由加熱使氧的一部分脫離的氧化絕緣膜。
藉由設置包含比滿足化學計量組成的氧多的氧的氧化絕緣膜作為絕緣膜23，可以進行加熱處理將氧擴散到氧化物半導體膜19。因此，氧化物半導體膜19所包含的氧缺陷可被填補。
接著，進行加熱處理。該加熱處理的溫度典型為高於或等於150℃且低於基板的應變點，較佳地為高於或等於250℃且低於或小於450℃，更佳地為高於或等於300℃且低於或小於450℃以下。
該加熱處理可以使用電爐、RTA(Rapid Thermal Anneal：快速熱退火)裝置等。藉由使用RTA裝置，若加熱時間短可以以高於或等於基板的應變點的溫度進行熱處理。因此，可以縮短將氧從絕緣膜23擴散到氧化物半導體膜19的時間。
加熱處理可以在氮、氧、超乾燥空氣(水的含量為等於或少於20ppm，較佳地為等於或少於1ppm，更佳地為等於或少於10ppb的空氣)、或稀有氣體(氬、氦等)的氛圍下進行。
在此，在氮及氧氛圍下進行350℃、1小時的加熱處理。
藉由上述製程可以製造臨界電壓的偏差少的具有優異的電特性的電晶體。另外，可以製造隨時間或光照射閘極BT壓力測試所導致的電特性變動少的可靠性高的電晶體。
接著，使用圖3、圖4A至圖4E說明與圖1A至圖1C不同的結構的電晶體。在此，使用圖3說明採用疊層結構作為設置在閘極絕緣膜及氧化物半導體膜上的絕緣膜的方式實施例，在這一點上該方式與圖1A至圖1C所示的電晶體10不同。
圖3所示的電晶體30具有設置在基板11上的基底絕緣膜13及形成在基底絕緣膜13上的閘極電極15。另外，在基底絕緣膜13及閘極電極15上形成包括絕緣膜31及絕緣膜32的閘極絕緣膜33。隔著閘極絕緣膜33重疊於閘極電極15的氧化物半導體膜20及接觸於氧化物半導體膜20的一對電極21。再者，在閘極絕緣膜33、氧化物半導體膜20及一對電極21上形成包括絕緣膜34及絕緣膜36的保護膜37。
另外，閘極絕緣膜33採用絕緣膜31及絕緣膜32的疊層結構。可以使用氮化矽氧化物、氮化矽、氧化鋁、氧化鉿、氧化鎵或Ga-Zn類金屬氧化物等作為絕緣膜31。另外，也可以使用藉由加熱使氧脫離的氧化絕緣膜作為絕緣膜31。藉由使用藉由加熱使氧脫離的膜作為絕緣膜31，可以降低絕緣膜32與氧化物半導體膜20的介面之間的介面態；因此，可以獲得電特性偏差少的電晶體。再者，藉由設置具有阻擋氧、氫、水等的效果的絕緣膜作為絕緣膜31，可以防止氧從氧化物半導體膜20擴散到外部且可以防止氫、水等從外部侵入到氧化物半導體膜20。作為具有阻擋氧、氫、水等的效果的絕緣膜，可以舉出氧化鋁、氮氧化鋁、氧化鎵、氮氧化鎵、氧化釔、氮氧化釔、氧化鉿、氮氧化鉿等。
藉由使用矽酸鉿(HfSiOx)、添加有氮的矽酸鉿(HfSixOyNz)、添加有氮的鋁酸鉿(HfAlxOyNz)、氧化鉿、氧化釔等high-k材料作為絕緣膜31，可以降低電晶
體的閘極漏電流。
另外，適當地使用上述材料形成厚度為大於或等於5nm且小於或等於400nm的絕緣膜作為絕緣膜31。形成厚度為大於或等於5nm且小於或等於400nm的氧化矽膜或氮氧化矽膜來形成絕緣膜32。注意，使絕緣膜31及絕緣膜32的兩個絕緣膜的總厚度在圖1A至圖1C所示的電晶體10的閘極絕緣膜17的範圍內的方式適當地選擇絕緣膜31及絕緣膜32的厚度，即可。
另外，氧化物半導體膜20暴露於在氧化氛圍下產生的電漿。作為氧化氛圍，可以舉出氧、臭氧、一氧化二氮等氛圍。再者，在電漿處理中，較佳的是，使用平行平板型電漿CVD設備，將氧化物半導體膜暴露於在對上部電極施加偏壓且對安裝基板11的下部電極不施加偏壓的狀態下產生的電漿。因此，可以以較少的損傷將氧供應到氧化物半導體膜20，且可以降低氧化物半導體膜20所包含的氧缺陷量。
另外，在電晶體30中，以接觸於氧化物半導體膜20的方式形成絕緣膜32及絕緣膜34。與圖1A至圖1C所示的閘極絕緣膜17同樣地，絕緣膜32及絕緣膜34使用膜密度高且缺陷少的絕緣膜形成。典型地，使用如下絕緣膜，即膜密度為高於或等於2.26g/cm3且低於或等於理論膜密度2.63g/cm3，較佳地為高於或等於2.30g/cm3且低於或等於2.63g/cm3，且電子自旋共振法測定的信號中的在g值為2.001處呈現的信號的自旋密度為等於或小於
2×1015spins/cm3，較佳地為等於或小於檢測下限(1×1015spins/cm3)的絕緣膜。因此，包括具有該絕緣膜32的閘極絕緣膜33的電晶體30的臨界電壓變動少，因此電晶體30具有優異的電特性。再者，藉由具有使用膜密度高的絕緣膜形成的絕緣膜32，可以抑制來自基板11、基底絕緣膜13、閘極電極15及絕緣膜31的雜質混入到氧化物半導體膜20。再者，藉由絕緣膜34，在形成絕緣膜34之後的加熱處理製程中可以降低從氧化物半導體膜20脫離的氧量；因此，可以降低氧化物半導體膜20的氧缺陷量。
另外，當氧化物半導體膜20使用包含銦的金屬氧化物形成時，絕緣膜34包含高於或等於1×1015atoms/cm3且低於或等於5×1017atoms/cm3的銦濃度。這是因為當形成絕緣膜34時氧化物半導體膜20所包含的銦擴散到絕緣膜34的緣故，因此絕緣膜34的銦濃度高於氧化物半導體膜20的銦濃度。另外，絕緣膜34的成膜溫度越高，例如為350℃或以上，絕緣膜34所包含的銦含量越多。
作為絕緣膜32及絕緣膜34，可以使用氧化矽膜、氮氧化矽膜等。
絕緣膜36可以使用厚度為大於或等於30nm且小於或等於500nm，較佳地為大於或等於100nm且小於或等於400nm的氧化矽、氮氧化矽、氮化矽氧化物、氮化矽、氧化鋁、氮氧化鋁、氮化鋁氧化物、氮化鋁等的疊層或單層設置。另外，也可以設置包含比滿足化學計量組成
的氧多的氧的氧化絕緣膜作為絕緣膜36。
電晶體30具有暴露於在氧化氛圍下產生的電漿且氧缺陷少的氧化物半導體膜。密度高且缺陷少的絕緣膜32、絕緣膜34覆蓋該氧化物半導體膜的露出部。因此，可以得到臨界電壓變動及電特性偏差少的具有優異的電特性的電晶體。另外，可以得到隨時間或光照射閘極BT壓力測試所導致的電特性變動少的具有優異的電特性的電晶體。
接著，使用圖4A至圖4E說明圖3所示的電晶體的製造方法。
如圖4A所示的那樣，與圖2A至圖2D所示的製程同樣地，在基板11上形成基底絕緣膜13及閘極電極15。接著，形成用作閘極絕緣膜33的絕緣膜31及絕緣膜32。
藉由CVD法或濺射法形成絕緣膜31。藉由使用與電晶體10中的閘極絕緣膜17相同的條件形成膜密度高且缺陷少的氧化矽膜或氮氧化矽膜作為絕緣膜32。
在此，藉由CVD法形成厚度為50nm的氮化矽膜作為絕緣膜31。另外，使用與電晶體10的閘極絕緣膜17相同的條件形成厚度為200nm的氮氧化矽膜作為絕緣膜32。藉由採用該條件，可以形成膜密度高且缺陷少的氮氧化矽膜。
在此，藉由將閘極絕緣膜33的厚度設定為厚，更佳地層疊電阻率為高於或等於5×1013Ω．cm且低於或等於
1×1015Ω．cm的氮化矽膜和氮氧化矽膜，藉此可以抑制產生在之後形成的電晶體的閘極電極15與氧化物半導體膜20或一對電極21之間的靜電破壞。
接著，如圖4B所示的那樣，與圖2A至圖2D所示的製程同樣地，在閘極絕緣膜33上形成氧化物半導體膜19。
接著，如圖4C所示的那樣，形成一對電極21。接著，將氧化物半導體膜19暴露於在氧化氛圍下產生的電漿，且向氧化物半導體膜19供應氧22，從而形成圖4D所示的氧化物半導體膜20。作為氧化氛圍，可以舉出氧、臭氧、一氧化二氮等的氛圍。再者，在電漿處理中，較佳的是，將氧化物半導體膜19暴露於在對安裝有基板11的下部電極不施加偏壓的狀態下產生的電漿。因此，可以不使氧化物半導體膜19受損傷並向氧化物半導體膜19供應氧。
在此，將氧化物半導體膜19暴露於由下列方法所產生的氧電漿：對電漿CVD設備的處理室導入一氧化二氮，使用27.12MHz的高頻電源向設置在處理室中的上部電極供應150W的高頻功率。
接著，在氧化物半導體膜20及一對電極21上形成絕緣膜34。在此，使用與電晶體10的閘極絕緣膜17相同的條件形成厚度為10nm的氮氧化矽膜。藉由採用該條件，可以形成膜密度高且缺陷少的氮氧化矽膜。
接著，也可以對絕緣膜34添加氧35。作為對絕緣膜
34添加氧35的方法，可以舉出離子佈植法、離子摻雜法、電漿處理等。因此，可以形成包含比滿足化學計量組成的氧多的氧的氧化絕緣膜作為絕緣膜34。
接著，如圖4E所示，在絕緣膜34上形成絕緣膜36。將安裝在電漿CVD設備的進行了真空排氣的處理室內的基板的溫度保持為高於或等於180℃且低於或等於250℃，較佳地為高於或等於180℃且低於或等於230℃，將來源氣體導入處理室將處理室內的壓力設定為高於或等於100Pa且低於或等於250Pa，較佳地設定為高於或等於100Pa且低於或等於200Pa，並對設置在處理室內的電極供應大於或等於0.17W/cm2且小於或等於0.5W/cm2，較佳地為大於或等於0.25W/cm2且小於或等於0.35W/cm2的高頻功率，以上述條件形成氧化矽膜或氮氧化矽膜作為絕緣膜36。
接著，與圖2A至圖2D所示的製程同樣地，進行加熱處理。
藉由上述製程可以製造臨界電壓的負向漂移得到了抑制的電晶體。另外，可以製造電晶體的臨界電壓變動少且電特性偏差少的具有優異的電特性的電晶體。另外，可以製造隨時間或光照射閘極BT壓力測試所導致的電特性變動少的可靠性高的電晶體。
注意，本實施方式所示的結構、方法等可以與其他的實施方式及實施例所示的結構、方法等適當地組合而實施。
在本實施方式中，使用圖5A至圖5C說明具有與實施方式1不同的結構的電晶體。本實施方式所示的電晶體100與實施方式1所示的電晶體的不同之處在於：本實施方式所示的電晶體100是頂閘極結構的電晶體。
圖5A至圖5C示出電晶體100的俯視圖及剖面圖。圖5A是電晶體100的俯視圖，圖5B是沿圖5A的點劃線A-B的剖面圖，並且圖5C是沿圖5A的點劃線C-D的剖面圖。注意，在圖5A中，為了明確起見，省略基板101、基底絕緣膜103、電晶體100的部分組成要素(例如，閘極絕緣膜109)、絕緣膜113等。
圖5A至圖5C所示的電晶體100包括：形成在基底絕緣膜103上的氧化物半導體膜105；與氧化物半導體膜105接觸的一對電極107；與基底絕緣膜103、氧化物半導體膜105及一對電極107接觸的閘極絕緣膜109；以及隔著閘極絕緣膜109重疊於氧化物半導體膜105的閘極電極111。另外，具有覆蓋閘極絕緣膜109及閘極電極111的絕緣膜113。再者，在閘極絕緣膜109和絕緣膜113的開口部110中，也可以具有與一對電極107接觸的佈線115。
在本實施方式所示的電晶體100中，一對電極107隔著閘極絕緣膜109重疊於閘極電極111。因此，在氧化物半導體膜105中，隔著閘極絕緣膜109相對於閘極電極111的區域用作通道區域，並且與一對電極107接觸的區
域用作源極區或汲極區。即，通道區域與源極區及汲極區接觸。由於在通道區域與源極區及汲極區之間沒有成為電阻的區域。因此可以獲得通態電流及場效應遷移率高的電晶體。
在本實施方式所示的電晶體100中，閘極絕緣膜109使用膜密度高且缺陷少的絕緣膜形成。閘極絕緣膜109的膜密度高，即典型為高於或等於2.26g/cm3且低於或等於理論膜密度2.63g/cm3，較佳地為高於或等於2.30g/cm3且低於或等於2.63g/cm3。閘極絕緣膜109所包含的矽的懸空鍵極少；即電子自旋共振法(ESR)測定的信號中示出在矽的懸空鍵的E’-center(g值為2.001)處呈現的信號的自旋密度為等於或小於2×1015spins/cm3，較佳地為等於或小於檢測下限(1×1015spins/cm3)。因此，具有該閘極絕緣膜109的電晶體100的臨界電壓變動少，而電晶體100具有優異的電特性。
作為上述閘極絕緣膜109，例如可以舉出氧化矽、氮氧化矽等。
另外，當氧化物半導體膜105使用包含銦的金屬氧化物形成時，閘極絕緣膜109包含高於或等於1×1015atoms/cm3且低於或等於5×1017atoms/cm3的銦濃度。閘極絕緣膜109的銦濃度高，這是因為當形成閘極絕緣膜109時氧化物半導體膜105所包含的銦擴散到閘極絕緣膜109的緣故。注意，閘極絕緣膜109的成膜溫度越高，例如為350℃或以上，閘極絕緣膜109所包含的銦含量越
多。
以下對電晶體100的其他結構的詳細內容進行說明。
基板101可以適當地使用實施方式1所示的基板11所舉出的基板。
基底絕緣膜103使用藉由加熱使氧的一部分脫離的氧化絕緣膜形成較佳。作為藉由加熱使氧的一部分脫離的氧化絕緣膜，使用包含比滿足化學計量組成的氧多的氧的氧化絕緣膜較佳。藉由加熱使氧的一部分脫離的氧化絕緣膜可以藉由加熱處理將氧擴散到氧化物半導體膜中。作為基底絕緣膜103的典型例子，可以舉出氧化矽、氮氧化矽、氮化矽氧化物、氧化鎵、氧化鉿、氧化釔、氧化鋁、氮氧化鋁等。
基底絕緣膜103的厚度為大於或等於50nm，較佳地為大於或等於200nm且小於或等於3000nm，更佳地為大於或等於300nm且小於或等於1000nm。藉由將基底絕緣膜103形成為厚，可以增加基底絕緣膜103的氧脫離量並減少基底絕緣膜103與在之後形成的氧化物半導體膜的介面之間的介面態。
“藉由加熱使氧的一部分脫離”是指當利用TDS(Thermal Desorption Spectroscopy：熱脫附儀)分析法時，換算為氧原子的氧的脫離量為大於或等於1.0×1018atoms/cm3，較佳地為大於或等於3.0×1020atoms/cm3。
在上述結構中，藉由加熱使氧的一部分脫離的絕緣膜也可以是氧過剩的氧化矽(SiOx(X>2))。氧過剩的
氧化矽(SiOx(X>2))是指每單位體積中的氧原子數多於矽原子數的兩倍的氧化矽。每單位體積中的矽原子數及氧原子數為藉由盧瑟福背向散射光譜學法(Rutherfore backscattering spectrometry)測定。
在此，以下說明當利用TDS分析時換算氧原子的氧的脫離量的測量方法。
當進行TDS分析時的氣體的脫離量與光譜的積分值成正比。因此，從絕緣膜的光譜的積分值以及在標準樣本的基準值所占的比例，可以計算出氣體的脫離量。標準樣本的基準值是指包含所定的原子的樣本的在光譜的積分值中原子密度所占的比例。
例如，從對標準樣本的包含所定密度的氫的矽晶片的TDS分析結果及對絕緣膜的TDS分析結果，使用算式1可以算出絕緣膜中的氧分子的脫離量(NO2)。在此，假定利用TDS分析來得到的被檢出為質量數32的所有光譜都是源自氧分子。注意，作為質量數32的物質，有CH3OH，但是CH3OH存在的可能性低，所以在此不加考慮。再者，因為包含氧原子同位素的質量數為17的氧原子及質量數為18的氧原子的氧分子在自然界中的存在比例極微量，所以不加考慮。
NO2=NH2/SH2×SO2×α (算式1)
NH2是以密度換算從標準樣本脫離的氫分子的值，且SH2是當對標準樣本進行TDS分析時的光譜的積分值。在此，將標準樣本的基準值設定為NH2/SH2。再者，SO2是當
對絕緣膜進行TDS分析時的光譜的積分值，且α是影響到TDS分析中的光譜強度的係數。關於算式1的詳細情況，參照日本專利申請公開平H6-275697號公報。注意，上述絕緣膜的氧脫離量是使用電子科學株式會社製造的熱脫附分析儀EMD-WA1000S/W以包含1×1016atoms/cm2的氫原子的矽晶片為標準樣本來測量的。
再者，在TDS分析中，氧的一部作為氧原子而被檢出。氧分子和氧原子的比率可以從氧分子的離子化比率算出。注意，因為上述α包括氧分子的離子化比率，所以藉由評估氧分子的脫離量，可以估算出氧原子的脫離量。
注意，NO2是氧分子的脫離量。在絕緣膜中，當換算為氧原子時的氧脫離量成為氧分子的脫離量的2倍。
藉由從基底絕緣膜103將氧供應到氧化物半導體膜105中，可以降低基底絕緣膜103與氧化物半導體膜105之間的介面態。因此，可以抑制由於電晶體的工作等而有可能產生的電荷等在上述基底絕緣膜103與氧化物半導體膜105之間的介面被俘獲；因此可以獲得電特性變動少的電晶體。
換言之，當在氧化物半導體膜105中產生氧缺陷時，電荷在基底絕緣膜103與氧化物半導體膜105的介面上被俘獲，而該電荷影響到電晶體的電特性。但是藉由設置加熱使氧脫離的絕緣膜作為基底絕緣膜103，可以減少氧化物半導體膜105與基底絕緣膜103的介面態，並減小氧化物半導體膜105與基底絕緣膜103的介面的電荷俘獲的影
響。
作為基底絕緣膜103，也可以使用與閘極絕緣膜109相同的膜密度高且缺陷少的如下絕緣膜，即典型地，膜密度為高於或等於2.26g/cm3且低於或等於理論膜密度2.63g/cm3，較佳地為高於或等於2.30g/cm3且低於或等於2.63g/cm3以及在電子自旋共振法測定的信號中的在g值為2.001處呈現的信號的自旋密度為小於或等於2×1015spins/cm3的絕緣膜。或者，藉由採用疊層結構作為基底絕緣膜103，如同在氧化物半導體膜105一側使用與閘極絕緣膜109相同的膜密度高且缺陷少的絕緣膜。即典型地，膜密度為高於或等於2.26g/cm3以上且低於或等於2.63g/cm3以及在電子自旋共振法測定的信號中的在g值為2.001處呈現的信號的自旋密度為小於或等於2×1015spins/cm3，較佳地為小於或等於檢測下限(1×1015spins/cm3)的絕緣膜。藉由使用使絕緣膜可以抑制電晶體的臨界電壓變動。
氧化物半導體膜105可以與實施方式1所示的氧化物半導體膜19同樣地形成。
一對電極107可以與實施方式1所示的一對電極21同樣地形成。注意，一對電極107的通道寬度方向上的長度比氧化物半導體膜105長，且從通道長度方向上的剖面圖看，一對電極107覆蓋氧化物半導體膜105的端部。藉由此結構，增加一對電極107與氧化物半導體膜105接觸的面積。因此，可以降低氧化物半導體膜105與一對電極
107的接觸電阻，且可以提高電晶體的通態電流。
閘極電極111可以與實施方式1所示的閘極電極15同樣地形成。另外，絕緣膜113可以與實施方式1所示的絕緣膜23同樣地形成。
佈線115可以適當地使用一對電極107所舉出的材料。
接著，使用圖6A至圖6D說明圖5A至圖5C所示的電晶體的製造方法。
如圖6A所示的那樣，在基板101上形成基底絕緣膜103。接著，在基底絕緣膜103上形成氧化物半導體膜105。
基底絕緣膜103藉由濺射法、CVD法等形成。
當利用濺射法形成藉由加熱使氧的一部分脫離的氧化絕緣膜作為基底絕緣膜103時，成膜氣體中的氧量高較佳，並且能夠使用氧或氧和稀有氣體的混合氣體等。典型地，成膜氣體的氧濃度較佳地為高於或等於6%且低於或等於100%。
在藉由CVD法形成氧化絕緣膜作為基底絕緣膜103的情況下，來源氣體的氫或水有時混入到氧化絕緣膜中。因此，較佳的是，在藉由CVD法形成氧化絕緣膜之後進行用於脫氫化或脫水化的加熱處理。
對利用CVD法形成的氧化絕緣膜導入氧的情況下，可以增加藉由加熱脫離的氧量。作為對氧化絕緣膜導入氧的方法，可以舉出離子佈植法、離子摻雜法、電漿浸沒離子佈植法、電漿處理等。
在此，氧化物半導體膜105可以適當地採用實施方式1所示的氧化物半導體膜19相同的形成方法。
另外，為了改善CAAC-OS膜所包含的結晶部的配向，較佳的是，改善作為氧化物半導體膜的基底絕緣膜的基底絕緣膜103的表面的平坦性。典型地，較佳的是，將基底絕緣膜103的平均面粗糙度(Ra)設定為等於或小於1nm、等於或小於0.3nm或等於或小於0.1nm。注意，在本說明書等中，平均面粗糙度(Ra)是指為了可以應用於曲面而將在JIS B 0601：2001(ISO4287：1997)中定義的算術平均面粗糙度擴大為三維來得到的值，且使用“將從基準面到指定面的偏差的絕對值平均來得到的值”表示Ra。另外，作為平坦化處理，可以採用如下處理中的一個或多個：化學機械拋光(Chemical Mechanical Polishing：CMP)處理；乾蝕刻處理；以及電漿處理(所謂的反濺射)等。電漿處理係對真空處理室中引入例如氬氣體等惰性氣體，並施加以被處理面為陰極的電場，來使表面的微細凹凸平坦化。
接著，進行加熱處理較佳。藉由進行該加熱處理，可以將基底絕緣膜103所包含的氧的一部分擴散到基底絕緣膜103與氧化物半導體膜105之間的介面附近。因此，可以降低基底絕緣膜103與氧化物半導體膜105之間的介面附近的介面態。
加熱處理的溫度典型地為高於或等於150℃且低於基板的應變點，較佳地為高於或等於250℃且低於或等於
450℃，更佳地為高於或等於300℃且低於或等於450℃。
在氦、氖、氬、氙、氪等稀有氣體或包含氮的惰性氣體氛圍中進行加熱處理。或者，也可以在惰性氣體氛圍中進行加熱之後在氧氛圍中進行加熱。上述惰性氣體氛圍及氧氛圍不包含氫、水等較佳。處理時間是3分鐘至24小時。
注意，也可以在基底絕緣膜103上形成在之後成為氧化物半導體膜105的氧化物半導體膜，進行上述加熱處理，然後對該氧化物半導體膜的一部分進行蝕刻，來形成氧化物半導體膜105。藉由進行該製程，可以將基底絕緣膜103所包含的氧中的更多的氧擴散到基底絕緣膜103與氧化物半導體膜105的介面附近。
接著，如圖6B所示的那樣，形成一對電極107。一對電極107可以適當地採用與實施方式1所示的一對電極21相同的形成方法。或者，也可以藉由印刷法或噴墨法形成一對電極107。
接著，如圖6C所示的那樣，在形成閘極絕緣膜109之後，在閘極絕緣膜109上形成閘極電極111。
閘極絕緣膜109可以適當地採用與實施方式1所示的閘極絕緣膜17相同的形成方法，從而可以形成膜密度高且缺陷少的氧化矽膜或氮氧化矽膜。
另外，氧容易沿著形成有CAAC-OS膜的表面或CAAC-OS膜的表面移動。因此，氧容易從經過元件分離的氧化物半導體膜105的側面脫離，且氧缺陷容易形成於
側面。然而，藉由在氧化物半導體膜105上設置藉由加熱使氧的一部分脫離的氧化絕緣膜和該氧化絕緣膜上的金屬氧化膜作為閘極絕緣膜109，可以抑制氧從氧化物半導體膜105的側面脫離。因此，可以抑制氧化物半導體膜105的側面的導電性的上升。
閘極電極111可以適當地採用實施方式1所示的閘極電極15的形成方法。
接著，如圖6D所示的那樣，在閘極絕緣膜109及閘極電極111上形成絕緣膜113，然後形成與一對電極107連接的佈線115。
可以與實施方式1所示的絕緣膜23相同地形成絕緣膜113。
接著，與實施方式1同樣地，進行加熱處理。該加熱處理的溫度典型地為高於或等於150℃且低於基板的應變點，較佳地為高於或等於250℃且低於或等於450℃，更佳地為高於或等於300℃且低於或等於450℃。
藉由利用濺射法、CVD法、蒸鍍法等形成導電膜之後，在該導電膜上形成遮罩對導電膜進行蝕刻來形成佈線115。在導電膜上形成的遮罩可以適當地使用印刷法、噴墨法、光微影法形成。然後去除遮罩。另外，也可以藉由雙鑲嵌法形成佈線115。
藉由上述製程可以製造電晶體的臨界電壓變動少且電特性偏差少的具有優異的電特性的電晶體。另外，可以製造隨時間或光照射閘極BT壓力測試所導致的電特性變動
少的可靠性高的電晶體。
注意，本實施方式所示的結構、方法等可以與其他的實施方式及實施例所示的結構、方法等適當地組合而實施。
在本實施方式中，使用圖7A和圖7B說明具有與實施方式1及實施方式2不同的結構的電晶體。本實施方式所示的電晶體120與實施方式2所示的電晶體100的不同之處在於：在本實施方式所示的電晶體120中，閘極電極不與一對電極重疊，並且氧化物半導體膜添加有摻雜劑。
圖7A和圖7B示出電晶體120的俯視圖及剖面圖。圖7A是電晶體120的俯視圖，圖7B是沿圖7A的點劃線A-B的剖面圖。另外，在圖7A中，為了明確起見，省略基板101、基底絕緣膜103、電晶體120的部分組成要素(例如，閘極絕緣膜109)、絕緣膜113等。
圖7B所示的電晶體120包括：形成在基底絕緣膜103上的氧化物半導體膜121；與氧化物半導體膜121接觸的一對電極107；與基底絕緣膜103、氧化物半導體膜121及一對電極107接觸的閘極絕緣膜109；以及隔著閘極絕緣膜109重疊於氧化物半導體膜121的閘極電極129。另外，具有覆蓋閘極絕緣膜109及閘極電極129的絕緣膜113。再者，也可以在閘極絕緣膜109及絕緣膜113的開口部110(參照圖7A)中具有接觸於一對電極
107的佈線115。
本實施方式所示的電晶體120在氧化物半導體膜121中包括：隔著閘極絕緣膜109重疊於閘極電極129的第一區域123；添加有摻雜劑的一對第二區域125；以及與一對電極107接觸的一對第三區域127。注意，第一區域123及第三區域127沒有添加摻雜劑。以夾著第一區域123的方式設置一對第二區域125。另外，以夾著第一區域123及第二區域125的方式設置一對第三區域127。
第一區域123在電晶體120中用作通道區域。在第三區域127的與一對電極107接觸的區域中，包含氧的一部分擴散到一對電極107，產生氧缺陷，進行n型化。因此，第三區域127的一部分用作源極區及汲極區。由於第二區域添加有摻雜劑而具有高導電率，所以第二區域用作低電阻區域，可以降低通道區域與源極區及汲極區之間的電阻。因此，可以提高電晶體120的通態電流及場效應遷移率。
作為對第二區域125添加的摻雜劑，可以使用硼、氮、磷及砷中的至少一種以上。或者，可以使用氦、氖、氬、氪和氙中的至少一種以上。另外，摻雜劑也可以適當地組合包含有硼、氮、磷及砷中的一種以上與氦、氖、氬、氪及氙中的一種以上。
另外，包含在一對第二區域125中的摻雜劑的濃度為高於或等於5×1018atoms/cm3且低於或等於1×1022atoms/cm3，較佳地為高於或等於5×1018atoms/cm3且低於
5×1019atoms/cm3。
由於第二區域125包含摻雜劑，所以可以增加載流子密度或缺陷。因此，與不包含摻雜劑的第一區域123及第三區域127相比，第二區域125可以提高導電性。注意，如果使摻雜劑濃度增加得太多，則摻雜劑阻礙載流子的遷移，導致第二區域125的導電性的降低。
第二區域125的導電率為高於或等於0.1S/cm且低於或等於1000S/cm，較佳地為高於或等於10S/cm且低於或等於1000S/cm。
接著，使用圖6A至6B及圖7A至圖7B說明本實施方式所示的電晶體120的製造方法。
與實施方式2同樣地，藉由圖6A和圖6B的製程在基板101上形成基底絕緣膜103，在基底絕緣膜103上形成氧化物半導體膜121，並且在氧化物半導體膜121上形成一對電極107。接著，在氧化物半導體膜121及一對電極107上形成閘極絕緣膜109。之後，以隔著閘極絕緣膜109重疊於氧化物半導體膜121的一部分的方式形成閘極電極129。
在此，說明形成閘極電極的寬度被微型化到小於或等於曝光裝置的解析度極限的方法之例子。較佳的是，對用於形成閘極電極129的遮罩進行縮小處理(slimming process)形成具有更微細的結構的遮罩。作為縮小處理，例如可以採用使用氧自由基等的灰化處理。但是，作為縮小處理，只要是能夠將藉由光微影法等形成的遮罩加工為
更微細的處理，就可以使用灰化處理以外的方法。另外，由於根據藉由縮小處理形成的遮罩決定電晶體的通道長度，所以較佳的是，採用控制性良好的處理。縮小處理的結果，可以將藉由光微影法等形成的遮罩的寬度微型化到小於或等於曝光裝置的解析度極限，較佳地為小於或等於曝光裝置的解析度極限的1/2，更佳地為小於或等於曝光裝置的解析度極限的1/3。例如，所形成的遮罩的寬度可以實現大於或等於20nm且小於或等於2000nm，較佳地為大於或等於50nm且小於或等於350nm。再者，藉由在使縮小了的遮罩縮退的同時對導電膜進行蝕刻，可以形成被微型化到小於或等於曝光裝置的解析度極限的寬度的閘極電極129。
接著，將一對電極107及閘極電極129用作遮罩，對氧化物半導體膜121添加摻雜劑。作為對氧化物半導體膜121添加摻雜劑的方法，可以使用離子摻雜法或離子佈植法。
此外，雖然示出了在覆蓋氧化物半導體膜121地形成有閘極絕緣膜109的狀態下對上述氧化物半導體膜121添加摻雜劑的情況，但是也可以在氧化物半導體膜121露出的狀態下添加摻雜劑。
再者，也可以採用離子摻雜法或離子佈植法等注入之外的方法進行上述摻雜劑的添加。例如，藉由在包含所添加的元素的氣體氛圍下產生電漿，並對氧化物半導體膜121進行電漿處理，可以添加摻雜劑。作為上述產生電漿
的裝置，可以使用乾蝕刻裝置、電漿CVD設備等。
另外，也可以在加熱基板101的同時進行摻雜劑的添加處理。
在此，藉由離子佈植法對氧化物半導體膜121添加磷。
然後，進行加熱處理。作為該加熱處理的溫度，典型地採用高於或等於150℃且低於或等於450℃，較佳地為高於或等於250℃且低於或等於325℃的溫度。或者，也可以以將溫度從250℃逐漸上升到325℃的方式進行加熱。
藉由該加熱處理，可以提高第二區域125的導電率。注意，在該加熱處理中，第一區域123、第二區域125及第三區域127成為多晶結構、非晶結構或CAAC-OS。
然後，與實施方式2同樣地，形成絕緣膜113，進行加熱處理，然後形成佈線115，從而可以形成圖7A和圖7B所示的電晶體120。
藉由上述製程，可以製造電晶體的臨界電壓變動少且電特性偏差少的具有優異的電特性的電晶體。另外，可以製造隨時間或光照射閘極BT壓力測試所導致的電特性變動少的可靠性高的電晶體。
注意，本實施方式所示的結構、方法等可以與其他的實施方式及實施例所示的結構、方法等適當地組合而實施。
在本實施方式中，使用圖8A和圖8B說明具有與實施方式1至實施方式3不同的結構的電晶體。本實施方式所示的電晶體130與其他實施方式所示的電晶體的不同之處在於氧化物半導體膜的結構：在本實施方式所示的電晶體130中，在通道區域與源極區及汲極區之間具有電場緩和區域。
圖8A和圖8B示出電晶體130的俯視圖及剖面圖。圖8A是電晶體130的俯視圖，圖8B是沿圖8A的點劃線A-B的剖面圖。注意，在圖8A中，為了明確起見，省略基板101、基底絕緣膜103、電晶體130的部份組成要素(例如，閘極絕緣膜109)、絕緣膜113等。
圖8B所示的電晶體130包括：形成在基底絕緣膜103上的氧化物半導體膜131；與氧化物半導體膜131接觸的一對電極139；與基底絕緣膜103、氧化物半導體膜131及一對電極139接觸的閘極絕緣膜109；以及隔著閘極絕緣膜109重疊於氧化物半導體膜131的閘極電極129。另外，具有覆蓋閘極絕緣膜109及閘極電極129的絕緣膜113。再者，也可以在閘極絕緣膜109及絕緣膜113的開口部110中具有接觸於一對電極139的佈線115。
本實施方式所示的電晶體130在氧化物半導體膜131中包括：隔著閘極絕緣膜109重疊於閘極電極的第一區域133；添加有摻雜劑的一對第二區域135；以及與一對電
極139接觸的添加有摻雜劑的一對第三區域137。注意，第一區域133沒有添加摻雜劑。以夾著第一區域133的方式設置一對第二區域135。另外，以夾著第一區域133及第二區域135的方式設置一對第三區域137。
作為對第二區域135及第三區域137添加的摻雜劑，可以適當地使用與實施方式3所示的第二區域125相同的摻雜劑。
另外，可以使第二區域135及第三區域137所包含的摻雜劑的濃度及導電率與實施方式3所示的第二區域125的摻雜劑的濃度及導電率相同。注意，在本實施方式中，第三區域137的摻雜劑的濃度及導電率比第二區域135的濃度及導電率高。
第一區域133在電晶體130中用作通道區域。第二區域135用作電場緩和區域。在第三區域137的與一對電極139接觸的區域中，根據一對電極139的材料而氧的一部分擴散到一對電極139，產生氧缺陷，進行n型化。另外，由於第三區域137添加有摻雜劑而具有高導電率，所以可以降低第三區域137與一對電極139的接觸電阻。因此，可以提高電晶體130的通態電流及場效應遷移率。
此外，為了對第三區域137添加摻雜劑，較佳的是，將一對電極139的厚度減薄，典型地將其設定為大於或等於10nm且小於或等於100nm，較佳地設定為大於或等於20nm且小於或等於50nm。
接著，使用圖6A、圖6B、圖8A、及圖8B說明本實
施方式所示的電晶體130的製造方法。
與實施方式2同樣地，藉由圖6A和圖6B的製程在基板101上形成基底絕緣膜103，在基底絕緣膜103上形成氧化物半導體膜131，並且在氧化物半導體膜131上形成一對電極139(參照圖8B)。接著，在氧化物半導體膜131及一對電極139上形成閘極絕緣膜109，並且以隔著閘極絕緣膜109重疊於氧化物半導體膜131的一部分的方式形成閘極電極129。
接著，將閘極電極129用作遮罩，對氧化物半導體膜131添加摻雜劑。作為添加摻雜劑的方法，可以適當地使用實施方式3所示的方法。注意，在本實施方式中，不僅對第二區域135添加摻雜劑，而且對第三區域137添加摻雜劑。第三區域137的摻雜劑濃度比第二區域135的摻雜劑濃度高。使摻雜劑濃度的分佈的峰值位於第三區域137的方式適當地使用添加方法的條件。在此情況下，第三區域137與一對電極139重疊，而第二區域135與一對電極139不重疊。因此，由於在第二區域135中摻雜劑濃度的分佈的峰值位於基底絕緣膜103，所以第二區域135中的摻雜劑濃度比第三區域137的摻雜劑濃度低。
然後，進行加熱處理。作為該加熱處理的溫度，典型地採用高於或等於150℃且低於或等於450℃，較佳地為高於或等於250℃且低於或等於325℃的溫度。或者，也可以以將溫度從250℃逐漸上升到325℃的方式進行加熱。
藉由該加熱處理，可以提高第二區域135及第三區域137的導電率。注意，在該加熱處理中，第一區域133、第二區域135及第三區域137成為多晶結構、非晶結構或CAAC-OS。
然後，與實施方式2同樣地，形成絕緣膜113，進行加熱處理，然後形成佈線115。從而可以形成圖8A和圖8B所示的電晶體130。
在本所示的電晶體130的氧化物半導體膜131中，包括成為通道區域的第一區域133與用作源極區及汲極區的第三區域137之間具有用作電場緩和區域的第二區域135。因此，與實施方式2所示的電晶體100相比，可以抑制電晶體的劣化。另外，由於與一對電極139接觸的第三區域137包含摻雜劑，所以可以進一步降低一對電極139與第三區域137的接觸電阻。從而可以製造通態電流得到了提高的電晶體。另外，可以製造電晶體的臨界電壓變動少且電特性的偏差少的具有優異的電特性的電晶體。另外，可以製造隨時間或光照射閘極BT壓力測試所導致的電特性變動少的可靠性高的電晶體。
注意，本實施方式所示的結構、方法等可以與其他的實施方式及實施例所示的結構、方法等適當地組合而實施。
在本實施方式中，使用圖9A和圖9B說明具有與實
施方式1至實施方式4不同的結構的電晶體。
圖9A所示的電晶體210包括：設置在基板101上的基底絕緣膜103；形成在基底絕緣膜103上的氧化物半導體膜211；與基底絕緣膜103及氧化物半導體膜211接觸的閘極絕緣膜109；以及隔著閘極絕緣膜109重疊於氧化物半導體膜211的閘極電極129。另外，還包括：覆蓋閘極絕緣膜109及閘極電極129的絕緣膜217；以及閘極絕緣膜109及絕緣膜217的開口部中的接觸於氧化物半導體膜211的佈線219。
在本實施方式所示的電晶體210中，氧化物半導體膜211包括：隔著閘極絕緣膜109重疊於閘極電極129的第一區域213；以及添加有摻雜劑的一對第二區域215。注意，第一區域213沒有添加摻雜劑。另外，以夾著第一區域213的方式設置一對第二區域215。
在電晶體210中，第一區域213用作通道區域。第二區域215用作源極區及汲極區。
作為對第二區域215添加的摻雜劑，可以適當地使用與實施方式3所示的第二區域125相同的摻雜劑。
另外，第二區域215所包含的摻雜劑的濃度及導電率可以與實施方式3所示的第二區域125的摻雜劑的濃度及導電率相同。
圖9B所示的電晶體220包括：設置在基板101上的基底絕緣膜103；形成在基底絕緣膜103上的氧化物半導體膜211；與氧化物半導體膜211接觸的用作源極電極及
汲極電極的一對電極225；與氧化物半導體膜211的至少一部分接觸的閘極絕緣膜223；以及閘極絕緣膜223上的與氧化物半導體膜211重疊的閘極電極129。
再者，具有接觸於閘極電極129的側面的側壁絕緣膜221。另外，在基底絕緣膜103、閘極電極129、側壁絕緣膜221及一對電極225上具有絕緣膜217。另外，在絕緣膜217的開口部中具有與一對電極225接觸的佈線219。
在圖9B所示的電晶體中，氧化物半導體膜211包括：隔著閘極絕緣膜223重疊於閘極電極129的第一區域213；以及添加有摻雜劑的一對第二區域215。注意，第一區域213沒有添加摻雜劑。另外，以夾著第一區域213的方式設置一對第二區域215。
電晶體的一對電極225的端部位於側壁絕緣膜221上，並且在氧化物半導體膜211中，一對電極225覆蓋包含摻雜劑的一對第二區域215的所有露出部。因此，可以利用側壁絕緣膜221的寬度控制通道長度方向上的源極電極-汲極電極間的距離(更正確地說，與一對電極225接觸的氧化物半導體膜211之間的距離)。換言之，在難以用遮罩形成圖案的微型裝置中，可以在不使用遮罩的條件下形成與氧化物半導體膜211接觸的一對電極225的通道一側的端部。再者，由於不使用遮罩，所以可以降低多個電晶體中的加工偏差。
設置在本實施方式所示的電晶體210、220中的閘極絕緣膜109、223是膜密度高的缺陷少的絕緣膜。因此，
可以製造電晶體的臨界電壓變動少且電特性的偏差少的具有優異的電特性的電晶體。另外，可以製造隨時間或光照射閘極BT壓力測試所導致的電特性變動少的可靠性高的電晶體。
注意，本實施方式所示的結構、方法等可以與其他的實施方式及實施例所示的結構、方法等適當地組合而實施。
在本實施方式中，使用圖10說明具有與實施方式1至實施方式5不同的結構的電晶體。本實施方式所示的電晶體具有隔著氧化物半導體膜相對的多個閘極電極。注意，雖然在本實施方式中使用實施方式2所示的電晶體進行說明，但是也可以與其他實施方式適當地組合。
圖10所示的電晶體230包括：設置在基板101上的閘極電極231；以及覆蓋閘極電極231的絕緣膜233。再者，圖10所示的電晶體230還包括：形成在絕緣膜233上的氧化物半導體膜105；與氧化物半導體膜105接觸的一對電極107；與絕緣膜233、氧化物半導體膜105及一對電極107接觸的閘極絕緣膜109；以及隔著閘極絕緣膜109重疊於氧化物半導體膜105的閘極電極111。另外，還包括覆蓋閘極絕緣膜109及閘極電極111的絕緣膜113。再者，在閘極絕緣膜109及絕緣膜113的開口部中也可以具有接觸於一對電極107的佈線115。
閘極電極231可以與實施方式1所示的閘極電極15同樣地形成。另外，為了提高在之後形成的絕緣膜233的覆蓋性，較佳的是，閘極電極231的側面為錐形形狀。將基板101與閘極電極231的側面所成的角度設定為大於或等於20°且小於或等於70°，較佳地設定為大於或等於30°且小於或等於60°。
絕緣膜233可以與實施方式2所示的基底絕緣膜103同樣地形成。注意，由於在之後在絕緣膜233上形成氧化物半導體膜105，所以絕緣膜233的表面平坦較佳。因此，將在之後成為絕緣膜233的絕緣膜形成在基板101及閘極電極231上，然後對該絕緣膜進行平坦化處理，從而形成表面的凹凸少的絕緣膜233。
本實施方式所示的電晶體230具有隔著氧化物半導體膜105相對的閘極電極231及閘極電極111。藉由對閘極電極231和閘極電極111施加不同的電位，可以控制電晶體230的臨界電壓，較佳地可以使臨界電壓正向漂移。
設置在本實施方式所示的電晶體230中的閘極絕緣膜109是膜密度高的缺陷少的絕緣膜。因此，可以製造電晶體的臨界電壓變動少且電特性偏差少的具有優異的電特性的電晶體。另外，可以製造隨時間或光照射閘極BT壓力測試所導致的電特性變動少的可靠性高的電晶體。
注意，本實施方式所示的結構、方法等可以與其他的實施方式及實施例所示的結構、方法等適當地組合而實施。
在本實施方式中，作為實施方式1至實施方式6所示的電晶體，說明降低了包含在氧化物半導體膜中的氫的濃度的電晶體的製造方法。雖然在此典型地使用實施方式1及實施方式2進行說明；但是，本實施方式可以與其他實施方式適當地組合。注意，只要將本實施方式所示的製程中的一個以上與實施方式1及實施方式2所示的電晶體的製程組合即可，而不需要組合所有製程。
在實施方式1所示的氧化物半導體膜19及實施方式2所示的氧化物半導體膜105中，較佳的是，將氫濃度設定為低於5×1018atoms/cm3，較佳地設定為低於或等於1×1018atoms/cm3，更佳地設定為低於或等於5×1017atoms/cm3，進一步佳地設定為低於或等於1×1016atoms/cm3。
包含在氧化物半導體膜19、105中的氫與接合到金屬原子的氧起反應而成為水，同時在氧脫離的晶格(或氧脫離的部分)中形成缺陷。另外，氫與氧接合而產生作為載流子的電子。因此，在形成氧化物半導體膜的製程中，藉由極力降低包含氫的雜質，可以降低氧化物半導體膜的氫濃度。藉由將儘量去除氫實現高度純化的氧化物半導體膜用作通道區，可以降低臨界電壓的負向漂移，且可以將在電晶體的源極電極與汲極電極之間產生的洩漏電流，典型為每通道寬度的關閉狀態電流降低到幾yA/μm至幾
zA/μm，從而可以提高電晶體的電特性。
作為降低氧化物半導體膜19中的氫濃度的第一方法，可以舉出如下方法：即在形成氧化物半導體膜19之前藉由加熱處理或電漿處理使基板11、基底絕緣膜13、閘極電極15、閘極絕緣膜17分別所包含的氫或水脫離。因此，可以防止在之後的加熱處理中附著到或包含於基板11至閘極絕緣膜17的氫或水擴散到氧化物半導體膜19中。在惰性氛圍、減壓氛圍或乾燥空氣氛圍中以高於或等於100℃且低於基板的應變點的溫度進行加熱處理。再者，電漿處理使用稀有氣體、氧、氮或氧化氮(氧化亞氮、一氧化二氮、二氧化氮等)。注意，在實施方式2至實施方式6中，在形成氧化物半導體膜105之前，藉由加熱處理或電漿處理使基板101及基底絕緣膜103分別所包含的氫或水脫離。
作為降低氧化物半導體膜19、105中的氫濃度的第二方法，可以舉出如下方法：即在利用濺射裝置形成氧化物半導體膜之前將虛擬基板搬入到濺射裝置，且在虛擬基板上形成氧化物半導體膜，來去除附著在靶材表面或防著板的氫、水等的方法。因此，可以降低氫或水等混入到氧化物半導體膜中。
作為降低氧化物半導體膜19、105中的氫濃度的第三方法，可以舉出如下方法：即當例如藉由濺射法形成氧化物半導體膜時，將基板溫度設定為高於或等於150℃且低於或等於750℃，較佳地設定為高於或等於150℃且低於
或等於450℃，更佳地設定為高於或等於200℃且低於或等於350℃的方法。藉由該方法，可以抑制氫或水等混入到氧化物半導體膜中。
在此，以下詳細說明能夠降低包含在氧化物半導體膜19、105中的氫的濃度的濺射裝置。
較佳的是，將形成氧化物半導體膜的處理室的洩漏率設定為低於或等於1×10-10Pa．m3/秒，由此當利用濺射法形成氧化物半導體膜時，可以降低氫或水等混入到膜中。
另外，較佳的是，適當地組合乾燥泵等粗真空泵與濺射離子泵、渦輪分子泵及低溫泵等高真空泵進行濺射裝置的處理室的排氣。渦輪分子泵在大分子的排氣方面優秀，但是對氫和水的排氣能力低。有效的是，將其與對氫的排氣能力高的濺射離子泵或對水的排氣能力高的低溫泵組合而使用。
存在於處理室內側的吸附物雖然因為吸附於內壁不會影響到處理室的壓力，但是卻會成為從處理室排氣時的氣體釋放的原因。因此，雖然洩漏率和排氣速度之間沒有關聯，但是重要的是：使用排氣能力高的泵，儘量使存在於處理室內的吸附物脫離，以預先實現排氣。注意，為了促進吸附物的脫離，也可以焙烤處理室。藉由進行焙烤可以使吸附物的脫離速度提高到10倍左右。可以在高於或等於100℃且低於或等於450℃進行焙烤。此時，一邊導入惰性氣體一邊去除吸附物，這樣可以使僅靠排氣不容易脫離的水等的脫離速度得到進一步的提高。
這樣，在形成氧化物半導體膜的製程中，藉由利用處理室中的壓力、處理室中的洩漏率等儘量抑制雜質的混入，可以降低包含在氧化物半導體膜中的氫或水等的混入。
作為降低氧化物半導體膜19、105中的氫濃度的第四方法，可以舉出如下方法：即作為來源氣體使用去除了包含氫的雜質的高純度氣體的方法。因此，可以降低氫或水等混入到氧化物半導體膜中。
作為降低氧化物半導體膜19、105中的氫濃度的第五方法：在形成氧化物半導體膜之後進行加熱處理。藉由該加熱處理，可以進行氧化物半導體膜的脫氫化或脫水化。
加熱處理的溫度典型地為高於或等於150℃且低於基板的應變點，較佳地為高於或等於250℃且低於或等於450℃，更佳地為高於或等於300℃且低於或等於450℃。
在氦、氖、氬、氙、氪等稀有氣體或包含氮的惰性氣體氛圍中進行加熱處理。或者，也可以在惰性氣體氛圍中進行加熱之後在氧氛圍中進行加熱。另外，上述惰性氣體氛圍及氧氛圍不包含氫、水等較佳。處理時間是3分鐘至24小時。
另外，如圖2B及圖6A所示，可以在形成經過元件分離的氧化物半導體膜19、105之後進行上述用於脫氫化或脫水化的加熱處理。藉由經過上述製程，在用於脫氫化或脫水化的加熱處理中，可以高效地釋放閘極絕緣膜17或基底絕緣膜103所包含的氫或水等。
另外，用來脫水化或脫氫化的加熱處理既可以進行多次，又可以兼作其他加熱處理。
藉由將上述降低氧化物半導體膜中的氫濃度的第一方法至第五方法中的一個以上與實施方式1至實施方式6所示的電晶體的製造方法組合，可以製造通道區域具有盡可能地降低氫或水而高度純化了的氧化物半導體膜的電晶體。因此，可以降低臨界電壓的負向漂移，且可以將在電晶體的源極電極與汲極電極之間產生的洩漏電流，典型為每通道寬度的關閉狀態電流降低到幾yA/μm至幾zA/μm，從而可以提高電晶體的電特性。因此，根據本實施方式可以製造臨界值的負向漂移得到了抑制、洩漏電流低且具有優異的電特性的電晶體。
在本實施方式中，使用圖11說明在下部具有使用第一半導體材料的電晶體且在上部具有使用第二半導體材料的電晶體的半導體裝置，在該半導體裝置中，在使用第一半導體材料的電晶體中使用半導體基板。
圖11是示出如下半導體裝置的剖面結構的一個例子，在該半導體裝置中，在下部具有使用第一半導體材料的電晶體，在上部具有使用第二半導體材料的電晶體。在此，作為第一半導體材料和第二半導體材料使用不同的材料。例如，可以將氧化物半導體以外的半導體材料用作第一半導體材料，而將氧化物半導體用作第二半導體材料。
作為氧化物半導體以外的材料，例如可以使用矽、鍺、矽鍺、碳化矽或砷化鎵等，使用單晶半導體或多晶半導體較佳。使用單晶半導體的電晶體容易進行高速工作。另一方面，使用氧化物半導體的電晶體可以用於利用每通道寬度的關閉狀態電流充分低，即幾yA/μm至幾zA/μm左右的電路。因此，也可以使用圖11所示的半導體裝置例如形成低耗電量的邏輯電路。另外，作為第一半導體材料，也可以使用有機半導體材料等。
電晶體704a、電晶體704b及電晶體704c也可以分別使用n通道型電晶體(NMOSFET)或p通道型電晶體(PMOSFET)。在此，示出作為電晶體704a及電晶體704b使用p通道型電晶體，且作為電晶體704c使用n通道型電晶體的例子。在圖11所示的例子中，電晶體704a及電晶體704b與其他元件藉由STI(Shallow Trench Isolation：淺溝槽隔離)702絕緣分離。另一方面，電晶體704c與電晶體704a及704b藉由STI 702絕緣分離。藉由使用STI 702，可以抑制因LOCOS等元件分離法產生的元件分離部的鳥嘴效應(bird’s beak)，從而可以實現元件分離部的縮小等。另一方面，在不要求電晶體結構的微型化的半導體裝置中，不必須需要形成STI 702，也可以使用LOCOS等元件分離方法。
圖11中的電晶體704a、電晶體704b及電晶體704c分別包括：設置在基板701中的通道區域；以夾著通道區域的方式設置的雜質區域705(也稱為源極區及汲極
區)；設置在通道區域上的閘極絕緣膜706；以及在閘極絕緣膜706上以重疊於通道區域的方式設置的閘極電極707、708。閘極電極可以採用如下疊層結構：層疊有由用來提高加工精度的第一材料構成的閘極電極707和由作為佈線以低電阻化為目的的第二材料構成的閘極電極708的結構，但是不侷限於該結構；可以根據被要求的條件適當地調整材料、疊層數、形狀等。注意，雖然在圖式中有時不明確示出源極電極或汲極電極，但是為了方便起見，有時將這種狀態也稱作電晶體。
再者，設置在基板701中的雜質區域705與接觸插頭714a連接。在此，接觸插頭714a也用作電晶體704a等的源極電極或汲極電極。此外，在雜質區域705與通道區域之間設置有與雜質區域705不同的雜質區域。該雜質區域起到根據被導入的雜質的濃度而用作LDD區域或擴展區域控制通道區域附近的電場分佈的功能。在閘極電極707、708的側壁上隔著絕緣膜709具有側壁絕緣膜710。藉由使用絕緣膜709或側壁絕緣膜710，可以形成LDD區域或擴展區域。
另外，絕緣膜711覆蓋電晶體704a、電晶體704b及電晶體704c。絕緣膜711可以具有保護膜的功能，由此可以防止雜質從外部侵入到通道區域。此外，當利用CVD法並使用氮化矽等材料形成絕緣膜711時，在作為通道區域使用單晶矽的情況下可以藉由加熱處理進行單晶矽的氫化。作為絕緣膜711使用具有拉伸應力或壓縮應力
的絕緣膜，可以對構成通道區域的半導體材料施加應變。藉由在採用n通道型電晶體的情況下對成為通道區域的矽材料施加拉伸應力，且在採用p通道型電晶體的情況下對成為通道區域的矽材料施加壓縮應力，可以提高各電晶體的遷移率。
在此，圖11中的電晶體750具有與實施方式2所示的電晶體100相同的結構。再者，電晶體750的基底絕緣膜具有障壁膜724、絕緣膜725a和絕緣膜725b的三層結構，並且有隔著基底絕緣膜相對於電晶體750的氧化物半導體膜的閘極電極751。較佳的是，絕緣膜725a使用對氫、水及氧具有阻擋效果的絕緣膜形成，典型地使用氧化鋁膜形成。絕緣膜725b可以適當地使用實施方式2所示的基底絕緣膜103。
另外，雖然在此使用實施方式2所示的電晶體100說明電晶體750，但是可以適當地使用實施方式1至實施方式7所示的電晶體。
使用第二半導體材料的電晶體750根據所需要的電路結構電連接到下層的電晶體704a等的使用第一半導體材料的電晶體。在圖11中，作為一個例子示出電晶體750的源極電極或汲極電極與電晶體704a的源極電極或汲極電極電連接的結構。
使用第二半導體材料的電晶體750的源極電極和汲極電極中的一方藉由貫通電晶體750的閘極絕緣膜726、絕緣膜727、絕緣膜728、絕緣膜729的接觸插頭730b連接
到形成在電晶體750的上方的佈線734a。閘極絕緣膜726、絕緣膜727可以適當地使用實施方式1至實施方式7所示的結構、材料。
佈線734a埋入在絕緣膜731中。佈線734a使用例如銅、鋁等低電阻導電材料較佳。藉由使用低電阻導電材料，可以降低傳播在佈線734a的信號的RC延遲。當作為佈線734a使用銅時，為了防止銅擴散到通道區域，形成障壁膜733。作為障壁膜，例如可以使用利用如下層的膜：氮化鉭；氮化鉭與鉭的疊層；氮化鈦；氮化鈦與鈦的疊層等，但是只要確保佈線材料的擴散防止功能以及與佈線材料或基底膜等的密著性，就不侷限於由上述材料形成的膜。障壁膜733和佈線734a也可以是兩個不同的層，也可以使佈線材料含有成為障壁膜的材料且藉由加熱處理使其析出在設置於絕緣膜731中的開口的內壁來形成障壁膜733。
作為絕緣膜731，可以使用氧化矽、氮氧化矽、氮化矽氧化物、BPSG(Boron Phosphorus Silicate Glass；硼磷矽玻璃)、PSG(Phosphorus Silicate Glass；磷矽玻璃)、添加有碳的氧化矽(SiOC)、添加有氟的氧化矽(SiOF)、作為以Si(OC2H5)4為原料的氧化矽的TEOS(Tetraethyl orthosilicate：四乙氧基矽烷)、HSQ(Hydrogen Silsesquioxane：氫矽倍半環氧乙烷)、MSQ(Methyl Silsesquioxane：甲基矽倍半環氧乙烷)、OSG(Organo Silicate Glass：有機矽酸鹽玻璃)、有機聚合物
類材料等的絕緣體。尤其是，當進行半導體裝置的微型化時，由於佈線之間的寄生電容變為明顯而信號延遲增大。所以氧化矽的相對介電常數(k=4.0至4.5)太高，因此使用等於或小於k=3.0的材料較佳。另外，由於在將佈線埋入在該絕緣膜中之後進行CMP處理，所以要求絕緣膜具有機械強度。只要確保該機械強度，就可以使它們多孔(porous)化而實現低介電常數化。絕緣膜731藉由濺射法、CVD法、包括旋塗法(Spin On Glass：旋塗玻璃，也稱為SOG)的塗佈法等形成。
在絕緣膜731上也可以設置絕緣膜732。絕緣膜732用作在將佈線材料埋入在絕緣膜731中之後藉由CMP等進行平坦化處理時使用的蝕刻阻止層。
在佈線734a上設置有障壁膜735，並且在障壁膜735上設置有保護膜740。障壁膜735是用來防止銅等佈線材料的擴散的膜。障壁膜735不侷限於只設置在佈線734a的頂面上，而也可以設置在絕緣膜731、732上。障壁膜735可以使用氮化矽或SiC、SiBON等絕緣材料形成。
佈線734a藉由接觸插頭730a連接到設置在障壁膜724的下方的佈線723。與接觸插頭730b不同，接觸插頭730a貫通障壁膜724、絕緣膜725a、絕緣膜725b、閘極絕緣膜726、絕緣膜727、絕緣膜728、絕緣膜729電連接到佈線723。因此，接觸插頭730a的高度比接觸插頭730b的高度高。當使接觸插頭730a的直徑與接觸插頭730b的直徑相同時，接觸插頭730a的縱橫比大於接觸插
頭730b的縱橫比，但是也可以使接觸插頭730a的直徑與接觸插頭730b的直徑不同。另外，雖然示出了使用一個材料形成一個連續的接觸插頭730a的例子；但是，例如也可以另行分開形成貫通障壁膜724、絕緣膜725a及絕緣膜725b的接觸插頭和貫通閘極絕緣膜726、絕緣膜727、絕緣膜728、絕緣膜729的接觸插頭。
與佈線734a、734b同樣，佈線723被障壁膜722、724覆蓋，並以埋入在絕緣膜720中的方式設置。如圖11所示的那樣，佈線723包括上部的佈線部分和下部的導通孔(via hole)部分。下部的導通孔部分與下層的佈線718連接。該結構的佈線723可以藉由所謂的雙鑲嵌法等形成。另外，也可以不採用雙鑲嵌法而使用接觸插頭來連接上層的佈線與下層的佈線。在絕緣膜720上也可以設置當藉由CMP等進行平坦化處理時用作蝕刻阻止層的絕緣膜721。
與佈線723電連接的佈線718也可以利用與上述電晶體750的上層的佈線層相同的結構形成。將矽等第一半導體材料用於通道區域的電晶體704a藉由貫通絕緣膜711、絕緣膜712、絕緣膜713的接觸插頭714a連接到佈線718。將矽等第一半導體材料用於通道區域的電晶體704c的閘極電極藉由貫通絕緣膜711、絕緣膜712、絕緣膜713的接觸插頭714b連接到佈線718。與上述佈線734a、734b同樣，佈線718被障壁膜717、719覆蓋，並以埋入在絕緣膜715中的方式設置。在絕緣膜715上也可
以設置當藉由CMP等進行平坦化處理時用作蝕刻阻止層的絕緣膜716。
如上所述，設置在半導體裝置的下部的使用第一半導體材料的電晶體704a藉由多個接觸插頭及多個佈線電連接到設置在上部的使用第二半導體材料的電晶體750。藉由採用上述半導體裝置的結構，將使用具有高速工作性能的第一半導體材料的電晶體與使用關閉狀態電流極小的第二半導體材料的電晶體組合，從而可以製造能夠實現低耗電量化的具有高速工作的邏輯電路的半導體裝置，諸如記憶體裝置、中央處理器(CPU)等。
在上述半導體裝置中，不侷限於採用上述結構，可以在不脫離發明的宗旨的範圍內任意進行改變。例如，雖然說明了在使用第一半導體材料的電晶體與使用第二半導體材料的電晶體之間設置兩層的佈線層的結構，但是也可以設置一層或三層以上的佈線層，且也可以不使用佈線而只使用接觸插頭直接連接兩者的電晶體。在此情況下，例如也可以使用矽穿孔(Through Silicon Via：TSV)技術。另外，雖然說明了使用銅等材料以埋入在絕緣膜中的方式形成佈線的情況，但是例如也可以使用形成障壁膜、佈線材料層及障壁膜的三層結構並藉由光微影製程將其加工為佈線圖案而成的佈線。
尤其是，當在使用第一半導體材料的電晶體704a、704b與使用第二半導體材料的電晶體750之間的層中形成銅佈線時，需要充分考慮在使用第二半導體材料的電晶
體750的製程中施加的熱處理的影響。換言之，需要使在使用第二半導體材料的電晶體750的製程中施加的熱處理的溫度適合佈線材料的性質。這是因為如下緣故：例如，當以高溫對電晶體750的組成部件進行熱處理時，在銅佈線中產生熱應力，因此產生應力遷移等問題。
在此，使用圖12A和圖12B對圖11所示的半導體裝置所包括的邏輯電路的一個方式進行說明。在此，作為邏輯電路的一個方式使用NOR型電路及NAND型電路進行說明。
圖12A是NOR型電路的電路圖，圖12B是NAND型電路的電路圖。
在圖12A所示的NOR型電路中，電晶體761及電晶體762是p通道型電晶體。電晶體763及電晶體764是n通道型電晶體，可以使用上述實施方式的任一個所說明的電晶體。
在圖12B所示的NAND型電路中，電晶體771及電晶體774是p通道型電晶體。電晶體772及電晶體773是n通道型電晶體，可以使用上述實施方式的任一個所說明的電晶體。注意，圖12A和圖12B所記載的OS意味著可以將上述實施方式的任一個所說明的電晶體用於電晶體763、電晶體764、電晶體772及電晶體773。
另外，在圖12A和圖12B所示的NOR型電路及NAND型電路中，也可以將如圖11所示那樣的隔著氧化物半導體膜具有多個閘極電極的電晶體750用於電晶體
763、電晶體764、電晶體772及電晶體773。當採用這種結構時，藉由對多個閘極電極施加不同電位來可以控制電晶體的臨界電壓，較佳地可以使臨界電壓向正方向漂移。或者，藉由對多個閘極電極施加相同電位，可以增加電晶體的通態電流。
在此，使用圖11說明圖12A所示的NAND型電路的剖面結構。圖12A所示的電晶體761及電晶體762相當於圖11所示的電晶體704a及電晶體704b。圖12A所示的電晶體763相當於圖11所示的電晶體750。注意，在圖11中，省略圖12A所示的電晶體762及電晶體763的閘極電極的連接部及電晶體764。
藉由作為設置在本實施方式所示的電晶體750、電晶體763、電晶體764、電晶體772及電晶體773中的閘極絕緣膜使用膜密度高且缺陷少的絕緣膜，可以製造臨界電壓變動少且電特性偏差少的具有優異的電特性的電晶體。另外，可以製造隨時間或光照射閘極BT壓力測試所導致的電特性變動少的可靠性高的半導體裝置。
注意，本實施方式所示的結構、方法等可以與其他的實施方式及實施例所示的結構、方法等適當地組合而實施。
作為上述實施方式所示的半導體裝置的一個例子，可以舉出中央處理器、微處理器、微型電腦、記憶體裝置、
影像感測器、電光裝置、發光顯示裝置等。另外，可以將該半導體裝置用於各種電子裝置。作為電子裝置，例如可以舉出顯示裝置、照明設備、個人電腦、文字處理器、影像再現裝置、可攜式CD播放器、收音機、磁帶答錄機、頭戴式耳機、音響、鐘錶、無繩電話子機、步話機、可攜式無線設備、手機、智慧手機、電子書閱讀器、車載電話、可攜式遊戲機、計算器、可攜式資訊終端、電子筆記本、電子翻譯器、聲音輸入器、攝影機、數位靜態照相機、電動剃鬚刀、高頻加熱裝置、電鍋、洗衣機、吸塵器、熱水器、電扇、吹風機、空調器、加濕器、除濕器、空調設備、洗碗機、烘碗機、乾衣機、烘被機、電冰箱、電冷凍箱、電冷藏冷凍箱、DNA保存用冰凍器、手電筒、電器工具、煙探測器、醫療設備、引導燈、信號機、傳送帶、電梯、自動扶梯、工業機器人、蓄電系統、電動汽車、混合動力汽車、插電式混合動力汽車、履帶式車輛、電動自行車、摩托車、電動輪椅、高爾夫球車、船舶、潛水艇、直升機、飛機、火箭、人造衛星、太空探測器、行星探測器、太空船等。在本實施方式中，參照圖13A、圖13B、圖14、圖15以及圖16對將上述實施方式所示的半導體裝置應用於行動電話、智慧手機、電子書閱讀器等移動設備的例子進行說明。
在行動電話、智慧手機、電子書閱讀器等移動設備中，為了暫時儲存影像資料等而使用SRAM或DRAM。使用SRAM或DRAM是因為快閃記憶體應答速度慢而不適
於處理影像。另一方面，當將SRAM或DRAM用於影像資料的暫時儲存時，有如下特徵。
如圖13A所示，在一般的SRAM中，一個記憶單元包括電晶體801至電晶體806的六個電晶體，並且利用X解碼器807和Y解碼器808驅動該電晶體801至電晶體806。電晶體803和電晶體805以及電晶體804和電晶體806構成反相器，該反相器能夠實現高速驅動。然而，由於一個記憶單元包括六個電晶體，所以有單元面積大的缺點。在將設計規則的最小尺寸設定為F的情況下，SRAM的記憶單元面積一般為100F2至150F2。因此，SRAM是各種記憶體中每位元的單價最高的。
另一方面，在DRAM中，如圖13B所示，記憶單元包括電晶體811和儲存電容器812，並且利用X解碼器813和Y解碼器814驅動該電晶體811和儲存電容器812。由於一個單元包括一個電晶體和一個電容器，所以所占的面積小。DRAM的記憶單元面積一般為小於或等於10F2。注意，DRAM需要一直進行更新工作，因此即使在不進行改寫的情況下也消耗電力。
相對於此，藉由將上述實施方式所說明的關閉狀態電流低的電晶體用於電晶體811，可以長時間地保持儲存電容器812的電荷，不需要頻繁的更新工作。因此，能夠降低耗電量。
圖14示出可攜式設備的方塊圖。圖14所示的可攜式設備具有RF電路901、類比基帶電路902、數位基帶電路
903、電池904、電源電路905、應用處理器906、快閃記憶體910、顯示器控制器911、記憶體電路912、顯示器913、觸控感應器919、聲頻電路917以及鍵盤918等。顯示器913具有顯示部914、源極驅動器915以及閘極驅動器916。應用處理器906具有中央處理器(CPU)907、DSP(Digital Signal Processor：數位信號處理器)908以及介面(IF)909。記憶體電路912一般由SRAM或DRAM構成，藉由將上述所說明的半導體裝置用於該部分，能夠以高速進行資訊的寫入和讀出，能夠長期保持儲存資料，還能夠充分降低耗電量。再者，藉由將上述實施方式所說明的半導體裝置用於CPU907所包括的用於儲存資料或指令的主記憶體、以及能夠高速寫入和讀取的暫存器、快取記憶體(cache memory)等緩衝記憶體裝置，可以充分地降低CPU的耗電量。
圖15示出將上述實施方式所說明的半導體裝置用於顯示器的記憶體電路950的例子。圖15所示的記憶體電路950具有記憶體952、記憶體953、開關954、開關955以及記憶體控制器951。再者，記憶體電路連接於：讀出及控制從信號線輸入的影像資料(輸入影像資料)和儲存在記憶體952及記憶體953中的資料(儲存影像資料)的顯示器控制器956；以及根據來自顯示器控制器956的信號輸入而進行顯示影像的顯示器957。
首先，藉由應用處理器(未圖示)形成某影像資料(輸入影像資料A)。該輸入影像資料A藉由開關954被
儲存在記憶體952中。然後，將儲存在記憶體952中的影像資料(儲存影像資料A)藉由開關955及顯示器控制器956發送到顯示器957而進行顯示。
在輸入影像資料A沒有變化時，儲存影像資料A一般以30Hz至60Hz左右的週期從記憶體952藉由開關955由顯示器控制器956讀出。
接著，例如在使用者進行了改寫畫面的操作時(即在輸入影像資料A有變化時)，應用處理器形成新的影像資料(輸入影像資料B)。該輸入影像資料B藉由開關954被儲存在記憶體953中。在該期間儲存影像資料A也繼續定期性地藉由開關955從記憶體952被讀出。當在記憶體953中儲存完新的影像資料(儲存影像資料B)時，從顯示器957的下一個圖框開始讀出儲存影像資料B，並且將該儲存影像資料B藉由開關955及顯示器控制器956發送到顯示器957而進行顯示。該讀出操作一直持續直到下一個新的影像資料儲存到記憶體952中。
如上所述，藉由從記憶體952及記憶體953交替進行影像資料的寫入和影像資料的讀出，來進行顯示器957的顯示。注意，記憶體952、記憶體953不侷限於兩個不同的記憶體，也可以將一個記憶體分割而使用。藉由將上述實施方式所說明的半導體裝置用於記憶體952及記憶體953，能夠以高速進行資訊的寫入和讀出，能夠長期保持儲存資料，還能夠充分降低耗電量。
圖16是電子書閱讀器的方塊圖。圖16所示的電子書
閱讀器具有電池1001、電源電路1002、微處理器1003、快閃記憶體1004、聲頻電路1005、鍵盤1006、記憶體電路1007、觸摸屏1008、顯示器1009、顯示器控制器1010。
在此，可以將上述實施方式所說明的半導體裝置用於圖16的記憶體電路1007。記憶體電路1007具有暫時保持書籍內容的功能。作為該功能的例子，例如有使用者使用重點提示功能的情況。使用者在看電子書閱讀器時，有時需要對某個部分做標記。該標記功能被稱為重點提示功能，即藉由改變文字顯示顏色；劃下劃線；將文字改為粗體字；改變文字的字體等，來使該部分與周圍不一樣而突出表示。重點提示功能就是將使用者所指定的部分的資訊儲存而保持的功能。當將該資訊長期保持時，也可以將該資訊拷貝到快閃記憶體1004。即使在此情況下，也藉由採用上述實施方式所說明的半導體裝置，能夠以高速進行資訊的寫入和讀出，能夠長期保持儲存資料，還能夠充分降低耗電量。
如上所述，本實施方式所示的可攜式設備安裝有根據上述實施方式的半導體裝置。因此，能夠實現以高速進行資訊的寫入及讀出、長期保持儲存資料且充分降低耗電量的移動設備。
本實施方式所示的結構及方法等可以與其他實施方式所記載的結構及方法等適當地組合而實施。
在本實施例中，對當藉由CVD法形成氮氧化矽膜時產生的缺陷及氮氧化矽膜的膜密度進行說明。
首先，對當形成氮氧化矽膜時產生的缺陷進行說明。明確而言，說明對在石英基板上形成氮氧化矽膜而成的樣本進行ESR測定的結果。
首先，對所製造的樣本進行說明。所製造的樣本具有在石英基板上形成厚度為200nm的氮氧化矽膜的結構。
將石英基板設置在電漿CVD設備的處理室內，向處理室內供應作為來源氣體的流量為100sccm的矽烷及流量為3000sccm的一氧化二氮，將處理室內的壓力控制為40Pa，使用27.12MHz的高頻電源供應功率，從而形成氮氧化矽膜。另外，將基板溫度設定為350℃。注意，該電漿CVD設備是電極面積為6000cm2的平行平板型電漿CVD設備。作為所供應的功率(功率密度)的條件採用300W(0.05W/cm2)、1000W(0.17W/cm2)、1500W(0.26W/cm2)的三個條件，分別製造比較樣本1、樣本1、樣本2。
並且，對樣本1、樣本2及比較樣本1進行ESR測定。以下述條件進行ESR測定。將測定溫度設定為室溫(25℃)，將9.2GHz的高頻功率(微波功率)設定為20mW，將磁場的方向設定為與所製造的樣本1、樣本2及比較樣本1的氮氧化矽膜的表面平行的方向。將來源於氮氧化矽膜所包含的矽的懸空鍵的在g=2.001處呈現的信
號的自旋密度的檢測下限設定為1.0×1015spins/cm2。
圖17A和圖17B示出ESR測定的結果。圖17A示出樣本1、樣本2及比較樣本1中的氮氧化矽膜的一次微分曲線。根據圖17A可知，當g值為2.001時，樣本1及樣本2的信號強度比比較樣本1的信號強度小。
圖17B示出當形成氮氧化矽膜時供應的功率與氮氧化矽膜的在g=2.001處呈現的信號的自旋密度的關係。自旋密度越小，氮氧化矽膜所包含的作為矽的懸空鍵的缺陷越少。當所供應的功率為1000W時，樣本1中的在g=2.001處呈現的信號的自旋密度為1.3×1015spins/cm3。另外，當所供應的功率為1500W時，樣本2中的在g=2.001處呈現的信號的自旋密度為檢測下限以下，並且比較樣本1中的在g=2.001處呈現的信號的自旋密度為1.7×1016spins/cm3。
根據圖17A和圖17B確認到：在當形成氮氧化矽膜時增加所供應的功率的情況下，自旋密度降低。
接著，說明氮氧化矽膜的膜密度。明確而言，說明對上述樣本1、樣本2及比較樣本1進行XRR(X-Ray reflectometry：X射線反射儀)測定獲得的結果。
圖18示出樣本1、樣本2及比較樣本1的膜密度的測定結果。圖18示出當形成氮氧化矽膜時供應的功率與氮氧化矽膜的膜密度的關係。
當所供應的功率為1000W時，樣本1中的膜密度為2.33g/cm3。當所供應的功率為1500W時，樣本2中的膜
密度為2.31g/cm3。當所供應的功率為300W時，比較樣本1中的膜密度為2.29g/cm3。
根據圖18確認到：在當形成氮氧化矽膜時供應的功率為1000W以上的情況下，膜密度得到提高。
在此，表1示出樣本1的氮氧化矽膜的氫濃度及氮濃度。
由上述可知，形成膜密度高並且作為矽的懸空鍵的缺陷少的氧化矽膜或氮氧化矽膜，典型地氮氧化矽膜為高於或等於2.26g/cm3且低於或等於2.63g/cm3；且藉由ESR測定的信號中的在g值為2.001處呈現的信號的自旋密度為小於或等於2×1015spins/cm3，可以由下列條件形成：藉由將安裝在電漿CVD設備的進行了真空排氣的處理室內的基板的溫度保持為高於或等於300℃且低於或等於400℃，較佳地保持為高於或等於320℃且低於或等於380℃，將來源氣體導入處理室來將處理室內的壓力設定為高於或等於30Pa且低於或等於250Pa，較佳地設定為高於或等於40Pa且低於或等於200Pa，並且將高於或等於0.17W/cm2且低於或等於0.5W/cm2以下，較佳地為高於或等於0.26W/cm2且低於或等於0.35W/cm2的高頻功率供應到設置在處理室內的電極。另外，在具有氧化物半
導體膜的電晶體中，藉由設置該氮氧化矽膜作為與氧化物半導體膜接觸的絕緣膜，可以製造具有優異的電特性的電晶體。
在本實施例中，說明作為本發明的一個方式的半導體裝置的光照射閘極BT壓力測試的結果。明確而言，對作為本發明的一個方式的電晶體的臨界電壓的變動量進行說明。
首先，說明電晶體的製程。在本實施例中，參照圖2A至圖2D進行說明。
首先，作為基板11使用玻璃基板，並且對基板11進行加熱處理。在包含氮的氛圍下以480℃的溫度進行1小時的該加熱處理。接著，在基板11上形成基底絕緣膜13。
層疊形成厚度為100nm的氮化矽膜及厚度為150nm的氮氧化矽膜作為基底絕緣膜13。
接著，在基底絕緣膜13上形成閘極電極15。
藉由濺射法形成厚度為100nm的鎢膜，藉由光微影製程在該鎢膜上形成遮罩，用該遮罩對該鎢膜的一部分進行蝕刻，從而形成閘極電極15。
接著，在閘極電極15上形成層疊有厚度為50nm的氮化矽膜及厚度為200nm的氧化矽膜的閘極絕緣膜17。
藉由向電漿CVD設備的處理室供應50sccm的矽烷
和5000sccm的氮，將處理室內的壓力控制為60Pa，用27.12MHz的高頻電源供應1500W的功率，來形成該氮化矽膜。藉由向電漿CVD設備的處理室供應100sccm的矽烷和3000sccm的一氧化二氮，將處理室內的壓力控制為40Pa，用27.12MHz的高頻電源供應1500W的功率，來形成氮氧化矽膜。注意，將基板溫度設定為350℃來形成該氮化矽膜及該氮氧化矽膜。另外，使用實施方式1所示的電晶體10的閘極絕緣膜17的成膜條件，作為氮氧化矽膜的成膜條件。
接著，形成隔著閘極絕緣膜17重疊於閘極電極15的氧化物半導體膜18。
藉由濺射法形成作為CAAC-OS膜的厚度為35nm的IGZO膜，將其用作氧化物半導體膜18。作為濺射靶材使用In：Ga：Zn=1：1：1(原子比)的靶材，作為濺射氣體將50sccm的Ar和50sccm的氧供應到濺射裝置的處理室內，將處理室內的壓力控制為0.6Pa，供應5kW的直流功率，來形成IGZO膜。注意，將形成IGZO膜時的基板溫度設定為170℃。
作為藉由到此為止的製程獲得的結構，可以參照圖2A。
接著，藉由光微影製程在該IGZO膜上形成遮罩，並且用該遮罩對該IGZO膜的一部分進行蝕刻。然後，對進行了蝕刻的IGZO膜進行加熱處理，由此形成氧化物半導體膜19。
接著，進行加熱處理。在此，在氮氛圍下進行第一加熱處理，然後在氧氛圍下進行第二加熱處理。將第一加熱處理的溫度及第二加熱處理的溫度都設定為450℃，並且將進行第一加熱處理的時間及進行第二加熱處理的時間都設定為1小時。
作為藉由到此為止的製程獲得的結構，可以參照圖2B。
接著，形成與氧化物半導體膜19接觸的一對電極21。
在閘極絕緣膜17及氧化物半導體膜19上形成導電膜，藉由光微影製程在該導電膜上形成遮罩，用該遮罩對該導電膜的一部分進行蝕刻，從而形成一對電極21。注意，在該導電膜中，在厚度為100nm的鈦膜上形成有厚度為400nm的鋁膜，並且在該鋁膜上形成有厚度為100nm的鈦膜。
作為藉由到此為止的製程獲得的結構，可以參照圖2C。
接著，進行加熱處理。以300℃的溫度在包含氮的氛圍下進行1小時的該加熱處理。
接著，在閘極絕緣膜17、氧化物半導體膜19及一對電極21上形成絕緣膜23。
作為藉由到此為止的製程獲得的結構，可以參照圖2D。
在形成絕緣膜23之後，對藉由到此為止的製程獲得
的結構進行加熱處理。作為該加熱處理，在氮氛圍下進行第一加熱處理，然後在氧氛圍下進行第二加熱處理。將第一加熱處理的溫度及第二加熱處理的溫度都設定為300℃，並且將進行第一加熱處理的時間及進行第二加熱處理的時間都設定為1小時。
接著，在絕緣膜23上形成厚度為1.5μm的丙烯酸樹脂層。接著，對丙烯酸樹脂層的一部分進行蝕刻來使一對電極露出。接著形成與一對電極連接的像素電極。在此，藉由濺射法形成厚度為100nm的ITO作為像素電極。
藉由上述製程形成作為本發明的一個方式的電晶體。注意，將藉由上述製程製造的電晶體稱為樣本X。
在此，對作為比較例子的電晶體的製程進行說明。作為比較例子的電晶體(以下，稱為樣本Y)與上述樣本X的不同之處在於閘極絕緣膜17的形成方法，其他製程都相同。樣本Y的閘極絕緣膜17是與樣本X相同的氮化矽膜及氮氧化矽膜的疊層結構，並且使用下述條件形成氮氧化矽膜。注意，作為氮化矽膜的成膜條件，採用與樣本X相同的成膜條件。
向電漿CVD設備的處理室內供應100sccm的矽烷、3000sccm的氮，將處理室內的壓力控制為40Pa，用27.12MHz的高頻電源供應300W的功率，從而形成樣本Y的氧氮化矽膜。另外，以350℃的基板溫度形成該氮化矽膜及該氮氧化矽膜。另外，作為氮氧化矽膜的成膜條件，採用與實施方式1所示的電晶體10的閘極絕緣膜17
不同的成膜條件。
接著，對樣本X及樣本Y進行光照射閘極BT測試。在此，作為光照射閘極BT測試，進行如下光照射負閘極BT測試：將基板溫度設定為80℃，將施加到閘極絕緣膜的電場強度設定為1.2MV/cm，將施加時間設定為2000秒，使用發射3000 lx的白色光的白色LED，將負電壓施加到閘極電極。
對光照射負閘極BT測試方法和電晶體的Vg-Id特性的測定方法進行說明。為了測定作為光照射負閘極BT測試目標的電晶體的初期特性，測定如下情況下的在源極電極與汲極電極之間產生的電流(以下，稱為汲極電流)的變化特性，即Vg-Id特性：將基板溫度設定為25℃，將源極電極-汲極電極之間的電壓(以下，稱為汲極電壓)設定為1V、10V，使源極電極-閘極電極之間的電壓(以下，稱為閘極電壓)從-30V變至+30V。
接著，在將基板溫度升高到80℃之後，將電晶體的源極電極及汲極電極的電位設定為0V。接著，以使施加到閘極絕緣膜的電場強度為1.2MV/cm的方式對閘極電極施加電壓。在此，由於電晶體的閘極絕緣膜的厚度為250nm，所以對閘極電極施加-30V，並且保持該狀態2000秒。
接著，在對閘極電極、源極電極及汲極電極施加電壓的狀態下，將基板溫度降低到25℃。在基板溫度成為25℃之後，結束對閘極電極、源極電極及汲極電極施加電
壓。
接著，以與初期特性的測定相同的條件測定Vg-Id特性，由此獲得光照射負閘極BT測試後的Vg-Id特性。
圖19示出初期特性的臨界電壓與光照射負閘極BT測試後的臨界電壓之間的差(△Vth)。縱軸示出△Vth。可知：與樣本X相比，樣本Y的臨界電壓變動量更大。據此可知：當使用膜密度高且矽的懸空鍵量少的閘極絕緣膜作為電晶體的閘極絕緣膜時，光照射負閘極BT測試所導致的臨界電壓變動量少。
Claims (12)
- 一種半導體裝置，包括：閘極電極；氧化物半導體膜；該閘極電極與該氧化物半導體膜之間的第一絕緣膜；以及與該氧化物半導體膜電連接的一對電極，其中，該第一絕緣膜的膜密度為高於或等於2.26g/cm3且低於或等於2.63g/cm3，並且其中，在該第一絕緣膜中，電子自旋共振法中的在g值為2.001處呈現的信號的自旋密度為等於或小於2×1015spins/cm3。
- 根據申請專利範圍第1項之半導體裝置，其中該第一絕緣膜包含氧化矽或氮氧化矽。
- 根據申請專利範圍第1項之半導體裝置，更包括該閘極電極與該第一絕緣膜之間的第二絕緣膜。
- 一種半導體裝置，包括：閘極電極；該閘極電極上的第一絕緣膜；該第一絕緣膜上的氧化物半導體膜；以及該氧化物半導體膜上的第二絕緣膜，其中，該第一絕緣膜的膜密度為高於或等於2.26g/cm3且低於或等於2.63g/cm3，其中，在該第一絕緣膜中，電子自旋共振法中的在g值為2.001處呈現的信號的自旋密度為等於或小於2×1015spins/cm3，其中，該第二絕緣膜的膜密度為高於或等於2.26g/cm3且低於或等於2.63g/cm3，並且其中，在該第二絕緣膜中，電子自旋共振法中的在g值為2.001處呈現的信號的自旋密度為等於或小於2×1015spins/cm3。
- 根據申請專利範圍第4項之半導體裝置，其中該第一絕緣膜包含氧化矽或氮氧化矽。
- 根據申請專利範圍第4項之半導體裝置，其中該第二絕緣膜包含氧化矽或氮氧化矽。
- 根據申請專利範圍第4項之半導體裝置，更包括該閘極電極與該第一絕緣膜之間的第三絕緣膜。
- 根據申請專利範圍第4項之半導體裝置，更包括該第二絕緣膜上的第三絕緣膜。
- 一種半導體裝置，包括：絕緣膜；該絕緣膜上的氧化物半導體膜；該氧化物半導體膜上的閘極絕緣膜；以及閘極電極，其中，該閘極絕緣膜的膜密度為高於或等於2.26g/cm3且低於或等於2.63g/cm3，其中，在該閘極絕緣膜中，電子自旋共振法中的在g值為2.001處呈現的信號的自旋密度為等於或小於2×1015spins/cm3，其中，該絕緣膜的膜密度為高於或等於2.26g/cm3且低於或等於2.63g/cm3，並且其中，在該絕緣膜中，電子自旋共振法中的在g值為2.001處呈現的信號的自旋密度為等於或小於2×1015spins/cm3。
- 根據申請專利範圍第9項之半導體裝置，其中該閘極絕緣膜包含氧化矽或氮氧化矽。
- 根據申請專利範圍第9項之半導體裝置，其中該絕緣膜包含氧化矽或氮氧化矽。
- 根據申請專利範圍第9項之半導體裝置，更包括與該氧化物半導體膜電連接的一對電極，其中，該一對電極與該閘極電極重疊。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012-092323 | 2012-04-13 | ||
| JP2012092323 | 2012-04-13 | ||
| JP2013051819A JP6128906B2 (ja) | 2012-04-13 | 2013-03-14 | 半導体装置 |
| JP2013-051819 | 2013-03-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201405829A TW201405829A (zh) | 2014-02-01 |
| TWI623105B true TWI623105B (zh) | 2018-05-01 |
Family
ID=49324272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW102112372A TWI623105B (zh) | 2012-04-13 | 2013-04-08 | 半導體裝置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US9054200B2 (zh) |
| JP (1) | JP6128906B2 (zh) |
| KR (1) | KR102107255B1 (zh) |
| TW (1) | TWI623105B (zh) |
| WO (1) | WO2013154115A1 (zh) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8901556B2 (en) | 2012-04-06 | 2014-12-02 | Semiconductor Energy Laboratory Co., Ltd. | Insulating film, method for manufacturing semiconductor device, and semiconductor device |
| KR102141977B1 (ko) * | 2012-07-20 | 2020-08-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제조 방법 |
| KR102227591B1 (ko) | 2012-10-17 | 2021-03-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| DE102014208859B4 (de) * | 2013-05-20 | 2021-03-11 | Semiconductor Energy Laboratory Co., Ltd. | Halbleitervorrichtung |
| US9299855B2 (en) | 2013-08-09 | 2016-03-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having dual gate insulating layers |
| US9443987B2 (en) | 2013-08-23 | 2016-09-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| TWI741298B (zh) | 2013-10-10 | 2021-10-01 | 日商半導體能源研究所股份有限公司 | 半導體裝置 |
| WO2015097586A1 (en) | 2013-12-25 | 2015-07-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US9318618B2 (en) * | 2013-12-27 | 2016-04-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US9401432B2 (en) * | 2014-01-16 | 2016-07-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
| US10985196B2 (en) * | 2014-02-24 | 2021-04-20 | Lg Display Co., Ltd. | Thin film transistor substrate with intermediate insulating layer and display using the same |
| TWI666776B (zh) * | 2014-06-20 | 2019-07-21 | 日商半導體能源研究所股份有限公司 | 半導體裝置以及包括該半導體裝置的顯示裝置 |
| WO2016128853A1 (en) | 2015-02-09 | 2016-08-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, electronic component, and electronic device |
| WO2017029576A1 (en) * | 2015-08-19 | 2017-02-23 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| US9412590B1 (en) | 2015-08-31 | 2016-08-09 | United Microelectronics Corp. | Manufacturing method of oxide semiconductor device |
| TWI605587B (zh) | 2015-11-02 | 2017-11-11 | 聯華電子股份有限公司 | 半導體元件及其製造方法 |
| US9749567B2 (en) | 2015-11-29 | 2017-08-29 | United Microelectronics Corp. | Operating method of image sensor |
| JP2018049919A (ja) * | 2016-09-21 | 2018-03-29 | 株式会社ジャパンディスプレイ | 表示装置 |
| US11616149B2 (en) * | 2017-12-08 | 2023-03-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| JP2019121696A (ja) * | 2018-01-05 | 2019-07-22 | 株式会社ジャパンディスプレイ | 半導体装置およびその製造方法 |
| KR102389163B1 (ko) * | 2020-04-09 | 2022-04-22 | 한국기계연구원 | 미세패턴이 형성된 유연신장 필름의 제조방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6146928A (en) * | 1996-06-06 | 2000-11-14 | Seiko Epson Corporation | Method for manufacturing thin film transistor, liquid crystal display and electronic device both produced by the method |
| US20020028584A1 (en) * | 2000-07-21 | 2002-03-07 | Canon Sales Co., Inc., Semiconductor Process Laboratory Co., Ltd. | Film forming method, semiconductor device and semiconductor device manufacturing method |
| US20110127518A1 (en) * | 2009-12-02 | 2011-06-02 | Samsung Electronics Co., Ltd. | Transistor, method of manufacturing the transistor and electronic device including the transistor |
Family Cites Families (119)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60198861A (ja) | 1984-03-23 | 1985-10-08 | Fujitsu Ltd | 薄膜トランジスタ |
| JPH0244256B2 (ja) | 1987-01-28 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPH0244260B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPH0244258B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPS63210023A (ja) | 1987-02-24 | 1988-08-31 | Natl Inst For Res In Inorg Mater | ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法 |
| JPH0244262B2 (ja) | 1987-02-27 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPH0244263B2 (ja) | 1987-04-22 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPH05251705A (ja) | 1992-03-04 | 1993-09-28 | Fuji Xerox Co Ltd | 薄膜トランジスタ |
| JP3298974B2 (ja) | 1993-03-23 | 2002-07-08 | 電子科学株式会社 | 昇温脱離ガス分析装置 |
| US5834827A (en) | 1994-06-15 | 1998-11-10 | Seiko Epson Corporation | Thin film semiconductor device, fabrication method thereof, electronic device and its fabrication method |
| WO1995034916A1 (fr) | 1994-06-15 | 1995-12-21 | Seiko Epson Corporation | Fabrication d'un equipement a semi-conducteurs a couches minces, equipement a semi-conducteurs a couches minces, afficheur a cristaux liquides et equipement electronique |
| JP3479375B2 (ja) | 1995-03-27 | 2003-12-15 | 科学技術振興事業団 | 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法 |
| JPH11505377A (ja) | 1995-08-03 | 1999-05-18 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 半導体装置 |
| JP3625598B2 (ja) | 1995-12-30 | 2005-03-02 | 三星電子株式会社 | 液晶表示装置の製造方法 |
| JP4170454B2 (ja) | 1998-07-24 | 2008-10-22 | Ｈｏｙａ株式会社 | 透明導電性酸化物薄膜を有する物品及びその製造方法 |
| JP2000150861A (ja) | 1998-11-16 | 2000-05-30 | Tdk Corp | 酸化物薄膜 |
| JP3276930B2 (ja) | 1998-11-17 | 2002-04-22 | 科学技術振興事業団 | トランジスタ及び半導体装置 |
| JP4307635B2 (ja) * | 1999-06-22 | 2009-08-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| TW460731B (en) | 1999-09-03 | 2001-10-21 | Ind Tech Res Inst | Electrode structure and production method of wide viewing angle LCD |
| JP4089858B2 (ja) | 2000-09-01 | 2008-05-28 | 国立大学法人東北大学 | 半導体デバイス |
| KR20020038482A (ko) | 2000-11-15 | 2002-05-23 | 모리시타 요이찌 | 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널 |
| JP3997731B2 (ja) | 2001-03-19 | 2007-10-24 | 富士ゼロックス株式会社 | 基材上に結晶性半導体薄膜を形成する方法 |
| JP2002289859A (ja) | 2001-03-23 | 2002-10-04 | Minolta Co Ltd | 薄膜トランジスタ |
| JP3925839B2 (ja) | 2001-09-10 | 2007-06-06 | シャープ株式会社 | 半導体記憶装置およびその試験方法 |
| JP4090716B2 (ja) | 2001-09-10 | 2008-05-28 | 雅司 川崎 | 薄膜トランジスタおよびマトリクス表示装置 |
| JP2003124117A (ja) * | 2001-10-16 | 2003-04-25 | Sharp Corp | 半導体装置および半導体装置の製造方法 |
| JP4164562B2 (ja) | 2002-09-11 | 2008-10-15 | 独立行政法人科学技術振興機構 | ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ |
| US7061014B2 (en) | 2001-11-05 | 2006-06-13 | Japan Science And Technology Agency | Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film |
| JP4083486B2 (ja) | 2002-02-21 | 2008-04-30 | 独立行政法人科学技術振興機構 | ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法 |
| US7049190B2 (en) | 2002-03-15 | 2006-05-23 | Sanyo Electric Co., Ltd. | Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device |
| JP3933591B2 (ja) | 2002-03-26 | 2007-06-20 | 淳二 城戸 | 有機エレクトロルミネッセント素子 |
| US7339187B2 (en) | 2002-05-21 | 2008-03-04 | State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University | Transistor structures |
| JP2004022625A (ja) | 2002-06-13 | 2004-01-22 | Murata Mfg Co Ltd | 半導体デバイス及び該半導体デバイスの製造方法 |
| US7105868B2 (en) | 2002-06-24 | 2006-09-12 | Cermet, Inc. | High-electron mobility transistor with zinc oxide |
| US7067843B2 (en) | 2002-10-11 | 2006-06-27 | E. I. Du Pont De Nemours And Company | Transparent oxide semiconductor thin film transistors |
| JP4166105B2 (ja) | 2003-03-06 | 2008-10-15 | シャープ株式会社 | 半導体装置およびその製造方法 |
| JP2004273732A (ja) | 2003-03-07 | 2004-09-30 | Sharp Corp | アクティブマトリクス基板およびその製造方法 |
| JP4108633B2 (ja) | 2003-06-20 | 2008-06-25 | シャープ株式会社 | 薄膜トランジスタおよびその製造方法ならびに電子デバイス |
| US7262463B2 (en) | 2003-07-25 | 2007-08-28 | Hewlett-Packard Development Company, L.P. | Transistor including a deposited channel region having a doped portion |
| US7282782B2 (en) | 2004-03-12 | 2007-10-16 | Hewlett-Packard Development Company, L.P. | Combined binary oxide semiconductor device |
| US20070194379A1 (en) | 2004-03-12 | 2007-08-23 | Japan Science And Technology Agency | Amorphous Oxide And Thin Film Transistor |
| US7145174B2 (en) | 2004-03-12 | 2006-12-05 | Hewlett-Packard Development Company, Lp. | Semiconductor device |
| US7297977B2 (en) | 2004-03-12 | 2007-11-20 | Hewlett-Packard Development Company, L.P. | Semiconductor device |
| US7211825B2 (en) | 2004-06-14 | 2007-05-01 | Yi-Chi Shih | Indium oxide-based thin film transistors and circuits |
| JP2006100760A (ja) | 2004-09-02 | 2006-04-13 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
| US7285501B2 (en) | 2004-09-17 | 2007-10-23 | Hewlett-Packard Development Company, L.P. | Method of forming a solution processed device |
| US7298084B2 (en) | 2004-11-02 | 2007-11-20 | 3M Innovative Properties Company | Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes |
| WO2006051995A1 (en) | 2004-11-10 | 2006-05-18 | Canon Kabushiki Kaisha | Field effect transistor employing an amorphous oxide |
| US7863611B2 (en) | 2004-11-10 | 2011-01-04 | Canon Kabushiki Kaisha | Integrated circuits utilizing amorphous oxides |
| EP2453480A2 (en) | 2004-11-10 | 2012-05-16 | Canon Kabushiki Kaisha | Amorphous oxide and field effect transistor |
| US7829444B2 (en) | 2004-11-10 | 2010-11-09 | Canon Kabushiki Kaisha | Field effect transistor manufacturing method |
| US7791072B2 (en) | 2004-11-10 | 2010-09-07 | Canon Kabushiki Kaisha | Display |
| US7872259B2 (en) | 2004-11-10 | 2011-01-18 | Canon Kabushiki Kaisha | Light-emitting device |
| US7453065B2 (en) | 2004-11-10 | 2008-11-18 | Canon Kabushiki Kaisha | Sensor and image pickup device |
| US7579224B2 (en) | 2005-01-21 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film semiconductor device |
| TWI390735B (zh) | 2005-01-28 | 2013-03-21 | Semiconductor Energy Lab | 半導體裝置，電子裝置，和半導體裝置的製造方法 |
| TWI412138B (zh) | 2005-01-28 | 2013-10-11 | Semiconductor Energy Lab | 半導體裝置，電子裝置，和半導體裝置的製造方法 |
| US7858451B2 (en) | 2005-02-03 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device, semiconductor device and manufacturing method thereof |
| US7948171B2 (en) | 2005-02-18 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| US20060197092A1 (en) | 2005-03-03 | 2006-09-07 | Randy Hoffman | System and method for forming conductive material on a substrate |
| US8681077B2 (en) | 2005-03-18 | 2014-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device, driving method and electronic apparatus thereof |
| WO2006105077A2 (en) | 2005-03-28 | 2006-10-05 | Massachusetts Institute Of Technology | Low voltage thin film transistor with high-k dielectric material |
| US7645478B2 (en) | 2005-03-31 | 2010-01-12 | 3M Innovative Properties Company | Methods of making displays |
| US8300031B2 (en) | 2005-04-20 | 2012-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element |
| JP2006344849A (ja) | 2005-06-10 | 2006-12-21 | Casio Comput Co Ltd | 薄膜トランジスタ |
| US7402506B2 (en) | 2005-06-16 | 2008-07-22 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
| US7691666B2 (en) | 2005-06-16 | 2010-04-06 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
| US7507618B2 (en) | 2005-06-27 | 2009-03-24 | 3M Innovative Properties Company | Method for making electronic devices using metal oxide nanoparticles |
| KR100711890B1 (ko) | 2005-07-28 | 2007-04-25 | 삼성에스디아이 주식회사 | 유기 발광표시장치 및 그의 제조방법 |
| JP2007059128A (ja) | 2005-08-23 | 2007-03-08 | Canon Inc | 有機ｅｌ表示装置およびその製造方法 |
| JP4280736B2 (ja) | 2005-09-06 | 2009-06-17 | キヤノン株式会社 | 半導体素子 |
| JP5116225B2 (ja) | 2005-09-06 | 2013-01-09 | キヤノン株式会社 | 酸化物半導体デバイスの製造方法 |
| JP4850457B2 (ja) | 2005-09-06 | 2012-01-11 | キヤノン株式会社 | 薄膜トランジスタ及び薄膜ダイオード |
| JP2007073705A (ja) | 2005-09-06 | 2007-03-22 | Canon Inc | 酸化物半導体チャネル薄膜トランジスタおよびその製造方法 |
| EP1998373A3 (en) | 2005-09-29 | 2012-10-31 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device having oxide semiconductor layer and manufacturing method thereof |
| JP5078246B2 (ja) | 2005-09-29 | 2012-11-21 | 株式会社半導体エネルギー研究所 | 半導体装置、及び半導体装置の作製方法 |
| JP5064747B2 (ja) | 2005-09-29 | 2012-10-31 | 株式会社半導体エネルギー研究所 | 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法 |
| JP5037808B2 (ja) | 2005-10-20 | 2012-10-03 | キヤノン株式会社 | アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置 |
| KR101103374B1 (ko) | 2005-11-15 | 2012-01-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 |
| TWI292281B (en) | 2005-12-29 | 2008-01-01 | Ind Tech Res Inst | Pixel structure of active organic light emitting diode and method of fabricating the same |
| US7867636B2 (en) | 2006-01-11 | 2011-01-11 | Murata Manufacturing Co., Ltd. | Transparent conductive film and method for manufacturing the same |
| JP4977478B2 (ja) | 2006-01-21 | 2012-07-18 | 三星電子株式会社 | ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法 |
| US7576394B2 (en) | 2006-02-02 | 2009-08-18 | Kochi Industrial Promotion Center | Thin film transistor including low resistance conductive thin films and manufacturing method thereof |
| US7977169B2 (en) | 2006-02-15 | 2011-07-12 | Kochi Industrial Promotion Center | Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof |
| KR20070101595A (ko) | 2006-04-11 | 2007-10-17 | 삼성전자주식회사 | ＺｎＯ ＴＦＴ |
| US20070252928A1 (en) | 2006-04-28 | 2007-11-01 | Toppan Printing Co., Ltd. | Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof |
| US20070287221A1 (en) | 2006-06-12 | 2007-12-13 | Xerox Corporation | Fabrication process for crystalline zinc oxide semiconductor layer |
| JP5028033B2 (ja) | 2006-06-13 | 2012-09-19 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
| JP4609797B2 (ja) | 2006-08-09 | 2011-01-12 | Ｎｅｃ液晶テクノロジー株式会社 | 薄膜デバイス及びその製造方法 |
| JP4999400B2 (ja) | 2006-08-09 | 2012-08-15 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
| JP4332545B2 (ja) | 2006-09-15 | 2009-09-16 | キヤノン株式会社 | 電界効果型トランジスタ及びその製造方法 |
| JP5164357B2 (ja) | 2006-09-27 | 2013-03-21 | キヤノン株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP4274219B2 (ja) | 2006-09-27 | 2009-06-03 | セイコーエプソン株式会社 | 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置 |
| US7622371B2 (en) | 2006-10-10 | 2009-11-24 | Hewlett-Packard Development Company, L.P. | Fused nanocrystal thin film semiconductor and method |
| US7772021B2 (en) | 2006-11-29 | 2010-08-10 | Samsung Electronics Co., Ltd. | Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays |
| JP2008140684A (ja) | 2006-12-04 | 2008-06-19 | Toppan Printing Co Ltd | カラーｅｌディスプレイおよびその製造方法 |
| JP2008159640A (ja) * | 2006-12-20 | 2008-07-10 | Seiko Epson Corp | ゲート絶縁膜、ゲート絶縁膜の製造方法、ゲート絶縁膜の評価方法、半導体素子、電子デバイスおよび電子機器 |
| KR101303578B1 (ko) | 2007-01-05 | 2013-09-09 | 삼성전자주식회사 | 박막 식각 방법 |
| US8207063B2 (en) | 2007-01-26 | 2012-06-26 | Eastman Kodak Company | Process for atomic layer deposition |
| KR100851215B1 (ko) | 2007-03-14 | 2008-08-07 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치 |
| US7795613B2 (en) | 2007-04-17 | 2010-09-14 | Toppan Printing Co., Ltd. | Structure with transistor |
| KR101325053B1 (ko) | 2007-04-18 | 2013-11-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
| KR20080094300A (ko) | 2007-04-19 | 2008-10-23 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이 |
| KR101334181B1 (ko) | 2007-04-20 | 2013-11-28 | 삼성전자주식회사 | 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법 |
| WO2008133345A1 (en) | 2007-04-25 | 2008-11-06 | Canon Kabushiki Kaisha | Oxynitride semiconductor |
| KR101345376B1 (ko) | 2007-05-29 | 2013-12-24 | 삼성전자주식회사 | ＺｎＯ 계 박막 트랜지스터 및 그 제조방법 |
| JP5215158B2 (ja) | 2007-12-17 | 2013-06-19 | 富士フイルム株式会社 | 無機結晶性配向膜及びその製造方法、半導体デバイス |
| JP5467728B2 (ja) * | 2008-03-14 | 2014-04-09 | 富士フイルム株式会社 | 薄膜電界効果型トランジスタおよびその製造方法 |
| JP4623179B2 (ja) | 2008-09-18 | 2011-02-02 | ソニー株式会社 | 薄膜トランジスタおよびその製造方法 |
| KR101623958B1 (ko) | 2008-10-01 | 2016-05-25 | 삼성전자주식회사 | 인버터 및 그의 동작방법과 인버터를 포함하는 논리회로 |
| JP5451280B2 (ja) | 2008-10-09 | 2014-03-26 | キヤノン株式会社 | ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置 |
| KR102365458B1 (ko) | 2009-07-03 | 2022-02-23 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제작 방법 |
| JP5601821B2 (ja) * | 2009-11-11 | 2014-10-08 | 三菱電機株式会社 | 薄膜トランジスタおよびその製造方法 |
| WO2011058913A1 (en) | 2009-11-13 | 2011-05-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| WO2011108374A1 (en) | 2010-03-05 | 2011-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| KR20240025046A (ko) | 2010-12-03 | 2024-02-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 산화물 반도체막 및 반도체 장치 |
| JP2013149953A (ja) | 2011-12-20 | 2013-08-01 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
| US8901556B2 (en) | 2012-04-06 | 2014-12-02 | Semiconductor Energy Laboratory Co., Ltd. | Insulating film, method for manufacturing semiconductor device, and semiconductor device |
| JP6059566B2 (ja) | 2012-04-13 | 2017-01-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
-
2013
- 2013-03-14 JP JP2013051819A patent/JP6128906B2/ja active Active
- 2013-04-03 KR KR1020147028390A patent/KR102107255B1/ko active IP Right Grant
- 2013-04-03 WO PCT/JP2013/060766 patent/WO2013154115A1/en active Application Filing
- 2013-04-04 US US13/856,452 patent/US9054200B2/en active Active
- 2013-04-08 TW TW102112372A patent/TWI623105B/zh not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6146928A (en) * | 1996-06-06 | 2000-11-14 | Seiko Epson Corporation | Method for manufacturing thin film transistor, liquid crystal display and electronic device both produced by the method |
| US20020028584A1 (en) * | 2000-07-21 | 2002-03-07 | Canon Sales Co., Inc., Semiconductor Process Laboratory Co., Ltd. | Film forming method, semiconductor device and semiconductor device manufacturing method |
| US20110127518A1 (en) * | 2009-12-02 | 2011-06-02 | Samsung Electronics Co., Ltd. | Transistor, method of manufacturing the transistor and electronic device including the transistor |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6128906B2 (ja) | 2017-05-17 |
| JP2013236059A (ja) | 2013-11-21 |
| KR102107255B1 (ko) | 2020-05-06 |
| WO2013154115A1 (en) | 2013-10-17 |
| US9054200B2 (en) | 2015-06-09 |
| US20130270550A1 (en) | 2013-10-17 |
| KR20150005919A (ko) | 2015-01-15 |
| TW201405829A (zh) | 2014-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11437523B2 (en) | Insulating film, method for manufacturing semiconductor device, and semiconductor device | |
| TWI623105B (zh) | 半導體裝置 | |
| JP6505769B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |