JP2013229470A5

JP2013229470A5 -

Info

Publication number: JP2013229470A5
Application number: JP2012100976A
Authority: JP
Filing date: 2012-04-26
Publication date: 2015-05-28

Claims

半導体装置であって、
半導体基板の主面上に形成された第１の配線層と；
前記第１の配線層の上に規定された第２の配線層と；
前記第１及び第２の配線層の間に形成された層間絶縁層と；
前記第１の配線層の上に第１の方向に沿って延在する第１の配線及び第２の配線と；
前記第２の配線層の上に前記第１の方向と交差する第２の方向に沿って延在する第３の配線及び第４の配線と；
前記層間絶縁膜を貫通する複数の導電プラグと
を備え、
前記第１の配線層における前記第１の配線は、第１の交差領域及び第１の非交差領域を有し、
前記第２の配線層における前記第３の配線は、第２の交差領域及び第２の非交差領域を有し、
前記第２の配線層における前記第２の交差領域は、平面視で前記第１の配線層における前記第１の交差領域と重なり、
前記複数の導電プラグは、前記第１及び第２の交差領域の間の前記層間絶縁層に配置され、前記第１の交差領域及び前記第２の交差領域を電気接続し、
前記第１の交差領域と前記第２の配線との間の離間距離は、前記第１の非交差領域及び前記第２の配線の間の距離よりも小さく、
前記第２の交差領域と前記第４の配線との間の離間距離は、前記第２の非交差領域及び前記第４の配線の間の距離よりも小さく、
前記第１及び第２の交差領域のうちの１つは、５以上の辺を有する多角形である、半導体装置。
前記第１の交差領域は、前記第１の非交差領域の前記第１の方向における延長線上に位置する第１の主領域と、前記第１の非交差領域の前記第１の方向における延長線上とは異なる部分に位置する第１の拡幅領域とを含み、
前記導体プラグの少なくとも一部は、前記第１の拡幅領域に設けられている、
請求項１記載の半導体装置。
前記第２の交差領域は、前記第２の非交差領域の前記第２の方向における延長線上に位置する第２の主領域と、前記第２の非交差領域の前記第２の方向における延長線上とは異なる部分に位置する第２の拡幅領域とを含み、
前記導体プラグの少なくとも一部は、前記第１の拡幅領域と前記第２の拡幅領域とを接続する、
請求項２記載の半導体装置。
前記第１及び第３の配線はいずれも電源幹線である、
請求項１記載の半導体装置。
前記第２及び第４の配線はいずれも信号配線である、
請求項４記載の半導体装置。
前記半導体装置はさらに、前記半導体基板上に形成された複数のスタンダードセルと、複数の前記第１の配線を備え、
前記複数の第１の配線の前記第２の方向における配線ピッチは、前記複数のスタンダードセルの前記第２の方向における幅と等しい、
請求項１記載の半導体装置。
前記導体プラグが複数個設けられている、
請求項１記載の半導体装置。
半導体装置であって、
第１の方向に延び、第１の配線層の上に形成された複数の第１の配線と；
前記第１の方向と交差する第２の方向に延び、前記第１の配線層とは異なる第２の配線層の上に形成された複数の第２の配線と；
複数の導電プラグと
を備え、
それぞれは、前記第１の配線層の上の前記第１の配線のうちの関連する１つを前記第２の配線層の上の前記第２の配線のうちの関連する１つに接続し、前記第１及び第２の配線は、メッシュ状に構築された配線を形成し、
前記第１の配線は、前記第１及び第２の配線が互いに交差する交差位置において第１の拡幅領域を有し、
前記第１の拡幅領域の前記第２の方向における幅は、前記交差位置以外の前記第１の配線の幅よりも広く、
前記第２の配線は、前記交差位置において第２の拡幅領域を有し、
前記第２の拡幅領域の前記第１の方向における幅は、前記交差位置以外の前記第２の配線の幅よりも広く、
前記第１及び第２の拡幅領域のうちの少なくとも１つは、５以上の辺を有する多角形に形成される、半導体装置。
前記第１及び第２の拡幅領域は、互いに重なり、複数の導電プラグを介して接続される、
請求項８記載の半導体装置。
前記第１及び第２の配線はいずれも電源幹線である、
請求項８記載の半導体装置。
前記第１の配線は、電源幹線であり、
前記第１の配線層は、前記第１の配線よりも狭い複数の第３の配線を有する、
請求項８記載の半導体装置。
前記第１及び第２の拡幅領域のうちの少なくとも１つは、前記多角形を構成する少なくとも前記辺のうちの１つに凹部を有する、
請求項８記載の半導体装置。
前記メッシュ状に構築された配線は、論理回路形成領域の上に形成される、
請求項８記載の半導体装置。
半導体装置であって、
第１の方向に延び、第１の配線層の上に形成された複数の第１の配線と；
前記第１の方向と交差する第２の方向に延び、第２の配線層の上に形成された複数の第２の配線と；
複数の導電プラグと
を備え、
それぞれは、前記第１の配線のうちの関連する１つを前記第２の配線のうちの関連する１つに接続し、前記第１及び第２の配線は、メッシュ状に構築された配線を形成し、
前記第１の配線は、第１多角形パターンを有し、前記第１多角形パターンは、前記第１及び第２の配線が互いに交差する交差位置において５以上の辺を有する多角形に形成される、半導体装置。
前記第２の配線は、前記交差部分に５以上の辺を有する多角形に形成された第２多角形パターンを有する、
請求項１４記載の半導体装置。
前記第１多角形パターン及び前記第２多角形パターンは、互いに重なり、複数の導電プラグを介して接続される、
請求項１５記載の半導体装置。
前記第１及び第２の配線は、電源幹線を有する、
請求項１４記載の半導体装置。
前記第１の配線は、電源幹線であり、
前記第１の配線層は、前記第１の配線よりも幅が狭い複数の第３の配線を有する、
請求項１４記載の半導体装置。
前記第１及び第２多角形パターンのうちの少なくとも１つは、前記多角形を構成する少なくとも前記辺のうちの１つに凹部を有する、
請求項１５記載の半導体装置。
前記メッシュ状に構築された配線は、論理回路形成領域の上に形成される、
請求項１４記載の半導体装置。