JP2013138072A - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法 Download PDF

Info

Publication number
JP2013138072A
JP2013138072A JP2011287732A JP2011287732A JP2013138072A JP 2013138072 A JP2013138072 A JP 2013138072A JP 2011287732 A JP2011287732 A JP 2011287732A JP 2011287732 A JP2011287732 A JP 2011287732A JP 2013138072 A JP2013138072 A JP 2013138072A
Authority
JP
Japan
Prior art keywords
film
insulating film
semiconductor device
capacitor
upper electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011287732A
Other languages
English (en)
Other versions
JP5862290B2 (ja
Inventor
Naoya Sajita
直也 佐次田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2011287732A priority Critical patent/JP5862290B2/ja
Priority to US13/687,715 priority patent/US8772847B2/en
Priority to KR1020120145157A priority patent/KR101420531B1/ko
Publication of JP2013138072A publication Critical patent/JP2013138072A/ja
Application granted granted Critical
Publication of JP5862290B2 publication Critical patent/JP5862290B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/40—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】キャパシタを備えた半導体装置との製造方法において、その半導体装置の放射線耐性を高めること。
【解決手段】半導体基板１と、半導体基板１の上に形成された第１の絶縁膜１２と、第１の絶縁膜１２の上に形成され、下部電極２０、キャパシタ誘電体膜２１ａ、及び上部電極２２ａを順に積層してなるキャパシタQと、キャパシタQの上に形成され、平面視で上部電極２２ａの全領域を含むホール２９ａを備えた第２の絶縁膜２９と、ホール２９ａ内に形成されたタングステンを含む導体プラグ３３とを有する半導体装置による。
【選択図】図１４

Description

本発明は、半導体装置とその製造方法に関する。
電源を切ってもデータが消失しない半導体装置には、EEPROM(Electrically Erasable Programmable Read-Only Memory)やFeRAM(Ferroelectric Random Access Memory)等の様々なタイプのものがある。
このうち、EEPROMは、フローティングゲートに電荷を蓄積することによりデータを記憶するものであり、フラッシュメモリの形態で普及しているが、放射線が照射されるとフローティングゲート内の電荷が外部に流出し易く、放射線耐性が弱い。
一方、FeRAMは、強誘電体膜の分極の向きを「０」、「１」に対応させてデータを対応させるものであり、蓄積された電荷を利用してデータを記憶するものではないので、前述のEEPROMと比較して放射線に強いという性質がある。
医療分野においては医療器具の滅菌のために高エネルギのガンマ線が使用される。また、原子力発電所や宇宙空間で使用される機器も電子線や中性子線等の高エネルギの放射線に曝される。
FeRAMの放射線耐性を更に高めることにより、これらの高エネルギの放射線下での使用にも耐えうる製品を提供でき、ひいてはFeRAMの新たな市場を開拓できる。
特開平５−３４３６１７号公報
キャパシタを備えた半導体装置との製造方法において、その半導体装置の放射線耐性を高めることを目的とする。
以下の開示の一観点によれば、半導体基板と、前記半導体基板の上に形成された第１の絶縁膜と、前記第１の絶縁膜の上に形成され、下部電極、キャパシタ誘電体膜、及び上部電極を順に積層してなるキャパシタと、前記キャパシタの上に形成され、平面視で前記上部電極の全領域を含むホールを備えた第２の絶縁膜と、前記ホール内に形成されたタングステンを含む導体プラグとを有する半導体装置が提供される。
以下の開示によれば、平面視で上部電極の全領域を含むようにホールを形成するので、キャパシタ誘電体膜に入射しようとする放射線の大部分をそのホール内に形成された導体プラグによって遮蔽することができ、半導体装置の放射線耐性を高めることが可能となる。
図１は、第１実施形態に係る半導体装置が形成されるシリコン基板の拡大平面図である。 図２（ａ）、（ｂ）は、第１実施形態に係る半導体装置の製造途中の断面図（その１）である。 図３（ａ）、（ｂ）は、第１実施形態に係る半導体装置の製造途中の断面図（その２）である。 図４（ａ）、（ｂ）は、第１実施形態に係る半導体装置の製造途中の断面図（その３）である。 図５（ａ）、（ｂ）は、第１実施形態に係る半導体装置の製造途中の断面図（その４）である。 図６（ａ）、（ｂ）は、第１実施形態に係る半導体装置の製造途中の断面図（その５）である。 図７（ａ）、（ｂ）は、第１実施形態に係る半導体装置の製造途中の断面図（その６）である。 図８は、第１実施形態に係る半導体装置の製造途中の断面図（その７）である。 図９は、第１実施形態に係る半導体装置の製造途中の断面図（その８）である。 図１０は、第１実施形態に係る半導体装置の製造途中の断面図（その９）である。 図１１は、第１実施形態に係る半導体装置の製造途中の断面図（その１０）である。 図１２は、第１実施形態に係る半導体装置の製造途中の断面図（その１１）である。 図１３は、第１実施形態に係る半導体装置の製造途中の断面図（その１２）である。 図１４は、第１実施形態に係る半導体装置の製造途中の断面図（その１３）である。 図１５は、第１実施形態に係る半導体装置の製造途中のセル領域の拡大平面図（その１）である。 図１６は、第１実施形態に係る半導体装置の製造途中のセル領域の拡大平面図（その２）である。 図１７は、第１実施形態に係る半導体装置の製造途中のセル領域の拡大平面図（その３）である。 図１８は、第１実施形態に係る半導体装置の製造途中のセル領域の拡大平面図（その４）である。 図１９は、図１８よりも広い領域の拡大平面図である。 図２０は、第１実施形態に係る半導体装置の製造途中におけるチップ領域の拡大平面図である。 図２１は、第１実施形態において、下部電極の延在方向に沿った半導体装置の断面図である。 図２２（ａ）、（ｂ）は、第１実施形態に係る半導体装置とガンマ線との幾何学的関係を示す図である。 図２３は、第１実施形態において、下部電極の延在方向に直交する方向に沿った半導体装置の断面図である。 図２４は、第１実施形態において遮蔽体を設けた場合の半導体装置の拡大平面図である。 図２５は、図２４のX6−X6線に沿う断面図である。 図２６は、比較例に係る強誘電体キャパシタとその周囲の拡大断面図である。 図２７は、第２実施形態に係る強誘電体キャパシタとその周囲の拡大断面図である。 図２８（ａ）、（ｂ）は、第２実施形態における第１の導体プラグの好適な位置について説明するための断面図である。 図２９（ａ）〜（ｄ）は、第２実施形態において、第１のホールと上部電極の各々の重心同士を一致させた場合の平面図である。 図３０（ａ）、（ｂ）は、第２実施形態において、第１のホールと上部電極の各々の重心同士を一致させると共に、上部電極と第１のホールの各々の平面形状を相似形にした場合の平面図である。 図３１（ａ）、（ｂ）は、第２実施形態において、第１の導体プラグの別の例について示す断面図である。 図３２（ａ）、（ｂ）は、第３実施形態に係る半導体装置の製造途中の断面図（その１）である。 図３３は、第３実施形態に係る半導体装置の製造途中の断面図（その２）である。 図３４は、第３実施形態に係る半導体装置の製造途中の断面図（その３）である。 図３５は、第３実施形態に係る半導体装置の製造途中の断面図（その４）である。 図３６は、第３実施形態に係る半導体装置の製造途中の断面図（その５）である。 図３７は、第３実施形態に係る半導体装置の製造途中の断面図（その６）である。 図３８は、第３実施形態に係る半導体装置の製造途中の断面図（その７）である。 図３９は、第３実施形態に係る半導体装置の製造途中の断面図（その８）である。 図４０は、第３実施形態に係る半導体装置の製造途中の断面図（その９）である。 図４１は、第３実施形態に係る半導体装置の製造途中の断面図（その１０）である。 図４２は、第３実施形態に係る半導体装置の製造途中の断面図（その１１）である。 図４３は、第３実施形態に係る半導体装置の製造途中の断面図（その１２）である。 図４４は、第３実施形態に係る半導体装置の製造途中の断面図（その１３）である。 図４５は、第３実施形態に係る半導体装置の製造途中の断面図（その１４）である。 図４６は、第３実施形態に係る半導体装置の製造途中の断面図（その１５）である。 図４７は、第３実施形態に係る半導体装置の製造途中の断面図（その１６）である。 図４８は、第３実施形態に係る半導体装置の製造途中の断面図（その１７）である。 図４９は、第３実施形態に係る半導体装置の製造途中の断面図（その１８）である。 図５０は、第３実施形態に係る半導体装置の製造途中の断面図（その１９）である。 図５１は、第３実施形態に係る半導体装置の製造途中の断面図（その２０）である。 図５２は、第３実施形態に係る半導体装置の製造途中の断面図（その２１）である。 図５３は、第３実施形態に係る半導体装置の製造途中の断面図（その２２）である。 図５４は、第３実施形態に係る半導体装置の製造途中の断面図（その２３）である。 図５５は、第３実施形態に係る半導体装置の製造途中の平面図（その１）である。 図５６は、第３実施形態に係る半導体装置の製造途中の平面図（その２）である。 図５７は、第４実施形態に係る半導体装置の製造途中の断面図（その１）である。 図５８は、第４実施形態に係る半導体装置の製造途中の断面図（その２）である。 図５９は、第４実施形態に係る半導体装置の製造途中の断面図（その３）である。 図６０は、第４実施形態に係る半導体装置の製造途中の断面図（その４）である。 図６１は、第４実施形態に係る半導体装置の製造途中の断面図（その５）である。 図６２は、第４実施形態に係る半導体装置の製造途中の断面図（その６）である。 図６３は、第４実施形態に係る半導体装置の製造途中の断面図（その７）である。 図６４は、第４実施形態に係る半導体装置の製造途中の断面図（その８）である。 図６５は、第４実施形態に係る半導体装置の製造途中の断面図（その９）である。
（第１実施形態）
前述のように医療分野、原子力発電所、及び宇宙空間で使用される半導体装置は高エネルギのガンマ線に曝される。半導体装置の使用状況下にもよるが、１００kGr程度の非常に高いエネルギのガンマ線に耐えることができれば、ガンマ線を扱う大半の分野において半導体装置を使用することができると考えられる。
そこで、以下に、このように高い放射線に対する耐性が高められた半導体装置についてその製造工程を追いながら説明する。
図１は、本実施形態に係る半導体装置が形成されるシリコン基板１の拡大平面図である。
この半導体装置はプレーナ型のFeRAMであって、シリコン基板１にはダイシングの際の個片化の単位となるチップ領域Cが画定される。また、そのチップ領域Cの内側には、FeRAMの各強誘電体キャパシタが形成されるセル領域Iが設けられる。
そして、セル領域Iの外側のチップ領域Cには、セル領域I内の各強誘電体キャパシタへのデータの入出力を制御するためのロジック回路が形成されるロジック領域IVが設けられる。
以下に、そのセル領域I、当該セル領域Iの周縁部であるセル周縁部II、及びチップ領域Cの周縁部であるチップ周縁部IIIの各々の断面図を参照しながら、この半導体装置の製造方法について説明する。なお、セル周縁部IIについてはA−A線に沿う断面図を参照し、チップ周縁部IIIについてはB−B線に沿う断面図を参照して説明する。
図２〜図１４は、本実施形態に係る半導体装置の製造途中の断面図である。
最初に、図２（ａ）に示す断面構造を形成するまでの工程を説明する。
まず、p型のシリコン基板１の表面に素子分離用の溝を形成し、その溝内に素子分離絶縁膜２として酸化シリコン膜を埋め込む。このような素子分離構造はSTI(Shallow Trench Isolation)と呼ばれる。なお、素子分離構造はSTIに限定されず、LOCOS(Local Oxidation of Silicon)法により素子分離を行ってもよい。
また、シリコン基板１は半導体基板の一例であって、その導電型はn型であってもよい。
次いで、シリコン基板１の活性領域に不純物を導入することによりpウェル３を形成した後、その活性領域の表面を熱酸化してゲート絶縁膜４となる熱酸化膜を形成する。
続いて、シリコン基板１の上側全面に非晶質又は多結晶のシリコン膜を形成し、これらの膜をフォトリソグラフィ法によりパターニングすることによりpウェル３上に２つのゲート電極５を形成する。
２つのゲート電極５は、それぞれワード線の一部を形成するものであり、互いに間隔をおいて平行に配置される。
次いで、ゲート電極５をマスクに使用して、ゲート電極５の両側のpウェル３にn型不純物をイオン注入することにより、第１〜第３のn型エクステンション領域７ａ〜７ｃを形成する。
その後に、シリコン基板１とゲート電極５の上に絶縁膜を形成し、その絶縁膜をエッチバックすることによりゲート電極５の側面に絶縁性サイドウォール９として残す。その絶縁膜として、例えばCVD法により酸化シリコン膜を形成する。
続いて、絶縁性サイドウォール９とゲート電極５をマスクにしてpウェル３内にn型不純物をイオン注入する。これにより、ゲート電極５の両側に、第１〜第３のn型エクステンション領域７ａ〜７ｃの各々に重なる第１〜第３のn型不純物拡散領域８ａ〜８ｃとしてn型ソースドレイン領域が形成される。
ここまでの工程により、第１のNMOSトランジスタT1と第２のNMOSトランジスタT2の基本構造が完成する。このうち、第１のNMOSトランジスタT1は、第１及び第２のn型不純物拡散領域８ａ、８ｂとゲート電極５とを有しており、第２のNMOSトランジスタT2は、第２及び第３のn型不純物拡散領域８ｂ、８ｃとゲート電極５とを有する。
続いて、シリコン基板１の上側全面にスパッタ法によりコバルト膜等の金属膜を形成した後、この金属膜を加熱してシリコンと反応させ、ゲート電極５の表面と第１〜第３のn型不純物拡散領域８ａ〜８ｃ表面にシリサイド層１０を形成する。その後、素子分離絶縁膜２等の上に残存している金属膜をウエットエッチングにより除去する。
次いで、図２（ｂ）に示すように、第１及び第２のNMOSトランジスタT1、T2を覆うカバー絶縁膜１１として、例えば酸窒化シリコン（SiON）膜をプラズマＣＶＤ法により約２００nmの厚さに形成する。
更に、カバー絶縁膜１１の上に第１の絶縁膜１２を形成する。第１の絶縁膜１２として、例えばテトラエトキシシラン（TEOS）ガスを使用するプラズマCVD法により、酸化シリコン膜を厚さ約１μmに形成する。
その後、第１の絶縁膜１２の上面を化学機械研磨（CMP）法により研磨してその上面を平坦化する。これにより、第１の絶縁膜１２の厚さは、シリコン基板１の平坦面上で約７００nmとなる。
次に、フォトリソグラフィによりカバー絶縁膜１１及び第１の絶縁膜１２をパターニングする。
これにより、セル領域Iにおいては、第１〜第３のn型不純物拡散領域８ａ〜８ｃの各々の上に、直径が約０．２５μmの第１〜第３のコンタクトホール１２ａ〜１２ｃが形成される。
また、セル領域Iの素子分離絶縁膜２の上には開口１２ｅが形成され、セル周縁部IIとチップ周縁部IIIの各々には第４のコンタクトホール１２ｄが形成される。
その開口１２ｅの幅W1は、後述の強誘電体キャパシタの下部電極の幅よりも広くするのが好ましく、本実施形態では幅W1を約１．７μm程度とする。
次に、図３（ａ）に示す断面構造を得るまでの工程について説明する。
まず、第１〜第４のコンタクトホール１２ａ〜１２ｄと開口１２ｅのそれぞれの内面に、密着膜１３ａとして厚さ３０nmのTi膜と厚さ２０nmのTiN膜を順に形成する。続いて、密着膜１３ａの上にタングステン膜１３ｂをCVD法により形成し、そのタングステン膜１３ｂにより第１〜第４のコンタクトホール１２ａ〜１２ｄと開口１２ｅを埋める。
その後に、第１の絶縁膜１２の上面の不要なタングステン膜１３ｂと密着膜１３ａとをCMP法により除去する。
これにより、第１〜第３のコンタクトホール１２ａ〜１２ｃのそれぞれの中に残されたタングステン膜１３ｂと密着膜１３ａを、n型不純物拡散領域８ａ〜８ｃの各々に電気的に接続された第１〜第３のコンタクトプラグ１４ａ〜１４ｃとする。
また、セル領域Iの開口１２ｅの中に残されたタングステン膜１３ｂと密着膜１３ａとは導体１５とされる。そして、セル周縁部IIとチップ周縁部IIIの各々の第４のコンタクトホール１２ｄの中に残されたタングステン膜１３ｂと密着膜１３ａは下段リング１６とされる。
図１５は、本工程を終了した後のセル領域Iの拡大平面図であり、前述の図３（ａ）は、図１５のX1−X1線に沿う断面図に相当する。
なお、図１５ではゲート電極５と第１〜第３のコンタクトプラグ１４ａ〜１４ｃとを省略してある。これについては、後述の図１６〜図１８についても同様である。
図１５に示すように、導体１５とその輪郭を画定する開口１２ｅは平面視でストライプ状である。
次いで、図３（ｂ）に示すように、第１〜第３のコンタクトプラグ１４ａ〜１４ｃ、導体１５、下段リング１６、及び第１の絶縁膜１２の上に、第１の酸化防止絶縁膜１７として酸窒化シリコン膜をプラズマCVD法で約１００nmの厚さに形成する。
第１の酸化防止絶縁膜１７は、その膜中に含まれる酸窒化シリコンが酸素の透過防止能力に優れており、導体１５のタングステン膜１３ｂが酸素によって酸化するのを防止する役割を担う。
更に、第１の酸化防止絶縁膜１７の上に酸化シリコン膜を形成し、その酸化シリコン膜を第１の層間絶縁膜１８とする。第１の層間絶縁膜１８の成膜条件は特に限定されない。本実施形態では、TEOSガスを使用するプラズマCVD法により第１の層間絶縁膜１８を約１３０nmの膜厚に形成する。
その後に、第１の層間絶縁膜１８上に第２の酸化防止絶縁膜１９としてスパッタ法でアルミナ膜を形成する。そのスパッタ法では、スパッタガスとしてアルゴンガスを使用し、スパッタ雰囲気の圧力は１Pa、基板温度は２５℃〜３５℃とされる。
なお、第２の酸化防止絶縁膜１９の成膜後に、後述のキャパシタの下部電極の配向を高めるため、第２の酸化防止絶縁膜１９に対してアニールを行ってもよい。そのアニールは、例えば、酸素含有雰囲気中で処理時間を１分、基板温度を６４２℃とする条件で行われる。
次に、図４（ａ）に示す断面構造を得るまでの工程について説明する。
まず、第２の酸化防止絶縁膜１９の上に第１の導電膜２０としてスパッタ法によりプラチナ膜を約１００nmの厚さに形成する。
第１の導電膜２０の成膜条件は特に限定されない。本実施形態では、スパッタガスとしてアルゴンガスを用い、スパッタ雰囲気の圧力を１Pa、基板温度を３５０℃、スパッタパワーを０．４kWとする条件で第１の導電膜２０を形成する。
なお、第１の導電膜２０として、イリジウム膜、ルテニウム膜、酸化ルテニウム膜、若しくはSRO膜の単層膜、又はこれらの積層膜を形成してもよい。
続いて、第１の導電膜２０の結晶性を向上させるために、アルゴンガス等の不活性ガスの雰囲気中で基板温度を６５０℃〜７５０℃、処理時間を６０秒とする条件で高速アニール(RTA: Rapid Thermal Anneal)を行う。このアニールにより第１の導電膜２０のプラチナの結晶性が向上すると共に、第２の酸化防止絶縁膜１９との密着性を高めることができる。
次に、第１の導電膜２０の上に強誘電体膜２１としてPZT膜を形成する。そのPZT膜は２ステップで二層に分けて形成される。
最初の第１のステップでは、第１の導電膜２０の上に非晶質の一層目のPZT膜をRFスパッタ法により約９０nmの厚さに形成した後、そのPZT膜を酸素含有雰囲気中で基板温度６００℃、処理時間９０秒の条件でRTAにより結晶化する。このように結晶化を目的としたアニールは結晶化アニールと呼ばれる。
なお、PZT膜の成膜方法にはゾル・ゲル法やMOCVD法もある。MOCVD法を採用する場合には結晶化アニールは不要である。
更に、この一層目のPZT膜の上にRFスパッタ法で二層目のPZT膜を１０nm〜３０nmの厚さに形成する。
一層目と二層目の各PZT膜に、カルシウム(Ca)、ストロンチウム(Sr)、ランタン(La)、ニオブ(Nb)、タンタル(Ta)、イリジウム(Ir)、タングステン(Ｗ)のいずれかを添加してもよい。更に、PZTに代えて、SrBi2Ta2O9、SrBi4Ti4O15、(Bi,La)4Ti3O12、BiFeO3等のビスマス層状構造化合物を強誘電体膜２１の材料として採用してもよい。
次に、強誘電体膜２１の上に二層構造の酸化イリジウム膜を形成し、その酸化イリジウム膜を第２の導電膜２２とする。酸化イリジウムは、水素の拡散防止能力に優れているため、外部雰囲気中の水素が原因で強誘電体膜２１が還元されて劣化するのを防止でき、第２の導電膜２２の材料として好適である。
その二層構造の酸化イリジウムのうち、一層目の酸化イリジウム膜は、スパッタガスとしてアルゴンガスと酸素ガスとの混合ガスを使用しながら、イリジウムターゲットを使用するスパッタ法により２５nm程度の厚さに形成される。その酸化イリジウム膜の成膜条件としては、例えば、圧力２Pa、基板温度３００℃、スパッタパワー１kW〜２kWが採用される。この場合、アルゴンガスと酸素ガスの流量を例えば１００対５６の割合とする。この条件によれば、一層目の酸化イリジウム膜は成膜の時点で結晶化する。
そして、このように形成された一層目の酸化イリジウム膜に対して酸素含有雰囲気中でRTAを行うことにより、強誘電体膜２１中のPZTを結晶化すると共に、そのPZTの酸素欠損を補償する。
このRTAの条件は特に限定されない。本実施形態ではアルゴンガスと酸素ガスの流量を１００対１としてこれらの混合ガスをアニール雰囲気に供給すると共に、基板温度を７２５℃、アニール時間を６０秒としてこのアニールを行う。
なお、このアニールには、一層目の酸化イリジウム膜が受けたプラズマダメージを回復させる効果もある。
次に、一層目の酸化イリジウム膜の上にスパッタ法で二層目の酸化イリジウム膜を５０nm〜１５０nmの厚さに形成する。二層目の酸化イリジウム膜の条件としては、例えば、圧力０．８Pa、スパッタパワー１．０kW、及び成膜時間４５秒を採用し得る。
また、スパッタガスとしては、流量比がそれぞれ１００対１のアルゴンガスと酸素ガスとを採用し得る。
なお、二層目の酸化イリジウムが異常成長するのを抑制するために、その成膜時の基板温度を１００℃以下に設定するのが好ましい。
この後に、シリコン基板１の裏面に付着したPZTを洗浄して除去する。
続いて、図４（ｂ）に示すように、第２の導電膜２２上にマスク材料膜２３として窒化チタン膜をスパッタ法により２０nm〜５０nm程度の厚さに形成する。
そして、マスク材料膜２３上にフォトレジストを塗布し、これを露光、現像することにより、上部電極用の第１のレジストパターン２４を形成する。
次いで、図５（ａ）に示すように、第１のレジストパターン２４に覆われていない部分のマスク材料膜２３をドライエッチングし、エッチングされずに残存するマスク材料層２３をハードマスク２３ａとする。
そのドライエッチングで使用するエッチングガスとして、塩素ガスとアルゴンガスとの混合ガスをそれぞれ流量８０sccm、８０sccmでエッチング雰囲気に導入する。また、ドライエッチングに際しては、エッチング雰囲気の圧力を０．７Paとし、そのエッチング雰囲気にソースパワーが８００Wで周波数が１３．５６MHzの高周波電力と、バイアスパワーが１００Wで周波数が４５０kHzの低周波電力とを印加する。
次に、図５（ｂ）に示すように、ハードマスク２３ａで覆われない部分の第２の導電膜２２をドライエッチングすることにより上部電極２２ａを形成する。
このドライエッチングの条件は特に限定されない。本実施形態では、エッチングガスとして塩素ガスとアルゴンガスとの混合ガスを使用してこのドライエッチングを行う。
また、このドライエッチングでは、第１のレジストパターン２４もエッチングされてその側面が後退するため、ハードマスク２３ａの側面が若干後退して、上部電極２２ａの側面はテーパ状となる。
この後に、図６（ａ）に示すように、第１のレジストパターン２４を除去し、更にハードマスク２３ａをドライエッチング又はウェットエッチにより除去する。
次に、図６（ｂ）に示すように、シリコン基板１の上側全面にフォトレジストを塗布し、それを露光、現像することにより、第２のレジストパターン２５を形成する。
そして、その第２のレジストパターン２５をマスクにして強誘電体膜２１をドライエッチングすることによりキャパシタ誘電体膜２１ａを形成する。このドライエッチングで使用するエッチングガスには、例えば、Cl2ガスとBCl2ガスとの混合ガスがある。
なお、このドライエッチングでは、第２のレジストパターン２５もエッチングされてその側面が後退するため、上部電極２２ａの側面が若干後退して、キャパシタ誘電体膜２２ａの側面はテーパ状となる。
この後に、第２のレジストパターン２５は除去される。
次いで、図７（ａ）に示すように、キャパシタ誘電体膜２１ａ、上部電極２２ａ、及び第１の導電膜２０の各々の上に、第１の保護絶縁膜２６としてアルミナ膜をスパッタ法により約５０nmの厚さに形成する。
第１の保護絶縁膜２６は、その材料であるアルミナが水素の透過防止能力に優れており、外部雰囲気中の水素が原因でキャパシタ誘電体膜２１ａが還元されて劣化するのを防止する機能を有する。
次に、図７（ｂ）に示すように、シリコン基板１の上側全面にフォトレジストを塗布し、それを露光、現像することにより第３のレジストパターン２７を形成する。
そして、Cl2ガス、BCl3ガス、及びHBrガスの混合ガスをエッチングガスに使用しながら、第３のレジストパターン２７をマスクにして第１の導電膜２０をドライエッチングすることにより下部電極２０ａを形成する。
なお、このドライエッチングでは、キャパシタ誘電体膜２１ａと上部電極２２ａの横の第１の保護絶縁膜２６も除去されると共に、下部電極２０ａで覆われていない部分の第２の酸化防止絶縁膜も除去される。
更に、第３のレジストパターン２７もドライエッチングされてその側面が後退するため、キャパシタ誘電体膜２０ａの側面が若干後退して、下部電極２０ａの側面はテーパ状となる。
ここまでの工程により、半導体基板１のセル領域Iに、下部電極２０ａ、キャパシタ誘電体膜２１ａ、及び上部電極２２ａをこの順に形成してなる強誘電体キャパシタQが形成されたことになる。
この後に、第３のレジストパターン２７を除去する。
図１６は、本工程を終了した後のセル領域Iの拡大平面図であり、先の図７（ｂ）は図１６のX2−X2線に沿う断面図に相当する。
図１６に示すように、下部電極２０ａとキャパシタ誘電体膜２１ａは、いずれも平面視ワード線方向Dに延在するストライプ状である。
そして、キャパシタ誘電体膜２１ａの上に上部電極２２ａが間隔をおいて複数設けられており、上部電極２２ａの各々に対応して強誘電体キャパシタQが複数形成される。
また、その強誘電体キャパシタQの下方の導体１５と開口１２ｅは、平面視で下部電極２０ａの全領域を内側に含む大きさに形成される。
続いて、図８に示すように、強誘電体キャパシタQと第１の層間絶縁膜１８の各々の上に、水素等の還元性物質からキャパシタ誘電体膜２１ａを保護するための第２の保護絶縁膜２８としてスパッタ法によりアルミナ膜を形成する。
その後に、ここまでの工程でキャパシタ誘電体膜２１ａが受けたダメージを回復させるために、酸素含有雰囲気中で強誘電体キャパシタQに対してアニールを施す。このようなアニールは回復アニールとも呼ばれる。
その回復アニールの条件は特に限定されない。
本実施形態では、酸素雰囲気とされた不図示の炉内において基板温度を５５０℃〜７００℃、処理時間を６０分とする条件でこの回復アニールを行う。
次に、図９に示す断面構造を得るまでの工程について説明する。
まず、プラズマCVD法により第２の保護絶縁膜２８の上に第２の絶縁膜２９として酸化シリコン膜を約１４００nmの厚さに形成する。そのプラズマCVD法で使用し得る成膜ガスとしては、例えば、TEOSガス、酸素ガス、及びヘリウムガスの混合ガスがある。
そして、第２の絶縁膜２９の表面をCMP法により平坦化した後、酸化窒素（N2O）ガス又は窒素ガスのプラズマ雰囲気中において第２の絶縁膜２９をアニールすることにより、第２の絶縁膜２９を脱水すると共にその表面を窒化して水分の再吸着を防止する。
次いで、第２の絶縁膜２９の上にスパッタ法でアルミナ膜を２０nm〜１００nm程度の厚さに形成し、そのアルミナ膜を第３の保護絶縁膜３０とする。その第３の保護絶縁膜３０は、第２の保護絶縁膜２８と同様に、水素等の還元性物質からキャパシタ誘電体膜２１ａを保護する役割を担う。
なお、スパッタ法に代えてCVD法により第３の保護絶縁膜３０を形成してもよい。
そして、TEOSガスを使用するプラズマCVD法により第３の保護絶縁膜３０の上に第２の層間絶縁膜３１として酸化シリコン膜を３００nm〜５００nm程度の厚さに形成する。
続いて、図１０に示すように、フォトリソグラフィとドライエッチングにより、第２の保護絶縁膜２８、第２の絶縁膜２９、第３の保護絶縁膜３０、及び第２の層間絶縁膜３１をパターニングして、強誘電体キャパシタQの上に第１のホール２９ａを形成する。
なお、本工程におけるドライエッチングで使用するエッチングガスは特に限定されないが、例えばC4F8、Ar、O2、及びCOの混合ガスをエッチングガスとして使用し得る。
図１７は、本工程を終了した後のセル領域Iの拡大平面図であり、先の図１０は図１７のX3−X3線に沿う断面図に相当する。
図１７に示すように、第１のホール２９ａは上部電極２２ａに対応して複数形成され、各第１ホール２９ａは平面視で上部電極２２ａの全領域を内側に含む大きさに形成される。
なお、前述のように上部電極２２ａの側面はテーパ状に傾斜しており、上部電極２２ａの上面はその下面よりも小さいが、当該下面の全領域を含むように第１のホール２９ａを形成するのが好ましい。これについては後述の第２〜第４実施形態でも同様である。
また、本工程では、下部電極２０ａの端部の上の第２の絶縁膜２９に第２のホール２９ｂが形成され、その第２のホール２９ｂから下部電極２０ａが露出する。
更に、前述の開口１２ｅは、平面視で下部電極２０ａの全領域を内側に含む大きさに形成されており、これにより導体１５は下部電極２０ａよりも大きく形成される。
次いで、図１１に示すように、酸素含有雰囲気中において基板温度を４５０℃、処理時間を６０分とする条件で第２の絶縁膜２９に対してアニールを行い、第２の絶縁膜２９に含まれる水分を第１のホール２９ａを介して外部に逃がす。
本実施形態では、前述のように上部電極２２ａよりも大きく第１のホール２９ａを形成したため、第２の絶縁膜２９の水分が第１のホール２９ａを通って速やかに外部に放出され、アニールによる脱水の効果を高めることができる。
続いて、図１２に示すように、第２の層間絶縁膜３１から第１の酸化防止絶縁膜１７までの多層絶縁膜をフォトリソグラフィとドライエッチングによりパターニングする。
このパターニングにより、セル領域Iにおいては、第１〜第３のコンタクトプラグ１４ａ〜１４ｃの各々の上に第３〜第５のホール２９ｃ〜２９ｅが形成される。また、セル周縁部IIとチップ周縁部IIIにおいては、下段リング１６の上に第６のホール２９ｆが形成される。
なお、本工程におけるドライエッチングで使用するエッチングガスは特に限定されない。本実施形態では、第１の層間絶縁膜１８、第２の保護絶縁膜２８、第２の絶縁膜２９、第３の保護絶縁膜３０、及び第２の層間絶縁膜３１のエッチングガスとしてC4F8、Ar、O2、及びCOの混合ガスを使用する。また、第１の酸化防止絶縁膜１７は、アルゴンガスを使用するスパッタエッチングにより除去される。
次に、図１３示す断面構造を得るまでの工程について説明する。
まず、第１のホール２９ａと第３〜第６のホール２９ｃ〜２９ｆの各々の内面と第２の層間絶縁膜３１の上面に、導電性の密着膜３２ａとして単層の窒化チタン膜をスパッタ法で１００nm〜１５０nm程度の厚さに形成する。
セル領域Iの点線円内に示すように、第１のホール２９ａの側面と底面とでは密着膜３２ａが異なる方向に成長するため、その密着膜３２ａには、成長方向の相違が原因のグレインバンダリを表す成長線３２ｘが形成される。
次いで、水素ガスと六フッ化タングステンガスとを成膜ガスとして使用するCVD法により密着膜３２ａの上にタングステン膜３２ｂを形成して、そのタングステン膜３２ｂにより第１のホール２９ａと第３〜第６のホール２９ｃ〜２９ｆの各々を埋める。
また、タングステン膜３２ｂの形成時の基板温度はタングステン膜３２ｂに求められるストレスの大きさによって決められ、例えば３５０℃〜４００℃程度とするのが好ましい。
ここで、成膜ガス中の水素は密着膜３２ａの成長線３２ｘを通って下地に拡散する性質があるが、本実施形態では上部電極２２ａよりも大きく第１のホール２９ａを形成したため、点線円内に示すようにその成長線３２ｘは上部電極２２ａの側方に位置する。
よって、上部電極２２ａの酸化イリジウムが成長線３２ｘを透過した水素に曝される危険性を低減でき、水素によって酸化イリジウムが還元されて上部電極２２ａの体積が減少するのを防止することができる。
上部電極２２ａの体積が減少すると上部電極２２ａにクラックが生じ、前述の六フッ化タングステン中のフッ素がそのクラックを通じてキャパシタ誘電体膜２１ａに到達し、フッ素のエッチング作用によってキャパシタ誘電体膜２１ａに孔が形成されてしまう。本実施形態ではそのような孔２１ａの形成を防止して半導体装置の歩留まりを向上させることができる。
その後に、第２の層間絶縁膜３１の上面上の不要な密着膜３２ａとタングステン膜３２ｂとをCMPにより研磨して除去する。
研磨されずに残存する密着膜３２ａとタングステン膜３２ｂは、第１のホール２９ａ内においては第１の導体プラグ３３となり、第３〜第５のホール２９ｃ〜２９ｅ内においてそれぞれ第３〜第５の導体プラグ３４ｃ〜３４ｅとなる。
これらの導体プラグのうち、第１の導体プラグ３３は上部電極２２ａと電気的に接続され、第３〜第５の導体プラグ３４ｃ〜３４ｅはそれぞれ第１〜第３のコンタクトプラグ１４ａ〜１４ｃと電気的に接続される。
そして、セル周縁部IIとチップ周縁部IIIの各々においては、第６のホール２９ｆ内に上段リング３５が形成される。そのセル周縁部IIに形成された上段リング３５は、下段リング１６と共に導体リング３７を形成する。そして、チップ周縁部IIIに形成された上段リング３５は、下段リング１６と共に耐湿リング３８を形成する。
図１８は、本工程を終了した後のセル領域Iの拡大平面図であり、先の図１３は図１８のX4−X4線に沿う断面図に相当する。
図１８に示すように、第１の導体プラグ３３は、平面視で上部電極２２ａの全領域を覆う大きさに形成される。
また、本工程においては、下部電極２０ａの端部の第２のホール２９ｂ内に、前述の密着膜３２ａとタングステン膜３２ｂとを順に積層してなる第２の導体プラグ３４ｂが形成される。
図１９は、図１８よりも広い領域におけるセル領域Iの拡大平面図である。
図１９に示すように、ストライプ状の下部電極２０ａは、二つで一組となってシリコン基板１上に延在する。
また、図２０は、本工程を終了した後のチップ領域Cの拡大平面図である。
図２０に示すように、導体リング３７は平面視でセル領域Iを囲うリング状に形成され、耐湿リング３８は平面視でチップ領域Cの全体を囲うリング状に形成される。
このように耐湿リング３８でチップ領域Cを囲うことにより、外部雰囲気中の水分が基板の横方向からチップ領域Cに侵入するのを耐湿リング３８で阻止することができ、水分が原因でキャパシタ誘電体膜２１ａが劣化するのを防止することができる。
次に、図１４に示すように、シリコン基板１の上側全面に金属積層膜を形成した後、その多層金属膜をパターニングすることにより一層目の金属配線３６ａと、第１及び第２の導電パッド３６ｂ、３６ｃを形成する。
その金属積層膜として、例えば、厚さが６０nmのチタン膜、厚さが３０nmの窒化チタン膜、厚さが３６０nmの銅含有アルミニウム膜、厚さが５nmのチタン膜、及び厚さが７０nmの窒化チタン膜をこの順にスパッタ法により形成する。
以上により、本実施形態に係る半導体装置の基本構造が完成する。
上記した本実施形態によれば、図１４に示したように、強誘電体キャパシタQの上方と下方にそれぞれタングステンを材料とする第１の導体プラグ３３と導体１５とを設ける。
タングステンは、配線材料のアルミニウムや銅と比較して原子半径が大きいためガンマ線等の放射線を遮蔽する能力に優れており、強誘電体キャパシタQに入射しようとするガンマ線γを遮蔽することができる。
キャパシタ誘電体膜２１ａ中のPZTには鉛が含まれているため強誘電体キャパシタQ自身にもある程度の放射線の遮蔽能力があるが、その遮蔽能力が導体１５や第１の導体プラグ３３によって補強され、半導体装置の放射線耐性が高まる。
特に、平面視で下部電極２０ａよりも大きく導体１５を形成するので、シリコン基板１の下方からキャパシタ誘電体膜２１ａに侵入しようとするガンマ線γの大部分を導体１５で遮蔽することができる。
同様に、第１の導体プラグ３３を平面視で上部電極２２ａよりも大きく形成したので、シリコン基板１の上方からキャパシタ誘電体膜２１ａに侵入しようとするガンマ線γの大部分を第１の導体プラグ３３で遮蔽することができる。
なお、本実施形態では、上部電極２２ａの側面がテーパ状に傾斜しており、上部電極２２ａの上面がその下面よりも小さい。この場合は、平面視で上部電極２２ａの下面よりも大きく第１のホール２９ａを形成し、その第１のホール２９ａ内に第１の導体プラグ３３を埋め込むことにより、上方からのガンマ線γの侵入を効果的に抑制できる。
また、基板の横方向から強誘電体キャパシタQに侵入しようとするガンマ線γは、タングステンを材料とする導体リング３７によって遮蔽することができる。特に、その導体リング３７を第２の絶縁膜２９の上面に達する高さに形成したことにより、導体リング３７によるガンマ線γの遮蔽能力が高められる。
なお、ガンマ線の入射角によらずに半導体装置の放射線耐性を高めるには、次のような構成を採用するのが好ましい。
図２１は、下部電極２０ａの延在方向に沿った上記の半導体装置の断面図であって、図１８のY1−Y1線に沿う断面図に相当する。
この例では、キャパシタ誘電体膜２１ａにガンマ線γが入射角θ1で入射する場合を想定している。なお、入射角θ1は、シリコン基板１の法線方向nとガンマ線γの入射方向との間の角である。
そのガンマ線γは、第１の導体プラグ３３で遮られずにキャパシタ誘電体膜２１ａに入射し得るガンマ線のうちで入射角θ1が最大のものを表す。
なお、ガンマ線γは、第１の導体プラグ３３の密着膜３２ａでは殆ど遮られないため、図２１ではガンマ線γが密着膜３２ａを透過するように描いている。
また、図２１において、符号Xは、上部電極２２ａの直下のキャパシタ誘電体膜２１ａにおいて、ガンマ線γが照射される部分の幅を示す。
上部電極２２ａの直下のキャパシタ誘電体膜２１ａは、強誘電体キャパシタQのスイッチング電荷量等に寄与する部分であるため、この部分にガンマ線γが照射されるとスイッチング電荷量が減少するおそれがある。そのため、この幅Xは、理想的には０であるのが好ましい。
そこで、幅Xが０となるにはどのように半導体装置の各寸法を設計したらよいかについて以下に検討する。
図２１における各寸法の意味は次の通りである。
a：隣接する上部電極２２ａの下面同士の間隔
b：上部電極２２ａの下面と第１の導体プラグ３３の上面との間隔
c：隣接するタングステン膜３２ｂの上面同士の間隔
d：隣接するタングステン膜３２ｂの下面同士の間隔
e：タングステン膜３２ｂの下面とその上面との間隔
なお、図２１においては半導体装置の一部においてのみ寸法aを付しているが、半導体装置の各部は設計ルールに従って規則的に配置されるため、寸法aは半導体装置の任意の部位において全て同一の値を有する。これについては他の寸法b〜eについても同様である。
図２２（ａ）は、キャパシタ誘電体膜２１ａに入射する直前のガンマ線γを斜辺とする直角三角形であり、これより幾何学的に次の式（１）が成立する。
tanθ1=((a-d)2+X)/(b-e) ・・・（１）
なお、式（１）の導出にあっては、上部電極２２ａと第１の導体プラグ３３の各々の重心が一致しているものとし、第１の導体プラグ３３のタングステン膜３２ｂが上部電極２２ａの横に(a-d)/2だけはみ出るものとした。
前述のようにXは０であるのが好ましい。そこで、式（１）のXを０とすると、次の式（２）が得られる。
(a-d)/2＝(b-e)×tanθ1 ・・・（２）
式（２）のθ1について算出するため、図２２（ｂ）の直角三角形を考える。図２２（ｂ）は、高さが前述の間隔eに等しく、斜辺がガンマ線γにより形成される直角三角形を示す図である。
なお、この直角三角形の底辺の長さには、隣接するタングステン膜３２ｂの上面同士の間隔cだけでなく、値(d-c)/2も付加されている。これは、前述のように上部電極２２ａと第１の導体プラグ３３の各々の重心が一致しているものとし、タングステン膜３２ｂの上面の端部E1がその下面の端部E2から基板の横方向に(d-c)/2だけはみ出るものとしたことによる。
図２２（ｂ）から幾何学的に次の式（３）が得られる。
tanθ1＝(c+(d-c)/2)/e＝(c+d)/(2e) ・・・（３）
この式を式（２）に代入すると、次の式（４）が得られる。
(a-d)/2＝(b-e)×(c+d)/(2e)＝b(c+d)/(2e)-(c+d)/2 ・・・（４）
つまり、上部電極２２ａの直下のキャパシタ誘電体膜２１ａがガンマ線γに曝されないようにするには、式（４）が成立するように半導体装置を設計すればよいことになる。
図２３は、下部電極の延在方向に直交する方向に沿った本実施形態に係る半導体装置の断面図であって、図１９のX5−X5線に沿う断面図に相当する。
なお、図２３において、各寸法a〜eの意味は図２１におけるのと同じである。
また、c1は、第３の導体プラグ３４ｅのタングステン膜３２ｂの上面と、第１の導体プラグ３３のタングステン膜３２ｂの上面との間隔である。
そして、d1は、第３の導体プラグ３４ｅにおけるタングステン膜３２ｂと、第１の導体プラグ３３におけるタングステン膜３２ｂの上面との間隔である。
図２３の断面で見た場合、この半導体装置は、第１の領域R1において二つの強誘電体キャパシタQの各側面が対向し、第２の領域R2において第３の導体プラグ３４ｅと強誘電体キャパシタQの各側面が対向する。
その第１の領域R1に入射するガンマ線γ1が上部電極２２ａの直下のキャパシタ誘電体膜２１ａに曝されないようにするには、図２２（ａ）、（ｂ）と同じ理由によって、前述の式（４）が成立すればよい。
つまり、式（４）が成立する場合には、隣接する強誘電体キャパシタQのうちの一方が備える上部電極２２ａの直下のキャパシタ誘電体膜２１ａに向けて入射するガンマ線γ1を、他方の強誘電体キャパシタQの上のタングステン膜３２ｂによって遮ることができる。
また、第２の領域R2においてガンマ線γ2を遮蔽するのは第５の導体プラグ４３ｅのタングステン膜３２ｂであり、そのタングステン膜３２ｂに関連した寸法はc1とd1である。よって、第２の領域R2においては、式（４）のcとdをそれぞれc1とd1に変えて得られた次の式（５）が成立するときにXが０となり、上部電極２２ａの直下のキャパシタ誘電体膜２１ａがガンマ線に曝されなくなる。
(a-d1)/2＝(b-e)×(c1+d1)/(2e)＝b(c1+d1)/(2e)-(c1+d1)/2 ・・・（５）
ところで、ガンマ線を更に効果的に遮るには、第１の導体プラグ３３の上方の広範な領域にタングステンを材料とする遮蔽体を設けるのも有効である。
図２４は、そのような遮蔽体を設けた場合における本実施形態に係る半導体装置の拡大平面図である。
この例では、第３〜第５の導体プラグ３４ｃ〜３４ｅの上方に複数の遮蔽体８５を間隔をおいて設ける。その遮蔽体８５により、強誘電体キャパシタQに入射しようとするガンマ線を効果的に遮蔽でき、ガンマ線が原因でキャパシタ誘電体膜２１ａのスイッチング電荷量が減少するのを防止できる。
但し、その遮蔽体８５の周囲には隙間があるため、その隙間から強誘電体キャパシタQに入射しようとするガンマ線が存在する。
そこで、以下に、各遮蔽体８５と第３〜第５の導体プラグ３４ｃ〜３４ｅの各々の間を通って強誘電体キャパシタQに侵入する二つのガンマ線γ3、γ4について検討する。
図２５は、図２４のX6−X6線に沿う断面図である。
なお、図２５において、各寸法a〜eの意味は図２１におけるのと同じである。
図２５に示すように、この例では、一層目の金属配線３６ａの上に第３の絶縁膜８１、第４の絶縁膜８２、四層目の金属配線８３、第４の絶縁膜８４をこの順に形成する。
このうち、第３の絶縁膜８１と第４の絶縁膜８４としてはCVD法により酸化シリコン膜を形成し得る。また、四層目の金属配線８３としては、一層の金属配線３６ａと同じ構造の金属積層膜を形成し得る。
更に、四層目の金属配線８３には、密着膜８５ａとタングステン膜８５ｂとをこの順に形成してなる遮蔽体８５が形成され、その遮蔽体８５の上に一層目の金属配線３６ａと同じ層構造の五層目の金属配線８６が形成される。
なお、図２５において、符号L1〜L3の意味は次の通りである。
L1：隣接する二つのタングステン膜８５ｂの配列ピッチ
L2：タングステン膜８５ｂの上面の幅
L3：タングステン膜８５ｂの上面の端部E3と、タングステン膜３２ｂの下面の端部E2との基板の横方向の間隔
h：上部電極２２ａの下面からタングステン膜８５ｂの下面までの基板の法線方向の間隔
hw：タングステン膜８５ｂの下面と上面との間隔
このような断面構造を有する半導体装置では、キャパシタ誘電体膜２１ａに前述の二つのガンマ線γ3、γ4が入射する。
このうち、ガンマ線γ3は、複数の遮蔽体８５のうち、強誘電体キャパシタQに最も近い遮蔽体８５をかすめて入射角θ2でキャパシタ誘電体膜２１ａに入射する。
その入射角θ2については、幾何学的に次の式（６）が成立する。
tanθ2=(L3-L2+(a-d)/2)/(h+hw)・・・（６）
また、既述の式（２）と同じ理由により、Xが０となるには、次の式（７）が成立する必要がある。
(a-d)/2＝(b-e)×tanθ2 ・・・（７）
式（６）を式（７）に代入することにより、次の式（８）が得られる。
(a-d)/2＝(b-e)×(L3-L2+(a-d)/2)/(h+hw)・・・（８）
すなわち、ガンマ線γ3が、上部電極２２ａの直下のキャパシタ誘電体膜２１ａに入射しないようにするには、式（８）が成立すればよいことになる。
次に、ガンマ線γ4について考える。
ガンマ線γ4は、複数の遮蔽体８５のうち、強誘電体キャパシタQに最も遠い遮蔽体８５をかすめて入射角θ3でキャパシタ誘電体膜２１ａに入射する。
その入射角θ3については、幾何学的に次の式（９）が成立する。
tanθ2=(L1+L3-L2+(a-d)/2)/(h+hw)・・・（９）
また、既述の式（２）と同じ理由により、Xが０となるには、次の式（１０）が成立する必要がある。
(a-d)/2＝(b-e)×tanθ3 ・・・（１０）
式（９）を式（１０）に代入することにより、次の式（１１）が得られる。
(a-d)/2＝(b-e)×(L1+L3-L2+(a-d)/2)/(h+hw)・・・（１１）
すなわち、ガンマ線γ4が、上部電極２２ａの直下のキャパシタ誘電体膜２１ａに入射しないようにするには、式（１１）が成立すればよいことになる。
以上説明した式（２）、（６）、（１０）において、角度θ1〜θ3は、第１の導体プラグ３３や遮蔽体８５中のタングステンに遮蔽されずにキャパシタ誘電体膜２１ａに入射し得るガンマ線の入射角である。
式（２）、（６）、（１０）によれば、そのようなガンマ線の入射角のうち最大の入射角の正接が(a-d)/(2(b-e))に等しいとき、上部電極２２ａの直下のキャパシタ誘電体膜２１ａにおいてガンマ線が照射される部分の幅Xが０とすることができる。
（第２実施形態）
第１実施形態では、第１の導体プラグ３３によるガンマ線等の放射線の遮蔽効果について説明した。上部電極２２ａよりも大きい第１の導体プラグ３３には、このように放射線を遮蔽する役割の他に、キャパシタ誘電体膜２１ａに印加されるストレスを均一にする役割も担う。本実施形態ではその効果について説明する。
図２６は、第１実施形態とは異なり、第１の導体プラグ３３を上部電極２２ａよりも小さく形成した比較例に係る強誘電体キャパシタQとその周囲の拡大断面図である。
なお、図２６において、第１実施形態で説明したのと同じ要素には第１実施形態と同じ符号を付し、以下ではその説明を省略する。これについては後述の図２７〜図３１でも同様である。
タングステン膜３２ｂは、テンシルストレスを有するため、図２６の矢印Aのように自身が縮まろうとする。このようにタングステン膜３２ｂが縮まると、キャパシタ誘電体膜２１ａを上方に引き上げようとする応力Bが生じる。
その応力Bは、第１の導体プラグ３３の直下の部分のキャパシタ誘電体膜２１ａに強く作用し、これ以外の部分のキャパシタ誘電体膜２１ａには殆ど作用しないため、キャパシタ誘電体膜２１ａに作用する応力が面内で不均一となる。
その結果、応力Bが原因の圧電効果でキャパシタ誘電体膜２１ａに誘起される電荷量もキャパシタ誘電体膜２１ａの場所によってばらつき、強誘電体キャパシタQに記憶したデータ「０」と「１」とを弁別するのが難しくなる。特に、強誘電体キャパシタQの縮小化によって第１の導体プラグ３３と強誘電体キャパシタQとの位置ずれが大きくなる場合にこの問題が顕在化すると考えられる。
図２７は、本実施形態に係る半導体装置が備える強誘電体キャパシタQとその周囲の拡大断面図である。なお、図２７における各矢印A、Bの意味は図２６におけるのと同じである。
図２７に示すように、本実施形態では、第１の導体プラグ３３が上部電極２２ａよりも大きい。よって、上部電極２２ａの全面に第１の導体プラグ３３が接触し、タングステン膜３２ｂからキャパシタ誘電体膜２１ａに作用する応力Bがキャパシタ誘電体膜２１ａの全面にわたって均一になり易い。
これにより、圧電効果で誘起される電荷量がキャパシタ誘電体膜２１ａにおいて均一となるので、本実施形態では強誘電体キャパシタQのデータを弁別するのが容易となる。
なお、キャパシタ誘電体膜２１ａに誘起される電荷量の均一性を支配する要因には第１の導体プラグ３３の位置もある。
以下に、キャパシタ誘電体膜２１ａの電荷を均一にするのに好適な第１の導体プラグ３３の位置について説明する。
図２８（ａ）、（ｂ）は、第１の導体プラグ３３の好適な位置について説明するための断面図である。
図２８（ａ）、（ｂ）のいずれにおいても、上部電極２２ａの全面に第１の導体プラグ３３が接触しており、第１の導体プラグ３３がガンマ線を遮蔽するのには適した構造となっている。
但し、図２８（ａ）の例では、第１のホール２９ａの重心g1と上部電極２２ａの重心g2とがずれている。このような重心同士のずれにより、上部電極２２ａの左右のいずれか一方の側に偏って第１の導体プラグ３３がはみ出すため、タングステン膜３２ｂからキャパシタ誘電体膜２１ａに印加される応力Cが左右非対称となる。
その結果、応力Cが原因の圧電効果により誘起される電荷量がキャパシタ誘電体膜２１ａの面内においてばらつき、強誘電体キャパシタQのデータを弁別するのが難しくなる。
一方、図２８（ｂ）の例では、第１のホール２９ａの重心g1と上部電極２２ａの重心g2とを一致させている。これにより、応力Cの非対称性が解消するため、キャパシタ誘電体膜２１ａに誘起される電荷量も当該キャパシタ誘電体膜２１ａの面内において均一となり、強誘電体キャパシタQに記憶したデータ「０」と「１」とを弁別するのが容易となる。
このように、強誘電体キャパシタQのデータの弁別性を向上させるという観点からすると、第１のホール２９ａの重心g1と上部電極２２ａの重心g2とを一致させるのが好ましい。
次に、このように重心g1、g2同士が一致した上部電極２２ａと第１のホール２９ａの平面レイアウトの例について説明する。
図２９（ａ）〜（ｄ）は、重心g1、g2同士が一致した上部電極２２ａと第１のホール２９ａの各々の平面レイアウトを示す平面図である。
図２９（ａ）〜（ｄ）のいずれの例においても、上部電極２２ａと第１のホール２９ａの一方が円形で他方が多角形となっており、上部電極２２ａと第１のホール２９ａとは非相似となっている。
一方、図３０（ａ）、（ｂ）は、上部電極２２ａと第１のホール２９ａの各々の重心g1、g2同士を一致させると共に、上部電極２２ａと第１のホール２９ａの各々の平面形状を相似形にした場合の平面図である。
このうち、図３０（ａ）の例においては、上部電極２２ａと第１のホール２９ａが共に矩形である。
そして、図３０（ｂ）の例においては、上部電極２２ａと第１のホール２９ａが共に円形である。
図３０（ａ）、（ｂ）のように上部電極２２ａと第１のホール２９ａの各々の平面形状を相似にすると、第１のホール２９ａ内の第１の導体プラグ３３（図１４参照）によって生じる応力Cが、上部電極２２ａの縁において均一となる。よって、応力Cが原因の圧電効果により誘起される電荷量がキャパシタ誘電体膜２１ａの面内においてより一層均一にすることができる。
図３１（ａ）、（ｂ）は、第１の導体プラグ３３の別の例について示す断面図である。
これらの例では、第２の層間絶縁膜３１の上に、第１の導体プラグ３３のタングステン膜３２ｂの一部を引き出し、そのタングステン膜３２ｂにより一層目の金属配線３６ａを形成している。
但し、図３１（ａ）の例では、第５のホール２９ｅにタングステン膜３２ｂを埋め込んだことで、タングステン膜３２ｂの重心g3が第１のホール２９ａの重心g1と一致していない。そのため、図２８（ａ）と同様にそのタングステン膜３２ｂからキャパシタ誘電体膜２１ａに作用する応力Cに偏りが生じる。
これに対し、図３１（ｂ）の例では、タングステン膜３２ｂの重心g3を第１のホール２９ａの重心g1と一致させている。これにより、図２８（ｂ）と同様に、応力Cの非対称性が解消されて、キャパシタ誘電体膜２１ａに誘起される電荷量を当該キャパシタ誘電体膜２１ａの面内において均一にすることができる。
（第３実施形態）
第１実施形態では、半導体装置としてプレーナ型のFeRAMを製造した。これに対し、本実施形態では、プレーナ型よりも微細化に有利なスタック型のFeRAMを半導体装置として製造する。
図３２〜図５４は、本実施形態に係る半導体装置の製造途中の断面図である。なお、図３２〜図５４において、第１実施形態で説明したのと同じ要素には第１実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。
この半導体装置を製造するには、まず、第１実施形態の図２（ａ）〜図３（ａ）の工程を行うことにより、図３２（ａ）に示すように、第１〜第３のコンタクトプラグ１４ａ〜１４ｃと下段リング１６とが形成された構造とする。
但し、本工程では、第１実施形態の導体１５（図３（ａ）参照）は形成しない。
次に、図３２（ｂ）に示すように、厚さが約１００nmの第１の酸化防止絶縁膜１７と厚さが約２００nmの第１の層間絶縁膜１８とをこの順に形成した後、これらの絶縁膜をパターニングして開口１８ａを形成する。
その開口１８ａの幅W2は、第１〜第３のコンタクトプラグ１４ａ〜１４ｃの各々の幅よりも広く、例えば１．０μm程度である。
また、このパターニングの際に使用するエッチングガスも特に限定されないが、本実施形態ではCF4ガスとC4F8ガスとの混合ガスをそのエッチングガスとして使用する。
次に、図３３に示す断面構造を得るまでの工程について説明する。
まず、開口１８ａの内面と第１の層間絶縁膜１８の上に密着膜４０ａとしてスパッタ法により３０nmの厚さのチタン膜と２０nmの厚さの窒化チタン膜とをこの順に形成する。
次いで、水素ガスと六フッ化タングステンガスとを成膜ガスとして使用するCVDにより密着膜４０ａの上にタングステン膜４０ｂを形成し、そのタングステン膜４０ｂで開口１８ａを完全に埋める。この状態におけるタングステン膜４０ｂの厚さは、第１の層間絶縁膜１８の上で例えば３００nm程度である。
その後に、第１の層間絶縁膜１８の上の余分な密着膜４０ａとタングステン膜４０ｂとをCMP法により研磨して除去し、これらの膜を開口１８ａの中にのみ導体４１として残す。
なお、そのCMPにおいては、第１の層間絶縁膜１８の上に研磨残が発生するのを防止する目的でオーバー研磨が行われるため、導体４１は開口１８ａの途中の深さにまで形成された状態となり、開口１８ａの上部は導体４１で未充填となる。
また、導体４１は、その下の第１のコンタクトプラグ１４ａ又は第２のコンタクトプラグ１４ｃと電気的に接続される。
次いで、図３４に示すように、第１の層間絶縁膜１８の上面をNH3プラズマに曝し、第１の層間絶縁膜１８の表面にNH基を結合させる。
NH3プラズマの生成条件は特に限定されない。本実施形態では、平行平板型プラズマ処理チャンバ内においてシリコン基板１に対向する対向電極に周波数が３５０kHzでパワーが５５Wの高周波電力を印加すると共に、シリコン基板１に周波数が１３．５６MHzでパワーが１００Wの高周波電力を印加する。また、チャンバ内の圧力は２６６Pa、基板温度は４００℃、NH3ガスの流量は３５０sccmとする。
なお、NH基の結合を容易にするため、NH3プラズマに曝す前に第１の層間絶縁膜１８の上面を予めArプラズマに曝して清浄化してもよい。
次に、図３５に示すように、導体４１と第１の層間絶縁膜１８の各々の上に下地導電膜５０としてスパッタ法でチタン膜を約２０nmの厚さに形成し、その下地導電膜５０で開口１８ａを完全に埋める。
ここで、図３４の工程において予め第１の層間絶縁膜１８の表面にNH基を結合させたことにより、下地導電膜５０の材料であるチタンが第１の層間絶縁膜１８の上を自在に移動できるようになり、（００２）方向に配向した良質な下地導電膜５０を形成できる。
続いて、図３６に示すように、下地絶縁膜５０の上面をCMP法により研磨して平坦化する。
そして、下地導電膜５０に対し、窒素雰囲気中基板温度を６５０℃、処理時間を６０秒
とする条件でRTAを行う。これにより、下地絶縁膜５０の材料であるチタンが窒化して（１１１）方向に配向した窒化チタンとなる
なお、窒素雰囲気に希ガスを添加してこのRTAを行ってもよい。
次に、図３７に示すように、下地導電膜５０の表面をNH3プラズマに曝すことにより、下地導電膜５０の表面にNH基を結合させる。このNH3プラズマの条件としては、例えば、図３４で説明したのと同じ条件を採用し得る。
続いて、図３８に示すように、下地導電膜５０の上に金属膜５４としてスパッタ法でチタン膜を２０nm程度の厚さに形成する。
本工程の前に下地導電膜５０の表面にNH基を結合させたことで、そのチタン膜は（００２）方向に自己配向した良質な膜となる。
その後に、窒素雰囲気中において基板温度を６５０℃、処理時間を６０秒とする条件で金属膜５４に対してRTAを行う。これにより、金属膜５４のチタンが窒化されて、（１１１）方向に配向した窒化チタンを材料とする金属膜５４が得られる。
なお、窒素雰囲気に希ガスを添加してこのRTAを行ってもよい。
次いで、図３９に示すように、金属膜５４の上に導電性酸素バリア膜５８として反応性スパッタ法により窒化チタンアルミニウム（TiAlN）膜を１００nm程度の厚さに形成する。
導体４１のタングステン膜４０ｂは酸素含有雰囲気に触れると容易に酸化するが、導電性酸素バリア膜５８が外部雰囲気中の酸素から導体４１を保護するため、導体４１が酸化してコンタクト不良が生じるのを防止できる。
更に、導電性バリア膜５８の下の金属膜５４が（１１１）方向に配向した窒化チタンにより形成されているため、導電性バリア膜５８はその配向を引き継いた良好な結晶性を示すようになる。
次に、図４０に示す断面構造を得るまでの工程について説明する。
まず、導電性酸素バリア膜５８の上にスパッタ法で厚さが６０nm〜１００nm程度のイリジウム膜を形成し、そのイリジウム膜を第１の導電膜６１とする。なお、イリジウム膜に代えてSrRuO3膜を第１の導電膜６１として形成してもよい。
次いで、第１の導電膜６１の上にMOCVD法により一層目のPZT膜６２ｘを１００nmの厚さに形成した後、その上にスパッタ法で二層目のPZT膜６２ｙを１０nmの厚さに形成して、これらの多層構造のPZT膜を強誘電体膜６２とする。
一層目のPZT膜６２ｘを形成する際のMOCVD法では、Pbの液体原料としてビスジメチルへプタンジオネート鉛（Pb(DMHD)2）を使用し、Zrの液体原料としてテトラキスジメチルへプタンジオネートジルコニウム（Zr(DMHD)4）を使用する。また、チタンの液体原料としてはビスイソプロポキシビスジピバロイルメタネートチタン（Ti(O-iPr)2(DPM)2）を使用し得る。
そして、強誘電体膜６２の上にスパッタ法で一層目の酸化イリジウム膜６３ｘを２５nm程度の厚さに形成した後、酸素含有雰囲気中でのアニールにより強誘電体膜６２を十分に結晶化させると共に、その強誘電体膜６２中の酸素欠損を補う。そのアニールは、アルゴンガスと酸素ガスとをそれぞれ２０００sccm、２０sccmの流量でアニール雰囲気に供給しながら、基板温度を７２５℃、処理時間を６０秒とする条件で行われる。
更に、一層目の酸化イリジウム膜６３ｘの上にスパッタ法で５０nm〜１５０nm程度の厚さの二層目の酸化イリジウム膜６３ｙを形成する。
なお、一層目と二層目の酸化イリジウム膜６３ｘ、６３ｙに代えて、イリジウム、ルテニウム、ロジウム、レニウム、オスミウム、及びパラジウムのいずれかの単層膜、又はこれらの酸化膜を形成してもよい。
更に、二層目の酸化イリジウム膜６３ｙの上にスパッタ法でイリジウム膜６３ｚを５０nm〜１５０nm程度の厚さのイリジウム膜とをこの順に形成し、一層目と二層目の酸化イリジウム膜６３ｘ、６３ｙとイリジウム膜６３ｘとを第２の導電膜６３とする。
その後に、シリコン基板１の裏面に付着したPZTを洗浄して除去する。
続いて、図４１に示すように、第２の導電膜６３の上に第１のマスク材料膜７１として窒化チタン膜をスパッタ法で２００nm程度の厚さに形成する。なお、窒化チタン膜に変えて窒化チタンアルミニウム膜を形成してもよい。
そして、第１のマスク材料膜７１の上にTEOSガスを使用するプラズマCVD法により酸化シリコン膜を７００nm程度の厚さに形成して、その酸化シリコン膜を第２のマスク材料膜７２とする。
続いて、図４２に示すように、第２のマスク材料膜７２をパターニングして島状の上部ハードマスク７２ａとした後、上部ハードマスク７２ａをマスクにして第１のマスク材料膜７１をエッチングすることにより下部ハードマスク７１ａを形成する。
次いで、図４３に示すように、前述の下部ハードマスク７１ａと上部ハードマスク７２ａの各々をマスクにしながら、第１の導電膜６１、強誘電体膜６２、及び第２の導電膜６３をドライエッチングする。
これにより、下部電極６１ａ、キャパシタ誘電体膜６２ａ、及び上部電極６３ａの各々を順に積層してなる強誘電体キャパシタQの基本構造が完成する。
なお、本工程で使用するエッチングガスは特に限定されないが、本実施形態ではHBrガス、O2ガス、C4F8ガス、及びArガスの混合ガスをエッチングガスとして使用する。
そのエッチングガスに対して導電性酸素バリア膜５８はエッチング耐性があるので、このエッチングは導電性酸素バリア膜５８の上で自動的に停止し、エッチングの終了後もシリコン基板１の全面が導電性酸素バリア膜５８で覆われた状態となる。
また、このエッチングによって上部ハードマスク７２ａは膜減りするものの、その下の下部ハードマスク７１ａはエッチングされずにその形状が維持されるため、強誘電体キャパシタQの側面を設計通りの寸法に綺麗に仕上げることができる。
ここで、導体４１におけるタングステン膜４０ｂは、上記のように形成された強誘電体キャパシタQに基板の下方からガンマ線が侵入するのを防止する役割を担う。そのため、本工程におけるパターニングでは、下部電極６１ａの幅W4を導体４１のタングステン膜４０ｂの幅W3よりも狭くすることにより、基板の下方から侵入するガンマ線をタングステン膜４０ｂで有効に遮るようにするのが好ましい。
この後に、図４４に示すように、ドライエッチング又はウエットエッチングにより上部ハードマスク７２ａを除去する。
次いで、図４５に示すように、キャパシタQで覆われていない部分の下地導電膜５０、金属膜５４、及び導電性酸素バリア膜５８をドライエッチングにより除去して、複数のキャパシタQを電気的に分離する。
なお、下部ハードマスク７１ａもこのドライエッチングによって除去され、上部電極６３ａの上面が露出する。
また、下部電極６１ａは、その下に残存する下地導電膜５０、金属膜５４、及び導電性酸素バリア膜５８を介して導体４１と電気的に接続される。
ここで、本実施形態では、図４３に示したように、下部電極６１ａの幅W4をタングステン膜４０ｂの幅W3よりも狭くした。このような幅の相違を反映して下地導電膜５０には点線円内に示すような段差が形成される。
その結果、下地導電膜５０の表面は、キャパシタ直下の第１の上面５０ａと、基板横方向に延在する第２の上面５０ｃとが側面５０ｂによって繋がれた構造となる。なお、本工程におけるドライエッチングは基板垂直方向に進行するため、下地導電膜５０ａの側面５０ｂは、その上方の下部電極６１ａの側面６１ｘと同一面内に位置することになる。
また、本工程のドライエッチングの後においても導体４１の上面の全面に下地導電膜５０が残存するため、導体４１のタングステンが酸素に触れて酸化するのを下地導電膜５０により防止することができる。
なお、導体４１のタングステンの強いテンシルストレスに比較して第１の層間絶縁膜１８のストレスは弱いため、導体４１と第１の層間絶縁膜１８の双方にまたがってキャパシタQを形成するとキャパシタ誘電体６２ａに印加されるストレスが不均一となる。本実施形態では、導体４１の上にのみキャパシタQを形成するので、このようなストレスの不均一性を解消し、ストレスが原因で誘起される電荷量をキャパシタ誘電体膜６２ａの面内において一様にすることができ、キャパシタQのデータの弁別性を向上することができる。
図５５は本工程を終了した後のセル領域Iの拡大平面図であり、先の図４５は図５５のX7−X7線に沿う断面図に相当する。
図５５に示すように、前述の導体４１とその輪郭を確定する開口１８ａは、平面視で下部電極６１ａの全領域を内側に含む大きさに形成される。
次に、図４６に示すように、第１の層間絶縁膜１８の上面と強誘電体キャパシタQの表面に、水素等の還元性物質からキャパシタ誘電体膜６２ａを保護するための第１の保護絶縁膜７４としてスパッタ法によりアルミナ膜を形成する。
続いて、図４７に示すように、ここまでの工程においてキャパシタ誘電体膜６２ａが受けたダメージを回復させるため、基板温度を５５０℃〜７００℃とする条件で、酸素含有雰囲気においてキャパシタ誘電体膜６２ａに対して回復アニールを行う。
次いで、図４８に示すように、第１の保護絶縁膜７４の上にMOCVD法により第２の保護絶縁膜７６として３８nm程度の厚さのアルミナ膜を形成する。その第２の保護絶縁膜７６によって、第１の保護絶縁膜７４のみでは不足しがちな水素のバリア能力が補強され、水素からキャパシタ誘電体膜６２ａを確実に保護できるようになる。
次に、図４９に示す断面構造を得るまでの工程について説明する。
まず、プラズマCVD法により第２の保護絶縁膜７６の上に第２の絶縁膜７７として酸化シリコン膜を約１５００nmの厚さに形成する。そのプラズマCVD法で使用し得る成膜ガスとしては、例えば、TEOSガス、酸素ガス、及びヘリウムガスの混合ガスがある。
そして、第２の絶縁膜７７の表面をCMP法により平坦化した後、酸化窒素（N2O）ガス又は窒素ガスのプラズマ雰囲気中において第２の絶縁膜７７をアニールすることにより、第２の絶縁膜７７を脱水すると共にその表面を窒化して水分の再吸着を防止する。
次いで、第２の絶縁膜７７の上にスパッタ法でアルミナ膜を２０nm〜１００nm程度の厚さに形成し、そのアルミナ膜を第３の保護絶縁膜７８とする。その第３の保護絶縁膜７８は、第１の保護絶縁膜７４や第２の保護絶縁膜７６と同様に、水素等の還元性物質からキャパシタ誘電体膜６２ａを保護する役割を担う。
なお、スパッタ法に代えてCVD法により第３の保護絶縁膜７８を形成してもよい。
そして、TEOSガスを使用するプラズマCVD法により第３の保護絶縁膜７８の上に第２の層間絶縁膜７９として酸化シリコン膜を２５０nm程度の厚さに形成する。
次いで、図５０に示すように、フォトリソグラフィとドライエッチングにより第２の層間絶縁膜７９から第１の保護絶縁膜７４までをパターニングすることにより、強誘電体キャパシタQの上に第１のホール７７ａを形成する。
なお、本工程におけるドライエッチングで使用するエッチングガスは特に限定されないが、例えばC4F8、Ar、O2、及びCOの混合ガスをエッチングガスとして使用し得る。
次に、図５１に示すように、酸素含有雰囲気中において基板温度を５００℃、処理時間を６０分とする条件で第２の絶縁膜７７に対してアニールを行い、第２の絶縁膜７７に含まれる水分を第１のホール２９ａを介して外部に逃がす。
本実施形態でも、第１実施形態と同様に、上部電極６３ａよりも大きく第１のホール７７ａを形成したため、第２の絶縁膜７７の水分が第１のホール７７ａを通って速やかに外部に放出され、アニールによる脱水の効果を高めることができる。
続いて、図５２に示すように、第２の層間絶縁膜７９から第１の酸化防止絶縁膜１７までの多層絶縁膜をフォトリソグラフィとドライエッチングによりパターニングする。
このパターニングにより、セル領域Iにおいては、第２のコンタクトプラグ１４ｂの上に第２のホール７７ｂが形成される。また、セル周縁部IIとチップ周縁部IIIにおいては、下段リング１６の上に第３のホール７７ｃが形成される。
なお、本工程におけるドライエッチングで使用するエッチングガスは特に限定されない。本実施形態では、第１の層間絶縁膜１８、第１の保護絶縁膜７４、第２の保護絶縁膜７６、第２の絶縁膜７７、第３の保護絶縁膜７８、及び第２の層間絶縁膜７９のエッチングガスとしてC4F8、Ar、O2、及びCOの混合ガスを使用する。また、第１の酸化防止絶縁膜１７は、アルゴンガスを使用するスパッタエッチングにより除去される。
次に、図５３に示す断面構造を得るまでの工程について説明する。
まず、第１〜第３のホール７７ａ〜７７ｃの各々の内面と第２の層間絶縁膜７９の上面に、導電性の密着膜９１ａとして単層の窒化チタン膜をスパッタ法で５０nm〜１００nm程度の厚さに形成する。
次いで、水素ガスと六フッ化タングステンガスとを成膜ガスとして使用するCVD法により密着膜９１ａの上にタングステン膜９１ｂを形成して、そのタングステン膜９１ｂにより第１〜第３のホール７７ａ〜７７ｃの各々を埋める。
このとき、第１のホール７７ａを上部電極６３ａよりも大きく形成したので、点線円内に示すように、密着膜９１ａの成長線９１ｘは上部電極６３ａの側方に位置する。
そのため、第１実施形態と同様に、タングステン膜９１ｂを成膜する際の水素ガスが成長線９１ｘを透過して上部電極２２ａに至る危険性を低減でき、水素によって上部電極２２ａの酸化イリジウムが還元されてその体積が減少するのを防止することができる。
また、タングステン膜９１ｂの形成時の基板温度はタングステン膜９１ｂに求められるストレスの大きさによって決められ、例えば３５０℃〜４００℃程度とするのが好ましい。
その後に、第２の層間絶縁膜７９の上の余分な密着膜９１ａとタングステン膜９１ｂとをCMP法により研磨して除去し、第１〜第３のホール７７ａ〜７７ｃ内にのみ密着膜９１ａとタングステン膜９１ｂとを残す。
密着膜９１ａとタングステン膜９１ｂのうち、第１のホール７７ａに残されたものは第１の導体プラグ９２となり、第２のホール７７ｂに残されたものは第２の導体プラグ９３となる。
また、セル周縁部IIとチップ周縁部IIIの各々の第３のホール７７ｃに残された密着膜９１ａとタングステン膜９１ｂは上段リング９４となる。
このうち、セル周縁部IIに形成された上段リング９４は、下段リング１６と共に導体リング３７を形成する。
そして、チップ周縁部IIIに形成された上段リング９４は、下段リング１６と共に耐湿リング３８を形成する。
図５６は、本工程を終了した後のセル領域Iの拡大平面図であり、先の図５３は図５６のX8−X8線に沿う断面図に相当する。
図５６に示すように、第１の導体プラグ９２は上部電極６３ａに対応して複数形成され、各第１の導体プラグ９２とその輪郭を画定する第１のホール７７ａは平面視で上部電極６３ａの全領域を内側に含む大きさに形成される。
次に、図５４に示すように、シリコン基板１の上側全面に金属積層膜を形成した後、その多層金属膜をパターニングすることにより一層目の金属配線９５ａと、第１及び第２の導電パッド９５ｂ、９５ｃを形成する。
その金属積層膜として、例えば、例えば、厚さが６０nmのチタン膜、厚さが３０nmの窒化チタン膜、厚さが３６０nmの銅含有アルミニウム膜、厚さが５nmのチタン膜、及び厚さが７０nmの窒化チタン膜をこの順にスパッタ法により形成する。
以上により、本実施形態に係る半導体装置の基本構造が完成する。
本実施形態に係る半導体装置によれば、図５６に示したように、平面視で上部電極６３ａの全領域を覆うように第１の導体プラグ９２を形成した。そのため、シリコン基板１の上方からキャパシタ誘電体膜６２ａに侵入しようとするガンマ線γ等の放射線の大部分を第の導体プラグ９２のタングステン膜９２ｂで遮蔽することができ、半導体装置の放射線耐性を高めることができる。
また、導体４１を平面視で下部電極６１ａよりも大きくしたため、シリコン基板１の下方からキャパシタ誘電体膜６２ａに侵入しようとするガンマ線γの大部分が導体４１のタングステン膜４０ｂで遮られ、半導体装置の放射線耐性を更に高めることができる。
そして、基板横方向から強誘電体キャパシタQに侵入しようとするガンマ線γは、導体リング３７のタングステン膜９１ｂによって遮蔽することができる。
（第４実施形態）
第３実施形態では、アルミニウム膜を含む金属積層膜から一層目金属配線９５ａを形成した。
これに対し、本実施形態では、銅配線を形成するのに有用なダマシンプロセスを用いて配線を形成する。
図５７〜図６５は、本実施形態に係る半導体装置の製造途中の断面図である。なお、図５７〜図６５において、第３実施形態で説明したのと同じ要素には第３実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。
最初に、図５７に示す断面構造を得るまでの工程について説明する。
まず、第３実施形態の図３２（ａ）〜図５２に従い、第２の層間絶縁膜７９に第１〜第３のホール７７ａ〜７７ｃが形成された状態とする。
そして、第３実施形態と同様にして、第２の層間絶縁膜７９の上面と第１〜第３のホール７７ａ〜７７ｃの各々の内面に密着膜９１ａとタングステン膜９１ｂとをこの順に形成する。
但し、本実施形態では、そのタングステン膜９１ｂで第１のホール９１ｂを完全には埋め込まず、タングステン膜９１ｂの上面に第１のホール９１ｂの形状を反映した凹部９１ｘが形成された状態とする。
一方、第２のホール７７ｂと第３のホール７７ｃについてはタングステン膜９１ｂで完全に埋め込む。
このように第２のホール７７ｂと第３のホール７７ｃとを完全に埋め込み、かつ、第１のホール７７ａを未充填の状態にするには、タングステン膜９１ｂを２５０nm〜３５０nm程度の厚さに形成すればよい。
次に、図５８に示すように、第２の層間絶縁膜７９の上面上の余分な密着膜９１ａとタングステン膜９１ｂとをCMP法により研磨して除去する。
これにより、第３実施形態と同様に、第１のホール７７ａと第２のホール７７ｂの各々に第１の導体プラグ９２と第２の導体プラグ９３が形成される。
このうち、第１の導体プラグ９２の上面には、前述のように凹部９２ｘが形成された状態となる。
一方、セル周縁部IIの第３のホール７７ｃには、導体リング３７の一部となる上段リング９４が形成され、チップ周縁部IIIの第３のホール７７ｃには、耐湿リング３８の一部となる上段リング９４が形成される。
続いて、図５９に示すように、第２の層間絶縁膜７９、第１の導体プラグ９２、第２の導体プラグ９３、及び上段リング９４の各々の上に、TEOSガスを使用するプラズマCVD法により第３の絶縁膜１００として酸化シリコン膜を３００nm程度の厚さに形成する。
そして、図６０に示すように、フォトリソグラフィとドライエッチングにより第３の絶縁膜１００をパターニングすることにより、凹部９２ｘに繋がる第１の配線溝１００ａを形成する。
そのドライエッチングで使用するエッチングガスは特に限定されないが、本実施形態ではC4F8、Ar、O2、及びCOの混合ガスをエッチングガスとして使用する。
また、第１の配線溝１００ａの幅も特に限定されない。但し、凹部９２ｘとの位置ずれを見込んで凹部９２ｘの幅D1よりも第１の配線溝１００ａの幅D2を広くし、位置ずれが生じた場合でも凹部９２ｘの全てが第１の配線溝１００ａから露出するようにするのが好ましい。
本実施形態では、凹部９２ｘの幅D1を０．５μm〜０．８μm程度とし、第１の配線溝１００ａの幅D2はこれよりも広い０．９μm〜１．０μm程度とする。
なお、本工程では、第２の導体プラグ９３と上段リング９４の各々の上の第３の絶縁膜１００に第１のホール１００ｂと第２のホール１００ｃも形成される。
次に、図６１に示すように、第３の絶縁膜１００の上面と、第１の配線溝１００ａ、第１のホール１００ｂ、及び第２のホール１００ｃの各々の内面とに、銅に対する第１のバリアメタル膜１０２としてスパッタ法で窒化タンタル膜を５０nm程度の厚さに形成する。
そして、図６２に示すように、めっき法又はCVD法により第１のバリアメタル膜１０２の上に第１の銅膜１０４を形成し、その第１の銅膜１０４により第１の配線溝１００ａ、第１のホール１００ｂ、及び第２のホール１００ｃの各々を完全に生める。
次いで、図６３に示すように、第３の絶縁膜１００の上の余分な第１のバリアメタル膜１０２と第１の銅膜１０４とをCMP法により研磨して除去する。
これにより、第１の配線溝１００ａ内に第１のバリアメタル膜１０２と第１の銅膜１０４とが第１の銅配線１０６として残される。
また、第１のホール１００ｂと第２のホール１００ｃの各々においては、第１のバリアメタル膜１０２と第１の銅膜１０４が第１の銅プラグ１０７及び銅リング１０８として残される。
続いて、図６４に示すように、シリコン基板１の上側全面に第３の酸化防止絶縁膜１１１としてCVD法により窒化シリコン膜を５０nm程度の厚さに形成する。
更に、その第３の酸化防止絶縁膜１１の上に、例えばTEOSガスを使用するプラズマCVD法によって酸化シリコン膜を５００nm程度の厚さに形成し、その酸化シリコン膜を第４の絶縁膜１１２とする。
第４の絶縁膜１１２の成膜雰囲気には酸素が含まれるが、第４の絶縁膜１１２の成膜前に予め第３の酸化防止絶縁膜１１１を形成してあるので、その酸素によって第１の銅配線１０６や第１の銅プラグ１０７が酸化するのを防止できる。
次に、図６５に示す断面構造を得るまでの工程について説明する。
まず、第３の酸化防止絶縁膜１１１をエッチングストッパ膜に使用しながら、第４の絶縁膜１１２をパターニングすることにより、第１の銅配線１０６の上に第２の配線溝１１２ａを形成する。
そして、第２の配線溝１１２ａの下の第３の酸化防止絶縁膜１１１をパターニングして第３のホール１１１ａを形成した後、その第３のホール１１１ａと第２の配線溝１１２ａの各々の内部に第２のバリアメタル膜１１３ａと第２の銅膜１１３ｂを順に形成する。
このうち、第２のバリアメタル膜１１３ａはスパッタ法で形成された窒化タンタル膜であり、第２の銅膜１１３ｂはめっき法又はCVD法で形成される。
その後に、第４の絶縁膜１１２の上面上の余分な第２のバリアメタル膜１１３ａと第２の銅膜１１３ｂとをCMP法により研磨して除去し、これらの膜を第２の配線溝１１２ａ内にのみ第２の銅配線１１５として残す。
以上により、本実施形態に係る半導体装置の基本構造が完成する。
上記した本実施形態によれば、図６５に示したように、強誘電体キャパシタQの上方と下方にそれぞれ設けた第１の導体プラグ９２と導体４１によってガンマ線から強誘電体キャパシタ６２ａを保護することができ、半導体装置の放射線耐性を高めることができる。
また、第１の銅配線１０６の電気抵抗が、第３実施形態の金属配線９５ａ（図５４参照）の主材料であるアルミニウムよりも低いため、第３実施形態と比較して半導体装置の高速化や低消費電力化を図ることができる。
更に、第１の導体プラグ９２に凹部９２ｘを設け、その凹部９２ｘ内に第１の銅配線１０６を埋め込んだため、第３の絶縁膜１００の厚さに加えてその凹部９２ｘの深さ分だけ第１の銅配線１０６が厚くなる。これにより、凹部９２ｘを設けずに第３の絶縁膜１００内にのみ第１の銅配線１０６を埋め込む場合と比較して第１の銅配線１０６の電気抵抗を低減でき、更なる高速化や低消費電力化を実現することが可能となる。
また、第１の銅配線１０６や第２の銅配線１１５は、強誘電体キャパシタQを形成した後に、その強誘電体キャパシタQよりも上層に形成される。そのため、強誘電体キャパシタQに対する結晶化アニールや回復アニールに第１の銅配線１０６や第２の銅配線１１５が曝されず、これらのアニールによって第１の銅配線１０６や第２の銅配線１１５が溶融する危険性がない。
以上説明した各実施形態に関し、更に以下の付記を開示する。
（付記１） 半導体基板と、
前記半導体基板の上に形成された第１の絶縁膜と、
前記第１の絶縁膜の上に形成され、下部電極、キャパシタ誘電体膜、及び上部電極を順に積層してなるキャパシタと、
前記キャパシタの上に形成され、平面視で前記上部電極の全領域を含むホールを備えた第２の絶縁膜と、
前記ホール内に形成されたタングステンを含む導体プラグと、
を有することを特徴とする半導体装置。
（付記２） 平面視したときに、前記ホールの重心と前記上部電極の重心とが一致することを特徴とする付記１に記載の半導体装置。
（付記３） 平面視したときに、前記ホールの形状は、前記上部電極の形状と相似であることを特徴とする付記１又は付記２に記載の半導体装置。
（付記４） 平面視したときに、前記ホールは、前記上部電極の下面よりも大きいことを特徴とする付記１乃至付記３のいずれかに記載の半導体装置。
（付記５） 前記導体プラグは、上面に凹部が形成されたタングステン膜を有し、
前記凹部内に銅配線が形成されたことを特徴とする付記１乃至付記４のいずれかに記載の半導体装置。
（付記６） 前記第２の絶縁膜の上に形成され、前記ホールの上に前記凹部に繋がる配線溝が形成された第３の絶縁膜を更に有し、
前記銅配線は、前記凹部と前記配線溝に形成されたことを特徴とする付記５に記載の半導体装置。
（付記７） 前記配線溝の幅は、前記凹部の幅よりも広いことを特徴とする付記６に記載の半導体装置。
（付記８） 前記キャパシタの下の前記第１の絶縁膜に、平面視で前記下部電極の全領域を含む開口が形成されて、該開口内にタングステンを含む導体が埋め込まれたことを特徴とする付記１乃至付記７のいずれかに記載の半導体装置。
（付記９） 前記半導体基板に形成された素子分離絶縁膜を更に有し、
前記開口は前記素子分離絶縁膜の上に形成されたことを特徴とする付記８に記載の半導体装置。
（付記１０） 前記導体と前記第１の絶縁膜のそれぞれの上に、前記導体の酸化を防止する酸化防止絶縁膜が形成され、
前記酸化防止絶縁膜の上に前記キャパシタが形成されたことを特徴とする付記８又は付記９に記載の半導体装置。
（付記１１） 前記半導体基板に形成された不純物拡散領域と、
前記不純物拡散領域の上の前記第１の絶縁膜に埋め込まれ、前記不純物拡散領域と電気的に接続されたコンタクトプラグと、
前記第１の絶縁膜の上に形成され、平面視で前記下部電極の全領域を含む開口を前記コンタクトプラグの上に備えた層間絶縁膜と、
前記開口内に埋め込まれ、前記コンタクトプラグと前記下部電極とに電気的に接続されたタングステンを含む導体とを更に有することを特徴とする付記１乃至付記７に記載の半導体装置。
（付記１２） 前記導体が前記開口の途中の深さまにまで形成されたと共に、前記導体の上に前記開口を埋める導電膜が形成され、
前記導電膜の上に前記キャパシタが形成されたことを特徴とする付記１１に記載の半導体装置。
（付記１３） 前記導電膜は、
前記キャパシタの直下の第１の上面と、
前記第１の上面と繋がり、かつ、前記下部電極の側面と同一面内にある側面と、
前記側面と繋がり、かつ、基板横方向に延在する第２の上面とを有することを特徴とする付記１２に記載の半導体装置。
（付記１４） 前記キャパシタと前記導体プラグの各々が複数設けられ、
隣接する前記キャパシタのうちの一方が備える前記上部電極の直下のキャパシタ誘電体膜に向けて入射する放射線が、他方の前記キャパシタの上の前記導体プラグによって遮られることを特徴とする付記１乃至付記１３のいずれかに記載の半導体装置。
（付記１５） 前記キャパシタと前記導体プラグをそれぞれ複数備えたと共に、
隣接する前記キャパシタの各々の前記上部電極の下面同士の間隔をa、前記上部電極の下面と前記導体プラグの上面との間隔をb、隣接する前記導体プラグの各々の下面同士の間隔をd、前記導体プラグの上面と下面との間隔をeとしたとき、前記キャパシタ誘電体膜に入射し得る放射線のうち、入射角が最大の該放射線の入射角の正接が値(a-d)/(2(b-e))に等しいことを特徴とする付記１４に記載の半導体装置。
（付記１６） 前記正接は、隣接する前記導体プラグの上面同士の間隔をcとするとき、(c+d)/(2e)で与えられることを特徴とする付記１５に記載の半導体装置。
（付記１７） 前記キャパシタの横の前記第２の絶縁膜にタングステンを含む別の導体プラグが設けられ、前記上部電極の直下の前記キャパシタ誘電体膜に向けて入射する放射線が、前記別の導体プラグによって遮られることを特徴とする付記１乃至付記１３のいずれかに記載の半導体装置。
（付記１８） 前記第２の絶縁膜の上方に形成されたタングステンを含む遮蔽体を更に有し、
前記上部電極の直下の前記キャパシタ誘電体膜に向けて入射する放射線が、前記遮蔽体によって遮られることを特徴とする付記１乃至付記１３のいずれかに記載の半導体装置。
（付記１９） 前記半導体基板は、前記キャパシタが複数形成されたセル領域を有し、
前記半導体基板の上に、少なくとも前記第２の絶縁膜の上面に達する高さを有し、かつ、平面視で前記セル領域を囲うタングステンを含む導体リングが設けられたことを特徴とする付記１乃至付記１８のいずれかに記載の半導体装置。
（付記２０） 半導体基板の上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜の上に、下部電極、キャパシタ誘電体膜、及び上部電極を順に積層してなるキャパシタを形成する工程と、
前記キャパシタを覆う第２の絶縁膜を形成する工程と、
前記第２の絶縁膜をパターニングすることにより、該第２の絶縁膜に、平面視で前記上部電極の全領域を含むホールを形成する工程と、
前記ホール内に、前記上部電極と電気的に接続されたタングステンを含む導体プラグを形成する工程と、
を有することを特徴とする半導体装置の製造方法。
１…シリコン基板、２…素子分離絶縁膜、３…pウェル、４…ゲート絶縁膜、５…ゲート電極、７ａ〜７ｃ…第１〜第３のn型エクステンション領域、８ａ〜８ｃ…第１〜第３のn型不純物拡散領域、９…サイドウォール、１１…カバー絶縁膜、１２…第１の絶縁膜、１２ａ〜１２ｄ…第１〜第４のコンタクトホール、１２ｅ…開口、１３ａ…密着膜、１３ｂ…タングステン膜、１４ａ〜１４ｃ…第１〜第３のコンタクトプラグ、１５…導体、１７…第１の酸化防止絶縁膜、１８…第１の層間絶縁膜、１９…第２の酸化防止絶縁膜、２０、６１…第１の導電膜、２１、６２…強誘電体膜、２２、６３…第２の導電膜、２３…マスク材料膜、２３ａ…ハードマスク、２４…第１のレジストパターン、２５…第２のレジストパターン、２６…第１の保護絶縁膜、２７…第３のレジストパターン、２８…第２の保護絶縁膜、２９…第２の絶縁膜、２９ａ〜２９ｆ…第１〜第６のホール、３０…第３の保護絶縁膜、３１…第２の層間絶縁膜、３２ａ…密着膜、３２ｂ…タングステン膜、３２ｘ…成長線、３４ａ〜３４ｅ…第１〜第５の導体プラグ、３６ａ…一層目の金属配線、３６ｂ、３６ｃ…第１及び第２の導電パッド、４１…導体、５０…下地導電膜、５４…金属膜、５８…導電性酸素バリア膜、７１…第１のマスク材料膜、７１ａ…下部ハードマスク、７２…第２のマスク材料膜、７２ａ…上部ハードマスク、７４…第１の保護絶縁膜、７６…第２の保護絶縁膜、７７…第２の絶縁膜、７７ａ〜７７ｃ…第１〜第３のホール、７８…第３の保護絶縁膜、７９…第２の層間絶縁膜、８１…第３の絶縁膜、８２…第４の絶縁膜、８３…四層目の金属配線、８４…第４の絶縁膜、８５…遮蔽体、８５ａ…密着膜、８５ｂ…タングステン膜、８６…五層目の金属配線、９１ａ…密着膜、９１ｂ…タングステン膜、９２…第１の導体プラグ、９２ｘ…凹部、１００…第３の絶縁膜、１００ａ…第１の配線溝、１００ｂ、１００ｃ…第２及び第３のホール、１０２…第１のバリアメタル膜、１０４…第１の銅膜、１０６…第１の銅配線、１０７…第１の銅プラグ、１０８…銅リング、１１１…第３の酸化防止絶縁膜、１１２…第４の絶縁膜、１１２ａ…第２の配線溝、１１３ａ…第２のバリアメタル膜、１１３ｂ…第２の銅膜、１１５…第２の銅配線。

Claims (10)

  1. 半導体基板と、
    前記半導体基板の上に形成された第１の絶縁膜と、
    前記第１の絶縁膜の上に形成され、下部電極、キャパシタ誘電体膜、及び上部電極を順に積層してなるキャパシタと、
    前記キャパシタの上に形成され、平面視で前記上部電極の全領域を含むホールを備えた第２の絶縁膜と、
    前記ホール内に形成されたタングステンを含む導体プラグと、
    を有することを特徴とする半導体装置。
  2. 平面視したときに、前記ホールの重心と前記上部電極の重心とが一致することを特徴とする請求項１に記載の半導体装置。
  3. 平面視したときに、前記ホールの形状は、前記上部電極の形状と相似であることを特徴とする請求項１又は請求項２に記載の半導体装置。
  4. 前記キャパシタの下の前記第１の絶縁膜に、平面視で前記下部電極の全領域を含む開口が形成されて、該開口内にタングステンを含む導体が埋め込まれたことを特徴とする請求項１乃至請求項３のいずれか１項に記載の半導体装置。
  5. 前記半導体基板に形成された不純物拡散領域と、
    前記不純物拡散領域の上の前記第１の絶縁膜に埋め込まれ、前記不純物拡散領域と電気的に接続されたコンタクトプラグと、
    前記第１の絶縁膜の上に形成され、平面視で前記下部電極の全領域を含む開口を前記コンタクトプラグの上に備えた層間絶縁膜と、
    前記開口内に埋め込まれ、前記コンタクトプラグと前記下部電極とに電気的に接続されたタングステンを含む導体とを更に有することを特徴とする付記１乃至付記３のいずれか１項に記載の半導体装置。
  6. 前記キャパシタと前記導体プラグの各々が複数設けられ、
    隣接する前記キャパシタのうちの一方が備える前記上部電極の直下のキャパシタ誘電体膜に向けて入射する放射線が、他方の前記キャパシタの上の前記導体プラグによって遮られることを特徴とする請求項１乃至請求項５のいずれか１項に記載の半導体装置。
  7. 前記キャパシタの横の前記第２の絶縁膜にタングステンを含む別の導体プラグが設けられ、前記上部電極の直下の前記キャパシタ誘電体膜に向けて入射する放射線が、前記別の導体プラグによって遮られることを特徴とする請求項１乃至請求項５のいずれか１項に記載の半導体装置。
  8. 前記第２の絶縁膜の上方に形成されたタングステンを含む遮蔽体を更に有し、
    前記上部電極の直下の前記キャパシタ誘電体膜に向けて入射する放射線が、前記遮蔽体によって遮られることを特徴とする請求項１乃至請求項５のいずれか１項に記載の半導体装置。
  9. 前記半導体基板は、前記キャパシタが複数形成されたセル領域を有し、
    前記半導体基板の上に、少なくとも前記第２の絶縁膜の上面に達する高さを有し、かつ、平面視で前記セル領域を囲うタングステンを含む導体リングが設けられたことを特徴とする請求項１乃至請求項８のいずれか１項に記載の半導体装置。
  10. 半導体基板の上に第１の絶縁膜を形成する工程と、
    前記第１の絶縁膜の上に、下部電極、キャパシタ誘電体膜、及び上部電極を順に積層してなるキャパシタを形成する工程と、
    前記キャパシタを覆う第２の絶縁膜を形成する工程と、
    前記第２の絶縁膜をパターニングすることにより、該第２の絶縁膜に、平面視で前記上部電極の全領域を含むホールを形成する工程と、
    前記ホール内に、前記上部電極と電気的に接続されたタングステンを含む導体プラグを形成する工程と、
    を有することを特徴とする半導体装置の製造方法。
JP2011287732A 2011-12-28 2011-12-28 半導体装置とその製造方法 Expired - Fee Related JP5862290B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011287732A JP5862290B2 (ja) 2011-12-28 2011-12-28 半導体装置とその製造方法
US13/687,715 US8772847B2 (en) 2011-12-28 2012-11-28 Semiconductor device and method for producing the same
KR1020120145157A KR101420531B1 (ko) 2011-12-28 2012-12-13 반도체 장치와 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011287732A JP5862290B2 (ja) 2011-12-28 2011-12-28 半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
JP2013138072A true JP2013138072A (ja) 2013-07-11
JP5862290B2 JP5862290B2 (ja) 2016-02-16

Family

ID=48694177

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011287732A Expired - Fee Related JP5862290B2 (ja) 2011-12-28 2011-12-28 半導体装置とその製造方法

Country Status (3)

Country Link
US (1) US8772847B2 (ja)
JP (1) JP5862290B2 (ja)
KR (1) KR101420531B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019186473A (ja) * 2018-04-16 2019-10-24 エイブリック株式会社 半導体装置及びその製造方法
JP7107461B1 (ja) * 2021-10-15 2022-07-27 三菱電機株式会社 耐放射線性半導体装置及びその製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101416423B1 (ko) 2013-07-01 2014-07-08 현대자동차 주식회사 차량용 자동변속기의 유성기어트레인
US11296116B2 (en) * 2019-12-26 2022-04-05 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of forming the same

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0498875A (ja) * 1990-08-17 1992-03-31 Sony Corp 半導体メモリ
JPH07226444A (ja) * 1994-02-14 1995-08-22 Texas Instr Japan Ltd キャパシタ、電極又は配線構造、及び半導体装置
JPH1098162A (ja) * 1996-09-20 1998-04-14 Hitachi Ltd 半導体集積回路装置の製造方法
JP2001111007A (ja) * 1999-09-10 2001-04-20 Samsung Electronics Co Ltd キャパシタ保護膜を含む半導体メモリ素子及びその製造方法
JP2002094021A (ja) * 2000-09-18 2002-03-29 Fujitsu Ltd 半導体装置及びその製造方法
JP2006049795A (ja) * 2004-06-28 2006-02-16 Fujitsu Ltd 半導体装置及びその製造方法
JP2007067066A (ja) * 2005-08-30 2007-03-15 Toshiba Corp 半導体装置とその製造方法
WO2007083366A1 (ja) * 2006-01-18 2007-07-26 Fujitsu Limited 半導体装置、半導体ウエハ構造、及び半導体ウエハ構造の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05343617A (ja) 1992-06-12 1993-12-24 Toshiba Corp 半導体記憶装置
JP2002141482A (ja) 2000-11-07 2002-05-17 Sanyo Electric Co Ltd 半導体装置およびその製造方法
KR100500938B1 (ko) * 2000-12-30 2005-07-14 주식회사 하이닉스반도체 캐패시터 제조 방법
WO2007066400A1 (ja) 2005-12-08 2007-06-14 Fujitsu Limited 半導体装置
JP5212358B2 (ja) * 2007-03-14 2013-06-19 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2008294194A (ja) * 2007-05-24 2008-12-04 Seiko Epson Corp 強誘電体キャパシタの製造方法及び強誘電体キャパシタ
JP2009071242A (ja) * 2007-09-18 2009-04-02 Seiko Epson Corp 半導体装置及びその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0498875A (ja) * 1990-08-17 1992-03-31 Sony Corp 半導体メモリ
JPH07226444A (ja) * 1994-02-14 1995-08-22 Texas Instr Japan Ltd キャパシタ、電極又は配線構造、及び半導体装置
JPH1098162A (ja) * 1996-09-20 1998-04-14 Hitachi Ltd 半導体集積回路装置の製造方法
JP2001111007A (ja) * 1999-09-10 2001-04-20 Samsung Electronics Co Ltd キャパシタ保護膜を含む半導体メモリ素子及びその製造方法
JP2002094021A (ja) * 2000-09-18 2002-03-29 Fujitsu Ltd 半導体装置及びその製造方法
JP2006049795A (ja) * 2004-06-28 2006-02-16 Fujitsu Ltd 半導体装置及びその製造方法
JP2007067066A (ja) * 2005-08-30 2007-03-15 Toshiba Corp 半導体装置とその製造方法
WO2007083366A1 (ja) * 2006-01-18 2007-07-26 Fujitsu Limited 半導体装置、半導体ウエハ構造、及び半導体ウエハ構造の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019186473A (ja) * 2018-04-16 2019-10-24 エイブリック株式会社 半導体装置及びその製造方法
JP7107461B1 (ja) * 2021-10-15 2022-07-27 三菱電機株式会社 耐放射線性半導体装置及びその製造方法
WO2023062826A1 (ja) * 2021-10-15 2023-04-20 三菱電機株式会社 耐放射線性半導体装置及びその製造方法

Also Published As

Publication number Publication date
KR20130076711A (ko) 2013-07-08
JP5862290B2 (ja) 2016-02-16
KR101420531B1 (ko) 2014-07-16
US8772847B2 (en) 2014-07-08
US20130168813A1 (en) 2013-07-04

Similar Documents

Publication Publication Date Title
US20080237866A1 (en) Semiconductor device with strengthened pads
US8482097B2 (en) Semiconductor device
US8674478B2 (en) Semiconductor device having capacitor with upper electrode whose circumference is made long
US20180102373A1 (en) Semiconductor device including ferroelectric capacitor and method of manufacturing the same
US9773794B2 (en) Semiconductor device and method of manufacturing the same
US7910968B2 (en) Semiconductor device and method for manufacturing the same
JP4791191B2 (ja) 半導体装置及びその製造方法
US7312488B2 (en) Semiconductor storage device and manufacturing method for the same
JP5862290B2 (ja) 半導体装置とその製造方法
US6509597B2 (en) Ferroelectric memory device
US7132709B2 (en) Semiconductor device including a capacitor having a capacitive insulating film of an insulating metal oxide
KR100755373B1 (ko) 도전성 산화막을 갖는 콘택 구조체, 이를 채택하는강유전체 메모리 소자 및 그 제조방법들
JP2010225928A (ja) 半導体記憶装置及びその製造方法
US8021896B2 (en) Method of manufacturing semiconductor device, method of manufacturing semiconductor substrate and semiconductor substrate
JP4899666B2 (ja) 半導体装置及びその製造方法
JP6439284B2 (ja) 半導体装置の製造方法
JP2009277893A (ja) 半導体装置
JP2009094363A (ja) 半導体記憶装置及び半導体記憶装置の製造方法
EP2894669B1 (en) Method of manufacturing a semiconductor device
JP5504993B2 (ja) 半導体装置の製造方法
US20060244031A1 (en) Memory cell structure and semiconductor memory device
JP2011061085A (ja) 強誘電体記憶装置
JP2003332534A (ja) 半導体装置
JP2011066145A (ja) 半導体装置および半導体装置の製造方法
JP2006203069A (ja) 半導体記憶装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150714

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150716

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150903

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151214

R150 Certificate of patent or registration of utility model

Ref document number: 5862290

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees